JP4713596B2 - Electronic component mounting apparatus and mounting method - Google Patents

Electronic component mounting apparatus and mounting method Download PDF

Info

Publication number
JP4713596B2
JP4713596B2 JP2007551046A JP2007551046A JP4713596B2 JP 4713596 B2 JP4713596 B2 JP 4713596B2 JP 2007551046 A JP2007551046 A JP 2007551046A JP 2007551046 A JP2007551046 A JP 2007551046A JP 4713596 B2 JP4713596 B2 JP 4713596B2
Authority
JP
Japan
Prior art keywords
mounting
unit
substrate
electronic component
reversing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007551046A
Other languages
Japanese (ja)
Other versions
JPWO2007072714A1 (en
Inventor
正規 橋本
裕一 佐藤
之宏 池谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2007551046A priority Critical patent/JP4713596B2/en
Publication of JPWO2007072714A1 publication Critical patent/JPWO2007072714A1/en
Application granted granted Critical
Publication of JP4713596B2 publication Critical patent/JP4713596B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01061Promethium [Pm]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01093Neptunium [Np]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

この発明は供給部から電子部品としての半導体チップを取り出して上下方向の向きを反転させて基板に実装する実装装置及び実装方法に関する。   The present invention relates to a mounting apparatus and a mounting method for taking out a semiconductor chip as an electronic component from a supply unit and mounting it on a substrate by reversing the vertical direction.

キヤリアテープやリードフレームなどの基板に電子部品としての半導体チップを実装する実装方式には、この半導体チップに形成されたバンプを下向きにして上記基板の上面に実装するフリップチップ実装が知られている。   As a mounting method for mounting a semiconductor chip as an electronic component on a substrate such as a carrier tape or a lead frame, flip chip mounting is known in which a bump formed on the semiconductor chip is mounted on the upper surface of the substrate. .

フリップチップ実装を行なうための実装装置は、半導体チップの供給部となるウエハステージを備えている。このウエハステージには粘着シートに貼られた半導体ウエハが保持されている。この半導体ウエハはさいの目状の多数の半導体チップに切断されている。   A mounting apparatus for performing flip chip mounting includes a wafer stage serving as a semiconductor chip supply unit. A semiconductor wafer affixed to the adhesive sheet is held on the wafer stage. This semiconductor wafer is cut into a large number of dice-shaped semiconductor chips.

上記ウエハステージからは反転ピックアップユニットに設けられた反転ピックアップツールによって半導体チップが1つずつ吸着によって取り出される。反転ピックアップツールは半導体チップを取り出してから上下方向に180度回転し、吸着保持した上記半導体チップを反転させる。つまり、バンプが形成された面を下に向ける。   From the wafer stage, the semiconductor chips are picked up one by one by a reverse pickup tool provided in the reverse pickup unit. The reversing pick-up tool rotates the semiconductor chip 180 degrees in the vertical direction after taking out the semiconductor chip, thereby reversing the semiconductor chip sucked and held. That is, the surface on which the bump is formed faces downward.

反転されてバンプが形成された面を下にした半導体チップはX、Y及びZ方向に駆動される実装ツールにバンプが形成された面を下にした状態で受け渡される。半導体チップを受けた実装ツールは、搬送手段によって搬送されて位置決めされた基板の上方に移動する。そして、上記実装ツールはX、Y方向に位置決めされた後、下降方向に駆動されて先端に保持した半導体チップを上記基板に実装することになる。   The semiconductor chip which is turned upside down and has the surface on which the bumps are formed is delivered to the mounting tool driven in the X, Y and Z directions with the surface on which the bumps are formed facing down. The mounting tool that has received the semiconductor chip moves above the substrate positioned by being conveyed by the conveying means. Then, after the mounting tool is positioned in the X and Y directions, the semiconductor chip driven in the downward direction and held at the tip is mounted on the substrate.

基板に対して半導体チップを実装する場合、生産性の向上を図るためにタクトタイムを短縮することが要求されている。タクトタイムを短縮するためには上記反転ピックアップツールによる供給部からの半導体チップの取り出しや取り出した後の反転速度を高速化したり、上記実装ツールによる半導体チップの受け取りや実装を高速化するなどのことが種々、試みられている。   When a semiconductor chip is mounted on a substrate, it is required to shorten the tact time in order to improve productivity. In order to shorten the tact time, take out the semiconductor chip from the supply section with the above reversing pick-up tool, increase the reversing speed after taking out, speed up the receiving and mounting of the semiconductor chip with the above mounting tool, etc. Various attempts have been made.

しかしながら、上記反転ピックアップツールや実装ツールの動作速度の高速化には限界があるため、上記基板に対して半導体チップを能率よく実装して生産性の向上を図ることに限界があった。   However, since there is a limit to speeding up the operation speed of the inversion pick-up tool and the mounting tool, there is a limit to improving the productivity by efficiently mounting the semiconductor chip on the substrate.

この発明は、基板に対する電子部品の実装能率を大幅に向上させることができるようにした電子部品の実装装置及び実装方法を提供することにある。   It is an object of the present invention to provide an electronic component mounting apparatus and mounting method capable of greatly improving the mounting efficiency of electronic components on a substrate.

この発明は、所定方向に沿って搬送される基板に電子部品を実装する電子部品の実装装置であって、
上記電子部品を供給する1つの供給部と、
上記供給部を挟んで上記基板の搬送方向と同一方向に駆動可能に設けられピックアップ毎に上記供給部によって同じ位置に位置決めされる上記電子部品を交互にピックアップしてから反転させる第1の反転ユニット及び第2の反転ユニットと、
上記第1の反転ユニット及び第2の反転ユニットを連結しこれらが独立して駆動されるのを阻止する連結部材と、
上記第1の反転ユニットで反転された上記電子部品を受け取って上記基板に実装する第1の実装ユニットと、
上記第2の反転ユニットで反転された上記電子部品を受け取って上記第1の実装ユニットによる上記基板の実装と交互に上記基板に実装する第2の実装ユニットと
を具備したことを特徴とする電子部品の実装装置にある。
The present invention is an electronic component mounting apparatus for mounting an electronic component on a substrate conveyed along a predetermined direction ,
One supply unit for supplying the electronic component;
A first reversing unit provided so as to be drivable in the same direction as the transport direction of the substrate across the supply unit, and alternately picking up and reversing the electronic components positioned at the same position by the supply unit for each pickup. And a second reversing unit;
A connecting member for connecting the first inversion unit and the second inversion unit and preventing them from being driven independently;
A first mounting unit that receives and mounts the electronic component inverted by the first inversion unit on the substrate;
An electronic device comprising: a second mounting unit that receives the electronic component inverted by the second reversing unit and mounts the substrate on the substrate alternately with the mounting of the substrate by the first mounting unit. It is in the component mounting device.

この発明は、基板に電子部品を実装する電子部品の実装方法であって、
上記基板を所定方向に搬送して位置決めする工程と、
上記電子部品を供給する1つの供給部によってピックアップ毎に同じ位置に位置決めされる上記電子部品を、上記供給部を挟んで上記基板の搬送方向と同一方向に駆動されるよう設置された2つの反転ユニットによって交互にピックアップして反転させる工程と、
2つの上記反転ユニットによって上記電子部品を交互にピックアップして反転させるときに、2つの上記反転ユニットを同じ方向に一体的に駆動して独立して動くのを阻止する工程と、
各反転ユニットによって反転させられた電子部品を2つの実装ユニットによって交互に受けて上記基板に実装する工程と
を具備したことを特徴とする電子部品の実装方法にある。
The present invention is an electronic component mounting method for mounting an electronic component on a substrate,
Conveying and positioning the substrate in a predetermined direction;
Two reversals installed so that the electronic component positioned at the same position for each pickup by one supply unit that supplies the electronic component is driven in the same direction as the transport direction of the substrate across the supply unit a step of reversing exchange each other to pick up by the unit,
When the electronic components are alternately picked up and inverted by the two inversion units, the two inversion units are integrally driven in the same direction to prevent independent movement;
There is provided a method of mounting an electronic component, comprising: a step of alternately receiving electronic components reversed by each reversing unit by two mounting units and mounting them on the substrate.

図1はこの発明の第1の実施の形態の実装装置の概略的構成を示す平面図である。FIG. 1 is a plan view showing a schematic configuration of a mounting apparatus according to a first embodiment of the present invention. 図2は一対の反転ユニットの正面図である。FIG. 2 is a front view of the pair of reversing units. 図3は制御回路を示すブロック図である。FIG. 3 is a block diagram showing the control circuit. 図4Aは基板に対して半導体チップを実装する最初の手順を示す説明図である。FIG. 4A is an explanatory diagram showing an initial procedure for mounting a semiconductor chip on a substrate. 図4Bは図4Aに続いて基板に対して半導体チップを実装するつぎの手順を示す説明図である。FIG. 4B is an explanatory view showing the next procedure for mounting the semiconductor chip on the substrate following FIG. 4A. 図5はこの発明の第2の実施の形態を示す実装装置の概略的構成を示す平面図である。FIG. 5 is a plan view showing a schematic configuration of a mounting apparatus showing a second embodiment of the present invention. 図6はこの発明の第3の実施の形態を示す実装装置の一対の実装ユニットが配置された部分の平面図である。FIG. 6 is a plan view of a portion where a pair of mounting units of a mounting apparatus showing a third embodiment of the present invention is arranged. 図7は一対の実装ユニットによってピッチ送りされる2枚の基板に半導体チップを送り方向に対して複数列実装するときの説明図である。FIG. 7 is an explanatory diagram when semiconductor chips are mounted in a plurality of rows in the feed direction on two substrates pitch-fed by a pair of mounting units. 図8はこの発明の第4の実施の形態を示す長尺な基板に対して半導体チップを一対の実装ユニットで実装する場合の説明図である。FIG. 8 is an explanatory diagram when a semiconductor chip is mounted on a long substrate showing a fourth embodiment of the present invention by a pair of mounting units.

以下、この発明の実施の形態を図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1乃至図はこの発明の第1の実施の形態を示す。図1は実装装置の概略的構成を示す平面図であって、この実装装置はベース1を備えている。このベース1の前後方向中央部には幅方向に沿って基板Wの搬送手段を構成する搬送路2が設けられている。この搬送路2の一端には基板Wを供給するローダ部3が設けられ、他端部は後述するように電子部品としての半導体チップ4が実装された基板Wを格納するアンローダ部5が設けられている。
1 to 4 show a first embodiment of the present invention. FIG. 1 is a plan view showing a schematic configuration of the mounting apparatus. The mounting apparatus includes a base 1. A transport path 2 constituting a transport means for the substrate W is provided along the width direction at the center in the front-rear direction of the base 1. A loader unit 3 for supplying a substrate W is provided at one end of the transport path 2, and an unloader unit 5 for storing a substrate W on which a semiconductor chip 4 as an electronic component is mounted is provided at the other end as will be described later. ing.

上記ローダ部3から上記搬送路2に供給された基板Wは、図示しない搬送機構によって図1に矢印Xで示すように上記アンローダ部5に向かって所定のピッチで間欠搬送される。図1に矢印で示すように基板Wの搬送方向をX方向とし、X方向と直交する方向をY方向とする。X、Y方向は図1に示す通りである。   The substrate W supplied from the loader unit 3 to the transport path 2 is intermittently transported at a predetermined pitch toward the unloader unit 5 as indicated by an arrow X in FIG. As indicated by arrows in FIG. 1, the transport direction of the substrate W is defined as the X direction, and the direction orthogonal to the X direction is defined as the Y direction. The X and Y directions are as shown in FIG.

上記ベース1の幅方向中央部で、上記搬送路2の前方には電子部品の供給部としてのウエハステージ7が設けられている。このウエハステージ7は図2に示すようにベース1上にXテーブル8、Yテーブル9及びθテーブル11が順次設けられ、θテーブル11上にウエハホルダ12が設けられてなる。   A wafer stage 7 serving as an electronic component supply unit is provided at the center in the width direction of the base 1 and in front of the transfer path 2. As shown in FIG. 2, the wafer stage 7 includes an X table 8, a Y table 9, and a θ table 11 that are sequentially provided on a base 1, and a wafer holder 12 that is provided on the θ table 11.

それによって、上記ウエハホルダ12はX、Y及びθ方向に駆動されるようになっている。このウエハホルダ12には、半導体ウエハ13が樹脂製シート(図示せず)に貼着されている。半導体ウエハ13は多数の上記半導体チップ4に分割されている。   Thereby, the wafer holder 12 is driven in the X, Y and θ directions. A semiconductor wafer 13 is adhered to the wafer holder 12 on a resin sheet (not shown). The semiconductor wafer 13 is divided into a large number of the semiconductor chips 4.

上記ウエハホルダ12の下方には突き上げユニット15が設けられている。この突き上げユニット15は、上記ウエハホルダ12とは別体の取付け部材14に保持されている。この取付け部材14は図示しない固定部に取り付けられている。   A push-up unit 15 is provided below the wafer holder 12. The push-up unit 15 is held by a mounting member 14 that is separate from the wafer holder 12. The attachment member 14 is attached to a fixed portion (not shown).

それによって、上記突き上げユニット15に対して上記ウエハホルダ12をX、Y方向に駆動して位置決めすれば、上記突き上げユニット15の図示せぬ突き上げピンによって後述するごとくピックアップする所定の半導体チップ4を上記樹脂製シートを弾性変形させながら突き上げることができるようになっている。   Accordingly, when the wafer holder 12 is driven and positioned in the X and Y directions with respect to the push-up unit 15, a predetermined semiconductor chip 4 picked up by push-up pins (not shown) of the push-up unit 15 as described later is used. The sheet can be pushed up while being elastically deformed.

上記ウエハステージ7の側方には上記ウエハホルダ12の収納部20が設けられている。ウエハホルダ12は上記収納部20から上記ウエハステージ7に図示しない搬送機構によって供給される。そして、後述する反転ユニット17,18の反転ピックアップツール19によってウエハホルダ12に保持された全ての半導体チップ4が取り出されると、そのウエハホルダ12は上記搬送機構によって上記収納部20に格納されるようになっている。   A storage unit 20 for the wafer holder 12 is provided on the side of the wafer stage 7. The wafer holder 12 is supplied from the storage unit 20 to the wafer stage 7 by a transfer mechanism (not shown). When all the semiconductor chips 4 held on the wafer holder 12 are taken out by the reversing pickup tool 19 of the reversing units 17 and 18, which will be described later, the wafer holder 12 is stored in the storage unit 20 by the transport mechanism. ing.

上記突き上げピンによって突き上げられた半導体チップ4は、上記第1の反転ユニット17と、第2の反転ユニット18の反転ピックアップツール19によって交互に取り出されて上下面が反転させられるようになっている。   The semiconductor chip 4 pushed up by the push-up pin is taken out alternately by the first reversing unit 17 and the reversing pickup tool 19 of the second reversing unit 18 so that the upper and lower surfaces are reversed.

図2に示すように、上記第1、第2の反転ユニット17,18は本体21を有する。この本体21の一側に形成されたガイド面21aには上記基板Wの搬送方向と同じ方向である、X方向に沿って一対のXガイド部材22が所定間隔で平行に設けられている。このXガイド部材22にはX可動体23がスライダ24を介してX方向に移動可能に設けられている。このX可動体23は、図2に示すように上記本体21の幅方向一側に設けられたX駆動源25によって回転駆動されるねじ軸25aによってX方向に往復駆動されるようになっている。   As shown in FIG. 2, the first and second reversing units 17 and 18 have a main body 21. On the guide surface 21a formed on one side of the main body 21, a pair of X guide members 22 are provided in parallel at a predetermined interval along the X direction, which is the same direction as the transport direction of the substrate W. An X movable body 23 is provided on the X guide member 22 so as to be movable in the X direction via a slider 24. As shown in FIG. 2, the X movable body 23 is reciprocally driven in the X direction by a screw shaft 25a that is rotationally driven by an X drive source 25 provided on one side in the width direction of the main body 21. .

上記X可動体23には回転駆動部26が設けられ、この回転駆動部26には基端を連結したアーム27がX方向に沿って設けられている。つまり、アーム27は回転駆動部26によって長手方向に沿う軸線を回転中心として180度の範囲で回転駆動されるようになっている。   The X movable body 23 is provided with a rotation drive unit 26, and the rotation drive unit 26 is provided with an arm 27 having a base end connected along the X direction. That is, the arm 27 is rotationally driven by the rotational drive unit 26 within a range of 180 degrees about the axis along the longitudinal direction as the rotational center.

上記アーム27の先端にはZ駆動部28を介して上記反転ピックアップツール19が設けられている。それによって、反転ピックアップツール19はX方向、回転方向(θ方向)及びZ方向に駆動されるようになっている。   The reverse pick-up tool 19 is provided at the tip of the arm 27 via a Z drive unit 28. Thereby, the reversing pickup tool 19 is driven in the X direction, the rotation direction (θ direction), and the Z direction.

上記ウエハホルダ12がX、Y及びθ方向に対して位置決めされると、上記突き上げユニット15の突き上げピンが駆動され、所定の位置の半導体チップ4が突き上げられる。また、第1の反転ユニット17或いは第2の反転ユニット18のうちのいずれかの反転ピックアップツール19がX方向に駆動されて突き上げられた半導体チップ4の上方に位置決めされる。   When the wafer holder 12 is positioned in the X, Y, and θ directions, the push-up pin of the push-up unit 15 is driven, and the semiconductor chip 4 at a predetermined position is pushed up. Further, the reversing pickup tool 19 of either the first reversing unit 17 or the second reversing unit 18 is positioned above the semiconductor chip 4 pushed up by being driven in the X direction.

ついで、その反転ピックアップツール19はZ駆動部28によって下降方向に駆動され、上記突き上げユニット15の突き上げピンによって突き上げられた半導体チップ4を吸着保持する。   Next, the reverse pick-up tool 19 is driven in the downward direction by the Z drive unit 28 and sucks and holds the semiconductor chip 4 pushed up by the push-up pin of the push-up unit 15.

上記反転ピックアップツール19は半導体チップ4を吸着した後、上昇してから回転駆動部26によって180度回転させられる。それによって、半導体チップ4は上下面が反転させられて図示しないバンプが形成された面が下に向く。   The reversing pickup tool 19 adsorbs the semiconductor chip 4 and then is lifted and then rotated 180 degrees by the rotation drive unit 26. As a result, the upper and lower surfaces of the semiconductor chip 4 are inverted, and the surface on which bumps (not shown) are formed faces downward.

なお、第1の反転ユニット17と第2の反転ユニット18は、後述する制御装置39によって駆動が制御され、ウエハステージ7で突き上げられた半導体チップ4を第1の反転ユニット17と第2の反転ユニット18の反転ピックアップツール19によって交互に取り出すようになっている。   The first reversing unit 17 and the second reversing unit 18 are driven by a control device 39 to be described later, and the semiconductor chip 4 pushed up on the wafer stage 7 is moved to the first reversing unit 17 and the second reversing unit 18. The reversing pickup tool 19 of the unit 18 takes out alternately.

上記第1の反転ユニット17の反転ピックアップツール19によって上記ウエハステージ7から取り出された半導体チップ4は、図1に示す第1の実装ユニット31の実装ツール32によって受け取られる。上記第2の反転ユニット18の反転ピックアップツール19によって上記ウエハステージ7から取り出された半導体チップ4は、第2の実装ユニット33の実装ツール32によって受け取られる。   The semiconductor chip 4 taken out from the wafer stage 7 by the reversing pickup tool 19 of the first reversing unit 17 is received by the mounting tool 32 of the first mounting unit 31 shown in FIG. The semiconductor chip 4 taken out from the wafer stage 7 by the reversing pickup tool 19 of the second reversing unit 18 is received by the mounting tool 32 of the second mounting unit 33.

上記第1、第2の実装ユニット31,33は、それぞれ上記搬送路2を挟んで上記第1、第2の反転ユニット17,18と対応する位置に配置されている。各実装ユニット31,33はヘッド本体34を有する。このヘッド本体34はX・Yテーブル37によってX、Y方向に駆動されるようになっている。   The first and second mounting units 31 and 33 are disposed at positions corresponding to the first and second reversing units 17 and 18 with the transport path 2 interposed therebetween, respectively. Each mounting unit 31, 33 has a head body 34. The head body 34 is driven in the X and Y directions by an X / Y table 37.

上記ヘッド本体34の側面にはZテーブル35が設けられている。このZテーブル35にはアーム36が基端を固定して設けられている。このアーム36の先端には上記実装ツール32が設けられている。   A Z table 35 is provided on the side surface of the head body 34. The Z table 35 is provided with an arm 36 with its proximal end fixed. The mounting tool 32 is provided at the tip of the arm 36.

上記反転ピックアップツール19がウエハステージ7から半導体チップ4を取り出して反転させると、上記実装ツール32はX方向と交差するY方向の上記ベース1の前方に向かって駆動される。そして、実装ツール32の下端は、上記反転ピックアップツール19に保持されて反転させられた半導体チップ4の上方に位置決めされる。   When the reverse pick-up tool 19 takes out the semiconductor chip 4 from the wafer stage 7 and reverses it, the mounting tool 32 is driven toward the front of the base 1 in the Y direction intersecting the X direction. The lower end of the mounting tool 32 is positioned above the semiconductor chip 4 held and reversed by the reversing pickup tool 19.

ついで、反転ピックアップツール19は上昇方向に駆動され、実装ツール32は上記反転ピックアップツール19に保持された半導体チップ4の上を向いた面を吸着する。図2には第2の実装ユニット33の実装ツール32が第2の反転ユニット18の反転ピックアップツール19から半導体チップ4を受けているところを示している。   Next, the reverse pickup tool 19 is driven in the upward direction, and the mounting tool 32 sucks the surface of the semiconductor chip 4 held by the reverse pickup tool 19 facing upward. FIG. 2 shows the mounting tool 32 of the second mounting unit 33 receiving the semiconductor chip 4 from the reversing pickup tool 19 of the second reversing unit 18.

実装ツール32が半導体チップ4を吸着すると、反転ピックアップツール19による半導体チップ4の吸着が解除される。それによって、半導体チップ4は反転ピックアップツール19から実装ツール32に受け渡される。   When the mounting tool 32 sucks the semiconductor chip 4, the suction of the semiconductor chip 4 by the reverse pickup tool 19 is released. Thereby, the semiconductor chip 4 is transferred from the reverse pick-up tool 19 to the mounting tool 32.

半導体チップ4を受けた実装ツール32は上昇してY方向後方に向かって駆動され、搬送路2の所定の位置、つまり実装位置に搬送された基板Wの上方に位置決めされる。ついで、上記実装ツール32は下降して下端に吸着保持した上記半導体チップ4を上記基板Wの所定の実装位置に実装する。   The mounting tool 32 that has received the semiconductor chip 4 is raised and driven rearward in the Y direction, and is positioned above a predetermined position in the transport path 2, that is, above the substrate W transported to the mounting position. Next, the mounting tool 32 descends and mounts the semiconductor chip 4 attracted and held at the lower end at a predetermined mounting position on the substrate W.

第1の反転ユニット17の反転ピックアップツール19によって反転させられた半導体チップ4は、第1の実装ユニット31の実装ツール32によって受け取られ、第2の反転ユニット18の反転ピックアップツール19によって反転させられた半導体チップ4は、第2の実装ユニット33の実装ツール32によって受け取られる。   The semiconductor chip 4 reversed by the reversing pickup tool 19 of the first reversing unit 17 is received by the mounting tool 32 of the first mounting unit 31 and reversed by the reversing pickup tool 19 of the second reversing unit 18. The semiconductor chip 4 is received by the mounting tool 32 of the second mounting unit 33.

第1の実装ユニット31の実装ツール32と、第2の実装ユニット33の実装ツール32は、第1、第2の反転ユニット17,18の反転ピックアップツール19から半導体チップ4を交互に受け取る。そのため、ウエハステージ7の上方で第1、第2の実装ユニット31,33の実装ツール32がぶつかるなどして干渉し合うことが防止される。   The mounting tool 32 of the first mounting unit 31 and the mounting tool 32 of the second mounting unit 33 alternately receive the semiconductor chips 4 from the reversing pickup tools 19 of the first and second reversing units 17 and 18. This prevents the mounting tools 32 of the first and second mounting units 31 and 33 from colliding with each other, for example, by colliding with each other above the wafer stage 7.

図3は制御回路のブロック図を示し、上記ウエハステージ7、第1の反転ユニット17、第2の反転ユニット18、第1の実装ユニット31及び第2の実装ユニット33は上記制御装置39によって駆動が制御されるようになっている。   FIG. 3 is a block diagram of the control circuit. The wafer stage 7, the first reversing unit 17, the second reversing unit 18, the first mounting unit 31 and the second mounting unit 33 are driven by the control device 39. Is to be controlled.

このように構成された実装装置によれば、ウエハステージ7からは、第1の反転ユニット17と第2の反転ユニット18の反転ピックアップツール19によって半導体チップ4が交互に取り出される。   According to the mounting apparatus configured as described above, the semiconductor chips 4 are alternately taken out from the wafer stage 7 by the reverse pickup tool 19 of the first reverse unit 17 and the second reverse unit 18.

第1の反転ユニット17の反転ピックアップツール19によって取り出された半導体チップ4は、第1の実装ユニット31の実装ツール32によって受け取られて基板Wに実装される。第2の反転ユニット18の反転ピックアップツール19によって取り出された半導体チップ4は、第2の実装ユニット33の実装ツール32によって受け取られて基板Wに実装される。   The semiconductor chip 4 taken out by the reversing pickup tool 19 of the first reversing unit 17 is received by the mounting tool 32 of the first mounting unit 31 and mounted on the substrate W. The semiconductor chip 4 taken out by the reversing pickup tool 19 of the second reversing unit 18 is received by the mounting tool 32 of the second mounting unit 33 and mounted on the substrate W.

ウエハステージ7から半導体チップ4を取り出す場合、その取り出しは上記第1の反転ユニット17と第2の反転ユニット18によって交互に行なわれる。各反転ユニット17,18によって取り出された半導体チップ4は、第1の実装ツール31と、第2の実装ツール33によって基板Wに交互に実装される。   When taking out the semiconductor chip 4 from the wafer stage 7, the taking out is alternately performed by the first reversing unit 17 and the second reversing unit 18. The semiconductor chips 4 taken out by the reversing units 17 and 18 are alternately mounted on the substrate W by the first mounting tool 31 and the second mounting tool 33.

つまり、2つの反転ユニット17,18と、2つの実装ユニット31,33とによって基板Wに半導体チップ4を交互に実装することになるから、それぞれ1つの反転ユニットと実装ユニットで実装する場合に比べて約2倍のタクトタイムで半導体チップ4を基板Wに実装することが可能となる。   That is, since the semiconductor chip 4 is alternately mounted on the substrate W by the two reversing units 17 and 18 and the two mounting units 31 and 33, compared with the case of mounting by one reversing unit and mounting unit, respectively. Thus, the semiconductor chip 4 can be mounted on the substrate W with a tact time about twice as long.

すなわち、第1の反転ユニット17と第1の実装ユニット31とによる半導体チップ4の実装(この実装を第1の実装とする)と、第2の反転ユニット18と第2の実装ユニット33とによる半導体チップ4の実装(この実装を第2の実装とする)のタイミングをずらして行なうことができる。   That is, the semiconductor chip 4 is mounted by the first reversing unit 17 and the first mounting unit 31 (this mounting is referred to as the first mounting), and the second reversing unit 18 and the second mounting unit 33 are used. It is possible to shift the timing of mounting the semiconductor chip 4 (this mounting is referred to as second mounting).

そのため、第1の実装と第2の実装のそれぞれのタクトタイムは、従来の実装のタクトタイムとほぼ同じであるが、第1の実装と第2の実装のタイミングのずれを、従来の実装のタクトタイムの2分の1ずらして行なうようにすれば、実装速度を従来の約2倍にすることが可能となる。つまり、第1の実装と第2の実装とを、タイミングをずらして並行して行うため、全体の実装速度を約2倍にすることができる。   Therefore, the tact times of the first mounting and the second mounting are substantially the same as the tact times of the conventional mounting, but the timing shift between the first mounting and the second mounting is different from that of the conventional mounting. If the time is shifted by a half of the tact time, the mounting speed can be doubled compared to the conventional one. That is, since the first mounting and the second mounting are performed in parallel at different timings, the overall mounting speed can be approximately doubled.

基板Wに半導体チップ4を実装するときの手順を図4Aと図4Bを参照しながら説明する。まず、基板Wがローダ部3から搬送路2に搬出されて搬送され、基板Wの先端部が第1の実装ユニット31によって半導体チップ4を実装する第1の実装位置B1に到達すると、その基板Wには図4A,図4Bに4−0で示す半導体チップが上記第1の実装ユニット31によって実装される。   A procedure for mounting the semiconductor chip 4 on the substrate W will be described with reference to FIGS. 4A and 4B. First, when the substrate W is unloaded from the loader unit 3 to the conveyance path 2 and conveyed, and the leading end of the substrate W reaches the first mounting position B1 where the semiconductor chip 4 is mounted by the first mounting unit 31, the substrate W A semiconductor chip indicated by 4-0 in FIGS. 4A and 4B is mounted on W by the first mounting unit 31. FIG.

第1の実装ユニット31によって半導体チップ4を実装する第1の実装位置B1と、第2の実装ユニット33によって半導体チップ4を実装する第2の実装位置B2は基板Wの搬送ピッチPの1.5倍の間隔でX方向に離間している。   The first mounting position B1 where the semiconductor chip 4 is mounted by the first mounting unit 31 and the second mounting position B2 where the semiconductor chip 4 is mounted by the second mounting unit 33 are 1.. They are separated in the X direction at intervals of 5 times.

基板Wの先端部に第1の実装位置B1で半導体チップ4−0が実装されると、図4Aに示すように基板Wは搬送ピッチPで搬送されて1.5Pの間隔で離れた第1の実装ユニット31の第1の実装位置B1と、第2の実装ユニット33の第2の実装位置B2とで図中4−1で示す2つの半導体チップが順次実装される。このとき、最初に実装された半導体チップ4−0は第2の実装位置B2よりも(P/2)ピッチ手前に位置している。   When the semiconductor chip 4-0 is mounted on the front end portion of the substrate W at the first mounting position B1, as shown in FIG. 4A, the substrate W is transported at the transport pitch P and is separated at an interval of 1.5P. Two semiconductor chips indicated by 4-1 in the figure are sequentially mounted at the first mounting position B1 of the mounting unit 31 and the second mounting position B2 of the second mounting unit 33. At this time, the semiconductor chip 4-0 mounted first is positioned (P / 2) pitch before the second mounting position B2.

基板Wに4−1で示す半導体チップが実装されると、基板Wは図4Bに矢印Xで示す方向へ搬送ピッチPで搬送され、第1の実装ユニット31による第1の実装位置B1と、第2の実装ユニット33による第2の実装位置B2とで半導体チップを順次実装する。このとき実装された2つの半導体チップを4−2で示す。それによって、基板Wの搬送方向の先頭側から半導体チップ4−1,4−0,4−2が(P/2)ピッチ間隔で実装されることになる。   When the semiconductor chip indicated by 4-1 is mounted on the substrate W, the substrate W is transferred at the transfer pitch P in the direction indicated by the arrow X in FIG. 4B, and the first mounting position B1 by the first mounting unit 31; The semiconductor chips are sequentially mounted at the second mounting position B2 by the second mounting unit 33. Two semiconductor chips mounted at this time are indicated by 4-2. As a result, the semiconductor chips 4-1, 4-0 and 4-2 are mounted at a pitch interval of (P / 2) from the top side in the transport direction of the substrate W.

このように、基板Wを搬送ピッチPで送る毎に、1.5ピッチの間隔で離れた第1の実装位置B1と第2の実装位置B2とで半導体チップ4を順次実装すれば、基板Wには複数の半導体チップ4(4−0,4−1,4−2,…)を基板Wの搬送ピッチPの2分の1の間隔で実装することができる。   Thus, every time the semiconductor chip 4 is mounted at the first mounting position B1 and the second mounting position B2 that are separated by an interval of 1.5 pitches each time the substrate W is sent at the transport pitch P, the substrate W A plurality of semiconductor chips 4 (4-0, 4-1, 4-2,...) Can be mounted at intervals of one half of the transport pitch P of the substrate W.

なお、第1の実装位置B1と第2の実装位置B2の間隔は、1.5Pだけに限られず、(nP+0.5P)であればよい。つまり、2.5Pや3.5P、…などであってもよい。なお、nは整数である。   The interval between the first mounting position B1 and the second mounting position B2 is not limited to 1.5P, but may be (nP + 0.5P). That is, it may be 2.5P, 3.5P,. Note that n is an integer.

このように、第1の実装位置B1と第2の実装位置B2を(nP+0.5P)の間隔とすれば、基板Wを搬送路2に1ピッチずつ搬送することで、2つの半導体チップ4を第1の実装位置B1と第2の実装位置B2の間隔に応じた搬送ピッチで同時に実装できるから、実装に要するタクトタイムを2倍にすることができる。   As described above, when the first mounting position B1 and the second mounting position B2 are set to an interval of (nP + 0.5P), the two semiconductor chips 4 are transferred by transferring the substrate W to the transfer path 2 by one pitch. Since it is possible to simultaneously mount at a transport pitch corresponding to the interval between the first mounting position B1 and the second mounting position B2, the tact time required for mounting can be doubled.

2つの実装装置によって半導体チップ4を基板Wに実装すれば、タクトタイムを2倍にすることが可能となる反面、2つの実装装置を用いるため、コストが上昇することになる。   If the semiconductor chip 4 is mounted on the substrate W by two mounting apparatuses, the tact time can be doubled, but the cost increases because two mounting apparatuses are used.

しかしながら、この実施の形態の実装装置は、基板Wを搬送する搬送路2を含む搬送系統や半導体チップ4を突き上げる突き上げユニット15などがそれぞれ1つであり、反転ユニット17,18と実装ユニット31,33だけが2組である。そのため、2つの実装装置によってタクトタイムを2倍にする場合に比べて実装装置のコストを大幅に低減することが可能となる。   However, the mounting apparatus according to this embodiment has one transport system including the transport path 2 that transports the substrate W, one push-up unit 15 that pushes up the semiconductor chip 4, and the like. Only 33 are two sets. Therefore, it is possible to significantly reduce the cost of the mounting device as compared to the case where the tact time is doubled by two mounting devices.

2つの反転ユニット17,18と、2つの実装ユニット31,33は制御装置39によってタイミングがずらして駆動される。それによって、2つの反転ユニット17,18の反転ピックアップツール19がウエハステージ7の上方に同時に位置するタイミングで駆動されることがないばかりか、2つの実装ユニット31,33が半導体チップ4を第1、第2の反転ユニット17,18の反転ピックアップツール19から同時に受け取るタイミングで駆動されることがない。   The two reversing units 17 and 18 and the two mounting units 31 and 33 are driven by the control device 39 at different timings. As a result, the reversing pickup tools 19 of the two reversing units 17 and 18 are not driven at the same time when they are simultaneously positioned above the wafer stage 7, and the two mounting units 31 and 33 hold the semiconductor chip 4 first. The second reversing units 17 and 18 are not driven at the same time that they are received from the reversing pickup tool 19.

そのため、2つの反転ユニット17,18の反転ピックアップツール19がウエハステージ7の上方でぶつかり合うなどして干渉することがないばかりか、2つの実装ユニット31,33の実装ツール32もウエハステージ7の上方や基板Wの上方でぶつかるなどして干渉することがない。   For this reason, the reversing pickup tools 19 of the two reversing units 17 and 18 do not interfere with each other by colliding with the upper side of the wafer stage 7, and the mounting tools 32 of the two mounting units 31 and 33 are also of the wafer stage 7. There is no interference by hitting the upper side or the upper side of the substrate W.

実装装置は2つの反転ユニット17,18と2つの実装ユニット31,33を備えている。そのため、2つの反転ユニット17,18のどちらか一方や2つの実装ユニット31,33のどちらか一方が故障した場合などであっても、他方の反転ユニットや実装ユニットを用いることで、半導体チップ4の実装を継続することが可能である。   The mounting apparatus includes two reversing units 17 and 18 and two mounting units 31 and 33. Therefore, even if one of the two reversing units 17 and 18 or one of the two mounting units 31 and 33 fails, the semiconductor chip 4 can be obtained by using the other reversing unit or mounting unit. Can continue to be implemented.

つぎに、図5に示すこの発明の第2の実施の形態を説明する。図5は実装装置の平面図であって、この実装装置は第1の反転ユニット17のX可動体23と、第2の反転ユニット18のX可動体23とが連結部材41によって所定の間隔で連結されている。   Next, a second embodiment of the present invention shown in FIG. 5 will be described. FIG. 5 is a plan view of the mounting apparatus. In this mounting apparatus, the X movable body 23 of the first reversing unit 17 and the X movable body 23 of the second reversing unit 18 are connected at a predetermined interval by the connecting member 41. It is connected.

それによって、一対のX可動体23は連結部材41によって連結された間隔が機械的に維持され、それ以下の間隔となったり、それ以上の間隔となることがなく、しかもX方向の同じ方向に一体的に駆動されるようになっている。つまり、一対のX可動体23は連結部材41によってそれぞれが独立して別々に駆動されるのが阻止されている。   As a result, the distance between the pair of X movable bodies 23 connected by the connecting member 41 is mechanically maintained, and the distance between the pair of X movable bodies 23 is not less than or greater than that, and in the same direction in the X direction. It is designed to be driven integrally. That is, the pair of X movable bodies 23 are prevented from being independently driven separately by the connecting member 41.

一対のX可動体23の間隔が一定に維持されていれば、第1、第2の反転ユニット17,18にアーム27を介して設けられた一対の反転ピックアップツール19の間隔も一定に維持されることになる。   If the distance between the pair of X movable bodies 23 is kept constant, the distance between the pair of reversing pickup tools 19 provided on the first and second reversing units 17 and 18 via the arms 27 is also kept constant. Will be.

そのため、第1、第2の反転ユニット17,18を誤操作したり、動作タイミングが狂うなどしても、一対の反転ピックアップツール19が半導体チップ4をピックアップするために同時にウエハステージ7上に移動することがないから、これら一対の反転ピックアップツール19がぶつかったり、接触するなど、干渉して損傷するのを確実に防止することができる。   Therefore, even if the first and second reversing units 17 and 18 are erroneously operated or the operation timing is out of order, the pair of reversing pick-up tools 19 are simultaneously moved onto the wafer stage 7 to pick up the semiconductor chip 4. Therefore, it is possible to reliably prevent the pair of inverted pickup tools 19 from colliding with each other, such as colliding with or coming into contact with each other.

つぎに、図6と図7に示すこの発明の第3の実施の形態を説明する。この実施の形態はローダ部3から搬送路2に基板Wを供給する際、図6に示すように偶数枚である、2枚の基板Wを所定の間隔で同時に搬出する。つまり、図7に示すように、第1の実装ユニット31の実装ツール32と第2の実装ユニット31の実装ツール32のX方向に沿う間隔に対し、2枚の基板Wの搬送方向の先端部の半導体チップ4が実装される部位の間隔が同図にX1で示すように等しく間隔で搬出する。   Next, a third embodiment of the present invention shown in FIGS. 6 and 7 will be described. In this embodiment, when the substrate W is supplied from the loader unit 3 to the transport path 2, the even number of two substrates W as shown in FIG. 6 are simultaneously carried out at a predetermined interval. That is, as shown in FIG. 7, with respect to the distance along the X direction between the mounting tool 32 of the first mounting unit 31 and the mounting tool 32 of the second mounting unit 31, the front end in the transport direction of the two substrates W The semiconductor chips 4 are mounted at equal intervals as shown by X1 in the figure.

なお、図示しないが、2枚の基板Wを予め台座に所定の間隔となるよう載置し、その台座をローダ部3から搬出するようにしてもよい。   Although not shown, two substrates W may be previously placed on the pedestal at a predetermined interval, and the pedestal may be carried out from the loader unit 3.

第1の実装ユニット31と第2の実装ユニット31はX・Yテーブル37によってX方向及びY方向に位置決めすることができる。したがって、2枚の基板Wの先端部の半導体チップ4が実装される部位の間隔X1に対して一対の実装ツール32の間隔X1が一致するよう、一対の実装ツール32を上記X・Yテーブル37によって位置決めすることができる。   The first mounting unit 31 and the second mounting unit 31 can be positioned in the X direction and the Y direction by the XY table 37. Therefore, the pair of mounting tools 32 is placed on the X / Y table 37 so that the distance X1 between the pair of mounting tools 32 matches the distance X1 between the portions where the semiconductor chips 4 at the leading ends of the two substrates W are mounted. Can be positioned.

このように、一対の実装ツール32の間隔X1を、2枚の基板Wの先端部の半導体チップ4が実装される部位の間隔X1に一致させれば、図7に示すように2枚の基板WをピッチPwでX方向にピッチ送りして半導体チップ4を行列状に実装する場合、ピッチ送りされる2枚の基板Wに対し、第1、第2の実装ヘッド31,32によって複数の半導体チップ4を基板Wの搬送方向に対して基板Wの先端部から後端部にわたってピッチPwの間隔で同じように実装することができる。   In this way, if the interval X1 between the pair of mounting tools 32 is made to coincide with the interval X1 of the portion where the semiconductor chip 4 is mounted at the tip of the two substrates W, the two substrates as shown in FIG. When the semiconductor chips 4 are mounted in a matrix by pitching W in the X direction at a pitch Pw, a plurality of semiconductors are mounted on the two substrates W fed by the pitch by the first and second mounting heads 31 and 32. The chips 4 can be mounted in the same manner at intervals of the pitch Pw from the front end portion to the rear end portion of the substrate W in the transport direction of the substrate W.

つまり、第1の実装ユニット31と、第2の実装ユニット33を同じ条件で稼動させて半導体チップ4を実装することができるから、これら実装ユニット31,33の稼働率を向上させることができる。   That is, since the semiconductor chip 4 can be mounted by operating the first mounting unit 31 and the second mounting unit 33 under the same conditions, the operating rate of these mounting units 31 and 33 can be improved.

ここで、ピッチ送りされる1枚の基板Wに対し、第1の実装ユニット31と第2の実装ユニット33によって半導体チップ4を基板Wの送り方向に沿って所定のピッチPwで実装することについて考えてみる。   Here, the semiconductor chip 4 is mounted at a predetermined pitch Pw along the feed direction of the substrate W by the first mounting unit 31 and the second mounting unit 33 on one substrate W to be pitch-fed. I'll think about it.

基板Wの送り方向に対して半導体チップ4をピッチPwで偶数列実装する場合、第1の実装ユニット31と第2の実装ユニット33はそれぞれ同じ列だけ半導体チップ4を実装することになるから、これらの実装ツール32は同じ稼働率で稼動することになる。   When the semiconductor chips 4 are mounted in an even number of rows with a pitch Pw with respect to the feed direction of the substrate W, the first mounting unit 31 and the second mounting unit 33 mount the semiconductor chips 4 only in the same column. These mounting tools 32 operate at the same operation rate.

しかしながら、基板Wの送り方向に対して半導体チップ4を奇数列実装する場合、最後の一列は第1の実装ユニット31或いは第2の実装ユニット33のいずれか一方の実装ツール32だけが実装を行ない、他方の実装ツール32は休止することになる。そのため、その分、一方の実装ツール32の稼働率が低下することになる。そして、そのような実装を2枚で一組の複数組の基板Wに対して行なえば、稼働率の低下は基板Wの組数に応じて増大することになる。   However, when the semiconductor chips 4 are mounted in an odd number of rows in the direction of the substrate W, only the mounting tool 32 of either the first mounting unit 31 or the second mounting unit 33 is mounted in the last row. The other mounting tool 32 is suspended. Therefore, the operation rate of one of the mounting tools 32 decreases accordingly. If such mounting is performed on a plurality of sets of substrates W by two, the reduction in operating rate increases according to the number of sets of substrates W.

これに対して、第3の実施の形態のように、2枚の基板Wに対してそれぞれの実装ツール32で半導体チップ4を実装するようにすれば、基板Wの送り方向に対して半導体チップ4を奇数列実装する場合、上述したように各実装ツール32を同じ稼働率で稼動させることができるから、実装装置の稼働率を向上させて生産性を高めることができる。   On the other hand, if the semiconductor chip 4 is mounted on each of the two substrates W with the respective mounting tools 32 as in the third embodiment, the semiconductor chip in the feed direction of the substrate W. When 4 is mounted in an odd-numbered row, each mounting tool 32 can be operated at the same operating rate as described above, so that the operating rate of the mounting apparatus can be improved and productivity can be increased.

また、実装ツール32が設けられたアーム36の幅寸法が基板Wの長さ寸法の2分の1よりも大きな場合、1枚の基板Wの送り方向の先端部と中央部とに一方の実装ツール32と他方の実装ツール32をそれぞれ位置決めすることができない場合がある。   Further, when the width dimension of the arm 36 provided with the mounting tool 32 is larger than one half of the length dimension of the substrate W, one mounting is performed at the front end portion and the central portion in the feeding direction of one substrate W. In some cases, the tool 32 and the other mounting tool 32 cannot be positioned.

つまり、一方の実装ツール32を基板Wの先端部に位置させると、他方の実装ツール32は基板Wの長手方向中央部よりも後方(送り方向の上流側)に位置してしまうことになる。そのため、先端側に位置する一方の実装ツール32が実装する半導体チップ4の送り方向に沿う列数よりも、後方に位置する他方の実装ツール32が実装する列数が少なくなってしまうから、他方の実装ツール32の稼働率が低下することになる。   That is, when one mounting tool 32 is positioned at the tip of the substrate W, the other mounting tool 32 is positioned rearward (upstream in the feed direction) of the central portion in the longitudinal direction of the substrate W. For this reason, the number of columns mounted by the other mounting tool 32 located at the rear is smaller than the number of columns along the feed direction of the semiconductor chip 4 mounted by one mounting tool 32 positioned at the tip side. The operating rate of the mounting tool 32 will decrease.

しかしながら、そのような場合であっても、第3の実施の形態のように、2枚の基板Wに対してそれぞれの実装ユニット31,32の実装ツール32によって半導体チップ4を実装するようにすれば、2つの実装ツール32を同じ条件で稼動させることができるから、稼働率を向上させることができる。   However, even in such a case, the semiconductor chip 4 is mounted on the two substrates W by the mounting tools 32 of the mounting units 31 and 32 as in the third embodiment. For example, since the two mounting tools 32 can be operated under the same conditions, the operating rate can be improved.

なお、この第3の実施の形態では搬送路2に偶数枚として2枚の基板Wを所定の間隔で搬送し、これら基板Wの先端部に第1の実装ユニット31と第2の実装ユニット33で半導体チップ4を実装するようにしたが、たとえば搬送路2にはたとえば4枚や6枚などの2枚以上の偶数枚(n枚)の基板Wを所定間隔で搬送するようにしてもよい。   In the third embodiment, an even number of two substrates W are transported to the transport path 2 at a predetermined interval, and the first mounting unit 31 and the second mounting unit 33 are provided at the leading ends of these substrates W. However, for example, two or more even (n) substrates W such as four or six may be transported at a predetermined interval on the transport path 2. .

その場合、第1の実装ユニット31を先頭の基板Wの先端部に位置決めし、第2の実装ユニット33を搬送方向から〔(n/2)+1〕番目の基板Wの先端部に位置決めすれば、n枚の基板Wに対して半導体チップ4を、第1、第2の実装ユニット31,33を休止させることなく実装することができる。   In that case, if the first mounting unit 31 is positioned at the leading end of the top substrate W and the second mounting unit 33 is positioned at the leading end of the [(n / 2) +1] th substrate W from the transport direction. The semiconductor chip 4 can be mounted on the n substrates W without suspending the first and second mounting units 31 and 33.

図8にこの発明の第4の実施の形態を示す。この実施の形態は基板Waがテープ状の長尺な場合であって、その場合、第1の実装ユニット31と、第2の実装ユニット33の間隔X2は、基板Waに実装される半導体チップ4のピッチPwの整数倍mとなっている。   FIG. 8 shows a fourth embodiment of the present invention. In this embodiment, the substrate Wa is a tape-like long shape, and in this case, the distance X2 between the first mounting unit 31 and the second mounting unit 33 is the semiconductor chip 4 mounted on the substrate Wa. It is an integer multiple m of the pitch Pw.

そして、第1、第2の実装ユニット31,33が基板Waに半導体チップ4をピッチPwでm列実装したならば、その基板Waを同図PMで示す〔Pw×m〕の2倍の距離で送るようにすれば、各実装ユニット31,33を休止させることなく、長尺な基板Waに対して半導体チップ4を連続的に実装することができる。   If the first and second mounting units 31 and 33 mount the semiconductor chips 4 on the substrate Wa in m rows with the pitch Pw, the substrate Wa is twice as long as [Pw × m] shown in FIG. In this case, the semiconductor chips 4 can be continuously mounted on the long substrate Wa without pausing the mounting units 31 and 33.

上記実施の形態では、ウエハステージを駆動し、ピックアップされる半導体チップを突き上げユニットに対して位置決めして突き上げ、その位置に反転ユニットを移動させて半導体チップを取り出すようにしたが、反転ユニットを移動させずに、ウエハステージと突き上げユニットを移動させ、突き上げられる半導体値チップの位置を一定にし、その位置で反転ユニットによって半導体チップを取り出すようにしてもよい。   In the above embodiment, the wafer stage is driven, the semiconductor chip to be picked up is positioned and pushed up with respect to the push-up unit, and the reversing unit is moved to that position to take out the semiconductor chip. Instead, the wafer stage and the push-up unit may be moved, the position of the semiconductor value chip to be pushed up may be fixed, and the semiconductor chip may be taken out by the reversing unit at that position.

この発明によれば、1つの供給部から2つの反転ユニットによってそれぞれ電子部品を取り出し、各反転ユニットが取り出した電子部品を2つの実装ユニットでそれぞれ受けて基板に実装するため、電子部品の実装能率をほぼ二倍に向上させることができる。   According to the present invention, the electronic components are taken out from one supply unit by two reversing units, and the electronic components taken out by each reversing unit are received by the two mounting units and mounted on the substrate. Can be improved almost twice.

Claims (6)

所定方向に沿って搬送される基板に電子部品を実装する電子部品の実装装置であって、
上記電子部品を供給する1つの供給部と、
上記供給部を挟んで上記基板の搬送方向と同一方向に駆動可能に設けられピックアップ毎に上記供給部によって同じ位置に位置決めされる上記電子部品を交互にピックアップしてから反転させる第1の反転ユニット及び第2の反転ユニットと、
上記第1の反転ユニット及び第2の反転ユニットを連結しこれらが独立して駆動されるのを阻止する連結部材と、
上記第1の反転ユニットで反転された上記電子部品を受け取って上記基板に実装する第1の実装ユニットと、
上記第2の反転ユニットで反転された上記電子部品を受け取って上記第1の実装ユニットによる上記基板の実装と交互に上記基板に実装する第2の実装ユニットと
を具備したことを特徴とする電子部品の実装装置。
An electronic component mounting apparatus for mounting an electronic component on a substrate conveyed along a predetermined direction ,
One supply unit for supplying the electronic component;
A first reversing unit provided so as to be drivable in the same direction as the transport direction of the substrate across the supply unit, and alternately picking up and reversing the electronic components positioned at the same position by the supply unit for each pickup. And a second reversing unit;
A connecting member for connecting the first inversion unit and the second inversion unit and preventing them from being driven independently;
A first mounting unit that receives and mounts the electronic component inverted by the first inversion unit on the substrate;
An electronic device comprising: a second mounting unit that receives the electronic component inverted by the second reversing unit and mounts the substrate on the substrate alternately with the mounting of the substrate by the first mounting unit. Component mounting equipment.
上記基板を搬送する搬送手段を有し、この搬送手段によって偶数枚の基板が所定の間隔で搬送されたときに、上記第1の実装ユニットと第2の実装ユニットが同じ稼動状態で電子部品が実装できるよう、上記第1の実装ユニットと第2の実装ユニットの上記基板の搬送方向に沿う間隔の調整が可能であることを特徴とする請求項1記載の電子部品の実装装置。  A transport unit configured to transport the substrate, and when the even number of substrates are transported by the transport unit at a predetermined interval, the first mounting unit and the second mounting unit are operated in the same operating state. 2. The electronic component mounting apparatus according to claim 1, wherein the distance between the first mounting unit and the second mounting unit along the transport direction of the substrate can be adjusted. 上記第1の実装ユニットと第2の実装ユニットの上記基板の搬送方向に沿う間隔は上記2枚の基板の先端部の半導体チップが実装される部位の間隔と同じに調整されることを特徴とする請求項4記載の電子部品の実装装置。  The distance between the first mounting unit and the second mounting unit along the transport direction of the substrate is adjusted to be the same as the distance between the portions where the semiconductor chips at the leading ends of the two substrates are mounted. The electronic component mounting apparatus according to claim 4. 基板に電子部品を実装する電子部品の実装方法であって、
上記基板を所定方向に搬送して位置決めする工程と、
上記電子部品を供給する1つの供給部によってピックアップ毎に同じ位置に位置決めされる上記電子部品を、上記供給部を挟んで上記基板の搬送方向と同一方向に駆動されるよう設置された2つの反転ユニットによって交互にピックアップして反転させる工程と、
2つの上記反転ユニットによって上記電子部品を交互にピックアップして反転させるときに、2つの上記反転ユニットを同じ方向に一体的に駆動して独立して動くのを阻止する工程と、
各反転ユニットによって反転させられた電子部品を2つの実装ユニットによって交互に受けて上記基板に実装する工程と
を具備したことを特徴とする電子部品の実装方法。
An electronic component mounting method for mounting an electronic component on a substrate,
Conveying and positioning the substrate in a predetermined direction;
Two reversals installed so that the electronic component positioned at the same position for each pickup by one supply unit that supplies the electronic component is driven in the same direction as the transport direction of the substrate across the supply unit a step of reversing exchange each other to pick up by the unit,
When the electronic components are alternately picked up and inverted by the two inversion units, the two inversion units are integrally driven in the same direction to prevent independent movement;
The electronic component mounting method comprising: a step of alternately receiving the electronic component reversed by each reversing unit by two mounting units and mounting the electronic component on the substrate.
上記基板の送りピッチをP、nを整数とすると、上記第1の実装ユニットと第2の実装ユニットは、上記電子部品を上記基板に、(nP+0.5P)の間隔で実装することを特徴とする請求項4記載の電子部品の実装方法。When the feed pitch of the substrate is P and n is an integer, the first mounting unit and the second mounting unit mount the electronic component on the substrate at an interval of (nP + 0.5P). The electronic component mounting method according to claim 4 . 偶数枚の基板を所定の間隔で搬送し、所定の基板に対してそれぞれの実装ユニットによってこれら一対の実装ユニットの稼働率が同じになるよう上記電子部品を実装することを特徴とする請求項4記載の電子部品の実装方法。 Claim even substrates were conveyed at a predetermined interval, characterized in that the operating rate of the pair of mounting units to implement the electronic component to be the same by the respective mounting unit for a given substrate 4 The electronic component mounting method described.
JP2007551046A 2005-12-22 2006-12-12 Electronic component mounting apparatus and mounting method Active JP4713596B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007551046A JP4713596B2 (en) 2005-12-22 2006-12-12 Electronic component mounting apparatus and mounting method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005369515 2005-12-22
JP2005369515 2005-12-22
JP2007551046A JP4713596B2 (en) 2005-12-22 2006-12-12 Electronic component mounting apparatus and mounting method
PCT/JP2006/324772 WO2007072714A1 (en) 2005-12-22 2006-12-12 Apparatus and method for mounting electronic component

Publications (2)

Publication Number Publication Date
JPWO2007072714A1 JPWO2007072714A1 (en) 2009-05-28
JP4713596B2 true JP4713596B2 (en) 2011-06-29

Family

ID=38188495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551046A Active JP4713596B2 (en) 2005-12-22 2006-12-12 Electronic component mounting apparatus and mounting method

Country Status (5)

Country Link
JP (1) JP4713596B2 (en)
KR (1) KR101014293B1 (en)
CN (1) CN101341587B (en)
TW (1) TW200729372A (en)
WO (1) WO2007072714A1 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5030843B2 (en) * 2008-04-14 2012-09-19 芝浦メカトロニクス株式会社 Electronic component mounting apparatus and mounting method
JP5104685B2 (en) * 2008-09-19 2012-12-19 パナソニック株式会社 Parts pickup device
US9966247B2 (en) * 2012-09-06 2018-05-08 Fuji Machine Mfg. Co., Ltd. Control system and control method for component mounting machine
KR101460626B1 (en) * 2013-06-28 2014-11-13 한미반도체 주식회사 Supplying Apparatus of Semiconductor Materials
WO2015072593A1 (en) * 2013-11-14 2015-05-21 (주)정원기술 Chip supply apparatus of laser chip bonding machine
WO2017135257A1 (en) * 2016-02-01 2017-08-10 芝浦メカトロニクス株式会社 Electronic component mounting device and mounting method, and method for manufacturing package component
JP6942829B2 (en) * 2016-03-29 2021-09-29 芝浦メカトロニクス株式会社 Electronic component mounting device
JP6717630B2 (en) * 2016-03-29 2020-07-01 芝浦メカトロニクス株式会社 Electronic component mounting equipment
CN109314069B (en) 2016-05-13 2022-08-12 Asml荷兰有限公司 Miniature multi-pick element for component stacking and/or pick-and-place processes
CN107887295B (en) * 2016-09-30 2019-07-23 上海微电子装备(集团)股份有限公司 A kind of chip bonding device and bonding method
KR101944355B1 (en) * 2017-02-28 2019-01-31 (주) 예스티 Apparatus for fabricating semi-conductor
KR101939343B1 (en) * 2017-02-28 2019-01-16 (주) 예스티 Apparatus for fabricating semi-conductor
KR101939347B1 (en) * 2017-02-28 2019-01-16 (주) 예스티 Apparatus for fabricating semi-conductor
JP6781677B2 (en) * 2017-08-01 2020-11-04 芝浦メカトロニクス株式会社 Electronic component mounting equipment and mounting method, and package component manufacturing method
CN113874990A (en) 2019-05-21 2021-12-31 哈里斯股份有限公司 Electronic component mounting apparatus, method of manufacturing electronic device, and method of manufacturing tape

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207595A (en) * 1989-02-07 1990-08-17 Matsushita Electric Ind Co Ltd Electronic component mounting device
JPH0422194A (en) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd Mounting device for electronic component
JP2003174061A (en) * 2001-12-04 2003-06-20 Towa Corp Bonder and bonding method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000505598A (en) * 1996-02-29 2000-05-09 アルファセム・アクチェンゲゼルシャフト Method and apparatus for receiving, positioning and assembling parts
SG104292A1 (en) * 2002-01-07 2004-06-21 Advance Systems Automation Ltd Flip chip bonder and method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207595A (en) * 1989-02-07 1990-08-17 Matsushita Electric Ind Co Ltd Electronic component mounting device
JPH0422194A (en) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd Mounting device for electronic component
JP2003174061A (en) * 2001-12-04 2003-06-20 Towa Corp Bonder and bonding method

Also Published As

Publication number Publication date
CN101341587B (en) 2010-10-27
KR20080068876A (en) 2008-07-24
JPWO2007072714A1 (en) 2009-05-28
WO2007072714A1 (en) 2007-06-28
KR101014293B1 (en) 2011-02-16
CN101341587A (en) 2009-01-07
TWI328265B (en) 2010-08-01
TW200729372A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
JP4713596B2 (en) Electronic component mounting apparatus and mounting method
JP5989313B2 (en) Die bonder and bonding method
KR100496949B1 (en) Method and apparatus for mounting electronic components
US10497590B2 (en) Electronic component handling unit
TWI666720B (en) A bonding apparatus having a plurality of rotary transfer arms for transferring electronic devices for bonding
JP3996768B2 (en) Component mounting method and component mounting apparatus
WO2018032656A1 (en) High-speed component pickup-and-place device
US20120210554A1 (en) Apparatus and method for picking up and mounting bare dies
KR20170042955A (en) Die bonding apparatus
KR20130051254A (en) Multiplication system of flip chip mounters
JP3497078B2 (en) Die bonder
JP7575097B2 (en) Electronic component mounting device, electronic device manufacturing method, and strap manufacturing method
JP2008251771A (en) Component mounting device
US4878610A (en) Die bonding apparatus
JP2001015988A (en) Device and method for mounting electronic component
JP2007306040A (en) Method for mounting components, and apparatus for mounting components
JP5030843B2 (en) Electronic component mounting apparatus and mounting method
JP6093125B2 (en) Wafer cart and electronic component mounting apparatus
JP4247023B2 (en) Electronic component mounting equipment
JP2001320195A (en) Composite mounting device
JP2000022395A (en) Method and apparatus for mounting electronic component
JPS61264793A (en) Automatic electronic part mounting apparatus
WO2019171564A1 (en) Component mounting device, component mounting system, and component mounting method
JPH0730292A (en) Surface mounting machine
KR100780800B1 (en) Dual Index Unit and Transfer Unit for Transferring Workpiece Using the Same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110324

R150 Certificate of patent or registration of utility model

Ref document number: 4713596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150