JP4707351B2 - マルチバンクメモリのスケジューリング方法 - Google Patents
マルチバンクメモリのスケジューリング方法 Download PDFInfo
- Publication number
- JP4707351B2 JP4707351B2 JP2004251890A JP2004251890A JP4707351B2 JP 4707351 B2 JP4707351 B2 JP 4707351B2 JP 2004251890 A JP2004251890 A JP 2004251890A JP 2004251890 A JP2004251890 A JP 2004251890A JP 4707351 B2 JP4707351 B2 JP 4707351B2
- Authority
- JP
- Japan
- Prior art keywords
- bank
- read
- input stream
- access
- stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Description
第1のバンクに入力ストリームを書き込み、
第1のバンク用の読み出しコマンドを受信すると、入力ストリームの書き込みを第2のバンクに切り換え、
第2のバンク用の読み出しコマンドを受信すると、入力ストリームの書き込みを第1のバンクに再び切り換えるステップを含む。
第1のバンクから出力ストリームを読み出し、
第1のバンクにおける以前に書き込まれた入力ストリームの終わりに読み出しが達すると、出力ストリームの読み出しを第2のバンクに切り換え、
第2のバンクにおける以前に書き込まれた入力ストリームの終わりに読み出しが達すると、出力ストリームの読み出しを第1のバンクに再び切り換えるステップを更に含む。
第1のバンクの入力ストリームの書き込みを第2のバンクに切り換えると直ぐに、第1のバンクにおける入力ストリームの最終位置を第1のポインタでマークし、
第2のバンクの入力ストリームの書き込みを第1のバンクに切り換えると直ぐに、第2のバンクにおける入力ストリームの最終位置を第2のポインタでマークするステップを更に含む。
バンクにおける完全な出力ブロックのサイズを更なるポインタでマークし、
少なくとも完全な出力ブロックが、バンクへ書き込まれたときのみ、そのバンクへの読み出しアクセスを可能にするステップを更に含む。
CPU命令及びCPUデータから入力ストリーム及び出力ストリームを物理的に分け、
第1のバンク及び第2のバンク以外の残りのバンクのうち少なくとも1つに、CPU命令及びCPUデータを記録するステップを更に含む。
2 右バンク
3、4 コマンドバス
5、7、9、10 ポインタ
6 入力ストリーム
8 出力ストリーム
20 記録媒体
21 前処理ブロック
22 集積回路
23 第1のインタフェース
24 第2のインタフェース
25 第3のインタフェース
26 バッファ
27 スケジューラ
28 データバス
29 マイクロコントローラ
Claims (9)
- 入力ストリームが書き込まれ、出力ストリームが完全な出力ブロックを最小ユニットとして読み出される、少なくとも2つのバンクを有するマルチバンクメモリへのアクセスを制御する方法であって、
第1のバンクに前記入力ストリームを書き込み、
第1のバンクにおける完全な出力ブロックのサイズを第1のポインタでマークし、
少なくとも完全な出力ブロックの第1のバンクへの書き込みが完了した場合だけに、前記第1のバンクへの読み出しアクセスを可能にし、
現在第1のバンクへ書き込まれている入力ストリームによって第1のバンクが完全に書き込まれたか否かに関係なく、前記可能にされた第1のバンクに対する読み出しアクセスに応答して、前記入力ストリームの書き込みを第2のバンクに切り換え、
第1のバンク内の入力ストリームの最後の位置を第2のポインタでマークし、
第1のバンクから第2のバンクへ跨って記憶される完全な出力ブロックの第2のバンク内における最後の位置を第3のポインタでマークし、
第3のポインタまで第2のバンクに入力ストリームが書き込まれた場合だけに、第1のバンク内の前記第2のバンクへ跨って記憶される完全な出力ブロックおよび第2のバンクに対する読み出しアクセスを可能にし、
現在第2のバンクへ書き込まれている入力ストリームによって第2のバンクが完全に書き込まれたか否かに関係なく、前記可能にされた第2のバンクに対する読み出しアクセスに応答して、前記入力ストリームの書き込みを前記第1のバンクに再び切り換え、
一方のバンクに対する読み出しアクセスが、他方のバンクに対する入力ストリームの書き込みの間に開始可能であることを特徴とする、方法。 - 前記第1のバンクから出力ストリームを読み出し、
該第1のバンクにおける以前に書き込まれた入力ストリームの終わりに読み出しが達すると、前記出力ストリームの読み出しを前記第2のバンクに切り換え、
該第2のバンクにおける以前に書き込まれた入力ストリームの終わりに読み出しが達すると、前記出力ストリームの読み出しを前記第1のバンクに再び切り換えることを特徴とする請求項1に記載の方法。 - 前記マルチバンクメモリがダイナミックランダムアクセスメモリであることを特徴とする請求項1または2に記載の方法。
- バンクの活性化された行を、リフレッシュサイクルが発行されるまで、又は読み出しブーストが前記行の終わりに達するまで、開いた状態で維持することを特徴とする請求項1から3のいずれか1項に記載の方法。
- 前記バンクが、シングルポートスタティックランダムアクセスメモリモジュールであることを特徴とする請求項1または2に記載の方法。
- 2を越える数のバンクをデータバッファリングに提供することを特徴とする請求項1から5のいずれか1項に記載の方法。
- CPU命令及びCPUデータから入力ストリーム及び出力ストリームを物理的に分け、
前記第1のバンク及び前記第2のバンク以外の残りのバンクのうち少なくとも1つに、前記CPU命令及び前記CPUデータを記録することを特徴とする請求項6に記載の方法。 - 請求項1から7のいずれか1項に記載の方法を実行することを特徴とする少なくとも2つのバンクを有するマルチバンクメモリへのアクセスを制御するデバイス。
- 少なくとも2つのバンクを有するマルチバンクメモリへのアクセスを制御するための請求項1から7のいずれか1項に記載の方法を使用する、又は請求項8に記載のデバイスを含むことを特徴とする記録媒体から読み出す及び/又は記録媒体へ書き込むための装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03019948.3 | 2003-09-02 | ||
EP03019948A EP1513157A1 (en) | 2003-09-02 | 2003-09-02 | Method for multibank memory scheduling |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005078647A JP2005078647A (ja) | 2005-03-24 |
JP4707351B2 true JP4707351B2 (ja) | 2011-06-22 |
Family
ID=34130110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004251890A Expired - Fee Related JP4707351B2 (ja) | 2003-09-02 | 2004-08-31 | マルチバンクメモリのスケジューリング方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7613866B2 (ja) |
EP (1) | EP1513157A1 (ja) |
JP (1) | JP4707351B2 (ja) |
KR (1) | KR20050025255A (ja) |
CN (1) | CN100530414C (ja) |
TW (1) | TW200515143A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9201819B2 (en) * | 2005-12-26 | 2015-12-01 | Socionext Inc. | Command processing apparatus, method and integrated circuit apparatus |
KR100754359B1 (ko) * | 2006-03-29 | 2007-09-03 | 엠텍비젼 주식회사 | 복수의 공유 블록을 포함하는 다중 포트 메모리 장치 |
KR101594030B1 (ko) | 2009-05-13 | 2016-02-29 | 삼성전자주식회사 | 플래시 메모리 장치의 프로그램 방법 |
US11055003B2 (en) * | 2019-08-20 | 2021-07-06 | Micron Technology, Inc. | Supplemental AI processing in memory |
CN112767978B (zh) * | 2021-01-11 | 2022-10-14 | 湖南国科微电子股份有限公司 | 一种ddr命令调度方法、装置、设备及介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60193044A (ja) * | 1984-03-14 | 1985-10-01 | Nec Corp | デ−タバツフア装置 |
JPH01199248A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electric Ind Co Ltd | バッファメモリ装置 |
JPH1032786A (ja) * | 1996-07-12 | 1998-02-03 | Canon Inc | 信号処理装置 |
JP2000123485A (ja) * | 1998-10-19 | 2000-04-28 | Sony Corp | 記録装置および方法 |
JP2000215659A (ja) * | 1999-01-27 | 2000-08-04 | Fujitsu Ltd | 半導体メモリ及び情報処理装置 |
JP2000330747A (ja) * | 1999-05-24 | 2000-11-30 | Canon Inc | 印刷装置及びそのメモリ制御方法ならびに記録媒体 |
JP2002245472A (ja) * | 2000-08-23 | 2002-08-30 | Nintendo Co Ltd | オーディオメモリ内のデータを予めキャッシュする方法及び装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5572691A (en) * | 1993-04-21 | 1996-11-05 | Gi Corporation | Apparatus and method for providing multiple data streams from stored data using dual memory buffers |
US5881016A (en) * | 1997-06-13 | 1999-03-09 | Cirrus Logic, Inc. | Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes |
WO1999019805A1 (en) * | 1997-10-10 | 1999-04-22 | Rambus Incorporated | Method and apparatus for two step memory write operations |
US6415364B1 (en) * | 1997-12-31 | 2002-07-02 | Unisys Corporation | High-speed memory storage unit for a multiprocessor system having integrated directory and data storage subsystems |
US6219765B1 (en) * | 1998-08-03 | 2001-04-17 | Micron Technology, Inc. | Memory paging control apparatus |
JP2000315173A (ja) * | 1999-04-30 | 2000-11-14 | Matsushita Electric Ind Co Ltd | メモリ制御装置 |
US6405293B1 (en) * | 2000-03-21 | 2002-06-11 | Oak Technology, Inc. | Selectively accessible memory banks for operating in alternately reading or writing modes of operation |
US6732223B1 (en) * | 2000-04-03 | 2004-05-04 | Micron Technology, Inc. | Method and apparatus for address FIFO for high-bandwidth command/address busses in digital storage system |
US6732247B2 (en) * | 2001-01-17 | 2004-05-04 | University Of Washington | Multi-ported memory having pipelined data banks |
US6944728B2 (en) * | 2002-12-23 | 2005-09-13 | Intel Corporation | Interleaving memory access |
-
2003
- 2003-09-02 EP EP03019948A patent/EP1513157A1/en not_active Withdrawn
-
2004
- 2004-08-04 KR KR1020040061384A patent/KR20050025255A/ko not_active Application Discontinuation
- 2004-08-10 US US10/915,067 patent/US7613866B2/en not_active Expired - Fee Related
- 2004-08-12 TW TW093124140A patent/TW200515143A/zh unknown
- 2004-08-20 CN CNB2004100575804A patent/CN100530414C/zh not_active Expired - Fee Related
- 2004-08-31 JP JP2004251890A patent/JP4707351B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60193044A (ja) * | 1984-03-14 | 1985-10-01 | Nec Corp | デ−タバツフア装置 |
JPH01199248A (ja) * | 1988-02-04 | 1989-08-10 | Matsushita Electric Ind Co Ltd | バッファメモリ装置 |
JPH1032786A (ja) * | 1996-07-12 | 1998-02-03 | Canon Inc | 信号処理装置 |
JP2000123485A (ja) * | 1998-10-19 | 2000-04-28 | Sony Corp | 記録装置および方法 |
JP2000215659A (ja) * | 1999-01-27 | 2000-08-04 | Fujitsu Ltd | 半導体メモリ及び情報処理装置 |
JP2000330747A (ja) * | 1999-05-24 | 2000-11-30 | Canon Inc | 印刷装置及びそのメモリ制御方法ならびに記録媒体 |
JP2002245472A (ja) * | 2000-08-23 | 2002-08-30 | Nintendo Co Ltd | オーディオメモリ内のデータを予めキャッシュする方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
US7613866B2 (en) | 2009-11-03 |
CN100530414C (zh) | 2009-08-19 |
CN1591670A (zh) | 2005-03-09 |
EP1513157A1 (en) | 2005-03-09 |
TW200515143A (en) | 2005-05-01 |
US20050050259A1 (en) | 2005-03-03 |
JP2005078647A (ja) | 2005-03-24 |
KR20050025255A (ko) | 2005-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7447805B2 (en) | Buffer chip and method for controlling one or more memory arrangements | |
US20060168407A1 (en) | Memory hub system and method having large virtual page size | |
TWI309772B (en) | Memory hub and method for memory sequencing | |
US6963516B2 (en) | Dynamic optimization of latency and bandwidth on DRAM interfaces | |
US20060288172A1 (en) | Memory hub and access method having internal prefetch buffers | |
US20120246401A1 (en) | In-memory processor | |
KR20080104184A (ko) | 모드-선택 프리페치 및 클록-코어 타이밍 기능을 갖는 메모리장치 | |
CN1882928A (zh) | 存储器控制器 | |
JP2001014840A (ja) | 複数ラインバッファ型メモリlsi | |
JP2008511904A (ja) | 単方向データバスを有するメモリシステムおよび方法 | |
US20070055813A1 (en) | Accessing external memory from an integrated circuit | |
JP2005517242A (ja) | アドレス空間、バスシステム、メモリコントローラ及びデバイスシステム | |
CN103201725A (zh) | 用于在多个处理器之间共享的存储器的存储器访问设备及其访问方法 | |
US6615326B1 (en) | Methods and structure for sequencing of activation commands in a high-performance DDR SDRAM memory controller | |
MX2008000310A (es) | Indicador no-dram y metodo para tener acceso a datos no almacenados en un arreglo dram. | |
JP4704345B2 (ja) | 暗示dramプレチャージ用の方法及びデバイス | |
US20040088472A1 (en) | Multi-mode memory controller | |
CN112970007A (zh) | 超标量存储器ic、总线及其使用的系统 | |
US20040190362A1 (en) | Dram and access method | |
JP4707351B2 (ja) | マルチバンクメモリのスケジューリング方法 | |
JP2001035158A (ja) | メモリアクセス方法及びメモリアクセス方式 | |
KR100295930B1 (ko) | 램 장치 및 고속 메모리 시스템 | |
US20050105381A1 (en) | Memory system and approach | |
KR100438736B1 (ko) | 어드레스 라인을 이용해 데이터 쓰기를 수행하는 메모리제어 장치 | |
US7581072B2 (en) | Method and device for data buffering |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101015 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20101203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110315 |
|
LAPS | Cancellation because of no payment of annual fees |