JP4702725B2 - Driving method and driving circuit for liquid crystal display - Google Patents
Driving method and driving circuit for liquid crystal display Download PDFInfo
- Publication number
- JP4702725B2 JP4702725B2 JP2000236356A JP2000236356A JP4702725B2 JP 4702725 B2 JP4702725 B2 JP 4702725B2 JP 2000236356 A JP2000236356 A JP 2000236356A JP 2000236356 A JP2000236356 A JP 2000236356A JP 4702725 B2 JP4702725 B2 JP 4702725B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- driving
- analog
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【0001】
【発明の属する技術分野】
この発明はステップ式充放電の液晶ディスプレーの駆動方法及び駆動回路に関るものであって、特に電力の消耗を大幅に低減することのできる液晶ディスプレーの駆動方法及び駆動回路に関するものである。
【0002】
【従来の技術】
昨今は、情報産業並びに通信産業が目まぐるしく発展する時代となり、液晶ディスプレーが各種製品、例えばノートブックタイプのコンピュータ、ポケットタイプのコンピュータ、携帯電話、PDA(personal digital assistant)などに幅広く応用されるようになった。液晶ディスプレーは通常十数本から数千本の横方向に走る走査線と、縦方向に走るデータ線とが交差して画面が構成される。該横方向の走査線と、縦方向のデータ線との交点が一つの画素(pixel)を形成し、その輝度は画素に印加する電圧によって決まる。
【0003】
図1を参照にして説明する。図1はアクティブ・マトリクス型液晶ディスプレーの画素アレイの説明図である。図示には横方向の第5走査線5と、第6走査線6と、縦方向の第2データ線2と、第3データ線と、及びこれらが交差して形成される4つの画素を開示する。それぞれの画素は1つの制御スイッチング素子7と、電荷を保存するコンデンサ8とを含み、このように重複して配列する画素アレイによって液晶ディスプレーの画面が形成される。周知の液晶ディスプレーの映像を制御する方法は、同一の横列上の制御スイッチング素子を走査線によって接続し、スキャン駆動回路で駆動し、上から下へ順次走査線を起動し、データ線が電荷を保存するコンデンサに書き込みできるようにする。スキャン駆動回路が一本の走査線を起動すると、該横列の走査線上に交差する一本毎のデータ線に対し、データ駆動回路によって制御電圧を印加して、それぞれの画素の階調を表現する。このようにして一本毎の横列の走査線に対するスキャンを進行させて1サイクルのスキャンを完成させる。続いて次ぎのスキャンサイクルを進行させて、ディスプレー上の映像を更新する。このように、ディスプレー上の1つずつの画素が1秒毎に複数回更新を行う。それぞれの画素の色は、必ず赤、緑、青の3色の組合せによって組成される。実際には、それぞれの画素は3本の縦方向のデータ線によって制御電圧を印加しなければならない。一つの典型的なVGA液晶ディスプレーについて言えば、横480×縦600個の画素を具える。よって、1920本の縦方向のデータ線で制御電圧を印加しなければならない。このため縦方向の駆動回路もまた1920個の出力端を有してすべての縦方向のデータ線を駆動しなければならない。
【0004】
液晶ディスプレーに映像を出現させる原理は、制御電圧の大きさを調整することによって液晶材質の光学的透過特性を変化させることにある。しかし、液晶材質に安定した直流電圧を印加することは、液晶物質に持続的な退化を招き、分解減少が発生する。よって、データ駆動回路のそれぞれの画素は、交流電圧を提供して駆動しなければならない。この交流電圧は予め設けられた所定のバイアスを規準電圧とし、該規準電圧より大きい、もしくは小さい切り替えによって代表的な極性反転を行なう。
【0005】
画面の品質の良し悪しと、回路の複雑さによって、前記規準電圧の極性反転は、画面反転(frame inversion)と、縦行反転(Column inversion)と、横列反転(row inversion)と、ドット反転(dot inversion)との4種類の形式に分けられる。そして、どのような形式であろうと、一つ一つの画素に新たにデータが書きこまれる毎に、逆の極性で書き込まれなければならない。画面反転は、一画面に書きこまれる極性がすべて同様であることを表わし、次ぎの画面は逆の極性に転換される。縦行反転は同一画面の任意の隣り合う縦方向の極性が相反することを表わし、横列反転は同一画面の任意の隣り合う横列の極性が相反することを表わす。また、ドット反転は同一画面の任意の隣り合う2つの画素極性が相反することを表わす。その内、ドット反転によって表現される画質が最も好ましく、未来の駆動方式の主流とされる。しかし、駆動回路の複雑さも最高のものとなり、消耗するパワーも最大のものとなる。
【0006】
操作する電圧が同様の状況下に在って、回路のパワー消耗と静電容量、周波数は正比例を形成する。駆動回路によって駆動回路の感じ取るデータ線の静電容量値は、通常一つの画素がコンデンサに保存する静電容量値に比して遥かに大きい。よってデータラインによって引き起こされるパワーの消耗にはかなりのものがある。特に横列反転とドット反転において、同一のデータ線は一回毎の走査サイクルに極性を変換しなければならず、画面毎に一回ずつ変換を行なう画面反転、もしくは縦行反転に比してパワーの消耗が激しい。
【0007】
このため、低パワーの液晶駆動方法と、その駆動回路を開発することは、液晶業界にとって重要な課題といえる。
【0008】
【発明が解決しようとする課題】
この発明は、低パワーの液晶ディスプレー駆動方法を提供することを目的とする。
【0009】
また、この発明は低パワーの液晶ディスプレー駆動回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
この発明による液晶ディスプレーの駆動回路は、ステップ式の充放電方法で液晶ディスプレーの複数のデータラインを駆動し、タイミングパルス制御手段と、複数の参考電圧と、複数のアナログ電圧駆動手段とを含んでなる。該タイミングパルス制御手段はステップ式充放電を発生させるタイミングパルス信号を発生させるために用いる。該参考電圧はステップ式充放電の参考電圧として提供されるものである。該アナログ電圧駆動の入力端はタイミングパルス制御手段、該参考電圧、従来のデータ線の駆動回路の出力データ、及び必要とする極性、輝度データにカップリングし、出力端は対応する一データラインにカップリングする。該アナログ電圧駆動手段が駆動を実施する場合、その前の画素の駆動電圧を起動電圧とし、駆動しようとする画素の駆動電圧を最終電圧とし、タイミングパルス制御手段に入力するタイミングパルス信号に従って該起動電圧と最終電圧の間に分布する複数の参考電圧を順次起動して、最後に該最終電圧を起動する。
【0011】
好ましくは、該ステップ式充放電を最大ステップ数を4ステップにする、よって、参考電圧は大から小に順次ならべて第1参考電圧、第2参考電圧、第3参考電圧とし、その内第1参考電圧を電圧源電圧の75%とし、第2参考電圧は前記交流電圧の規準電圧とし、第3電圧は電圧源電圧の25%とする。
【0012】
好ましくは、該ステップ式充放電を最大ステップ数を4ステップにする、よって、参考電圧は大から小に順次ならべて第1参考電圧、第2参考電圧、第3参考電圧とし、その内第1参考電圧参考電圧を透過率50%に対応するプラス極性の電圧とし、第2参考電圧は前記交流電圧の規準電圧とし、第3電圧は透過率50%に対応するマイナス極性の電圧とする。
【0013】
好ましくは、ステップ式の充放電エリアを8段階に分けて、2ビットで画素の輝度と階調を区分する。
【0014】
好ましくは、好ましくは、ステップ式の充放電エリアを16段階に分けて、3ビットで画素の輝度と階調を区分する。
【0015】
【実施の形態】
この発明は低パワーの液晶ディスプレーの駆動方法及び駆動回路を開示するものであって、液晶を駆動する場合の駆動電圧極性と、該駆動電圧に対応するデジタル数値を利用してステップ式充放電スイッチング素子の起動順序を決定することによって、節電の効能を達成するものである。
前記「従来の技術」の項目で述べたように、液晶ディスプレーは交流電圧の方式で駆動しなければならない。よって、データ線の駆動回路はデータ線に設けたコンデンサに対して絶え間なく充放電を行なわなければならない。特に横列反転とドット反転の駆動方式の場合は、そうでなければならない。この発明は、該種類の駆動方式に対して、駆動電圧の極性と、デジタル/アナログコンバータ(DAC)の入力数値を利用してアナログ電圧駆動手段内のスイッチングを制御するものであって、これによって節電の目的を達し、かつアナログの電圧出力を保有して液晶ディスプレーを駆動するものである。
【0016】
アナログ駆動電圧Vdacは、周知のデータ線駆動回路中のデジタル/アナログコンバータによって転換されてなり、データ線を駆動するための電圧である。「従来の技術」に記載したとおり、周知の技術においてはこのアナログ電圧Vdacを直接データ線上に接続する。このような接続方法は非常に電気の消耗を招く。この発明は、ステップ式充放電の方法を利用して節電の目的を達することを重点とする。
【0017】
この発明に応用される原理は次ぎのとおりである。
如何なるコンデンサであっても、充電と放電を一回ずつ行なうと、1/2(CV2)のエネルギーを消耗する。Cは静電容量値を表わし、Vは電荷移転の過程における最大電圧である。よって、充放電の過程をn回のステップに分け、一回毎のステップにおける充放電の電圧変化をV/nとすると、一回毎に消耗するエネルギーは(1/2)(CV2)/n2となる。このためn回の充電もしくは放電のステップを経た後消耗したエネルギーは(1/2)(CV2)/nとなり、周知の技術に比して消耗するエネルギーを大幅に低下することができる。例を挙げれば、仮に充放電の過程を4回のステップに分けると、消耗するエネルギーは周知の技術に比して四分の一になる。
【0018】
図2にこの発明のステップ式充放電の駆動回路に係る回路ブロック図を開示する、駆動回路は、一タイミングパルス制御手段20と、複数の参考電圧と、複数のアナログ電圧駆動手段30とによって構成される。図2には第1アナログ電圧駆動手段301と、第2アナログ電圧駆動手段302と、第mアナログ電圧駆動手段30mを開示する。タイミングパルス制御手段20の作用は、ステップ式充放電のタイミングパルス信号を発生させることにある。その入力端はシステムタイミングパルスCLKと、RSTとにカップリングし、出力端は、ステップ式充放電を進行させるタイミングパルス信号t1、t2、t3…tnを第1アナログ電圧駆動手段301、第2アナログ駆動手段、及び第mアナログ駆動手段30mなどのすべてのアナログ電圧駆動手段に送信する。その内、n値はステップ式充放電のステップ回数を表わし、仮にステップ式充放電のステップ数が4段階であれば、タイミングパルス制御手段20は、t1、t2、t3、t4の4つのタイミングパルス信号を出力する。その波形は第3図に開示するとおりである。
【0019】
前記参考電圧の数は、ステップ式充放電の最大ステップ数から1を引いて決められる。その電圧の大小は、電圧源電圧とアースとの間に分布する。
【0020】
前記第1アナログ電圧駆動手段301の出力端は、前記タイミングパルス制御手段20、と、ステップ式充放電に使用する参考電圧V1、…Vn-1、周知のデータ線駆動回路の出力するアナログ駆動電圧Vdac1、電圧の極性P、及び輝度のデータにカップリングし、そのデジタルデータMSBを表示する。その出力端は第1データ線にカップリングして該第1データ線を駆動する。また、第2アナログ電圧駆動手段302から第mアナログ電圧駆動手段30mなどのすべてのアナログ電圧駆動手段の接続は、いずれも第1アナログ電圧駆動手段301と同様であるので、ここでは詳述しない。
【0021】
図4にこの発明のアナログ電圧駆動手段の回路説明図を開示する。図示に開示するアナログ電圧駆動手段30の出力端は周知のデータ線駆動回路が出力するアナログ駆動電圧Vdaclと、スイッチング制御ロジック25の参考電圧V1、…Vn-1とを受信する。その出力端は駆動させるデータ線、即ち負荷42に接続する。該アナログ電圧駆動手段30は第1切換エレメントと、その他n-1個の機r換えエレメントを含み、ここでいう切換エレメントはMOSFETであってもよく、制御回路は電圧の極性Pと輝度のデータMBSとに基づいて、該アナログ電圧駆動手段30の切換エレメントを順次導電、閉止させ、これによって図3に開示するステップ式の充電と、ステップ式の放電を得ることができる。
【0022】
次いで、この発明に開示する駆動方法を説明する。液晶は交流形式によって操作される。よって、規準電極の電圧を電圧源電圧Vddの50%に設定する。プラス極性の状況下に在っては、デジタル/アナログコンバータDACの出力する電圧は規準電圧と電圧源電圧Vddの間に落ちる。マイナス極性の状況下に在っては、デジタル/アナログコンバータのDACの出力する電圧は規準電圧とアースとの間に落ちる、ノーマリーブラック(normally black)の液晶画面を例に挙げると、液晶層の上下に電圧を印加しない場合は透過しなく、印加する電圧が大きければ大きいほど透過率が高まる。即ち、出力する電圧が電圧源電圧Vddと、アースに近在する位置とにある場合、輝度が高くなり、規準電極近くにある場合は輝度が比較的低くなる。
【0023】
【第1の実施例】
この発明の第1実施例は、図4に開示するようにn=4の状況を説明する。即ち、アナログ電圧駆動手段30が充放電する電圧の範囲を4段間に分け、基準電圧(Vdd50%で表示する)は、電圧源電圧Vddとアースとの間に位置する。別途2つの参考電圧を追加し、それぞれ電圧源電圧Vddの75%の箇所(Vdd75%で表示する)と、25%の箇所(Vdd25%で表示する)とする。液晶の操作は、交流の方式で進行させるのでデジタル/アナログコンバータによって転換された後の電圧は、基準電圧に対称する電圧となり、且つ隣接する位置の画素は階調が通常かなり接近する。このため、極性と輝度に従って(デジタル出力の最も重要なビットであるMSBによって代表することができる)異なる組み合わせを行ない、Vdd25%、Vdd50%、Vdd75%及びVdacを起動する4つの切換エレメントの順序を決定する。これには次ぎに掲げる4つの状況が挙げられる。
プラスの極性(P=1)、比較的明るい(MSB=1)、Vdd25%、Vdd50%、Vdd75%、Vdacの順に従って起動する。
マイナスの極性(P=0)、比較的明るい(MSB=1)、Vdd75%、 Vdd50%、Vdd25%、Vdacの順に従って起動する。
プラスの極性(P=1)、比較的暗い(MSB=0)、Vdd50%と、Vdacの順に従って起動する。
マイナスの極性(P=0)、比較的暗い(MSB=0)、Vdd50%と、Vdacの順に従って起動する。
【0024】
前記説明の第1の状況は、プラスの極性で比較的明るい画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、VddとVdd75%との間に落ちる。この実施例においては、一つ前の画素の階調と、当該画素の階調が近いものであり、但し、極性は反対であると仮定する。よって、一つ前の画素の電圧はアースとVdd25%との間に落ちる。このため、一つ前の画素を駆動した後当該画素を駆動しようとする場合、データ線はVdd25%、Vdd50%、Vdd75%の順に従って接続した後、最終的にVdacに接続する。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0025】
前記第2の状況は、マイナスの極性で比較的明るい画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、アースとVdd25%との間に落ちる。この実施例においては、一つ前の画素の階調と、当該画素の階調が近いものであり、但し、極性は反対であると仮定する。よって、一つ前の画素の電圧はVddとVdd75%との間に落ちる。このため、一つ前の画素を駆動した後当該画素を駆動しようとする場合、データ線はVdd75%、Vdd50%、Vdd25%の順に従って接続した後、最終的にVdacに接続する。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0026】
前記第3の状況は、プラスの極性で比較的暗い画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、Vdd50%とVdd75%との間に落ちる。この実施例においては、一つ前の画素の階調と、当該画素の階調が近いものであり、但し、極性は反対であると仮定する。よって、一つ前の画素の電圧はVdd50%とVdd25%との間に落ちる。このため、一つ前の画素を駆動した後、当該画素を駆動しようとする場合、データ線はVdd50%に接続し、さらにVdacに接続すればよい。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0027】
前記第4の状況は、マイナスの極性で比較的暗い画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、Vdd50%とVdd25%との間に落ちる。この実施例においては、一つ前の画素の階調と、当該画素の階調が近いものであり、但し、極性は反対であると仮定する。よって、一つ前の画素の電圧はVdd50%とVdd75%との間に落ちる。このため、一つ前の画素を駆動した後、当該画素を駆動しようとする場合、データ線はVdd50%に接続し、さらにVdacに接続すればよい。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0028】
【第2の実施例】
第1の実施例において一つ前の画素と、当該画素の階調が同様であると仮定したが、実際に操作する場合、一つ前の画素と当該画素とは、偶に階調が異なる場合がある。このような現象を考慮して、さらにパワーの消耗を低減させるために、第2の実施例においては、さらに一歩進んでアナログ電圧駆動手段の回路に修正を加え、Vdd25%、Vdd50%、Vdd75%、及びVdacを制御するの4つのスイッチング素子の前後の順序について、該画素の電圧極性(P)、輝度(そのデジタルデータは最も重要なビットであるMSBで表示される)、および一つ前の画素のMSB(Mpで表示する)を以って決定するために、以下に掲げる8つの状況に区分する。
P=1、MSB=Mp=1。Vdd25%、Vdd50%、Vdd75%、Vdacの順に従って起動する。
P=0、MSB=Mp=1。Vdd75%、Vdd50%、Vdd25%、Vdacの順に従って起動する。
P=1、MSB=Mp=0。Vdd50%、Vdacの順に従って起動する。
P=0、MSB=Mp=0。Vdd50%、Vdacの順に従って起動する。
P=1、MSB=1、Mp=0。Vdd50%、Vdd75%、Vdacの順に従って起動する。
P=0、MSB=1、Mp=0。Vdd50%、Vdd25%、Vdacの順に従って起動する。
P=1、MSB=0、Mp=1。Vdd25%、Vdd50%、Vdacの順に従って起動する。
P=0、MSB=0、Mp=1。Vdd75%、Vdd50%、Vdacの順に従って起動する。
【0029】
前記説明の第1の状況は、プラスの極性で比較的明るい画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、VddとVdd75%との間に落ちる。この状況下に在っては、一つ前の画素のMSBが当該画素と同様であって、但し、極性は逆である。よって、一つ前の画素の電圧はアースとVdd25%との間に落ちる。このため、一つ前の画素を駆動した後、当該画素を駆動しようとする場合、データ線はVdd25%、Vdd50%、Vdd75%の順に従って接続した後、最終的にVdacに接続する。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0030】
前記説明の第2の状況は、マイナスの極性で比較的明るい画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、アースとVdd25%との間に落ちる。この状況下に在っては、一つ前の画素のMSBが当該画素と同様であって、但し、極性は逆である。よって、一つ前の画素の電圧はVddとVdd75%との間に落ちる。このため、一つ前の画素を駆動した後、当該画素を駆動しようとする場合、データ線はVdd75%、Vdd50%、Vdd25%の順に従って接続した後、最終的にVdacに接続する。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0031】
前記説明の第3の状況は、プラスの極性で比較的暗い画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、Vdd50%とVdd75%との間に落ちる。この状況下に在っては、一つ前の画素のMSBが当該画素と同様であって、但し、極性は逆である。よって、一つ前の画素の電圧はVdd50%と、Vdd25%との間に落ちる。このため、一つ前の画素を駆動した後、当該画素を駆動しようとする場合、データ線はVdd50%に接続し、さらにVdacに接続すればよい。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0032】
前記説明の第4の状況は、マイナスの極性で比較的暗い画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、Vdd50%とVdd25%との間に落ちる。この状況下に在っては、一つ前の画素のMSBが当該画素と同様であって、但し、極性は逆である。よって、一つ前の画素の電圧はVdd50%と、Vdd75%との間に落ちる。このため、一つ前の画素を駆動した後、当該画素を駆動しようとする場合、データ線はVdd50%に接続し、さらにVdacに接続すればよい。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0033】
前記説明の第5の状況は、プラスの極性で比較的明るい画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、VddとVdd75%との間に落ちる。この状況下に在っては、一つ前の画素は比較的暗い画素であって、そのMSBが当該画素と異なり、かつ極性は逆である。よって、一つ前の画素の電圧はVdd50%と、Vdd25%との間に落ちる。このため、一つ前の画素を駆動した後、当該画素を駆動しようとする場合、データ線はVdd50%と、Vdd75%に接続した後、最終的にVdacに接続する。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0034】
前記説明の第6の状況は、マイナスの極性で比較的明るい画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、アースとVdd25%との間に落ちる。この状況下に在っては、一つ前の画素は比較的暗い画素であって、そのMSBが当該画素と異なり、かつ極性は逆である。よって、一つ前の画素の電圧はVdd50%と、Vdd75%との間に落ちる。このため、一つ前の画素を駆動した後、当該画素を駆動しようとする場合、データ線はVdd50%と、Vdd25%に接続した後、最終的にVdacに接続する。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0035】
前記説明の第7の状況は、プラスの極性で比較的暗い画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、Vdd50%と、Vdd75%との間に落ちる。この状況下に在っては、一つ前の画素は比較的明るい画素であって、そのMSBが当該画素と異なり、かつ極性は逆である。よって、一つ前の画素の電圧はアースと、Vdd25%との間に落ちる。このため、一つ前の画素を駆動した後、当該画素を駆動しようとする場合、データ線はVdd25%と、Vdd50%に接続した後、最終的にVdacに接続すればよい。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0036】
前記説明の第8の状況は、マイナスの極性で比較的暗い画素を駆動するものである。よって、デジタル/アナログコンバータによって出力される電圧は、Vdd50%とVdd25%との間に落ちる。この状況下に在っては、一つ前の画素は比較的明るい画素であって、そのMSBが当該画素と異なり、かつ極性は逆である。よって、一つ前の画素の電圧はVddとVdd75%との間に落ちる。このため、一つ前の画素を駆動した後、当該画素を駆動しようとする場合、データ線はVdd75%と、Vdd50%に接続した後、最終的にVdacに接続すればよい。前記の説明のように、このように進行させるステップ式の充電は消耗するパワーを大幅に低減し、節電の目的を達することができる。
【0037】
以上の第2の実施例においては、一つ前の画素の階調が、当該画素と異なるかもしれない場合を考慮した。この発明のステップ式充放電による方法においては、二つの隣り合う画素のMSBが異なる場合、余剰の充放電が発生することなく、エネルギーの消耗を大幅に低減することができる。特に二つの隣り合う画素の階調が比較的明るいものから比較的暗くなった場合、この実施例では電圧が経過する範囲の参考電圧を順次起動する、よってエネルギーの消耗過多を招くことがない。
【0038】
【第3の実施例】
以上の二つの実施例においては、ステップ式充放電の参考電圧をVdd、Vdd75%、Vdd50%、及びVdd25%に設定した。これは液晶の有する直線的光学曲線を仮定したものである。
この発明によるもう一つの実施例においては、液晶の光電曲線を非直線的特性として考慮したものであって、透過率50%のプラス、マイナスの極性の二つの電圧と、基準電圧とをステップ式充放電の参考電圧とする。これらの参考電圧はまた、通常周知のデータ線駆動回路において必要とされるガンマ修正参考電圧と共用することができる。
【0039】
【第4の実施例】
この発明のもう一つの実施例においては、参考電圧を提供せず、代わりに大容量のコンデンサを接続する。コンデンサの他端はアースに接続する、その静電容量値は負荷に比して遥かに大きくし、即ちデータ線の負荷の合計とする。このようにすることによって、それぞれの接続するコンデンサは起動値がどのようなものであろうと、最終的には、徐々に操作電圧の範囲を平均する等分の位置に近づいて行き、必要とする参考電圧を提供する。
当然のことながら、この発明はステップ式充放電の区分を4段階に分けることのみに限定されるものではない。この発明のもう一つの実施例においては、ステップ式充放電を2段階に区分する。このような状況下に在って、交流電流の基準電圧を参考電圧とし、電圧源電圧を該参考電圧との間の区域はプラスの極性で駆動する。また、該参考伝あるとアースとの間の区域はマイナスの植生で駆動する、その実施技術は前述の実施例と完全に同一であるので、ここでは詳述しない。
【0040】
【第5の実施例】
この発明のもう一つの実施例においては、ステップ式充放電を8つの段階に区分する。このような状況下に在って、極性と2つのビットによって画素の輝度と階調区分けすることができる。参考電圧は7つであって、大から小順次並べて、それぞれ第1参考電圧、第2参考電圧、第3参考電圧、第4参考電圧、第5考電圧、第6参考電圧、及び第7参考電圧とする。その内、第4参考電圧は、前述の交流電圧の基準電圧であって、電圧源電圧と前記第1参考電圧との間のエリア第1明ドットエリアとし、プラス極性で駆動する。前記第1参考電圧と第2参考電圧との間を第2明ドットエリアとし、プラス極性で駆動する。前記第2参考電圧と第3参考電圧との間を第1暗ドットエリアとし、プラス極性で駆動する。前記第3参考電圧と第4参考電圧との間を第2暗ドットエリアとし、プラス極性で駆動する。前記第4参考電圧と第5参考電圧との間を第3暗ドットエリアとし、マイナス極性で駆動する。前記第5参考電圧と第6参考電圧との間を第3暗ドットエリアとし、マイナス極性で駆動する。前記第5参考電圧と第6参考電圧との間を第4暗ドットエリアとし、マイナス極性で駆動する。前記第6参考電圧と第7参考電圧との間を第3明ドットエリアとし、マイナス極性で駆動する。前記第7参考電圧とアースとの間を第4明ドットエリアとし、マイナス極性で駆動する。これらの実施に係る技術は前述の実施例と完全に同一であるので、ここでは詳述しない。
【0041】
【第6の実施例】
この発明によるもう一つの実施例は、ステップ式週放電エリアを16の段階に区分けする。このような状況下に在って極性と3つのビットを応用して画素の輝度と階調を区分けする。しかし、ステップ式充放電の段階のステップ数は、無限に増加することができない、さもなければ充放電に必要とする時間が増加し、制御回路の複雑さも増して、却って消耗する電力を高めることになる。
【0042】
以上はこの発明のこましい実施例を開示し、当業者が理解できるようにするためのものであって、この発明の実施の範囲を限定するものではない。よって、この発明に対する部分的な修正や変更であって、この発明の要旨を失わないものは、いずれも、この発明の精神と、特許請求の範囲に含まれるものとする。
【発明の効果】
この発明による液晶ディスプレーの駆動回路は、ステップ式の充放電方法で液晶ディスプレーの複数のデータラインを駆動するものであって、タイミングパルス制御手段と、複数の参考電圧と、複数のアナログ電圧駆動手段とを含んでなる。その液晶ディスプレーの駆動回路と、該駆動回路を応用した液晶ディスプレーの駆動方法は、低パワーの駆動方法であって、従来の駆動方法に比して消耗するエネルギーを大幅に低下することができる。
【図面の簡単な説明】
【図1】 アクティブ・マトリクス型液晶ディスプレーの画素アレイの説明図である。
【図2】 この発明によるステップ式充放電の駆動回路に係る回路ブロック図である。
【図3】 この発明における信号の波形図である。
【図4】 この発明におけるアナログ電圧駆動手段の回路説明図である。
【図5】 この発明における一実施例の参考電圧に係る説明図である。
【符号の説明】
2 第2データ線
3 第3データ線
5 第5走査線
6 第6走査線
7 制御スイッチング素子
8 コンデンサー
20 タイミングパルス制御手段
25 スイッチング制御ロジック
30 アナログ電圧駆動手段
42 負荷[0001]
BACKGROUND OF THE INVENTION
This invention is stepped Charge / discharge LCD display Driving method and This is related to the drive circuit, especially the liquid crystal display that can greatly reduce the power consumption. Driving method and driving circuit It is about.
[0002]
[Prior art]
Nowadays, the information and communication industries are rapidly developing, so that liquid crystal displays are widely applied to various products such as notebook computers, pocket computers, mobile phones, and PDAs (personal digital assistants). became. In a liquid crystal display, a screen is usually formed by crossing dozens to thousands of scanning lines running in the horizontal direction and data lines running in the vertical direction. The intersection of the horizontal scanning line and the vertical data line forms one pixel, and its luminance is determined by the voltage applied to the pixel.
[0003]
This will be described with reference to FIG. FIG. 1 is an explanatory diagram of a pixel array of an active matrix type liquid crystal display. In the figure, the fifth scanning line 5 in the horizontal direction, the
[0004]
The principle of making an image appear on the liquid crystal display is to change the optical transmission characteristics of the liquid crystal material by adjusting the magnitude of the control voltage. However, applying a stable DC voltage to the liquid crystal material causes a continuous degradation of the liquid crystal material, resulting in a decrease in decomposition. Therefore, each pixel of the data driving circuit must be driven by providing an AC voltage. The AC voltage uses a predetermined bias provided in advance as a reference voltage, and performs typical polarity inversion by switching larger or smaller than the reference voltage.
[0005]
Depending on the quality of the screen and the complexity of the circuit, the polarity inversion of the reference voltage may be inversion (frame inversion), vertical inversion (column inversion), horizontal inversion (row inversion), or dot inversion ( dot inversion). Whatever the format, every time new data is written to each pixel, it must be written with the opposite polarity. Screen reversal means that all polarities written on one screen are the same, and the next screen is switched to the opposite polarity. Vertical inversion indicates that the polarities of any adjacent vertical directions on the same screen are opposite to each other, and horizontal inversion indicates that the polarities of arbitrary adjacent rows on the same screen are opposite to each other. Further, dot inversion indicates that two adjacent pixel polarities on the same screen are contradictory. Among them, the image quality expressed by dot inversion is most preferable, and is assumed to be the mainstream of future drive systems. However, the complexity of the drive circuit is the highest and the power consumed is also the highest.
[0006]
When the operating voltage is in the same situation, the power consumption of the circuit and the capacitance and frequency form a direct proportion. The capacitance value of the data line felt by the drive circuit by the drive circuit is usually much larger than the capacitance value stored in the capacitor by one pixel. Thus, the power consumption caused by the data line is significant. Especially in row inversion and dot inversion, the same data line must change polarity in each scanning cycle, which is more powerful than screen inversion or vertical inversion where conversion is performed once for each screen. Is exhausted.
[0007]
Therefore, it can be said that developing a low-power liquid crystal driving method and its driving circuit is an important issue for the liquid crystal industry.
[0008]
[Problems to be solved by the invention]
An object of the present invention is to provide a low-power liquid crystal display driving method.
[0009]
It is another object of the present invention to provide a low power liquid crystal display driving circuit.
[0010]
[Means for Solving the Problems]
A liquid crystal display driving circuit according to the present invention drives a plurality of data lines of a liquid crystal display by a step-type charging / discharging method, and includes a timing pulse control means, a plurality of reference voltages, and a plurality of analog voltage driving means. Become. The timing pulse control means is used to generate a timing pulse signal for generating stepped charging / discharging. The reference voltage is provided as a reference voltage for stepped charging / discharging. The input terminal of the analog voltage drive is coupled to the timing pulse control means, the reference voltage, the output data of the conventional data line driving circuit, and the required polarity and luminance data, and the output terminal is connected to one corresponding data line. To couple. When the analog voltage driving means performs driving, the driving voltage of the previous pixel is set as the starting voltage, the driving voltage of the pixel to be driven is set as the final voltage, and the starting is performed according to the timing pulse signal input to the timing pulse control means. A plurality of reference voltages distributed between the voltage and the final voltage are sequentially activated, and finally the final voltage is activated.
[0011]
Preferably, the step-type charging / discharging is performed with a maximum number of steps of 4, so that the reference voltages are arranged in order from the largest to the smallest, the first reference voltage, the second reference voltage, and the third reference voltage, The reference voltage is 75% of the voltage source voltage, the second reference voltage is the reference voltage of the AC voltage, and the third voltage is 25% of the voltage source voltage.
[0012]
Preferably, the step-type charging / discharging is performed with a maximum number of steps of 4, so that the reference voltages are arranged in order from the largest to the smallest, the first reference voltage, the second reference voltage, and the third reference voltage, The reference voltage reference voltage is a positive polarity voltage corresponding to a transmittance of 50%, the second reference voltage is a reference voltage of the AC voltage, and the third voltage is a negative polarity voltage corresponding to a transmittance of 50%.
[0013]
Preferably, the step-type charge / discharge area is divided into 8 stages, and the luminance and gradation of the pixel are divided by 2 bits.
[0014]
Preferably, the step-type charge / discharge area is divided into 16 stages, and the luminance and gradation of the pixel are divided by 3 bits.
[0015]
Embodiment
The present invention discloses a driving method and a driving circuit for a low-power liquid crystal display, and uses stepped charge / discharge switching by using a driving voltage polarity when driving a liquid crystal and a digital value corresponding to the driving voltage. The power saving effect is achieved by determining the activation order of the elements.
As described in the above-mentioned section “Prior Art”, the liquid crystal display must be driven by an AC voltage method. Therefore, the data line driving circuit must continuously charge and discharge the capacitor provided on the data line. This is especially true for the row inversion and dot inversion driving methods. The present invention controls the switching in the analog voltage driving means by using the polarity of the driving voltage and the input numerical value of the digital / analog converter (DAC) for the driving method of this kind, It achieves the purpose of power saving and has an analog voltage output to drive a liquid crystal display.
[0016]
The analog drive voltage Vdac is converted by a digital / analog converter in a known data line drive circuit, and is a voltage for driving the data line. As described in “Prior Art”, in the known technique, this analog voltage Vdac is directly connected to the data line. Such a connection method is very consumable. The present invention focuses on achieving the purpose of power saving by using a step-type charging / discharging method.
[0017]
The principle applied to the present invention is as follows.
Whatever capacitor is charged and discharged once, 1/2 (CV 2 ) Consumes energy. C represents the capacitance value, and V is the maximum voltage in the process of charge transfer. Therefore, if the charging / discharging process is divided into n steps and the voltage change of charging / discharging in each step is V / n, the energy consumed every time is (1/2) (CV 2 ) / N 2 It becomes. For this reason, the energy consumed after n charging or discharging steps is (1/2) (CV 2 ) / N, and the consumed energy can be greatly reduced as compared with known techniques. For example, if the charging / discharging process is divided into four steps, the consumed energy becomes a quarter of that of a known technique.
[0018]
FIG. 2 discloses a circuit block diagram relating to a step-type charge / discharge drive circuit according to the present invention. The drive circuit includes one timing pulse control means 20, a plurality of reference voltages, and a plurality of analog voltage drive means 30. Is done. FIG. 2 discloses first analog voltage driving means 301, second analog voltage driving means 302, and mth analog voltage driving means 30m. The operation of the timing pulse control means 20 is to generate a timing pulse signal for stepped charging / discharging. The input terminal is coupled to the system timing pulse CLK and RST, and the output terminal is supplied with the timing pulse signals t1, t2, t3,. The signal is transmitted to the driving means and all analog voltage driving means such as the mth analog driving means 30m. Among them, the n value represents the number of steps of step-type charging / discharging. If the number of steps of step-type charging / discharging is four, the timing pulse control means 20 has four timing pulses t1, t2, t3, t4. Output a signal. The waveform is as disclosed in FIG.
[0019]
The number of the reference voltages is determined by subtracting 1 from the maximum number of stepped charge / discharge steps. The magnitude of the voltage is distributed between the voltage source voltage and ground.
[0020]
The output terminal of the first analog voltage driving means 301 includes the timing pulse control means 20, reference voltages V1,... Vn-1 used for stepped charging / discharging, and analog driving voltage output from a known data line driving circuit. Coupling to Vdac1, voltage polarity P, and luminance data, the digital data MSB is displayed. The output terminal is coupled to the first data line to drive the first data line. Further, since all the analog voltage driving means such as the second analog voltage driving means 302 to the m-th analog voltage driving means 30m are connected in the same manner as the first analog voltage driving means 301, they will not be described in detail here.
[0021]
FIG. 4 discloses a circuit explanatory diagram of the analog voltage driving means of the present invention. The output terminal of the analog voltage driving means 30 disclosed in the figure receives an analog driving voltage Vdacl output from a known data line driving circuit and reference voltages V1,... Vn-1 of the switching
[0022]
Next, a driving method disclosed in the present invention will be described. The liquid crystal is operated in an alternating form. Therefore, the voltage of the reference electrode is set to 50% of the voltage source voltage Vdd. Under the condition of positive polarity, the voltage output from the digital / analog converter DAC falls between the reference voltage and the voltage source voltage Vdd. In the case of negative polarity, the voltage output by the DAC of the digital / analog converter falls between the reference voltage and ground. For example, a normally black liquid crystal screen is taken as an example. When no voltage is applied above and below, the light does not pass through, and the higher the applied voltage, the higher the transmittance. That is, when the output voltage is at the voltage source voltage Vdd and a position close to the ground, the luminance is high, and when it is near the reference electrode, the luminance is relatively low.
[0023]
[First embodiment]
The first embodiment of the invention describes the situation where n = 4 as disclosed in FIG. That is, the voltage range charged / discharged by the analog voltage driving means 30 is divided into four stages, and the reference voltage (indicated by Vdd 50%) is located between the voltage source voltage Vdd and the ground. Two additional reference voltages are added to make the location of 75% of the voltage source voltage Vdd (displayed at
Start in the order of positive polarity (P = 1), relatively bright (MSB = 1),
Start in the order of negative polarity (P = 0), relatively bright (MSB = 1),
Start in the order of positive polarity (P = 1), relatively dark (MSB = 0), Vdd 50%, and Vdac.
Start in the order of negative polarity (P = 0), relatively dark (MSB = 0), Vdd 50%, and Vdac.
[0024]
The first situation described above is to drive relatively bright pixels with positive polarity. Thus, the voltage output by the digital / analog converter falls between Vdd and
[0025]
In the second situation, a relatively bright pixel is driven with a negative polarity. Thus, the voltage output by the digital / analog converter falls between ground and
[0026]
In the third situation, a relatively dark pixel is driven with a positive polarity. Thus, the voltage output by the digital / analog converter falls between Vdd 50% and
[0027]
In the fourth situation, a relatively dark pixel is driven with a negative polarity. Thus, the voltage output by the digital / analog converter falls between Vdd 50% and
[0028]
[Second embodiment]
In the first embodiment, it is assumed that the gradation of the pixel is the same as that of the previous pixel. However, when actually operated, the gradation of the previous pixel and the pixel is evenly different. There is a case. In consideration of such a phenomenon, in order to further reduce power consumption, in the second embodiment, the circuit of the analog voltage driving means is further modified and
P = 1, MSB = Mp = 1. Start in the order of
P = 0, MSB = Mp = 1. Start in the order of
P = 1, MSB = Mp = 0. Start in the order of Vdd 50%, Vdac.
P = 0, MSB = Mp = 0. Start in the order of Vdd 50%, Vdac.
P = 1, MSB = 1, Mp = 0. Start in the order of Vdd 50%,
P = 0, MSB = 1, Mp = 0. Start in the order of Vdd 50%,
P = 1, MSB = 0, Mp = 1. Start in the order of
P = 0, MSB = 0, Mp = 1. Start in the order of
[0029]
The first situation described above is to drive relatively bright pixels with positive polarity. Thus, the voltage output by the digital / analog converter falls between Vdd and
[0030]
The second situation described above is to drive relatively bright pixels with negative polarity. Thus, the voltage output by the digital / analog converter falls between ground and
[0031]
The third situation described above is to drive a relatively dark pixel with a positive polarity. Thus, the voltage output by the digital / analog converter falls between Vdd 50% and
[0032]
The fourth situation described above is to drive a relatively dark pixel with a negative polarity. Thus, the voltage output by the digital / analog converter falls between Vdd 50% and
[0033]
The fifth situation described above is for driving relatively bright pixels with positive polarity. Thus, the voltage output by the digital / analog converter falls between Vdd and
[0034]
The sixth situation described above is to drive relatively bright pixels with negative polarity. Thus, the voltage output by the digital / analog converter falls between ground and
[0035]
The seventh situation described above is to drive a relatively dark pixel with a positive polarity. Thus, the voltage output by the digital / analog converter falls between Vdd 50% and
[0036]
The eighth situation described above is for driving a relatively dark pixel with a negative polarity. Thus, the voltage output by the digital / analog converter falls between Vdd 50% and
[0037]
In the above second embodiment, a case is considered in which the gradation of the previous pixel may be different from that of the pixel. In the method using stepped charging / discharging according to the present invention, when the MSBs of two adjacent pixels are different from each other, it is possible to significantly reduce energy consumption without causing excessive charging / discharging. In particular, when the gradation of two adjacent pixels becomes relatively dark from relatively bright, in this embodiment, the reference voltage in the range in which the voltage elapses is sequentially activated, so that excessive energy consumption is not caused.
[0038]
[Third embodiment]
In the above two examples, the reference voltage for stepped charging / discharging was set to Vdd,
In another embodiment according to the present invention, the photoelectric curve of the liquid crystal is considered as a non-linear characteristic, and two voltages of positive and negative polarities with a transmittance of 50% and a reference voltage are expressed by a step formula. Use as a reference voltage for charge and discharge. These reference voltages can also be shared with gamma correction reference voltages that are required in normally known data line drive circuits.
[0039]
[Fourth embodiment]
In another embodiment of the present invention, no reference voltage is provided, and instead a large capacitor is connected. The other end of the capacitor is connected to the ground, and its capacitance value is much larger than the load, that is, the total load of the data line. In this way, regardless of what the starting value is for each connected capacitor, eventually it gradually approaches and requires an equal position that averages the operating voltage range. Provide a reference voltage.
As a matter of course, the present invention is not limited to only dividing the step-type charging / discharging into four stages. In another embodiment of the present invention, stepped charging / discharging is divided into two stages. Under such circumstances, the reference voltage of the alternating current is used as a reference voltage, and the area between the voltage source voltage and the reference voltage is driven with a positive polarity. Also, the area between the reference and ground is driven by negative vegetation, and its implementation technique is completely the same as the previous embodiment, so it will not be described in detail here.
[0040]
[Fifth embodiment]
In another embodiment of the present invention, stepped charging / discharging is divided into eight stages. Under such circumstances, the brightness and gradation of the pixel can be divided by polarity and two bits. There are seven reference voltages, arranged in order from large to small, the first reference voltage, the second reference voltage, the third reference voltage, the fourth reference voltage, the fifth reference voltage, the sixth reference voltage, and the seventh reference, respectively. Voltage. Among them, the fourth reference voltage is a reference voltage of the above-mentioned AC voltage, is an area first light dot area between the voltage source voltage and the first reference voltage, and is driven with a positive polarity. The area between the first reference voltage and the second reference voltage is a second bright dot area, and is driven with a positive polarity. A first dark dot area is defined between the second reference voltage and the third reference voltage, and driving is performed with a positive polarity. A second dark dot area is defined between the third reference voltage and the fourth reference voltage, and driving is performed with a positive polarity. A third dark dot area is set between the fourth reference voltage and the fifth reference voltage, and driving is performed with a negative polarity. A third dark dot area is set between the fifth reference voltage and the sixth reference voltage, and driving is performed with a negative polarity. A fourth dark dot area is set between the fifth reference voltage and the sixth reference voltage, and driving is performed with a negative polarity. The area between the sixth reference voltage and the seventh reference voltage is a third bright dot area, and is driven with a negative polarity. A fourth light dot area is set between the seventh reference voltage and the ground, and is driven with a negative polarity. Since the technology according to these implementations is completely the same as the above-described embodiment, it will not be described in detail here.
[0041]
[Sixth embodiment]
Another embodiment according to the invention divides the stepped weekly discharge area into 16 stages. Under such circumstances, the luminance and gradation of the pixel are distinguished by applying polarity and three bits. However, the number of steps in the stepped charging / discharging stage cannot be increased indefinitely, otherwise the time required for charging / discharging is increased, the complexity of the control circuit is increased, and the power consumed is increased. become.
[0042]
The above is intended to disclose the detailed embodiments of the present invention so that those skilled in the art can understand them, and is not intended to limit the scope of implementation of the present invention. Accordingly, any modification or change to the present invention which does not lose the gist of the present invention shall be included in the spirit of the present invention and the scope of the claims.
【The invention's effect】
A driving circuit for a liquid crystal display according to the present invention drives a plurality of data lines of a liquid crystal display by a step-type charging / discharging method, and includes a timing pulse control means, a plurality of reference voltages, and a plurality of analog voltage driving means. And comprising. The driving circuit of the liquid crystal display and the driving method of the liquid crystal display using the driving circuit are low-power driving methods, and can greatly reduce the consumed energy as compared with the conventional driving method.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a pixel array of an active matrix type liquid crystal display.
FIG. 2 is a circuit block diagram relating to a step-type charge / discharge drive circuit according to the present invention;
FIG. 3 is a waveform diagram of signals in the present invention.
FIG. 4 is a circuit explanatory diagram of analog voltage driving means in the present invention.
FIG. 5 is an explanatory diagram relating to a reference voltage according to an embodiment of the present invention.
[Explanation of symbols]
2 Second data line
3 Third data line
5 5th scanning line
6 6th scan line
7 Control switching element
8 Condenser
20 Timing pulse control means
25 Switching control logic
30 Analog voltage driving means
42 Load
Claims (3)
タイミングパルス制御手段から、前記複数のデータ線にそれぞれ対応して設けられた複数のアナログ電圧制御手段に、前記ステップ式充放電を発生させるタイミングパルス信号を供給するステップと、
前記複数のアナログ電圧制御手段に、電圧源電圧とアースとの間に分布する、第1参考電圧、第2参考電圧、及び第3参考電圧を含む3つの参考電圧を供給するステップと、
データ線駆動回路から前記複数のアナログ電圧制御手段に、アナログ駆動電圧を供給するステップと、
前記複数のアナログ電圧制御手段に、駆動電圧の極性及び輝度のデータを供給するステップと、
各アナログ電圧制御手段により、当該アナログ電圧制御手段に対応するデータ線に接続された複数の画素の内の駆動対象画素を、一つ前の画素の駆動電圧の極性とは前記交流電圧駆動の基準電圧を基準として逆の極性を有する駆動電圧で駆動する駆動ステップと、を有し、
前記駆動ステップは、前記一つ前の画素の駆動電圧を起動電圧とし、前記駆動対象画素のアナログ駆動電圧を最終電圧とし、前記タイミングパルス信号に従って、最初に前記起動電圧を起動し、前記3つの参考電圧のうち前記起動電圧と前記最終電圧との間に分布する参考電圧を順次起動し、最後に前記最終電圧を起動し、
前記基準電圧は、前記電圧源電圧と前記アースとの中間に設定されており、前記第2参考電圧は、前記基準電圧に等しい電圧であり、前記第2参考電圧よりも大である前記第1参考電圧は、透過率50%に対応するプラス極性の電圧であり、前記第2参考電圧よりも小である前記第3参考電圧は、透過率50%に対応するマイナス極性の電圧であり、
前記電圧源電圧と前記第1参考電圧との間のエリアを第1明ドットエリアとしてプラス極性で駆動し、前記第1参考電圧と前記第2参考電圧との間のエリアを第1暗ドットエリアとしてプラス極性で駆動し、前記第2参考電圧と前記第3参考電圧との間のエリアを第2暗ドットエリアとしてマイナス極性で駆動し、前記第3参考電圧と前記アースとの間のエリアを第2明ドットエリアとしてマイナス極性で駆動する、
ことを特徴とする液晶ディスプレーの駆動方法。 Maximum 4 The method of driving a liquid crystal display for driving a plurality of data lines of the liquid crystal display in alternating voltage driving method using the steps ShikiTakashi discharge step,
Supplying a timing pulse signal for generating the stepped charge / discharge from a timing pulse control means to a plurality of analog voltage control means provided corresponding to each of the plurality of data lines ;
Supplying to the plurality of analog voltage control means three reference voltages including a first reference voltage, a second reference voltage, and a third reference voltage distributed between a voltage source voltage and ground ;
Supplying an analog drive voltage from the data line drive circuit to the plurality of analog voltage control means ;
Supplying drive voltage polarity and brightness data to the plurality of analog voltage control means ;
The respective analog voltage control means, the drive target pixel of the plurality of pixels connected to the data line corresponding to the analog voltage control means, the reference of the AC voltage driving the polarity of one drive voltage of the previous pixel a driving step of driving a driving voltage having a polarity opposite with respect to the voltage, the,
The driving step, the driving voltage of the one preceding pixel and starting voltage, to a final voltage analog driving voltage of the drive target pixel, in accordance with the timing pulse signal, to start the first time the start-up voltage, the three reference voltage distribution between the activation voltage and the final voltage sequentially start of the reference voltage, and activates the end the final voltage,
The reference voltage is set between the voltage source voltage and the ground, and the second reference voltage is equal to the reference voltage, and is greater than the second reference voltage. The reference voltage is a positive polarity voltage corresponding to a transmittance of 50%, the third reference voltage being smaller than the second reference voltage is a negative polarity voltage corresponding to a transmittance of 50%,
An area between the voltage source voltage and the first reference voltage is driven with a positive polarity as a first bright dot area, and an area between the first reference voltage and the second reference voltage is a first dark dot area. The area between the second reference voltage and the third reference voltage is driven as the second dark dot area with the negative polarity, and the area between the third reference voltage and the ground is Drive with negative polarity as the second bright dot area,
Method of driving a liquid crystal displacer, characterized in that.
前記ステップ式充放電を発生させるタイミングパルス信号を発生させるタイミングパルス制御手段と、Timing pulse control means for generating a timing pulse signal for generating the stepped charge / discharge;
電圧源電圧とアースとの間に分布する、第1参考電圧、第2参考電圧、及び第3参考電圧を含む3つの参考電圧を供給する手段と、Means for supplying three reference voltages distributed between a voltage source voltage and ground, including a first reference voltage, a second reference voltage, and a third reference voltage;
前記タイミングパルス信号、前記3つの参考電圧、データ線駆動回路からのアナログ駆動電圧、並びに駆動電圧の極性及び輝度のデータの供給を受けるよう構成された入力端と、前記複数のデータ線の内の対応するデータ線に接続された出力端と、をそれぞれ有する複数のアナログ電圧制御手段と、を有し、An input terminal configured to receive supply of the timing pulse signal, the three reference voltages, an analog drive voltage from the data line drive circuit, and polarity and luminance data of the drive voltage; and A plurality of analog voltage control means each having an output end connected to a corresponding data line,
各アナログ電圧制御手段は、当該アナログ電圧制御手段に対応するデータ線に接続された複数の画素の内の駆動対象画素を、一つ前の画素の駆動電圧の極性とは前記交流電圧駆動の基準電圧を基準として逆の極性を有する駆動電圧で駆動し、かつ、前記一つ前の画素の駆動電圧を起動電圧とし、前記駆動対象画素のアナログ駆動電圧を最終電圧とし、前記タイミングパルス信号に従って、最初に前記起動電圧を起動し、前記3つの参考電圧のうち前記起動電圧と前記最終電圧との間に分布する参考電圧を起動し、最後の前記最終電圧を起動し、Each analog voltage control unit is configured to select a pixel to be driven among a plurality of pixels connected to a data line corresponding to the analog voltage control unit, and the polarity of the drive voltage of the previous pixel is a reference for the AC voltage drive. Driving with a driving voltage having a reverse polarity with reference to the voltage, and the driving voltage of the previous pixel as a starting voltage, the analog driving voltage of the pixel to be driven as a final voltage, according to the timing pulse signal, First starting the starting voltage, starting a reference voltage distributed between the starting voltage and the final voltage among the three reference voltages, starting the last final voltage,
前記基準電圧は、前記電圧源電圧と前記アースとの中間に設定されており、前記第2参考電圧は、前記基準電圧に等しい電圧であり、前記第2参考電圧よりも大である前記第1参考電圧は、透過率50%に対応するプラス極性の電圧であり、前記第2参考電圧よりも小である前記第3参考電圧は、透過率50%に対応するマイナス極性の電圧であり、The reference voltage is set between the voltage source voltage and the ground, and the second reference voltage is equal to the reference voltage, and is greater than the second reference voltage. The reference voltage is a positive polarity voltage corresponding to a transmittance of 50%, the third reference voltage being smaller than the second reference voltage is a negative polarity voltage corresponding to a transmittance of 50%,
前記電圧源電圧と前記第1参考電圧との間のエリアを第1明ドットエリアとしてプラス極性で駆動し、前記第1参考電圧と前記第2参考電圧との間のエリアを第1暗ドットエリアとしてプラス極性で駆動し、前記第2参考電圧と前記第3参考電圧との間のエリアを第2暗ドットエリアとしてマイナス極性で駆動し、前記第3参考電圧と前記アースとの間のエリアを第2明ドットエリアとしてマイナス極性で駆動する、An area between the voltage source voltage and the first reference voltage is driven with a positive polarity as a first bright dot area, and an area between the first reference voltage and the second reference voltage is a first dark dot area. The area between the second reference voltage and the third reference voltage is driven as the second dark dot area with the negative polarity, and the area between the third reference voltage and the ground is Drive with negative polarity as the second bright dot area,
ことを特徴とする液晶ディスプレーの駆動回路。A driving circuit for a liquid crystal display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000236356A JP4702725B2 (en) | 2000-08-04 | 2000-08-04 | Driving method and driving circuit for liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000236356A JP4702725B2 (en) | 2000-08-04 | 2000-08-04 | Driving method and driving circuit for liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002055655A JP2002055655A (en) | 2002-02-20 |
JP4702725B2 true JP4702725B2 (en) | 2011-06-15 |
Family
ID=18728408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000236356A Expired - Lifetime JP4702725B2 (en) | 2000-08-04 | 2000-08-04 | Driving method and driving circuit for liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4702725B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001022329A (en) * | 1999-06-03 | 2001-01-26 | Oh-Kyong Kwon | Tft-lcd reusing multi-step electric charges and driving method therefor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0635416A (en) * | 1992-07-22 | 1994-02-10 | Toshiba Corp | Method for driving active matrix type liquid crystal display device |
US6271816B1 (en) * | 1997-09-04 | 2001-08-07 | Silicon Image, Inc. | Power saving circuit and method for driving an active matrix display |
KR100344186B1 (en) * | 1999-08-05 | 2002-07-19 | 주식회사 네오텍리서치 | source driving circuit for driving liquid crystal display and driving method is used for the circuit |
JP2001312257A (en) * | 2000-05-02 | 2001-11-09 | Sharp Corp | Driving method for capacitive display device |
-
2000
- 2000-08-04 JP JP2000236356A patent/JP4702725B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001022329A (en) * | 1999-06-03 | 2001-01-26 | Oh-Kyong Kwon | Tft-lcd reusing multi-step electric charges and driving method therefor |
Also Published As
Publication number | Publication date |
---|---|
JP2002055655A (en) | 2002-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5063752B2 (en) | Display pixel driving method for portable information device and display device for portable information device | |
US7030869B2 (en) | Signal drive circuit, display device, electro-optical device, and signal drive method | |
US6201522B1 (en) | Power-saving circuit and method for driving liquid crystal display | |
US7518588B2 (en) | Source driver with charge recycling function and panel displaying device thereof | |
US7764260B2 (en) | Liquid crystal panel driving device | |
US6271816B1 (en) | Power saving circuit and method for driving an active matrix display | |
JP4996222B2 (en) | Display device | |
CN100590700C (en) | Display device and relative driving method | |
JP2006343563A (en) | Liquid crystal display device | |
US20090009510A1 (en) | Data line driving circuit, display device and method of driving data line | |
US20090141013A1 (en) | Display Device and Drive Method Thereof | |
US20120050245A1 (en) | Charge sharing system and method of lcos display | |
KR101261603B1 (en) | Display device | |
US20160035301A1 (en) | Active matrix display with adaptive charge sharing | |
KR100468614B1 (en) | Low-power column driving method for liquid crystal display | |
US20120200549A1 (en) | Display Device And Drive Method For Display Device | |
JP2002251160A (en) | Display device | |
JP4456190B2 (en) | Liquid crystal panel drive circuit and liquid crystal display device | |
US6538647B1 (en) | Low-power LCD data driver for stepwisely charging | |
JP4702725B2 (en) | Driving method and driving circuit for liquid crystal display | |
JP2005208551A (en) | Display device and driving device | |
JP2012058692A (en) | Driving device for liquid crystal display device and liquid crystal display system | |
CN116758871A (en) | Driving method and driving circuit thereof | |
JP3666195B2 (en) | Liquid crystal element driving method, liquid crystal display device, and electronic apparatus | |
JP2008170843A (en) | Electrooptical device, driving circuit, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101025 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101101 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101105 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101109 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110207 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4702725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |