JP4699811B2 - Manufacturing method of semiconductor light emitting device - Google Patents
Manufacturing method of semiconductor light emitting device Download PDFInfo
- Publication number
- JP4699811B2 JP4699811B2 JP2005167319A JP2005167319A JP4699811B2 JP 4699811 B2 JP4699811 B2 JP 4699811B2 JP 2005167319 A JP2005167319 A JP 2005167319A JP 2005167319 A JP2005167319 A JP 2005167319A JP 4699811 B2 JP4699811 B2 JP 4699811B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitting device
- semiconductor light
- manufacturing
- eutectic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
本発明は、半導体発光装置の製造方法に関し、特にサブマウント基板上にLEDチップを搭載した半導体発光装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor light emitting device, and more particularly to a method for manufacturing a semiconductor light emitting device in which an LED chip is mounted on a submount substrate.
サブマウント基板に発光ダイオード(LED)チップを搭載した構造を有する半導体発光装置が提案されている。例えば、Si基板上に反射金属層を形成し、その上に半導体発光装置を貼り合せた構造である。可視光、近紫外光に対する反射率の高い金属として、Al,Ag等が知られている。特にAgの反射率は高い。サブマウント基板上にAg,Al等の反射金属層を形成し、その上にLEDチップを貼り合せれば、LEDチップから発し、反射金属層に入射した光を効率的に反射することができる。 A semiconductor light emitting device having a structure in which a light emitting diode (LED) chip is mounted on a submount substrate has been proposed. For example, a reflective metal layer is formed on a Si substrate, and a semiconductor light emitting device is bonded thereon. Al, Ag, etc. are known as metals having high reflectivity for visible light and near ultraviolet light. In particular, the reflectance of Ag is high. If a reflective metal layer of Ag, Al or the like is formed on the submount substrate and an LED chip is bonded thereon, light emitted from the LED chip and incident on the reflective metal layer can be efficiently reflected.
特開2001‐44491号公報は、GaAs基板上に形成したIII−V族化合物LEDを反射層を有する導電基板に接合し、GaAs基板を剥離してLEDの輝度を向上することを提案する。 Japanese Patent Laid-Open No. 2001-44491 proposes that a group III-V compound LED formed on a GaAs substrate is bonded to a conductive substrate having a reflective layer, and the GaAs substrate is peeled off to improve the luminance of the LED.
特開2001‐189490号公報は、GaAsまたはInPの仮基板上にLEDを成長し、反射層を兼ねる金属粘着層を有する永久基板上に粘着し、仮基板を除去する製造方法を提案する。 Japanese Patent Laid-Open No. 2001-189490 proposes a manufacturing method in which an LED is grown on a temporary substrate of GaAs or InP, adhered to a permanent substrate having a metal adhesive layer that also serves as a reflective layer, and the temporary substrate is removed.
GaN,GaAlN,InGaN,InAlGaN等のV族元素としてNを含むIII−V族化合物(窒化物)半導体を利用した青色発光の半導体発光装置が広く知られている。窒化物半導体のIII族元素は、Ga,Al,In,またはこれらの組み合わせである。青色発光する発光ダイオード(LED)を蛍光物質を含む波長変換層で被覆すると、白色光を発光させることもできる。白色光は、照明等の用途に用いることもできる。 Blue light emitting semiconductor light emitting devices using III-V compound (nitride) semiconductors containing N as a V group element such as GaN, GaAlN, InGaN, InAlGaN, etc. are widely known. The group III element of the nitride semiconductor is Ga, Al, In, or a combination thereof. When a light emitting diode (LED) emitting blue light is covered with a wavelength conversion layer containing a fluorescent material, white light can be emitted. White light can also be used for applications such as lighting.
窒化物半導体層は、一般的にサファイアやSiC等異種材料の基板上に成長される。サファイア基板は絶縁性であるが、SiC基板は導電性にでき、その上に電極を形成することができる。 The nitride semiconductor layer is generally grown on a substrate made of a different material such as sapphire or SiC. The sapphire substrate is insulative, but the SiC substrate can be conductive and electrodes can be formed thereon.
近年、発光ダイオードの高出力化が進むと共に、従来使用されていた表示用分野から特殊照明、一般照明、自動車照明など照明用分野に市場が拡大してきた。同時に、LEDのダイサイズも□300μm程度から□1mm、□2mmと大型化が進んできた。しかし、ダイサイズの大型化に伴い、発光むら、電流供給障害、素子の発熱などの問題が顕在化してきた。サブマウント基板上にLEDチップを載置した構成は、高出力化にも適している。 In recent years, as the output of light-emitting diodes has increased, the market has expanded from the display field used in the past to lighting fields such as special lighting, general lighting, and automobile lighting. At the same time, the LED die size has been increasing from about □ 300 μm to □ 1 mm and □ 2 mm. However, with the increase in die size, problems such as uneven light emission, current supply failure, and element heat generation have become apparent. The configuration in which the LED chip is placed on the submount substrate is also suitable for high output.
LEDチップをパッケージにマウントする場合,耐熱温度が共晶温度以下の場合もある。パッケージの接合面の面粗さが大きく,直接マウントするのが不適切な場合もある。このような場合にも、LEDチップを一旦サブマウント基板上に接合し,サブマウント基板をパッケージにAgペーストやエポキシ樹脂でマウントすることで,問題を回避できる。 When the LED chip is mounted on a package, the heat resistant temperature may be equal to or lower than the eutectic temperature. There are cases where the joint surface of the package is so rough that it is inappropriate to mount it directly. Even in such a case, the problem can be avoided by temporarily bonding the LED chip onto the submount substrate and mounting the submount substrate on the package with Ag paste or epoxy resin.
LEDチップとサブマウント基板との貼り合わせに、Au−Sn共晶接合が用いられる。Au−Sn共晶接合は、共晶材料層を共晶温度280℃以上に加熱,熔融することを要する。LED素子に悪影響を与えないためには、短時間で共晶接合を完了させることが望まれる。そのため、共晶温度より高い温度例えば300℃以上、典型的には305℃以上のピーク温度を印加して共晶接合を行う。共晶接合の際、反射金属層の反射特性が低下したり,共晶材料のボールアップが生じることがある。ボールアップとは,共晶温度以上で一旦液化したAu−Snが,降温により固化する際,偏析することにより部分的に盛り上がる現象をいう。 Au—Sn eutectic bonding is used for bonding the LED chip and the submount substrate. Au—Sn eutectic bonding requires heating and melting the eutectic material layer to a eutectic temperature of 280 ° C. or higher. In order not to adversely affect the LED element, it is desired to complete the eutectic bonding in a short time. Therefore, eutectic bonding is performed by applying a peak temperature higher than the eutectic temperature, for example, 300 ° C. or higher, typically 305 ° C. or higher. During eutectic bonding, the reflective properties of the reflective metal layer may be degraded, and eutectic material ball-up may occur. Ball-up refers to a phenomenon in which Au-Sn once liquefied above the eutectic temperature partially rises due to segregation when it solidifies due to cooling.
特開2002−270905号は、サファイア基板上に複数の発光素子を形成し、シリコン基板で形成した1個のサブマウント素子にバンプを介して発光素子を搭載することを提案している。複数個の発光素子を集積することにより大きな発光光量が得られ、サファイア基板より優れた放熱性を有するシリコン基板により、放熱が促進され、発熱による発光効率の低下が改善され、発光効率がよくなり、優れた照明用光源が得られる。 Japanese Patent Laid-Open No. 2002-270905 proposes that a plurality of light emitting elements are formed on a sapphire substrate, and the light emitting elements are mounted on one submount element formed of a silicon substrate via bumps. By integrating a plurality of light emitting elements, a large amount of emitted light can be obtained, and a silicon substrate with better heat dissipation than a sapphire substrate promotes heat dissipation, improves the decrease in light emission efficiency due to heat generation, and improves light emission efficiency. An excellent illumination light source can be obtained.
特開2004‐296846号は、サブマウント基板上にTi層、Ni層を含むボールアップ防止金属積層を設けることを提案している。更に,共晶材料層とLEDチップの電極層との間等にバリア層を設けることを提案する。 Japanese Patent Application Laid-Open No. 2004-296846 proposes to provide a ball-up preventing metal laminate including a Ti layer and a Ni layer on a submount substrate. Furthermore, it is proposed to provide a barrier layer between the eutectic material layer and the electrode layer of the LED chip.
本発明の目的は、サブマウント基板上にLEDチップを搭載し、高光出力を効率的に提供できる半導体発光装置の製造方法を提供することである。 An object of the present invention is to provide a method for manufacturing a semiconductor light emitting device, in which an LED chip is mounted on a submount substrate, and a high light output can be efficiently provided.
本発明の他の目的は、サブマウント基板上にLEDチップを共晶接合し、かつ反射金属層の平坦性を担保できる半導体発光装置の製造方法を提供することである。 Another object of the present invention is to provide a method for manufacturing a semiconductor light emitting device capable of eutectic bonding an LED chip on a submount substrate and ensuring the flatness of a reflective metal layer.
本発明の1観点によれば、共晶電極層を有するLEDチップを準備する工程と、Agを主成分とする反射金属層を含む積層電極層を形成したサブマウント基板を準備する工程と、前記積層電極層を有するサブマウント基板に、一定温度の定温プリヒートとピーク状のピークプリヒートの組み合わせであって、かつ、前記ピーク状プリヒートのピーク温度が150℃以上、300℃以下である熱履歴を印加する工程と、前記熱履歴を印加したサブマウント基板上に、前記共晶電極層を有するLEDチップを載置し、共晶接合を行う工程と、を有する半導体発光装置の製造方法が提供される。 According to one aspect of the present invention, a step of preparing an LED chip having a eutectic electrode layer, a step of preparing a submount substrate on which a multilayer electrode layer including a reflective metal layer mainly composed of Ag is formed, A thermal history is applied to a submount substrate having a laminated electrode layer, which is a combination of constant temperature constant temperature preheating and peaked peak preheating, and the peak temperature of the peaked preheating is 150 ° C. or higher and 300 ° C. or lower. a step of, on the sub-mount substrate of applying the thermal history, placing the LED chip having the eutectic electrode layer, a method of manufacturing a semiconductor light-emitting device having a step of performing eutectic bonding, there is provided .
共晶接合前に、反射金属層に熱履歴を印加することにより、反射金属層の平坦性を担保できることが見出された。 It has been found that the flatness of the reflective metal layer can be ensured by applying a thermal history to the reflective metal layer before eutectic bonding.
図1A,1B,1Cは、発光ダイオード(LED)チップ1の構成例、サブマウント基板2の構成例、及びサブマウント基板2上にLEDチップ1を共晶接合したサブマウント型LEDの構成例を示す。
1A, 1B, and 1C are a configuration example of a light-emitting diode (LED)
図1Aに示すように、LEDチップ1は、例えば米国ノースカロライナ州クリ−(Cree)社から入手可能な、商品名XThinのインジウムガリウムナイトライド(InGaN)発光ダイオードである。窒素(N)をドープしたn型炭化珪素SiC単結晶基板11の上に、n型窒化物半導体(InGaN)層12a、窒化物半導体(InGaN)多重量子井戸(MQW)活性層12b、p型窒化物半導体(InGaN)層12cをエピタキシャルに成長した窒化物半導体(InGaN)層12を有する。SiC基板は側面がテーパを有し、上面が300μm×300μm程度、底面が200μm×200μm程度である。p型窒化物半導体層12cの上に、非透光性材料であるAu―Sn共晶材のアノード電極13がスパッタリングで形成され、n型SiC単結晶基板11の裏面に直径105μmのAuカソード電極14が形成されている。全厚さは115μm程度である。Au−Sn共晶材の組成は、Au:Sn=約80wt%:約20wt%である。光はSiC基板11側から取り出す。
As shown in FIG. 1A, the
図1Bに示すように、サブマウント基板2は、例えば熱酸化により形成した厚さ0.1μmの酸化シリコン膜22を備えたSi基板21の上に、厚さ0.2μmのTi層23、厚さ0.2μmのCu層24をスパッタリングで形成し、その上に厚さ2μmのNi層25、厚さ2μmのAg層26をメッキで形成したものである。Ag層は、反射電極の機能を有する。
As shown in FIG. 1B, the submount substrate 2 includes a
Ti層23は、酸化シリコン層22に対する密着性を向上する密着層としての機能を有する。Cu層24は、メッキのための下地層を構成する。Ti層23、Ni層25は、後述する共晶接合時にボールアップを防止する機能を有する。Ag層26は反射金属層である。
The
図1Cに示すように、サブマウント基板2のAg層26の上にAu−Snアノード電極13が載置されるように配置し、圧力と熱を印加してLEDチップ1をサブマウント基板2に熱圧着するか、フラックスを用いて共晶接合する。いずれの場合も、Au−Snアノード電極13が共晶温度に達して熔融し、共晶となる共晶接合が行われる。量産性の観点からは、フラックスを用いて共晶接合する方が有利である。以下に述べる実験ではフラックスを用いた。LEDチップを加熱しすぎると、結晶欠陥の増加、不純物の再拡散、電極材料の結晶内部への拡散、アロイイング等のダメージを生じ得る。ダメージを少なくするためには短時間で昇温し、ピーク温度保持時間を短くして熱の蓄積時間を少なくすることが望まれる。ピーク温度は共晶温度以上にする必要がある。Au−Sn接合の場合、ピーク温度を305℃程度以上にすることが好ましい。
As shown in FIG. 1C, the Au-
Ti層23、Ni層25を形成しないと温度降下時にAu−Sn共晶が局所的に盛り上がる所謂ボールアップが生じる。Ti層23、Ni層25は、Ag層26とAu−Snアノード電極13を共晶接合する時のボールアップを防止するボールアップ防止層としての機能を有する。
If the
本発明者は、図1A,1Bに示すLEDチップ1、サブマウント基板2を形成し、図1Cに示すように、フラックスを用いて共晶接合を行った。共晶接合の温度プロファイルは、図3Aに示すように、昇温速度112℃/分、ピーク温度305℃、ピーク温度持続時間約5秒、降温速度93.3℃/分とした。図1BのメッキしたAg層26の表面粗さの初期値は、Lm JIS規格(JIS B0601‐1982)による算術平均粗さRa=0.075μm、10点平均粗さRz=0.46μmであった。
The inventor formed the
共晶接合後のLEDチップ接合部外のサブマウント基板表面のAg層26の表面粗さは、Ra=約0.1μm、Rz>2μmとなった。Ag層26の表面粗さがかなり増加していることが判る。
The surface roughness of the
共晶接合によって反射電極として機能するAg層26の表面粗さが増加すると、Ag層26の反射率が低下してLEDからの発光の外部取り出し効率も低下してしまう可能性が高い。Ag層26の反射率の低下を抑制することが望まれる。共晶接合部外のAg層の表面粗さが増加する原因として、共晶接合の熱処理の影響等が考えられる。一度に強い刺激を与えると大きな影響がある場合でも、弱い刺激を前もって与えると、より強い刺激に対する耐性が増すことも考えられる。
If the surface roughness of the
本発明者は、共晶接合前に、Ag層26をプリヒートするとどのような影響があるかを調べた。図1Cに示すように、LEDチップ1をサブマウント基板2上に重ねた状態で、共晶接合直前に、窒素雰囲気中で図2Aに示すように、約150℃、30分の一定温度のプリヒートを行い、その後共晶接合してみた。共晶接合後のAg層26の表面粗さは、Ra=0.076μmとなった。プリヒートを行わない場合のAg層26の表面粗さRa=0.1μmと比べ、明らかな改良が見られ、共晶接合後の表面粗さは、共晶接合前の表面粗さと同等(約1%の増加、差が2%未満の場合を同等とする)であった。そこで更にプリヒートの条件を変化させてみた。一定温度のプリヒートと重ねてピーク状のプリヒートを与えることにより、条件設定の自由度が増加するであろう。一定温度のプリヒートを約180℃,約125秒に固定し,ピーク状プリヒートのピーク温度を幾つかに設定した。
The present inventor examined the effect of preheating the
図2B,2C,2Dは、実験したプリヒートの温度プロファイルを示す。図2Bは、約180℃、約125秒の定温プリヒートを与えた後、初期昇温速度300℃/分、その後の昇温速度105℃/分で昇温し、ピーク温度約260℃で、約6秒保持し、その後初期降温速度106℃/分、その後の降温速度360℃/分、更に68℃/分で降温するピークプリヒートを与える熱履歴である。図2Cは、約180℃、約125秒の定温プリヒートを与えた後、昇温し、ピーク温度約290℃で、約5秒保持し、その後降温するピークプリヒートを与える熱履歴である。図2Dは、約180℃、約125秒の定温プリヒートを与えた後、昇温し、ピーク温度約305℃で、約5秒保持し、その後降温するピークプリヒートを与える熱履歴である。図2Dの熱履歴のピーク温度305℃は、共晶接合の温度プロファイルのピーク温度305度と同じである。
2B, 2C, 2D show the temperature profile of the preheat experimented. FIG. 2B shows that after applying a constant temperature preheat of about 180 ° C. for about 125 seconds, the temperature was increased at an initial temperature increase rate of 300 ° C./min and then at a temperature increase rate of 105 ° C./min. It is a heat history that gives a peak preheat that is held for 6 seconds, and thereafter drops at an initial temperature drop rate of 106 ° C./minute, then a temperature drop rate of 360 ° C./minute, and further at 68 ° C./minute. FIG. 2C is a thermal history that gives a peak preheat that gives a constant temperature preheat of about 180 ° C. and about 125 seconds, then raises the temperature, holds the peak temperature at about 290 ° C. for about 5 seconds, and then lowers the temperature. FIG. 2D shows a thermal history that gives a peak preheat that gives a constant temperature preheat of about 180 ° C. and about 125 seconds, then raises the temperature, holds it at a peak temperature of about 305 ° C. for about 5 seconds, and then lowers the temperature. The
図3Bは、各サンプルの共晶接合後の表面粗さRaをまとめて示す表である。熱履歴を与えなかった場合は、前述の様にAg層26の表面粗さRaは約0.1μmであり、初期値の0.075μmと比べると+33%の変化である。図2Aの一定温度150℃、30分のプリヒートを与えたサンプルの共晶接合後の表面粗さは、前述の様に+1%の変化である。
FIG. 3B is a table collectively showing the surface roughness Ra after eutectic bonding of each sample. When no thermal history is given, the surface roughness Ra of the
図2Bの熱履歴(ピーク温度約260℃)を印加したサンプルの共晶接合後のAg層26表面粗さは、Ra=0.043μmであった。表面粗さRaは、初期値の約57%(−43%の変化)となり、表面粗さが減少して平坦性が大幅に向上したことが判る。図2Cの熱履歴(ピーク温度約290℃)を印加したサンプルの共晶接合後のAg層26の表面粗さは、Ra=0.072μmであった。図2Bの場合と比べると、表面粗さは悪化しているが、それでも初期値の約96%(−4%の変化)であり、初期状態と比較して表面粗さは減少している。図2Dの熱履歴(ピーク温度約305℃)を印加したサンプルの共晶接合後のAg層26表面粗さは、Ra=0.092μmであった。熱履歴を印加しない場合の表面粗さRa=約0.1μmと比べれば、表面粗さは抑制されている。しかし、表面粗さRaは初期値の約123%(+23%)であり、初期値より大きくなっている。
The surface roughness of the
熱履歴のピーク温度を約260℃よりも増大するにつれ、表面粗さは悪化することが伺える。熱履歴のピーク温度は、共晶接合の温度プロファイルのピーク温度以下に設定することが好ましいと言える。熱履歴のピーク温度は、より好ましくは300℃以下、更に好ましくは290℃以下であろう。但し、150℃以上であることが好ましい。 It can be seen that the surface roughness deteriorates as the peak temperature of the thermal history is increased above about 260 ° C. It can be said that the peak temperature of the thermal history is preferably set to be equal to or lower than the peak temperature of the temperature profile of the eutectic bonding. The peak temperature of the thermal history will more preferably be 300 ° C. or lower, and even more preferably 290 ° C. or lower. However, it is preferably 150 ° C. or higher.
上述の実験結果から,反射金属層と共晶金属層を含んで共晶接合を行う場合に,反射金属層に共晶接合温度以下のピーク温度でプリヒートを行うことで,反射金属層の平坦性低下が抑制されることが判った。より好ましくは,共晶接合温度よりも5℃以上低いピーク温度でプリヒートを与える。 From the above experimental results, when performing eutectic bonding including the reflective metal layer and the eutectic metal layer, the flatness of the reflective metal layer is obtained by preheating the reflective metal layer at a peak temperature below the eutectic bonding temperature. It was found that the decrease was suppressed. More preferably, preheating is applied at a peak temperature that is 5 ° C. or more lower than the eutectic bonding temperature.
なお、LEDチップ1をサブマウント基板2上に重ねた状態でプリヒートを行ったが、LEDチップ1がない領域の反射金属層の面粗さは、LEDチップの影響を受けているとは考えにくい。サブマウント基板2単独でプリヒートを行っても同様の結果が期待できるであろう。
In addition, although preheating was performed with the
他の構成要件も種々に変更可能であろう。酸化シリコン膜を備えたシリコン基板でサブマウント基板を構成したが,サブマウント基板を導電性にしてもよい。サブマウント基板に反射金属層を形成すると共に、LEDチップのアノード電極を共晶材料で形成したが、アノード電極とは別に共晶材料層を用いてもよい。 Other configuration requirements may be changed in various ways. Although the submount substrate is composed of a silicon substrate provided with a silicon oxide film, the submount substrate may be made conductive. While the reflective metal layer is formed on the submount substrate and the anode electrode of the LED chip is formed of a eutectic material, a eutectic material layer may be used separately from the anode electrode.
図4Aは,絶縁性サブマウント基板の代わりに導電性サブマウント基板を用いる場合を示す。たとえばn型またはp型不純物を高濃度に添加したSiで形成された導電性基板31の両面に、Au層32を蒸着し、窒素雰囲気下において、400℃で合金化する。Au層32の厚さは、たとえば150〜600nmである。合金化により、導電性基板31とAu層32とは共晶化し、一体化され、オーミック接触を形成する。このため、Au層32は導電性基板31から剥離しない。なお、導電性基板31は、Si以外の材料、たとえばCuなど、導電性があり、熱伝導率が高く、Auと合金化する材料で形成することができる。
FIG. 4A shows a case where a conductive submount substrate is used instead of the insulating submount substrate. For example, an
一方のAu層32上にTi層33、Ni層34、Ag,Al等の反射金属層35を、電子線加熱蒸着法(EB法)等により蒸着する。Ti層33の厚さは、100〜200nm、Ni層34の厚さは、50〜150nm、反射金属層35の厚さは、例えば0.6〜2μmである。Ni層34の代わりに、NiV層を形成してもよい。同様のボールアップを防止する効果が得られるであろう。Ti/Ni/Agの金属積層を形成する場合を説明したが,Cr/Ni/Ag,TiW/Ag,Ti/NiV/Ag,Cr/NiV/Ag,Ti/Ni/AgNdCu,Cr/Ni/AgNdCu,TiW/AgNdCu,Ti/Ni/AgBi,Cr/Ni/AgNdCu,TiW/AgNdCu,Ti/Ni/AgBi,Cr/Ni/AgBi,TiW/AgBi等の金属積層を用いることもできるであろう。Ag層の代わりに、Se,Pdなどを含むAg合金層を用いることもできる。成膜法としては,スパッタリング,EB蒸着,メッキ,抵抗加熱等の中から適切なものを用いることができる。
On one
図4Bは、LEDチップの他の構成例を示す。サファイア基板41の上にエピタキシャル成長できる温度よりも低温でGaN系窒化物半導体のバッファ層42を成長し,アニ−ル処理を行った後,その上にn型GaN系窒化物半導体層43をエピタキシャル成長する。n型窒化物半導体層43の上に,バリア層間に複数のウェル層Wを挟んだ多重量子井戸(MQW)構造の窒化物半導体活性層44を形成し,その上にp型窒化物半導体層45を形成する。n型層に電極を形成するため、p型層45、MQW構造44の一部をエッチングして除去する。その後,p型層45、n型層43に電極を形成する。n型不純物としては、Si,Ge,C,Se,Te等を用いることができる。p型不純物としては、Zn,Mg,Be,Ca,Sr,Baなどを用いることができる。MQW構造は、たとえば窒化物半導体InxGa1−xNの組成xを選択することにより,ウェル層とバリア層とを形成することができる。
FIG. 4B shows another configuration example of the LED chip. A GaN-based nitride
図4Bに示すLEDチップを用いる時は、サブマウント基板上に配線を形成する。例えば、特願2004‐141380号の[発明を実施するための最良の形態]の欄、特に図4−6,図7及びそれらの関連記載に開示されているようなサブマウント基板を用いることができる。 When the LED chip shown in FIG. 4B is used, wiring is formed on the submount substrate. For example, it is possible to use a submount substrate as disclosed in Japanese Patent Application No. 2004-141380 [Best Mode for Carrying Out the Invention], particularly in FIGS. 4-6 and 7 and their related descriptions. it can.
なお、窒化物半導体を用いたLEDを例にとって説明したが、LEDは窒化物半導体に限られない。反射金属層と共晶接合するLEDであれば実施例同様の効果が期待できる。例えば、特許文献1,2の実施態様の欄に記載されたGaAs,InPを基板とするものであってもよいであろう。
Note that although an LED using a nitride semiconductor has been described as an example, the LED is not limited to a nitride semiconductor. As long as the LED is eutectic-bonded with the reflective metal layer, the same effect as in the embodiment can be expected. For example, GaAs and InP described in the embodiments of
以上実施例に沿って,本発明を説明したが,本発明はこれらに限定されるものではない。例えば種々の変更,置換,組み合わせなどが可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, substitutions, combinations, and the like can be made.
11 SiC基板
12 窒化物半導体層
13 アノード電極(Au−Sn共晶層)
14 カソード電極
21 Si基板
22 酸化シリコン層
23 Ti層
24 Cu層
25 Ni層
26 反射金属層(Ag層)
31 Si基板
32 Au層
33 Ti層
34 Ni層
35 反射金属層
41 サファイア基板
42 (低温成長)窒化物半導体バッファ層
43 n型窒化物半導体層
44 窒化物半導体MQW構造
45 p型窒化物半導体層
11
14
31
Claims (10)
Agを主成分とする反射金属層を含む積層電極層を形成したサブマウント基板を準備する工程と、
前記積層電極層を有するサブマウント基板に、一定温度の定温プリヒートとピーク状のピークプリヒートの組み合わせであって、かつ、前記ピーク状プリヒートのピーク温度が150℃以上、300℃以下である熱履歴を印加する工程と、
前記熱履歴を印加したサブマウント基板上に、前記共晶電極層を有するLEDチップを載置し、共晶接合を行う工程と、
を有する半導体発光装置の製造方法。 Preparing an LED chip having a eutectic electrode layer;
Preparing a submount substrate on which a laminated electrode layer including a reflective metal layer mainly composed of Ag is formed;
The submount substrate having the laminated electrode layer has a thermal history that is a combination of constant temperature constant temperature preheating and peaked peak preheating, and the peak temperature of the peaked preheat is 150 ° C. or higher and 300 ° C. or lower. Applying, and
A step of the submount substrate, and placing the LED chip having the eutectic electrode layer performs a eutectic bonding of applying the thermal history,
A method of manufacturing a semiconductor light emitting device having
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005167319A JP4699811B2 (en) | 2005-06-07 | 2005-06-07 | Manufacturing method of semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005167319A JP4699811B2 (en) | 2005-06-07 | 2005-06-07 | Manufacturing method of semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006344682A JP2006344682A (en) | 2006-12-21 |
JP4699811B2 true JP4699811B2 (en) | 2011-06-15 |
Family
ID=37641442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005167319A Expired - Fee Related JP4699811B2 (en) | 2005-06-07 | 2005-06-07 | Manufacturing method of semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4699811B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4836769B2 (en) * | 2006-12-18 | 2011-12-14 | スタンレー電気株式会社 | Semiconductor light emitting device and manufacturing method thereof |
JP2013062297A (en) * | 2011-09-12 | 2013-04-04 | Rohm Co Ltd | Semiconductor light-emitting device and manufacturing method of the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002335014A (en) * | 2001-03-29 | 2002-11-22 | Lumileds Lighting Us Llc | A GaInN FLIP CHIP LIGHT EMITTING DEVICE HAVING HIGH REFLECTANCE OHMIC CONTACT |
JP2004087705A (en) * | 2002-08-26 | 2004-03-18 | Juki Corp | Die bonding equipment and method |
JP2004296846A (en) * | 2003-03-27 | 2004-10-21 | Stanley Electric Co Ltd | Semiconductor light emitting element and its fabricating process |
-
2005
- 2005-06-07 JP JP2005167319A patent/JP4699811B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002335014A (en) * | 2001-03-29 | 2002-11-22 | Lumileds Lighting Us Llc | A GaInN FLIP CHIP LIGHT EMITTING DEVICE HAVING HIGH REFLECTANCE OHMIC CONTACT |
JP2004087705A (en) * | 2002-08-26 | 2004-03-18 | Juki Corp | Die bonding equipment and method |
JP2004296846A (en) * | 2003-03-27 | 2004-10-21 | Stanley Electric Co Ltd | Semiconductor light emitting element and its fabricating process |
Also Published As
Publication number | Publication date |
---|---|
JP2006344682A (en) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6786390B2 (en) | LED stack manufacturing method and its structure thereof | |
US7429754B2 (en) | Semiconductor device, its manufacture method and electronic component unit | |
TWI449201B (en) | High reflectivity p-contact for ingan leds | |
TWI243488B (en) | Electrical contact-area for optoelectronic semiconductor-chip and its production method | |
US8835938B2 (en) | Nitride semiconductor light-emitting element and method of manufacturing the same | |
JP5245970B2 (en) | LIGHT EMITTING DIODE, ITS MANUFACTURING METHOD, AND LAMP | |
JP2010186829A (en) | Method for manufacturing light emitting element | |
JP2009088521A (en) | Gallium nitride-based light emitting diode device | |
EP2400571A1 (en) | Light-emitting diode, light-emitting diode lamp, and method for producing light-emitting diode | |
JP2008047924A (en) | Diffusion barrier for light emitting diode | |
US20210126177A1 (en) | Solid state optoelectronic device with preformed metal support substrate | |
JP3772098B2 (en) | Nitride semiconductor light emitting device | |
KR100872276B1 (en) | Vertical nitride semiconductor light emitting device and manufacturing method of the same | |
US7781785B2 (en) | Light emitting diode with plated substrate and method for producing the same | |
JP2004207508A (en) | Light emitting element and its manufacturing method thereof | |
KR20080053181A (en) | Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using the supporting substrates | |
JP2007096090A (en) | Semiconductor light emitting element and method of manufacturing the same | |
JP4699811B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2007115941A (en) | Gallium nitride-based compound semiconductor and light emitting device | |
JP2004288788A (en) | Light emitting element and method of manufacture the same | |
JP2009289983A (en) | Nitride semiconductor light-emitting diode | |
JP2010161160A (en) | Semiconductor light-emitting element | |
JP2004235581A (en) | Process for fabricating light emitting element | |
WO2012005185A1 (en) | Method of producing light-emitting diodes, cutting method, and light-emitting diode | |
KR20070039195A (en) | Semiconductor device having advanced thermal stability and preparation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4699811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |