JP4696540B2 - コンピュータ、データ処理方法およびプログラム - Google Patents
コンピュータ、データ処理方法およびプログラム Download PDFInfo
- Publication number
- JP4696540B2 JP4696540B2 JP2004348625A JP2004348625A JP4696540B2 JP 4696540 B2 JP4696540 B2 JP 4696540B2 JP 2004348625 A JP2004348625 A JP 2004348625A JP 2004348625 A JP2004348625 A JP 2004348625A JP 4696540 B2 JP4696540 B2 JP 4696540B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- vector data
- register file
- circuit
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
本発明は、定数行列データを生成するコンピュータ、データ処理方法およびプログラムに関する。
例えば、プロセッサにより単位行列を生成する際に使用されるプログラムは、行列の要素数と同数の行列の単一要素を生成する命令を内包することにより実現されていた。
そのため、プログラムの単位行列生成部の命令数は、生成する単位行列のサイズがｎである場合にはｎ２個となる。
例えば、２ｘ２の単位行列を生成する場合には下記表１に示すように４個の命令が必要になり、４ｘ４の単位行列を生成する場合には下記表２に示すように１６個の命令が必要になる。
そのため、プログラムの単位行列生成部の命令数は、生成する単位行列のサイズがｎである場合にはｎ２個となる。
例えば、２ｘ２の単位行列を生成する場合には下記表１に示すように４個の命令が必要になり、４ｘ４の単位行列を生成する場合には下記表２に示すように１６個の命令が必要になる。
［表１］
addi r1, r0, 1
addi r2, r0, 0
addi r3, r0, 0
addi r4, r0, 1
addi r1, r0, 1
addi r2, r0, 0
addi r3, r0, 0
addi r4, r0, 1
［表２］
addi r1, r0, 1
addi r2, r0, 0
addi r3, r0, 0
addi r4, r0, 0
addi r5, r0, 0
addi r6, r0, 1
addi r7, r0, 0
addi r8, r0, 0
addi r9, r0, 0
addi r10, r0, 0
addi r11, r0, 1
addi r12, r0, 0
addi r13, r0, 0
addi r14, r0, 0
addi r15, r0, 0
addi r16, r0, 1
addi r1, r0, 1
addi r2, r0, 0
addi r3, r0, 0
addi r4, r0, 0
addi r5, r0, 0
addi r6, r0, 1
addi r7, r0, 0
addi r8, r0, 0
addi r9, r0, 0
addi r10, r0, 0
addi r11, r0, 1
addi r12, r0, 0
addi r13, r0, 0
addi r14, r0, 0
addi r15, r0, 0
addi r16, r0, 1
しかしながら、上述したように、生成しようとする単位行列のサイズに対してｎ２ に比例して命令数が増大する。
そのため、プログラムの実行時間が長期化すると共に、プログラムの開発負荷が大きいという問題がある。
同様な問題は、単位行列以外の定数行列データを生成する場合にも生じる。
そのため、プログラムの実行時間が長期化すると共に、プログラムの開発負荷が大きいという問題がある。
同様な問題は、単位行列以外の定数行列データを生成する場合にも生じる。
本発明は上述した従来技術の問題点を解決するために、定数行列データを従来に比べて少ない命令数で生成でき、それに伴う処理時間を短縮できるコンピュータ、データ処理方法およびプログラムを提供することを目的とする。
上述した従来技術の問題点を解決し、上述した目的を達成するため、第１の観点の発明のコンピュータは、複数のレジスタの各々に、複数の要素データを有する定数ベクトルデータを保持可能なレジスタファイルと、前記レジスタファイルから読み出される前記定数ベクトルデータに対して処理を実行する生成回路と、前記レジスタファイルおよび前記生成回路を制御し、前記レジスタファイルに保持されている前記定数ベクトルデータに対する処理を前記生成回路に繰り返し実行させて、当該繰り返し実行による複数の演算結果ベクトルデータを前記レジスタファイルに保持させる制御回路と、入力される命令をデコードする命令デコーダとを有し、前記命令デコーダは、所定の一の命令として、前記レジスタファイルに保持されている前記定数ベクトルデータに基づく単数行列データを生成する命令をデコードした場合、当該単数行列データの行数に応じた繰り返し回数を前記制御回路に指定し、前記生成回路は、前記制御回路による各回の制御において、前記レジスタファイルから読み込んだ前記定数ベクトルデータに対して、各回の制御において指定される要素毎の処理を実行する第１変更回路を有し、前記定数ベクトルデータと同じ数の要素データを有する１行分の前記演算結果ベクトルデータを生成し、前記レジスタファイルは、前記単数行列データの行数に応じた繰り返し制御の下で前記生成回路により生成される前記単数行列データの行数分の前記演算結果ベクトルデータを、各回の制御において指定されるレジスタに保持することにより、前記定数ベクトルデータから前記単数行列データを生成する前記所定の一の命令に基づいて生成された前記単数行列データを保持する。
第２の観点の発明のデータ処理方法は、複数のレジスタの各々に、複数の要素データを有する定数ベクトルデータを保持可能なレジスタファイルと、前記レジスタファイルから読み出される前記定数ベクトルデータに対して処理を実行する生成回路と、前記レジスタファイルおよび前記生成回路を制御し、前記レジスタファイルに保持されている前記定数ベクトルデータに対する処理を前記生成回路に繰り返し実行させて、当該繰り返し実行による複数の演算結果ベクトルデータを前記レジスタファイルに保持させる制御回路と、入力される命令をデコードする命令デコーダとを有するコンピュータにおけるデータ処理方法であって、前記命令デコーダが、所定の一の命令として、前記レジスタファイルに保持されている前記定数ベクトルデータに基づく単数行列データを生成する命令をデコードして、当該単数行列データの行数に応じた繰り返し回数を前記制御回路に指定する第１工程と、前記生成回路が、前記制御回路による各回の制御において、前記レジスタファイルから読み込んだ前記定数ベクトルデータに対して、各回の制御において指定される要素毎の処理を実行する第１変更回路を用いて、前記定数ベクトルデータと同じ数の要素データを有する１行分の前記演算結果ベクトルデータを生成する第２工程と、前記レジスタファイルが、前記単数行列データの行数に応じた繰り返し制御の下で前記生成回路により生成される前記単数行列データの行数分の前記演算結果ベクトルデータを、各回の制御において指定されるレジスタに保持することにより、前記定数ベクトルデータから前記単数行列データを生成する前記所定の一の命令に基づいて生成された前記単数行列データを保持する第３工程とを有する。
第３の観点の発明のプログラムは、複数のレジスタの各々に、複数の要素データを有する定数ベクトルデータを保持可能なレジスタファイルと、前記レジスタファイルから読み出される前記定数ベクトルデータに対して処理を実行する生成回路と、前記レジスタファイルおよび前記生成回路を制御し、前記レジスタファイルに保持されている前記定数ベクトルデータに対する処理を前記生成回路に繰り返し実行させて、当該繰り返し実行による複数の演算結果ベクトルデータを前記レジスタファイルに保持させる制御回路と、入力される命令をデコードする命令デコーダとを有するコンピュータに、前記命令デコーダが、所定の一の命令として、前記レジスタファイルに保持されている前記定数ベクトルデータに基づく単数行列データを生成する命令をデコードして、当該単数行列データの行数に応じた繰り返し回数を前記制御回路に指定する第１の手順と、前記生成回路が、前記制御回路による各回の制御において、前記レジスタファイルから読み込んだ前記定数ベクトルデータに対して、各回の制御において指定される要素毎の処理を実行する第１変更回路を用いて、前記定数ベクトルデータと同じ数の要素データを有する１行分の前記演算結果ベクトルデータを生成する第２の手順と、前記レジスタファイルが、前記単数行列データの行数に応じた繰り返し制御の下で前記生成回路により生成される前記単数行列データの行数分の前記演算結果ベクトルデータを、各回の制御において指定されるレジスタに保持することにより、前記定数ベクトルデータから前記単数行列データを生成する前記所定の一の命令に基づいて生成された前記単数行列データを保持する第３の手順とを実行させる。
本発明によれば、定数行列データを従来に比べて少ない命令数で生成でき、それに伴う処理時間を短縮できるコンピュータ、データ処理方法およびプログラムを提供することができる。
以下、本発明の実施形態に係わるコンピュータについて説明する。
先ず、本実施形態の構成要素と、本発明の構成要素との対応関係を説明する。
コンピュータ１が本発明のコンピュータの一例である。演算回路２８が本発明の演算回路の一例である。
繰り返し制御回路１８、第１データ変更回路２４および第２データ変更回路２６が本発明の生成回路の一例である。
命令デコーダ１４が本発明の制御回路の一例である。
また、本実施形態の単位行列データが、本発明の定数行列データの一例である。
また、本実施形態の第１読出しベクトルデータＲＶ２１が本発明の定数ベクトルデータの一例である。
また、命令メモリ２が本発明の命令メモリの一例であり、レジスタファイル１６が本発明のメモリまたはデータメモリの一例である。
また、本実施形態のプログラムＰＲＧが本発明のプログラムの一例である。
先ず、本実施形態の構成要素と、本発明の構成要素との対応関係を説明する。
コンピュータ１が本発明のコンピュータの一例である。演算回路２８が本発明の演算回路の一例である。
繰り返し制御回路１８、第１データ変更回路２４および第２データ変更回路２６が本発明の生成回路の一例である。
命令デコーダ１４が本発明の制御回路の一例である。
また、本実施形態の単位行列データが、本発明の定数行列データの一例である。
また、本実施形態の第１読出しベクトルデータＲＶ２１が本発明の定数ベクトルデータの一例である。
また、命令メモリ２が本発明の命令メモリの一例であり、レジスタファイル１６が本発明のメモリまたはデータメモリの一例である。
また、本実施形態のプログラムＰＲＧが本発明のプログラムの一例である。
図１は、本発明の実施態様に係わるコンピュータ１の全体構成図である。
図１に示すように、コンピュータ１は、例えば、命令メモリ２およびプロセッサ４を有する。
命令メモリ２は、ＲＩＳＣ（Reduced Instruction Set Computer）アーキテクチャ型命令セットとして例えば３個のオペランドを有する３２ビット固定長の命令ＣＯＭＤを記憶する。
図１に示すように、コンピュータ１は、例えば、命令メモリ２およびプロセッサ４を有する。
命令メモリ２は、ＲＩＳＣ（Reduced Instruction Set Computer）アーキテクチャ型命令セットとして例えば３個のオペランドを有する３２ビット固定長の命令ＣＯＭＤを記憶する。
図２は、命令メモリ２が記憶する命令ＣＯＭＤを説明するための図である。
図２に示すように、命令ＣＯＭＤは、１つの命令に、機能コードＦＵＮＣ、サイズＳＩＺＥ、書込みオペランドＷＯＰ、第１読出しオペランドＲＯＰ１、並びに第２読出しオペランドＲＯＰ２を有する。
機能コードＦＵＮＣは、命令ＣＯＭＤのオペコードであり、当該命令ＣＯＭＤにより実現される動作を示す。機能コードＦＵＮＣは、例えば、加算命令などの演算の種類や他の動作の種別などを規定する。
本実施形態において、機能コードとしては、例えば、クォータニオン積を示すｑｍｕｌ、内積を示すｄｏｔ、乗算を示すｍｕｌ、加算を示すａｄｄ、減算を示すｓｕｂ、除算を示すｄｉｖ、比較を示すｃｍｐ、並びに単位行列生成を示すｖｍｉｄ がある。
書込みオペランドＷＯＰは、書込みレジスタ指定データＷ＿Ｒおよび書込み要素指定データＷＥＩを有する。書込みレジスタ指定データＷ＿Ｒは、演算結果ベクトルデータＲＵＳであるベクトルデータを書き込むレジスタファイル１６内のレジスタのアドレスを規定する。
書込み要素指定データＷＥＩは、演算結果ベクトルデータＲＵＳである内積器が出力するスカラー値を書き込みレジスタファイル１６内のレジスタのアドレスを規定する。
書込みレジスタ要素数データＷＲＮは、機能コードＦＵＮＣとサイズＳＩＺＥにより決定され、演算回路２８が出力する演算結果ベクトルデータＲＵＳを構成する要素データの数を示しており、本実施形態では「４」である。
図２に示すように、命令ＣＯＭＤは、１つの命令に、機能コードＦＵＮＣ、サイズＳＩＺＥ、書込みオペランドＷＯＰ、第１読出しオペランドＲＯＰ１、並びに第２読出しオペランドＲＯＰ２を有する。
機能コードＦＵＮＣは、命令ＣＯＭＤのオペコードであり、当該命令ＣＯＭＤにより実現される動作を示す。機能コードＦＵＮＣは、例えば、加算命令などの演算の種類や他の動作の種別などを規定する。
本実施形態において、機能コードとしては、例えば、クォータニオン積を示すｑｍｕｌ、内積を示すｄｏｔ、乗算を示すｍｕｌ、加算を示すａｄｄ、減算を示すｓｕｂ、除算を示すｄｉｖ、比較を示すｃｍｐ、並びに単位行列生成を示すｖｍｉｄ がある。
書込みオペランドＷＯＰは、書込みレジスタ指定データＷ＿Ｒおよび書込み要素指定データＷＥＩを有する。書込みレジスタ指定データＷ＿Ｒは、演算結果ベクトルデータＲＵＳであるベクトルデータを書き込むレジスタファイル１６内のレジスタのアドレスを規定する。
書込み要素指定データＷＥＩは、演算結果ベクトルデータＲＵＳである内積器が出力するスカラー値を書き込みレジスタファイル１６内のレジスタのアドレスを規定する。
書込みレジスタ要素数データＷＲＮは、機能コードＦＵＮＣとサイズＳＩＺＥにより決定され、演算回路２８が出力する演算結果ベクトルデータＲＵＳを構成する要素データの数を示しており、本実施形態では「４」である。
第１読出しオペランドＲＯＰ１は、第１読出しレジスタ指定データＲ＿Ｒ１を有する。
第１読出しレジスタ指定データＲ＿Ｒ１は、後述する第１サイズ変更回路２０に読み出しを行う対象となるレジスタファイル１６内のレジスタのアドレスを規定する。
第１読出しレジスタ要素数データＲＲＮ１は、機能コードＦＵＮＣとサイズＳＩＺＥにより決定され、第１サイズ変更回路２０が読み出しを行うベクトルデータの要素数を規定しており、本実施形態では「４」である。
第２読出しオペランドＲＯＰ２は、第２読出しレジスタ指定データＲ＿Ｒ２を有する。
第２読出しレジスタ指定データＲ＿Ｒ２は、後述する第２サイズ変更回路２２に読み出しを行う対象となるレジスタファイル１６内のレジスタのアドレスを規定する。
第２読出しレジスタ要素数データＲＲＮ２は、機能コードＦＵＮＣとサイズＳＩＺＥにより決定され、第２サイズ変更回路２２が読み出しを行うベクトルデータの要素数を規定しており、本実施形態では「４」である。
第１読出しレジスタ指定データＲ＿Ｒ１は、後述する第１サイズ変更回路２０に読み出しを行う対象となるレジスタファイル１６内のレジスタのアドレスを規定する。
第１読出しレジスタ要素数データＲＲＮ１は、機能コードＦＵＮＣとサイズＳＩＺＥにより決定され、第１サイズ変更回路２０が読み出しを行うベクトルデータの要素数を規定しており、本実施形態では「４」である。
第２読出しオペランドＲＯＰ２は、第２読出しレジスタ指定データＲ＿Ｒ２を有する。
第２読出しレジスタ指定データＲ＿Ｒ２は、後述する第２サイズ変更回路２２に読み出しを行う対象となるレジスタファイル１６内のレジスタのアドレスを規定する。
第２読出しレジスタ要素数データＲＲＮ２は、機能コードＦＵＮＣとサイズＳＩＺＥにより決定され、第２サイズ変更回路２２が読み出しを行うベクトルデータの要素数を規定しており、本実施形態では「４」である。
繰り返し数データＮ＿ＲＥＰは、機能コードＦＵＮＣおよびサイズＳＩＺＥにより、後述する演算回路２８が単数の命令ＦＵＮＣを基に所定の演算を行う回数（１回以上）を示している。
コンピュータ１のプロセッサ４は、命令メモリ２から読み出した固定長命令に基づいて最大４つの演算を同時に水平実行するＳＩＭＤ型プロセッサである。
なお、本実施形態では、一例として４演算の同時実行を想定して以下説明するが、これに限られず任意の数の演算を同時に実行するようにしても構わない。
なお、本実施形態では、一例として４演算の同時実行を想定して以下説明するが、これに限られず任意の数の演算を同時に実行するようにしても構わない。
図１に示すように、プロセッサ４は、例えば、プログラムカウンタ１２、命令デコーダ１４、レジスタファイル１６、繰り返し制御回路１８、第１サイズ変更回路２０、第２サイズ変更回路２２、第１データ変更回路２４、第２データ変更回路２６および演算回路２８を有する。
［プログラムカウンタ１２］
プログラムカウンタ１２は、プロセッサ４が命令メモリ２から読み出す命令のアドレスＡＤＲを計数するカウンタである。
プロセッサ４は、プログラムカウンタ１２が指し示す命令メモリ２内のアドレスＡＤＲから命令ＣＯＭＤを読み出し、これを命令デコーダ１４に出力する。
プログラムカウンタ１２は、プロセッサ４が命令メモリ２から読み出す命令のアドレスＡＤＲを計数するカウンタである。
プロセッサ４は、プログラムカウンタ１２が指し示す命令メモリ２内のアドレスＡＤＲから命令ＣＯＭＤを読み出し、これを命令デコーダ１４に出力する。
［命令デコーダ１４］
命令デコーダ１４は、命令メモリ２から読み出した命令ＣＯＭＤをデコードして、命令ＣＯＭＤが規定する機能コードＦＵＮＣおよびサイズＳＩＺＥを基に、繰り返し数データＮ＿ＲＥＰを生成する。
命令デコーダ１４は、機能コードＦＵＮＣ、繰り返し数データＮ＿ＲＥＰ、書込み要素指定データＷＥＩおよび書込みレジスタ要素数データＷＲＮを繰り返し制御回路１８に出力する。
また、命令デコーダ１４は、第１読出しレジスタ指定データＲ＿Ｒ１、第２読出しレジスタ指定データＲ＿Ｒ２、並びに書込みレジスタ指定データＷ＿Ｒをレジスタファイル１６に出力する。
また、命令デコーダ１４は、第１読出しレジスタ要素数データＲＲＮ１を第１サイズ変更回路２０および繰り返し制御回路１８に出力する。
また、命令デコーダ１４は、第２読出しレジスタ要素数データＲＲＮ２を第２サイズ変更回路２２および繰り返し制御回路１８に出力する。
命令デコーダ１４は、命令メモリ２から読み出した命令ＣＯＭＤをデコードして、命令ＣＯＭＤが規定する機能コードＦＵＮＣおよびサイズＳＩＺＥを基に、繰り返し数データＮ＿ＲＥＰを生成する。
命令デコーダ１４は、機能コードＦＵＮＣ、繰り返し数データＮ＿ＲＥＰ、書込み要素指定データＷＥＩおよび書込みレジスタ要素数データＷＲＮを繰り返し制御回路１８に出力する。
また、命令デコーダ１４は、第１読出しレジスタ指定データＲ＿Ｒ１、第２読出しレジスタ指定データＲ＿Ｒ２、並びに書込みレジスタ指定データＷ＿Ｒをレジスタファイル１６に出力する。
また、命令デコーダ１４は、第１読出しレジスタ要素数データＲＲＮ１を第１サイズ変更回路２０および繰り返し制御回路１８に出力する。
また、命令デコーダ１４は、第２読出しレジスタ要素数データＲＲＮ２を第２サイズ変更回路２２および繰り返し制御回路１８に出力する。
具体的には、命令デコーダ１４は、機能コードＦＵＮＣの種類に応じて、下記表３に示すパターンで、書込みレジスタ要素数データＷＲＮ、第１読出しレジスタ要素数データＲＲＮ１、第２読出しレジスタ要素数データＲＲＮ２、並びに繰り返し数データＮ＿ＲＥＰを生成する。
表３において、サイズは、図２に示す命令ＣＯＭＤ内のサイズＳＩＺＥを示している。
表３において、サイズは、図２に示す命令ＣＯＭＤ内のサイズＳＩＺＥを示している。
上記表３において、単数行列データ生成を示す命令ｖｍｉｄは、第１データ変更回路２４において定数要素データを組み合わせて定数ベクトルデータを生成するため、第１読出しレジスタ要素数データＲＲＮ１および第２読出しレジスタ要素数データＲＲＮ２は「０」になっている。
［レジスタファイル１６］
図３は、図１に示すレジスタファイル１６を説明するための図である。
レジスタファイル１６は、図３に示すように、命令デコーダ１４から入力した第１読出しレジスタ指定データＲ＿Ｒ１が指定するレジスタから予め決められた所定数（本実施形態では「４」）の要素データから構成される第１読出しベクトルデータＲＶ１を読み出して第１サイズ変更回路２０に出力する。このとき、レジスタファイル１６は、第１の読出しベクトルデータＲＶ１を構成する要素データを、繰り返し制御回路１８から入力した読出しイネーブル信号ＲＥ＿Ｘ，ＲＥ＿Ｙ，ＲＥ＿Ｚ，ＲＥ＿Ｗにより指定されたＸ，Ｙ，Ｚ，Ｗ列のレジスタから読み出す。
レジスタファイル１６は、図３に示すように、命令デコーダ１４から入力した第２読出しレジスタ指定データＲ＿Ｒ２が指定するレジスタから予め決められた所定数（本実施形態では「４」）の要素データから構成される第２読出しベクトルデータＲＶ２を読み出して第２サイズ変更回路２２に出力する。このとき、レジスタファイル１６は、第２の読出しベクトルデータＲＶ２を構成する要素データを、繰り返し制御回路１８から入力した読出しイネーブル信号ＲＥ＿Ｘ，ＲＥ＿Ｙ，ＲＥ＿Ｚ，ＲＥ＿Ｗにより指定されたＸ，Ｙ，Ｚ，Ｗ列のレジスタから読み出す。
レジスタファイル１６は、図３に示すように、演算回路２８から入力した演算結果ベクトルデータＲＵＳを、命令デコーダ１４から入力した書込みレジスタ指定データＷ＿Ｒが指定するレジスタに書き込む。このとき、レジスタファイル１６は、演算結果ベクトルデータＲＵＳを構成する要素データを、繰り返し制御回路１８から入力した書込みイネーブル信号ＷＥ＿Ｘ，ＷＥ＿Ｙ，ＷＥ＿Ｚ，ＷＥ＿Ｗにより指定されたＸ，Ｙ，Ｚ，Ｗ列のレジスタに書き込む。
図３は、図１に示すレジスタファイル１６を説明するための図である。
レジスタファイル１６は、図３に示すように、命令デコーダ１４から入力した第１読出しレジスタ指定データＲ＿Ｒ１が指定するレジスタから予め決められた所定数（本実施形態では「４」）の要素データから構成される第１読出しベクトルデータＲＶ１を読み出して第１サイズ変更回路２０に出力する。このとき、レジスタファイル１６は、第１の読出しベクトルデータＲＶ１を構成する要素データを、繰り返し制御回路１８から入力した読出しイネーブル信号ＲＥ＿Ｘ，ＲＥ＿Ｙ，ＲＥ＿Ｚ，ＲＥ＿Ｗにより指定されたＸ，Ｙ，Ｚ，Ｗ列のレジスタから読み出す。
レジスタファイル１６は、図３に示すように、命令デコーダ１４から入力した第２読出しレジスタ指定データＲ＿Ｒ２が指定するレジスタから予め決められた所定数（本実施形態では「４」）の要素データから構成される第２読出しベクトルデータＲＶ２を読み出して第２サイズ変更回路２２に出力する。このとき、レジスタファイル１６は、第２の読出しベクトルデータＲＶ２を構成する要素データを、繰り返し制御回路１８から入力した読出しイネーブル信号ＲＥ＿Ｘ，ＲＥ＿Ｙ，ＲＥ＿Ｚ，ＲＥ＿Ｗにより指定されたＸ，Ｙ，Ｚ，Ｗ列のレジスタから読み出す。
レジスタファイル１６は、図３に示すように、演算回路２８から入力した演算結果ベクトルデータＲＵＳを、命令デコーダ１４から入力した書込みレジスタ指定データＷ＿Ｒが指定するレジスタに書き込む。このとき、レジスタファイル１６は、演算結果ベクトルデータＲＵＳを構成する要素データを、繰り返し制御回路１８から入力した書込みイネーブル信号ＷＥ＿Ｘ，ＷＥ＿Ｙ，ＷＥ＿Ｚ，ＷＥ＿Ｗにより指定されたＸ，Ｙ，Ｚ，Ｗ列のレジスタに書き込む。
［繰り返し制御回路１８］
図４は、図１に示す繰り返し制御回路１８を説明するための図である。
図４に示すように、繰り返し制御回路１８は、例えば、カウンタ５１および演算制御回路５２を有する。
カウンタ５１は、命令デコーダ１４から繰り返し数データＮ＿ＲＥＰを入力すると、初期値「１」を演算制御回路５２に出力し、レジスタファイル１６からレジスタデータの読出しが行われる度に、繰り返し数データＮ＿ＲＥＰが示す値になるまで、カウント値ＣＯＵＮＴを１ずつインクリメントする。カウンタ５１は、カウント値ＣＯＵＮＴが、繰り返し数データＮ＿ＲＥＰが示す値になると、カウント値ＣＯＵＮＴを「０」にリセットする。
カウンタ５１は、カウント値ＣＯＵＮＴを演算制御回路５２に出力する。
図４は、図１に示す繰り返し制御回路１８を説明するための図である。
図４に示すように、繰り返し制御回路１８は、例えば、カウンタ５１および演算制御回路５２を有する。
カウンタ５１は、命令デコーダ１４から繰り返し数データＮ＿ＲＥＰを入力すると、初期値「１」を演算制御回路５２に出力し、レジスタファイル１６からレジスタデータの読出しが行われる度に、繰り返し数データＮ＿ＲＥＰが示す値になるまで、カウント値ＣＯＵＮＴを１ずつインクリメントする。カウンタ５１は、カウント値ＣＯＵＮＴが、繰り返し数データＮ＿ＲＥＰが示す値になると、カウント値ＣＯＵＮＴを「０」にリセットする。
カウンタ５１は、カウント値ＣＯＵＮＴを演算制御回路５２に出力する。
演算制御回路５２は、例えば、下記表４に示すように、レジスタファイル１６から第１サイズ変更回路２０に第１読出しベクトルデータＲＶ１を読み出す際に、命令デコーダ１４から入力した機能コードＦＵＮＣおよび第１読出しレジスタ要素数データＲＲＮ１に基づいて、読出しイネーブル信号ＲＥ＿Ｘを生成し、これをレジスタファイル１６に出力する。
演算制御回路５２は、例えば、下記表４に示すように、レジスタファイル１６から第２サイズ変更回路２２に第２読出しベクトルデータＲＶ２を読み出す際に、命令デコーダ１４から入力した機能コードＦＵＮＣおよび第２読出しレジスタ要素数データＲＲＮ２に基づいて、読出しイネーブル信号ＲＥ＿Ｘを生成し、これをレジスタファイル１６に出力する。
演算制御回路５２は、例えば、下記表４に示すように、レジスタファイル１６から第２サイズ変更回路２２に第２読出しベクトルデータＲＶ２を読み出す際に、命令デコーダ１４から入力した機能コードＦＵＮＣおよび第２読出しレジスタ要素数データＲＲＮ２に基づいて、読出しイネーブル信号ＲＥ＿Ｘを生成し、これをレジスタファイル１６に出力する。
演算制御回路５２は、命令デコーダ１４から入力した機能コードＦＵＮＣおよびカウンタ５１から入力したカウント値ＣＯＵＮＴに基づいて、下記表５および表６に示すように、第１セレクト信号ＳＷＺ１１〜１４，ＡＢＳ１１〜１４，ＣＳＴ１１〜１４および第１読出し符号反転信号ＮＥＧ１１〜１４を生成し、これらを第１データ変更回路２４に出力する。
また、演算制御回路５２は、下記表５および表６に示すように、命令デコーダ１４から入力した機能コードＦＵＮＣおよびカウンタ５１から入力したカウント値ＣＯＵＮＴに基づいて、下記表３に示すように、第２セレクト信号ＳＷＺ２１〜２４，ＡＢＳ２１〜２４，ＣＳＴ２１〜２４および第２読出し符号反転信号ＮＥＧ２１〜２４を生成し、これらを第２データ変更回路２６に出力する。
また、命令デコーダ１４は、下記表５および表６に示すように、命令デコーダ１４から入力した機能コードＦＵＮＣ、カウンタ５１から入力したカウント値ＣＯＵＮＴ、書込み要素指定データＷＥＩ、並びに書込みレジスタ要素数データＷＲＮに基づいて、書込みイネーブル信号ＷＥ＿Ｘ，ＷＥ＿Ｙ，ＷＥ＿Ｚ，ＷＥ＿Ｗを生成し、これらをレジスタファイル１６に出力する。
また、命令デコーダ１４は、下記表５および表６に示すように、機能コードＦＵＮＣに基づいて、演算セレクト信号Ａ＿Ｓを生成し、これを演算回路２８に出力する。
また、演算制御回路５２は、下記表５および表６に示すように、命令デコーダ１４から入力した機能コードＦＵＮＣおよびカウンタ５１から入力したカウント値ＣＯＵＮＴに基づいて、下記表３に示すように、第２セレクト信号ＳＷＺ２１〜２４，ＡＢＳ２１〜２４，ＣＳＴ２１〜２４および第２読出し符号反転信号ＮＥＧ２１〜２４を生成し、これらを第２データ変更回路２６に出力する。
また、命令デコーダ１４は、下記表５および表６に示すように、命令デコーダ１４から入力した機能コードＦＵＮＣ、カウンタ５１から入力したカウント値ＣＯＵＮＴ、書込み要素指定データＷＥＩ、並びに書込みレジスタ要素数データＷＲＮに基づいて、書込みイネーブル信号ＷＥ＿Ｘ，ＷＥ＿Ｙ，ＷＥ＿Ｚ，ＷＥ＿Ｗを生成し、これらをレジスタファイル１６に出力する。
また、命令デコーダ１４は、下記表５および表６に示すように、機能コードＦＵＮＣに基づいて、演算セレクト信号Ａ＿Ｓを生成し、これを演算回路２８に出力する。
なお、上記表５において、「ＸＹＺＷ」等は、例えば、図６に示す第１データ変更回路２４および第２データ変更回路２６内の処理回路７１〜７４が選択する要素データを示している。例えば、「ＸＹＺＷ」の場合には処理回路７１が要素データＸを選択し、処理回路７２が要素データＹを選択し、処理回路７３が要素データＺを選択し、処理回路７４が要素データＷを選択することを示している。
また、上記表５および表６において、「ＰＰＮＰ」等は、処理回路７１〜７４において符号反転回路８８の結果を出力するか否かを示し、“Ｐ”の場合は符号反転回路８８の結果を出力せず、“Ｎ”の場合は符号反転回路８８の結果を出力する。
また、上記表５において、「ｅｎ（ＷＲＮ）」は、演算制御回路５２が、下記表７に示すように、書込みレジスタ要素数データＷＲＮに応じて、書込みイネーブル信号ＷＥ＿Ｘ、ＷＥ＿Ｙ，ＷＥ＿Ｚ，ＷＥ＿Ｗを生成することを示している。
また、上記表５および表６において、「ＰＰＮＰ」等は、処理回路７１〜７４において符号反転回路８８の結果を出力するか否かを示し、“Ｐ”の場合は符号反転回路８８の結果を出力せず、“Ｎ”の場合は符号反転回路８８の結果を出力する。
また、上記表５において、「ｅｎ（ＷＲＮ）」は、演算制御回路５２が、下記表７に示すように、書込みレジスタ要素数データＷＲＮに応じて、書込みイネーブル信号ＷＥ＿Ｘ、ＷＥ＿Ｙ，ＷＥ＿Ｚ，ＷＥ＿Ｗを生成することを示している。
また、上記表５において、「ｅｎ（ＷＥＩ）」は、演算制御回路５２が、下記表８に示すように、書込み要素指定データＷＥＩに応じて、書込みイネーブル信号ＷＥ＿Ｘ、ＷＥ＿Ｙ，ＷＥ＿Ｚ，ＷＥ＿Ｗを生成することを示している。
［第１サイズ変更回路２０および第２サイズ変更回路２２］
図５は、図１に示す第１サイズ変更回路２０の構成図である。
図５に示すように、第１サイズ変更回路２０は、例えば、セレクタ６１，６２，６３，６４、並びに要素数制御回路６５を有する。
第１サイズ変更回路２０は、第１レジスタ読出し数データＲＲＮ１に適合するように、第１読出しベクトルＲＶ１の不要な要素データを強制的に「０」にする。
セレクタ６１〜６４は、それぞれ要素数制御回路６５から入力したセレクタ信号Ｓ６５＿１〜Ｓ６５＿４を基に、割り当てられたセレクタ信号Ｓ６５＿１〜Ｓ６５＿４が第１の論理値（例えば、「１」）を示す場合にレジスタファイル１６から読み出された第１読出しベクトルＲＶ１のそれぞれ要素データＸ，Ｙ，Ｚ，Ｗを選択して出力し、第２の論理値（例えば、「０」）を示す場合に「０」を選択して出力する。
セレクタ６１〜６４から出力されたデータによって第２の読出しベクトルデータＲＶ１１が構成され、これが第１データ変更回路２４に出力される。
要素数制御回路６５は、命令デコーダ１４から入力した第１レジスタ読出し数データＲＲＮ１に基づいて、セレクタ信号Ｓ６５＿１〜Ｓ６５＿４を生成する。
具体的には、要素数制御回路６５は、第１レジスタ読出し数データＲＲＮ１が「４」を示す場合には、セレクタ信号Ｓ６５＿１〜Ｓ６５＿４を全て第１の論理値にする。
また、要素数制御回路６５は、第１レジスタ読出し数データＲＲＮ１が「３」を示す場合には、セレクタ信号Ｓ６５＿１〜Ｓ６５＿３を第１の論理値にし、セレクタ信号Ｓ６５＿４を第２の論理値にする。
また、要素数制御回路６５は、第１レジスタ読出し数データＲＲＮ１が「２」を示す場合には、セレクタ信号Ｓ６５＿１，Ｓ６５＿２を第１の論理値にし、セレクタ信号Ｓ６５＿３，Ｓ６５＿４を第２の論理値にする。
また、要素数制御回路６５は、第１レジスタ読出し数データＲＲＮ１が「１」を示す場合には、セレクタ信号Ｓ６５＿１を第１の論理値にし、セレクタ信号Ｓ６５＿２〜Ｓ６５＿４を第２の論理値にする。
図５は、図１に示す第１サイズ変更回路２０の構成図である。
図５に示すように、第１サイズ変更回路２０は、例えば、セレクタ６１，６２，６３，６４、並びに要素数制御回路６５を有する。
第１サイズ変更回路２０は、第１レジスタ読出し数データＲＲＮ１に適合するように、第１読出しベクトルＲＶ１の不要な要素データを強制的に「０」にする。
セレクタ６１〜６４は、それぞれ要素数制御回路６５から入力したセレクタ信号Ｓ６５＿１〜Ｓ６５＿４を基に、割り当てられたセレクタ信号Ｓ６５＿１〜Ｓ６５＿４が第１の論理値（例えば、「１」）を示す場合にレジスタファイル１６から読み出された第１読出しベクトルＲＶ１のそれぞれ要素データＸ，Ｙ，Ｚ，Ｗを選択して出力し、第２の論理値（例えば、「０」）を示す場合に「０」を選択して出力する。
セレクタ６１〜６４から出力されたデータによって第２の読出しベクトルデータＲＶ１１が構成され、これが第１データ変更回路２４に出力される。
要素数制御回路６５は、命令デコーダ１４から入力した第１レジスタ読出し数データＲＲＮ１に基づいて、セレクタ信号Ｓ６５＿１〜Ｓ６５＿４を生成する。
具体的には、要素数制御回路６５は、第１レジスタ読出し数データＲＲＮ１が「４」を示す場合には、セレクタ信号Ｓ６５＿１〜Ｓ６５＿４を全て第１の論理値にする。
また、要素数制御回路６５は、第１レジスタ読出し数データＲＲＮ１が「３」を示す場合には、セレクタ信号Ｓ６５＿１〜Ｓ６５＿３を第１の論理値にし、セレクタ信号Ｓ６５＿４を第２の論理値にする。
また、要素数制御回路６５は、第１レジスタ読出し数データＲＲＮ１が「２」を示す場合には、セレクタ信号Ｓ６５＿１，Ｓ６５＿２を第１の論理値にし、セレクタ信号Ｓ６５＿３，Ｓ６５＿４を第２の論理値にする。
また、要素数制御回路６５は、第１レジスタ読出し数データＲＲＮ１が「１」を示す場合には、セレクタ信号Ｓ６５＿１を第１の論理値にし、セレクタ信号Ｓ６５＿２〜Ｓ６５＿４を第２の論理値にする。
第２サイズ変更回路２２は、命令デコーダ１４から入力した第２レジスタ読出し数データＲＲＮ２に基づいて、第２読出しベクトルデータＲＶ２を処理して第２読出しベクトルデータＲＶ１２を生成する点を除いて、第１サイズ変更回路２０と同様の処理を行う。
［第１データ変更回路２４および第２データ変更回路２６］
図６は、図１に示す第１データ変更回路２４の構成図である。
第１データ変更回路２４は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１１〜１４，ＡＢＳ１１〜１４，ＣＳＴ１１〜１４および第１読出し符号反転信号ＮＥＧ１１〜１４に基づいて、第１サイズ変更回路２０から入力した第１読出しベクトルデータＲＶ１１を処理して第１読出しベクトルデータＲＶ２１を生成したり、所定のサイズの単位行列データを生成する処理を行う。
図６は、図１に示す第１データ変更回路２４の構成図である。
第１データ変更回路２４は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１１〜１４，ＡＢＳ１１〜１４，ＣＳＴ１１〜１４および第１読出し符号反転信号ＮＥＧ１１〜１４に基づいて、第１サイズ変更回路２０から入力した第１読出しベクトルデータＲＶ１１を処理して第１読出しベクトルデータＲＶ２１を生成したり、所定のサイズの単位行列データを生成する処理を行う。
図６に示すように、第１データ変更回路２４は、処理回路７１〜７４を有する。
処理回路７１は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１１，ＡＢＳ１１，ＣＳＴ１１および第１読出し符号反転信号ＮＥＧ１１に基づいて、必要に応じて第１読出しベクトルデータＲＶ１１を用いて、第１読出しベクトルデータＲＶ２１の要素データＸを生成する。
処理回路７２は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１２，ＡＢＳ１２，ＣＳＴ１２および第１読出し符号反転信号ＮＥＧ１２に基づいて、必要に応じて第１読出しベクトルデータＲＶ１１を用いて、第１読出しベクトルデータＲＶ２１の要素データＹを生成する。
処理回路７２は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１３，ＡＢＳ１３，ＣＳＴ１３および第１読出し符号反転信号ＮＥＧ１３に基づいて、必要に応じて第１読出しベクトルデータＲＶ１１を用いて、第１読出しベクトルデータＲＶ２１の要素データＺを生成する。
処理回路７２は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１４，ＡＢＳ１４，ＣＳＴ１４および第１読出し符号反転信号ＮＥＧ１４に基づいて、必要に応じて第１読出しベクトルデータＲＶ１１を用いて、第１読出しベクトルデータＲＶ２１の要素データＷを生成する。
処理回路７１は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１１，ＡＢＳ１１，ＣＳＴ１１および第１読出し符号反転信号ＮＥＧ１１に基づいて、必要に応じて第１読出しベクトルデータＲＶ１１を用いて、第１読出しベクトルデータＲＶ２１の要素データＸを生成する。
処理回路７２は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１２，ＡＢＳ１２，ＣＳＴ１２および第１読出し符号反転信号ＮＥＧ１２に基づいて、必要に応じて第１読出しベクトルデータＲＶ１１を用いて、第１読出しベクトルデータＲＶ２１の要素データＹを生成する。
処理回路７２は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１３，ＡＢＳ１３，ＣＳＴ１３および第１読出し符号反転信号ＮＥＧ１３に基づいて、必要に応じて第１読出しベクトルデータＲＶ１１を用いて、第１読出しベクトルデータＲＶ２１の要素データＺを生成する。
処理回路７２は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１４，ＡＢＳ１４，ＣＳＴ１４および第１読出し符号反転信号ＮＥＧ１４に基づいて、必要に応じて第１読出しベクトルデータＲＶ１１を用いて、第１読出しベクトルデータＲＶ２１の要素データＷを生成する。
図７は、図６に示す処理回路７１の構成図である。
図７に示すように、処理回路７１は、例えば、セレクタ８１，８２，８３，８４，８６，８７，８９、絶対値生成回路８５、並びに符号反転回路８８を有する。
セレクタ８１は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１１に基づいて、定数要素データ「０」，「１」，「２」，「３」のうち一つを選択してこれをセレクタ８４に出力する。
セレクタ８２は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１１に基づいて、定数要素データ「１／２」，「１／３」，「１／４」，「１／６」のうち一つを選択してこれをセレクタ８４に出力する。
セレクタ８１は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１１に基づいて、第１サイズ変更回路２０から入力した第１読出しベクトルデータＲＶ１１の定数要素データＸ，Ｙ，Ｚ，Ｗのうち一つを選択してこれをセレクタ８６に出力する。
図７に示すように、処理回路７１は、例えば、セレクタ８１，８２，８３，８４，８６，８７，８９、絶対値生成回路８５、並びに符号反転回路８８を有する。
セレクタ８１は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１１に基づいて、定数要素データ「０」，「１」，「２」，「３」のうち一つを選択してこれをセレクタ８４に出力する。
セレクタ８２は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１１に基づいて、定数要素データ「１／２」，「１／３」，「１／４」，「１／６」のうち一つを選択してこれをセレクタ８４に出力する。
セレクタ８１は、繰り返し制御回路１８から入力した第１セレクト信号ＳＷＺ１１に基づいて、第１サイズ変更回路２０から入力した第１読出しベクトルデータＲＶ１１の定数要素データＸ，Ｙ，Ｚ，Ｗのうち一つを選択してこれをセレクタ８６に出力する。
セレクタ８４は、繰り返し制御回路１８から入力した第１セレクト信号ＡＢＳ１１に基づいて、セレクタ８１と８２のうち一方から入力したデータを選択してセレクタ８７に出力する。
絶対値生成回路８５は、セレクタ８３から入力したデータの絶対値をセレクタ８６に出力する。
セレクタ８６は、繰り返し制御回路１８から入力した第１セレクト信号ＡＢＳ１１に基づいて、セレクタ８３から入力したデータと、絶対値生成回路８５から入力したその絶対値とのうち一方を選択してセレクタ８７に出力する。
セレクタ８７は、繰り返し制御回路１８から入力した第１セレクト信号ＣＳＴ１１に基づいて、セレクタ８４と８６とのうち一方から入力したデータを符号反転回路８８およびセレクタ８９に出力する。
符号反転回路８８は、セレクタ８７から入力したデータの符号を反転させてセレクタ８９に出力する。
セレクタ８９は、繰り返し制御回路１８からの符号反転信号ＮＥＧ１１に基づいて、セレクタ８７から入力したデータと、符号反転回路８８から入力したデータとのうち一方を選択して、第１読出しベクトルデータＲＶ２１の要素データＸとして出力する。
絶対値生成回路８５は、セレクタ８３から入力したデータの絶対値をセレクタ８６に出力する。
セレクタ８６は、繰り返し制御回路１８から入力した第１セレクト信号ＡＢＳ１１に基づいて、セレクタ８３から入力したデータと、絶対値生成回路８５から入力したその絶対値とのうち一方を選択してセレクタ８７に出力する。
セレクタ８７は、繰り返し制御回路１８から入力した第１セレクト信号ＣＳＴ１１に基づいて、セレクタ８４と８６とのうち一方から入力したデータを符号反転回路８８およびセレクタ８９に出力する。
符号反転回路８８は、セレクタ８７から入力したデータの符号を反転させてセレクタ８９に出力する。
セレクタ８９は、繰り返し制御回路１８からの符号反転信号ＮＥＧ１１に基づいて、セレクタ８７から入力したデータと、符号反転回路８８から入力したデータとのうち一方を選択して、第１読出しベクトルデータＲＶ２１の要素データＸとして出力する。
処理回路７２，７３，７４は、第１セレクト信号ＳＷＺ１２〜１４，ＡＢＳ１２〜１４，ＣＳＴ１２〜１４、並びに符号反転信号ＮＥＧ１２〜１４に基づいて、第１読出しベクトルデータＲＶ２１の要素データＹ，Ｚ，Ｗを出力する点を除いて処理回路７１と同じである。
なお、第２データ変更回路２６は、第２読出しセレクト信号ＳＷ２１−２４，ＡＢＳ２１−２４，ＣＳＴ２１−２４、並びに第２読出し符号反転信号ＮＥＧ２１−２４に基づいて処理を行う点を除いて、第１データ変更回路２４と同様の構成を有している。
[演算回路２８]
図８は、図１に示す演算回路２８の構成図である。
図８に示すように、演算回路２８は、例えば、演算モジュール回路１０１，１０２，１０３，１０４、総和回路１１０、並びにセレクタ１２１，１２２，１２３，１２４を有する。
演算モジュール回路１０１は、加算器（＋）、減算器（−）、乗算器（ｘ）、除算器（÷）、並びに比較器（≦）を有する。
演算モジュール回路１０１は、第１データ変更回路２４から入力した第１読出しベクトルデータＲＶ２１の要素データＸと、第２データ変更回路２６から入力した第２読出しベクトルデータＲＶ２２の要素データＸとを用いた加算、減算、乗算、除算および比較演算を、加算器（＋）、減算器（−）、乗算器（ｘ）、除算器（÷）、並びに比較器（≦）を用いて並列に行い、その演算結果をそれぞれ並列にセレクタ１２１に出力する。
演算モジュール回路１０２，１０３，１０４は、演算モジュール回路１０１と同じ構成を有し、それぞれ要素データＹ，Ｚ，Ｗを用いて演算を行い、それらの演算結果をそれぞれセレクタ１２２，１２３，１２４に出力する。
また、演算モジュール回路１０１〜１０４は、乗算器（ｘ）の乗算結果を総和回路１１０にも出力する。
図８は、図１に示す演算回路２８の構成図である。
図８に示すように、演算回路２８は、例えば、演算モジュール回路１０１，１０２，１０３，１０４、総和回路１１０、並びにセレクタ１２１，１２２，１２３，１２４を有する。
演算モジュール回路１０１は、加算器（＋）、減算器（−）、乗算器（ｘ）、除算器（÷）、並びに比較器（≦）を有する。
演算モジュール回路１０１は、第１データ変更回路２４から入力した第１読出しベクトルデータＲＶ２１の要素データＸと、第２データ変更回路２６から入力した第２読出しベクトルデータＲＶ２２の要素データＸとを用いた加算、減算、乗算、除算および比較演算を、加算器（＋）、減算器（−）、乗算器（ｘ）、除算器（÷）、並びに比較器（≦）を用いて並列に行い、その演算結果をそれぞれ並列にセレクタ１２１に出力する。
演算モジュール回路１０２，１０３，１０４は、演算モジュール回路１０１と同じ構成を有し、それぞれ要素データＹ，Ｚ，Ｗを用いて演算を行い、それらの演算結果をそれぞれセレクタ１２２，１２３，１２４に出力する。
また、演算モジュール回路１０１〜１０４は、乗算器（ｘ）の乗算結果を総和回路１１０にも出力する。
総和回路１１０は、演算モジュール回路１０１〜１０４から入力した乗算結果の総和を演算し、その結果をセレクタ１２１〜１２４に出力する。
セレクタ１２１〜１２４は、繰り返し制御回路１８から入力した演算セレクト信号Ａ＿Ｓに基づいて、それぞれ演算モジュール回路１０１〜１０４から入力した加算、減算、乗算、除算および比較演算と、総和回路１１０からの総和演算結果とのうち一つを選択して、それぞれ演算結果ベクトルデータＲＵＳの要素データＸ，Ｙ，Ｚ，Ｗとしてレジスタファイル１６に出力する。
セレクタ１２１〜１２４は、繰り返し制御回路１８から入力した演算セレクト信号Ａ＿Ｓに基づいて、それぞれ演算モジュール回路１０１〜１０４から入力した加算、減算、乗算、除算および比較演算と、総和回路１１０からの総和演算結果とのうち一つを選択して、それぞれ演算結果ベクトルデータＲＵＳの要素データＸ，Ｙ，Ｚ，Ｗとしてレジスタファイル１６に出力する。
以下、コンピュータ１の動作例を説明する。
［第１の動作例］
当該動作例では、命令デコーダ１４が命令ＣＯＭＤとして、４ｘ４の単位行列を生成する命令ｖｍｉｄを実行した場合を説明する。
この場合には、命令デコーダ１４は、命令ｖｍｉｄをデコードして、「４」を示す繰り返し数Ｎ＿ＲＥＰを繰り返し制御回路１８に出力する。
繰り返し制御回路１８は、図４に示すカウンタ５１でカウント値を生成する。
繰り返し制御回路１８は、当該動作例において、「１」〜「４」の全てのカウント値において、書込みイネーブル信号ＷＥ＿Ｘ，ＷＥ＿Ｙ，ＷＥ＿Ｚ，ＷＥ＿Ｗをアクティブ（「１」）にする。
また、繰り返し制御回路１８は、カウント値が「１」の状態で、図６に示す第１データ変更回路２４の処理回路７１，７２，７３，７４が、それぞれ「１」，「０」，「０」，「０」を出力するように、第１セレクト信号ＳＷＺ１１〜１４、ＡＢＳ１１〜１４、ＣＳＴ１１〜１４および符号反転信号ＮＥＧ１１〜１４を生成し、これを第１データ変更回路２４に出力する。
繰り返し制御回路１８は、「１」〜「４」の全てのカウント値において、図６に示す第２データ変更回路２６の処理回路７１，７２，７３，７４が、それぞれ「０」，「０」，「０」，「０」を出力するように、第２セレクト信号ＳＷＺ２１〜２４、ＡＢＳ２１〜２４、ＣＳＴ２１〜２４および符号反転信号ＮＥＧ２１〜２４を生成し、これを第２データ変更回路２６に出力する。
また、繰り返し制御回路１８は、図８に示す演算回路２８の演算モジュール回路１０１〜１０４が加算器（＋）の演算結果をセレクタ１２１〜１２４で選択するように、演算セレクト信号Ａ＿Ｓを生成し、これを演算回路２８に出力する。
これにより、「１」，「０」，「０」，「０」を示す要素データＸ，Ｙ，Ｚ，Ｗによってされる第１読出しベクトルデータＲＶ２１が第１データ変更回路２４において生成され、これが演算回路２８からそのまま演算結果ベクトルデータＲＵＳとして出力される。
演算結果ベクトルデータＲＵＳは、図９に示すレジスタファイル１６内の書込みレジスタ指定データＷ＿Ｒが指定するレジスタｒｅｇ１１〜１４に書き込まれる。
このとき、第２データ変更回路２６から演算回路２８に出力される第２読出しベクトルデータＲＶ２はゼロベクトルであるため、演算結果ベクトルデータＲＵＳは、第１データ変更回路２４が出力する第１読出しベクトルデータＲＶ２１と同じになる。
［第１の動作例］
当該動作例では、命令デコーダ１４が命令ＣＯＭＤとして、４ｘ４の単位行列を生成する命令ｖｍｉｄを実行した場合を説明する。
この場合には、命令デコーダ１４は、命令ｖｍｉｄをデコードして、「４」を示す繰り返し数Ｎ＿ＲＥＰを繰り返し制御回路１８に出力する。
繰り返し制御回路１８は、図４に示すカウンタ５１でカウント値を生成する。
繰り返し制御回路１８は、当該動作例において、「１」〜「４」の全てのカウント値において、書込みイネーブル信号ＷＥ＿Ｘ，ＷＥ＿Ｙ，ＷＥ＿Ｚ，ＷＥ＿Ｗをアクティブ（「１」）にする。
また、繰り返し制御回路１８は、カウント値が「１」の状態で、図６に示す第１データ変更回路２４の処理回路７１，７２，７３，７４が、それぞれ「１」，「０」，「０」，「０」を出力するように、第１セレクト信号ＳＷＺ１１〜１４、ＡＢＳ１１〜１４、ＣＳＴ１１〜１４および符号反転信号ＮＥＧ１１〜１４を生成し、これを第１データ変更回路２４に出力する。
繰り返し制御回路１８は、「１」〜「４」の全てのカウント値において、図６に示す第２データ変更回路２６の処理回路７１，７２，７３，７４が、それぞれ「０」，「０」，「０」，「０」を出力するように、第２セレクト信号ＳＷＺ２１〜２４、ＡＢＳ２１〜２４、ＣＳＴ２１〜２４および符号反転信号ＮＥＧ２１〜２４を生成し、これを第２データ変更回路２６に出力する。
また、繰り返し制御回路１８は、図８に示す演算回路２８の演算モジュール回路１０１〜１０４が加算器（＋）の演算結果をセレクタ１２１〜１２４で選択するように、演算セレクト信号Ａ＿Ｓを生成し、これを演算回路２８に出力する。
これにより、「１」，「０」，「０」，「０」を示す要素データＸ，Ｙ，Ｚ，Ｗによってされる第１読出しベクトルデータＲＶ２１が第１データ変更回路２４において生成され、これが演算回路２８からそのまま演算結果ベクトルデータＲＵＳとして出力される。
演算結果ベクトルデータＲＵＳは、図９に示すレジスタファイル１６内の書込みレジスタ指定データＷ＿Ｒが指定するレジスタｒｅｇ１１〜１４に書き込まれる。
このとき、第２データ変更回路２６から演算回路２８に出力される第２読出しベクトルデータＲＶ２はゼロベクトルであるため、演算結果ベクトルデータＲＵＳは、第１データ変更回路２４が出力する第１読出しベクトルデータＲＶ２１と同じになる。
次に、繰り返し制御回路１８は、カウント値が「２」の状態で、図６に示す第１データ変更回路２４の処理回路７１，７２，７３，７４が、それぞれ「０」，「１」，「０」，「０」を出力するように、第１セレクト信号ＳＷＺ１１〜１４、ＡＢＳ１１〜１４、ＣＳＴ１１〜１４および符号反転信号ＮＥＧ１１〜１４を生成し、これを第１データ変更回路２４に出力する。
これにより、「０」，「１」，「０」，「０」を示す要素データＸ，Ｙ，Ｚ，Ｗによって構成される演算結果ベクトルデータＲＵＳが、図９に示すレジスタファイル１６内のレジスタｒｅｇ１１〜１４に隣接したレジスタｒｅｇ２１〜２４に書き込まれる。
これにより、「０」，「１」，「０」，「０」を示す要素データＸ，Ｙ，Ｚ，Ｗによって構成される演算結果ベクトルデータＲＵＳが、図９に示すレジスタファイル１６内のレジスタｒｅｇ１１〜１４に隣接したレジスタｒｅｇ２１〜２４に書き込まれる。
次に、繰り返し制御回路１８は、カウント値が「３」の状態で、図６に示す第１データ変更回路２４の処理回路７１，７２，７３，７４が、それぞれ「０」，「０」，「１」，「０」を出力するように、第１セレクト信号ＳＷＺ１１〜１４、ＡＢＳ１１〜１４、ＣＳＴ１１〜１４および符号反転信号ＮＥＧ１１〜１４を生成し、これを第１データ変更回路２４に出力する。
これにより、「０」，「０」，「１」，「０」を示す要素データＸ，Ｙ，Ｚ，Ｗによって構成される演算結果ベクトルデータＲＵＳが、図９に示すレジスタファイル１６内のレジスタｒｅｇ２１〜２４に隣接したレジスタｒｅｇ３１〜３４に書き込まれる。
これにより、「０」，「０」，「１」，「０」を示す要素データＸ，Ｙ，Ｚ，Ｗによって構成される演算結果ベクトルデータＲＵＳが、図９に示すレジスタファイル１６内のレジスタｒｅｇ２１〜２４に隣接したレジスタｒｅｇ３１〜３４に書き込まれる。
次に、繰り返し制御回路１８は、カウント値が「４」の状態で、図６に示す第１データ変更回路２４の処理回路７１，７２，７３，７４が、それぞれ「０」，「０」，「０」，「１」を出力するように、第１セレクト信号ＳＷＺ１１〜１４、ＡＢＳ１１〜１４、ＣＳＴ１１〜１４および符号反転信号ＮＥＧ１１〜１４を生成し、これを第１データ変更回路２４に出力する。
これにより、「０」，「０」，「０」，「１」を示す要素データＸ，Ｙ，Ｚ，Ｗによって構成される演算結果ベクトルデータＲＵＳが、図９に示すレジスタファイル１６内のレジスタｒｅｇ３１〜３４に隣接したレジスタｒｅｇ４１〜４４に書き込まれる。
これにより、「０」，「０」，「０」，「１」を示す要素データＸ，Ｙ，Ｚ，Ｗによって構成される演算結果ベクトルデータＲＵＳが、図９に示すレジスタファイル１６内のレジスタｒｅｇ３１〜３４に隣接したレジスタｒｅｇ４１〜４４に書き込まれる。
そして、命令デコーダ１４は、その後の命令で、上述した手順でレジスタファイル１６に書き込んだ４ｘ４の単位行列データを用いた行列演算を演算回路２８に実行させる。
［第２の動作例］
上述した第１の動作例では、命令ｖｍｉｄに基づいて、単位行列データを構成するベクトルデータを第１データ変更回路２４で生成してレジスタファイル１６に単位行列データを書き込む場合を例示したが、本実施形態では、第１データ変更回路２４で生成した単位行列データを構成するベクトルデータあるいは定数ベクトルデータと、第２サイズ変更回路２２において生成した所定の定数ベクトルデータとを用いた演算を演算回路２８に行わせてもよい。
また、第１データ変更回路２４で生成した単位行列データを構成するベクトルデータあるいは定数ベクトルデータと、第２データ変更回路２６において第２読み出しベクトルデータＲＶ１２を用いて処理を行って生成した第２読出しベクトルデータＲＶ２２とを用いた演算を演算回路２８に行わせてもよい。
上述した第１の動作例では、命令ｖｍｉｄに基づいて、単位行列データを構成するベクトルデータを第１データ変更回路２４で生成してレジスタファイル１６に単位行列データを書き込む場合を例示したが、本実施形態では、第１データ変更回路２４で生成した単位行列データを構成するベクトルデータあるいは定数ベクトルデータと、第２サイズ変更回路２２において生成した所定の定数ベクトルデータとを用いた演算を演算回路２８に行わせてもよい。
また、第１データ変更回路２４で生成した単位行列データを構成するベクトルデータあるいは定数ベクトルデータと、第２データ変更回路２６において第２読み出しベクトルデータＲＶ１２を用いて処理を行って生成した第２読出しベクトルデータＲＶ２２とを用いた演算を演算回路２８に行わせてもよい。
［第３の動作例］
本動作例では、プロセッサ４により、クォータニオン積と外積の演算を行う場合を説明する。
ところで、クオータニオンＰは１つのスカラー値ｐと１つ３次元ベクトルＵによって“Ｐ＝［ｐ；Ｕ］”のように表現される。
また、ｐ＝Ａｗ，Ｕ＝（Ａｘ，Ａｙ，Ａｚ）として、虚数単位ｉ、ｊ、ｋを用いて下記式（１）のように表現できる。
本動作例では、プロセッサ４により、クォータニオン積と外積の演算を行う場合を説明する。
ところで、クオータニオンＰは１つのスカラー値ｐと１つ３次元ベクトルＵによって“Ｐ＝［ｐ；Ｕ］”のように表現される。
また、ｐ＝Ａｗ，Ｕ＝（Ａｘ，Ａｙ，Ａｚ）として、虚数単位ｉ、ｊ、ｋを用いて下記式（１）のように表現できる。
［数１］
Ｐ＝ Ａｗ ＋ Ａｘ ｉ ＋ Ａｙ ｊ ＋ Ａｚ ｋ
…（１）
Ｐ＝ Ａｗ ＋ Ａｘ ｉ ＋ Ａｙ ｊ ＋ Ａｚ ｋ
…（１）
また、虚数単位ｉ、ｊ、ｋの積は下記式（２）の関係を有する。
［数２］
ｉｉ=ｊｊ＝ｋｋ＝ｉｊｋ＝−１
…（２）
［数２］
ｉｉ=ｊｊ＝ｋｋ＝ｉｊｋ＝−１
…（２）
さらに、クオータニオンＱを“Ｑ＝［ｑ；Ｖ］”とし、“ｑ＝Ｂｗ，Ｖ＝（Ｂｘ，Ｂｙ，Ｂｚ）”とすると下記式（３）が成り立つ。
［数３］
Ｑ＝ Ｂｗ ＋ Ｂｘ ｉ ＋ Ｂｙ ｊ ＋ Ｂｚ ｋ
…（３）
Ｑ＝ Ｂｗ ＋ Ｂｘ ｉ ＋ Ｂｙ ｊ ＋ Ｂｚ ｋ
…（３）
そして、クォータニオンＰとクォータニオンＱの積ＰＱは、下記式（４）のようになる。
［数４］
ＰＱ＝（ＡｘＢｗ＋ＡｙＢｚ−ＡｚＢｙ＋ＡｗＢｘ）ｉ
＋（―ＡｘＢｚ＋ＡｙＢｗ＋ＡｚＢｘ＋ＡｗＢｙ）ｊ
＋（ＡｘＢｙ−ＡｙＢｘ＋ＡｚＢｗ＋ＡｗＢｚ）ｋ
＋（―ＡｘＢｘ−ＡｙＢｙ−ＡｚＢｚ＋ＡｗＢｗ）
＝ Ｍｘ ｉ ＋ Ｍｙ ｊ ＋ Ｍｚ ｋ ＋ Ｍｗ
…（４）
ＰＱ＝（ＡｘＢｗ＋ＡｙＢｚ−ＡｚＢｙ＋ＡｗＢｘ）ｉ
＋（―ＡｘＢｚ＋ＡｙＢｗ＋ＡｚＢｘ＋ＡｗＢｙ）ｊ
＋（ＡｘＢｙ−ＡｙＢｘ＋ＡｚＢｗ＋ＡｗＢｚ）ｋ
＋（―ＡｘＢｘ−ＡｙＢｙ−ＡｚＢｚ＋ＡｗＢｗ）
＝ Ｍｘ ｉ ＋ Ｍｙ ｊ ＋ Ｍｚ ｋ ＋ Ｍｗ
…（４）
また、この積ＰＱは３次元ベクトルＵ，Ｖの内積と外積を用いて下記式（５）のように示せる。
［数５］
ＰＱ = ［ｐｑ―Ｕ・Ｖ； ｐＶ＋ｑＵ＋Ｕ×Ｖ］
…（５）
ＰＱ = ［ｐｑ―Ｕ・Ｖ； ｐＶ＋ｑＵ＋Ｕ×Ｖ］
…（５）
但し、「・」は内積、「×」は外積である。そして、ｐ＝０，ｑ＝０のときのクオータニオンＰ、Ｑの積は下記式（６）のようになり、ＰＱのベクトル成分はＵとＶの外積そのものとなる。
［数６］
ＰＱ = ［―Ｕ・Ｖ； Ｕ×Ｖ］ …（６）
ＰＱ = ［―Ｕ・Ｖ； Ｕ×Ｖ］ …（６）
このような性質をもつクォータニオンという数を利用することで、３次元における回転に関する問題が扱いやすくなることが知られており、３Ｄグラフィックスにおけるオブジェクトの回転や球面補間処理などさまざまに利用されている。
本実施形態の機能コードｑｍｕｌは、このクォータニオン積を計算するためのものである。
本実施形態では、レジスタファイル１６にＡｘ，Ａｙ，Ａｚ，Ａｗの順番に要素Ｘ，Ｙ，Ｚ，Ｗに格納した４次元ベクトルを第１読出しベクトルＲＶ１として、Ｂｘ，Ｂｙ，Ｂｚ，Ｂｗの順番に要素Ｘ，Ｙ，Ｚ，Ｗに格納した４次元ベクトルを第２読出しベクトルＲＶ２として読み出してそれぞれ第１サイズ変更回路２０および第２サイズ変更回路２２においてサイズ処理を行う。
そして、当該サイズ処理によって得られた第１読出しベクトルデータＲＶ１１を第１データ変更回路２４において符号処理して第１読出しベクトルデータＲＶ２１を生成し、こＲを演算回路２８に出力する。
また、当該サイズ処理によって得られた第２読出しベクトルデータＲＶ１２を第２データ変更回路２６において符号処理して第２読出しベクトルデータＲＶ２２を生成し、こＲを演算回路２８に出力する。
そして、演算回路２８において、最初に上記式（４）の第１項（ｉの項）の演算を行う。
次に、同様の演算を、上記式（４）の第２項（ｊの項）、第３項（ｋの項）、並びに第４項（ｗの項）について繰り返し行い、クオータニオンＰ、Ｑの積を算出する。
本実施形態の機能コードｑｍｕｌは、このクォータニオン積を計算するためのものである。
本実施形態では、レジスタファイル１６にＡｘ，Ａｙ，Ａｚ，Ａｗの順番に要素Ｘ，Ｙ，Ｚ，Ｗに格納した４次元ベクトルを第１読出しベクトルＲＶ１として、Ｂｘ，Ｂｙ，Ｂｚ，Ｂｗの順番に要素Ｘ，Ｙ，Ｚ，Ｗに格納した４次元ベクトルを第２読出しベクトルＲＶ２として読み出してそれぞれ第１サイズ変更回路２０および第２サイズ変更回路２２においてサイズ処理を行う。
そして、当該サイズ処理によって得られた第１読出しベクトルデータＲＶ１１を第１データ変更回路２４において符号処理して第１読出しベクトルデータＲＶ２１を生成し、こＲを演算回路２８に出力する。
また、当該サイズ処理によって得られた第２読出しベクトルデータＲＶ１２を第２データ変更回路２６において符号処理して第２読出しベクトルデータＲＶ２２を生成し、こＲを演算回路２８に出力する。
そして、演算回路２８において、最初に上記式（４）の第１項（ｉの項）の演算を行う。
次に、同様の演算を、上記式（４）の第２項（ｊの項）、第３項（ｋの項）、並びに第４項（ｗの項）について繰り返し行い、クオータニオンＰ、Ｑの積を算出する。
以上説明したように、コンピュータ１によれば、単数の命令ｖｍｉｄにより、単位行列データを生成してレジスタファイル１６に書き込むことができる。
これにより、プログラムＰＲＧのコード数を従来に比べて大幅に少なくでき、プログラムＰＲＧの開発負荷を低減できると共に、プログラムＰＲＧの信頼性を高めることができる。さらには、キャッシュメモリを効率的に利用することでプログラムＰＲＧの実行時間を短縮できる。
また、コンピュータ１によれば、バグの発生を抑制できる。
また、クオータニオンＰ、Ｑの演算を単数の命令ｑｍｕｌにより行うことができる。これによっても、プログラムＰＲＧのコード数を従来に比べて大幅に少なくでき、プログラムＰＲＧの開発負荷を低減できると共に、プログラムＰＲＧの信頼性を高めることができる。さらには、キャッシュメモリを効率的に利用することでプログラムＰＲＧの実行時間を短縮できる。
これにより、プログラムＰＲＧのコード数を従来に比べて大幅に少なくでき、プログラムＰＲＧの開発負荷を低減できると共に、プログラムＰＲＧの信頼性を高めることができる。さらには、キャッシュメモリを効率的に利用することでプログラムＰＲＧの実行時間を短縮できる。
また、コンピュータ１によれば、バグの発生を抑制できる。
また、クオータニオンＰ、Ｑの演算を単数の命令ｑｍｕｌにより行うことができる。これによっても、プログラムＰＲＧのコード数を従来に比べて大幅に少なくでき、プログラムＰＲＧの開発負荷を低減できると共に、プログラムＰＲＧの信頼性を高めることができる。さらには、キャッシュメモリを効率的に利用することでプログラムＰＲＧの実行時間を短縮できる。
また、コンピュータ１をＳＩＭＤ型プロセッサで実現する場合に、これらのプロセッサは、内積器と並び替え回路と符号反転をすでに備えているので、それにわずかなリソースを追加することでコンピュータ１を実現できる。
また、機能コードは共通で、要素数を４にするとクォータニオン積、３にすると外積として機能する。そのため、機能コードとして外積とクォータニオン積を別々に割り当てなくてよくいので機能コードを有効利用できる。
また、コンピュータ１によれば、並び替えや符号反転を施したベクトルデータをレジスタ回路に一時的に格納する必要がないので、レジスタ回路の利用効率がよいし、パイプライン技術を用いて第１データ変更回路２４および第２データ変更回路２６と、演算回路２８とを連続的に高速に動かせるようにした場合にも、クォータニオン積での繰り返し回路による演算器の繰り返し実行も同様に連続的に行うことができる。
また、プログラムＰＲＧは、外積やクォータニオン積は関数として実装され、それを関数コールして利用することが多いと考えられるが、本発明では１命令で処理できるので関数コールではなく関数のインライン展開をして高速化してもプログラムサイズの増大が少ない。
また、機能コードは共通で、要素数を４にするとクォータニオン積、３にすると外積として機能する。そのため、機能コードとして外積とクォータニオン積を別々に割り当てなくてよくいので機能コードを有効利用できる。
また、コンピュータ１によれば、並び替えや符号反転を施したベクトルデータをレジスタ回路に一時的に格納する必要がないので、レジスタ回路の利用効率がよいし、パイプライン技術を用いて第１データ変更回路２４および第２データ変更回路２６と、演算回路２８とを連続的に高速に動かせるようにした場合にも、クォータニオン積での繰り返し回路による演算器の繰り返し実行も同様に連続的に行うことができる。
また、プログラムＰＲＧは、外積やクォータニオン積は関数として実装され、それを関数コールして利用することが多いと考えられるが、本発明では１命令で処理できるので関数コールではなく関数のインライン展開をして高速化してもプログラムサイズの増大が少ない。
本発明は上述した実施形態には限定されない。
上述した実施形態では、４ｘ４の単位行列データを生成する場合を例示したが、２ｘ２，３ｘ３などのその他のサイズの単位行列データを生成してもよい。
また、上述した実施形態では、本発明の定数行列データとして、単位行列データを例示したが、それ以外の定数行列データを生成してもよい。
また、上述した実施形態では、第１サイズ変更回路２０および第２サイズ変更回路２２を用いる場合を例示したが、これらの機能を図６および図７に示す第１データ変更回路２４および第２データ変更回路２６に持たせてもよい。
上述した実施形態では、４ｘ４の単位行列データを生成する場合を例示したが、２ｘ２，３ｘ３などのその他のサイズの単位行列データを生成してもよい。
また、上述した実施形態では、本発明の定数行列データとして、単位行列データを例示したが、それ以外の定数行列データを生成してもよい。
また、上述した実施形態では、第１サイズ変更回路２０および第２サイズ変更回路２２を用いる場合を例示したが、これらの機能を図６および図７に示す第１データ変更回路２４および第２データ変更回路２６に持たせてもよい。
本発明は、単数行列データを演算に用いるシステムに適用可能である。
１…コンピュータ、２…命令メモリ、４…プロセッサ、１２…プログラムカウンタ、１４…命令デコーダ、１６…レジスタファイル、１８…繰り返し制御回路、２０…第１サイズ変更回路、２２…第２サイズ変更回路、２４…第１データ変更回路、２６…第２データ変更回路、２８…演算回路、５１…カウンタ、５２…演算制御回路、６１〜６４…セレクタ、６５…要素数制御回路、７１〜７４…セレクタ、８１，８２，８３，８４，８６，８７，８９…セレクタ、８５…絶対値生成回路、８８…符号反転回路、１０１〜１０４…演算モジュール回路、１２１〜１２４…セレクタ
Claims (4)
- 複数のレジスタの各々に、複数の要素データを有する定数ベクトルデータを保持可能なレジスタファイルと、
前記レジスタファイルから読み出される前記定数ベクトルデータに対して処理を実行する生成回路と、
前記レジスタファイルおよび前記生成回路を制御し、前記レジスタファイルに保持されている前記定数ベクトルデータに対する処理を前記生成回路に繰り返し実行させて、当該繰り返し実行による複数の演算結果ベクトルデータを前記レジスタファイルに保持させる制御回路と、
入力される命令をデコードする命令デコーダと
を有し、
前記命令デコーダは、
所定の一の命令として、前記レジスタファイルに保持されている前記定数ベクトルデータに基づく単数行列データを生成する命令をデコードした場合、当該単数行列データの行数に応じた繰り返し回数を前記制御回路に指定し、
前記生成回路は、
前記制御回路による各回の制御において、前記レジスタファイルから読み込んだ前記定数ベクトルデータに対して、各回の制御において指定される要素毎の処理を実行する第１変更回路を有し、前記定数ベクトルデータと同じ数の要素データを有する１行分の前記演算結果ベクトルデータを生成し、
前記レジスタファイルは、
前記単数行列データの行数に応じた繰り返し制御の下で前記生成回路により生成される前記単数行列データの行数分の前記演算結果ベクトルデータを、各回の制御において指定されるレジスタに保持することにより、前記定数ベクトルデータから前記単数行列データを生成する前記所定の一の命令に基づいて生成された前記単数行列データを保持する
コンピュータ。 - 前記レジスタファイルは、
前記複数のレジスタのうちの２つに、前記定数ベクトルデータとして、１つのスカラー値および１つの３次元ベクトルの値を含む４項の第１クォータニオンと、１つのスカラー値および１つの３次元ベクトルの値を含む４項の第２クォータニオンとを保持し、
前記命令デコーダは、
前記所定の一の命令として、前記レジスタファイルに保持されている前記定数ベクトルデータに基づく単数行列データを生成する命令の代わりに、前記第１クォータニオンと前記第２クォータニオンとのクォータニオン積を演算する命令をデコードした場合、前記制御回路に前記繰り返し回数として４を指定し、
前記生成回路は、
前記制御回路による各回の制御において、前記第１クォータニオンに対して各回の制御において指定される項毎の処理を実行して、４項の第１の処理ベクトルデータを生成する前記第１変更回路の他に、
前記制御回路による各回の制御において、前記レジスタファイルから読み込んだ前記第２クォータニオンに対して、各回の制御において指定される項毎の処理を実行して、４項の第２の処理ベクトルデータを生成する第２変更回路と、
前記制御回路による各回の制御において、前記４項の第１の処理ベクトルデータと前記４項の第２の処理ベクトルデータとを、各回の制御で指定される組み合わせで項毎に積算し、当該積算による４項の要素データを有する１行分の前記演算結果ベクトルデータを生成する演算回路と
を有し、
前記レジスタファイルは、
前記制御回路による４回の繰り返し制御において前記演算回路が生成した４行分の前記演算結果ベクトルデータを、各回の制御で指定されるレジスタに保持することにより、前記クォータニオン積の演算に用いる４項分の積算値を保持する
請求項１に記載のコンピュータ。 - 複数のレジスタの各々に、複数の要素データを有する定数ベクトルデータを保持可能なレジスタファイルと、
前記レジスタファイルから読み出される前記定数ベクトルデータに対して処理を実行する生成回路と、
前記レジスタファイルおよび前記生成回路を制御し、前記レジスタファイルに保持されている前記定数ベクトルデータに対する処理を前記生成回路に繰り返し実行させて、当該繰り返し実行による複数の演算結果ベクトルデータを前記レジスタファイルに保持させる制御回路と、
入力される命令をデコードする命令デコーダと
を有するコンピュータにおけるデータ処理方法であって、
前記命令デコーダが、所定の一の命令として、前記レジスタファイルに保持されている前記定数ベクトルデータに基づく単数行列データを生成する命令をデコードして、当該単数行列データの行数に応じた繰り返し回数を前記制御回路に指定する第１工程と、
前記生成回路が、前記制御回路による各回の制御において、前記レジスタファイルから読み込んだ前記定数ベクトルデータに対して、各回の制御において指定される要素毎の処理を実行する第１変更回路を用いて、前記定数ベクトルデータと同じ数の要素データを有する１行分の前記演算結果ベクトルデータを生成する第２工程と、
前記レジスタファイルが、前記単数行列データの行数に応じた繰り返し制御の下で前記生成回路により生成される前記単数行列データの行数分の前記演算結果ベクトルデータを、各回の制御において指定されるレジスタに保持することにより、前記定数ベクトルデータから前記単数行列データを生成する前記所定の一の命令に基づいて生成された前記単数行列データを保持する第３工程と
を有するデータ処理方法。 - 複数のレジスタの各々に、複数の要素データを有する定数ベクトルデータを保持可能なレジスタファイルと、
前記レジスタファイルから読み出される前記定数ベクトルデータに対して処理を実行する生成回路と、
前記レジスタファイルおよび前記生成回路を制御し、前記レジスタファイルに保持されている前記定数ベクトルデータに対する処理を前記生成回路に繰り返し実行させて、当該繰り返し実行による複数の演算結果ベクトルデータを前記レジスタファイルに保持させる制御回路と、
入力される命令をデコードする命令デコーダと
を有するコンピュータに、
前記命令デコーダが、所定の一の命令として、前記レジスタファイルに保持されている前記定数ベクトルデータに基づく単数行列データを生成する命令をデコードして、当該単数行列データの行数に応じた繰り返し回数を前記制御回路に指定する第１の手順と、
前記生成回路が、前記制御回路による各回の制御において、前記レジスタファイルから読み込んだ前記定数ベクトルデータに対して、各回の制御において指定される要素毎の処理を実行する第１変更回路を用いて、前記定数ベクトルデータと同じ数の要素データを有する１行分の前記演算結果ベクトルデータを生成する第２の手順と、
前記レジスタファイルが、前記単数行列データの行数に応じた繰り返し制御の下で前記生成回路により生成される前記単数行列データの行数分の前記演算結果ベクトルデータを、各回の制御において指定されるレジスタに保持することにより、前記定数ベクトルデータから前記単数行列データを生成する前記所定の一の命令に基づいて生成された前記単数行列データを保持する第３の手順と
を実行させるプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004348625A JP4696540B2 (ja) | 2004-12-01 | 2004-12-01 | コンピュータ、データ処理方法およびプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004348625A JP4696540B2 (ja) | 2004-12-01 | 2004-12-01 | コンピュータ、データ処理方法およびプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006155490A JP2006155490A (ja) | 2006-06-15 |
| JP4696540B2 true JP4696540B2 (ja) | 2011-06-08 |
Family
ID=36633670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004348625A Expired - Fee Related JP4696540B2 (ja) | 2004-12-01 | 2004-12-01 | コンピュータ、データ処理方法およびプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4696540B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9367496B2 (en) | 2007-02-28 | 2016-06-14 | Nec Corporation | DMA transfer device and method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61169923A (ja) * | 1985-01-23 | 1986-07-31 | Hitachi Ltd | デ−タ処理システム |
| JPH04293160A (ja) * | 1991-03-20 | 1992-10-16 | Fujitsu Ltd | 総和演算回路制御方式 |
| JPH08153001A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | マイクロコンピュータの複数レジスタ初期化方法 |
-
2004
- 2004-12-01 JP JP2004348625A patent/JP4696540B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006155490A (ja) | 2006-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7725520B2 (en) | Processor | |
| US11797302B2 (en) | Generalized acceleration of matrix multiply accumulate operations | |
| CN109240746B (zh) | 一种用于执行矩阵乘运算的装置和方法 | |
| JP3889069B2 (ja) | プログラマブルプロセッサ、前記プログラマブルプロセッサを用いてデジタル信号処理を行なうための方法およびその改良 | |
| US8595280B2 (en) | Apparatus and method for performing multiply-accumulate operations | |
| US8904152B2 (en) | Efficient complex multiplication and fast fourier transform (FFT) implementation on the ManArray architecture | |
| JP4064989B2 (ja) | パック・データの乗加算演算を実行する装置 | |
| US11816481B2 (en) | Generalized acceleration of matrix multiply accumulate operations | |
| CN107315717B (zh) | 一种用于执行向量四则运算的装置和方法 | |
| JP2020508513A (ja) | データ処理装置における拡大算術計算 | |
| JP6712052B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
| JP4696540B2 (ja) | コンピュータ、データ処理方法およびプログラム | |
| US20070198811A1 (en) | Data-driven information processor performing operations between data sets included in data packet | |
| Watkins et al. | A memory controller with an integrated graphics processor | |
| CN110060195B (zh) | 一种数据处理的方法及装置 | |
| JP2018521422A (ja) | ベクトル長クエリ命令 | |
| CN110914800B (zh) | 基于寄存器的复数处理 | |
| JP3441847B2 (ja) | データメモリを有するプロセッサ | |
| CN115993951A (zh) | 用于重用乘法累加运算的矩阵乘法的装置、方法和系统 | |
| JP2022131311A (ja) | ベクトル演算装置、ベクトル演算方法及びプログラム | |
| JPWO2021160300A5 (ja) | ||
| JPH09325953A (ja) | プロセッサおよびデータ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
| LAPS | Cancellation because of no payment of annual fees |