JP2018521422A - ベクトル長クエリ命令 - Google Patents
ベクトル長クエリ命令 Download PDFInfo
- Publication number
- JP2018521422A JP2018521422A JP2018503589A JP2018503589A JP2018521422A JP 2018521422 A JP2018521422 A JP 2018521422A JP 2018503589 A JP2018503589 A JP 2018503589A JP 2018503589 A JP2018503589 A JP 2018503589A JP 2018521422 A JP2018521422 A JP 2018521422A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- instruction
- value
- scaled
- query instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 3
- 238000004590 computer program Methods 0.000 claims 1
- 230000004044 response Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
Claims (15)
- ベクトル処理動作を行うための処理回路と、
前記ベクトル処理動作を行うように前記処理回路を制御するための制御信号を生成するためにプログラム命令をデコードするためのデコーダ回路と、を備える、データを処理するための装置であって、
前記デコーダ回路が、スケーリングされたベクトル長クエリ命令により指定された可変のベクトル要素サイズについてのベクトル内の要素の数に、前記スケーリングされたベクトル長クエリ命令により指定されたスケーリング値を乗じたものに依存する結果値を返すように前記処理回路を制御するように、前記スケーリングされたベクトル長クエリ命令に応答する装置。 - 前記スケーリング値が、前記スケーリングされたベクトル長クエリ命令内にエンコードされた整数定数値である、請求項1に記載の装置。
- 前記スケーリング値が、両端を含む1〜8に及ぶ範囲内である、請求項1および2のいずれか一項に記載の装置。
- 前記ベクトル要素サイズが、8ビット、16ビット、32ビット、および64ビットのうちの1つから選択される、請求項1〜3のいずれか一項に記載の装置。
- 前記スケーリングされたベクトル長クエリ命令が、1つ以上のさらなるパラメータを含み、前記処理回路により返される前記結果値が、前記1つ以上のさらなるパラメータに依存する、請求項1〜4のいずれか一項に記載の装置。
- 前記1つ以上のさらなるパラメータが、前記装置により使用される前記ベクトル長がそれを条件として決定されるベクトルパターン制約を含む、請求項5に記載の装置。
- 前記ベクトルパターン制約が、前記要素の数が、
指定された値Mの倍数でもある、前記装置により提供される最大値と、
2の累乗でもある、前記装置により提供される最大値と、
前記装置により提供される最大値と、
のうちの1つであると指定する、請求項6に記載の装置。 - 前記スケーリングされたベクトル長クエリ命令が、前記要素の数に前記スケーリング値を乗じたものに依存する計数結果値を返す、スケーリングされた計数命令である、請求項1〜7のいずれか一項に記載の装置。
- 前記スケーリングされたベクトル長クエリ命令が、インクリメントされるべき入力値に依存するインクリメント結果値を返す、スケーリングされたインクリメント命令である、請求項1〜8のいずれか一項に記載の装置。
- 前記スケーリングされたベクトル長クエリ命令が、デクリメントされるべき入力値に依存するデクリメント結果値を返す、スケーリングされたデクリメント命令である、請求項1〜9のいずれか一項に記載の装置。
- 前記ベクトル処理回路が、前記結果値を少なくとも部分的に決定するために、前記スケーリング値に依存してアドレス指定されるルックアップテーブルを含む、請求項1〜10のいずれか一項に記載の装置。
- 前記ルックアップテーブルが、前記1つ以上のさらなるパラメータに依存してアドレス指定される、請求項5および請求項11に記載の装置。
- ベクトル処理動作を行うための処理手段と、
前記ベクトル処理動作を行うように前記処理回路を制御するための制御信号を生成するためにプログラム命令をデコードするための、デコーダ手段と、を備える、データを処理するための装置であって、
前記デコーダ手段が、スケーリングされたベクトル長クエリ命令により指定された可変のベクトル要素サイズについてのベクトル内の要素の数に、前記スケーリングされたベクトル長クエリ命令により指定されたスケーリング値を乗じたものに依存する結果値を返すように前記処理手段を制御するように、前記スケーリングされたベクトル長クエリ命令に応答する装置。 - スケーリングされたベクトル長クエリ命令により指定された可変のベクトル要素サイズについてのベクトル内の要素の数に、前記スケーリングされたベクトル長クエリ命令により指定されたスケーリング値を乗じたものに依存する結果値を返すように処理回路を制御するように、前記スケーリングされたベクトル長クエリ命令をデコードすることを含む、データを処理する方法。
- 請求項1〜12のいずれか一項に記載の装置に対応する仮想マシン実行環境を提供するようにコンピュータを制御するための、非一時的な記憶媒体上に記憶されたコンピュータプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP15386026.7 | 2015-07-31 | ||
EP15386026.7A EP3125109B1 (en) | 2015-07-31 | 2015-07-31 | Vector length querying instruction |
PCT/EP2016/064500 WO2017021055A1 (en) | 2015-07-31 | 2016-06-23 | Vector length querying instruction |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018521422A true JP2018521422A (ja) | 2018-08-02 |
JP6818010B2 JP6818010B2 (ja) | 2021-01-20 |
Family
ID=54140382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018503589A Active JP6818010B2 (ja) | 2015-07-31 | 2016-06-23 | ベクトル長クエリ命令 |
Country Status (8)
Country | Link |
---|---|
US (1) | US11314514B2 (ja) |
EP (1) | EP3125109B1 (ja) |
JP (1) | JP6818010B2 (ja) |
KR (1) | KR102586258B1 (ja) |
CN (1) | CN107851022B (ja) |
IL (1) | IL256403B (ja) |
TW (1) | TWI721999B (ja) |
WO (1) | WO2017021055A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170046168A1 (en) * | 2015-08-14 | 2017-02-16 | Qualcomm Incorporated | Scalable single-instruction-multiple-data instructions |
US11269636B2 (en) * | 2019-05-27 | 2022-03-08 | Texas Instmments Incorporated | Look-up table write |
CN110333857B (zh) * | 2019-07-12 | 2023-03-14 | 辽宁工程技术大学 | 一种基于约束规划的自定义指令自动识别方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6133547A (ja) * | 1984-07-25 | 1986-02-17 | Fujitsu Ltd | ベクトル・レジスタのオ−バフロ−情報通知方式 |
US20110145543A1 (en) * | 2009-12-15 | 2011-06-16 | Sun Microsystems, Inc. | Execution of variable width vector processing instructions |
US20140289502A1 (en) * | 2013-03-19 | 2014-09-25 | Apple Inc. | Enhanced vector true/false predicate-generating instructions |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4745547A (en) * | 1985-06-17 | 1988-05-17 | International Business Machines Corp. | Vector processing |
US5537606A (en) * | 1995-01-31 | 1996-07-16 | International Business Machines Corporation | Scalar pipeline replication for parallel vector element processing |
NO20004869D0 (no) * | 2000-09-28 | 2000-09-28 | Torbjoern Rognes | Metode for hurtig optimal lokal sekvensjustering ved bruk av parallell prosessering |
US6788303B2 (en) * | 2001-02-27 | 2004-09-07 | 3Dlabs Inc., Ltd | Vector instruction set |
US20040073773A1 (en) * | 2002-02-06 | 2004-04-15 | Victor Demjanenko | Vector processor architecture and methods performed therein |
US9170812B2 (en) * | 2002-03-21 | 2015-10-27 | Pact Xpp Technologies Ag | Data processing system having integrated pipelined array data processor |
US8966223B2 (en) * | 2005-05-05 | 2015-02-24 | Icera, Inc. | Apparatus and method for configurable processing |
US7725624B2 (en) | 2005-12-30 | 2010-05-25 | Intel Corporation | System and method for cryptography processing units and multiplier |
CN101535945A (zh) * | 2006-04-25 | 2009-09-16 | 英孚威尔公司 | 全文查询和搜索系统及其使用方法 |
GB2464292A (en) | 2008-10-08 | 2010-04-14 | Advanced Risc Mach Ltd | SIMD processor circuit for performing iterative SIMD multiply-accumulate operations |
US10175990B2 (en) * | 2009-12-22 | 2019-01-08 | Intel Corporation | Gathering and scattering multiple data elements |
US20110158310A1 (en) * | 2009-12-30 | 2011-06-30 | Nvidia Corporation | Decoding data using lookup tables |
CN101901248B (zh) | 2010-04-07 | 2012-08-15 | 北京星网锐捷网络技术有限公司 | 一种布隆过滤器的生成、更新以及查询元素方法和装置 |
JP5699554B2 (ja) * | 2010-11-11 | 2015-04-15 | 富士通株式会社 | ベクトル処理回路、命令発行制御方法、及びプロセッサシステム |
US9092227B2 (en) * | 2011-05-02 | 2015-07-28 | Anindya SAHA | Vector slot processor execution unit for high speed streaming inputs |
CN107545066B (zh) | 2011-12-08 | 2021-01-15 | 甲骨文国际公司 | 用于在易失性存储器内保持关系型数据的列向量的技术 |
WO2013095558A1 (en) * | 2011-12-22 | 2013-06-27 | Intel Corporation | Method, apparatus and system for execution of a vector calculation instruction |
US9557993B2 (en) * | 2012-10-23 | 2017-01-31 | Analog Devices Global | Processor architecture and method for simplifying programming single instruction, multiple data within a register |
CN103105775B (zh) | 2012-12-17 | 2014-04-16 | 清华大学 | 基于序优化与在线核极限学习机的分层迭代优化调度方法 |
US20140189310A1 (en) | 2012-12-27 | 2014-07-03 | Nvidia Corporation | Fault detection in instruction translations |
CN103020018B (zh) | 2012-12-27 | 2015-09-30 | 南京师范大学 | 一种基于多维伪随机序列的压缩感知矩阵构造方法 |
US9282014B2 (en) * | 2013-01-23 | 2016-03-08 | International Business Machines Corporation | Server restart management via stability time |
US10437600B1 (en) * | 2017-05-02 | 2019-10-08 | Ambarella, Inc. | Memory hierarchy to transfer vector data for operators of a directed acyclic graph |
-
2015
- 2015-07-31 EP EP15386026.7A patent/EP3125109B1/en active Active
-
2016
- 2016-06-23 WO PCT/EP2016/064500 patent/WO2017021055A1/en active Application Filing
- 2016-06-23 US US15/741,303 patent/US11314514B2/en active Active
- 2016-06-23 KR KR1020187003457A patent/KR102586258B1/ko active IP Right Grant
- 2016-06-23 CN CN201680044118.1A patent/CN107851022B/zh active Active
- 2016-06-23 JP JP2018503589A patent/JP6818010B2/ja active Active
- 2016-07-20 TW TW105122825A patent/TWI721999B/zh active
-
2017
- 2017-12-19 IL IL256403A patent/IL256403B/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6133547A (ja) * | 1984-07-25 | 1986-02-17 | Fujitsu Ltd | ベクトル・レジスタのオ−バフロ−情報通知方式 |
US20110145543A1 (en) * | 2009-12-15 | 2011-06-16 | Sun Microsystems, Inc. | Execution of variable width vector processing instructions |
US20140289502A1 (en) * | 2013-03-19 | 2014-09-25 | Apple Inc. | Enhanced vector true/false predicate-generating instructions |
Also Published As
Publication number | Publication date |
---|---|
KR102586258B1 (ko) | 2023-10-10 |
TW201717051A (zh) | 2017-05-16 |
EP3125109A1 (en) | 2017-02-01 |
CN107851022B (zh) | 2022-05-17 |
TWI721999B (zh) | 2021-03-21 |
KR20180037961A (ko) | 2018-04-13 |
WO2017021055A1 (en) | 2017-02-09 |
EP3125109B1 (en) | 2019-02-20 |
US20180196673A1 (en) | 2018-07-12 |
JP6818010B2 (ja) | 2021-01-20 |
IL256403A (en) | 2018-02-28 |
CN107851022A (zh) | 2018-03-27 |
US11314514B2 (en) | 2022-04-26 |
IL256403B (en) | 2019-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107851016B (zh) | 向量算术指令 | |
JP6818010B2 (ja) | ベクトル長クエリ命令 | |
JP6874262B2 (ja) | ベクトル被演算子ビットサイズの制御 | |
JP7186212B2 (ja) | データ処理装置におけるベクトル・インタリーブ | |
JP7377208B2 (ja) | データ処理 | |
TWI752068B (zh) | 一種運算裝置及其操作方法 | |
GB2617829A (en) | Technique for handling data elements stored in an array storage | |
WO2023199014A1 (en) | Technique for handling data elements stored in an array storage | |
JP5263498B2 (ja) | 信号処理プロセッサ及び半導体装置 | |
JP5263497B2 (ja) | 信号処理プロセッサ及び半導体装置 | |
JP5311008B2 (ja) | 信号処理プロセッサ及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6818010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |