JP4685797B2

JP4685797B2 - 非準静的整流回路

Info

Publication number: JP4685797B2
Application number: JP2006549371A
Authority: JP
Inventors: ロッツォル，ロバート・アール; ディムラー，クラウス
Original assignee: OrganicID Inc
Current assignee: OrganicID Inc
Priority date: 2004-01-15
Filing date: 2005-01-05
Publication date: 2011-05-18
Anticipated expiration: 2025-01-05
Also published as: JP2007528688A; WO2005070016A2; US20050156656A1; WO2005070016A3; EP1719249A4; EP1719249A2

Description

発明の背景
本出願は、２００４年１月１５日に出願された米国仮出願第６０／５３６，６０３号“ポリマー電子処理におけるＲＦＩＤタグの設計の回路構成”と、２００４年１月２７日に出願された米国仮出願第６０／５３９，６１１号“ＲＦＩＤ有機処理方法”と、２００４年１月２７日に出願された米国仮出願第６０／５３９，６１２号“ＲＦＩＤ有機回路設計”と、２００４年１月２７日に出願された米国仮出願第６０／５３９，６１０号“ＲＦＩＤ有機フレキソ印刷プリントライン方法”からの優先権を主張する、２００４年９月２１日に出願された米国本出願第１０／９４５，７７５号に関連し、また優先権を主張する。これら５つ全ての出願の開示は、参照することによりその全体がここに具体的に組み込まれる
１．発明の分野
本発明は有機トランジスタに関するもので、より具体的には、有機トランジスタの制能制限を所与として、使用に適した整流回路および整流方法に関するものである。

２．関連技術の説明
有機ＭＯＳトランジスタは、動作においてシリコン金属酸化物半導体トランジスタと類似する。構成における大きな違いは、より一般的な無機シリコンＭＯＳデバイスで用いられるシリコン層と異なり、有機ＭＯＳトランジスタが、半導体有機ポリマー膜の薄い層を用いてデバイスの半導体としての機能を果たすことである。

ここで図１を参照すると、トップゲートのボトムコンタクト型の有機ＭＯＳトランジスタ１００の断面図が示される。金属領域１２２が、絶縁基板１１２上に積層され、有機ＭＯＳデバイス１００のゲート１２２を形成する。薄い誘電体領域１２０が、ゲート領域１２２の上に配置されてそれを他の層から電気的に隔離し、ＭＯＳゲート絶縁体の機能を果たす。金属導電体１１８および１１６が、ゲート金属１２２と重なる導電体１１６と１１８との間にギャップ１２４が存在するように、ゲート領域１２２の上の誘電体領域１２０上に形成される。ギャップ１２４はトランジスタ１００のチャネル領域として知られる。有機半導体物質１１４の薄膜が、誘電体領域１２０上に、金属導電体１１６と１１８の少なくとも一部分を覆って積層される。ゲート１２２とソース１１８の間に印加される電圧は、半導体領域１２４と誘電体１２０の間の界面の近くのギャップ領域１２４内の有機半導体膜１１４の抵抗を変化させる。このことは“電界効果”と定義される。他の電圧がソース１１８とドレイン１１６との間に印加される時、ゲート-ソース間電圧とドレイン-ソース間電圧の両方に依存する値の電流が、ドレインとソースの間を流れる。

有機トランジスタ２００はまた、図２に示されるようなトップゲートのトップコンタクト構造として構成されてもよい。導電層２２２が基板２１２上に積層され、パターン形成される。誘電体層２２０が導電層２２２上に積層される。半導体物質２１４の薄膜が誘電体層２２０の上に積層される。導電膜が有機半導体２１４上に積層され、パターン形成されて、下にあるゲート金属層２２４に重なるギャップ２２４が存在するように、導電ソースおよびドレインの領域２１６および２１８を形成する。ギャップ２２４はトランジスタ２００のチャネル領域として知られる。電界効果を通じて、電圧がゲート導電体２２２とのソース２１８との間に印加され、半導体領域２２４と誘電体２２０との間の界面の近くのギャップ領域２２４内の有機半導体２１４の抵抗を変化させる。他の電圧がソース２１８とドレイン２１６との間に印加される時、ゲート-ソース間電圧とドレイン-ソース間電圧の両方に依存する値の電流が、ドレインとソースの間を流れる。

有機トランジスタ３００はまた、図３に示されるようなトップゲート構造として構成されてもよい。導電膜が絶縁基板３１２上に積層され、パターン形成されて、導電領域３１８および３１６を形成する。これら導電領域のうちの１つはソース３１８として、もう１つはドレイン３１６として知られている。それらの間のギャップ３２４はトランジスタ３００のチャネル領域として知られている。これらの導電領域の上に、ギャップ３２４の全体と導電領域ソース３１８およびドレイン３１６の少なくとも一部分が覆われるように、薄い有機半導体層が積層される。誘電体層３２０が半導体層３２０の上に積層される。下にあるギャップ３２４において、およびソース３１８とドレイン３１６の少なくとも一部分とが覆われるように、導電層３２２が積層され、パターン形成される。ゲート３２０とソース３１８との間に電圧が印加されると、電界効果が、半導体３２０と誘電体３２０との間の界面近くのギャップ３２４内部の有機半導体３２０の抵抗を減少させるであろう。その他の電圧がソース３１８とドレイン３１６との間に印加される場合、電流がソース３１８とドレイン３１６との間を流れ、その値はゲート３００とソース３１８との間の電圧
に依存する。

これら全ての構造において、ゲート導電体がチャネル領域ギャップおよびソースとドレインの少なくとも一部分に重なる限り、全ての層はパターン形成されてよく、有機半導体と誘電体とは、ゲート導電体とソース／ドレイン導電体が電気的に隔離されるように配置される。

有機半導体物質はしばしば、ポリマー、低分子量、もしくはハイブリッドに分類される。ペンタセン、ヘシチフェン、ＴＰＤ、およびＰＢＤが低分子量の例である。ポリチオフェン、パラチニレンビニレン、およびポリフェニレンエチレンがポリマー半導体の例である。ポリビニルカルバゾールがハイブリッド物質の例である。これらの物質は絶縁体もしくは導電体として分類されない。有機半導体は、無機半導体におけるバンド理論に類似の用語で説明できるような方法で振る舞う。しかし、有機半導体内に電荷キャリヤを発生させる実際の方法は、無機半導体と大幅に異なる。シリコンなどの無機半導体においては、キャリヤは、異なる価数の原子を母体結晶格子に導入することで生成され、その量は伝導帯に注入されたキャリヤ数として記され、その動作は波動ベクトルｋとして示すことができる。有機半導体においては、キャリヤは、p電子と呼ばれる弱く結合した電子が非局在化されて、もともとその電子を発生させた原子から比較的遠い距離を移動するある物質内に、炭素分子のハイブリッド形成により発生する。この効果は、共役分子もしくはベンゼン環構造を含む物質において、とりわけ顕著である。非局在化のため、これらのp電子は伝導帯にあるものと大まかに記されてよい。この構造は、低い電荷の移動度を発生させ、電荷の移動度とは、これらのキャリヤが半導体の中を動くことのできるスピードを記す量であり、無機半導体と比較して有機半導体の格段に低い電流特性という結果を生じる。

低い移動度に加えて、キャリヤ発生の化学反応は、有機ＭＯＳトランジスタと無機半導体における動作の間の他の決定的な違いを引き起こす。無機半導体の一般的な動作において、チャネル領域の抵抗は、半導体内に少数派として存在するタイプの電荷からなる電荷キャリヤから構成される“反転層”により変化する。シリコンバルクは、伝導に用いられるものと比較して反対のタイプのキャリヤでドーピングされる。たとえば、ｐ型無機半導体はｎ型半導体でつくられるが、ホールとも呼ばれるｐ型キャリヤを用い、ソースとドレイン間の電流を伝導させる。しかし、有機半導体の一般的な動作において、チャネル領域の抵抗は、半導体内に多数派として存在するタイプの電荷からなる電荷キャリヤから構成される“蓄積層”によって変化する。たとえば、ＰＭＯＳ有機トランジスタはＰ型半導体とｐ型キャリヤ、つまりホールを用い、一般的な動作において電流を発生させる。

一般的な有機トランジスタにおける動作を充分に理解するために、“非準静的ＭＯＳト
ランジスタ動作”が説明されなければならない。有機および無機のＭＯＳトランジスタは通常、ゲート-ソース間電圧を印加すると、デバイスのソースとドレイン間に即時に電流が流れると考えられる。このことは“準静的”条件と呼ばれ、大変シンプルなＭＯＳデバイスの過渡効果モデルの開発を可能にする。しかしこの条件は、入力電圧特性における変化に応じてレスポンスが即座であると考えられるのに充分なだけ電荷キャリヤが移動できる場合にのみ当てはまる。この条件は、トランジスタが電荷キャリヤの最大周波数レスポンスよりも大幅に低い動作周波数で動作する場合にのみ当てはまる。このことが、無機半導体を用いるほとんどの一般的な適用に関して当てはまる一方、高速で動作する有機トランジスタに関しては当てはまらない。ゲート-ソース間電圧の印加と電流を発生させる電荷キャリヤの動作との間に顕著な遅延がある場合、これらの電荷キャリヤの過渡的挙動を考慮に入れる必要がある。

この遅延は２つの要素を有する：電流の流れのない期間と、一定に安定した電流の流れが形成されるまで電流の流れが増加する期間とである。このことは図４に示される。図４のタイミング図は、ゲート電圧パルス４２４と、従来のシリコンＭＯＳトランジスタに見られるような準静的ドレイン電流パルス４２８と、高速で動作する有機トランジスタに見られるような“非準静的”ドレイン電流パルス４２６とを含む。電流がそれ以上増加しないポイントを超えた電圧パルス４２６を参照すると、デバイスは準静的（“ＱＳ”）挙動を有する。遅延領域は非準静的（“ＮＱＳ”）挙動を形作る。この遅延は一般的に、１００ピコ秒以上のパルス周期で動作するシリコンＭＯＳ回路に関しておよそ数ピコ秒であるため、この領域は通常無視される。この場合、ＮＱＳ遅延は一般的なシリコンＭＯＳ回路の注目している信号周期に対して重要でないため、非準静的挙動は無視してよい。有機トランジスタにおいて、この遅延はおよそ１０ナノ秒であり、したがって、トランジスタが数１００キロヘルツ以上の帯域で動作する時、この効果を説明することが必要である。トランジスタのユニティゲイン周波数は、トランジスタが入力電圧と等しい出力電圧を有するところの動作の周波数として定義される。トランジスタがこれより低い周波数で動作する場合、出力電圧は入力電圧より大きくなるであろう。トランジスタがこれより高い周波数で動作する場合、トランジスタのゲインはユニティよりも低く、それは出力電圧が入力電圧よりも低いことを意味する。ユニティゲインは常に、非準静的挙動が観測でき、かつ無視できない効果を生じる周波数を大幅に下回る。

有機トランジスタは無機トランジスタよりも大変低い性能を有するが、有機トランジスタを製造する材料および加工技術は、無機トランジスタを製造するのに用いられる材料および加工技術よりも大幅に安い。したがって、有機トランジスタ技術は、低いコストが求められ、低い性能が許容できる場合に適用される。したがって、有機トランジスタの効果的性能が増加するにつれ、有機トランジスタ技術の適用数もまた増加する。このタイプの適用の例は無線ＩＣ（ＲＦＩＤ）タグである。ＲＦＩＤタグは任意の周波数において作成されることができるが、一般的な適用で用いられる周波数帯域を用いるＲＦＩＤタグを作成することが望ましい。ＲＦＩＤタグに関するこのような一般的な周波数のひとつは１３．５６Ｍｈｚであり、これは有機トランジスタのユニティゲイン周波数を大きく上回り、非準静的挙動が考慮に入れられる必要のある帯域の同波数である。

したがって求められるのは、非準静的挙動を考慮に入れる必要のあるユニティゲインバンド幅を大きく上回る周波数で有機トランジスタを動作させて使用する、整流器などの実用的な回路である。

発明の概要
本発明によると非静電的ＭＯＳ整流回路は、４つの有機ＰＭＯＳトランジスタを用いる
ブリッジ整流構成と、差動入力信号を誘起するアンテナコイルと、アンテナ共振キャパシタと、整流出力信号をフィルタリングする出力キャパシタとを用いる。ＶＳＳもしくは接地接続トランジスタは、トランジスタチャネルのコイル側のゲート接続とダイオード接続される。ＶＤＤ接続トランジスタは、コイルに接続された反対のＶＤＤ接続トランジスタドレインと接続したゲートを有する。接地接続トランジスタは、関連するコイルターミナル電圧が接地に対して負の場合はいつでも導通する。結果として、瞬間的に負のコイルターミナルのコイル電圧は接地レベルに近づく。ＶＤＤ接続トランジスタは、関連するコイルターミナル電圧が出力キャパシタの電圧よりも大きい場合はいつでも電流を導通する。この働きは、ピーク交流コイル電圧に近づき、接地に対して正になる出力電圧をもたらす。本発明の一実施形態によるこの構成は、全波整流をもたらす。負荷への電流の流れにより、各トランジスタを通じて電圧のロスがある。トランジスタゲートは全てコイルに接続され、それによって、アンテナコイルとアンテナ共振キャパシタンスから構成される無線周波数並列共振ネットワークのキャパシタンスの一部となっている。トランジスタゲートはそこで、無線周波数信号のレートでスイッチされ、共振ネットワークのフルの信号電圧を実現する。しかし現在の有機トランジスタは、所望の動作周波数において、遷移周波数（ｆ_Ｔ）が大変低いため、信号ロスを示す。この条件により、これらのデバイスの動作は、トランジスタの非準静的挙動に基づく。トランジスタのゲート電圧がそのしきい値電圧を越えると、チャネルが形成されるのに有限時間が必要とされる。本発明の一実施形態において、予期されたチャネル形成時間は１０から３０ナノ秒である。チャネルが形成されると、トランジスタチャネルに沿って配分されたキャパシタンスにより、大まかなＲＣ時定数とともに電流が徐々に増し始める。各ＡＣコイル電圧ピークの間、負荷により必要とされる電流量が極めて小さく、チャネル形成時間がコイルの１３．５６ＭＨｚ無線周波数の半周期により決定される３６．９ナノ秒より短いため、本発明の回路は整流器として動作する。

本発明は、同じ参照番号が同様の要素を示す添付の図面において、一例として、限定することなく説明される。

詳細な説明
ここで図５を参照すると、本発明の第１実施形態による整流回路５３０は、アンテナコイル５３２から差動入力信号を受信する第１および第２の入力端子と、キャパシタ５３４によりフィルタリングされた整流出力信号を提供する出力端子とを含む。キャパシタ５３６は第１および第２の入力端子の間に接続される。第１のダイオード接続ＰＭＯＳトランジスタＭ１は第１入力端子と接地の間に接続され、第２のダイオード接続ＰＭＯＳトランジスタＭ２は第２入力端子と接地の間に接続され、第３のＰＭＯＳＭ３トランジスタは、出力端子に接続されたソースと、第２入力端子に接続されたゲートと、第１入力端子に接続されたドレインとを有し、第４のＰＭＯＳトランジスタＭ４は、出力端子に接続されたソースと、第１入力端子に接続されたゲートと、第２入力端子に接続されたドレインとを有する。

有機ＭＯＳトランジスタを用いて構成されたＲＦＩＤ整流回路５３０のトランジスタは、従来のシリコンベースの回路のように、信号周波数においてゲインをもつ必要はない。さらに、トランジスタのゲートへの信号駆動は、並列同調インダクタ-キャパシタネットワークから電圧モードにある。ゲートのキャパシタンスは、同調ネットワーク全体のキャパシタンスに吸収される。その結果、ゲート電圧は、ネットワークのＱまたは品質係数に基づいて大きくなりうる。整流回路５３０の目的は、キャパシタ電圧を入力交流（ＡＣ）信号のピーク電圧と等しくするべく、キャパシタ５３４に適切な方向の電流を充電することである。

非準静的な整流動作が、図６のタイミング図に示される。交流正弦波の入力電圧が、最上部の波形６４０に示される。第２の波形６４２は、出力キャパシタ６３４における遅延整流電圧レスポンスを示す。第３の波形６４４は、遅延トランジスタ電流レスポンスを示す（非準静的“ＮＱＳ”動作）。ＮＱＳ効果のない理想的な動作（“ＱＳ”動作）は、整流トランジスタをして、ポイント６４６において入力される正弦波のピークの直前に電流を通させるであろう。有機トランジスタはそうしないで、ＮＱＳ遅延６４８が起こるまで電流を通さない。これはやはりピーク整流であるが、出力電圧はＮＱＳ効果のない回路の出力電圧と比較して低い。

本発明の方法を用いる整流器の電圧降下は、ＶＳＳ（図５のＭ１およびＭ２）のダイオード接続トランジスタの電圧降下と、ＶＤＤ（図５のＭ３およびＭ４）にスイッチ接続されたデバイスにわたるずっと小さな電圧降下と、の和であると定義される。

図５に示されるもの以外に、代替的な回路構成を用いてもよい。ここで図７を参照すると、整流器７５０は、全ての有機ＰＭＯＳトランジスタがＮＭＯＳデバイスで置き換えられる“ａｌｌ-ＮＭＯＳ”回路構成を用い、ＶＤＤおよびＶＳＳ（接地）接続が交換される。すなわち、トランジスタＭ３およびＭ４は現在、ダイオード接続トランジスタであり、トランジスタＭ１およびＭ２は現在、スイッチ接続トランジスタである。トランジスタＭ３およびＭ４はＶＤＤに接続され、トランジスタＭ１およびＭ２はＶＳＳ（接地）に接続される。その結果は、図５に示されるａｌｌ-ＰＭＯＳ回路５３０と機能的に同等な回路７５０である。パラメトリック性能は現在、ＮＭＯＳトランジスタの多様な性質と関連し、たとえば整流器の電圧降下はＮＭＯＳトランジスタのしきい電圧に関連する。有機ＮＭＯＳトランジスタは、前述したＰＭＯＳデバイスと同様に、高励起周波数に関して非準静的モードで動作する。

ここで図８を参照すると、ＶＳＳと入力端子との間に接続されたスイッチ接続有機ＮＭＯＳトランジスタＭ１およびＭ２と、ＶＤＤと入力端子との間に接続されたスイッチ接続有機ＰＭＯＳトランジスタＭ３およびＭ４とを有する、ＣＭＯＳスイッチ接続整流器８６０が示される。本発明の本実施形態において、整流器の電圧降下は、ＰＭＯＳスイッチ電圧降下とＮＭＯＳスイッチ電圧降下との和に関連する。スイッチ電圧降下は、図５および図７における実施において必要とされるダイオード接続電圧降下と比べてずっと小さい。したがって、結果として得られる図８の整流器の電圧降下は他の実施における電圧降下よりも小さい。

それぞれ図５、７および８の整流回路５３０、７５０および８６０を、準静的モードで動作するシリコンベースのトランジスタを用いる前述のアプローチと比較すると、数多くの相違がある。まず１番目に、本発明で用いられる有機トランジスタは、トランジスタが零のゲート-ソース間電圧で電流を導くようなしきい値を有する。２番目に、有機装置は、チャネル電流の流れを起こすのに充分なゲート-ソース間電圧の印加の直後に、電流を導くことができない。３番目に、有機トランジスタの移動度は大変低く、シリコンなどの他の半導体技術の移動度と比較してずっと少ない。４番目に、有機トランジスタは、基板拡散ダイオードを有しない。これらはシリコンプロセスベースの設計に利用される条件ではない。

第１の条件は、シリコンで実施される全ての整流器構造ではクリアできない。第１の例はｐｎ接合ダイオードである。このダイオードの導電性は、順方向バイアスが接合間に印加される時、突然変化する。このレベルより下で、かつ逆バイアス条件では、デバイスを流れる電流は、順方向導通レベルより大幅に低い。順方向バイアスの間、ごく低い抵抗で電流が流れることができるような態様で、ダイオードが用いられる。この原理を用いた整流器は、低い正導通電圧に依存する。

第２の例は、有機トランジスタと同じ回路トポロジーを用いて実施されるシリコンＰＭＯＳ整流器である。ＶＤＤ接続ＰＭＯＳスイッチは、関連のスイッチゲート電圧がＶＤＤより小さいしきい電圧内にある時に切れる。本発明の有機トランジスタバージョンは、ゲート電圧がしきい電圧レベルより多くＶＤＤより上に上がることを必要とする。したがって、有機トランジスタ回路は、適切な整流を提供するため、より大きな入力電圧振幅を必要とする。

シリコンベースのデバイスは原則として、数ピコ秒以内に、関連のゲート電圧が適用されたときのフルの電流を導通する。有機デバイスは同じことを行うのに数十ナノ秒を必要とする。１００ｋＨｚを越える周波数のシステムについては、この制限は、有機デバイスを通る電流伝達がずっと少なく、より大きなトランジスタを必要とするという結果をもたらす。

有機トランジスタの移動度は、シリコンの移動度よりも２、３桁低い。このことは、有機デバイスがシリコンと同じだけの電流を通すのに、ずっと大きなトランジスタアスペクト比（トランジスタ長さで割り算されたトランジスタ幅）が必要とされることを意味する。このことは、トランジスタの大型化と、それに付随するトランジスタゲートキャパシタンスの増加という結果をもたらす。ゲートキャパシタンスは低い移動度によって増加し、電流への遅延影響は、ＲＦＩＤアンテナインダクタンスの作用によりキャンセルされる。対照的に、シリコンでの実施は非常に大きなゲートキャパシタンスを持たず、アンテナの補正効果への依存がずっと低い。ボルト秒あたり０．１センチメートルの半導体移動度、平方センチメートルあたり９．６ナノファラッドのゲートキャパシタンス、０．５ミリアンペアの負荷電流を仮定すると、本発明において用いられる有機ＮＭＯＳトランジスタの理想的なアスペクト比は、１００００から３００００の間である。ボルト秒あたり０．１センチメートルの半導体移動度、９．６ナノファラッドのゲートキャパシタンス、０．５ミリアンペアの負荷電流を仮定すると、本発明において用いられる有機ＰＭＯＳトランジスタの理想的なアスペクト比は、１００００から３００００の間である。

シリコンデバイスは、基板寄生の拡散ダイオードを含む。このダイオードは、シリコン・オン・インシュレーター（ＳＯＩ）などの特別な技術を用いない場合における、ＰＭＯＳおよびＮＭＯＳを結合した整流器の使用を排除する。一般的なシリコンＣＭＯＳ処理、たとえば、Ｎ-Ｗｅｌｌベースの処理において、Ｎ-チャネルトランジスタ基板の拡散寄生ダイオードは、関連のコイル電圧が負の時にターンオンし、Ｎ-チャネルトランジスタは導通しないであろう。シリコン基板へのキャリヤの大きな注入と、寄生ダイオードの最適ではないターンオフ時間により、この条件は望ましくない。原則として、Ｎ-チャネルトランジスタは用いられず、基板ダイオード効果により他の回路要素が損害を被るであろう。有機トランジスタ処理はこのデバイスを持たず、基板電導の問題を持たない。したがって、有機トランジスタ回路はＰＭＯＳおよびＮＭＯＳを結合した整流器を不利益なしに用いることができる。

本発明は、発明を実施する現在好適な形態を含む特定の実施例に関して説明されたが、添付の請求の範囲に規定された本発明の精神および範囲に含まれる上述のシステムおよび技術の、数多くの変形例および置換が存在することを、当業者は理解するであろう。

絶縁基板、有機ポリマー膜、誘電体層、および導電ゲートを含む、有機ＭＯＳトランジスタの断面図である。絶縁基板、有機ポリマー膜、誘電体層、および導電ゲートを含む、有機ＭＯＳトランジスタの断面図である。絶縁基板、有機ポリマー膜、誘電体層、および導電ゲートを含む、有機ＭＯＳトランジスタの断面図である。理想的なシリコンＭＯＳトランジスタに見られる準静的動作モードについて、また一般的な有機ＭＯＳトランジスタに見られる非準静的動作モードについて、付随するドレイン電流レスポンスと同じくゲート電圧パルスを示すタイミング図である。本発明の第１実施形態に基づく、アンテナコイル、アンテナ共振キャパシタ、ａｌｌ-ＰＭＯＳ有機トランジスタ回路、および出力フィルタキャパシタを含む、整流回路の回路図である。入力電圧の波形、出力電圧の波形、および出力電流の波形を含む、図３の回路のタイミング図である。本発明の第２実施形態に基づく、アンテナコイル、アンテナ共振キャパシタ、ａｌｌ-ＮＭＯＳ有機トランジスタ回路、および出力フィルタキャパシタを含む、整流回路の回路図である。本発明の第３実施形態に基づく、アンテナコイルと、アンテナ共振キャパシタと、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのどちらをも含むＣＭＯＳ有機トランジスタ回路と、出力フィルタキャパシタを含む、整流回路の回路図である。

Claims

差動入力信号を受信するための第１および第２の入力端子と、
整流出力信号を提供するための出力端子と、
前記第１の入力端子と接地との間に接続された第１のダイオード接続有機ＰＭＯＳトランジスタと、
前記第２の入力端子と接地との間に接続された第２のダイオード接続有機ＰＭＯＳトランジスタと、
前記出力端子に接続されたドレインと、前記第２の入力端子に接続されたゲートと、前記第１の入力端子に接続されたソースとを有する、第３の有機ＰＭＯＳトランジスタと、
前記出力端子に接続されたドレインと、前記第１の入力端子に接続されたゲートと、前記第２の入力端子に接続されたソースとを有する、第４の有機ＰＭＯＳトランジスタと、
前記第１の入力端子と前記第２の入力端子との間に結合され、前記差動入力信号を供給するためのアンテナコイルと、
前記出力端子と接地との間に接続され、前記整流出力信号をフィルタリングするための負荷キャパシタとを備え、
前記差動入力信号は、１ＭＨｚより大きい周波数を有し、
前記複数の有機ＰＭＯＳトランジスタは、非準静的動作モードにおいて動作し、
前記有機ＰＭＯＳトランジスタの各々の前記非準静的動作は、前記トランジスタへのしきい値電圧の印加と、前記トランジスタを通る電流の流れとの間に、１０〜３０ナノ秒の遅延をもたらす、整流回路。
差動入力信号を受信するための第１および第２の入力端子と、
整流出力信号を提供するための出力端子と、
前記出力端子と前記第１の入力端子との間に接続された第１のダイオード接続有機ＮＭＯＳトランジスタと、
前記出力端子と前記第２の入力端子との間に接続された第２のダイオード接続有機ＮＭＯＳトランジスタと、
接地に接続されたドレインと、前記第２の入力端子に接続されたゲートと、前記第１の入力端子に接続されたソースとを有する、第３の有機ＮＭＯＳトランジスタと、
接地に接続されたドレインと、前記第１の入力端子に接続されたゲートと、前記第２の入力端子に接続されたソースとを有する、第４の有機ＮＭＯＳトランジスタとを備え、
前記差動入力信号は、１ＭＨｚより大きい周波数を有し、
前記複数の有機ＮＭＯＳトランジスタは、非準静的動作モードにおいて動作し、
前記有機ＮＭＯＳトランジスタの各々の前記非準静的動作は、前記トランジスタへのしきい値電圧の印加と、前記トランジスタを通る電流の流れとの間に、１０〜３０ナノ秒の遅延をもたらす、整流回路。
差動入力信号を受信するための第１および第２の入力端子と、
整流出力信号を提供するための出力端子と、
接地に接続されたドレインと、前記第２の入力端子に接続されたゲートと、前記第１の入力端子に接続されたソースとを有する、第１の有機ＮＭＯＳトランジスタと、
接地に接続されたドレインと、前記第１の入力端子に接続されたゲートと、前記第２の入力端子に接続されたソースとを有する、第２の有機ＮＭＯＳトランジスタと、
前記出力端子に接続されたドレインと、前記第２の入力端子に接続されたゲートと、前記第１の入力端子に接続されたソースとを有する、第１の有機ＰＭＯＳトランジスタと、
前記出力端子に接続されたドレインと、前記第１の入力端子に接続されたゲートと、前記第２の入力端子に接続されたソースとを有する、第２の有機ＰＭＯＳトランジスタとを備え、
前記差動入力信号は、１ＭＨｚより大きい周波数を有し、
前記複数の有機ＮＭＯＳおよびＰＭＯＳトランジスタは、非準静的動作モードにおいて動作し、
前記有機ＮＭＯＳおよびＰＭＯＳトランジスタの各々の前記非準静的動作は、前記トランジスタへのしきい値電圧の印加と、前記トランジスタを通る電流の流れとの間に、１０〜３０ナノ秒の遅延をもたらす、整流回路。
前記有機ＮＭＯＳおよび／またはＰＭＯＳトランジスタのゲートキャパシタンス以上の充分な追加キャパシタンスを提供し、並列同調ネットワークを所定の周波数に共振させるキャパシタをさらに備える、請求項１〜３のいずれか１項に記載の整流回路。
各前記有機ＮＭＯＳおよび／またはＰＭＯＳトランジスタは、有機ポリマー電界効果トランジスタである、請求項１〜３のいずれか１項に記載の整流回路。
前記有機ポリマー電界効果トランジスタの各々は、半導体膜を含む、請求項５に記載の整流回路。
前記半導体膜は、ペンタセン、ヘシチフェン、ＴＰＤ、もしくはＰＢＤを含む、請求項６に記載の整流回路。
前記半導体膜は、ポリチオフェン、パラテニレンビニレン、およびポリフェニレンエチレン、もしくはポリビニルカルバゾールを含む、請求項６に記載の整流回路。
前記有機ＮＭＯＳおよび／またはＰＭＯＳトランジスタは、当該トランジスタのユニティゲイン周波数を上回る交流周波数で動作する、請求項１〜３のいずれか１項に記載の整流回路。
請求項１〜３のいずれか１項に記載の整流回路を動作し、負荷キャパシタに電流パルスを反復的に供給することを含む、入力信号を整流する方法。
前記有機ＮＭＯＳおよび／またはＰＭＯＳトランジスタの各々は、当該トランジスタのユニティゲイン周波数を越える交流周波数で動作する、請求項１０に記載の方法。
前記差動入力信号の周波数は１３．５６ＭＨｚである、請求項１〜３のいずれか１項に記載の整流回路。