JP4672500B2 - Antenna input device - Google Patents

Antenna input device Download PDF

Info

Publication number
JP4672500B2
JP4672500B2 JP2005279052A JP2005279052A JP4672500B2 JP 4672500 B2 JP4672500 B2 JP 4672500B2 JP 2005279052 A JP2005279052 A JP 2005279052A JP 2005279052 A JP2005279052 A JP 2005279052A JP 4672500 B2 JP4672500 B2 JP 4672500B2
Authority
JP
Japan
Prior art keywords
circuit
antenna
reactance
impedance matching
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005279052A
Other languages
Japanese (ja)
Other versions
JP2007096381A (en
Inventor
健史 河合
雄一郎 大田
孝司 長尾
一男 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2005279052A priority Critical patent/JP4672500B2/en
Publication of JP2007096381A publication Critical patent/JP2007096381A/en
Application granted granted Critical
Publication of JP4672500B2 publication Critical patent/JP4672500B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Aerials (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、アンテナと受信機の間で入力インピーダンスを整合させるインピーダンスマッチング回路を備えたアンテナ入力装置に関し、特にAM放送受信波を受信する自動車等の窓ガラスに組込まれるガラスアンテナを対象とするアンテナ入力装置に関する。   The present invention relates to an antenna input device including an impedance matching circuit for matching an input impedance between an antenna and a receiver, and more particularly to an antenna for a glass antenna incorporated in a window glass of an automobile or the like that receives an AM broadcast reception wave. It relates to an input device.

一般的に、中波AM放送波はその波長が約180mから600mと非常に長いため、それに対応してアンテナの長さも長くする必要があるが、自動車用アンテナはその車体寸法による制約から高々数mの長さしか実現できない。   In general, the medium wave AM broadcast wave has a very long wavelength of about 180 to 600 m. Therefore, it is necessary to increase the length of the antenna accordingly. Only a length of m can be realized.

そのため、比較的短いアンテナでAM帯を受信するために、アンテナと受信機の間で入力インピーダンスを整合させるインピーダンスマッチング回路を備えた種々のアンテナ入力装置が開発されている。   Therefore, in order to receive the AM band with a relatively short antenna, various antenna input devices including an impedance matching circuit that matches the input impedance between the antenna and the receiver have been developed.

従来、この種のアンテナ入力装置として、図9(a)に示すように、誘導性リアクタンスの実効的な透磁率μ値を可変に調整することにより所望周波数に同調させるμ同調回路を備えたものが提案されているが、コイルのコアの移動機構や移動させるための操作力を与える機構が必要となり、装置が複雑になるという問題があった。   Conventionally, as this type of antenna input device, as shown in FIG. 9A, a device having a μ tuning circuit that tunes to a desired frequency by variably adjusting the effective permeability μ value of inductive reactance is provided. However, there is a problem that the mechanism for moving the coil core and the mechanism for applying the operating force to move the coil are required, which complicates the apparatus.

また、図9(b)に示すように、容量性リアクタンスにバリキャップダイオードVCのような可変容量素子を使用してダイオードの逆方向電圧を制御することにより容量を可変に調節することにより所望周波数に同調させる電子同調回路を備えたものが提案されているが、可変容量素子の容量可変限界や、低域周波数での合成容量の変化により、全受信周波数にわたり一定の受信感度を得ることができないという問題があった。   Further, as shown in FIG. 9B, a desired frequency can be obtained by variably adjusting the capacitance by controlling the reverse voltage of the diode by using a variable capacitance element such as a varicap diode VC for the capacitive reactance. Although it has been proposed to have an electronic tuning circuit that can be tuned to a constant frequency, it is impossible to obtain a constant reception sensitivity over the entire reception frequency due to the variable capacitance limit of the variable capacitance element and the change in the combined capacitance at low frequencies. There was a problem.

さらに、図9(c)に示すように、アンテナからの入力損失を低減させるべく同調回路の前段にFET等を用いたインピーダンス変換回路を備えた電子同調回路が提案されているが、FETにより全受信周波数帯域が増幅されるため、妨害波の影響を受け易く、強入力妨害による歪が発生するという問題があった。   Furthermore, as shown in FIG. 9C, an electronic tuning circuit having an impedance conversion circuit using an FET or the like before the tuning circuit has been proposed to reduce input loss from the antenna. Since the reception frequency band is amplified, there is a problem that it is easily affected by an interference wave and distortion due to strong input interference occurs.

ところで、アンテナを波長に比べ短くすると、リアクタンス分が大きくなることが知られている。このリアクタンス分は数十pFから数百pFの容量性となり、AM帯受信の場合はインピーダンスが約1kΩ乃至4kΩとなり約4倍の変化となる。この容量性リアクタンス分を打ち消すためには誘導性リアクタンスに約百μHから千μHに及ぶ約10倍の変化幅をもたせる必要があるが、現在の素子では容量変化比が限られ十分ではない。   By the way, it is known that when the antenna is made shorter than the wavelength, the reactance is increased. This reactance has a capacitance of several tens of pF to several hundreds of pF, and in the case of AM band reception, the impedance is about 1 kΩ to 4 kΩ, which is about a fourfold change. In order to cancel out this capacitive reactance, it is necessary to give the inductive reactance a change width of about 10 times ranging from about 100 μH to 1000 μH. However, the capacity change ratio is limited in the current device, which is not sufficient.

そこで、特許文献1には、窓ガラスに配設されAM帯電波を受信するアンテナ部と、アンテナ側からラジオ側を見たときは高インピーダンスとなりラジオ側からアンテナ側を見たときは低インピーダンスとなるよう回路定数を設定されたインピーダンス整合回路とを備えたAM帯用窓ガラスアンテナ装置において、前記インピーダンス整合回路は前記アンテナ部の等価リアクタンス分を打ち消す可変容量整流器を直列に備えたことを特徴とするAM帯用窓ガラスアンテナ装置が提案されている。
特開平6−177628号公報
Therefore, Patent Document 1 discloses that an antenna unit that is disposed on a window glass and receives an AM charging wave has a high impedance when the radio side is viewed from the antenna side and a low impedance when the antenna side is viewed from the radio side. An AM band window glass antenna device including an impedance matching circuit in which circuit constants are set so that the impedance matching circuit includes a variable capacitance rectifier in series that cancels the equivalent reactance of the antenna unit. A window glass antenna device for AM band has been proposed.
JP-A-6-177628

しかし、上述の特許文献1に記載された装置によれば、広い周波数範囲で最良のマッチングを取ることが困難なため、全周波数帯域において安定した十分な実用感度を得ることができないという問題がある。   However, according to the device described in Patent Document 1 described above, since it is difficult to obtain the best matching in a wide frequency range, there is a problem that stable practical sensitivity that is stable in the entire frequency band cannot be obtained. .

本発明の目的は、上述の従来欠点に鑑み、全受信周波数帯域で比較的安定した実用感度を確保できるアンテナ入力装置を提供する点にある。   An object of the present invention is to provide an antenna input device capable of ensuring a relatively stable practical sensitivity in the entire reception frequency band in view of the above-described conventional drawbacks.

上述の目的を達成するため、本発明によるアンテナ入力装置の第一の特徴構成は、アンテナと受信機の間で入力インピーダンスを整合させるインピーダンスマッチング回路を備え、前記アンテナの近傍に設置されるアンテナ入力装置であって、前記インピーダンスマッチング回路は、複数の誘導性リアクタンス素子とスイッチとの直列回路と、リアクタンスが連続的に可変な可変容量素子と容量性リアクタンス素子との直列回路とを、前記アンテナとアース間に並列に接続するとともに、前記可変容量素子の両端部を、それぞれ容量性リアクタンス素子を介して接続し、当該接続部を出力端とするLC回路と、受信すべき同調周波数帯域に応じて、前記LC回路の各スイッチを介して前記誘導性リアクタンス素子の接続態様を切替制御することによりリアクタンスをステップ的に変化させるとともに、各接続態様に応じて前記可変容量素子のリアクタンスを連続的に切替制御する制御回路と、を備えている点にある。 In order to achieve the above object, a first characteristic configuration of an antenna input device according to the present invention includes an impedance matching circuit for matching an input impedance between an antenna and a receiver, and an antenna input installed in the vicinity of the antenna. The impedance matching circuit includes a series circuit of a plurality of inductive reactance elements and switches, a series circuit of a variable capacitance element and a capacitive reactance element whose reactance is continuously variable, and the antenna. Connected in parallel between the ground, and both ends of the variable capacitance element are connected via capacitive reactance elements, respectively , and the LC circuit using the connection as an output end, and the tuning frequency band to be received , the connection mode switching control child of the inductive reactance element via the respective switches of the LC circuit Optionally with changing the reactance in steps, in that it includes a control circuit for continuously switching control the reactance of the variable capacitance element in response to each connection mode.

上述の構成によれば、インピーダンス制御回路により制御される切替回路によって、受信すべき同調周波数帯域に対応した適切なリアクタンスとなるようにリアクタンス素子の接続態様を切り替えるのであるが、その際にリアクタンスをステップ的に変化させるように切り替えるので、リアクタンス素子数をそれほど多く設けなくとも全受信周波数帯域に対応して所定の実用感度を確保することができるようになるのである。そして、誘導性リアクタンス素子と可変容量素子の接続点から出力される鋸刃状の特性を示すリアクタンスによる実用感度特性と、可変容量素子の他方から出力される逆鋸刃状の特性を示すリアクタンスによる実用感度特性とが融合され、実用感度差の小さい、つまり、全受信周波数帯域で極めて安定した実用感度が確保できるようになるのである。   According to the above-described configuration, the connection mode of the reactance element is switched by the switching circuit controlled by the impedance control circuit so as to obtain an appropriate reactance corresponding to the tuning frequency band to be received. Since switching is performed in a stepwise manner, a predetermined practical sensitivity can be ensured corresponding to the entire reception frequency band without providing a large number of reactance elements. Then, due to the practical sensitivity characteristic by reactance indicating the sawtooth characteristic output from the connection point between the inductive reactance element and the variable capacitance element, and by the reactance indicating the reverse sawtooth characteristic output from the other of the variable capacitance element. Practical sensitivity characteristics are combined with each other, so that practical sensitivity differences are small, that is, extremely stable practical sensitivity can be secured in the entire reception frequency band.

同第二の特徴構成は、上述の第一特徴構成に加えて、前記インピーダンスマッチング回路の前段にアッテネータが設けられている点にある。   The second characteristic configuration is that, in addition to the first characteristic configuration described above, an attenuator is provided in the preceding stage of the impedance matching circuit.

上述の構成によれば、受信すべき同調周波数の近傍に妨害波が存在する場合であっても前段のアッテネータによる妨害波のレベルが十分に減衰されるので、混変調の発生を効果的に防止することができるようになるのである。   According to the above configuration, even if there is an interference wave in the vicinity of the tuning frequency to be received, the level of the interference wave by the attenuator in the previous stage is sufficiently attenuated, so that the occurrence of cross modulation is effectively prevented. You will be able to do it.

同第三の特徴構成は、上述の第一特徴構成に加えて、前記インピーダンスマッチング回路の後段にアッテネータが設けられ、前記アッテネータの入力インピーダンスが前記インピーダンスマッチング回路の出力インピーダンスと整合されている点にある。   The third feature configuration is that, in addition to the first feature configuration described above, an attenuator is provided in the subsequent stage of the impedance matching circuit, and the input impedance of the attenuator is matched with the output impedance of the impedance matching circuit. is there.

上述の構成によれば、混変調の発生を回避しながらも、アッテネータの作動時と非作動時で同調周波数のズレを回避して確実に希望周波数を得ることができるようになる。   According to the above-described configuration, it is possible to reliably obtain the desired frequency by avoiding the deviation of the tuning frequency when the attenuator is operating and when the attenuator is not operating, while avoiding the occurrence of cross modulation.

同第四の特徴構成は、上述の第一から第三の何れかの特徴構成に加えて、前記切替回路は前記リアクタンス素子の接続態様を切り替えるRF−MEMSで構成されている点にある。   The fourth feature configuration is that, in addition to any of the first to third feature configurations described above, the switching circuit is configured by an RF-MEMS that switches the connection mode of the reactance elements.

上述の構成によれば、切替回路としてRF−MEMS(Micro Electro Mechanical System)を用いて構成することにより装置の大幅な小型化を図ることができるようになる。   According to the above-described configuration, the device can be significantly reduced in size by using an RF-MEMS (Micro Electro Mechanical System) as the switching circuit.

以上説明した通り、本発明によれば、全受信周波数帯域で比較的安定した実用感度を確保できるアンテナ入力装置を提供することができるようになった。   As described above, according to the present invention, it is possible to provide an antenna input device capable of ensuring a relatively stable practical sensitivity in the entire reception frequency band.

以下、本発明によるアンテナ入力装置の実施形態について説明する。図1に示すように、アンテナ入力装置3は、車窓に埋設されたガラスアンテナ1と受信機2の間に設けられ、アッテネータ4とアッテネータ4の後段に接続されるインピーダンスマッチング回路5を備えて構成されている。   Hereinafter, embodiments of an antenna input device according to the present invention will be described. As shown in FIG. 1, the antenna input device 3 includes an attenuator 4 and an impedance matching circuit 5 connected between the glass antenna 1 and the receiver 2 embedded in the car window and connected to the subsequent stage of the attenuator 4. Has been.

前記インピーダンスマッチング回路5は、前記アンテナ1と受信機2の間で入力インピーダンスを整合させる回路で、接続態様が切替可能な複数のリアクタンス素子(L1〜Ln)と、前記リアクタンス素子の接続態様を切り替えることによりリアクタンスをステップ的に変化させる切替回路51と、受信すべき同調周波数帯域に応じて前記切替回路51を制御するインピーダンス制御回路52とを備えて構成されている。   The impedance matching circuit 5 is a circuit for matching an input impedance between the antenna 1 and the receiver 2 and switches a plurality of reactance elements (L1 to Ln) whose connection modes can be switched and a connection mode of the reactance elements. Thus, a switching circuit 51 that changes the reactance stepwise and an impedance control circuit 52 that controls the switching circuit 51 according to the tuning frequency band to be received are provided.

前記受信機2は、前記アンテナ1で受信され、前記インピーダンスマッチング回路5において同調された受信すべき希望波の周波数付近の信号成分を含む高周波信号を増幅する高周波増幅回路21と、増幅された受信信号と局部発振回路22からの局部発振信号とをミキシングするミキサー回路24と、ミキシングされた中間周波信号から音声信号が含まれる成分を分離する狭帯域フィルタ25と、その出力信号を増幅する中間周波増幅回路26と、音声信号を検波する検波回路27を備えて構成され、前記検波回路27から出力される音声信号が電力増幅されてスピーカに出力される。   The receiver 2 amplifies a high-frequency amplifier circuit 21 that amplifies a high-frequency signal that is received by the antenna 1 and includes a signal component in the vicinity of the frequency of a desired wave to be received, tuned in the impedance matching circuit 5, and the amplified reception A mixer circuit 24 that mixes the signal and the local oscillation signal from the local oscillation circuit 22, a narrowband filter 25 that separates a component containing an audio signal from the mixed intermediate frequency signal, and an intermediate frequency that amplifies the output signal An amplifying circuit 26 and a detecting circuit 27 for detecting an audio signal are provided, and the audio signal output from the detecting circuit 27 is power amplified and output to a speaker.

前記局部発振回路22は、電圧制御形発振器等で構成され、フェイズロックループ(以下、「PLL」と略記する。)回路からのチューニング電圧に対応した周波数の局部発振信号を出力するように構成され、前記PLL回路は、マイクロコンピュータ等で実現される制御部6から入力される希望波の周波数に対応した分周比Nで前記局部発振信号を分周する分周器と、予め定める基準周波数の基準信号を発生する基準信号源と、この基準信号と前記分周された局部発振信号との位相を比較してその差に対応した誤差出力を発生する比較器と、前記比較器からの誤差出力を直流電圧に平滑化して、前記チューニング電圧として、前記局部発振回路22に与えるフィルタ回路とを備えて構成されている。   The local oscillation circuit 22 is configured by a voltage controlled oscillator or the like, and is configured to output a local oscillation signal having a frequency corresponding to a tuning voltage from a phase lock loop (hereinafter abbreviated as “PLL”) circuit. The PLL circuit includes a frequency divider that divides the local oscillation signal by a frequency division ratio N corresponding to the frequency of the desired wave input from the control unit 6 realized by a microcomputer, and a predetermined reference frequency. A reference signal source that generates a reference signal, a comparator that compares the phase of the reference signal with the divided local oscillation signal and generates an error output corresponding to the difference, and an error output from the comparator Is smoothed into a direct current voltage and provided as a tuning voltage to the local oscillation circuit 22.

従って、図示しない操作入力部から前記制御部6に希望周波数が設定入力されると、その希望周波数に対応するN値がROMテーブルで参照された後に前記制御部6から出力され、前記局部発振信号をそのN値で分周した信号と、前記基準信号との位相差が零となるようにチューニング電圧が変化することにより希望波の受信が可能となる。   Therefore, when a desired frequency is set and input to the control unit 6 from an operation input unit (not shown), an N value corresponding to the desired frequency is referred to in the ROM table and then output from the control unit 6 to generate the local oscillation signal. The desired wave can be received by changing the tuning voltage so that the phase difference between the signal obtained by dividing the signal by the N value and the reference signal becomes zero.

前記インピーダンスマッチング回路5は、図1に示すように、誘導性リアクタンス素子である複数のコイルL1,L2,L3・・・Lnがアッテネータ4の後段に並列に配置されるとともに、可変容量性リアクタンス素子であるカソードが対向するように接続された一対のバリキャップダイオードVC1,VC2が同じく並列に接続されている。   As shown in FIG. 1, the impedance matching circuit 5 includes a plurality of coils L1, L2, L3,. A pair of varicap diodes VC1 and VC2 connected so that their cathodes face each other are also connected in parallel.

各コイルL1,L2・・・Lnの接地側端子には、前記リアクタンス素子の接続態様を切り替える切替回路51としてのスイッチS1,S2・・・Snが夫々接続され、前記制御部6から出力される選択信号により前記切替回路51が制御されることによりリアクタンスがステップ的に変化するように構成されている。   Switches S1, S2,... Sn as switching circuits 51 that switch the connection mode of the reactance elements are connected to the ground side terminals of the coils L1, L2,. The reactance is configured to change stepwise by controlling the switching circuit 51 with a selection signal.

前記バリキャップダイオードD1,D2のカソードには、前記制御部6から出力される制御信号をアナログのコントロール信号に変換する切替回路51としてのD/A変換器が設けられ、前記コントロール信号が印加されることによりリアクタンスが連続的に変化するように構成されている。   The cathodes of the varicap diodes D1 and D2 are provided with a D / A converter as a switching circuit 51 for converting a control signal output from the control unit 6 into an analog control signal, and the control signal is applied to the cathode. Thus, the reactance is continuously changed.

前記制御部6は、前記ROMテーブルを参照して希望周波数に対応するスイッチS1,S2・・・Snの組合せ及び目標コントロール電圧に関するデータを獲得し、当該データに基づいて前記切替回路51を制御することにより、前記インピーダンスマッチング回路5のリアクタンスを希望周波数に適切なリアクタンスに調整する。   The controller 6 refers to the ROM table, acquires data relating to the combination of the switches S1, S2,... Sn corresponding to the desired frequency and the target control voltage, and controls the switching circuit 51 based on the data. Thus, the reactance of the impedance matching circuit 5 is adjusted to a reactance appropriate for the desired frequency.

つまり、前記ROMテーブルは、希望周波数に対するN値データと目標リアクタンスへの設定データが格納されている。   That is, the ROM table stores N-value data for the desired frequency and setting data for the target reactance.

図2(a)から(c)に示すように、前記データに基づいて前記スイッチS1,S2・・・Snを選択制御することによりコイルLによるリアクタンスをステプ的に変化させ、ステップ間でバリキャップダイオードVCに対するコントロール電圧を調整してその間を連続的またはステップ的に変化させることにより、希望周波数に同調するようにインピーダンスを調整させるのである。   As shown in FIGS. 2A to 2C, the reactance by the coil L is changed stepwise by selectively controlling the switches S1, S2,... By adjusting the control voltage for the diode VC and changing it continuously or stepwise, the impedance is adjusted to tune to the desired frequency.

さらに、前記高周波増幅回路21からの出力レベルを検出するレベル検出器28を設けてあり、前記制御部6は、前記レベル検出器28により検出された受信レベルが所定レベルに維持されるように前記切替回路51を微調整することにより信号歪みを防止し、安定した受信レベルに調整制御する。   Furthermore, a level detector 28 for detecting an output level from the high frequency amplifier circuit 21 is provided, and the control unit 6 is configured to maintain the reception level detected by the level detector 28 at a predetermined level. By finely adjusting the switching circuit 51, signal distortion is prevented and adjustment control is performed to a stable reception level.

即ち、前記制御部6のうち受信すべき同調周波数帯域に応じて前記切替回路51を制御するブロックがインピーダンス制御回路として機能するように構成されている。   That is, the block that controls the switching circuit 51 in accordance with the tuning frequency band to be received in the control unit 6 is configured to function as an impedance control circuit.

さらに、前記制御部6は、レベル検出器28により検出された受信レベルが所定レベル以上に高いときや強入力妨害波が存在するときに、混変調を回避すべく前記アッテネータ4を作動させて信号レベルを減衰制御する。ここに、アッテネータ4は前記インピーダンスマッチング回路5の後段に配置するものであってもよい。   Further, the control unit 6 operates the attenuator 4 to avoid cross modulation when the reception level detected by the level detector 28 is higher than a predetermined level or when a strong input disturbance wave exists. Attenuate the level. Here, the attenuator 4 may be arranged at the subsequent stage of the impedance matching circuit 5.

以下、本発明の別実施形態を説明する。   Hereinafter, another embodiment of the present invention will be described.

上述した実施形態では、インピーダンスマッチング回路5として前記リアクタンス素子に少なくともリアクタンスが連続的に可変な可変容量素子VC(VC1,VC2)を備え、前記切替回路51は誘導性リアクタンス素子L1,L2・・・Lnの接続態様が切替可能に構成されるとともに各接続態様に応じて前記可変容量素子VCのリアクタンスが連続的に切替可能に構成されているものを説明したが、インピーダンスマッチング回路としては、図4(a)に示すように、切替回路51が少なくとも誘導性リアクタンス素子L1,L2・・・Lnの接続態様のみが切替可能に構成されるものであってもよい。   In the embodiment described above, the reactance element includes the variable capacitance element VC (VC1, VC2) whose reactance is continuously variable as the impedance matching circuit 5, and the switching circuit 51 includes the inductive reactance elements L1, L2,. Although the connection mode of Ln is configured to be switchable and the reactance of the variable capacitance element VC is configured to be continuously switchable according to each connection mode, the impedance matching circuit is shown in FIG. As shown in (a), the switching circuit 51 may be configured so that at least only the connection mode of the inductive reactance elements L1, L2,... Ln can be switched.

また、図4(b)に示すように、前記切替回路51が少なくとも容量性リアクタンス素子C1,C2・・・Cmの接続態様がスイッチS1,S2・・・Smにより切替可能に構成されるものであってもよく、図4(c)に示すように、誘導性リアクタンス素子L1,L2・・・Lnと容量性リアクタンス素子C1,C2・・・Cmの夫々の接続態様が切替可能に構成されるものであってもよい。   Further, as shown in FIG. 4B, the switching circuit 51 is configured such that at least the capacitive reactance elements C1, C2,... Cm can be switched by switches S1, S2,. As shown in FIG. 4 (c), the inductive reactance elements L1, L2,... Ln and the capacitive reactance elements C1, C2,. It may be a thing.

図3(a)に示すように、前記切替回路51を構成するスイッチがマイクロマシーニング加工技術で製造されたRF−MEMS(Micro Electro Mechanical System)を用いて構成することにより装置の大幅な小型化を図ることができるようになる。さらに、図3(b)に示すように、リアクタンス素子として、誘導性リアクタンス素子としてタップ付き1パッケージトランスLP、容量性リアクタンス素子としてタップ付き1パッケージコンデンサCPの何れか一方または双方を採用することにより装置の実装面積を小さくすることも可能である。   As shown in FIG. 3A, the switch constituting the switching circuit 51 is configured using an RF-MEMS (Micro Electro Mechanical System) manufactured by a micromachining technology, thereby greatly reducing the size of the apparatus. Can be planned. Furthermore, as shown in FIG. 3B, by adopting one or both of a tapped one package transformer LP as an inductive reactance element and a tapped one package capacitor CP as a capacitive reactance element, as shown in FIG. It is also possible to reduce the mounting area of the apparatus.

図5(a)に示すように、前記誘導性リアクタンス素子L1,L2・・・Lnと前記可変容量素子VCとが並列接続され、前記可変容量素子VCの両端部からの出力OUT1,OUT2を合成する合成回路を備えて構成されるものであってもよい。この場合には、図5(b)に示すインピーダンスマッチング回路の出力OUT1に対する実用感度特性(図6(b)に示される)と、図5(c)に示すインピーダンスマッチング回路の出力OUT2に対する実用感度特性(図6(c)に示される)とが合成された図6(a)に示すような実用感度特性が得られ、実用感度の変動幅が大きく低減され、低レベルの入力信号であってもS/N比の高い受信特性が得られるようになる。   As shown in FIG. 5A, the inductive reactance elements L1, L2,... Ln and the variable capacitance element VC are connected in parallel, and outputs OUT1 and OUT2 from both ends of the variable capacitance element VC are combined. It may be configured to include a combining circuit. In this case, the practical sensitivity characteristic (shown in FIG. 6B) for the output OUT1 of the impedance matching circuit shown in FIG. 5B and the practical sensitivity for the output OUT2 of the impedance matching circuit shown in FIG. A practical sensitivity characteristic as shown in FIG. 6A obtained by combining the characteristics (shown in FIG. 6C) is obtained, the fluctuation range of the practical sensitivity is greatly reduced, and a low-level input signal is obtained. In addition, reception characteristics with a high S / N ratio can be obtained.

また、図7(a)に示すように、前記インピーダンスマッチング回路5の後段にアッテネータ4が設けられ、前記アッテネータ4の入力インピーダンスが前記インピーダンスマッチング回路5の出力インピーダンスと整合されるように構成することが好ましく、強入力妨害があってもインピーダンスのミスマッチが生じないように減衰させて受信感度の低下を回避することができる。   Further, as shown in FIG. 7A, an attenuator 4 is provided at the subsequent stage of the impedance matching circuit 5 so that the input impedance of the attenuator 4 is matched with the output impedance of the impedance matching circuit 5. It is preferable to reduce the reception sensitivity by attenuating the impedance so as not to cause an impedance mismatch even if there is a strong input disturbance.

具体的には、コンデンサC7を適当な値に設定し、所定の減衰量でコンデンサC8から見たインピーダンスマッチング回路側のインピーダンスと等しくなるようにコンデンサC8の容量を決定し、さらにコンデンサC9から見たときのインピーダンスマッチング回路側のインピーダンスと等しくなるようにコンデンサC9の容量を決定することにより適切な値が得られる。   Specifically, the capacitor C7 is set to an appropriate value, the capacitance of the capacitor C8 is determined so as to be equal to the impedance on the impedance matching circuit side viewed from the capacitor C8 with a predetermined attenuation, and further viewed from the capacitor C9. An appropriate value can be obtained by determining the capacitance of the capacitor C9 so as to be equal to the impedance on the impedance matching circuit side.

例えば、図7(b)に示すように、十分容量が大きく誤差範囲となるコンデンサC3,C6を無視して、コンデンサC7の値を22pFと設定したときに、合成容量Ccom1が、Ccom1=(Cant+Cf)・C7/(Cant+Cf)+C7 により、18.03pFと求められ、20dBの減衰量に設定するとき、容量比X=Ccom1/(Ccom1+C8)、20logX=−20 から、C8が162pFと求められる。さらにC9から見た合成容量Ccom2が、Ccom2=C8+Ccom1 により180pFと求められ、同調回路から見たときの合成容量がアッテネータの有無で変化しないように、Ccom3=(Ccom2・C9)/Ccom2+C9=Cant+Cf から、C9=225pFと求められる。尚、Cantはアンテナ容量、L1,Cfはインピーダンスマッチング回路のリアクタンス値、C3は配線容量である。   For example, as shown in FIG. 7B, when the values of the capacitor C7 are set to 22 pF while ignoring the capacitors C3 and C6 that have a sufficiently large capacitance and an error range, the combined capacitance Ccom1 becomes Ccom1 = (Cant + Cf ) · C7 / (Cant + Cf) + C7, 18.03 pF is obtained. When the attenuation is set to 20 dB, C8 is obtained as 162 pF from the capacitance ratio X = Ccom1 / (Ccom1 + C8), 20logX = −20. Further, the combined capacitance Ccom2 seen from C9 is obtained as 180 pF by Ccom2 = C8 + Ccom1, and Ccom3 = (Ccom2 · C9) / Ccom2 + C9 = Cant + Cf so that the combined capacitance seen from the tuning circuit does not change depending on the presence or absence of the attenuator. , C9 = 225 pF. Cant is an antenna capacitance, L1 and Cf are reactance values of the impedance matching circuit, and C3 is a wiring capacitance.

さらに、上述のインピーダンスマッチング回路を、図8に示すように、前記アンテナ1の近傍、例えば車体の後部ピラー部に配置することにより、配線容量による影響が低減され、安定した受信特性が確保できるようになり、同様に、前記インピーダンスマッチング回路及び前記アッテネータを含むアンテナ入力装置を前記アンテナ1の近傍に配置してもよい。   Further, as shown in FIG. 8, the impedance matching circuit described above is disposed in the vicinity of the antenna 1, for example, at the rear pillar portion of the vehicle body, so that the influence of the wiring capacity is reduced and stable reception characteristics can be ensured. Similarly, an antenna input device including the impedance matching circuit and the attenuator may be disposed in the vicinity of the antenna 1.

尚、上述した実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等を適宜変更設計できることは言うまでもない。   Note that the above-described embodiment is merely an example of the present invention, and it is needless to say that the specific configuration and the like of each block can be changed and designed as appropriate within the scope of the effects of the present invention.

本発明によるアンテナ入力装置を含む受信装置の回路ブロック構成図The circuit block block diagram of the receiver containing the antenna input device by this invention 図1に示すインピーダンスマッチング回路の周波数特性の説明図Explanatory diagram of frequency characteristics of impedance matching circuit shown in FIG. 別実施形態を示すインピーダンスマッチング回路の構成図Configuration diagram of impedance matching circuit showing another embodiment 別実施形態を示すインピーダンスマッチング回路の構成図Configuration diagram of impedance matching circuit showing another embodiment 別実施形態を示すインピーダンスマッチング回路の構成図Configuration diagram of impedance matching circuit showing another embodiment 図5に示すインピーダンスマッチング回路の実行感度の特性図Performance sensitivity characteristic diagram of the impedance matching circuit shown in FIG. アッテネータの回路図Attenuator circuit diagram アンテナ入力装置の実装例を示す説明図Explanatory drawing showing an implementation example of the antenna input device 従来のインピーダンスマッチング回路の説明図Illustration of conventional impedance matching circuit

1:アンテナ(ガラスアンテナ)
2:受信機
3:アンテナ入力装置
4:アッテネータ
5:インピーダンスマッチング回路
6:制御部(制御回路)
51:切替回路51
52:インピーダンス制御回路
L1・・・Lc:誘導性リアクタンス素子(コイル)
D1,D2:容量性リアクタンス素子(バリキャップダイオード)
C1・・・Cm:容量性リアクタンス素子(コンデンサ)
1: Antenna (glass antenna)
2: Receiver 3: Antenna input device 4: Attenuator 5: Impedance matching circuit 6: Control unit (control circuit)
51: Switching circuit 51
52: Impedance control circuit L1... Lc: Inductive reactance element (coil)
D1, D2: Capacitive reactance elements (varicap diodes)
C1... Cm: Capacitive reactance element (capacitor)

Claims (4)

アンテナと受信機の間で入力インピーダンスを整合させるインピーダンスマッチング回路を備え、前記アンテナの近傍に設置されるアンテナ入力装置であって、
前記インピーダンスマッチング回路は、
複数の誘導性リアクタンス素子とスイッチとの直列回路と、リアクタンスが連続的に可変な可変容量素子と容量性リアクタンス素子との直列回路とを、前記アンテナとアース間に並列に接続するとともに、前記可変容量素子の両端部を、それぞれ容量性リアクタンス素子を介して接続し、当該接続部を出力端とするLC回路と、
受信すべき同調周波数帯域に応じて、前記LC回路の各スイッチを介して前記誘導性リアクタンス素子の接続態様を切替制御することによりリアクタンスをステップ的に変化させるとともに、各接続態様に応じて前記可変容量素子のリアクタンスを連続的に切替制御する制御回路と、
を備えているアンテナ入力装置。
An antenna input device provided with an impedance matching circuit for matching input impedance between an antenna and a receiver, installed near the antenna,
The impedance matching circuit is:
A series circuit of a plurality of inductive reactance elements and switches and a series circuit of a variable capacitance element and a capacitive reactance element whose reactance is continuously variable are connected in parallel between the antenna and the ground, and the variable An LC circuit that connects both ends of the capacitive element via capacitive reactance elements, and uses the connection as an output end ,
According to the tuning frequency band to be received, the reactance is changed stepwise by switching the connection mode of the inductive reactance element via each switch of the LC circuit, and the variable according to each connection mode. A control circuit that continuously switches and controls the reactance of the capacitive element;
An antenna input device comprising:
前記インピーダンスマッチング回路の前段にアッテネータが設けられている請求項1記載のアンテナ入力装置。   The antenna input device according to claim 1, wherein an attenuator is provided upstream of the impedance matching circuit. 前記インピーダンスマッチング回路の後段にアッテネータが設けられ、前記アッテネータの入力インピーダンスが前記インピーダンスマッチング回路の出力インピーダンスと整合されている請求項1記載のアンテナ入力装置。   The antenna input device according to claim 1, wherein an attenuator is provided at a subsequent stage of the impedance matching circuit, and an input impedance of the attenuator is matched with an output impedance of the impedance matching circuit. 前記スイッチがRF−MEMSで構成されている請求項1から3の何れかに記載のアンテナ入力装置。   The antenna input device according to claim 1, wherein the switch is configured by RF-MEMS.
JP2005279052A 2005-09-27 2005-09-27 Antenna input device Expired - Fee Related JP4672500B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005279052A JP4672500B2 (en) 2005-09-27 2005-09-27 Antenna input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005279052A JP4672500B2 (en) 2005-09-27 2005-09-27 Antenna input device

Publications (2)

Publication Number Publication Date
JP2007096381A JP2007096381A (en) 2007-04-12
JP4672500B2 true JP4672500B2 (en) 2011-04-20

Family

ID=37981598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005279052A Expired - Fee Related JP4672500B2 (en) 2005-09-27 2005-09-27 Antenna input device

Country Status (1)

Country Link
JP (1) JP4672500B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5219576B2 (en) * 2008-03-26 2013-06-26 富士通テン株式会社 ANTENNA DEVICE, DEMODULATION DEVICE, AND RECEPTION DEVICE
JP5224867B2 (en) * 2008-03-27 2013-07-03 富士通テン株式会社 Demodulator, antenna device, and receiver
JP4715926B2 (en) 2009-01-14 2011-07-06 カシオ計算機株式会社 Radio wave receiver
JP4816764B2 (en) 2009-05-28 2011-11-16 カシオ計算機株式会社 Radio wave receiver
JP5527011B2 (en) * 2009-12-28 2014-06-18 富士通株式会社 Antenna device and communication device
JP5586256B2 (en) * 2010-02-03 2014-09-10 アンリツ株式会社 Radiated power measuring method and radiated power measuring apparatus
KR101283232B1 (en) 2011-09-27 2013-07-11 엘지이노텍 주식회사 Apparatus and method for matching an impedance
CN105789836B (en) * 2014-12-24 2019-06-25 联想(北京)有限公司 Antenna system and mobile terminal

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146521A (en) * 1986-12-09 1988-06-18 Harada Kogyo Kk Antenna system for automobile
JPH02241230A (en) * 1989-03-15 1990-09-25 Hitachi Ltd Input tuning circuit
JPH0461525A (en) * 1990-06-29 1992-02-27 Sanyo Electric Co Ltd Sensitivity switching circuit for radio receiver
JPH0495418A (en) * 1990-08-10 1992-03-27 Mazda Motor Corp On-vehicle receiver
JPH0525845U (en) * 1991-09-13 1993-04-02 株式会社ケンウツド AGC circuit of receiver
JPH1065562A (en) * 1996-08-22 1998-03-06 Kokusai Electric Co Ltd Tuner circuit for antenna
JP2001313580A (en) * 2000-04-28 2001-11-09 New Japan Radio Co Ltd Image signal elimination filter
JP2003505901A (en) * 1999-07-19 2003-02-12 ケンブリッジ シリコン ラジオ リミテッド Adjustable filters
JP2005340994A (en) * 2004-05-25 2005-12-08 Nec Kansai Ltd Antenna tuning circuit
JP2005354502A (en) * 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd Antenna matching device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146521A (en) * 1986-12-09 1988-06-18 Harada Kogyo Kk Antenna system for automobile
JPH02241230A (en) * 1989-03-15 1990-09-25 Hitachi Ltd Input tuning circuit
JPH0461525A (en) * 1990-06-29 1992-02-27 Sanyo Electric Co Ltd Sensitivity switching circuit for radio receiver
JPH0495418A (en) * 1990-08-10 1992-03-27 Mazda Motor Corp On-vehicle receiver
JPH0525845U (en) * 1991-09-13 1993-04-02 株式会社ケンウツド AGC circuit of receiver
JPH1065562A (en) * 1996-08-22 1998-03-06 Kokusai Electric Co Ltd Tuner circuit for antenna
JP2003505901A (en) * 1999-07-19 2003-02-12 ケンブリッジ シリコン ラジオ リミテッド Adjustable filters
JP2001313580A (en) * 2000-04-28 2001-11-09 New Japan Radio Co Ltd Image signal elimination filter
JP2005340994A (en) * 2004-05-25 2005-12-08 Nec Kansai Ltd Antenna tuning circuit
JP2005354502A (en) * 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd Antenna matching device

Also Published As

Publication number Publication date
JP2007096381A (en) 2007-04-12

Similar Documents

Publication Publication Date Title
JP4672500B2 (en) Antenna input device
US7620379B2 (en) Radio frequency tuner
US6882246B2 (en) System and method for an electronically tunable frequency filter having constant bandwidth and temperature compensation for center frequency, bandwidth and insertion loss
US10951190B2 (en) On-chip harmonic filtering for radio frequency (RF) communications
US7660566B2 (en) System for creating a programmable tuning voltage
US3942120A (en) SWD FM receiver circuit
US5262741A (en) Attenuator for high-frequency signal
JP2006217127A (en) Receiving device
US20040012454A1 (en) Wideband VCO resonant circuit method and apparatus
JPH0738457A (en) Circuit device for generating tuned voltage
US6472956B2 (en) Tunable input trap circuit and image trap circuit
US5574413A (en) Tunable filter having a capacitive circuit connected to ground
JP2007043455A (en) Radio transmitter
EP1124329A2 (en) Television tuner input circuit
US7650123B2 (en) Receiver and a method of attenuating a disturbance signal by a trap circuit having its resonance frequency adjustable
US6545554B1 (en) Differential oscillator
JPH10276112A (en) Radio receiver
US20070222524A1 (en) Antenna Amplfier
RU2683625C1 (en) Short-wave transmitter harmonic filter
JP2774776B2 (en) Receiving machine
JPH07283692A (en) Electronic tuning circuit of am receiver
US8862083B2 (en) Tuning circuit
JPH03297227A (en) Radio receiver
JPH0870261A (en) Reception circuit
JP2008236419A (en) Front tuner circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150128

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees