JP2774776B2 - Receiving machine - Google Patents

Receiving machine

Info

Publication number
JP2774776B2
JP2774776B2 JP21643994A JP21643994A JP2774776B2 JP 2774776 B2 JP2774776 B2 JP 2774776B2 JP 21643994 A JP21643994 A JP 21643994A JP 21643994 A JP21643994 A JP 21643994A JP 2774776 B2 JP2774776 B2 JP 2774776B2
Authority
JP
Japan
Prior art keywords
circuit
level
voltage
signal
agc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21643994A
Other languages
Japanese (ja)
Other versions
JPH0884089A (en
Inventor
三利 佐々木
一男 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP21643994A priority Critical patent/JP2774776B2/en
Publication of JPH0884089A publication Critical patent/JPH0884089A/en
Application granted granted Critical
Publication of JP2774776B2 publication Critical patent/JP2774776B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、車載用のラジオ受信機
として好適に実施されるスーパヘテロダイン方式の受信
機に関し、さらに詳しくは、強入力時における歪を防止
するためのAGC動作を行う受信機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superheterodyne receiver suitably implemented as an on-vehicle radio receiver, and more particularly, to a receiver for performing an AGC operation for preventing distortion at a strong input. About the machine.

【0002】[0002]

【従来の技術】図5は、典型的な従来技術のラジオ受信
機1の電気的構成を示すブロック図である。アンテナ2
で受信された受信信号は、同調回路3において、受信す
べき希望波の周波数付近の信号成分のみが強調され、さ
らに高周波増幅回路4で増幅された後、混合回路5に入
力される。この混合回路5に関連して、局部発振回路6
が設けられている。前記局部発振回路6は、電圧制御形
発振器などで実現され、フェイズロックループ(以下、
「PLL」と略称する)回路7からのチューニング電圧
に対応した周波数の局部発振信号を出力する。
2. Description of the Related Art FIG. 5 is a block diagram showing the electrical configuration of a typical prior art radio receiver 1. Antenna 2
In the tuning signal 3, only the signal component in the vicinity of the frequency of the desired wave to be received is emphasized, and the received signal is amplified by the high-frequency amplifier 4 and then input to the mixing circuit 5. In connection with this mixing circuit 5, a local oscillation circuit 6
Is provided. The local oscillation circuit 6 is realized by a voltage-controlled oscillator or the like, and includes a phase locked loop (hereinafter, referred to as a phase locked loop).
A local oscillation signal having a frequency corresponding to the tuning voltage from the circuit 7 is output.

【0003】前記PLL回路7は、マイクロコンピュー
タなどで実現される制御回路8から入力される前記希望
波の周波数に対応した分周比Nで前記局部発振信号を分
周する分周器と、予め定める基準周波数の基準信号を発
生する基準信号源と、この基準信号と前記分周された局
部発振信号との位相を比較してその差に対応した誤差出
力を発生する比較器と、前記比較器からの誤差出力を直
流電圧に平滑化して、前記チューニング電圧として、前
記局部発振回路6および同調回路3に与えるフィルタと
を備えて構成されている。したがって、受信周波数を変
化するときには、制御回路8は前記N値を変化し、前記
局部発振信号をそのN値で分周した信号と、前記基準信
号との位相差が零となるようにチューニング電圧が変化
し、こうして希望波の安定した受信が可能となる。
The PLL circuit 7 includes a frequency divider for dividing the local oscillation signal at a frequency division ratio N corresponding to the frequency of the desired wave input from a control circuit 8 realized by a microcomputer or the like. A reference signal source for generating a reference signal having a predetermined reference frequency, a comparator for comparing the phase of the reference signal with the frequency-divided local oscillation signal and generating an error output corresponding to the difference, and the comparator And a filter that smoothes the error output from the local oscillation circuit into a DC voltage and supplies the DC voltage to the local oscillation circuit 6 and the tuning circuit 3 as the tuning voltage. Therefore, when changing the reception frequency, the control circuit 8 changes the N value, and adjusts the tuning voltage so that the phase difference between the signal obtained by dividing the local oscillation signal by the N value and the reference signal becomes zero. Is changed, and thus stable reception of a desired wave becomes possible.

【0004】前記混合回路5は、上述のようにして得ら
れた局部発振信号と、受信信号とを混合し、得られた中
間周波信号は、音声信号が含まれる成分のみを濾波する
ことができる狭帯域フィルタ9を介して中間周波増幅回
路10に与えられる。前記狭帯域フィルタ9の濾波帯域
幅は、たとえば周波数変調放送を受信するときには、1
80kHz程度に選ばれる。
[0004] The mixing circuit 5 mixes the local oscillation signal obtained as described above with the received signal, and the obtained intermediate frequency signal can filter only a component containing a voice signal. The signal is supplied to the intermediate frequency amplifier circuit 10 via the narrow band filter 9. The filtering bandwidth of the narrow band filter 9 is, for example, 1 when receiving frequency modulation broadcast.
It is selected to be about 80 kHz.

【0005】前記中間周波増幅回路10で増幅された中
間周波信号は、検波回路11に与えられて音声信号に復
調され、その復調された音声信号は、電力増幅器13に
与えられて増幅された後、スピーカ14に与えられて音
響化される。
The intermediate frequency signal amplified by the intermediate frequency amplifier circuit 10 is applied to a detection circuit 11 and demodulated into an audio signal. The demodulated audio signal is applied to a power amplifier 13 and amplified. Is given to the speaker 14 to be acousticized.

【0006】前記高周波増幅回路4からの出力はまた、
第1のレベル検波回路15に入力されており、このレベ
ル検波回路15は、前記同調回路3および高周波増幅回
路4で増幅された希望波の周波数付近の受信レベルに応
じた第1のAGC電圧を加算器16に与える。前記加算
器16へはまた、第2のレベル検波回路17によって、
検波回路11における中間周波信号レベル、または復調
音声信号レベルから受信信号レベルが検出されて、その
検出結果が、第2のAGC電圧として入力されている。
加算器16からの出力は、アッテネータ回路18に与え
られる。
The output from the high-frequency amplifier circuit 4 is
The signal is input to a first level detection circuit 15, and the level detection circuit 15 outputs a first AGC voltage corresponding to a reception level near a frequency of a desired wave amplified by the tuning circuit 3 and the high-frequency amplification circuit 4. This is provided to the adder 16. The adder 16 is also provided with a second level detection circuit 17.
The reception signal level is detected from the intermediate frequency signal level or the demodulated audio signal level in the detection circuit 11, and the detection result is input as the second AGC voltage.
The output from the adder 16 is provided to an attenuator circuit 18.

【0007】前記アッテネータ回路18は、前記同調回
路3に関連して設けられており、加算器16からの出力
電圧が高くなる程、すなわち前記第1および第2のAG
C電圧が高くなる程、同調回路3の共振鋭度を低下させ
る。これによって、アンテナ入力レベルが高いときには
同調回路3の共振鋭度は低下し、前記アンテナ入力レベ
ルが低い場合に比べて、高周波増幅回路4に入力される
信号レベルは抑圧されることになる。こうして、強入力
によって歪特性の悪化する高周波増幅回路4および混合
回路5の前段で、AGC動作が行われている。
The attenuator circuit 18 is provided in association with the tuning circuit 3, and increases as the output voltage from the adder 16 increases, that is, the first and second AGs.
As the C voltage increases, the resonance sharpness of the tuning circuit 3 decreases. As a result, when the antenna input level is high, the resonance sharpness of the tuning circuit 3 decreases, and the signal level input to the high-frequency amplifier circuit 4 is suppressed as compared with the case where the antenna input level is low. Thus, the AGC operation is performed in a stage preceding the high-frequency amplifier circuit 4 and the mixing circuit 5 whose distortion characteristics are deteriorated by a strong input.

【0008】[0008]

【発明が解決しようとする課題】上述のような従来技術
では、第2のAGC電圧は、狭帯域フィルタ9で濾波さ
れた希望波のみの受信信号レベルに対応したレベルとな
っている。したがって第2のAGC電圧のみでAGC動
作を行うと、希望波の周波数に隣接する周波数の妨害波
の影響が全く考慮されず、妨害波によって前記高周波増
幅回路4および混合回路5で歪が発生してしまう。
In the prior art as described above, the second AGC voltage has a level corresponding to the received signal level of only the desired wave filtered by the narrow band filter 9. Therefore, when the AGC operation is performed only with the second AGC voltage, the influence of the interference wave of the frequency adjacent to the frequency of the desired wave is not considered at all, and the interference wave causes distortion in the high-frequency amplifier circuit 4 and the mixing circuit 5. Would.

【0009】これに対して、第1のAGC電圧は、前記
妨害波の影響を受けてしまい、妨害波の受信レベルが大
きいために、希望波が不所望に抑圧されてしまうことが
ある。また、第1のAGC電圧のみでAGC動作を行う
ようにすると、希望波のレベルが強くてもAGC動作が
行われて、SN特性が悪化する。
On the other hand, the first AGC voltage is affected by the interference wave, and the desired wave may be undesirably suppressed because the reception level of the interference wave is large. If the AGC operation is performed only with the first AGC voltage, the AGC operation is performed even if the level of the desired wave is strong, and the SN characteristic deteriorates.

【0010】一方、混合回路5を構成するトランジスタ
回路は、そのバイアス電流を大きくする程、ダイナミッ
クレンジが強入力側に変位し、強入力に対する歪も小さ
くなるという特性を有する。しかしながら、このトラン
ジスタ回路のダイナミックレンジは一定であり、したが
って前記バイアス電流を増大して、該トランジスタ回路
を歪に強くしておくと、希望波の信号レベルが小さいと
きには、前記ダイナミックレンジから外れてしまい、こ
のように小信号を扱うことができないという問題が生じ
る。
On the other hand, the transistor circuit forming the mixing circuit 5 has such a characteristic that the larger the bias current is, the more the dynamic range is shifted to the strong input side, and the distortion for the strong input is reduced. However, the dynamic range of this transistor circuit is constant. Therefore, if the bias current is increased to make the transistor circuit resistant to distortion, when the signal level of the desired wave is small, the dynamic range deviates from the dynamic range. Thus, there arises a problem that a small signal cannot be handled.

【0011】本発明の目的は、希望波を確実に聴取する
ことができる受信機を提供することである。
An object of the present invention is to provide a receiver capable of reliably listening to a desired wave.

【0012】[0012]

【課題を解決するための手段】本発明は、同調回路の利
得を減衰制御するアッテネータ素子が設けられ、そのア
ッテネータ素子による減衰レベルが、高周波増幅回路に
おける受信レベルに応じて第1のレベル検波回路から出
力される第1のAGC電圧と、検波回路における受信信
号レベルに応じて第2のレベル検波回路から出力される
第2のAGC電圧とに応じて変化されて、強入力に対す
る歪を抑えるようにしたスーパヘテロダイン方式の受信
機において、バイアス電流の変化に応答して適性入力レ
ベルを変化することができる混合回路と、前記第1およ
び第2のAGC電圧を加算して前記アッテネータ素子へ
出力する加算手段と、前記加算手段の出力が予め定める
レベル以上であるときには、第1のAGC電圧を前記バ
イアス電流として混合回路に与えるバイアス切換手段と
を含むことを特徴とする受信機である。また本発明は、
前記第2のAGC電圧に応答して、受信信号レベルが小
さくなる程、復調音声信号の高域成分を減衰するトーン
制御手段を設け、前記バイアス切換手段は、前記加算手
段の出力が予め定めるレベル以上であるときには、第1
のAGC電圧を第2のAGC電圧に合成し、第1のAG
C電圧が大きくなる程、トーン制御手段は高域成分を減
衰することを特徴とする。
According to the present invention, there is provided an attenuator element for attenuating and controlling the gain of a tuning circuit, and the attenuation level of the attenuator element is controlled by a first level detection circuit according to the reception level in the high frequency amplifier circuit. Is changed in accordance with the first AGC voltage output from the second AGC voltage and the second AGC voltage output from the second level detection circuit in accordance with the level of the received signal in the detection circuit so as to suppress distortion for a strong input. And a mixing circuit capable of changing an appropriate input level in response to a change in a bias current, and adding the first and second AGC voltages to output to the attenuator element. An adder, and when an output of the adder is equal to or higher than a predetermined level, a first AGC voltage is used as the bias current. A receiver which comprises a bias switching means for providing the focus circuit. The present invention also provides
In response to the second AGC voltage, tone control means is provided for attenuating a high-frequency component of the demodulated audio signal as the received signal level decreases, and the bias switching means comprises: If it is above, the first
Is combined with the second AGC voltage, and the first AGC voltage
The tone control means attenuates high-frequency components as the C voltage increases.

【0013】[0013]

【作用】本発明に従えば、同調回路の利得を減衰制御す
るアッテネータ素子を設け、そのアッテネータ素子によ
る減衰レベルを、高周波増幅回路の出力に基づいて第1
のレベル検波回路から出力される受信レベルを表す第1
のAGC電圧と、検波回路における中間周波信号レベ
ル、または該検波回路からの復調音声信号レベルに基づ
いて第2のレベル検波回路から出力される受信信号レベ
ルを表す第2のAGC電圧とに対応して変化することに
よって、強入力に対する混合回路などでの歪を抑えるよ
うにしたスーパヘテロダイン方式の受信機において、前
記第1および第2のAGC電圧を加算手段によって加算
して前記アッテネータ素子へ与えるとともに、該加算手
段の出力が予め定めるレベル以上であるときには、バイ
アス切換手段によって第1のAGC電圧をバイアス電流
として、混合回路において、該混合回路を構成するトラ
ンジスタ回路などに与える。
According to the present invention, an attenuator element for attenuating and controlling the gain of the tuning circuit is provided, and the attenuation level of the attenuator element is determined based on the output of the high-frequency amplifier circuit.
Represents the reception level output from the level detection circuit of FIG.
And the second AGC voltage representing the level of the intermediate frequency signal in the detection circuit or the level of the received signal output from the second level detection circuit based on the level of the demodulated audio signal from the detection circuit. In the receiver of the superheterodyne system which suppresses distortion in a mixing circuit or the like for a strong input, the first and second AGC voltages are added by an adding means and applied to the attenuator element. When the output of the adding means is equal to or higher than a predetermined level, the bias switching means supplies the first AGC voltage as a bias current to a transistor circuit constituting the mixing circuit in a mixing circuit.

【0014】したがって、妨害波の影響を含む第1のA
GC電圧による広帯域のAGC動作と、希望波の受信信
号レベルを表す第2のAGC電圧による狭帯域のAGC
動作とを行うとともに、妨害波のレベルが大きくなって
前記予め定めるレベル以上となると、混合回路のバイア
ス電流が大きくされて、強入力に対する歪に対して強く
され、これに対して、前記加算手段の出力が前記予め定
めるレベル未満であるときには、上述のようなバイアス
電流の増加は行われず、混合回路の適性入力レベルは比
較的小さく設定され、小信号を確実に聴取することがで
きる。
Therefore, the first A including the influence of the interference wave
A wide band AGC operation using a GC voltage, and a narrow band AGC using a second AGC voltage indicating a desired signal reception signal level
When the operation is performed and the level of the interfering wave is increased and becomes equal to or higher than the predetermined level, the bias current of the mixing circuit is increased to be more resistant to a distortion with respect to a strong input. Is less than the predetermined level, the bias current is not increased as described above, and the appropriate input level of the mixing circuit is set relatively small, so that a small signal can be reliably heard.

【0015】また好ましくは、復調音声信号ラインに、
前記第2のAGC電圧に応答して、受信信号レベルが小
さくなる程、復調音声信号の高域成分を減衰するトーン
制御手段を設けておき、前記バイアス切換手段は、前記
加算手段の出力が前記予め定めるレベル以上であるとき
には、第1のAGC電圧を前記第2のAGC電圧に合成
してトーン制御手段に与える。
Preferably, the demodulated audio signal line includes:
In response to the second AGC voltage, there is provided tone control means for attenuating a high-frequency component of the demodulated audio signal as the received signal level decreases, and the bias switching means outputs the output of the adding means. When the level is equal to or higher than a predetermined level, the first AGC voltage is combined with the second AGC voltage and supplied to the tone control means.

【0016】したがって、トーン制御手段は、第2のA
GC電圧に対応してレベル抑圧量が大きくなる程、高域
成分を減衰し、さらに前記混合回路のバイアス電流が増
加されて妨害波の影響が強くなる程、第1のAGC電圧
に対応してさらに高域成分を減衰する。こうして、ノイ
ズの影響を抑えて、希望波を聴取し易くすることができ
る。
Therefore, the tone control means is provided with the second A
The higher the level suppression amount corresponding to the GC voltage, the higher the frequency component is attenuated, and the higher the bias current of the mixing circuit is, the stronger the influence of the interfering wave is. Further, high frequency components are attenuated. Thus, it is possible to suppress the influence of noise and make it easier to hear the desired wave.

【0017】[0017]

【実施例】図1は、本発明の一実施例のラジオ受信機2
1の電気的構成を示すブロック図である。アンテナ22
で受信された受信信号は、同調回路23において、受信
すべき希望波の周波数付近の信号成分のみが強調され、
さらに高周波増幅回路24で増幅された後、混合回路2
5に入力される。この混合回路25に関連して、局部発
振回路26が設けられている。前記局部発振回路26
は、電圧制御形発振器などで実現され、PLL回路27
からのチューニング電圧に対応した周波数の局部発振信
号を出力する。
FIG. 1 shows a radio receiver 2 according to an embodiment of the present invention.
FIG. 2 is a block diagram showing an electrical configuration of FIG. Antenna 22
In the received signal received by the tuning circuit 23, only the signal component near the frequency of the desired wave to be received is emphasized in the tuning circuit 23,
After being amplified by the high frequency amplifier circuit 24, the mixed circuit 2
5 is input. In connection with the mixing circuit 25, a local oscillation circuit 26 is provided. The local oscillation circuit 26
Is realized by a voltage controlled oscillator or the like, and the PLL circuit 27
And outputs a local oscillation signal having a frequency corresponding to the tuning voltage from.

【0018】前記PLL回路27は、マイクロコンピュ
ータなどで実現される制御回路28から入力される前記
希望波の周波数に対応した分周比Nで前記局部発振信号
を分周する分周器と、予め定める基準周波数の基準信号
を発生する基準信号源と、この基準信号と前記分周され
た局部発振信号との位相を比較してその差に対応した誤
差出力を発生する比較器と、前記比較器からの誤差出力
を直流電圧に平滑化して、前記チューニング電圧とし
て、前記局部発振回路26および同調回路23に与える
フィルタとを備えて構成されている。したがって、受信
周波数を変化するときには、制御回路28は前記N値を
変化し、前記局部発振信号をそのN値で分周した信号
と、前記基準信号との位相差が零となるようにチューニ
ング電圧が変化し、こうして希望波の安定した受信が可
能となる。
The PLL circuit 27 includes a frequency divider for dividing the local oscillation signal by a frequency division ratio N corresponding to the frequency of the desired wave input from a control circuit 28 implemented by a microcomputer or the like. A reference signal source for generating a reference signal having a predetermined reference frequency, a comparator for comparing the phase of the reference signal with the frequency-divided local oscillation signal and generating an error output corresponding to the difference, and the comparator And a filter for smoothing an error output from the local oscillation circuit to a DC voltage and applying the smoothed voltage to the local oscillation circuit 26 and the tuning circuit 23 as the tuning voltage. Therefore, when changing the reception frequency, the control circuit 28 changes the N value, and adjusts the tuning voltage so that the phase difference between the signal obtained by dividing the local oscillation signal by the N value and the reference signal becomes zero. Is changed, and thus stable reception of a desired wave becomes possible.

【0019】前記混合回路25は、上述のようにして得
られた局部発振信号と、受信信号とを混合し、得られた
中間周波信号は、音声信号が含まれる成分のみを濾波す
ることができる狭帯域フィルタ29を介して中間周波増
幅回路30に与えられる。前記狭帯域フィルタ29の濾
波帯域幅は、たとえば周波数変調放送を受信するときに
は、180kHz程度に選ばれる。
The mixing circuit 25 mixes the local oscillation signal obtained as described above with the received signal, and the obtained intermediate frequency signal can filter only a component including a voice signal. The signal is supplied to the intermediate frequency amplifier circuit 30 via the narrow band filter 29. The filtering bandwidth of the narrow-band filter 29 is selected to be, for example, about 180 kHz when receiving frequency-modulated broadcasting.

【0020】前記中間周波増幅回路30で増幅された中
間周波信号は、検波回路31に与えられて音声信号が復
調され、その音声信号は、後述するトーン制御回路32
を介して電力増幅器33に与えられて増幅された後、ス
ピーカ34に与えられて音響化される。
The intermediate frequency signal amplified by the intermediate frequency amplifying circuit 30 is applied to a detection circuit 31 to demodulate an audio signal.
After being supplied to the power amplifier 33 via the amplifier and amplified, the signal is supplied to the speaker 34 to be acousticized.

【0021】前記高周波増幅回路24からの出力はま
た、第1のレベル検波回路41に入力されており、この
レベル検波回路41は、同調回路23および高周波増幅
回路24において増幅された希望波の周波数付近の受信
レベルを検出し、検出したレベルが所定レベルV1以上
であるときには、図2において参照符α1で示すように
そのレベルに対応した直流電圧を、第1のAGC電圧と
して加算器42に出力する。
The output from the high frequency amplification circuit 24 is also input to a first level detection circuit 41. The first level detection circuit 41 outputs the frequency of the desired wave amplified by the tuning circuit 23 and the high frequency amplification circuit 24. When a nearby reception level is detected and the detected level is equal to or higher than the predetermined level V1, a DC voltage corresponding to the level is output to the adder 42 as a first AGC voltage as indicated by reference numeral α1 in FIG. I do.

【0022】また、前記検波回路31に関連して第2の
レベル検波回路43が設けられており、このレベル検波
回路43は、検波回路31における中間周波信号レベル
または復調音声信号レベルから受信信号レベルを検出
し、その検出結果を比較器44の非反転入力端子に与え
る。この比較器44の反転入力端子には、基準電圧源4
5から予め定める基準電圧Vref1が入力されてい
る。
A second level detection circuit 43 is provided in connection with the detection circuit 31. The second level detection circuit 43 converts the level of the intermediate frequency signal or the level of the demodulated audio signal in the detection circuit 31 into the level of the received signal. And the detection result is supplied to the non-inverting input terminal of the comparator 44. The inverting input terminal of the comparator 44 has a reference voltage source 4
5, a predetermined reference voltage Vref1 is input.

【0023】したがって、検波回路31への入力は、前
記レベル検波回路41への入力となる高周波増幅回路2
4の出力に対して、中間周波増幅回路30が介在されて
いるためにゲインが高く、このため比較器44からは、
前記図2において参照符α2で示すように、アンテナ入
力レベルが、前記レベルV1よりも小さいレベルV2か
ら前記基準電圧Vref1に対応したレベルV3となる
まで受信信号レベルに対応したレベルの直流電圧が出力
され、前記レベルV3以上のアンテナ入力に対しては、
その出力が一定電圧E1にクリップされた出力が導出さ
れる。
Therefore, the input to the detection circuit 31 is the high-frequency amplification circuit 2 which is the input to the level detection circuit 41.
4, the gain is high because the intermediate frequency amplifying circuit 30 is interposed, so that the comparator 44 outputs
As shown by reference numeral α2 in FIG. 2, a DC voltage of a level corresponding to the received signal level is output until the antenna input level changes from a level V2 smaller than the level V1 to a level V3 corresponding to the reference voltage Vref1. And for an antenna input above level V3,
An output whose output is clipped to the constant voltage E1 is derived.

【0024】なお、前記電圧E1は、受信状態が最も良
好な状態、すなわち送信所の極近傍で、マルチパスのな
い状態で受信した場合において、発生し得るAGC電圧
に選ばれている。したがって、参照符α1で示すレベル
検波回路41からの第1のAGC電圧において、参照符
α1aで示す区間は、希望波の周波数に隣接した周波数
の妨害波がある場合を示している。
The voltage E1 is selected as an AGC voltage that can be generated in a state where the reception state is the best, that is, when the reception is performed in the vicinity of the transmitting station without multipath. Accordingly, in the first AGC voltage from the level detection circuit 41 indicated by the reference numeral α1, the section indicated by the reference numeral α1a indicates a case where there is an interference wave having a frequency adjacent to the frequency of the desired wave.

【0025】この比較器44からの出力は、第2のAG
C電圧として、前記加算器42に与えられている。加算
器42で合成された前記第1および第2のAGC電圧
は、前記同調回路23の利得を減衰制御するよう設けら
れているアッテネータ回路35に与えられる。
The output from the comparator 44 is supplied to the second AG
The C voltage is given to the adder 42. The first and second AGC voltages synthesized by the adder 42 are supplied to an attenuator circuit 35 provided to attenuate and control the gain of the tuning circuit 23.

【0026】前記アッテネータ回路35は、後述するよ
うにして前記AGC電圧が高くなる程、同調回路23の
共振鋭度を低下させる。したがって、アンテナ22での
受信電界強度レベルが高いときには、同調回路23の共
振鋭度が低下し、前記受信電界強度レベルが低い場合に
比べて、高周波増幅回路24に入力される信号レベルは
抑圧されることになる。こうして、後段の高周波増幅回
路24および混合回路25などでの歪の発生を防止する
AGC動作が実現されている。
The attenuator circuit 35 reduces the resonance sharpness of the tuning circuit 23 as the AGC voltage increases as described later. Therefore, when the received electric field strength level at the antenna 22 is high, the resonance sharpness of the tuning circuit 23 is reduced, and the signal level input to the high frequency amplifier circuit 24 is suppressed as compared with the case where the received electric field strength level is low. Will be. Thus, the AGC operation for preventing the occurrence of distortion in the high-frequency amplifier circuit 24, the mixing circuit 25, and the like at the subsequent stage is realized.

【0027】前記同調回路23は、前段のアンテナ22
側のマッチング部36と、後段の検波回路31側の同調
部37とを備えて構成されている。マッチング部36
は、アンテナ22と該同調回路23とのマッチングのた
めに設けられており、高周波増幅回路24に接続される
ライン38に直列に介在される結合コンデンサC1,C
2と、これらの結合コンデンサC1,C2間の接続点と
接地ラインとの間に介在されるマッチングコンデンサC
3とを備えて構成されている。
The tuning circuit 23 comprises a
And a tuning unit 37 on the side of the detection circuit 31 at the subsequent stage. Matching unit 36
Are provided for matching between the antenna 22 and the tuning circuit 23, and are coupled in series with a line 38 connected to the high-frequency amplifier circuit 24.
2 and a matching capacitor C interposed between a connection point between these coupling capacitors C1 and C2 and a ground line.
3 is provided.

【0028】一方、前記同調部37は、前記ライン38
と接地ラインとの間に介在され、並列共振回路39を構
成するインダクタL1および可変容量ダイオードD1,
D2と、前記ライン38に介在される結合コンデンサC
4と、前記チューニング電圧のダンピング抵抗R1とを
備えて構成されている。可変容量ダイオードD1,D2
は、相互に逆極性となるように直列に接続された後、前
記ライン38と接地ラインとの間に介在されており、そ
れらの接続点には前記チューニング電圧がダンピング抵
抗R1を介して与えられる。したがって、前記チューニ
ング電圧に対応して、たとえば可変容量ダイオードD1
の容量が増加すると、可変容量ダイオードD2の容量も
増加し、こうして受信すべき周波数の受信信号に同調
し、その信号を強調して出力することができる。
On the other hand, the tuning section 37 is connected to the line 38
Inductor L1 and variable capacitance diode D1, which are interposed between
D2 and a coupling capacitor C interposed in the line 38.
4 and a damping resistor R1 for the tuning voltage. Variable capacitance diodes D1, D2
Are connected in series with each other so that they have opposite polarities, and are interposed between the line 38 and a ground line, and the connection point between them is supplied with the tuning voltage via a damping resistor R1. . Therefore, for example, the variable capacitance diode D1
When the capacitance of the variable capacitance diode D2 increases, the capacitance of the variable capacitance diode D2 also increases, thereby tuning to the reception signal of the frequency to be received and emphasizing and outputting the signal.

【0029】また、前記アッテネータ回路35は、前記
マッチング部36と同調部37との接続点36aに接続
されるコンデンサC5およびダイオードD3の直列回路
と、前記加算器42からのAGC電圧を平滑化して出力
するための積分回路を構成する抵抗R2およびコンデン
サC6と、前記AGC電圧をコンデンサC5とダイオー
ドD3との接続点に与える逆流阻止用のダイオードD4
とを備えて構成されている。コンデンサC6で平滑化さ
れた前記AGC電圧が、ダイオードD3の導通電圧以上
になると該ダイオードD3は導通し、コンデンサC5が
前記マッチングコンデンサC3と並列に接続されること
になり、こうして、前記共振回路39の共振鋭度を低下
させてレベル抑圧動作が行われる。
The attenuator circuit 35 smoothes an AGC voltage from the adder 42 and a series circuit of a capacitor C5 and a diode D3 connected to a connection point 36a between the matching section 36 and the tuning section 37. A resistor R2 and a capacitor C6 which constitute an integrating circuit for outputting a signal; and a diode D4 for preventing a reverse current which applies the AGC voltage to a connection point between the capacitor C5 and the diode D3.
It is comprised including. When the AGC voltage smoothed by the capacitor C6 becomes equal to or higher than the conduction voltage of the diode D3, the diode D3 conducts, and the capacitor C5 is connected in parallel with the matching capacitor C3. , The level suppression operation is performed by lowering the resonance sharpness.

【0030】また本発明では、上述のようなAGC動作
を行うにあたって、前記加算器42からのAGC電圧を
基準電圧源46からの基準電圧Vref2と比較する比
較器47と、この比較器47からの出力によって開閉制
御されるスイッチ48とを備えるバイアス切換回路50
が設けられている。このバイアス切換回路50では、前
記AGC電圧が基準電圧Vref2以上となると、前記
スイッチ48を導通してレベル検波回路41からの第1
のAGC電圧を、バイアス電流として混合回路25に与
える。なお、このバイアス切換回路50は、バイアス電
流を連続的に可変するバイアス可変回路であってもよ
い。
Further, in the present invention, in performing the above-mentioned AGC operation, a comparator 47 for comparing the AGC voltage from the adder 42 with a reference voltage Vref2 from a reference voltage source 46, and a comparator 47 A bias switching circuit 50 including a switch 48 that is opened and closed by an output.
Is provided. In the bias switching circuit 50, when the AGC voltage becomes equal to or higher than the reference voltage Vref2, the switch 48 is turned on and the first detection signal from the level detection circuit 41 is output.
Is supplied to the mixing circuit 25 as a bias current. Note that the bias switching circuit 50 may be a bias variable circuit that continuously varies a bias current.

【0031】混合回路25は、トランジスタ回路などを
含んで実現され、前記高周波増幅回路24からの受信信
号と、局部発振回路26からの局部発振信号とを混合す
る混合部と、前記トランジスタ回路のバイアス電流を、
前記第1のAGC電圧に対応して調整制御するバイアス
電流源とを備えて構成されている。
The mixing circuit 25 is implemented by including a transistor circuit and the like, and mixes a reception signal from the high-frequency amplification circuit 24 with a local oscillation signal from a local oscillation circuit 26; The current
And a bias current source that performs adjustment control in accordance with the first AGC voltage.

【0032】したがって、スイッチ48が遮断されてい
るとき、すなわち妨害信号のレベルが比較的小さいとき
には、混合回路25の前記バイアス電流の電流値が小さ
くされ、該混合回路25のダイナミックレンジ、すなわ
ち適性入力レベルが低レベル側とされて、希望波が弱入
力であっても、その希望波を聴取可能とすることができ
る。これに対して、前記スイッチ48が導通される妨害
信号のレベルが大きいときには、前記バイアス電流が大
きくされて、混合回路25のダイナミックレンジは高レ
ベル側に変位されて、強入力に対しても歪が発生しにく
くされる。
Therefore, when the switch 48 is turned off, that is, when the level of the interfering signal is relatively small, the value of the bias current of the mixing circuit 25 is reduced, and the dynamic range of the mixing circuit 25, that is, the appropriate input Even if the level is set to the low level side and the desired wave is a weak input, the desired wave can be heard. On the other hand, when the level of the interfering signal that causes the switch 48 to conduct is large, the bias current is increased, and the dynamic range of the mixing circuit 25 is shifted to a high level, so that the distortion is suppressed even for a strong input. Is less likely to occur.

【0033】また本発明では、前記スイッチ48を介す
る第1のAGC電圧は、加算器49において、前記レベ
ル検波回路43からの第2のAGC電圧に加算されて、
トーン制御回路32に与えられる。トーン制御回路32
は、たとえばローパスフィルタ(略称LPF)と、加算
器と、2つの乗算器とを備えて構成されており、検波回
路31からの音声信号を、LPFを介する成分と、バイ
パスラインを介する成分とに分離し、乗算器において前
記AGC電圧に対応した乗算係数でそれらの成分の割合
が調整された後、加算器で加算されて出力される。
According to the present invention, the first AGC voltage via the switch 48 is added to the second AGC voltage from the level detection circuit 43 in the adder 49,
It is provided to tone control circuit 32. Tone control circuit 32
Is configured to include, for example, a low-pass filter (abbreviated LPF), an adder, and two multipliers, and converts the audio signal from the detection circuit 31 into a component passing through the LPF and a component passing through the bypass line. After the components are separated and the ratio of those components is adjusted by the multiplier coefficient corresponding to the AGC voltage in the multiplier, the components are added and output by the adder.

【0034】したがって、第2のAGC電圧が低いとき
には、入力された音声信号がバイパスラインを介してそ
のまま出力され、前記第2のAGC電圧が上昇するにつ
れて、LPFを介する信号成分の割合が大きくなって高
域成分が抑圧されてゆき、さらに第1のAGC電圧が加
算されると、高域成分がより抑圧されることになる。こ
のようにして、第1のAGC電圧が混合回路25にバイ
アス電流として与えられるような強入力時においては、
図3において参照符β1,β2でそれぞれ示すような通
常時におけるアンテナ入力レベルに対する出力音声信号
レベルおよび出力ノイズ信号レベルが、参照符β1a,
β2aでそれぞれ示すように増加することによってノイ
ズが目立つような場合でも、高域成分を減衰することに
よって、前記ノイズを目立ちにくくすることができる。
Therefore, when the second AGC voltage is low, the input audio signal is output as it is via the bypass line, and as the second AGC voltage increases, the ratio of the signal component via the LPF increases. As the high-frequency component is further suppressed and the first AGC voltage is further added, the high-frequency component is further suppressed. Thus, when the first AGC voltage is applied to the mixing circuit 25 as a bias current at a strong input,
In FIG. 3, the output audio signal level and the output noise signal level with respect to the antenna input level in the normal state as indicated by reference signs β1 and β2
Even when the noise is noticeable due to the increase as indicated by β2a, the noise can be made less noticeable by attenuating the high frequency components.

【0035】上述のように構成されたラジオ受信機21
において、弱入力から強入力になるにつれて、前記図2
において参照符α2で示すように、第2のAGC電圧が
入力レベルV2からV3まで増加してゆき、そのレベル
V3以上では、該第2のAGC電圧は電圧E1にクリッ
プされる。前記入力レベルが前記レベルV3よりも高い
レベルV1となると、レベル検波回路41は、参照符α
1で示すような第1のAGC電圧を発生してゆく。
The radio receiver 21 configured as described above
In FIG. 2, as the weak input changes to the strong input,
As indicated by reference numeral α2, the second AGC voltage increases from the input level V2 to V3, and above the level V3, the second AGC voltage is clipped to the voltage E1. When the input level becomes the level V1 higher than the level V3, the level detection circuit 41
A first AGC voltage as shown in FIG.

【0036】したがって、加算器42で加算されたAG
C電圧の周波数特性は、図4で示すようになる。この図
4から明らかなように、狭帯域フィルタ29を通過する
ことができる希望波の周波数fo付近の成分に関して
は、第2のAGC電圧との相乗効果によって、前記電圧
E1で抑圧される。これに対して妨害波の成分に関して
は、第2のAGC電圧によるAGC動作が行われず、高
いAGC電圧が出力されることになる。
Therefore, the AG added by the adder 42
The frequency characteristics of the C voltage are as shown in FIG. As is apparent from FIG. 4, a component near the frequency fo of the desired wave that can pass through the narrow band filter 29 is suppressed by the voltage E1 due to a synergistic effect with the second AGC voltage. On the other hand, as for the interference wave component, the AGC operation using the second AGC voltage is not performed, and a high AGC voltage is output.

【0037】これに対してまた、図4において参照符V
ref2で示すように、比較器47の基準電圧源46の
基準電圧が設定されており、したがって妨害波によるA
GC電圧がこの基準電圧Vref2以上となると、前記
スイッチ48が導通してバイアス電流が増加されること
になる。
On the other hand, in FIG.
As indicated by ref2, the reference voltage of the reference voltage source 46 of the comparator 47 is set, and therefore A
When the GC voltage becomes equal to or higher than the reference voltage Vref2, the switch 48 is turned on and the bias current is increased.

【0038】したがって、弱入力時には、前記混合回路
25のバイアス電流は小さく、したがって希望波が弱入
力であっても聴取可能とすることができる。これに対し
て妨害波の成分が前記基準電圧Vref2に対応したレ
ベル以上となると、前記バイアス電流制御が行われて、
混合回路25のダイナミックレンジが強入力側とされ、
該混合回路25のバイアス電流が最大値となってから
は、第1のAGC電圧によってAGC動作を行うので、
妨害信号が大きいと、第1のAGC電圧によってレベル
抑圧が行われて歪の発生が抑えられ、かつ混合回路25
を介する希望波の成分には、該混合回路25でのバイア
ス電流増加によるノイズ特性の悪化に対して、そのノイ
ズ成分はトーン制御回路32によって抑圧されて目立ち
にくくされるので、希望波の聴取が可能となる。
Therefore, at the time of a weak input, the bias current of the mixing circuit 25 is small, so that even if the desired wave is a weak input, it is possible to listen. On the other hand, when the component of the interference wave is equal to or higher than the level corresponding to the reference voltage Vref2, the bias current control is performed,
The dynamic range of the mixing circuit 25 is set to the strong input side,
After the bias current of the mixing circuit 25 reaches the maximum value, the AGC operation is performed by the first AGC voltage.
If the disturbing signal is large, the level is suppressed by the first AGC voltage to suppress the occurrence of distortion, and the mixing circuit 25
The noise component is suppressed by the tone control circuit 32 to make the desired wave component less noticeable due to the deterioration of the noise characteristic due to the increase in the bias current in the mixing circuit 25. It becomes possible.

【0039】本発明は、周波数変調放送のラジオ受信機
に限らず、振幅変調放送のラジオ受信機およびテレビジ
ョン放送の受信機などのスーパヘテロダイン方式の他の
受信機にも実施することができる。
The present invention is not limited to radio receivers for frequency-modulated broadcasting, but can be applied to other receivers of the superheterodyne system such as radio receivers for amplitude-modulated broadcasting and receivers for television broadcasting.

【0040】[0040]

【発明の効果】以上のように本発明によれば、同調回路
の利得を減衰制御するアッテネータ素子を設け、そのア
ッテネータ素子による減衰レベルを、高周波増幅回路の
出力に対応する第1のAGC電圧と、検波回路における
中間周波信号レベル、または該検波回路からの復調音声
信号レベルに対応する第2のAGC電圧とに対応して変
化することによって、強入力に対するレベル抑圧を行う
ようにした受信機において、前記第1および第2のAG
C電圧の加算結果が予め定めるレベル以上であるときに
は、第1のAGC電圧をバイアス電流として、混合回路
において、該混合回路を構成するトランジスタ回路など
に与えるので、妨害波のレベルが大きいときには、混合
回路のバイアス電流が大きくされて、強入力に対する歪
に対して強くされ、これに対して弱入力時には、上述の
ようなバイアス電流の増加は行われず、混合回路の適性
入力レベルは比較的小さく設定され、小信号を確実に聴
取することができる。
As described above, according to the present invention, an attenuator element for attenuating and controlling the gain of the tuning circuit is provided, and the attenuation level of the attenuator element is set to the first AGC voltage corresponding to the output of the high-frequency amplifier circuit. And a second AGC voltage corresponding to an intermediate frequency signal level in a detection circuit or a demodulated audio signal level from the detection circuit, thereby performing level suppression for a strong input. , The first and second AGs
When the addition result of the C voltage is equal to or higher than a predetermined level, the first AGC voltage is applied as a bias current to a transistor circuit or the like constituting the mixing circuit in the mixing circuit. The bias current of the circuit is increased to increase the distortion against strong input. On the other hand, when the input is weak, the bias current is not increased as described above, and the appropriate input level of the mixing circuit is set to a relatively small value. Thus, a small signal can be reliably heard.

【0041】また好ましくは、復調音声信号ラインに、
前記第2のAGC電圧に応答して、受信信号レベルが小
さくなる程復調音声信号の高域成分を減衰するトーン制
御手段を設けておき、強入力時には第1のAGC電圧を
前記第2のAGC電圧に合成してトーン制御手段に与え
るので、第2のAGC電圧に対応してレベル抑圧量が大
きくなる程高域成分を減衰し、妨害波の影響が強くなる
程さらに高域成分を減衰し、ノイズの影響を抑えて、希
望波を聴取し易くすることができる。
Preferably, the demodulated audio signal line
In response to the second AGC voltage, there is provided tone control means for attenuating the high frequency component of the demodulated audio signal as the received signal level decreases, and when the input is strong, the first AGC voltage is reduced to the second AGC voltage. Since the signal is synthesized with the voltage and applied to the tone control means, the higher-frequency component is attenuated as the level suppression amount increases in accordance with the second AGC voltage, and the higher-frequency component is further attenuated as the influence of the interfering wave becomes stronger. , The desired wave can be easily heard.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例のラジオ受信機21の電気的
構成を示すブロック図である。
FIG. 1 is a block diagram showing an electrical configuration of a radio receiver 21 according to one embodiment of the present invention.

【図2】前記ラジオ受信機21のAGC動作を説明する
ためのグラフである。
FIG. 2 is a graph illustrating an AGC operation of the radio receiver 21.

【図3】前記ラジオ受信機21の混合回路25のバイア
ス電流増加による入出力特性の変化を説明するためのグ
ラフである。
FIG. 3 is a graph illustrating a change in input / output characteristics due to an increase in a bias current of a mixing circuit 25 of the radio receiver 21;

【図4】前記AGC電圧の周波数特性を示すグラフであ
る。
FIG. 4 is a graph showing a frequency characteristic of the AGC voltage.

【図5】典型的な従来技術のラジオ受信機1の電気的構
成を示すブロック図である。
FIG. 5 is a block diagram showing an electrical configuration of a typical conventional radio receiver 1;

【符号の説明】[Explanation of symbols]

21 ラジオ受信機 23 同調回路 24 高周波増幅回路 25 混合回路 26 局部発振回路 27 PLL回路 28 制御回路 29 狭帯域フィルタ 30 中間周波増幅回路 31 検波回路 32 トーン制御回路 35 アッテネータ回路 41,43 レベル検波回路 44,47 比較器 50 バイアス切換回路 Reference Signs List 21 radio receiver 23 tuning circuit 24 high frequency amplifier circuit 25 mixing circuit 26 local oscillation circuit 27 PLL circuit 28 control circuit 29 narrow band filter 30 intermediate frequency amplifier circuit 31 detection circuit 32 tone control circuit 35 attenuator circuit 41, 43 level detection circuit 44 , 47 Comparator 50 Bias switching circuit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 同調回路の利得を減衰制御するアッテネ
ータ素子が設けられ、そのアッテネータ素子による減衰
レベルが、高周波増幅回路における受信レベルに応じて
第1のレベル検波回路から出力される第1のAGC電圧
と、検波回路における受信信号レベルに応じて第2のレ
ベル検波回路から出力される第2のAGC電圧とに応じ
て変化されて、強入力に対する歪を抑えるようにしたス
ーパヘテロダイン方式の受信機において、 バイアス電流の変化に応答して適性入力レベルを変化す
ることができる混合回路と、 前記第1および第2のAGC電圧を加算して前記アッテ
ネータ素子へ出力する加算手段と、 前記加算手段の出力が予め定めるレベル以上であるとき
には、第1のAGC電圧を前記バイアス電流として混合
回路に与えるバイアス切換手段とを含むことを特徴とす
る受信機。
An attenuator element for attenuating the gain of a tuning circuit is provided, and an attenuation level of the attenuator element is output from a first level detection circuit according to a reception level in a high-frequency amplifier circuit. A superheterodyne receiver in which the voltage is changed according to the voltage and the second AGC voltage output from the second level detection circuit in accordance with the level of the received signal in the detection circuit to suppress distortion for a strong input. A mixing circuit capable of changing an appropriate input level in response to a change in a bias current; an adding means for adding the first and second AGC voltages to output to the attenuator element; When the output is equal to or higher than a predetermined level, a bias for applying the first AGC voltage to the mixing circuit as the bias current is provided. A receiver comprising switching means.
【請求項2】 前記第2のAGC電圧に応答して、受信
信号レベルが小さくなる程、復調音声信号の高域成分を
減衰するトーン制御手段を設け、 前記バイアス切換手段は、前記加算手段の出力が予め定
めるレベル以上であるときには、第1のAGC電圧を第
2のAGC電圧に合成し、第1のAGC電圧が大きくな
る程、トーン制御手段は高域成分を減衰することを特徴
とする請求項1記載の受信機。
2. A tone control means for attenuating a high-frequency component of a demodulated audio signal as the received signal level decreases in response to the second AGC voltage; When the output is equal to or higher than a predetermined level, the first AGC voltage is combined with the second AGC voltage, and the tone control means attenuates the high frequency component as the first AGC voltage increases. The receiver according to claim 1.
JP21643994A 1994-09-09 1994-09-09 Receiving machine Expired - Fee Related JP2774776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21643994A JP2774776B2 (en) 1994-09-09 1994-09-09 Receiving machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21643994A JP2774776B2 (en) 1994-09-09 1994-09-09 Receiving machine

Publications (2)

Publication Number Publication Date
JPH0884089A JPH0884089A (en) 1996-03-26
JP2774776B2 true JP2774776B2 (en) 1998-07-09

Family

ID=16688563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21643994A Expired - Fee Related JP2774776B2 (en) 1994-09-09 1994-09-09 Receiving machine

Country Status (1)

Country Link
JP (1) JP2774776B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10276112A (en) * 1997-03-28 1998-10-13 Sanyo Electric Co Ltd Radio receiver
US8456579B2 (en) 2008-02-11 2013-06-04 Sony Corporation Dynamic RF AGC switch/mixer for optimal NTSC video detection

Also Published As

Publication number Publication date
JPH0884089A (en) 1996-03-26

Similar Documents

Publication Publication Date Title
JP4916974B2 (en) FM tuner
EP0196697B1 (en) Am receiver
JPS62247628A (en) Radio receiver
JP2003289259A (en) High frequency signal receiver and its manufacturing method
JPH0628338B2 (en) Phase locked loop and direct mixed sync AM receiver using the same
KR100256455B1 (en) Receiver
JPH0787387B2 (en) Wireless receiver
US3939428A (en) Receiver with automatic pass band control
JP2774776B2 (en) Receiving machine
US4792992A (en) Radio receiver
JP2003018031A (en) Anti-demodulation circuit, filtering device and demodulation circuit
EP1231719A1 (en) AM receiver with controllable RF input receiver
US6993305B2 (en) AM receiver with audio filtering means
US6985707B2 (en) Receiver with AGC controlled resonance amplifier
JP3115412B2 (en) Receiving machine
JP4066446B2 (en) Receiving apparatus and method
US4455674A (en) Amplitude-modulated signal receiver having a variable Q circuit
JP3825484B2 (en) Receiving machine
JP3589773B2 (en) Radio receiver noise elimination circuit.
Kianush et al. Integrated adaptive channel selectivity for FM receivers
JPH0884085A (en) Gain controller for receiver
JPH0879109A (en) Receiver
JPH0227639Y2 (en)
JP2928041B2 (en) FM receiver
JPS62131620A (en) Receiver

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080424

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees