JP4661351B2 - Passive element built-in wiring board and manufacturing method thereof - Google Patents
Passive element built-in wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4661351B2 JP4661351B2 JP2005146453A JP2005146453A JP4661351B2 JP 4661351 B2 JP4661351 B2 JP 4661351B2 JP 2005146453 A JP2005146453 A JP 2005146453A JP 2005146453 A JP2005146453 A JP 2005146453A JP 4661351 B2 JP4661351 B2 JP 4661351B2
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- dielectric
- wiring board
- circuit pattern
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は多層配線板に係り、抵抗素子、キャパシタなど受動素子を内蔵した受動素子内蔵配線板及びその製造方法に関する。 The present invention relates to a multilayer wiring board, and more particularly to a wiring board with a built-in passive element including a passive element such as a resistance element and a capacitor, and a manufacturing method thereof.
電子機器の小型化、高密度実装化とともに、それに用いる配線板の小型化、軽量化、高密度配線化が進んでいる。これに伴い、従来表面実装されていた抵抗素子を印刷抵抗体として、配線板の内層に形成する、抵抗内蔵配線板が開発されつつある。これによって、抵抗素子の実装面積が減り、高密度配線化が可能となる。特許文献1には積層プレス方式(ラミネ−ト方式)により多層化し、内層配線層に印刷抵抗体を設けて多層の配線板を形成することが記載されている。配線板は、導体回路パターンからなる配線層と、絶縁層とを、その順に積層し、絶縁層を貫通する導体層を介して通電された、配線回路を形成したものである。複数の導体層による層構成の場合は、多層配線板であり、導体回路パターンおよび抵抗素子、キャパシタ等受動素子をそれぞれ有する配線層を層構成に用いた場合を受動素子内蔵配線板とした。 Along with miniaturization and high-density mounting of electronic devices, miniaturization, weight reduction, and high-density wiring of wiring boards used therefor are progressing. Along with this, a resistance built-in wiring board that is formed on the inner layer of a wiring board using a resistance element that has been conventionally surface-mounted as a printed resistor is being developed. As a result, the mounting area of the resistance element is reduced, and high-density wiring is possible. Patent Document 1 describes that a multilayer wiring board is formed by multilayering by a laminated press method (laminate method) and providing a printed resistor on an inner wiring layer. The wiring board forms a wiring circuit in which a wiring layer composed of a conductor circuit pattern and an insulating layer are laminated in that order and energized through the conductor layer penetrating the insulating layer. In the case of a layer structure composed of a plurality of conductor layers, it is a multilayer wiring board, and a case where a wiring layer having a conductive circuit pattern, a passive element such as a resistance element and a capacitor is used for the layer structure is defined as a passive element built-in wiring board.
従来技術について図を用いて説明する。図4は従来の抵抗内蔵配線板の側断面図を示したものである。この図において、ベースとなる配線板2上には、導体回路パターン1が形成され、抵抗用銀電極10を介して、両端の導体回路パターン1が抵抗体3により配線され回路を形成した部分図である。なお、前記回路部分の表面に絶縁層9で保護されている。
The prior art will be described with reference to the drawings. FIG. 4 is a sectional side view of a conventional resistance built-in wiring board. In this figure, a conductor circuit pattern 1 is formed on a
図4からわかるように、抵抗体3と導体回路パターン1の接続点は、導体回路パターン端面だけでなく、抵抗用銀電極10および導体回路パターン上に覆うように存在する。このため、抵抗体の内部の電場が予想し難く、あらかじめ設定した抵抗値に合致する抵抗体の形状を設計することが困難であり、かつ抵抗素子形成後に抵抗値ばらつきが生じやすいという問題点がある。また、印刷後の抵抗ペーストの断面形状は四角ではなく、丸みを帯びた形状であるため厚さの制御が困難である。このため、抵抗体形状を設計することが困難であり、また形成後の抵抗値ばらつきが生じやすいという問題点もある。
As can be seen from FIG. 4, the connection point between the resistor 3 and the conductor circuit pattern 1 exists not only on the end face of the conductor circuit pattern but also on the
また、誘電体ペーストをスクリーン印刷によって形成する内蔵キャパシタの誘電体層においても、印刷後の誘電体ペーストの断面形状は四角ではなく、丸みを帯びた形状であるため、厚さの制御が困難で、あらかじめ設定した容量に誘電体形状を設計することが困難である。それとともに、形成後の容量ばらつきが生じやすいという問題点がある(特許文献2参照)。 In addition, even in the dielectric layer of the built-in capacitor, where the dielectric paste is formed by screen printing, the cross-sectional shape of the dielectric paste after printing is not a square but a rounded shape, making it difficult to control the thickness. It is difficult to design a dielectric shape with a preset capacitance. At the same time, there is a problem that capacitance variation after formation is likely to occur (see Patent Document 2).
以下に公知文献を記す。
本発明の目的は、上記従来の問題点を解消することにあり、設定した抵抗値に合わせて、抵抗体の形状の設計が容易で、かつ形成後の抵抗値ばらつきが小さい抵抗素子と、設定した容量値に合わせて、誘電体の形状の設計が容易で、かつ形成後の容量値ばらつきが小
さいキャパシタを有する受動素子内蔵配線板及びその製造方法を提供することを目的とする。
An object of the present invention is to eliminate the above-described conventional problems, and it is possible to easily design a resistor shape in accordance with a set resistance value, and to set a resistance element with small variation in resistance value after formation. It is an object of the present invention to provide a passive element built-in wiring board having a capacitor in which the dielectric shape can be easily designed in accordance with the capacitance value and the capacitance value variation after formation is small, and a method for manufacturing the same.
本発明の請求項1に係る発明は、絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部である抵抗素子電極および抵抗素子電極間を接続する抵抗体からなる抵抗素子を有する受動素子内蔵配線板において、前記抵抗体と抵抗素子電極はそれぞれの端面でのみ接続し、前記抵抗体は前記抵抗素子電極よりも厚く、かつ当該抵抗体は平坦化された上面を有していることを特徴とする受動素子内蔵配線板である。 The invention according to claim 1 of the present invention includes an insulating layer, a conductor circuit pattern provided on the insulating layer, a resistance element electrode that is a part of the conductor circuit pattern, and a resistor that connects between the resistance element electrodes In the passive element built-in wiring board having the resistance element, the resistor and the resistor element electrode are connected only at their end faces, the resistor is thicker than the resistor element electrode, and the resistor is flattened. A passive element built-in wiring board having an upper surface .
本発明の請求項2に係る発明は、前記導体回路パターンはその一部としてさらにキャパシタ第一電極を有し、該キャパシタ第一電極上に形成された誘電体と、該誘電体上にキャパシタ第二電極を有することを特徴とする請求項1記載の受動素子内蔵配線板である。 According to a second aspect of the present invention, the conductor circuit pattern further includes a capacitor first electrode as a part thereof, a dielectric formed on the capacitor first electrode, and a capacitor first electrode on the dielectric. The passive element built-in wiring board according to claim 1, comprising two electrodes.
本発明の請求項3に係る発明は、絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部である抵抗素子電極および抵抗素子電極間を接続する抵抗体からなる抵抗素子を有する受動素子内蔵配線板の製造方法において、抵抗素子の形成は少なくとも以下の工程により行われることを特徴とする受動素子内蔵配線板の製造方法である。
(a)前記絶縁層および導体回路パターン上にレジスト層を形成する工程。
(b)抵抗体を設ける部分として前記導体回路パターンの一部である抵抗素子電極の端面のみが露出するように、レジスト層を開口させる工程。
(c)レジスト層開口部に抵抗ペーストを充填する工程。
(d)レジスト層の厚みを超えてはみ出した抵抗ペーストを除去する工程。
(e)抵抗ペーストを硬化させて抵抗体とする工程。
(f)レジスト層を除去する工程。
According to a third aspect of the present invention, there is provided an insulating layer, a conductor circuit pattern provided on the insulating layer, a resistor element electrode that is a part of the conductor circuit pattern, and a resistor that connects between the resistor element electrodes In the manufacturing method of the passive element built-in wiring board having the resistance element, the resistive element is formed by at least the following steps.
(A) A step of forming a resist layer on the insulating layer and the conductor circuit pattern.
(B) A step of opening the resist layer so that only the end face of the resistance element electrode which is a part of the conductor circuit pattern is exposed as a portion where the resistor is provided.
(C) A step of filling the resist layer opening with a resistance paste.
(D) A step of removing the resistance paste protruding beyond the thickness of the resist layer.
(E) A step of curing the resistance paste to form a resistor.
(F) A step of removing the resist layer.
本発明の請求項4に係る発明は、前記(a)前記絶縁層および導体回路パターン上に前記レジスト層を形成する工程が、レジスト層の厚さを抵抗体の厚さと等しい厚さに制御するために予め膜厚が調整された材料を用いることを特徴とする請求項3記載の受動素子内蔵配線板の製造方法である。 In the invention according to claim 4 of the present invention, the step (a) of forming the resist layer on the insulating layer and the conductor circuit pattern controls the thickness of the resist layer to be equal to the thickness of the resistor. Therefore, the passive element built-in wiring board manufacturing method according to claim 3, wherein a material whose film thickness is adjusted in advance is used.
本発明の請求項5に係る発明は、前記(c)レジスト層開口部に抵抗ペーストを充填する工程の前に、抵抗体と接することになる抵抗素子電極端面に予め金属めっきを行う工程を追加することを特徴とする請求項3、又は4記載の受動素子内蔵配線板の製造方法である。 In the invention according to claim 5 of the present invention, before the step (c) of filling the resist layer opening with the resistance paste, a step of performing metal plating in advance on the end face of the resistance element electrode to be in contact with the resistor is added. The method of manufacturing a wiring board with a built-in passive element according to claim 3 or 4, wherein:
本発明の請求項6に係る発明は、前記(d)レジスト層の厚みを超えてはみ出した抵抗ペーストを除去する工程が、レジスト層の厚みを超えてはみ出した抵抗ペーストを除去しつつ、抵抗ペースト上面を平坦化する工程であることを特徴とする請求項3乃至5のいずれか1項記載の受動素子内蔵配線板の製造方法である。 In the invention according to claim 6 of the present invention, the step (d) of removing the resistance paste protruding beyond the thickness of the resist layer removes the resistance paste protruding beyond the thickness of the resist layer, 6. The passive element built-in wiring board manufacturing method according to claim 3, wherein the upper surface is flattened.
本発明の請求項7に係る発明は、絶縁層と、該絶縁層上に設けられた導体回路パターンと、該導体回路パターンの一部であるキャパシタ第一電極、誘電体およびキャパシタ第二電極からなるキャパシタを有する受動素子内蔵配線板の製造方法において、キャパシタの形成は少なくとも以下の工程により行われることを特徴とする受動素子内蔵配線板の製造方法である。
(a)前記絶縁層および導体回路パターン上にレジスト層を形成する工程。
(b)誘電体を設ける部分として前記導体回路パターンの一部であるキャパシタ第一電極の端面のみが露出するように、レジスト層を開口させる工程。
(c)レジスト層開口部に誘電体ペーストを充填する工程。
(d)レジスト層の厚みを超えてはみ出した誘電体ペーストを除去する工程。
(e)誘電体ペーストを硬化させて誘電体とする工程。
(f)レジスト層を除去する工程。
(g)前記誘電体上にキャパシタ第二電極を形成する工程。
The invention according to claim 7 of the present invention includes an insulating layer, a conductor circuit pattern provided on the insulating layer, a capacitor first electrode, a dielectric, and a capacitor second electrode that are part of the conductor circuit pattern. In the method of manufacturing a passive element built-in wiring board having a capacitor, the capacitor is formed by at least the following steps.
(A) A step of forming a resist layer on the insulating layer and the conductor circuit pattern.
(B) A step of opening the resist layer so that only the end face of the capacitor first electrode which is a part of the conductor circuit pattern is exposed as a portion where the dielectric is provided.
(C) A step of filling the resist layer opening with a dielectric paste.
(D) A step of removing the dielectric paste protruding beyond the thickness of the resist layer.
(E) A step of curing the dielectric paste to obtain a dielectric.
(F) A step of removing the resist layer.
(G) forming a capacitor second electrode on the dielectric;
本発明の請求項8に係る発明は、前記(a)前記絶縁層および導体回路パターン上にレジスト層を形成する工程が、レジスト層の厚さを誘電体の厚さと等しい厚さに制御するために予め膜厚が調整された材料を用いることを特徴とする請求項7記載の受動素子内蔵配線板の製造方法である。
In the invention according to
本発明の請求項9に係る発明は、前記(d)レジスト層の厚みを超えてはみ出した誘電体ペーストを除去する工程が、厚みを超えてはみ出した誘電体ペースト部分を除去しつつ、誘電体ペースト上面を平坦化する工程であることを特徴とする請求項7、又は8記載の受動素子内蔵配線板の製造方法である。 In the invention according to claim 9 of the present invention, the step (d) of removing the dielectric paste protruding beyond the thickness of the resist layer removes the portion of the dielectric paste protruding beyond the thickness. 9. The manufacturing method of a passive element built-in wiring board according to claim 7, wherein the paste upper surface is a step of flattening.
本発明の製造方法によれば、導体回路パターンの電極の端面のみが抵抗材料に接することにより、設計値どおりに正確な抵抗値の抵抗体が作れる。なお、抵抗体と抵抗素子電極は配線板にほぼ平行な上面と、自体が載置されている支持体(すなわち絶縁層)に接する底面と、上面と底面をつないで配線板或いは支持体に対してほぼ垂直となる側面とを有する。ここではこの側面を端面と呼ぶ。 According to the manufacturing method of the present invention, since only the end face of the electrode of the conductor circuit pattern is in contact with the resistance material, a resistor having an accurate resistance value can be made as designed. It should be noted that the resistor and the resistor element electrode are connected to the wiring board or the support by connecting the upper surface substantially parallel to the wiring board, the bottom surface contacting the support (that is, the insulating layer) on which the resistor is mounted, and the upper surface to the bottom. And side surfaces that are substantially vertical. Here, this side surface is called an end surface.
本発明の製造方法によれば、抵抗ペーストからなる抵抗体及び誘電体ペーストからなる誘電体は、その膜厚を所定厚の制御が安易となり、且つ表面を平滑にするために、形成後の抵抗値及び容量値のばらつきが小さい受動素子内蔵配線板が製造できる。 According to the manufacturing method of the present invention, a resistor made of a resistance paste and a dielectric made of a dielectric paste have a resistance after forming in order to make it easy to control the film thickness to a predetermined thickness and to smooth the surface. Passive element built-in wiring boards with small variations in values and capacitance values can be manufactured.
本発明の製造方法によれば、抵抗値及び容量値は、設定した合わせて、その形状の設計が容易で、かつ形成後のばらつきが小さい製造方法である。 According to the manufacturing method of the present invention, the resistance value and the capacitance value are set, and the shape can be easily designed, and the variation after formation is small.
本発明によれば、各抵抗ペーストの種類だけ異なるマスクを用いてレジストをパターニングし、抵抗ペーストを充填、レジスト剥離の工程を繰り返すことにより、異なる抵抗ペーストにより抵抗体が形成された抵抗素子を同一面に形成できる。あるいは、複数の抵抗素子に対応する開口部に対し、ディスペンサー等で抵抗ペーストを充填することで、同一面上に、種類の異なる抵抗ペーストから形成された抵抗体を有する抵抗素子を一回のマスキングで形成することができる。また、薄い厚みの抵抗体を有する抵抗素子を先に、より厚い抵抗体を有する抵抗素子を後に形成することで、抵抗体の厚みの異なる抵抗素子を同一面上に形成することができる。同様にして、同一面上に、それぞれ誘電体を形成する誘電体ペーストの異なるキャパシタを複数形成することができる。また、誘電体の厚みの異なるキャパシタを複数形成することができる。さらに、あらかじめ設ける素子電極の構造と、開口部に充填するペーストを選択することによって、同一面上に、抵抗素子とキャパシタ素子を一回、あるいは複数回のマスキングで形成することができる。 According to the present invention, a resist is patterned by using different masks for each type of resistance paste, the resistance paste is filled, and the resist stripping process is repeated, so that the resistance elements formed by the different resistance pastes are identical. Can be formed on the surface. Alternatively, by filling the openings corresponding to a plurality of resistance elements with a resistance paste with a dispenser or the like, a resistance element having a resistor formed of different types of resistance paste on the same surface is masked once. Can be formed. In addition, by forming a resistive element having a thin resistor first and a resistive element having a thicker resistor later, it is possible to form resistive elements having different thicknesses on the same surface. Similarly, a plurality of capacitors having different dielectric pastes for forming a dielectric can be formed on the same surface. In addition, a plurality of capacitors having different dielectric thicknesses can be formed. Furthermore, by selecting the structure of the element electrode provided in advance and the paste to be filled in the opening, the resistance element and the capacitor element can be formed on the same surface by one time or a plurality of times of masking.
以下に本発明の実施の形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.
まず抵抗素子を内蔵したときの製造の工程について、図1に用いて説明する。 First, a manufacturing process when a resistance element is incorporated will be described with reference to FIG.
図1(a)は、ガラスエポキシ基板などの支持体上にパターニングした金属の導体回路パターン1及び導体回路パターンの一部である抵抗素子電極21を有する配線板2である。
FIG. 1A shows a
図1(b)は、配線板2に、ラミネートなどの方法で感光性樹脂からなるレジスト層8を形成する。ここで、レジスト層8の厚さは、所望の抵抗体の厚さと等しい厚さに形成する。また、前記レジスト層は、あらかじめ膜厚を調整するため、所定の厚さの感光性のドライフィルムをレジストとして用いることが好ましい。
In FIG. 1B, a resist
次に、図1(c)は、形成したレジスト層へマスクを用いて露光し、硬化する工程、および現像する工程により、レジスト層の抵抗体設置部の開口部11を形成する。
Next, in FIG. 1C, the
このときに、抵抗体と接する導体回路パターンの端面に、無電解めっき法などで、銀、金などの金属の電極を形成することで抵抗体と導体回路パターン界面の電気接続信頼性を向上することが望ましい。 At this time, by forming an electrode of a metal such as silver or gold on the end face of the conductor circuit pattern in contact with the resistor by an electroless plating method or the like, the electrical connection reliability between the resistor and the conductor circuit pattern interface is improved. It is desirable.
図1(d)は、レジスト開口部に、例えばファーネスブラックなどのカーボンブラックとエポキシなどの樹脂からなるカーボンペーストなどの抵抗ペーストを充填する。又は、開口部を含むレジスト全面に塗布する場合もある。抵抗ペースト3は、レジスト層8厚さ以上の厚さに充填することが望ましい。
In FIG. 1D, a resist paste such as a carbon paste made of carbon black such as furnace black and a resin such as epoxy is filled in the resist opening. Or it may apply | coat to the whole resist surface containing an opening part. The resistance paste 3 is desirably filled to a thickness equal to or greater than the thickness of the resist
図1(e)は、レジスト層厚さ以上にはみ出た抵抗ペースト3、もしくは開口部からあらわれたレジスト層上の抵抗ペースト3をドクターバーなどで除去する。この時、単にはみ出した抵抗ペーストを除去するだけでなく抵抗ペーストの上面をレジスト上面の高さにあわせ、さらに抵抗ペースト上面を平坦化するようにすると精度良く抵抗体が形成できるため好ましい。ドクターバーを用いて、抵抗ペーストの充填および除去を同時に行うことも可能である。 In FIG. 1E, the resistance paste 3 protruding beyond the thickness of the resist layer or the resistance paste 3 on the resist layer appearing from the opening is removed with a doctor bar or the like. At this time, it is preferable not only to remove the protruding resistor paste but also to adjust the upper surface of the resistor paste to the height of the upper surface of the resist and further flatten the upper surface of the resistor paste, because a resistor can be formed with high accuracy. It is also possible to simultaneously fill and remove the resistance paste using the doctor bar.
次に、レジストの耐熱温度以下の温度で抵抗ペーストをオーブンなどで熱硬化する。抵抗ペーストの硬化温度がレジストの耐熱温度以上である場合には、レジストの耐熱温度以下の温度で仮硬化し、抵抗ペーストの形状を安定化させる。 Next, the resistance paste is thermally cured in an oven or the like at a temperature lower than the resist heat resistance temperature. When the curing temperature of the resistance paste is equal to or higher than the heat resistance temperature of the resist, it is temporarily cured at a temperature equal to or lower than the heat resistance temperature of the resist to stabilize the shape of the resistance paste.
次に、図1(f)は、レジスト層8を配線板2から剥離する。その後、抵抗ペーストが仮硬化状態である場合には、所定温度で硬化する。このようにして抵抗体3を形成する。必要に応じてレーザートリミングなどを行い、抵抗値を調整し、抵抗ペーストからなる抵抗体3を形成した配線板2が形成する。なお、さらに、絶縁層などの上層を積層し、以上のような工程を繰り返し抵抗素子を内蔵する多層の配線板を形成する(図上省略)。
Next, in FIG. 1F, the resist
図1(f)で示すように、本発明の抵抗素子20は、導体回路パターン1の一部である抵抗素子電極21と、その抵抗素子電極21の間に抵抗体3が配置され、抵抗体3とそれぞれの抵抗素子電極21では端面でのみ接続している。
As shown in FIG. 1 (f), the
前記抵抗体の形成において、異なる種類の抵抗ペーストを同一面に形成するときには、各抵抗ペースト種にあわせたマスクを用いて、レジストを開口し、レジスト剥離後に工程を繰り返して、同一面に形成することも可能である。あるいは、複数の抵抗素子に対応する開口部に対し、ディスペンサー等で抵抗ペーストを充填することで、同一面上に、種類の異なる抵抗ペーストから形成された抵抗体を有する抵抗素子を一回のマスキングで形成することができる。また、薄い厚みの抵抗体を有する抵抗素子を先に、より厚い抵抗体を有する抵抗素子を後に形成することで、抵抗体の厚みの異なる抵抗素子を同一面上に形成することができる。 In the formation of the resistor, when different types of resistance paste are formed on the same surface, a resist is opened using a mask corresponding to each resistance paste type, and the process is repeated after the resist is peeled to form on the same surface. It is also possible. Alternatively, by filling the openings corresponding to a plurality of resistance elements with a resistance paste with a dispenser or the like, a resistance element having a resistor formed of different types of resistance paste on the same surface is masked once. Can be formed. In addition, by forming a resistive element having a thin resistor first and a resistive element having a thicker resistor later, it is possible to form resistive elements having different thicknesses on the same surface.
次にキャパシタを内蔵したときの実施の工程について、図2に用いて説明する。 Next, an implementation process when a capacitor is incorporated will be described with reference to FIG.
図2(a)は、ガラスエポキシ基板などの支持体上にパターニングした金属の導体回路パターン1及び導体回路パターンの一部であるキャパシタ第一電極31を有する配線板2である。
FIG. 2A shows a
図2(b)は、配線板2に、ラミネートなどの方法で感光性樹脂からなるレジスト層8を形成する。ここで、レジスト層厚から導体回路パターン厚を引いた厚さは、誘電体の厚さと等しい厚さに形成する。
In FIG. 2B, a resist
次に、図2(c)は、形成したレジスト層へマスクを用いて露光し、硬化する工程、および現像する工程により、レジスト層の誘電体設置部の開口部11を形成する。
Next, in FIG. 2C, the
図2(d)は、レジスト開口部11に、例えばチタン酸バリウムなどの誘電体フィラーとエポキシなどの樹脂からなる誘電体ペーストを充填する。又は開口部を含むレジスト全面に塗布する場合もある。誘電体ペーストは、レジスト層厚さ以上の厚さに充填することが望ましい。
In FIG. 2D, the resist
図2(e)は、レジスト層厚さ以上にはみ出た誘電体ペースト、もしくはレジスト層状の誘電体ペーストをドクターバーなどで除去し、誘電体5上面とレジスト層8との段差をなくすようにする。ドクターバーを用いることで、誘電体ペーストの充填および除去を同時に行うことも可能である。
In FIG. 2E, the dielectric paste protruding beyond the thickness of the resist layer or the resist layer-like dielectric paste is removed with a doctor bar or the like so that the step between the upper surface of the dielectric 5 and the resist
レジストの耐熱温度以下の温度で誘電体ペーストをオーブンなどで熱硬化する。誘電体ペーストの硬化温度がレジストの耐熱温度以上である場合には、レジストの耐熱温度以下の温度で仮硬化し、誘電体ペーストの形状を安定化させる。 The dielectric paste is thermally cured in an oven or the like at a temperature lower than the resist heat resistance temperature. When the curing temperature of the dielectric paste is equal to or higher than the heat resistance temperature of the resist, the dielectric paste is temporarily cured at a temperature equal to or lower than the heat resistance temperature of the resist to stabilize the shape of the dielectric paste.
図2(f)は、レジスト層8を配線板2から剥離する。その後、誘電体ペーストが仮硬化状態である場合には、所定温度で硬化する。誘電体ペーストからなる誘電体5を形成した後、キャパシタの第二電極をスクリーン印刷、無電解めっきなど公知の方法で形成し、導体回路パターンの所定部と接続後、絶縁層などの上層を積層する。多層基板においては、以上のような工程を繰り返す。このようにしてキャパシタを内蔵した配線板を形成する。
In FIG. 2 (f), the resist
前記誘電体の形成において、異なる種類の誘電体ペーストを同一面に形成するときには、各誘電体ペースト種にあわせたマスクを用いて、レジストを開口し、レジスト剥離後に工程を繰り返して、誘電体を同一面に形成することも可能である。あるいは、複数のキャパシタに対応する開口部に対し、ディスペンサー等で誘電体ペーストを充填することで、同一面上に、種類の異なる誘電体ペーストから形成された誘電体を有するキャパシタを一回のマスキングで形成することができる。また、薄い厚みの誘電体を有するキャパシタを先に、より厚い誘電体を有するキャパシタを後に形成することで、誘電体の厚みの異なるキャパシタを同一面上に形成することができる。 In the formation of the dielectric, when different types of dielectric paste are formed on the same surface, a resist is opened using a mask suitable for each type of dielectric paste, and the process is repeated after the resist is peeled off. It is also possible to form on the same surface. Alternatively, by filling the openings corresponding to a plurality of capacitors with a dielectric paste with a dispenser or the like, a capacitor having a dielectric formed of different types of dielectric paste on the same surface is masked once. Can be formed. In addition, capacitors having different dielectric thicknesses can be formed on the same surface by forming a capacitor having a thinner dielectric first and a capacitor having a thicker dielectric later.
図3は、抵抗素子及びキャパシタを内蔵する本発明の受動素子内蔵配線板の構造を示す側断面図である。 FIG. 3 is a side sectional view showing the structure of the passive element built-in wiring board of the present invention incorporating a resistance element and a capacitor.
図3は、抵抗素子と、キャパシタを内蔵する受動素子内蔵配線板である。導体回路パターン1の抵抗体設置部に抵抗素子電極21間を接続するように抵抗体3が形成、導体回路パターン1の誘電体設置部であるキャパシタ第一電極31上に誘電体5が形成されている。配線板2の上には、導体回路パターンが形成され、図右側にキャパシタ30が形成され、左側に抵抗素子20が形成されている。前記キャパシタは、キャパシタ第一電極31の表面上に誘電体5が形成され、該誘電体5の表面上と他方の導体回路パターン上とはキャ
パシタ第二電極7が形成され、キャパシタの回路を形成する。前記抵抗素子は、一方の抵抗素子電極の側端と他方の抵抗素子電極の側端に接するように抵抗体3が形成され、抵抗素子の回路を形成する。なお、図3は、配線板2の上に3層の配線層が形成されており、2層目は、キャパシタの回路のみ、3層目は抵抗素子のみを内蔵する受動素子内蔵配線板40である。
FIG. 3 shows a wiring board with a built-in passive element including a resistive element and a capacitor. The resistor 3 is formed so as to connect the
図1(f)で示すように、本発明のキャパシタ30は、一方の導体回路パターン1の一部であるキャパシタ第一電極31と、そのキャパシタ第一電極上面31に形成した誘電体5と、誘電体5の上面から他方の導体回路パターン1の一部を接続し、キャパシタ第二電極7として機能する導体から形成されている。
As shown in FIG. 1F, the
図3の構造の受動素子内蔵配線板の製造方法は、図1及び図2の製造方法により形成される。 The manufacturing method of the passive element built-in wiring board having the structure of FIG. 3 is formed by the manufacturing method of FIGS.
1…導体回路パターン
2…(支持体である)配線板
3…(抵抗ペーストからなる)抵抗体
3a…(抵抗ペーストからなる)抵抗体
5…(誘電体ペーストからなる)誘電体
5a…(誘電体ペーストからなる)誘電体
7…キャパシタ第二電極
8…レジスト層
9…絶縁層
10…抵抗用銀電極
11…開口部
20…抵抗素子
21…抵抗素子電極
30…キャパシタ
31…キャパシタ第一電極
40…素子内蔵配線板
DESCRIPTION OF SYMBOLS 1 ...
Claims (9)
Passive element built-in wiring board having an insulating layer, a conductive circuit pattern provided on the insulating layer, a resistive element electrode that is part of the conductive circuit pattern, and a resistive element that connects the resistive element electrodes The resistor and the resistor element electrode are connected only at respective end faces, the resistor is thicker than the resistor element electrode, and the resistor has a flattened upper surface. Passive element built-in wiring board.
(a)前記絶縁層および導体回路パターン上にレジスト層を形成する工程。
(b)抵抗体を設ける部分として前記導体回路パターンの一部である抵抗素子電極の端面のみが露出するように、レジスト層を開口させる工程。
(c)レジスト層開口部に抵抗ペーストを充填する工程。
(d)レジスト層の厚みを超えてはみ出した抵抗ペーストを除去する工程。
(e)抵抗ペーストを硬化させて抵抗体とする工程。
(f)レジスト層を除去する工程。 Passive element built-in wiring board having an insulating layer, a conductive circuit pattern provided on the insulating layer, a resistive element electrode that is part of the conductive circuit pattern, and a resistive element that connects the resistive element electrodes In this manufacturing method, the resistive element is formed by at least the following steps.
(A) A step of forming a resist layer on the insulating layer and the conductor circuit pattern.
(B) A step of opening the resist layer so that only the end face of the resistance element electrode which is a part of the conductor circuit pattern is exposed as a portion where the resistor is provided.
(C) A step of filling the resist layer opening with a resistance paste.
(D) A step of removing the resistance paste protruding beyond the thickness of the resist layer.
(E) A step of curing the resistance paste to form a resistor.
(F) A step of removing the resist layer.
(a)前記絶縁層および導体回路パターン上にレジスト層を形成する工程。
(b)誘電体を設ける部分として前記導体回路パターンの一部であるキャパシタ第一電極の端面のみが露出するように、レジスト層を開口させる工程。
(c)レジスト層開口部に誘電体ペーストを充填する工程。
(d)レジスト層の厚みを超えてはみ出した誘電体ペーストを除去する工程。
(e)誘電体ペーストを硬化させて誘電体とする工程。
(f)レジスト層を除去する工程。
(g)前記誘電体上にキャパシタ第二電極を形成する工程。 Manufacturing of Passive Element Built-In Wiring Board Having Insulating Layer, Conductor Circuit Pattern Provided on the Insulating Layer, and Capacitor Composed of Capacitor First Electrode, Dielectric and Capacitor Second Electrode as Part of Conductor Circuit Pattern In the method, a capacitor is formed by at least the following steps.
(A) A step of forming a resist layer on the insulating layer and the conductor circuit pattern.
(B) A step of opening the resist layer so that only the end face of the capacitor first electrode which is a part of the conductor circuit pattern is exposed as a portion where the dielectric is provided.
(C) A step of filling the resist layer opening with a dielectric paste.
(D) A step of removing the dielectric paste protruding beyond the thickness of the resist layer.
(E) A step of curing the dielectric paste to obtain a dielectric.
(F) A step of removing the resist layer.
(G) forming a capacitor second electrode on the dielectric;
スト層の厚さを誘電体の厚さと等しい厚さに制御するために予め膜厚が調整された材料を用いることを特徴とする請求項7記載の受動素子内蔵配線板の製造方法。 (A) The step of forming a resist layer on the insulating layer and the conductor circuit pattern uses a material whose thickness is adjusted in advance in order to control the thickness of the resist layer to be equal to the thickness of the dielectric. The method for manufacturing a wiring board with a built-in passive element according to claim 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005146453A JP4661351B2 (en) | 2005-05-19 | 2005-05-19 | Passive element built-in wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005146453A JP4661351B2 (en) | 2005-05-19 | 2005-05-19 | Passive element built-in wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006324477A JP2006324477A (en) | 2006-11-30 |
JP4661351B2 true JP4661351B2 (en) | 2011-03-30 |
Family
ID=37543932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005146453A Expired - Fee Related JP4661351B2 (en) | 2005-05-19 | 2005-05-19 | Passive element built-in wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4661351B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5844789A (en) * | 1981-09-10 | 1983-03-15 | 株式会社アサヒ化学研究所 | Method of forming dielectric on printed circuit board |
JPS63278399A (en) * | 1987-05-11 | 1988-11-16 | Japan Radio Co Ltd | Composing method for mixed thick film circuit |
JPH08125302A (en) * | 1994-10-20 | 1996-05-17 | Hokuriku Electric Ind Co Ltd | Circuit substrate with capacitor and multilayer circuit substrate wherein the circuit substrate is used |
JP2001351809A (en) * | 2000-06-05 | 2001-12-21 | Tateyama Kagaku Kogyo Kk | Thick film resistor |
JP2004273498A (en) * | 2003-03-05 | 2004-09-30 | Toppan Printing Co Ltd | Printed wiring board and its manufacturing method |
JP2004296984A (en) * | 2003-03-28 | 2004-10-21 | Victor Co Of Japan Ltd | Method for manufacturing printed circuit board and printed circuit board |
JP2005142523A (en) * | 2003-11-05 | 2005-06-02 | Samsung Electro Mech Co Ltd | Method of manufacturing printed circuit board including buried resistor |
-
2005
- 2005-05-19 JP JP2005146453A patent/JP4661351B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5844789A (en) * | 1981-09-10 | 1983-03-15 | 株式会社アサヒ化学研究所 | Method of forming dielectric on printed circuit board |
JPS63278399A (en) * | 1987-05-11 | 1988-11-16 | Japan Radio Co Ltd | Composing method for mixed thick film circuit |
JPH08125302A (en) * | 1994-10-20 | 1996-05-17 | Hokuriku Electric Ind Co Ltd | Circuit substrate with capacitor and multilayer circuit substrate wherein the circuit substrate is used |
JP2001351809A (en) * | 2000-06-05 | 2001-12-21 | Tateyama Kagaku Kogyo Kk | Thick film resistor |
JP2004273498A (en) * | 2003-03-05 | 2004-09-30 | Toppan Printing Co Ltd | Printed wiring board and its manufacturing method |
JP2004296984A (en) * | 2003-03-28 | 2004-10-21 | Victor Co Of Japan Ltd | Method for manufacturing printed circuit board and printed circuit board |
JP2005142523A (en) * | 2003-11-05 | 2005-06-02 | Samsung Electro Mech Co Ltd | Method of manufacturing printed circuit board including buried resistor |
Also Published As
Publication number | Publication date |
---|---|
JP2006324477A (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7570491B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
JP2005142523A (en) | Method of manufacturing printed circuit board including buried resistor | |
KR100832650B1 (en) | Multi layer printed circuit board and fabricating method of the same | |
JP2007180428A (en) | Electronic component and method for manufacturing the same | |
JP4657870B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP4661351B2 (en) | Passive element built-in wiring board and manufacturing method thereof | |
JP2001345205A (en) | Method of forming thin-film resistor element in printed board, thin-film resistor element and thin-film capacitor element | |
JP4009080B2 (en) | Wiring board and manufacturing method thereof | |
JP2007214409A (en) | Wiring substrate having built-in passive element and manufacturing method thereof | |
KR100932535B1 (en) | Printed circuit board with embedded resistor and manufacturing method | |
JP4541051B2 (en) | Resistance element built-in wiring board and manufacturing method of resistance element built-in wiring board | |
US20050062587A1 (en) | Method and structure of a substrate with built-in via hole resistors | |
JP3812392B2 (en) | Printed wiring board structure and manufacturing method thereof | |
KR100858054B1 (en) | Method of embedding passive device into external layer for printed circuit board | |
JP4529614B2 (en) | Method for manufacturing printed wiring board | |
TW200529712A (en) | Fabricating process of circuit board with embedded passive component | |
JP4701853B2 (en) | Multi-layer wiring board with built-in resistance element and resistance value adjustment method for the resistance element | |
JP4539109B2 (en) | Manufacturing method of printed wiring board with built-in element | |
JP3846209B2 (en) | Multilayer printed wiring board manufacturing method and multilayer printed wiring board | |
JP4433971B2 (en) | Printed wiring board and manufacturing method thereof | |
KR100704917B1 (en) | Printed circuit board and the manufacturing method thereof | |
JP4802575B2 (en) | Electric circuit board | |
JP4403692B2 (en) | Manufacturing method of thick film printed circuit board and electronic component using the same | |
JP4552624B2 (en) | Resistor built-in wiring board and manufacturing method thereof | |
KR100601477B1 (en) | Manufacturing process of a capacitor embedded in PCB |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |