JP4658007B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4658007B2 JP4658007B2 JP2006245636A JP2006245636A JP4658007B2 JP 4658007 B2 JP4658007 B2 JP 4658007B2 JP 2006245636 A JP2006245636 A JP 2006245636A JP 2006245636 A JP2006245636 A JP 2006245636A JP 4658007 B2 JP4658007 B2 JP 4658007B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- protruding portion
- semiconductor device
- resin
- flexible substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
本発明は、基板に半導体チップがフリップチップ実装された半導体装置に関する。 The present invention relates to a semiconductor device in which a semiconductor chip is flip-chip mounted on a substrate.
パソコン、液晶テレビ及び電子手帳などの様々な電子機器では、薄型・軽量等の携帯性と、高精細・多階調等の表示性とに優れた液晶表示装置が広く用いられている。この液晶表示装置に画像を表示させるために、液晶ドライバが用いられる。 In various electronic devices such as personal computers, liquid crystal televisions, and electronic notebooks, liquid crystal display devices excellent in portability such as thin and light weight and display properties such as high definition and multi-gradation are widely used. A liquid crystal driver is used to display an image on the liquid crystal display device.
図5、図6に、従来例に係る液晶ドライバを示す。図5は、液晶ドライバを示す平面図であり、図6は、図5のB−B´線に沿った断面図である。図5、図6に示すように、フレキシブル基板103の上に、半導体チップ102が設けられている。フレキシブル基板103は、表面がメッキ法により形成されたSnで覆われたCuパターン1011が形成されたポリイミドフィルムである。Cuパターン1011の上に、半導体チップ102のAu突起電極(バンプ)1012を設けることで半導体チップ102は実装される。詳細には、Cuパターン1011とAu突起電極1012の接続部では、熱圧着により形成されているため、Au−Sn共晶層が形成されている。このように、ワイヤを使用することなく、半導体チップ102をフレキシブル基板103に実装する方法をフリップチップ実装という。
5 and 6 show a liquid crystal driver according to a conventional example. FIG. 5 is a plan view showing the liquid crystal driver, and FIG. 6 is a cross-sectional view taken along the line BB ′ of FIG. As shown in FIGS. 5 and 6, the
半導体チップ102とフレキシブル基板103との間には樹脂104が充填されている。樹脂104の充填方法では、まず、液状の樹脂材料を半導体チップ102近傍のフレキシブル基板103上に滴下し、または滴下しながら半導体チップ102の外縁に沿って描画する。その後、樹脂材料はフレキシブル基板103上を広がり半導体チップ102に接触する。その結果、毛細管現象により樹脂材料がフレキシブル基板103と半導体チップ102との隙間に樹脂材料が入り込むことになる。その後、硬化することで樹脂104が形成されるのである。
A
通常、半導体チップ102とフレキシブル基板103との相互間を充填するための必要量と比して過剰の樹脂材料を添加するため、一部の樹脂は半導体チップ102の外縁からはみ出し、半導体チップ102の側面とフレキシブル基板103の平面方向に拡がる事で、その断面が略三角形のフィレット105を形成することとなる。このフィレット105は、半導体チップ102の素子面及び接続された電極までの水分侵入経路を塞ぐ役割をあたし、半導体装置の信頼性の向上に寄与する部材である。
Usually, since an excessive amount of resin material is added as compared with a necessary amount for filling the space between the
上述の液晶ドライバ101は、例えば、図7に示すように、出力アウターリード1013群を液晶パネル108の入力端子群に、入力アウターリード1014を外部回路基板109の出力端子群、各端子を相互に位置合わせ後、ACF1015で接続する。
For example, as shown in FIG. 7, the
また場合によっては、フレキシブル基板103が持つ柔軟性を利用してフレキシブル基板を液晶パネルの裏面(180°方向)や側面(90°方向)に折り曲げる事もあり、微細化に貢献している。
しかし、上述のようにフレキシブル基板103を折り曲げた状態で使用することにより、変形による力が固定されている半導体チップ102の角に集中することとなる。特に、半導体チップ102の角は点であり、この点を中心にして該当角を除く270°からの変形を受けるため変形の到達が集中しやすい。
However, by using the
上述以外の変形の態様として、液晶パネル108と外部回路基板109との熱膨張係数の違いによりフレキシブル基板103が液晶ドライバ101の出力端子群と平行方向にせん断応力を受けることがある。これにより半導体チップ102の角を基点に折れ目が生じる。そして、液晶パネル108と外部回路基板109の熱膨張係数の違いにより、温度変化に伴ってフレキシブル基板103は伸縮を繰り返すこととなり、この繰り返しに伴い折れ目角度をも変化を繰り返す結果、フレキシブル基板103がダメージを受けることがある。
As a modification other than the above, the
フレキシブル基板103の変形は、温度環境、液晶ドライバ101自身の外部出力群と平行方向の長さ、液晶パネル1枚に占める液晶ドライバの接続個数やその位置、外部回路基板と液晶パネルの間隔、半導体チップの大きさやフレキシブル基板上の位置、フレキシブル基板の曲げ方等で様々である。さらに、半導体チップ102の側面に設けられた樹脂(フィレット)においても、樹脂の端部(樹脂の角部)で同様の問題が発生する事がある。樹脂が配線パターンの上に設けられている場合には、この折れ曲がりの問題は配線パターンの断線を引き起こすこともある。
The deformation of the
引用文献1には、上記問題を回避する技術の一例が開示されている。具体的には、液晶ドライバを折り曲げた時に、樹脂角が起点となった折れが発生しないよう樹脂の端部から薄い樹脂を延長することで柔軟性を持たせ、折り曲げの基点を作らないにようにしている。しかしながら、半導体チップの外縁の全てに薄い樹脂が延長されているため、半導体チップの配置に要する面積が増大してしまい、半導体装置の微細化の妨げになることがある。また、引用文献1の図5には、半導体チップの4つの角から放射状に延長した薄い樹脂を形成した例が開示されているが、フレキシブル基板の変形態様によっては、半導体チップの辺に直交する方向に配置された配線パターンにダメージを与えることを回避できないことがある。
本発明の目的は、液晶パネルと外部回路基板の伸縮差等によりフレキシブル基板が繰り返し変形する場合に、やがて配線パターンの断線してしまう事を防止し、微細化および信頼性の向上が図られた半導体装置を提供することにある。 The object of the present invention is to prevent the wiring pattern from being disconnected in the event that the flexible substrate is repeatedly deformed due to a difference in expansion / contraction between the liquid crystal panel and the external circuit substrate, thereby miniaturizing and improving reliability. It is to provide a semiconductor device.
本発明に係る半導体装置は、導電性パターンが設けられたフレキシブル基板と、前記フレキシブル基板の上に設けられた半導体チップであって、前記導電性パターンと該半導体チップの突起電極とを接続することで実装される半導体チップと、前記フレキシブル基板と前記半導体チップとの間に設けられた第1樹脂と、前記半導体チップを平面視したとき、該半導体チップの側面に設けられた第2樹脂と、を含み、第2樹脂は、前記半導体チップの側面に設けられ、部分的に該半導体チップとの距離が大きくなる方向に突出した平面形状の突出部分を有し、前記突出部分の突出の方向は、突出部分が設けられている辺と交差する方向であり、上記突出部分は、フレキシブル基板の面内方向に働くせん断応力により生じる折り目同士が交わる部分のみに設けられていることを特徴とする。 A semiconductor device according to the present invention is a flexible substrate provided with a conductive pattern, and a semiconductor chip provided on the flexible substrate, wherein the conductive pattern and a protruding electrode of the semiconductor chip are connected. A first chip provided between the flexible substrate and the semiconductor chip, a second resin provided on a side surface of the semiconductor chip when viewed in plan, The second resin is provided on a side surface of the semiconductor chip, and has a planar protruding portion that partially protrudes in a direction in which the distance from the semiconductor chip increases, and the protruding direction of the protruding portion is , direction der is, the protruding portion intersecting with the side projecting portions are provided, fold each other caused by the shear stress acting on the plane direction of the flexible substrate intersects parts Provided only to said Rukoto.
上記構成によれば、半導体チップの側面に設けられた第2樹脂は、部分的に突出した平面形状を有している。半導体チップが実装された基板は、この基板に接続される他の回路基板等の影響を受け変形を繰り返すことがある。このように変形を繰り返すことで、固定端である半導体チップの周囲で変形による力の集中が起きてしまうことがあり、力が集中する点の下方に設けられている配線パターンの断線が起きることがある。しかしながら、本発明によれば、変形による力の集中点に突出部分を設けることで、力の集中による歪を吸収することができる。その結果、配線パターンの断線を予防でき、信頼性が向上した半導体装置を提供することができる。また、突出部分を必要な箇所に設けるだけで足り、半導体装置の微細化を実現することができる。 According to the above configuration, the second resin provided on the side surface of the semiconductor chip has a partially protruding planar shape. A substrate on which a semiconductor chip is mounted may be repeatedly deformed under the influence of other circuit boards connected to the substrate. By repeating the deformation in this way, the concentration of force due to the deformation may occur around the semiconductor chip that is the fixed end, and the wiring pattern provided below the point where the force concentrates may be disconnected. There is. However, according to the present invention, it is possible to absorb distortion due to force concentration by providing a protruding portion at a force concentration point due to deformation. As a result, disconnection of the wiring pattern can be prevented, and a semiconductor device with improved reliability can be provided. Further, it is sufficient to provide the protruding portion at a necessary portion, and the miniaturization of the semiconductor device can be realized.
本発明に係る半導体装置では、前記突出部分は、前記辺の端に設けられていることが好ましい。この構成によれば、半導体チップの端は、変形による力が集中しやすいが、突出部分が設けられていることにより、配線パターンの断線を防止することができる。 In the semiconductor device according to the present invention, it is preferable that the protruding portion is provided at an end of the side. According to this configuration, the force due to deformation tends to concentrate on the end of the semiconductor chip, but the provision of the protruding portion can prevent the wiring pattern from being disconnected.
本発明に係る半導体装置では、前記半導体チップが矩形であり、前記突出部分は、該半導体チップの長手方向の辺に設けられていることが好ましい。 In the semiconductor device according to the present invention, it is preferable that the semiconductor chip is rectangular and the protruding portion is provided on a side in the longitudinal direction of the semiconductor chip.
本発明に係る半導体装置では、前記突出部分の先端は、前記半導体チップとの距離が大きくなるに従って膜厚が小さくなることが好ましい。この構成によれば、突出部の先端は、半導体チップからの距離が大きくなるに従って膜厚が小さくなるよう傾斜を有することで、突出部分自体が角を形成することがなく、新たな変形による力の集中点を形成することを抑制することができる。 In the semiconductor device according to the present invention, it is preferable that the film thickness of the tip of the protruding portion decreases as the distance from the semiconductor chip increases. According to this configuration, the tip of the protruding portion has an inclination so that the film thickness decreases as the distance from the semiconductor chip increases, so that the protruding portion itself does not form a corner and force due to new deformation. It is possible to suppress the formation of the concentration point.
本発明に係る半導体装置では、少なくとも2以上の突出部分を有することが好ましい。この構成によれば、変形による力の吸収を効率よく行うことができる。 The semiconductor device according to the present invention preferably has at least two or more protruding portions. According to this configuration, it is possible to efficiently absorb force due to deformation.
本発明に係る半導体装置では、前記突出部分は、前記基板において、その幅が6〜80μmである前記導電性パターンの上方に設けられていることが好ましい。前記基板の複数の出力端子が設けられている側に設けられていることが好ましい。この構成によれば、基板上の配線パターンの保護をより確実に行うことができる。 In the semiconductor device according to the present invention, it is preferable that the protruding portion is provided on the substrate above the conductive pattern having a width of 6 to 80 μm. It is preferable that the substrate is provided on the side where a plurality of output terminals are provided. According to this configuration, it is possible to more reliably protect the wiring pattern on the substrate.
本発明に係る半導体装置では、前記突出部分は柔軟であり、その鉛筆硬度は、H〜4Hであることが好ましい。この構成によれば、突出部分自体が新たな変形による力の集中点となることを抑制できる。その結果、突出部分の下層にある配線の断線を抑制することができる。 In the semiconductor device according to the present invention, it is preferable that the protruding portion is flexible and the pencil hardness is H to 4H. According to this structure, it can suppress that protrusion part itself becomes a concentration point of the force by new deformation | transformation. As a result, disconnection of the wiring in the lower layer of the protruding portion can be suppressed .
本発明に係る半導体装置は、以上のように、半導体チップの周囲に突出した突出部分を有することで、基板の変形による力の発生を抑制することができ、配線パターンの断線を予防することができるという効果を奏する。 As described above, the semiconductor device according to the present invention has the protruding portion protruding around the semiconductor chip, so that generation of force due to deformation of the substrate can be suppressed, and disconnection of the wiring pattern can be prevented. There is an effect that can be done.
以下、本発明の実施形態について図面を参照しつつ説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
図1および図2を参照しつつ、第1の実施形態に係る半導体装置について説明する。図1は、本実施形態に係る半導体装置を模式的に示す平面図である。図2は、図1のA−A´線に沿った断面図である。なお、本実施形態では、半導体装置が液晶ドライバの場合を例として説明する。
(First embodiment)
The semiconductor device according to the first embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view schematically showing the semiconductor device according to the present embodiment. FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. In the present embodiment, a case where the semiconductor device is a liquid crystal driver will be described as an example.
図1に示すように、本実施形態に係る液晶ドライバ(半導体装置)1では、フレキシブル基板(基板)3の上に半導体チップ1が設けられている。液晶ドライバ1としての構成材料およびフリップチップ接続法に関しての説明は、公知の技術と同様に行うことができる。
As shown in FIG. 1, in a liquid crystal driver (semiconductor device) 1 according to this embodiment, a
液晶ドライバ1は、フレキシブル基板3と、その上に設けられた半導体チップ2と、フレキシブル基板3と半導体チップ2との相互間に埋め込まれた第1樹脂4と、平面視したときに半導体チップ2の側面に設けられた第2樹脂5と、を含む。
The
第2樹脂5は、半導体チップ2の側面に設けられている。第2樹脂5は、図2に示すように、半導体チップ2の側面との距離が大きくなるにつれて膜厚が小さくなる。つまり、半導体チップ2から離れるに従って、上面の位置が低くなるよう傾斜している。第2樹脂5の一部には、突出部分6が設けられている。突出部分6は、図1に示すように、半導体チップ2を平面視したときに、半導体チップ2との距離が大きくなる方向に突出している樹脂である。第2樹脂5と突出部分6とは、一つの部材からなり、その上面は連続した面を形成することができる。また、第2樹脂5と突出部分6とが別々の部材から構成されていてもよいことは言うまでもない。
The
突出部分6の突出方向は、突出部分6が設けられている半導体チップ2の辺と交差する方向である。より好ましくは直行する方向であることが好ましい。また、突出部分6は、半導体チップ2の任意の辺においてより角に近い領域に設けられていることが好ましい。これは、半導体チップ2の角は、フレキシブル基板3の変形時の力を最も受けやすい領域であり、この角近傍に設けられている配線パターンが断線しやすいという問題があるが、このような問題を回避することができるためである。
The protruding direction of the protruding
突出部分6は、図2に示すように、その上面が基板10の上面とほぼ平行となっていることが好ましい。つまり、第2樹脂5は、半導体チップ2との距離が大きくなるにつれて、膜厚が小さくなるように傾斜した面を有するのに対して、平らな面(基板の上面とほぼ平行な面)を有している。さらに、突出部分6の先端は、その先端に向かうに従って、膜厚が小さくなるように傾斜した断面を有する。これは、突出部分6が、急峻な山型で先端が尖っている場合、この突出部分6自体があらたな力の集中を招く恐れがあるため、この現象を回避するためである。
As shown in FIG. 2, the upper surface of the protruding
突出部分6は、樹脂材料を形成した後に、この樹脂材料を硬化して形成されるが、硬化後も柔軟な状態であることが好ましい。この態様によれば、フレキシブル基板3の変形による力を吸収しやすくなり、フレキシブル基板3に設けられている配線パターンの保護を確実に行うことができる。
The protruding
また、突出部分6の硬度は鉛筆硬度H〜4Hであることが好ましい。この態様によれば、突出部分6自体が新たなに変形による力の集中点となってしまい、突出部分6の下に設けられている配線パターンの断線を予防することができないという問題を回避することができる。
Moreover, it is preferable that the hardness of the
突出部分6の形成方法は、半導体チップ2とフレキシブル基板3との間に樹脂材料を吐出ノズルを介して注入する際に、半導体チップ2とフレキシブル基板3との相互間に注入し終えた後、いったん、半導体チップ2の側面近傍に配置し、樹脂を滴下させながら吐出ノズルを半導体チップから半導体チップの角に対して直角方向に離れるように描画することで形成することができる。あるいは、半導体チップ2とフレキシブル基板3の隙間に充填した後、この方法を採用しても良い。また、半導体チップ2とフレキシブル基板3の隙間に充填するため、樹脂材料をノズルから吐出しながら、隙間に充填すると同時にノズルを半導体チップから離れるように描画することでも形成する事ができる。特に、隙間に充填すると同時にノズルを半導体チップから離れるように描画する場合には、半導体チップとフレキシブル基板3の隙間が多列バンプ等により複雑な構造で樹脂が隙間に入るのに一定の時間を要する場合、樹脂が隙間に充填する前に半導体チップ2の上面に這い上がるという不具合を防止できる効果も持っている。
The method of forming the protruding
また、樹脂材料を隙間に充填した後、一旦、樹脂材料を滴下させ、やがて拡がる段階で第2樹脂5と接する事で突出部分6を形成する事も可能である。また、半導体チップ2とフレキシブル基板3との間に第1樹脂4および第2樹脂5を形成した後、あらためて突出部分6を形成することも可能である。
Further, after the resin material is filled in the gap, the resin material is once dropped, and the protruding
以下に、突出部分6の形状の一例を示す。この例においては、半導体チップ2として、長辺方向が11.0mm、短辺方向が1.8mmの長方形のチップを選択する。この場合、突出部分6の長さ(突出方向の長さ)は、1mmであり、通常の第2樹脂5の長さは1mmとすることができる。つまり、突出部分6が設けられている領域では、第2樹脂5の先端(突出部分6の先端(半導体チップ2と最も離れた位置にある端部))から、半導体チップ2の辺までの総距離は、2mmであるのに対して、突出部分6が設けられていない領域では、第2樹脂5の先端と半導体チップ2の辺とまでの距離は1mmである。また、突出部分6の先端から半導体チップ2までの距離と、通常の第2樹脂5の先端から半導体チップ2までの距離との比は、0.3〜3であることが好ましい。
Below, an example of the shape of the
また、本願発明者は、樹脂材料として株式会社ナミックス社のSL−8を、フレキシブル基板3として株式会社日立化成社のソルダレジストSN9000を準備し、このフレキシブル基板3上に樹脂材料を滴下させたとき、半導体チップ102の辺から突出部分6の先端までの距離を、1.5mm、第2樹脂5の長さを1mmとする事で良好な形状の突出部分6を形成できることを確認した。つまり、樹脂材料で描画するときに、突出部分6の長さをある程度確保する必要がある。これにより、第2樹脂5に吸収されることなく、良好な形状の突出部分6を形成することができる。このとき、第2樹脂5を良好に形成するためには、突出部分6の先端から半導体チップ2までの距離と、第2樹脂5の先端から半導体チップ2までの距離との比は、0.3〜3であることが好ましい。
In addition, when the present inventor prepared SL-8 of NAMICS Co., Ltd. as a resin material, and a solder resist SN9000 of Hitachi Chemical Co., Ltd. as a
次に、本実施形態に係る半導体装置の作用効果について図3、図8および図9を参照しつつ説明する。図3および図8は、本実施形態に係る半導体装置の作用効果を示すための平面図である。図9は、図8のA部の拡大図である。 Next, functions and effects of the semiconductor device according to the present embodiment will be described with reference to FIGS. 3, 8, and 9. 3 and 8 are plan views for illustrating the operational effects of the semiconductor device according to the present embodiment. FIG. 9 is an enlarged view of a portion A in FIG.
まず、図8および図9を参照しつつ、従来例に係る半導体装置の問題点について説明する。図8に示すように、液晶ドライバ101は、外部からの振動、特に、液晶パネル108と外部回路基板109との熱膨張係数の違いにより液晶ドライバ101に矢印A,Bに示す方向の付加を繰り返し受けることとなる。その結果、半導体チップ2の角の近傍において、折れ目107a、107bが生じる。このとき、折れ目107a、107bは、外部材料の伸縮差のサイクルにより折れ目の角度が変化した折れ目をそれぞれ指している。この折れ目107a、107bの交点1010には、変形による力の集中することとなり、図9に示すように、配線パターン1011の断線を招くことがある。
First, the problems of the semiconductor device according to the conventional example will be described with reference to FIGS. As shown in FIG. 8, the
しかしながら、図3に示すように、本実施形態に係る半導体装置では、折れ目7a、7bの交点10に突出部分6が設けられている。そのため、この交点10の位置に突出部分6が設けられているため、突出部分6が変形による力を吸収できることとなり、その結果、突出部分6の下方にある配線パターンの断線を予防することができるのである。
However, as shown in FIG. 3, in the semiconductor device according to the present embodiment, the protruding
通常、フレキシブル基板3へ実装される半導体チップ2は、柔軟なフレキシブル基板3へ実装するため半導体チップ自身が機械的強度を持っている必要があり、この点を考慮すると、半導体チップ2の厚さは、400μm〜625μmであることが好ましい。
Normally, the
(第2の実施形態)
次に、第2の実施形態に係る半導体装置について、図4を参照しつつ説明する。なお、以下の説明では、第1の実施形態との相違点について説明する。そのため、説明の便宜上、第1の実施形態で説明した部材と同様の機能を有する部材には、同一の番号を付し、その説明は省略する。
(Second Embodiment)
Next, a semiconductor device according to a second embodiment will be described with reference to FIG. In the following description, differences from the first embodiment will be described. Therefore, for convenience of explanation, members having the same functions as those explained in the first embodiment are given the same numbers, and explanation thereof is omitted.
図4に示すように、第2の実施形態に係る半導体装置では、半導体チップ2の角の4箇所に突出部分6が設けられている。半導体チップ2の各角に設けることで4つの角周辺および樹脂角に折り曲げの繰り返しが集中することがあったとしても、突出部分6が繰り返しの変形による力を吸収してくれるため、配線パターンが断線してしまうなどの不具合を回避することができる。
As shown in FIG. 4, in the semiconductor device according to the second embodiment, protruding
また、図1〜図4に示す半導体装置では、半導体チップ2が1つの場合について説明しているが、複数の半導体チップを搭載するフレキシブル基板でも適用できる。その場合、例えば図3では、左端の半導体チップ2はその長辺側の左側に突出部分6を設け、複数の半導体チップの右端にある半導体チップでは、その長辺側の右側に突出部分6を設ける。
In the semiconductor device shown in FIGS. 1 to 4, the case where there is one
また、図1または図2においては、突出部分6が一つの場合を示し、図4においては、突出部分6が4つ設けられている場合を示したが、突出部分6の個数はこれに制限されない。例えば、図1または図2に示す半導体装置では、突出部分6が図示されている辺と同じ辺に、他の突出部分が設けられていてもよい。
Further, FIG. 1 or FIG. 2 shows a case where there is one projecting
また、図3に示すように、半導体装置が液晶ドライバである場合、入力アウターリードは本数が少なく、配線を太くできるが、液晶パネルと接続する出力アウターリードは本数が多いことから配線幅が狭い。このように配線幅が狭いことで、フレキシブル基板3の変形による断線等の影響を受けやすいことから出力アウターリード側に1つもしくは複数の突出部分6を設けることが好ましい。
As shown in FIG. 3, when the semiconductor device is a liquid crystal driver, the number of input outer leads is small and the wiring can be thickened. However, the number of output outer leads connected to the liquid crystal panel is large and the wiring width is narrow. . Since the wiring width is narrow in this manner, it is easy to be affected by disconnection or the like due to deformation of the
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.
本発明によれば、半導体チップがフリップチップ実装により実装されている基板であって、基板上に形成されている配線パターンがせん断応力を受けることにより断線する可能性のある基板に適用することができる。 According to the present invention, the present invention can be applied to a substrate on which a semiconductor chip is mounted by flip-chip mounting, and a wiring pattern formed on the substrate may be disconnected due to shear stress. it can.
1 液晶ドライバ(半導体装置)
2 半導体チップ
3 フレキシブル基板(基板)
4 第1樹脂
5 第2樹脂
6 突出部分
7 折れ目(基板が変形することにより生じる)
8 液晶パネル
9 外部回路基板
10 交点
1 LCD driver (semiconductor device)
4
8 LCD panel 9
Claims (7)
前記フレキシブル基板の上に設けられた半導体チップであって、前記導電性パターンと該半導体チップの突起電極とを接続することで実装される半導体チップと、
前記フレキシブル基板と前記半導体チップとの間に設けられた第1樹脂と、
前記半導体チップを平面視したとき、該半導体チップの側面に設けられた第2樹脂と、を含み、
第2樹脂は、前記半導体チップの側面に設けられ、部分的に該半導体チップとの距離が大きくなる方向に突出した平面形状の突出部分を有し、
前記突出部分の突出の方向は、突出部分が設けられている辺と交差する方向であり、
上記突出部分は、フレキシブル基板の面内方向に働くせん断応力により生じる折り目同士が交わる部分のみに設けられていることを特徴とする半導体装置。 A flexible substrate provided with a conductive pattern;
A semiconductor chip provided on the flexible substrate, the semiconductor chip mounted by connecting the conductive pattern and the protruding electrode of the semiconductor chip; and
A first resin provided between the flexible substrate and the semiconductor chip;
A second resin provided on a side surface of the semiconductor chip when the semiconductor chip is viewed in plan,
The second resin is provided on a side surface of the semiconductor chip, and has a planar protruding portion that partially protrudes in a direction in which the distance from the semiconductor chip increases.
Direction of projection of the projecting portion, up direction der intersecting the side projecting portions are provided,
The protruding part is a semiconductor device which is characterized that you have provided only in a portion folds each other caused by the shear stress acting on the plane direction of the flexible substrate intersect.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006245636A JP4658007B2 (en) | 2006-09-11 | 2006-09-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006245636A JP4658007B2 (en) | 2006-09-11 | 2006-09-11 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008066651A JP2008066651A (en) | 2008-03-21 |
JP4658007B2 true JP4658007B2 (en) | 2011-03-23 |
Family
ID=39289053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006245636A Expired - Fee Related JP4658007B2 (en) | 2006-09-11 | 2006-09-11 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4658007B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323624A (en) * | 1999-05-12 | 2000-11-24 | Nec Corp | Semiconductor device and manufacture thereof |
-
2006
- 2006-09-11 JP JP2006245636A patent/JP4658007B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323624A (en) * | 1999-05-12 | 2000-11-24 | Nec Corp | Semiconductor device and manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2008066651A (en) | 2008-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5164599B2 (en) | Semiconductor package, semiconductor package manufacturing method, electronic system manufacturing method, and electronic system | |
JP5539346B2 (en) | Semiconductor chip and its mounting structure | |
JP3603890B2 (en) | Electronic device, method of manufacturing the same, and electronic apparatus | |
US7119425B2 (en) | Stacked multi-chip semiconductor package improving connection reliability of stacked chips | |
JP6859609B2 (en) | Heteroconductive film and connection structure | |
US8222749B2 (en) | Wiring substrate and semiconductor device | |
JP2002083922A (en) | Semiconductor device and its manufacturing method, and circuit board and electronic equipment | |
JP4740708B2 (en) | Wiring board and semiconductor device | |
JP2007005452A (en) | Semiconductor device | |
US8575765B2 (en) | Semiconductor package having underfill agent dispersion | |
JP2005085931A (en) | Semiconductor chip and circuit board for its mounting | |
JP4658007B2 (en) | Semiconductor device | |
JP2008091649A (en) | Semiconductor device | |
JP4216295B2 (en) | Bump structure, method of forming the same, and semiconductor device using the same | |
JP2004274007A (en) | Tape wiring board provided with corrugated beam leads and semiconductor chip package using the same | |
JP3736638B2 (en) | Semiconductor device, electronic module and electronic device | |
JP2000243862A (en) | Interposer board | |
JP2004087936A (en) | Semiconductor device, manufacturing method thereof, and electronic appliance | |
JP4837513B2 (en) | Semiconductor package manufacturing method and display device manufacturing method | |
JP4699089B2 (en) | Chip-on-film semiconductor device | |
JP5078631B2 (en) | Semiconductor device | |
US6608387B2 (en) | Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate | |
JP7423462B2 (en) | Mounted substrates and semiconductor devices | |
JP4013070B2 (en) | Integrated circuit chip, electronic device, manufacturing method thereof, and electronic apparatus | |
JP2012069772A (en) | Semiconductor device and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |