JP4657646B2 - Mask pattern arrangement method, mask making process, a method of manufacturing a semiconductor device, the program - Google Patents

Mask pattern arrangement method, mask making process, a method of manufacturing a semiconductor device, the program Download PDF

Info

Publication number
JP4657646B2
JP4657646B2 JP2004223635A JP2004223635A JP4657646B2 JP 4657646 B2 JP4657646 B2 JP 4657646B2 JP 2004223635 A JP2004223635 A JP 2004223635A JP 2004223635 A JP2004223635 A JP 2004223635A JP 4657646 B2 JP4657646 B2 JP 4657646B2
Authority
JP
Japan
Prior art keywords
pattern
mask
membrane
method
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004223635A
Other languages
Japanese (ja)
Other versions
JP2006049339A (en
Inventor
考治郎 伊藤
知也 住田
健太 四井
和也 岩瀬
章 田村
Original Assignee
ソニー株式会社
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社, 凸版印刷株式会社 filed Critical ソニー株式会社
Priority to JP2004223635A priority Critical patent/JP4657646B2/en
Publication of JP2006049339A publication Critical patent/JP2006049339A/en
Application granted granted Critical
Publication of JP4657646B2 publication Critical patent/JP4657646B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば、設計パターンを相補分割した分割パターンを配置する処理を行うマスクパターン配置方法およびそのプログラム、相補分割後のパターン配置をもつマスクを作製するマスク作製方法、並びにマスク作製方法によって作製されたマスクに関する。 The present invention is produced, for example, a mask manufacturing method of manufacturing a mask having a mask pattern arrangement method and a program performing the processes for arranging the divided pattern complementary dividing the design pattern, the pattern arrangement after complementary division, as well as by a mask manufacturing method on the mask that is.

近年の半導体素子における高集積化によって、回路パターンの微細化の必要性が従来に増して高まってきている。 The high integration of recent semiconductor devices, the need for miniaturization of circuit patterns is increasing and ever before. そこで、従来のパターン転写方法であるArF(193nm)やKrF(248nm)等の紫外光を用いたパターン転写方法以外の方法が提案されている。 Accordingly, ArF (193 nm) and KrF (248 nm) ultraviolet method other than the pattern transfer method using light, such as has been proposed as a conventional pattern transfer method. その中でも、露光光にX線を用いるX線近接等倍リソグラフィや、電子線を用いるEPL(Electron projection lithography )、LEEPL(Low energy electron beam proximity projection lithography )等の技術は、次世代のパターン転写方法として、注目されている。 Among them, or X-ray proximity magnification lithography using X-ray as exposure light, EPL using an electron beam (Electron projection lithography), LEEPL (Low energy electron beam proximity projection lithography) or the like techniques, next generation pattern transfer method as, it has been attracting attention.

この理由の一つには、従来の露光方式に比べ、微細なパターンが形成可能であるということが挙げられる。 One of the reasons, compared to conventional exposure methods include that fine patterns can be formed. なぜなら、一般にパターンの解像限界は露光波長に比例するが、これらの露光方式で使用する露光光の波長はいずれも、ArF等の従来用いられる露光波長に比べ短波長であるためである。 This is because the resolution limit of the general pattern is proportional to the exposure wavelength, any wavelength of exposure light used in these exposure method is because it is shorter than the conventional exposure wavelength used in ArF or the like.

これらのパターン形成方法は、いずれもメンブレン構造を有するマスクを使用するという共通点を持つ。 These pattern forming method are all having in common that they use a mask having a membrane structure. しかしながら、これらのマスクにおけるメンブレン膜厚は一般に数10μm以下の薄膜で構成されており、機械的強度を維持するため、および、マスクパターンの位置精度の高精度化のため、メンブレンは梁によって支えられていることがある。 However, membrane thickness in these masks generally are composed of several 10μm or less of the thin film, to maintain the mechanical strength, and, for accuracy of the positional accuracy of the mask pattern, the membrane is supported by the beam it may have. これらのメンブレン構造を有するマスクは、パターンが貫通孔によって形成されるステンシル方式のものと、パターン部以外の部分が露光光の吸収体で構成された散乱方式のものの2方式がある。 Mask having these membrane structure, there are two methods of those scattering method as that of the stencil scheme pattern is formed by the through holes, the portion other than the pattern portion is constituted by the absorber of the exposure light.

ステンシル方式のマスクの場合、設計された回路パターンと、実際にマスク内に配置されるパターンの形状が異なることがある。 If the mask stencil method, sometimes the circuit pattern designed, the shape of the pattern to be actually disposed in the mask varies. これは、ステンシルマスク固有の問題である。 This is a stencil mask-specific issues. 例えば、図14に示すようなドーナツ形状のマスクパターン105をメンブレン103内に配置した場合、中心部分のメンブレン103を支える構造体がないため、中心部分が中空に浮くことになってしまう。 For example, if you place a donut shape of the mask pattern 105 as shown in FIG. 14 in the membrane 103, since there is no structure for supporting the membrane 103 of the central portion, the central portion becomes to float hollow. このため、ドーナツ状のパターンをそのまま配置することは不可能である。 Therefore, it is impossible to directly place a donut-shaped pattern.

従って、図15(a)に示すようなドーナツ状の設計パターンP1を複数の図形に分割して、図15(b)および図15(c)に示すようにマスクの異なるメンブレン103に分割後の図形に相当するマスクパターン105の貫通孔を形成する(相補分割)。 Therefore, by dividing a donut-shaped design pattern P1 as shown in FIG. 15 (a) to a plurality of figures, after the division into different membrane 103 of the mask as shown in FIG. 15 (b) and FIG. 15 (c) forming a through-hole of the mask pattern 105 corresponding to figure (complementary division). そして、図15(d)に示すように分割後のマスクパターン105を用いた多重露光によって、ウェハ上に露光パターンP2を形成するという方策が採られる(相補復元)。 Then, by multiple exposure using a mask pattern 105 after division as shown in FIG. 15 (d), measures are taken that forms an exposure pattern P2 on the wafer (complementary restoration).

その他の配置が困難なパターンを挙げると、図16(a)に示す片持ち梁構造となるようなマスクパターン105や、図16(b)に示すL字型のマスクパターン105が挙げられる。 If other arrangements are exemplified difficult pattern, the mask pattern 105 and such that the cantilever structure shown in FIG. 16 (a), include L-shaped mask pattern 105 shown in FIG. 16 (b). これらに関しては、先のドーナツ形状とは異なり、物理的な支持が得られるため、配置は完全に不可能ではない。 For these, unlike the previous donut shape, for physical support is obtained, arranged is not completely impossible. しかしながら、パターンの歪やこれにともなうメンブレン破損の危険が大きく、ある一定の基準を超えるものはそのまま配置しないことが一般的である。 However, large risk of membrane damage due to distortion and this pattern, more than certain criteria are generally not placing it. よって、これらのパターンを分割した相補分割パターンをマスク内に配置する措置が採られる。 Therefore, measures to arrange the complementary division patterns obtained by dividing these patterns in the mask are taken.

さらには、非特許文献1によると、ラインアンドスペースパターンのような単純なパターンにおいても、ピッチ1:1で短辺70nmの条件下では、長辺が3.5μmを超える場合に相補分割が必要となると報告されている。 Further, according to Non-Patent Document 1, even in a simple pattern such as a line and space pattern, pitch 1: 1 under conditions of short sides 70 nm, required complementary division when the long side is more than 3.5μm It has been reported to be. この理由は、洗浄による物理的な外力により、パターンが変形してしまうためである。 This is because, due to physical external force by washing, because the pattern is deformed. 以上の事からわかるように、ステンシルマスク内に配置するパターンについては、相補分割処理を施すことが多い。 As can be seen from the above, the pattern of placing the stencil mask is often subjected to complementary division processing.

先に述べた様に、相補分割を行なったパターンについては、多重露光による相補復元を行なう。 As mentioned above, the pattern was subjected to complementary division, it performs complementary restoration by multiple exposure. 梁構造を持つマスクでは、相補分割パターンを4象限に振り分け、4重露光を行なうことによって、相補復元を行なう方法が提案されている(特許文献1参照)。 The mask having a beam structure, distributing the complementary division pattern into four quadrants, by performing quadruple exposure method for performing complementary restoration has been proposed (see Patent Document 1). これは、パターンと梁との干渉を避けつつ、相補復元を行なうためである。 This, while avoiding interference between the pattern and the beam is to perform complementary restoration.

露光用マスクにおけるメンブレンの形成方法として、レジストマスクを用いて、マスク基材を適当な深さまでエッチングするという手法を用いる。 As a method of forming the membrane in the exposure mask, using a resist mask, using a technique of etching a mask substrate to an appropriate depth. マスク基材にSOI(Silicon-on-insulator)ウェハを使用する場合、中間酸化膜までエッチングを行なった後、中間酸化膜を別のエッチング手段で除去する。 When using the SOI (Silicon-on-insulator) wafer to the mask substrate, after performing the etching to the intermediate oxide film, removing the intermediate oxide film with a different etching means. この例の場合は、SOI層がメンブレンとして残ることになる。 In this example, so that the SOI layer remains as a membrane.
特開2003−59819号公報 JP 2003-59819 JP 特開2004−79699号公報 JP 2004-79699 JP 特開2003−151877号公報 JP 2003-151877 JP

前述の方法でメンブレン形成を行なった場合、所望の形状もしくは膜厚のメンブレンが得られないことがある。 If you make the membrane formed by the method described above, it may be membrane having a desired shape or thickness may not be obtained. これは、メンブレン作製時のエッチング工程に起因する。 This is due to the etching process at the time of membrane manufacturing. これについて、以下に詳細を述べる。 In this regard, he described in detail below.

メンブレン作製時のエッチング工程における不具合は、エッチング量の面内均一性とメンブレン面積依存性をもつことに原因がある。 Defect in the membrane during production of the etching process, there is caused to have the in-plane uniformity and a membrane area dependency of the etching amount. 前者について説明すると、マスク面内においてエッチング条件が不均一となることが原因として挙げられる。 Referring to the former, it can be mentioned as causes of etching conditions in the mask surface is non-uniform. エッチング条件不均一性の要因はさまざまであるが、ドライエッチングを例に挙げると、処理中の圧力変動、エッチングガス流量変動ならびにプラズマ放電のマスク面内分布不均一性等がある。 Although factors etching conditions inhomogeneity vary, taking the dry etching as an example, there is a pressure variation, the mask surface of the etching gas flow rate variation and plasma discharge distribution ununiformity during processing. これらによってもたらされるエッチング速度の不均一性は、不均一なエッチング量の分布をもたらす。 Non-uniformity of the etching rate caused by these leads to uneven distribution of etching amount.

したがって、マスク面内で部分的に、所望のエッチング量が得られないことがある。 Therefore, partly in the mask plane, it is that the desired etching amount can not be obtained. そればかりか、場合によっては、メンブレン形成そのものが行なえない場合もある。 Not only, in some cases, in some cases the membrane formation itself can not be performed. なぜなら、SOIウェハをマスク基材に使用する場合は、エッチング量不足の発生により、中間酸化膜が露出しないことがあり、この状態で中間酸化膜のエッチングを行なった場合、十分にエッチングが行なえず、中間酸化膜が完全に取り除けないためである。 This is because, when using the SOI wafer to the mask substrate, the occurrence of insufficient etching amount, there is an intermediate oxide film is not exposed, when etched intermediate oxide film in this state, can not be performed sufficiently etched is because the intermediate oxide film is not remove completely. これとは逆に、エッチングが過多になった場合、中間酸化膜がエッチストッパとして機能せず、メンブレン形成部のSiにダメージを与えてしまう可能性がある。 On the contrary, if the etching becomes excessive, the intermediate oxide film does not function as an etch stopper, there is a possibility that damage to Si of the membrane forming portion. この場合、中間酸化膜の除去工程において、ダメージを受けたSiメンブレンが破損してしまい、結果としてメンブレンの形成が行なえないということがある。 In this case, in the step of removing the intermediate oxide film, become corrupted Si membrane damaged is sometimes referred to formation of the membrane can not be performed as a result.

エッチング量のメンブレン面積依存性に関しては、エッチング媒質と被エッチング材との相互作用の強さがメンブレン面積によって異なることが原因である。 With respect to the membrane area dependency of the etching amount, the strength of the interaction of the etching medium and the material to be etched is caused to be different by the membrane area. さらに述べると、メンブレン面積が小さくなると、レジストパターン開口寸法とエッチング掘り込み深さの比、いわゆるアスペクト比が相対的に高くなる。 Further stated, the membrane area becomes smaller, the resist pattern opening dimension and the ratio of the depth of digging etching, so-called aspect ratio is relatively high. これによって、エッチング媒質がレジストパターンの開口に進入しにくくなり、結果としてエッチング速度が低下してしまう。 Thus, the etching medium is less likely to enter the opening of the resist pattern, etching rate as a result decreases. この場合においても先に示したエッチング量の面内不均一性と同様の理由で、所望のメンブレンが得られない結果となる。 For the same reason as in-plane non-uniformity of the etching amount indicated above in this case results in the desired membrane can not be obtained.

上記の特許文献1に代表されるマスクを使用する場合、回路設計パターンを相補分割した後に、各象限内のメンブレンに分割パターンを配置する処理を行ない、マスクパターンデータとして用いる。 When using the mask represented by Patent Document 1 above, after complementary division circuit design pattern, it performs the process of arranging the division pattern on the membrane in each quadrant, used as the mask pattern data. この時、配置されるパターンは相補復元時における矛盾がないように、一意的に配置される。 At this time, the pattern is disposed such that there is no contradiction at complementary restoration is uniquely positioned. すなわち、4重露光後に元の図形が完全に復元できるような配置が行なわれる。 That is, the original shape after quadruple exposure arrangement that allows fully restored performed. したがって、上述したような理由でメンブレンが形成できない場合、該メンブレンに配置するはずのマスクパターンが形成できず、当該マスクを用いた露光後の露光パターンが正確に回路設計データを反映できないということが生じてしまう。 Therefore, when it is not possible membrane forming the reasons as described above, can not be formed mask pattern which should be placed in the membrane, it is that exposure pattern after exposure with the mask can not be accurately reflected in the circuit design data occur will. よって、従来技術においては、このようにメンブレン形成に不備がある梁付きメンブレンマスクは、露光用マスクとして正常に機能しないという、致命的な問題が発生する。 Therefore, in the prior art, the beam with the membrane mask is incomplete thus membrane formation, it does not function properly as an exposure mask, fatal problems.

本発明は上記の事情に鑑みてなされたものであり、その目的は、一部に薄膜部の形成不良が生じた場合においても、マスクパターン形成に影響を受けないパターン配置を得ることができるパターン配置方法およびそのプログラムを提供することにある。 Pattern present invention has been made in view of the above circumstances, and its object is, in a case where some form thin section failure occurs in even capable of obtaining a pattern arrangement that is not affected by the mask pattern formation It is to provide an arrangement method and a program.

本発明の他の目的は、一部に薄膜部の形成不良が生じている場合であっても、マスクパターンを形成することができるマスク作製方法、並びに当該マスク作製方法により作製されたマスクを提供することにある。 Another object of the present invention, even when a part forming thin section failure occurs, the mask manufacturing method capable of forming a mask pattern, as well as providing a mask fabricated by the mask fabrication method It is to.

上記の目的を達成するため、本発明のマスクパターン配置方法は、厚膜の梁部によって支持された複数の薄膜部によって定義される領域に、設計パターンを相補分割した分割パターンを配置するステップと、配置後の分割パターンのうち、予め特定されたマスクパターンの形成が困難な前記薄膜部の領域に配置された再配置対象パターンを抽出するステップと、抽出された再配置対象パターンを他の薄膜部の領域へ再配置するステップとを有する。 To achieve the above object, the mask pattern arrangement method of the present invention, the region defined by the plurality of thin-film portion supported by the beam portion of the thick film, placing a split pattern complementary division design pattern of the division pattern after placement, advance a step of forming a specific mask pattern is extracted relocated pattern disposed in an area of ​​difficult the thin film portion, the relocated pattern extracted other films and a step of rearranging the parts area.

上記の目的を達成するため、本発明のマスク作製方法は、厚膜の梁部によって支持された複数の薄膜部によって定義される領域に、設計パターンを相補分割した分割パターンを配置するステップと、配置後の分割パターンのうち、予め特定されたマスクパターンの形成が困難な前記薄膜部の領域に配置された再配置対象パターンを抽出するステップと、抽出された再配置対象パターンを他の薄膜部の領域へ再配置するステップと、再配置後のパターン配置に従って、厚膜の梁部によって支持された複数の薄膜部に、エッチングにより貫通孔からなるマスクパターンを形成するステップとを有する。 To achieve the above object, the mask manufacturing method of the present invention, the region defined by the plurality of thin-film portion supported by the beam portion of the thick film, placing a split pattern complementary division design pattern, of the divided pattern after placement, advance a step of forming a specific mask pattern is extracted relocated pattern disposed in an area of ​​difficult the thin film portion, extracted relocated pattern other thin portion It has a repositioning to the region, according to the pattern arrangement after relocation, a plurality of thin-film portion supported by the beam portion of the thick film, and forming a mask pattern composed of through holes by etching.

上記の目的を達成するため、本発明のプログラムは、厚膜の梁部によって支持された複数の薄膜部によって定義される領域に、設計パターンを相補分割した分割パターンを配置するステップと、配置後の分割パターンのうち、予め特定されたマスクパターンの形成が困難な前記薄膜部の領域に配置された再配置対象パターンを抽出するステップと、抽出された再配置対象パターンを他の薄膜部の領域へ再配置するステップとをコンピュータに実行させるものである。 To achieve the above object, the program of the present invention, the region defined by the plurality of thin-film portion supported by the beam portion of the thick film, placing a split pattern complementary division design pattern, after placement of division pattern, step a, the extracted region of another thin film portion relocated object pattern was to extract relocated pattern formation of a mask pattern that is pre-specified is arranged in the region of difficult the thin film portion it is intended to execute the steps of repositioning the computer to.

上記の目的を達成するため、本発明のマスクは、厚膜の梁部によって支持された複数の薄膜部に、設計パターンを相補分割した形状をもつマスクパターンの貫通孔が形成されたマスクであって、前記薄膜部のうち予め特定された貫通孔の形成が困難な前記薄膜部の領域を避けて、マスクパターンの貫通孔が形成されたものである。 To achieve the above object, the mask of the present invention, the plurality of thin film portion supported by the beam portion of the thick film, a mask having a through-hole of the mask pattern is formed with a complementary division shape design patterns Te, avoiding pre-specified areas of the thin film portion formed is difficult for the through-holes were of the thin film portion, in which through-holes of the mask pattern is formed.

上記の本発明のパターン配置方法および当該パターン配置方法をコンピュータに実行させるプログラムでは、配置後の分割パターンのうち、予め特定されたマスクパターンの形成が困難な薄膜部の領域に配置された再配置対象パターンを抽出し、抽出された再配置対象パターンを他の薄膜部の領域へ再配置していることから、仮に薄膜部の形成不良が生じた場合であっても、マスクパターン形成に影響を受けないパターン配置が得られる。 The program for executing the pattern arrangement method and the pattern arrangement method of the present invention on a computer, of the divided pattern after placement, repositioning formation of the mask pattern prespecified are arranged in the region of hard thin film portion extracting a target pattern, the relocated pattern extracted from the fact that relocate to another thin film portion of the area, even if a formation of the thin film part failure occurs, an influence on a mask pattern formation received no pattern arrangement can be obtained.
本発明のマスク作製方法では、再配置後のパターン配置に従ったマスクパターンを形成することから、仮に薄膜部の形成不良が生じた場合であっても、マスクパターンの貫通孔が形成される。 The mask manufacturing method of the present invention, since the forming a mask pattern in accordance with the pattern arrangement after relocation, even if a formation of the thin film part failure has occurred, the through-hole of the mask pattern is formed.
本発明のマスクでは、薄膜部のうち予め特定された貫通孔の形成が困難な薄膜部の領域を避けて、マスクパターンの貫通孔が形成されていることから、被露光体に精度良くパターンを露光することができる。 The mask of the present invention, while avoiding the pre-specified areas of the formation is difficult to thin portion of the through hole were among the thin film portion, since the through-holes of the mask pattern is formed, a pattern with good precision to the object to be exposed it can be exposed.

本発明のパターン配置方法およびプログラムによれば、貫通孔の形成が困難な薄膜部が一部に存在する場合においてもマスクパターン形成に影響を受けないパターン配置を得ることができる。 According to the pattern arrangement method and program of the present invention, it is possible to thin portion forming is difficult for the through-hole to obtain a pattern arrangement that is not affected by the mask pattern formation even when present in a part.
そのため、本発明のマスク作製方法によれば、上記のパターン配置に従ったマスクパターンを形成することから、貫通孔の形成が困難な薄膜部が一部に存在する場合においても、マスクパターンを良好に形成することができる。 Therefore, according to the mask manufacturing method of the present invention, since the forming a mask pattern in accordance with the above pattern arrangement, even when the hard thin film portion formed of the through-holes are present in part, good mask pattern it can be formed on.
本発明のマスクによれば、貫通孔の形成が困難な薄膜部が一部に存在する場合においても、当該領域を避けるようにマスクパターンが配置されていることから、被露光体に精度良くパターンを露光することができる。 According to the mask of the present invention, when the thin film portion formed is difficult for the through-holes are present in part also, because the mask pattern is disposed so as to avoid the region, precisely in the exposed object pattern it can be exposed to.

以下に、本発明の実施の形態について、図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、本実施形態に係るマスクの平面図である。 Figure 1 is a plan view of a mask according to the present embodiment.
本実施形態に係るマスク1は、支持枠2により囲まれた中央領域に、貫通孔からなるマスクパターンが形成される複数のメンブレン(薄膜部)3と、各メンブレン3の強度を補強するためメンブレン3を区画する厚膜の梁(梁部)4とを有する。 Mask 1 according to this embodiment, the central region surrounded by the supporting frame 2, a membrane for reinforcing the plurality of membrane (thin film portion) 3 where the mask pattern is formed consisting of the through hole, the strength of each membrane 3 3 beams thick partitioning the and a (beam portion) 4. 梁4の膜厚は、支持枠2の膜厚と同程度であり、例えば725μmである。 Thickness of the beam 4 is about the same as the thickness of the support frame 2, for example, 725 .mu.m. メンブレン3の膜厚は、例えば500nm程度である。 Thickness of the membrane 3 is, for example, about 500 nm.

上記のマスク1では、第1象限に対応する位置の第1のマスク領域11と、第2象限に対応する位置の第2のマスク領域12と、第3象限に対応する位置の第3のマスク領域13と、第4象限に対応する位置の第4のマスク領域14とを備える。 In the mask 1, the first mask region 11 at a position corresponding to the first quadrant, the second mask area 12 at a position corresponding to the second quadrant, a third mask in the position corresponding to the third quadrant It comprises a region 13, and a fourth mask area 14 at a position corresponding to the fourth quadrant. 各マスク領域11〜14は、それぞれ複数のメンブレン3を備える。 Each mask regions 11 to 14 are each provided with a plurality of membranes 3. 各マスク領域11〜14を重ねた際に、任意の点において、少なくとも2つの領域のメンブレン3が存在するように、梁4の位置がずれて形成されている。 When the overlapped each mask regions 11 to 14, at any point, so that the membrane 3 of the at least two regions are present, it is formed by shift positions of the beams 4.

上記の梁4の配置は、マスク作製上ならびにデバイス構造上の制約より決定される。 Placement of the beam 4 is determined from constraints mask fabrication as well as on the device structure. また、メンブレン3のサイズは、マスク製造の容易性ならびに、チップサイズより決定される。 The size of the membrane 3, ease of mask fabrication and is determined from the chip size. 図1に示す梁構造のマスクを作製する場合、マスク内のメンブレンサイズは基本となる正方形メンブレン3の1/4のサイズのメンブレン3aまで作製する必要があり、マスク製造の容易性という観点からは、十分な考慮が必要である。 When fabricating a mask of the beam structure shown in FIG. 1, the membrane size of the mask must be produced to the membrane 3a 1/4 the size of the square membrane 3 made up of the core from the viewpoint of the ease of mask fabrication , there is a need for adequate consideration. 一般的には基本となる正方形メンブレン3は、1mm程度の正方形である。 Square membrane 3 The underlying generally is square of about 1 mm.

図2は、梁4により囲まれた1つのメンブレン3を示す拡大斜視図である。 Figure 2 is an enlarged perspective view of one of the membrane 3 surrounded by the beams 4.
メンブレン3には、貫通孔からなるマスクパターン5が形成される。 The membrane 3, the mask pattern 5 consisting of the through-holes are formed. 後述するように、マスクパターン5は設計パターンを相補分割したパターンからなる。 As described below, the mask pattern 5 is a pattern obtained by complementarily dividing a design pattern. マスクパターン5は、メンブレン3をエッチングすることにより形成するが、マスクパターン5が良好に形成される前提として、マスクブランクスにおいて500nm程度の一定膜厚のメンブレン3が良好に形成されている必要がある。 Mask pattern 5 is formed by etching the membrane 3, assuming that a mask pattern 5 is satisfactorily formed, it is necessary to have a certain thickness of the membrane 3 of about 500nm are well formed in the mask blank . マスクパターン5が形成されていない状態における図1に示す構造体をマスクブランクスと称する。 The structure shown in FIG. 1 in a state in which the mask pattern 5 is not formed is referred to as a mask blank.

次に、上記の梁4をもつマスクブランクスの形成プロセスの一例について、図3〜図4に示す工程断面図を参照して説明する。 Next, an example of a process of forming a mask blank having a beam 4 above, will be described with reference to cross-sectional views shown in FIGS. 3-4. 本例では、SOI基板を用いてマスクを作製する例について説明する。 In this example, an example of manufacturing a mask by using a SOI substrate.

図3(a)に示すように、シリコン基板20上に中間酸化膜(シリコン酸化膜)21が形成され、中間酸化膜21上にSOI層(シリコン層)からなるメンブレン3が形成されたSOI基板を用意する。 As shown in FIG. 3 (a), an intermediate oxide film (silicon oxide film) 21 is formed on a silicon substrate 20, SOI substrate membrane 3 made of SOI layer (silicon layer) on the intermediate oxide film 21 is formed to prepare a.

図3(b)に示すように、SOI基板の表面および裏面を含む全面に、例えばLPCVD(Low Pressure Chemical Vapor Deposition) 法により窒化シリコンを成膜して、ハードマスク23を形成する。 As shown in FIG. 3 (b), on the entire surface including the surface and the back surface of the SOI substrate, for example by forming a silicon nitride by LPCVD (Low Pressure Chemical Vapor Deposition) method to form a hard mask 23. ハードマスク23の膜厚は、例えば400nm程度である。 The thickness of the hard mask 23 is, for example, about 400 nm.

次に、図3(c)に示すように、SOI基板のシリコン基板20側におけるハードマスク23上に、レジスト塗布、露光および現像を行い、レジストをエッチングマスクとしてハードマスク23をドライエッチングすることにより、支持枠および梁のパターンをもつハードマスク23aを形成する。 Next, as shown in FIG. 3 (c), on the hard mask 23 in the silicon substrate 20 side of the SOI substrate, resist coating, exposure and development, a hard mask 23 by dry etching using the resist as an etching mask to form a hard mask 23a having a pattern of the support frame and the beam. ハードマスク23のエッチングは、例えばフロロカーボン系のガスを用いる。 Etching the hard mask 23, using, for example, fluorocarbon-based gas. その後、レジストを除去する。 After that, the resist is removed.

次に、図4(a)に示すように、ハードマスク23aをエッチングマスクとして、中間酸化膜21に達するまでシリコン基板20をエッチングして、支持枠2および梁4を形成する。 Next, as shown in FIG. 4 (a), the hard mask 23a as an etching mask, the silicon substrate 20 is etched to reach the intermediate oxide film 21, to form a support frame 2 and the beams 4. これにより、図1に示す配置の梁4が作製される。 Thus, the beam 4 of the arrangement shown in Figure 1 is manufactured. シリコン基板20のエッチングは、例えば塩素系ガスを用いる。 Etching of the silicon substrate 20 is used, for example, a chlorine-based gas.

次に、図4(b)に示すように、SOI基板のメンブレン3側におけるハードマスク23上に、レジスト塗布、露光および現像を行い、レジストをエッチングマスクとして、ハードマスク23をドライエッチングすることにより、支持枠2により囲まれた領域を露出するパターンのハードマスク23bに加工する。 Next, as shown in FIG. 4 (b), on the hard mask 23 in the membrane 3 side of the SOI substrate, resist coating, exposure and development, the resist as an etching mask, the hard mask 23 by dry etching It is processed into the hard mask 23b of pattern exposing the region surrounded by the supporting frame 2. ハードマスク23のエッチングは、例えばフロロカーボン系のガスを用いる。 Etching the hard mask 23, using, for example, fluorocarbon-based gas. その後、レジストを除去する。 After that, the resist is removed.

以上の工程を経て、未だマスクパターンが作製されていない状態の構造体がマスクブランクス1aとなる。 Through the above steps, yet the structure of the state where the mask pattern is not produced is a mask blank 1a. ただし、マスクブランクスの作製プロセスは特に限定されない。 However, the manufacturing process of the mask blank is not particularly limited.

上記のマスクブランクス1aに、貫通孔からなるマスクパターンが形成される。 The above mask blank 1a, a mask pattern composed of through-holes are formed. このマスクパターンは、設計パターンを相補分割したパターンを、各マスク領域11〜14のメンブレン3に振り分けたパターン配置をもつ。 The mask pattern has a pattern arrangement a pattern complementary division design pattern is distributed to the membrane 3 of the mask area 11 to 14.

上記のパターン配置は、本実施形態に係るパターン配置方法によって決定される。 The above pattern arrangement is determined by the pattern arrangement method according to the present embodiment. 本実施形態に係るパターン配置方法は、本実施形態に係るパターン配置方法の処理手順が書き込まれたプログラムをコンピュータに実行させることにより実現される。 Pattern arrangement method according to the present embodiment is realized by executing the program procedure of the pattern arrangement method according to the present embodiment has been written to a computer.

図5は、本実施形態に係るプログラムが読み込まれることにより、設計データから描画データへの変換処理を行うパターン処理装置(コンピュータ)を説明するための図である。 5, by a program according to the present embodiment is loaded is a diagram for explaining a pattern processing apparatus for performing a conversion process to the drawing data from the design data (computer).

設計データD1には、ステンシルマスクを用いた露光の被露光体であるウエハに転写するためのレイアウトパターン(設計パターン)が含まれている。 The design data D1, layout pattern (design pattern) to be transferred to the wafer is subject to be exposed in exposure using a stencil mask is included.

描画データD2には、メンブレン3に貫通孔からなるマスクパターンを形成するための配置パターンが含まれる。 The drawing data D2 may include the arrangement pattern for forming a mask pattern composed of through-holes in the membrane 3. 設計パターンと実際にマスクに形成される配置パターンとは、パターン配置が異なる。 The arrangement pattern formed actually mask a design pattern, the pattern arrangement is different. これは、上記したように、設計パターン中には、貫通孔で形成不可能あるいは形成困難なパターンが存在するからである。 This is because, as described above, during the design pattern, since the formation impossible or form difficult pattern in the through hole exists. また、マスクブランクスにおいて梁4が存在する箇所にはパターンの貫通孔を形成できないからである。 Also, the portion where there is the beam 4 in the mask blank is because not form a through-hole pattern. 従って、設計パターンをそのままの配置でマスクに貫通孔として形成することはできず、通常、設計パターンを相補分割する必要がある。 Therefore, it is not possible to form a through hole in the mask design pattern as it arrangement, it is usually necessary to complementarily divided design pattern.

パターン処理装置30は、設計データD1を入力すると、相補分割処理を含む本実施形態に係るパターン配置処理を行い、描画データD2を生成する。 Pattern processing apparatus 30 inputs the design data D1, performs pattern arrangement processing according to the present embodiment includes complementary division processing, generates drawing data D2. パターン配置処理は、パターン処理装置30に内蔵されたCPU31が本実施形態に係るプログラム32に基づいて、実行する。 Pattern placement process, CPU 31 incorporated in the pattern processing device 30 based on the program 32 according to the present embodiment executes. 本実施形態に係るプログラム32は、本実施形態に係るパターン配置方法に関する処理手順を含む。 Program 32 according to the present embodiment includes a processing procedure for pattern arrangement method according to the present embodiment.

以下、本実施形態に係るプログラム32に基づいてCPU31により行われるパターン処理について、図6に示すフローチャートと図6の各ステップに対応する以降の図面を参照して説明する。 Hereinafter, the pattern processing performed by the CPU31 on the basis of a program 32 according to the present embodiment will be described with reference to the following figures that correspond to each step of the flowchart and 6 shown in FIG.

設計データD1と、マスク構造データD3を用いて相補分割処理を行う(ステップST1)。 The design data D1, performing complementary division processing by using the mask structure data D3 (step ST1). マスク構造データD3には、メンブレンを支える梁の配置や、メンブレンサイズに関するデータを含む。 The mask structure data D3, arrangement of the beams supporting the membrane, including the data relating to membrane size.

相補分割処理においては、例えば特許文献2のような方法を用いればよい。 In the complementary division processing, for example, a method may be used, such as in Patent Document 2. 一例を挙げると図7(a)に示す設計パターン41に対して相補分割処理を行うことにより、図7(b)に示すような分割パターン42が得られる。 By performing complementary division processing with respect to the design pattern 41 shown in an example and FIG. 7 (a), the division pattern 42 as shown in FIG. 7 (b) is obtained.

次に、分割パターン42を各象限のマスク領域11〜14内のメンブレン3へ配置する(ステップST2)。 Next, place the division pattern 42 to the membrane 3 in the mask region 11 to 14 of each quadrant (step ST2). この際、特許文献3で提案されているように、配置先のパターン面積密度が均一になる様な配置を行ってもよい。 At this time, as proposed by Patent Document 3, the pattern area density of arrangement destination may be performed, such as homogeneous arrangement. これにより、図7(c)に示すように、分割パターン42がマスク領域内のメンブレン3へ配置された配置パターン43が得られる。 Thus, as shown in FIG. 7 (c), the division pattern 42 are arranged pattern 43 arranged to the membrane 3 in the mask region is obtained. 配置は相補復元のための4重露光を考慮して行なわれる。 Arrangement is done by considering the quadruple exposure for complementary restoration. すなわち、図7(c)に示す各マスク領域11〜14を重ねると、複数の配置パターン43が繋がって元の設計パターン41が得られるように配置される。 That is, when superimposing the respective mask areas 11 to 14 shown in FIG. 7 (c), are arranged so that the original design pattern 41 with a plurality of placement patterns 43 connected is obtained.

パターンの相補分割ならびに、各象限のマスク領域11〜14への配置が完了した後、予め定めたパターン配置禁止領域データD4を用いて再配置対象パターンを抽出する(ステップST3)。 Complementary division and the pattern, after placement is completed for each quadrant of the mask area 11 to 14, to extract the relocated object pattern by using the pattern placement prohibited area data D4 predetermined (step ST3).

(パターン配置禁止領域の例) (Example of pattern placement prohibited area)
パターン配置禁止領域とは、メンブレン3形成に不具合が生じると想定される領域をいう。 The pattern placement prohibited region refers to a region that is assumed to malfunction in the membrane 3 formation. パターン配置禁止領域は、例えば、あらかじめ同形状の梁構造を持つマスクブランクスを作製して特定する、もしくはエッチング条件等のデータを参照し、エッチング速度が早くなる、もしくは遅くなる箇所を特定することで行なう。 Pattern placement prohibited area, for example, to identify and produce a mask blank having a beam structure in advance the same shape, or with reference to data such as etching conditions, the etching rate becomes faster, or consisting point by identifying slow carried out.

特定の方法の一例を示すと、あらかじめメンブレン3の面積と位置を面内で変化させたテスト用マスクを用いて、エッチング速度の面積依存性ならびに、マスク面内の位置依存性を調べておく。 As an example of a particular method, using a test mask with varying pre-area and position of the membrane 3 in the plane, the area dependency of the etching rate and, know the position dependence in the mask plane. 両者のエッチング速度を乗じたものを、実効的なエッチング速度とし、参照部、すなわちエッチング速度が十分に確保できる条件とのエッチング速度を比較する。 It is multiplied by the etch rate of both the effective etch rate, the reference unit, i.e. to compare the etching rate of the conditions the etch rate can be sufficiently ensured. 比較により、実効的なエッチング速度が参照部の例えば90%を下回る場合、メンブレン形成に問題がある箇所と判断する。 Comparison result, if the effective etch rate is below for example 90% of the reference region, determines that the point where the problem the membrane formation.

例えば、図7(c)に示すように基本となる正方形メンブレン3に比べて、1/16の面積のメンブレン3aや、1/4の面積のメンブレン3bや、9/16の面積のメンブレン3cが存在する。 For example, in comparison with the square membrane 3 underlying, as shown in FIG. 7 (c), 1/16 and membrane 3a of the area of ​​1/4 and the membrane 3b area, 9/16 of the area of ​​the membrane 3c is It exists. その他にも、外周部のメンブレンは基本となる正方形メンブレン3に比べて面積が小さい。 Besides, the membrane of the outer peripheral portion is smaller in area than the square membrane 3 underlying. これらのメンブレン3a〜3cは、図4(a)に示す梁構造作製のためのエッチングにおいて、アスペクト比が大きくなることから、中間酸化膜21が露出しない場合がある。 These membranes 3a~3c, in etching for the beam structure fabricated as shown in FIG. 4 (a), the since the aspect ratio increases, there is a case where the intermediate oxide film 21 is not exposed. 中間酸化膜21が露出しないと、後にメンブレン3をエッチングしても、貫通孔からなるマスクパターンが形成できない。 When the intermediate oxide film 21 is not exposed, even when the membrane 3 is etched after a mask pattern composed of through holes can not be formed. 上記の特定方法では、特にこのような面積の小さいメンブレンの中でメンブレン形成に問題があるメンブレンがパターン配置禁止領域として特定される。 In the above specific method, especially a membrane of a problem in the membrane formation in a small membrane of such areas are identified as pattern placement prohibited area.

メンブレン形成に不具合が生じる箇所を特定する他の方法として、図8を参照して説明する。 Other methods of identifying the location where fault occurs in the membrane formation, will be described with reference to FIG. 基本となる正方形メンブレン3であっても、メンブレン3の隅部(コーナー)では、十分にエッチングされずに中間酸化膜21が露出しない結果、マスクパターンを形成できない恐れがある。 Be square membrane 3 made up of the core in the corners of the membrane 3 (corner), the results of the intermediate oxide film 21 is not exposed without being sufficiently etched, it may be impossible to form a mask pattern. 従って、メンブレンサイズとこのようなエッチング不良部の面積の相関をあらかじめ調べておく。 Therefore, we know the correlation of the area of ​​the etching failure portion and the membrane size in advance. 次いで、マスク内の各メンブレン3について、エッチング不良部をパターン配置禁止領域6として特定する。 Then, for each membrane 3 in the mask to identify the defective etching portion as a pattern placement prohibited region 6.

以上のようにしてメンブレン内の全部あるいは一部の領域をパターン配置禁止領域6と指定した情報を含むパターン配置禁止領域データD4を用いて、パターン配置禁止領域に含まれるパターン(再配置対象パターンと称する)を抽出する(ステップST3)。 Using the pattern placement prohibited area data D4 including information specifying all or part of a region within the membrane and pattern placement prohibited area 6 as described above, a pattern (relocated pattern included in the pattern placement prohibited area It referred) to extract (step ST3).

再配置対象パターンの抽出は、パターン配置禁止領域6のデータとパターン配置禁止領域6内に配置されるパターンデータとの論理積を演算し、演算後のパターンデータの有無を調べることにより実施する。 Extraction relocated pattern performs a logical product of the pattern data located in the data and the pattern placement prohibited region 6 of the pattern placement prohibited area 6 is carried out by examining the presence or absence of pattern data after the operation. ここで、演算後にパターンデータが存在しなければ、パターン配置禁止領域6内にパターンデータが存在しないことを意味する。 Here, if there is no pattern data after operation, which means that there is no pattern data in the pattern placement prohibiting region 6. 逆に、演算後にパターンデータが存在する場合、パターン配置禁止領域6内にパターンデータが存在することになり、これらのパターンが他の象限への再配置の対象となる。 Conversely, if there is pattern data after calculation, will exist the pattern data in the pattern placement prohibiting region 6, these patterns are subject to relocation to another quadrant.

例えば、図9(a)に示すように、4つのメンブレン3に配置パターン43a〜43cが配置され、そのうち1つのメンブレン3がパターン配置禁止領域6として指定されているとする。 For example, as shown in FIG. 9 (a), it is arranged arrangement pattern 43a~43c within four membrane 3, of which one membrane 3 is to be designated as the pattern placement prohibited region 6. この場合には、パターン配置禁止領域6のデータと配置パターン43a〜43cのデータとの論理積を演算(アンド演算)することにより、図9(b)に示すようにパターン配置禁止領域6内に配置された配置パターン43cが抽出される。 In this case, by calculating the logical product of the data in the data and the arrangement pattern 43a~43c pattern placement prohibited region 6 (AND operation), the pattern placement prohibited region 6 as shown in FIG. 9 (b) arranged arrangement pattern 43c is extracted. このようにして抽出された配置パターン43cを再配置対象パターン44とする。 Thus the relocated pattern 44 an arrangement pattern 43c which is extracted.

次に、再配置対象パターン44を他の象限のマスク領域11〜14へ再配置する。 Next, relocating relocated pattern 44 to another quadrant of the mask area 11 to 14. 抽出した再配置対象パターンにおける再配置の方法は、該パターンをチップサイズCS分だけX方向、Y方向もしくはXY方向に移動させればよい。 The method of re-arrangement in the extracted relocated pattern is the pattern may be moved only in the X direction, the Y direction or XY direction chip size CS minute. 再配置したパターンの具体例を図10に示す。 Specific examples of the rearrangement pattern shown in FIG. 10.

図10(a)に示す例では、マスク外周部に存在する通常のメンブレンサイズの9/16の面積を持つメンブレン3cがパターン配置禁止領域6として指定されている。 In the example shown in FIG. 10 (a), the membrane 3c with an area of ​​9/16 of a normal membrane size present in the mask periphery portion is designated as the pattern placement prohibited region 6. この場合には、図10(b)に示すように、当該パターン配置禁止領域6内の再配置対象パターン44を他の象限、ここでは第3のマスク領域13へ再配置する。 In this case, as shown in FIG. 10 (b), relocated pattern 44 other quadrants of the pattern placement prohibited region 6, wherein the relocating to the third mask region 13. 先にも示したように、本実施形態に係るマスクでは、マスク領域11〜14を複数回重ねて露光することにより、所望の回路パターンが形成される。 As indicated earlier, in the mask according to the present embodiment, by exposing the masked region 11 to 14 overlapping multiple, desired circuit pattern is formed. したがって、本例における第4のマスク領域14に存在する再配置対象パターン44が第3のマスク領域13に存在しても、最終的なパターン形成にはまったく支障はない。 Therefore, relocated patterns 44 present in the fourth mask area 14 in this example is also present in the third mask region 13, there is no problem at all in the final patterning. そこで、本例においては第4のマスク領域14に一旦配置された再配置対象パターン44を第3のマスク領域13へ再配置している。 Therefore, in the present example, reposition the relocated pattern 44 once disposed in the fourth mask region 14 to the third mask region 13.

上述の例は、メンブレン3そのものが形成されない場合の例であったが、図8に示すように、1つのメンブレン3の隅部にパターン配置禁止領域6が指定された場合における再配置対象パターン44の再配置の例を図11に示す。 The above example, the membrane 3 is itself was an example of the case where not formed, as shown in FIG. 8, relocated pattern 44 in the case where the pattern placement prohibited region 6 is designated a corner of one of the membrane 3 an example of a rearrangement in Figure 11.

図11(a)に示すメンブレン3の隅部(パターン配置禁止領域6)に配置された再配置対象パターン44a〜44cは、図11(b)に示すようにそれぞれ別のマスク領域11〜14へ再配置される。 Corners of the membrane 3 shown in FIG. 11 (a) relocated pattern 44a~44c disposed (pattern placement prohibited region 6), and FIG. 11 (b) in the separate mask regions 11 to 14 as shown It is relocated.

再配置対象パターン44の再配置後、再配置対象パターン44を新たに配置したメンブレン3領域に関し、ドーナツ形状等の分割対象パターンの発生の有無および、梁との干渉の有無を検証する(ステップST5)。 After relocation of the relocation target pattern 44 relates relocated pattern 44 membrane 3 regions newly arranged the presence of occurrence of the division target pattern such as a donut shape and to verify the presence or absence of interference between the beams (step ST5 ).

前者の検証は通常の相補分割アルゴリズムを適用し、相補分割が必要なパターンが存在するか否かを検証する。 Verification of the former applies normal complementary division algorithm verifies whether complementary division exists required pattern. 後者の検証としては、前述したパターン配置禁止領域6内に存在するパターンの抽出と同様に、梁のデータとの論理積を計算し、計算後のパターンの有無を調べればよい。 The latter as verification, like the extraction patterns that exist in the pattern placement prohibiting region 6 described above, calculates the logical product of the beam of data, it is checked whether a pattern after calculation.

これらの検証によってドーナツ形状等の分割対象パターンが発生せず、梁との干渉も無い場合には、再配置後のパターンが描画データD2となる。 These verification does not occur division target pattern such as a donut shape, if no interference with the beam, the pattern after the relocation is drawing data D2. 分割対象パターンもしくは、梁との干渉が発生する場合は(ステップST6)、再配置対象パターン44をもう一度別のマスク領域11〜14へ再配置し(ステップST4)、前記の条件を満足するまで検証をおこなう。 Division target pattern or, if the interference with the beam occurs verification until satisfied (step ST6), the relocated pattern 44 again relocates to a different mask areas 11 to 14 (step ST4), the condition It is carried out.

他の全てのマスク領域11〜14へ再配置しても不具合が解消されない場合は(ステップST7)、梁構造のデザインを変更し(ステップST8)、最初のステップST1からやり直す。 If, after relocation to all other mask regions 11 to 14 is defective persists (step ST7), to change the design of the beam structure (step ST8), start over at step ST1.

描画データD2の作成後、マスクブランクス1aのメンブレン3上に電子線レジストを形成する。 After generation of the drawing data D2, to form an electron beam resist onto the membrane 3 of the mask blank 1a. そして、図12(a)に示すように、描画データD2のパターン配置に従って、電子線レジストにマスク描画機を用いて描画し現像する。 Then, as shown in FIG. 12 (a), according to the pattern arrangement of the drawing data D2, drawn and developed using a mask drawing machine electron beam resist. これにより、マスクに形成するパターンをもつレジストパターン24が形成される。 Thus, a resist pattern 24 having a pattern formed on the mask is formed.

次に、図12(b)に示すように、レジストパターン24をエッチングマスクとして、メンブレン3をドライエッチングすることにより、メンブレン3に貫通孔からなるマスクパターン5を形成する。 Next, as shown in FIG. 12 (b), the resist pattern 24 as an etching mask, by the membrane 3 is dry-etched to form a mask pattern 5 consisting of through-holes in the membrane 3. シリコン層からなるメンブレン3のエッチングは、例えば塩素系ガスを用いる。 Etching the membrane 3 made of a silicon layer is used, for example, a chlorine-based gas. その後、レジストパターン24を除去する。 Thereafter, the resist pattern 24 is removed. 当該工程において、中間酸化膜21はエッチングストッパとなり、中間酸化膜21に達するマスクパターン5が形成される。 In this step, the intermediate oxide film 21 serves as an etching stopper, the mask pattern 5 to reach the intermediate oxide film 21 is formed.

最後に、図12(c)に示すように、梁4から露出した中間酸化膜21をエッチング除去し、さらにハードマスク23を除去することにより、マスクが完成する。 Finally, as shown in FIG. 12 (c), an intermediate oxide film 21 exposed from the beam 4 is removed by etching, by further removing the hard mask 23, the mask is completed.

以上のようにして作製された本実施形態に係るマスクは、半導体装置の製造における露光工程において好適に使用される。 Mask according to the present embodiment produced as described above is suitably used in the exposure step of manufacturing the semiconductor device.

半導体装置の製造においては、図13(a)に示すように、例えば、被処理基板50上にポリシリコンや酸化シリコン等の被加工層51を形成し、被加工層51上に電子線レジストからなるレジスト膜52を形成する。 In the manufacture of semiconductor device, as shown in FIG. 13 (a), for example, to form a layer to be processed 51 such as polysilicon or silicon oxide on the target substrate 50, an electron beam resist on the workpiece layer 51 forming a resist film 52 made.

次に、図13(b)に示すように、マスク1と被処理基板50のアライメントを行い、マスク1に電子線EBを照射することにより、マスク1のマスクパターン5を通過した電子線EBにより、被処理基板50のレジスト膜52が露光される。 Next, as shown in FIG. 13 (b), alignment is performed of the mask 1 and the substrate 50, by irradiating the electron beam EB to the mask 1, the electron beam EB passing through the mask pattern 5 of the mask 1 , the resist film 52 of the substrate 50 is exposed.

次に、図13(c)に示すように、レジスト膜52を現像することにより、例えばレジスト膜52がポジ型であれば電子線照射部分が除去されて、レジスト膜52にパターンが形成される。 Next, as shown in FIG. 13 (c), by developing the resist film 52, a resist film 52 is an electron beam irradiated portion, if positive is removed, a pattern is formed on the resist film 52 .

次に、図13(d)に示すように、レジスト膜52をマスクとして被加工層51をエッチングすることにより、被加工層51がパターン加工されて、回路パターンが形成される。 Next, as shown in FIG. 13 (d), by etching the layer to be processed 51 using the resist film 52 as a mask, the processed layer 51 is patterned, the circuit pattern is formed. 回路パターンとしては、例えばゲートパターンやコンタクトホールパターンがある。 The circuit patterns, for example, a gate pattern and a contact hole pattern.

その後、図13(e)に示すように、レジスト膜52を除去することにより、被加工層51のパターン加工が終了する。 Thereafter, as shown in FIG. 13 (e), by removing the resist film 52, patterning of the work layer 51 is completed.

半導体装置の製造においては、上層をさらに堆積させて、上記の図13(a)〜図13(e)に示す工程を繰り返すことにより、集積回路が形成される。 In the manufacture of semiconductor devices, further depositing an upper layer, by repeating the steps shown in the above FIG. 13 (a) ~ FIG 13 (e), the integrated circuit is formed.

上記の半導体装置の製造方法において、全ての層の加工に電子線露光を用いる場合だけでなく、ゲート等のクリティカルな層のみを電子線露光を用いて加工して、他の層を光露光を用いて加工するといった、ミックスアンドマッチ露光を採用してもよい。 In the method of manufacturing a semiconductor device, not only a case of using an electron beam exposure for processing of all the layers, only the critical layer of gate or the like by processing using an electron beam exposure, the light exposure of other layers such as processed using, it may adopt a mix-and-match exposure.

上記の本実施形態に係るパターン配置方法では、メンブレン3の形成に不具合がありマスクパターンが形成困難であると想定される領域を予めパターン配置禁止領域6として特定している。 The above pattern arrangement method according to the present embodiment is specified in advance as a pattern placement prohibited area 6 an area where the mask pattern is assumed to be difficult to form it is defective in the formation of the membrane 3. そして、パターンの相補分割ならびに各マスク領域11〜14への配置が完了した後に、パターン配置禁止領域6内に配置された再配置対象パターン44を抽出し、別のマスク領域11〜14へ再配置することにより、仮にマスクブランクス1aにパターン形成が困難な領域が存在しても、マスクパターン形成に影響を受けないパターン配置が得られる。 After the placement of the complementary division and each mask regions 11 to 14 of the pattern is completed, extract the relocated patterns 44 arranged in a pattern placement prohibiting region 6, relocated to a different mask region 11 to 14 by, be present if hard areas patterned mask blanks 1a, the pattern arrangement is not affected by the mask pattern formation is obtained.

上記のパターン配置方法をコンピュータに実行させるプログラムでは、相補分割ならびに各マスク領域11〜14への配置が一旦完了した後に、パターン配置禁止領域6内の再配置対象パターン44を抽出して再配置することから、相補分割ならびにパターン配置処理自体は、従前の相補分割アルゴリズムを採用することができる。 The program for executing the above-described pattern arrangement method in a computer, after complementary division and the arrangement of the respective mask areas 11 to 14 is completed once, and re-arranged to extract the relocated pattern 44 of the pattern placement prohibited region 6 since the complementary division and pattern placement process itself can be employed complementary division algorithm previously.

さらに、再配置先のメンブレン3において、ドーナツ形状等の分割対象パターンの発生の有無および、梁との干渉の有無を検証することにより、再配置によりこれらの問題が再び生じることもない。 Further, the membrane 3 of the relocation destination, occurrence of division target pattern such as a donut shape and, by verifying the presence or absence of interference with the beam, is never again occur these problems by relocating.

上記のようにして得られたパターン配置に基づいてマスクパターンを形成するマスク作製方法によれば、マスクの歩留まり向上が実現できる。 According to the mask manufacturing method of forming a mask pattern on the basis of the obtained patterns arranged as described above, improvement in yield of the mask can be realized. すなわち、一部に形成不良のメンブレン3をもつマスクブランクスであってもマスク作製に使用できるためである。 That is because even in mask blanks with membrane 3 of defective forms a part can be used in mask making. また、メンブレン作製工程(図4(a)参照)において、より耐破損マージンの高いエッチング条件を採用することができる。 Further, in the membrane fabrication process (see FIG. 4 (a)), can be employed a high etching conditions of higher resistance to breakage margin. これは、エッチング不足により1つのメンブレン3の全ての領域あるいは一部の領域に形成不良が生じても良いことから、オーバーエッチングを行なう必要がないためである。 This is because the defective formation in all areas or some areas may occur in one of the membrane 3 by insufficient etching, because there is no need to perform over-etching. このため、マスクプロセス中のメンブレン破損の危険が低減できるため、マスクの歩留まり向上が実現できる。 Therefore, it is possible to reduce the risk of membrane damage in the mask process, improvement in yield of the mask can be realized.

本発明は、上記の実施形態の説明に限定されない。 The present invention is not limited to the above embodiment.
例えば、本実施形態では、図1を参照して梁構造の一例を説明したが、梁構造には限定はない。 For example, in the present embodiment has been described an example of a beam structure with reference to FIG. 1, there is no limitation to the beam structure. また、パターン配置禁止領域6の一例を説明したが、テスト用マスクを用いた検証あるいはシミュレーション等により、メンブレン3の形成に不具合が想定される箇所であれば特に限定はない。 Also has been described an example of a pattern placement prohibited region 6, the verification or simulation or the like using the test mask is not particularly limited as long as places a failure is assumed for the formation of the membrane 3.
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。 Other, without departing from the scope of the present invention, various modifications are possible.

本実施形態に係るマスクの平面図である。 It is a plan view of a mask according to the present embodiment. 梁により囲まれた1つのメンブレンを示す斜視図である。 It is a perspective view of one of the membrane surrounded by the beams. マスクブランクスの作製プロセスの一例を示す工程断面図である。 It is a process cross-sectional view showing an example of a manufacturing process of the mask blank. マスクブランクスの作製プロセスの一例を示す工程断面図である。 It is a process cross-sectional view showing an example of a manufacturing process of the mask blank. 本実施形態に係るプログラムが読み込まれることにより、設計データから描画データへの変換処理を行うパターン処理装置を説明するための図である。 By the program according to the present embodiment is loaded, it is a diagram for explaining a pattern processing apparatus for performing a conversion process to the drawing data from the design data. 本実施形態に係るパターン配置方法のフローチャートである。 It is a flowchart of a pattern arrangement method according to the present embodiment. 相補分割処理およびパターン配置処理を説明するための図である。 It is a diagram for explaining complementary dividing processing and pattern placement processing. パターン配置禁止領域の一例を説明するための図である。 It is a diagram for explaining an example of a pattern placement prohibited area. 再配置対象パターンの抽出処理を説明するための図である。 It is a diagram for explaining the process of extracting relocated pattern. 再配置対象パターンの再配置処理を説明するための図である。 It is a diagram for explaining the rearrangement process of the relocated pattern. 再配置対象パターンの再配置処理を説明するための図である。 It is a diagram for explaining the rearrangement process of the relocated pattern. マスクブランクスを用いたマスク作製プロセスの一例を示す工程断面図である。 It is a process cross-sectional view showing an example of a mask manufacturing process using the mask blank. 半導体装置の製造方法の一例を示す工程断面図である。 It is a process cross-sectional view showing an example of a manufacturing method of a semiconductor device. パターン形成不可能なパターンを示す図である。 It is a diagram illustrating a pattern formation impossible pattern. 相補分割処理および相補露光を説明するための図である。 It is a diagram for explaining complementary dividing processing and complementary exposure. パターン形成困難なパターンを示す図である。 Is a diagram illustrating a pattern formation difficult patterns.

符号の説明 DESCRIPTION OF SYMBOLS

1…マスク、1a…マスクブランクス、2…支持枠、3…メンブレン、4…梁、5…マスクパターン、6…パターン配置禁止領域、11…第1のマスク領域、12…第2のマスク領域、13…第3のマスク領域、14…第4のマスク領域、20…シリコン基板、21…中間酸化膜、23…ハードマスク、30…パターン処理装置、31…CPU、32…プログラム、41…設計パターン、42…分割パターン、43…配置パターン、44…再配置対象パターン、103…メンブレン、105…マスクパターン 1 ... mask, 1a ... mask blank, 2 ... support frame, 3 ... membrane, 4 ... beam, 5 ... mask pattern, 6 ... pattern placement prohibited area, 11 ... first mask region, 12 ... second mask area, 13 ... third mask region, 14 ... fourth mask region, 20 ... silicon substrate, 21 ... intermediate oxide film, 23 ... hard mask, 30 ... pattern processing apparatus, 31 ... CPU, 32 ... program, 41 ... design pattern , 42 ... dividing pattern, 43 ... arranged pattern, 44 ... relocated pattern, 103 ... membrane, 105 ... mask pattern

Claims (11)

  1. マスクブランクスにおいて、複数の薄膜部が厚膜の梁で区画された複数のマスク領域のそれぞれに、設計パターンを相補分割したマスクパターンのそれぞれを配置するマスクパターン配置工程 In the mask blank, to each of the plurality of mask regions partitioned by the beam of the plurality of thin portions are thick film, a mask pattern arrangement step of arranging the respective mask pattern complementary division design pattern
    を有し、 Have,
    前記マスクパターン配置工程は、 The mask pattern arrangement step,
    前記設計パターンについて相補分割処理を行い、前記複数のマスク領域のそれぞれについて分割パターンを得る第1ステップと、 It performs complementary division processing for the design pattern, the first step to obtain a division pattern for each of the plurality of mask areas,
    前記分割パターンを前記複数のマスク領域のそれぞれに配置することによって、配置パターンを得る第2ステップと、 By placing the division pattern to each of the plurality of mask areas, and a second step of obtaining the arrangement patterns,
    前記配置パターンのうち、前記複数のマスク領域においてマスクパターンの形成が困難な領域として予め特定されたパターン配置禁止領域に配置された部分を、再配置対象パターンとして抽出する第3ステップと、 Among the arrangement pattern, and a third step of extracting the pre-specified pattern placement prohibited region disposed portions formed as the hard region of the mask pattern, as relocated patterns in the plurality of mask areas,
    前記再配置対象パターンを、当該再配置対象パターンが配置されたマスク領域から他のマスク領域へ再配置する第4ステップと The relocation target pattern, and a fourth step of relocating from the mask region where the relocated pattern is disposed to the other mask regions
    を含む、 including,
    マスクパターン配置方法。 Mask pattern placement method.
  2. 前記マスクパターン配置工程は、 The mask pattern arrangement step,
    前記第4ステップにて前記再配置対象パターンが再配置された薄膜部において、相補分割が必要なパターンが存在するか否かを検証する第5ステップと、 In the fourth thin film portion where the relocated object pattern is rearranged at step, a fifth step of verifying whether the complementary division exists required pattern,
    前記第5ステップにて相補分割が必要なパターンが存在しない場合には、前記再配置後のパターンを前記マスクパターンとし、相補分割が必要なパターンが存在する場合には、他のマスク領域のそれぞれについて、前記第4ステップと前記第5ステップとを繰り返す第6ステップと Wherein when the required pattern complementary division in the fifth step is not present, said pattern after relocation and the mask pattern, if the complementary division is required patterns are present, each of the other mask regions for a sixth step of repeating said fifth step and said fourth step
    を含み、 It includes,
    前記第6ステップにおいて、前記マスク領域の全てに再配置しても相補分割が必要なパターンが存在する場合は、前記マスクブランクスについて前記梁に関する構造のデザインを変更した後に、前記第1ステップからやり直す、 In the sixth step, the case where all complementary division be relocated to the mask region is present the required pattern, after changing the design of structures for the beam for the mask blank, again from the first step ,
    請求項1に記載のマスクパターン配置方法。 Mask pattern arrangement method according to claim 1.
  3. 前記第4ステップでは、前記複数の薄膜部のうち、基本となる薄膜部に比べて面積が小さい薄膜部である部分を、前記パターン配置禁止領域とする、 Wherein in the fourth step, the plurality of thin portions, the portions are small thin section area than the thin film portion made up of the core and the pattern placement prohibited area,
    請求項1または2に記載のマスクパターン配置方法。 Mask pattern arrangement method according to claim 1 or 2.
  4. 前記第4ステップでは、前記薄膜部の隅部に位置する部分を、前記パターン配置禁止領域とする、 Wherein in the fourth step, a portion positioned in a corner portion of the thin film portion, and the pattern placement prohibited area,
    請求項1から3のいずれかに記載のマスクパターン配置方法。 Mask pattern arrangement method according to any one of claims 1 to 3.
  5. 前記マスクブランクスは、前記複数のマスク領域を重ねた際に、任意の点において少なくとも2つの薄膜部が存在するように前記梁の位置がずれて形成されている、 The mask blank, when overlaid the plurality of mask areas, and the position of the beam is formed displaced such that at least two thin film portion is present at any point,
    請求項1から4のいずれかに記載のマスクパターン配置方法。 Mask pattern arrangement method according to any one of claims 1 to 4.
  6. マスクブランクスにおいて、複数の薄膜部が厚膜の梁で区画された複数のマスク領域のそれぞれに、設計パターンを相補分割したマスクパターンのそれぞれを配置するマスクパターン配置工程と、 In the mask blank, to each of the plurality of mask regions partitioned by the beam of the plurality of thin portions are thick film, a mask pattern arrangement step of arranging the respective mask pattern complementary division design pattern,
    前記マスクブランクスにおいて前記複数の薄膜部に貫通孔を前記マスクパターンで形成することによって、マスクを作製するマスク作製工程と By forming a through hole in the mask pattern to the plurality of thin film portion in the mask blank, a mask making step of preparing a mask
    を有し、 Have,
    前記マスクパターン配置工程は、 The mask pattern arrangement step,
    前記設計パターンについて相補分割処理を行い、前記複数のマスク領域のそれぞれについて分割パターンを得る第1ステップと、 It performs complementary division processing for the design pattern, the first step to obtain a division pattern for each of the plurality of mask areas,
    前記分割パターンを前記複数のマスク領域のそれぞれに配置することによって、配置パターンを得る第2ステップと、 By placing the division pattern to each of the plurality of mask areas, and a second step of obtaining the arrangement patterns,
    前記配置パターンのうち、前記複数のマスク領域においてマスクパターンの形成が困難な領域として予め特定されたパターン配置禁止領域に配置された部分を、再配置対象パターンとして抽出する第3ステップと、 Among the arrangement pattern, and a third step of extracting the pre-specified pattern placement prohibited region disposed portions formed as the hard region of the mask pattern, as relocated patterns in the plurality of mask areas,
    前記再配置対象パターンを、当該再配置対象パターンが配置されたマスク領域から他のマスク領域へ再配置する第4ステップと The relocation target pattern, and a fourth step of relocating from the mask region where the relocated pattern is disposed to the other mask regions
    を含む、 including,
    マスク作製方法。 Mask manufacturing method.
  7. 前記マスクパターン配置工程は、 The mask pattern arrangement step,
    前記第4ステップにて前記再配置対象パターンが再配置された薄膜部において、相補分割が必要なパターンが存在するか否かを検証する第5ステップと、 In the fourth thin film portion where the relocated object pattern is rearranged at step, a fifth step of verifying whether the complementary division exists required pattern,
    前記第5ステップにて相補分割が必要なパターンが存在しない場合には、前記再配置後のパターンを前記マスクパターンとし、相補分割が必要なパターンが存在する場合には、他のマスク領域のそれぞれについて、前記第4ステップと前記第5ステップとを繰り返す第6ステップと Wherein when the required pattern complementary division in the fifth step is not present, said pattern after relocation and the mask pattern, if the complementary division is required patterns are present, each of the other mask regions for a sixth step of repeating said fifth step and said fourth step
    を含み、 It includes,
    前記第6ステップにおいて、前記マスク領域の全てに再配置しても相補分割が必要なパターンが存在する場合は、前記マスクブランクスについて前記梁に関する構造のデザインを変更した後に、前記第1ステップからやり直す、 In the sixth step, the case where all complementary division be relocated to the mask region is present the required pattern, after changing the design of structures for the beam for the mask blank, again from the first step ,
    請求項6に記載のマスク作製方法。 Mask manufacturing method according to claim 6.
  8. マスクブランクスにおいて、複数の薄膜部が厚膜の梁で区画された複数のマスク領域のそれぞれに、設計パターンを相補分割したマスクパターンのそれぞれを配置するマスクパターン配置工程と、 In the mask blank, to each of the plurality of mask regions partitioned by the beam of the plurality of thin portions are thick film, a mask pattern arrangement step of arranging the respective mask pattern complementary division design pattern,
    前記マスクブランクスにおいて前記複数の薄膜部に貫通孔を前記マスクパターンで形成することによって、マスクを作製するマスク作製工程と、 By forming a through hole in the mask pattern to the plurality of thin film portion in the mask blank, a mask manufacturing process of making the mask,
    前記マスクを用いて露光を実施することで半導体装置を製造する半導体装置製造工程と A semiconductor device manufacturing process for manufacturing a semiconductor device by performing exposure using the mask
    を有し、 Have,
    前記マスクパターン配置工程は、 The mask pattern arrangement step,
    前記設計パターンについて相補分割処理を行い、前記複数のマスク領域のそれぞれについて分割パターンを得る第1ステップと、 It performs complementary division processing for the design pattern, the first step to obtain a division pattern for each of the plurality of mask areas,
    前記分割パターンを前記複数のマスク領域のそれぞれに配置することによって、配置パターンを得る第2ステップと、 By placing the division pattern to each of the plurality of mask areas, and a second step of obtaining the arrangement patterns,
    前記配置パターンのうち、前記複数のマスク領域においてマスクパターンの形成が困難な領域として予め特定されたパターン配置禁止領域に配置された部分を、再配置対象パターンとして抽出する第3ステップと、 Among the arrangement pattern, and a third step of extracting the pre-specified pattern placement prohibited region disposed portions formed as the hard region of the mask pattern, as relocated patterns in the plurality of mask areas,
    前記再配置対象パターンを、当該再配置対象パターンが配置されたマスク領域から他のマスク領域へ再配置する第4ステップと The relocation target pattern, and a fourth step of relocating from the mask region where the relocated pattern is disposed to the other mask regions
    を含む、 including,
    半導体装置の製造方法。 The method of manufacturing a semiconductor device.
  9. 前記マスクパターン配置工程は、 The mask pattern arrangement step,
    前記第4ステップにて前記再配置対象パターンが再配置された薄膜部において、相補分割が必要なパターンが存在するか否かを検証する第5ステップと、 In the fourth thin film portion where the relocated object pattern is rearranged at step, a fifth step of verifying whether the complementary division exists required pattern,
    前記第5ステップにて相補分割が必要なパターンが存在しない場合には、前記再配置後のパターンを前記マスクパターンとし、相補分割が必要なパターンが存在する場合には、他のマスク領域のそれぞれについて、前記第4ステップと前記第5ステップとを繰り返す第6ステップと Wherein when the required pattern complementary division in the fifth step is not present, said pattern after relocation and the mask pattern, if the complementary division is required patterns are present, each of the other mask regions for a sixth step of repeating said fifth step and said fourth step
    を含み、 It includes,
    前記第6ステップにおいて、前記マスク領域の全てに再配置しても相補分割が必要なパターンが存在する場合は、前記マスクブランクスについて前記梁に関する構造のデザインを変更した後に、前記第1ステップからやり直す、 In the sixth step, the case where all complementary division be relocated to the mask region is present the required pattern, after changing the design of structures for the beam for the mask blank, again from the first step ,
    請求項8に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 8.
  10. マスクブランクスにおいて、複数の薄膜部が厚膜の梁で区画された複数のマスク領域のそれぞれに、設計パターンを相補分割したマスクパターンのそれぞれを配置するマスクパターン配置工程 In the mask blank, to each of the plurality of mask regions partitioned by the beam of the plurality of thin portions are thick film, a mask pattern arrangement step of arranging the respective mask pattern complementary division design pattern
    をコンピュータに実行させるプログラムであって、 A program causing a computer to execute the,
    前記マスクパターン配置工程では、 In the mask pattern arrangement step,
    前記設計パターンについて相補分割処理を行い、前記複数のマスク領域のそれぞれについて分割パターンを得る第1ステップと、 It performs complementary division processing for the design pattern, the first step to obtain a division pattern for each of the plurality of mask areas,
    前記分割パターンを前記複数のマスク領域のそれぞれに配置することによって、配置パターンを得る第2ステップと、 By placing the division pattern to each of the plurality of mask areas, and a second step of obtaining the arrangement patterns,
    前記配置パターンのうち、前記複数のマスク領域においてマスクパターンの形成が困難な領域として予め特定されたパターン配置禁止領域に配置された部分を、再配置対象パターンとして抽出する第3ステップと、 Among the arrangement pattern, and a third step of extracting the pre-specified pattern placement prohibited region disposed portions formed as the hard region of the mask pattern, as relocated patterns in the plurality of mask areas,
    前記再配置対象パターンを、当該再配置対象パターンが配置されたマスク領域から他のマスク領域へ再配置する第4ステップと The relocation target pattern, and a fourth step of relocating from the mask region where the relocated pattern is disposed to the other mask regions
    をコンピュータに実行させる、 Cause the computer to execute,
    プログラム。 program.
  11. 前記マスクパターン配置工程では、 In the mask pattern arrangement step,
    前記第4ステップにて前記再配置対象パターンが再配置された薄膜部において、相補分割が必要なパターンが存在するか否かを検証する第5ステップと、 In the fourth thin film portion where the relocated object pattern is rearranged at step, a fifth step of verifying whether the complementary division exists required pattern,
    前記第5ステップにて相補分割が必要なパターンが存在しない場合には、前記再配置後のパターンを前記マスクパターンとし、相補分割が必要なパターンが存在する場合には、他のマスク領域のそれぞれについて、前記第4ステップと前記第5ステップとを繰り返す第6ステップと Wherein when the required pattern complementary division in the fifth step is not present, said pattern after relocation and the mask pattern, if the complementary division is required patterns are present, each of the other mask regions for a sixth step of repeating said fifth step and said fourth step
    をコンピュータに実行させ、 Cause the computer to execute,
    前記第6ステップにおいて、前記マスク領域の全てに再配置しても相補分割が必要なパターンが存在する場合は、前記マスクブランクスについて前記梁に関する構造のデザインを変更した後に、前記第1ステップからやり直すことを、コンピュータに実行させる In the sixth step, the case where all complementary division be relocated to the mask region is present the required pattern, after changing the design of structures for the beam for the mask blank, again from the first step that, to be executed by a computer
    請求項10に記載のプログラム。 Program of claim 10.
JP2004223635A 2004-07-30 2004-07-30 Mask pattern arrangement method, mask making process, a method of manufacturing a semiconductor device, the program Expired - Fee Related JP4657646B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004223635A JP4657646B2 (en) 2004-07-30 2004-07-30 Mask pattern arrangement method, mask making process, a method of manufacturing a semiconductor device, the program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004223635A JP4657646B2 (en) 2004-07-30 2004-07-30 Mask pattern arrangement method, mask making process, a method of manufacturing a semiconductor device, the program

Publications (2)

Publication Number Publication Date
JP2006049339A JP2006049339A (en) 2006-02-16
JP4657646B2 true JP4657646B2 (en) 2011-03-23

Family

ID=36027585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004223635A Expired - Fee Related JP4657646B2 (en) 2004-07-30 2004-07-30 Mask pattern arrangement method, mask making process, a method of manufacturing a semiconductor device, the program

Country Status (1)

Country Link
JP (1) JP4657646B2 (en)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240363A (en) * 1994-03-02 1995-09-12 Canon Inc Method and device of manufacturing reflecting mask as well as exposure device and semiconductor device using the reflecting mask
JPH11121329A (en) * 1997-10-09 1999-04-30 Nikon Corp Manufacture of mask substrate and manufacture of mask
JP2001007013A (en) * 1999-06-24 2001-01-12 Nikon Corp Transfer mask blank and manufacture thereof
JP2001244192A (en) * 2000-03-01 2001-09-07 Nec Corp Exposure mask and its manufacturing method
JP2003059819A (en) * 2001-06-08 2003-02-28 Sony Corp Mask and manufacturing method therefor, and manufacturing method of semiconductor device
JP2003092250A (en) * 2001-09-18 2003-03-28 Hitachi Ltd Semiconductor device and manufacturing method therefor
JP2003151885A (en) * 2001-11-15 2003-05-23 Hitachi Ltd Pattern-forming method and manufacturing method of semiconductor device
JP2003151877A (en) * 2001-11-09 2003-05-23 Sony Corp Mask and manufacturing method thereof, and manufacturing method of semiconductor device
JP2003282419A (en) * 2002-03-26 2003-10-03 Sony Corp Mask pattern verification method and mask pattern preparing method
JP2003332210A (en) * 2002-05-13 2003-11-21 Sony Corp Method of forming mask pattern
JP2004079699A (en) * 2002-08-14 2004-03-11 Sony Corp Mask pattern dividing method, mask pattern dividing program, and method of manufacturing exposure mask and semiconductor device
JP2004088072A (en) * 2002-06-28 2004-03-18 Sony Corp Mask and inspecting method
JP2004134476A (en) * 2002-10-09 2004-04-30 Sony Corp Aligner, alignment method, and method of manufacturing semiconductor device
JP2004228109A (en) * 2003-01-20 2004-08-12 Sony Corp Method of forming exposure pattern or mask, program therefor, method of manufacturing semiconductor device, exposure pattern or mask, and recording medium with program stored therein
JP2004319790A (en) * 2003-04-16 2004-11-11 Sony Corp Method for determining complimentary division condition, complimentary division method and program
JP2007214545A (en) * 2006-01-10 2007-08-23 Semiconductor Energy Lab Co Ltd Semiconductor device, method for manufacturing therefor, and rfid tag

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240363A (en) * 1994-03-02 1995-09-12 Canon Inc Method and device of manufacturing reflecting mask as well as exposure device and semiconductor device using the reflecting mask
JPH11121329A (en) * 1997-10-09 1999-04-30 Nikon Corp Manufacture of mask substrate and manufacture of mask
JP2001007013A (en) * 1999-06-24 2001-01-12 Nikon Corp Transfer mask blank and manufacture thereof
JP2001244192A (en) * 2000-03-01 2001-09-07 Nec Corp Exposure mask and its manufacturing method
JP2003059819A (en) * 2001-06-08 2003-02-28 Sony Corp Mask and manufacturing method therefor, and manufacturing method of semiconductor device
JP2003092250A (en) * 2001-09-18 2003-03-28 Hitachi Ltd Semiconductor device and manufacturing method therefor
JP2003151877A (en) * 2001-11-09 2003-05-23 Sony Corp Mask and manufacturing method thereof, and manufacturing method of semiconductor device
JP2003151885A (en) * 2001-11-15 2003-05-23 Hitachi Ltd Pattern-forming method and manufacturing method of semiconductor device
JP2003282419A (en) * 2002-03-26 2003-10-03 Sony Corp Mask pattern verification method and mask pattern preparing method
JP2003332210A (en) * 2002-05-13 2003-11-21 Sony Corp Method of forming mask pattern
JP2004088072A (en) * 2002-06-28 2004-03-18 Sony Corp Mask and inspecting method
JP2004079699A (en) * 2002-08-14 2004-03-11 Sony Corp Mask pattern dividing method, mask pattern dividing program, and method of manufacturing exposure mask and semiconductor device
JP2004134476A (en) * 2002-10-09 2004-04-30 Sony Corp Aligner, alignment method, and method of manufacturing semiconductor device
JP2004228109A (en) * 2003-01-20 2004-08-12 Sony Corp Method of forming exposure pattern or mask, program therefor, method of manufacturing semiconductor device, exposure pattern or mask, and recording medium with program stored therein
JP2004319790A (en) * 2003-04-16 2004-11-11 Sony Corp Method for determining complimentary division condition, complimentary division method and program
JP2007214545A (en) * 2006-01-10 2007-08-23 Semiconductor Energy Lab Co Ltd Semiconductor device, method for manufacturing therefor, and rfid tag

Also Published As

Publication number Publication date
JP2006049339A (en) 2006-02-16

Similar Documents

Publication Publication Date Title
JP4559719B2 (en) Substrate topography compensation in the mask design: 3dopc by Anchored topography
US7404165B2 (en) Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI
JP4768251B2 (en) A method of designing a semiconductor integrated circuit, producing method of the design system and the semiconductor integrated circuit of the semiconductor integrated circuit
US20020068243A1 (en) Method of forming opening in wafer layer
JP3957631B2 (en) High yield reticle forming method
CN1294623C (en) Method for obtaining elliptical and rounded shapes using beam shaping
US5994009A (en) Interlayer method utilizing CAD for process-induced proximity effect correction
US20170124243A1 (en) Layout Optimization of a Main Pattern and a Cut Pattern
JP5797556B2 (en) The method for the design and manufacture of the reticle using the variable shaped beam lithography
JP4218528B2 (en) The method forming the exposure mask pattern and a manufacturing method of a semiconductor device
JP3568514B2 (en) Uniformity method of improving the in-plane dimensional difference
US20020004714A1 (en) Method and apparatus for application of proximity correction with unitary segmentation
JP4266189B2 (en) Verification method of a semiconductor integrated circuit pattern, how to create a photomask, a semiconductor integrated circuit manufacturing method of the device, and a program for implementing the verification method of a semiconductor integrated circuit pattern
US7776750B2 (en) Semiconductor device and method for forming a pattern in the same with double exposure technology
US7569309B2 (en) Gate critical dimension variation by use of ghost features
CN104882442B (en) Semiconductor device and manufacturing method and a semiconductor manufacturing mask, proximity light treatment
US6586341B2 (en) Method of manufacturing semiconductor device
US6093931A (en) Pattern-forming method and lithographic system
JP2004520622A (en) Method and apparatus for prioritizing the application of resolution enhancement techniques
JP4098502B2 (en) Manufacturing method of a method of manufacturing and lsi of mask
CN100377304C (en) Method for improving the critical dimension uniformity of patterned features on wafers
JP5204410B2 (en) Device manufacturing method and a computer program
US20130198697A1 (en) Reticle defect correction by second exposure
JP5204753B2 (en) Computer-implemented method for creating a metrology target structure design for a reticle layout, carrier media and systems
JP2004134553A (en) Process for forming resist pattern and process for fabricating semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees