JP2004079699A - Mask pattern dividing method, mask pattern dividing program, and method of manufacturing exposure mask and semiconductor device - Google Patents

Mask pattern dividing method, mask pattern dividing program, and method of manufacturing exposure mask and semiconductor device Download PDF

Info

Publication number
JP2004079699A
JP2004079699A JP2002236349A JP2002236349A JP2004079699A JP 2004079699 A JP2004079699 A JP 2004079699A JP 2002236349 A JP2002236349 A JP 2002236349A JP 2002236349 A JP2002236349 A JP 2002236349A JP 2004079699 A JP2004079699 A JP 2004079699A
Authority
JP
Japan
Prior art keywords
pattern
mask
pattern shape
shape
original
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002236349A
Other languages
Japanese (ja)
Inventor
Isao Ashida
芦田 勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002236349A priority Critical patent/JP2004079699A/en
Publication of JP2004079699A publication Critical patent/JP2004079699A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To achieve processing that is quick and reliable by introducing a simple procedure even if a pattern as an object of division is very complicated in form in a complementary dividing process of an electron beam projection exposure mask. <P>SOLUTION: When an original pattern profile which is to be transferred by the use of an electron beam projection exposure mask is divided into a plurality of pattern profiles complementary to each other, following steps are provided, a step (S201) of subdividing the original pattern profiles into aggregates composed of rectangular patterns or triangular patterns as the apexes of the original pattern are made to serve as base points and steps (S202 to S207) of selectively compounding the subdivided rectangular or triangular patterns into the plurality of pattern profiles. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、電子線投影露光用マスクに適用して好適なマスクパターン分割方法およびマスクパターン分割プログラム、その露光用マスク、並びにその露光用マスクを用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置の製造プロセスにおいては、半導体装置の高集積化やサイズ縮小等の進展により、これまでの一般的な紫外線を用いたフォトリソグラフィによるパターンニングが困難になりつつある。このことから、最近では、X線、電子線、イオンビーム等によるリソグラフィ技術が提案されている。これらの新しいリソグラフィ技術の中には、従来のフォトリソグラフィで使用してきたマスク構造とは異なり、例えば低エネルギーの電子線投影露光を行うLEEPL(Low Energy E−beam Proximity Projection Lithography)のように、転写パターンに対応した形状の開口が設けられた電子線透過型のステンシルマスクを用いるものがある。
【0003】
このような電子線透過型のステンシルマスクでは、その性質上、自己保持不可能なパターン形状(例えば、ドーナッツ形状)あるいは困難なパターン形状(例えば、リーフ、タン、片持ち梁形状)がある。また、例えばラインアンドスペースパターンについても、その長さによってはパターン倒壊を招いてしまうために形成不可能な場合がある。つまり、パターン形状の開口が必要となるため、対応可能なパターン形状には制約がある。このことから、ステンシルマスクについては、いわゆる相補分割(コンプリメンタリー分割)が適用される。相補分割は、形成不可能なパターン形状を相補的に分割し、分割した複数のパターンをそれぞれ転写して組み合わせることで、ウエハ上に目的のパターンを転写する、というものである。
【0004】
従来、ステンシルマスクの相補分割は、一定の分割ルールに従った幾何学的な分割によって行われている。一定の分割ルールとは、多角形パターンの内角が閾値(例えば180°)より大きければその内角の分割を行ったり、矩形状パターンの長手方向の大きさがある閾値以上であればその長手方向を分割する、といったものである。つまり、従来における相補分割は、ステンシルマスクとして形成不可能なパターン形状を解消すべく、一定の分割ルールに従って分割対象となるパターン形状を幾何学的に分割することで行われている。
【0005】
【発明が解決しようとする課題】
ところで、ステンシルマスクの相補分割は、分割対象となるパターン形状が、例えば図6に示すように、基盤と配線あるいは配線間を接続するためのコンタクト層のような決まった形状の矩形11ばかりであれば、一定の分割ルールに従った幾何学的な分割を行っても、その処理上特に困難となる問題は生じない。また、トランジスタを構成するゲート層のパターン形状が分割対象であると、決まった形状の矩形ばかりの場合に比べて多少複雑になるが、例えば図7に示した形状12のような程度の複雑度であれば、一定の分割ルールを適用することで十分に対応することが可能である。
【0006】
しかしながら、分割対象となるパターン形状が、例えば素子分離層や配線層のように、非常に複雑であり、しかもあらゆる形状が含まれ得るものであると、そのパターン形状に対する分割処理が非常に複雑化してしまう。これは、分割処理にあたって、様々な形状に対応するための場合分けの処理が必要となってしまうからである。
【0007】
また、ステンシルマスクの相補分割に際して、微小図形は転写性能を悪化させるため、分割後のパターンにその微小図形が存在することを避けなければならない。ところが、分割対象となるパターン形状を単に一定の分割ルールで分割すると、その分割後のパターンには微小図形が含まれてしまう可能性がある。このような場合には、少なくともその微小図形付近の分割をやり直す必要が生じてしまい、結果として分割処理の信頼性が低下するとともに、その処理負荷の増大を招いてしまうおそれがある。
【0008】
そこで、本発明は、LEEPLにおけるステンシルマスクのような電子線投影露光用マスクの相補分割処理において、簡潔な手順を導入することにより、その分割対象となるパターン形状が非常に複雑な場合であっても、迅速かつ信頼性の高い処理を実現することのできるマスクパターン分割方法およびマスクパターン分割プログラム、これらによって得られる露光用マスク、並びにその露光用マスクを用いた半導体装置の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、上記目的を達成するために案出されたマスクパターン分割方法である。すなわち、電子線投影露光用マスクを用いて転写すべき原パターン形状を相補的な複数のパターン形状に分割するためのマスクパターン分割方法であって、前記原パターン形状の各頂点を基点にして当該原パターン形状を矩形パターンまたは三角形パターンの集合に細分割し、細分割した矩形パターンまたは三角形パターンを選択的に合成して前記複数のパターン形状を得ることを特徴とする。
【0010】
また、本発明は、上記目的を達成するために案出されたマスクパターン分割プログラムである。すなわち、電子線投影露光用マスクを用いて転写すべき原パターン形状を相補的な複数のパターン形状に分割するためのマスクパターン分割プログラムであって、コンピュータを、前記原パターン形状の各頂点を基点にして当該原パターン形状を矩形パターンまたは三角形パターンの集合に細分割する手段と、細分割した矩形パターンまたは三角形パターンを選択的に合成して前記複数のパターン形状を得る手段として機能させることを特徴とする。
【0011】
また、本発明は、上記目的を達成するために案出された露光用マスクである。
すなわち、原パターン形状を相補的に分割して得られたマスクパターンが形成された露光用マスクであって、前記マスクパターンは、前記原パターン形状の各頂点を基点にして当該原パターン形状を矩形パターンまたは三角形パターンの集合に細分割し、細分割した矩形パターンまたは三角形パターンを選択的に合成して得られたものであることを特徴とする。
【0012】
また、本発明は、上記目的を達成するために案出された半導体装置の製造方法である。すなわち、電子線投影露光用マスクを用いて転写すべき原パターン形状を相補的な複数のパターン形状に分割し、当該複数のパターン形状について転写を行うことで、ウエハ基板上に前記原パターン形状に対応したパターンを形成する半導体装置の製造方法であって、前記原パターン形状の各頂点を基点にして当該原パターン形状を矩形パターンまたは三角形パターンの集合に細分割し、細分割した矩形パターンまたは三角形パターンを選択的に合成して前記複数のパターン形状を得ることを特徴とする。
【0013】
上記手順のマスクパターン分割方法、上記構成のマスクパターン分割プログラム、上記構成の露光用マスクおよび上記手順の半導体装置の製造方法によれば、いずれも、原パターン形状を相補的な複数のパターン形状に分割するのにあたり、先ず原パターン形状を矩形パターンまたは三角形パターンの集合に細分割し、細分割した矩形パターンまたは三角形パターンを、例えば一定の再構築ルールに従って選択的に合成する。すなわち、分割対象となる原パターン形状を単に分割するのではなく、一旦細分割した後に選択的に合成して再構築することで、複数のパターン形状を得ている。したがって、分割対象となる原パターン形状が複雑な場合であっても、細分割した矩形パターンまたは三角形パターンを形成不可能なパターン形状が生じないように合成していけば、場合分け処理ややり直し処理等を要することなく、相補分割後の複数のパターン形状が得られる。
【0014】
【発明の実施の形態】
以下、図面に基づき本発明に係るマスクパターン分割方法、マスクパターン分割プログラム、露光用マスクおよび半導体装置の製造方法について説明する。
【0015】
本実施形態で説明するマスクパターン分割方法は、例えば100nm以下世代のような微細な線幅に対応した半導体装置の製造プロセスにおいて用いられるものである。さらに詳しくは、半導体ウエハ上に微細な回路パターンを形成するための電子線投影露光用マスクについて、その電子線投影露光用マスクが形成すべき回路パターンに対応した原パターン形状を、相補的な複数のパターン形状に分割するために用いられるものである。電子線投影露光用マスクとしては、例えばLEEPLにおける電子線透過型のステンシルマスクが挙げられる。
【0016】
また、本実施形態で説明するマスクパターン分割方法は、コンピュータとしての機能を有した装置がマスクパターン分割プログラムを実行することによって実現されるものである。すなわち、ここでは、マスクパターン分割方法がコンピュータ上で実行される場合を例に挙げて説明する。その場合に、後述する種々の処理(座標点認識や特定の図形抽出等)は、周知の計算幾何学的手法や画像処理技術等を利用して行えばよい。ただし、必ずしもコンピュータ上で実行しなくてもよいことはいうまでもない。
【0017】
ここで、以上のようなマスクパターン分割方法の手順について説明する。図1は本発明が適用された相補分割処理の手順を示すフローチャートであり、図2はその相補分割処理を用いて行うマスクパターン分割方法の概要を示すフローチャートである。
【0018】
先ず、マスクパターン分割方法の概要について説明する。図2に示すように、マスクパターン分割にあたっては、マスクパターン分割プログラムを実行するコンピュータに、分割対象となる原パターン形状の全体を入力する(ステップ101、以下ステップを「S」と略す)。そして、その原パターン形状について、その中で互いに接する図形についてはこれを接続して(S102)、一つのパターン形状として取り出す(S103)。このとき取り出したパターン形状がステンシルマスクとして形成可能なパターン形状であれば、コンピュータは、その一つのパターン形状を、分割後における複数のパターン形状の中の一つとする(S104,S105)。一方、形成不可能なパターン形状である場合には、コンピュータは、取り出したパターン形状についての相補分割処理を行う(S104,S106)。本実施形態で説明するマスクパターン分割方法は、この相補分割処理に大きな特徴がある。
【0019】
続いて、この相補分割処理について説明する。図1に示すように、相補分割処理を行う場合には、先ず、その処理対象となるパターン形状(図2のS103で取り出したパターン形状)の細分割を実施する(S201)。細分割は、処理対象となるパターン形状の各頂点を基点にして、そのパターン形状をX軸(水平)方向およびY軸(垂直)方向のそれぞれに単純に分割することで行う。すなわち、各頂点から水平線および垂直線を引くことによって、与えられたパターン形状の細分割を行う。これにより、処理対象となるパターン形状は、矩形パターンまたは三角形パターンの集合に細分割されることになる。
【0020】
図3は、細分割されたパターンの一具体例を示す説明図である。図例の場合は、処理対象となるパターン形状の全ての頂点で、X軸方向およびY軸方向のそれぞれに分割線が引かれている。なお、各頂点からの分割線は、水平線と垂直線との両方ではなく、これらのうちの一方のみであっても構わない。いずれの場合であっても、どのような分割線を引くかは事前に設定されているものとする。
【0021】
そして、パターン形状の細分割を実施して、そのパターン形状を矩形パターンまたは三角形パターンの集合とした後は、その集合の中から最も小さい図形パターンを取り出す(S202)。最も小さい図形パターンとしては、例えば一辺の長さが最も短い図形パターンを取り出すことが考えられる。ただし、辺の周長(ペリフェリ)が最も短いものを取り出すようにしたり、あるいは面積の最も小さいものを取り出すようにしても構わない。
【0022】
これにより、例えば図3に示したパターン形状の例では、最も小さい図形パターンとして、図中に示した「A」の矩形パターンが取り出される。このときに取り出された図形パターンを、以下「接続対象図形」というものとする。
【0023】
なお、この段階で取り出すべき接続対象図形が存在しなければ(S203)、相補分割処理は終了する。
【0024】
接続対象図形の取り出し後は、続いて、接続候補図形の抽出を行う(S204)。「接続候補図形」とは、接続対象図形と合成して一つの図形パターンとなり得るもので、基本的には接続対象図形と接している図形パターンのことをいう。
ただし、接続対象図形と合成し得るものであるから、合成することでステンシルマスク作成が困難となるものについては除かれる。
【0025】
例えば図3に示したパターン形状の例では、接続対象図形Aに対して、図中に示した「B」、「C」、「D」および「E」の矩形パターンが接続候補図形として抽出される。
【0026】
なお、この段階で接続候補図形が抽出されない場合、すなわち接続候補図形が存在しない場合には(S205)、接続対象図形との合成ができず、またその接続対象図形もステンシルマスク作成上問題の無い図形パターンであると考えられるため、その接続対象図形についての出力処理を行う(S206)。この出力処理により、接続対象図形は、ステンシルマスクとして形成可能な一つのパターン形状として取り扱われ、相補分割処理の対象から外されることになる。
【0027】
接続候補図形を抽出すると、その後は、抽出した接続候補図形の中から、接続対象図形と接続して合成する一つの図形を選択する(S207)。この選択は、以下に述べるようなルールに従って行うことが考えられる。
【0028】
例えば、幾つかの接続候補図形の中から、▲1▼接続対象図形と接している辺の長さが長い接続候補図形を優先して選択する。同等の長さのものがある場合には、▲2▼接続対象図形と接続して合成した後に、後述する相補矛盾点の数が少なくなる接続候補図形を優先して選択する。さらに、相補矛盾点の減少数が同等のものがある場合には、▲3▼接続対象図形と接続して合成した後における頂点数の増加が少ない接続候補図形を優先して選択する。このようなルールに従って、いずれか一つの接続候補図形を選択する。ただし、これらの条件を満足するものであっても、▲4▼接続対象図形と接続して合成することでステンシルマスク作成が困難となるもの(例えば、L字形パターンを構成することになるもの)については、選択対象から除外する。
【0029】
なお、ここで説明した接続候補図形を選択するためのルールは、単なる例示に過ぎず、例えば優先順を変更したり他の条件を適用しても構わない。他の条件としては、例えば、接続対象図形と接続して合成した後におけるアスペクト比(縦横比)が「1」に近くなる接続候補図形を優先して選択する、といったものが考えられる。
【0030】
このように、いずれか一つの接続候補図形を選択した後は、その接続候補図形を接続対象図形と接続して合成し、それ以降、これらを一つの図形として取り扱う。具体的には、例えば図3に示したパターン形状の例では、幾つかの接続候補図形B〜Eの中から接続候補図形Bが選択され、これらの接続合成後、接続対象図形Aおよび接続候補図形Bが一つの矩形パターンとして取り扱われることになる。
【0031】
そして、接続対象図形と選択した接続候補図形との接続合成は、その合成後図形を含む図形の集合の中から最も小さい図形パターンを取り出すステップ(S202)に戻り、再び上述した各ステップ(S202〜S207)を、取り出すべき接続対象図形が存在しなくなるまで、さらに詳しくは相補矛盾点が解消するまで繰り返す。
【0032】
この「相補矛盾点」とは、相補分割処理を行う上で、認めることができない頂点の関係をいう。例えば、二つのマスクに相補分割する場合には、三つ以上の図形が接する頂点の存在は許容されない。このような許容されない頂点を相補矛盾点という。具体的には、例えば図3に示したパターン形状の例では、図中における○印で囲まれた頂点が相補矛盾点である。
【0033】
図4は、相補分割処理によって再構築されたパターンの一具体例を示す説明図である。図3に示したパターン形状について、接続対象図形Aおよび接続候補図形Bの接続合成後、相補矛盾点が解消するまで上述した各ステップ(図2におけるS202〜S207)を繰り返すと、図4(a)〜(g)に順に示すように、細分割した矩形パターンが順次選択的に合成される。これにより、図3に示したパターン形状からは、図4(g)に示すような複数のパターン形状が得られることになる。
【0034】
このようにして得られた複数のパターン形状は、いずれもステンシルマスクとして形成可能なものである。つまり、ステンシルマスク形成に適さない微小図形やL字形パターン等が存在してしまうことがない。したがって、相補分割処理を行った後は、このようにして得られたパターン形状を、分割対象となる原パターン形状を分割した複数のパターン形状の中の一つとする(図2におけるS104,S105参照)。これにより、原パターン形状は、相補的な複数のパターン形状に分割されることになる。そして、これら複数のパターン形状は、ステンシルマスク上におけるマスクパターンとして、それぞれが個別にそのステンシルマスク上に形成される。
【0035】
ここで、以上のようなマスクパターン分割方法(相補分割処理)を経て得られるステンシルマスクについて簡単に説明する。図5は、ステンシルマスクの概要を示す斜視図である。LEEPLで用いられるステンシルマスク1は、被露光体であるウエハの直上位置に設置して近接露光を行い、これによりウエハ上への微細パターンの転写を行うためのものである。そのために、ステンシルマスク1は、マスク補強のために梁構造のストラット(Strut)2を備えているとともに、そのストラット2以外の描画エリア、具体的には厚さ約5μm以下のメンブレン(Membrane)領域3に、転写すべき微細パターンに対応した電子線透過溝(以下、この溝のパターンが「マスクパターン」となる)が形成されている。そして、メンブレン領域3の溝の部分を透過した電子線がウエハ上に前もって塗布されたレジストに到達すると、例えばそれがポジレジストである場合には、電子線の描画された部分がアルカリに溶解し、これによってマスクパターンに対応した微細パターンが形成されるのである。
【0036】
ところで、ステンシルマスク1上に形成されるマスクパターンは、上述したようなマスクパターン分割方法を経て得られるものである。すなわち、ステンシルマスク1上には、原パターン形状を相補的に分割した後のパターン形状に対応するマスクパターンがそれぞれ並べて配置されている。したがって、このステンシルマスク1を半導体装置の製造プロセスにおけるリソグラフィ工程で用いる際には、ステンシルマスク1と被露光体であるウエハとの相対位置を移動させつつ複数回の露光を行って、そのウエハ上に対して原パターン形状についてのパターン転写を行うことになる。
【0037】
以上のように、本実施形態で説明したマスクパターン分割方法、これを実現するマスクパターン分割プログラム、その結果得られるステンシルマスクおよびそのステンシルマスクを用いた半導体装置の製造方法では、原パターン形状を相補的な複数のパターン形状に分割するのにあたり、先ず原パターン形状を矩形パターンまたは三角形パターンの集合に細分割し、細分割した矩形パターンまたは三角形パターンを、予め設定された一定の再構築ルールに従って選択的に合成するようになっている。すなわち、分割対象となる原パターン形状を単に分割するのではなく、一旦細分割した後に選択的に合成して再構築することで、複数のパターン形状を得ている。したがって、分割対象となる原パターン形状が複雑な場合であっても、細分割した矩形パターンまたは三角形パターンを形成不可能なパターン形状が生じないように合成していけば、場合分け処理ややり直し処理等を要することなく、相補分割後の複数のパターン形状が得られることになる。
【0038】
つまり、本実施形態で説明した相補分割処理は、ソフトウエアの信頼性の観点から見て危険な場合分け的な手法ではなく、一旦原パターン形状を細分割し、ステンシルマスク作成上問題を起こさないようなパターンを単純なルールにより構築していくことで成り立っているので、ステンシルマスクのための相補分割処理に対して簡潔な手順を導入することが可能となる。したがって、分割対象となるパターン形状が非常に複雑な場合であっても、迅速かつ信頼性の高い分割処理を実現することができ、ステンシルマスクを用いたリソグラフィ工程についても高信頼性および高速処理が期待できるようになる。
【0039】
なお、本実施形態では、本発明をLEEPLにおけるステンシルマスクに適用した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、ステンシル様の投影露光に用いるマスクについてのマスクパターン分割処理であれば、他のリソグラフィ技術(例えば、X線、電子線、イオンビーム等によるもの)で用いられるものであっても全く同様に適用することが可能である。
【0040】
【発明の効果】
以上に説明したように、本発明では、電子線投影露光用マスクの相補分割処理において、分割対象となる原パターン形状を一旦細分割した後に選択的に合成して再構築しているので、簡潔な手順により原パターン形状から複数のパターン形状を得ることができ、分割対象となるパターン形状が非常に複雑な場合であっても、迅速かつ信頼性の高い処理を実現することができる。
【図面の簡単な説明】
【図1】本発明が適用された相補分割処理の手順の一例を示すフローチャートである。
【図2】本発明が適用された相補分割処理を用いて行うマスクパターン分割方法の概要を示すフローチャートである。
【図3】本発明が適用された相補分割処理によって細分割されたパターンの一具体例を示す説明図である。
【図4】本発明が適用された相補分割処理によって再構築されたパターンの一具体例を示す説明図である。
【図5】ステンシルマスクの概要を示す斜視図である。
【図6】基盤と配線あるいは配線間を接続するためのコンタクト層のパターン形状の一例を示す説明図である。
【図7】トランジスタを構成するゲート層のパターン形状の一例を示す説明図である。
【符号の説明】
1…ステンシルマスク、2…ストラット、3…メンブレン領域
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a mask pattern division method and a mask pattern division program suitable for application to an electron beam projection exposure mask, an exposure mask thereof, and a semiconductor device manufacturing method using the exposure mask.
[0002]
[Prior art]
2. Description of the Related Art In recent years, in a semiconductor device manufacturing process, patterning by conventional photolithography using ultraviolet rays has been becoming difficult due to advances in high integration and size reduction of semiconductor devices. For this reason, recently, a lithography technique using an X-ray, an electron beam, an ion beam, or the like has been proposed. Some of these new lithography techniques are different from the mask structure used in the conventional photolithography, for example, as in LEEPL (Low Energy E-beam Proximity Projection Lithography) for performing low-energy electron beam projection exposure. Some use an electron beam transmission type stencil mask provided with an opening having a shape corresponding to the pattern.
[0003]
Such an electron beam transmission type stencil mask has a pattern shape that cannot be held by itself (for example, a donut shape) or a difficult pattern shape (for example, a leaf, tongue, cantilever shape) due to its properties. Also, for example, a line-and-space pattern may not be able to be formed due to the collapse of the pattern depending on its length. That is, since an opening having a pattern shape is required, there are restrictions on the pattern shape that can be handled. For this reason, so-called complementary division (complementary division) is applied to the stencil mask. In the complementary division, a pattern shape that cannot be formed is complementarily divided, and a target pattern is transferred onto a wafer by transferring and combining a plurality of divided patterns.
[0004]
Conventionally, complementary division of a stencil mask is performed by geometric division according to a certain division rule. The certain division rule is that if the internal angle of the polygonal pattern is larger than a threshold value (for example, 180 °), the internal angle is divided. Such as dividing. In other words, the conventional complementary division is performed by geometrically dividing the pattern shape to be divided according to a certain division rule in order to eliminate a pattern shape that cannot be formed as a stencil mask.
[0005]
[Problems to be solved by the invention]
By the way, the complementary division of the stencil mask is performed only when the pattern shape to be divided is a rectangle 11 having a predetermined shape such as a contact layer for connecting the substrate and the wiring or the wiring as shown in FIG. For example, even if geometrical division is performed according to a certain division rule, there is no particular problem in processing. Further, when the pattern shape of the gate layer constituting the transistor is to be divided, the pattern shape is slightly more complicated than in the case of a rectangular shape having a fixed shape, but for example, the complexity is as small as the shape 12 shown in FIG. Then, it is possible to sufficiently cope by applying a certain division rule.
[0006]
However, if the pattern shape to be divided is very complicated, for example, an element isolation layer or a wiring layer, and can include any shape, the division process for the pattern shape becomes very complicated. Would. This is because, in the dividing process, a case dividing process for accommodating various shapes is required.
[0007]
In addition, in the complementary division of the stencil mask, the minute figure deteriorates the transfer performance. Therefore, it is necessary to avoid the existence of the minute figure in the pattern after division. However, if the pattern shape to be divided is simply divided according to a certain division rule, the divided pattern may include a minute figure. In such a case, it is necessary to redo the division at least in the vicinity of the minute figure, and as a result, the reliability of the division processing may be reduced and the processing load may be increased.
[0008]
In view of the above, the present invention introduces a simple procedure in the complementary division processing of an electron beam projection exposure mask such as a stencil mask in LEEPL, in which the pattern shape to be divided is very complicated. Also, it is an object of the present invention to provide a mask pattern dividing method and a mask pattern dividing program capable of realizing a quick and highly reliable process, an exposure mask obtained by these, and a method of manufacturing a semiconductor device using the exposure mask. With the goal.
[0009]
[Means for Solving the Problems]
The present invention is a mask pattern dividing method devised to achieve the above object. That is, a mask pattern division method for dividing an original pattern shape to be transferred using an electron beam projection exposure mask into a plurality of complementary pattern shapes, wherein each vertex of the original pattern shape is used as a base point. The method is characterized in that the original pattern shape is subdivided into a set of rectangular patterns or triangular patterns, and the subdivided rectangular or triangular patterns are selectively combined to obtain the plurality of pattern shapes.
[0010]
Further, the present invention is a mask pattern dividing program devised to achieve the above object. That is, a mask pattern division program for dividing an original pattern shape to be transferred using an electron beam projection exposure mask into a plurality of complementary pattern shapes. Means for subdividing the original pattern shape into a set of rectangular or triangular patterns, and means for selectively combining the subdivided rectangular or triangular patterns to obtain the plurality of pattern shapes. And
[0011]
Further, the present invention is an exposure mask devised to achieve the above object.
That is, this is an exposure mask in which a mask pattern obtained by complementarily dividing the original pattern shape is formed, and the mask pattern has a rectangular shape based on each vertex of the original pattern shape. It is obtained by subdividing into a set of patterns or triangular patterns and selectively combining the subdivided rectangular or triangular patterns.
[0012]
Further, the present invention is a method of manufacturing a semiconductor device devised to achieve the above object. That is, the original pattern shape to be transferred is divided into a plurality of complementary pattern shapes by using an electron beam projection exposure mask, and the plurality of pattern shapes are transferred, whereby the original pattern shape is formed on a wafer substrate. A method of manufacturing a semiconductor device for forming a corresponding pattern, wherein the original pattern shape is subdivided into a set of rectangular patterns or triangular patterns based on each vertex of the original pattern shape, and the subdivided rectangular pattern or triangle is formed. The pattern is selectively synthesized to obtain the plurality of pattern shapes.
[0013]
According to the mask pattern dividing method of the above procedure, the mask pattern dividing program of the above configuration, the exposure mask of the above configuration, and the method of manufacturing a semiconductor device of the above procedure, all of the original pattern shape is converted into a plurality of complementary pattern shapes. In the division, the original pattern shape is first subdivided into a set of rectangular patterns or triangular patterns, and the subdivided rectangular patterns or triangular patterns are selectively synthesized according to, for example, a predetermined reconstruction rule. That is, a plurality of pattern shapes are obtained by subdividing the original pattern shape to be divided, and then selectively synthesizing and reconstructing the original pattern shape. Therefore, even if the shape of the original pattern to be divided is complicated, if the subdivided rectangular pattern or the triangular pattern is synthesized so as not to generate a pattern shape that cannot be formed, case division processing and redo processing are performed. A plurality of pattern shapes after complementary division can be obtained without the necessity.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a mask pattern division method, a mask pattern division program, an exposure mask, and a method of manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.
[0015]
The mask pattern dividing method described in the present embodiment is used in a manufacturing process of a semiconductor device corresponding to a fine line width such as a 100 nm or less generation. More specifically, for an electron beam projection exposure mask for forming a fine circuit pattern on a semiconductor wafer, an original pattern shape corresponding to a circuit pattern to be formed by the electron beam projection exposure mask is formed by a plurality of complementary patterns. Is used to divide the pattern into the following pattern shapes. Examples of the mask for electron beam projection exposure include an electron beam transmission type stencil mask in LEEPL.
[0016]
The mask pattern dividing method described in the present embodiment is realized by an apparatus having a function as a computer executing a mask pattern dividing program. That is, here, a case where the mask pattern dividing method is executed on a computer will be described as an example. In this case, various processes (coordinate point recognition, specific graphic extraction, and the like) described below may be performed using a well-known computational geometric technique, image processing technique, or the like. However, it is needless to say that it does not necessarily have to be executed on a computer.
[0017]
Here, the procedure of the above-described mask pattern dividing method will be described. FIG. 1 is a flowchart showing a procedure of a complementary division process to which the present invention is applied, and FIG. 2 is a flowchart showing an outline of a mask pattern division method performed using the complementary division process.
[0018]
First, the outline of the mask pattern dividing method will be described. As shown in FIG. 2, when dividing a mask pattern, the entire original pattern shape to be divided is input to a computer that executes a mask pattern dividing program (Step 101; hereinafter, steps are abbreviated as “S”). Then, with respect to the original pattern shape, the figures which are in contact with each other are connected (S102), and extracted as one pattern shape (S103). If the pattern shape taken out at this time is a pattern shape that can be formed as a stencil mask, the computer sets the one pattern shape to one of a plurality of divided pattern shapes (S104, S105). On the other hand, if the pattern shape cannot be formed, the computer performs complementary division processing on the extracted pattern shape (S104, S106). The mask pattern dividing method described in the present embodiment has a great feature in this complementary division processing.
[0019]
Subsequently, the complementary division processing will be described. As shown in FIG. 1, when performing the complementary division processing, first, the pattern shape to be processed (the pattern shape extracted in S103 in FIG. 2) is subdivided (S201). The subdivision is performed by simply dividing the pattern shape into each of the X-axis (horizontal) direction and the Y-axis (vertical) direction with each vertex of the pattern shape to be processed as a base point. In other words, a given pattern shape is subdivided by drawing a horizontal line and a vertical line from each vertex. Thereby, the pattern shape to be processed is subdivided into a set of rectangular patterns or triangular patterns.
[0020]
FIG. 3 is an explanatory diagram showing a specific example of the subdivided pattern. In the illustrated example, dividing lines are drawn in the X-axis direction and the Y-axis direction at all vertices of the pattern shape to be processed. Note that the dividing line from each vertex is not both the horizontal line and the vertical line, but may be only one of them. In any case, what kind of dividing line is to be drawn is set in advance.
[0021]
After the pattern shape is subdivided into a set of rectangular patterns or triangular patterns, the smallest figure pattern is extracted from the set (S202). As the smallest figure pattern, for example, it is conceivable to take out a figure pattern having the shortest side. However, it is also possible to take out the one with the shortest perimeter (periphery) or take out the one with the smallest area.
[0022]
Thereby, for example, in the example of the pattern shape shown in FIG. 3, the rectangular pattern “A” shown in the figure is extracted as the smallest figure pattern. The graphic pattern extracted at this time is hereinafter referred to as a “connection target graphic”.
[0023]
If there is no connection target graphic to be extracted at this stage (S203), the complementary division processing ends.
[0024]
After the connection target graphic is extracted, a connection candidate graphic is extracted (S204). The “connection candidate graphic” can be combined with the connection target graphic into one graphic pattern, and basically refers to a graphic pattern in contact with the connection target graphic.
However, since the stencil mask can be synthesized with the connection target graphic, the stencil mask that is difficult to be created by the synthesis is excluded.
[0025]
For example, in the example of the pattern shape shown in FIG. 3, for the connection target graphic A, the rectangular patterns “B”, “C”, “D” and “E” shown in the figure are extracted as connection candidate graphics. You.
[0026]
If no connection candidate graphic is extracted at this stage, that is, if there is no connection candidate graphic (S205), synthesis with the connection target graphic cannot be performed, and the connection target graphic has no problem in stencil mask creation. Since it is considered to be a graphic pattern, an output process is performed for the connection target graphic (S206). By this output processing, the connection target graphic is handled as one pattern shape that can be formed as a stencil mask, and is excluded from the target of the complementary division processing.
[0027]
After the connection candidate graphics are extracted, one of the extracted connection candidate graphics is selected from the extracted connection candidate graphics to be connected to the connection target graphic and synthesized (S207). This selection may be made according to the following rules.
[0028]
For example, from among several connection candidate figures, (1) a connection candidate figure having a longer side in contact with the connection target figure is preferentially selected. If there is an equivalent length, (2) after connecting and combining with the connection target figure, a connection candidate figure with a smaller number of complementary inconsistency points to be described later is preferentially selected. Further, when there is an equivalent number of reductions in complementary inconsistencies, (3) a connection candidate figure having a small increase in the number of vertices after being connected to the connection target figure and synthesized is preferentially selected. According to such a rule, any one connection candidate figure is selected. However, even if these conditions are satisfied, (4) those which make it difficult to create a stencil mask by connecting and combining with the connection target graphic (for example, those which constitute an L-shaped pattern) Is excluded from the selection.
[0029]
It should be noted that the rule for selecting a connection candidate graphic described here is merely an example, and the priority may be changed or another condition may be applied, for example. As another condition, for example, it is conceivable to preferentially select a connection candidate figure having an aspect ratio (aspect ratio) close to “1” after connecting and combining with a connection target figure.
[0030]
As described above, after selecting one of the connection candidate figures, the connection candidate figure is connected to the connection target figure and synthesized, and thereafter, these are treated as one figure. Specifically, for example, in the example of the pattern shape shown in FIG. 3, a connection candidate graphic B is selected from several connection candidate graphics B to E, and after these connection synthesis, the connection target graphic A and the connection candidate Figure B is handled as one rectangular pattern.
[0031]
Then, the connection synthesis of the connection target graphic and the selected connection candidate graphic returns to the step of extracting the smallest graphic pattern from the set of graphics including the synthesized graphic (S202) and returns to the above-described steps (S202 to S202). S207) is repeated until there is no more connection target graphic to be extracted, and more specifically, until the complementary contradictory point is resolved.
[0032]
This “complementary contradiction point” refers to a relationship between vertices that cannot be recognized in performing the complementary division processing. For example, in the case of complementary division into two masks, the presence of vertices where three or more figures are in contact is not allowed. Such unacceptable vertices are called complementary inconsistencies. Specifically, for example, in the example of the pattern shape shown in FIG. 3, vertices surrounded by a circle in the figure are complementary contradictory points.
[0033]
FIG. 4 is an explanatory diagram showing a specific example of a pattern reconstructed by the complementary division processing. After the connection synthesis of the connection target graphic A and the connection candidate graphic B for the pattern shape shown in FIG. 3, the above-described steps (S202 to S207 in FIG. 2) are repeated until the complementary inconsistency is resolved. ) To (g), the subdivided rectangular patterns are sequentially and selectively synthesized. Thereby, a plurality of pattern shapes as shown in FIG. 4G can be obtained from the pattern shape shown in FIG.
[0034]
Each of the plurality of pattern shapes obtained in this way can be formed as a stencil mask. That is, there is no small figure or L-shaped pattern that is not suitable for forming a stencil mask. Therefore, after the complementary division processing is performed, the pattern shape obtained in this manner is set as one of a plurality of pattern shapes obtained by dividing the original pattern shape to be divided (see S104 and S105 in FIG. 2). ). As a result, the original pattern shape is divided into a plurality of complementary pattern shapes. Each of the plurality of pattern shapes is individually formed on the stencil mask as a mask pattern on the stencil mask.
[0035]
Here, a stencil mask obtained through the above-described mask pattern division method (complementary division processing) will be briefly described. FIG. 5 is a perspective view showing an outline of the stencil mask. The stencil mask 1 used in the LEEPL is provided at a position directly above a wafer as an object to be exposed and performs proximity exposure, thereby transferring a fine pattern onto the wafer. For this purpose, the stencil mask 1 includes a strut 2 having a beam structure for reinforcing the mask, and a drawing area other than the strut 2, specifically, a membrane region having a thickness of about 5 μm or less. 3, an electron beam transmission groove corresponding to the fine pattern to be transferred (hereinafter, the pattern of this groove is referred to as a “mask pattern”) is formed. When the electron beam transmitted through the groove portion of the membrane region 3 reaches the resist previously coated on the wafer, for example, if it is a positive resist, the drawn portion of the electron beam dissolves in alkali. Thus, a fine pattern corresponding to the mask pattern is formed.
[0036]
Meanwhile, the mask pattern formed on the stencil mask 1 is obtained through the above-described mask pattern dividing method. That is, on the stencil mask 1, the mask patterns corresponding to the pattern shape after the original pattern shape is complementarily divided are arranged side by side. Therefore, when the stencil mask 1 is used in a lithography step in a semiconductor device manufacturing process, exposure is performed a plurality of times while moving the relative position between the stencil mask 1 and a wafer as an object to be exposed. Is transferred to the original pattern shape.
[0037]
As described above, in the mask pattern dividing method described in the present embodiment, the mask pattern dividing program for realizing the same, the resulting stencil mask and the method of manufacturing a semiconductor device using the stencil mask, the original pattern shape is complemented. In order to divide the original pattern shape into a plurality of typical pattern shapes, first, the original pattern shape is subdivided into a set of rectangular patterns or triangular patterns, and the subdivided rectangular patterns or triangular patterns are selected according to a predetermined fixed reconstruction rule. It is designed to be synthesized. That is, a plurality of pattern shapes are obtained by subdividing the original pattern shape to be divided, and then selectively synthesizing and reconstructing the original pattern shape. Therefore, even if the shape of the original pattern to be divided is complicated, if the subdivided rectangular pattern or the triangular pattern is synthesized so as not to generate a pattern shape that cannot be formed, case division processing and redo processing are performed. Thus, a plurality of pattern shapes after complementary division can be obtained without the necessity.
[0038]
That is, the complementary division processing described in the present embodiment is not a divisional method that is dangerous from the viewpoint of software reliability, but once subdivides the original pattern shape and does not cause a problem in stencil mask creation. Since such a pattern is formed by building simple patterns, a simple procedure can be introduced for complementary division processing for a stencil mask. Therefore, even when the pattern shape to be divided is very complicated, it is possible to realize a rapid and highly reliable division process, and the lithography process using a stencil mask has high reliability and high-speed processing. You can expect it.
[0039]
In this embodiment, the case where the present invention is applied to a stencil mask in LEEPL has been described as an example. However, the present invention is not limited to this, and a mask for a mask used for stencil-like projection exposure is used. If it is a pattern division process, it can be applied in exactly the same manner even if it is used in other lithography techniques (for example, those using X-rays, electron beams, ion beams, etc.).
[0040]
【The invention's effect】
As described above, in the present invention, in the complementary division processing of the mask for electron beam projection exposure, the original pattern shape to be divided is once subdivided and then selectively synthesized and reconstructed. A plurality of pattern shapes can be obtained from the original pattern shape by a simple procedure, and even if the pattern shape to be divided is extremely complicated, a quick and highly reliable process can be realized.
[Brief description of the drawings]
FIG. 1 is a flowchart illustrating an example of a procedure of a complementary division process to which the present invention is applied.
FIG. 2 is a flowchart illustrating an outline of a mask pattern division method performed using complementary division processing to which the present invention is applied.
FIG. 3 is an explanatory diagram showing a specific example of a pattern finely divided by a complementary division process to which the present invention is applied.
FIG. 4 is an explanatory diagram showing a specific example of a pattern reconstructed by complementary division processing to which the present invention has been applied.
FIG. 5 is a perspective view showing an outline of a stencil mask.
FIG. 6 is an explanatory diagram showing an example of a pattern shape of a contact layer for connecting a substrate and a wiring or a wiring.
FIG. 7 is an explanatory diagram illustrating an example of a pattern shape of a gate layer included in a transistor.
[Explanation of symbols]
1. Stencil mask, 2. Struts, 3. Membrane area

Claims (4)

電子線投影露光用マスクを用いて転写すべき原パターン形状を相補的な複数のパターン形状に分割するためのマスクパターン分割方法であって、
前記原パターン形状の各頂点を基点にして当該原パターン形状を矩形パターンまたは三角形パターンの集合に細分割し、
細分割した矩形パターンまたは三角形パターンを選択的に合成して前記複数のパターン形状を得る
ことを特徴とするマスクパターン分割方法。
A mask pattern division method for dividing an original pattern shape to be transferred into a plurality of complementary pattern shapes using an electron beam projection exposure mask,
Subdividing the original pattern shape into a set of rectangular or triangular patterns based on each vertex of the original pattern shape,
A method of dividing a mask pattern, wherein the plurality of pattern shapes are obtained by selectively combining subdivided rectangular or triangular patterns.
電子線投影露光用マスクを用いて転写すべき原パターン形状を相補的な複数のパターン形状に分割するためのマスクパターン分割プログラムであって、
コンピュータを、
前記原パターン形状の各頂点を基点にして当該原パターン形状を矩形パターンまたは三角形パターンの集合に細分割する手段と、
細分割した矩形パターンまたは三角形パターンを選択的に合成して前記複数のパターン形状を得る手段
として機能させることを特徴とするマスクパターン分割プログラム。
A mask pattern division program for dividing an original pattern shape to be transferred into a plurality of complementary pattern shapes using an electron beam projection exposure mask,
Computer
Means for subdividing the original pattern shape into a set of rectangular or triangular patterns with each vertex of the original pattern shape as a base point,
A mask pattern division program that functions as means for selectively combining subdivided rectangular or triangular patterns to obtain the plurality of pattern shapes.
原パターン形状を相補的に分割して得られたマスクパターンが形成された露光用マスクであって、
前記マスクパターンは、前記原パターン形状の各頂点を基点にして当該原パターン形状を矩形パターンまたは三角形パターンの集合に細分割し、細分割した矩形パターンまたは三角形パターンを選択的に合成して得られたものである
ことを特徴とする露光用マスク。
An exposure mask in which a mask pattern obtained by complementarily dividing the original pattern shape is formed,
The mask pattern is obtained by subdividing the original pattern shape into a set of rectangular patterns or triangular patterns based on each vertex of the original pattern shape, and selectively combining the subdivided rectangular patterns or triangular patterns. An exposure mask, wherein
電子線投影露光用マスクを用いて転写すべき原パターン形状を相補的な複数のパターン形状に分割し、当該複数のパターン形状について転写を行うことで、ウエハ基板上に前記原パターン形状に対応したパターンを形成する半導体装置の製造方法であって、
前記原パターン形状の各頂点を基点にして当該原パターン形状を矩形パターンまたは三角形パターンの集合に細分割し、
細分割した矩形パターンまたは三角形パターンを選択的に合成して前記複数のパターン形状を得る
ことを特徴とする半導体装置の製造方法。
Using an electron beam projection exposure mask, the original pattern shape to be transferred is divided into a plurality of complementary pattern shapes, and the plurality of pattern shapes are transferred, whereby the original pattern shape on the wafer substrate is corresponded. A method for manufacturing a semiconductor device for forming a pattern,
Subdividing the original pattern shape into a set of rectangular or triangular patterns based on each vertex of the original pattern shape,
A method of manufacturing a semiconductor device, characterized by selectively combining subdivided rectangular or triangular patterns to obtain the plurality of pattern shapes.
JP2002236349A 2002-08-14 2002-08-14 Mask pattern dividing method, mask pattern dividing program, and method of manufacturing exposure mask and semiconductor device Pending JP2004079699A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002236349A JP2004079699A (en) 2002-08-14 2002-08-14 Mask pattern dividing method, mask pattern dividing program, and method of manufacturing exposure mask and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002236349A JP2004079699A (en) 2002-08-14 2002-08-14 Mask pattern dividing method, mask pattern dividing program, and method of manufacturing exposure mask and semiconductor device

Publications (1)

Publication Number Publication Date
JP2004079699A true JP2004079699A (en) 2004-03-11

Family

ID=32020543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002236349A Pending JP2004079699A (en) 2002-08-14 2002-08-14 Mask pattern dividing method, mask pattern dividing program, and method of manufacturing exposure mask and semiconductor device

Country Status (1)

Country Link
JP (1) JP2004079699A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049339A (en) * 2004-07-30 2006-02-16 Sony Corp Mask pattern allocating method, mask manufacturing method and program, and mask
CN100449405C (en) * 2006-04-30 2009-01-07 中芯国际集成电路制造(上海)有限公司 Electronic beam exposure method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049339A (en) * 2004-07-30 2006-02-16 Sony Corp Mask pattern allocating method, mask manufacturing method and program, and mask
JP4657646B2 (en) * 2004-07-30 2011-03-23 ソニー株式会社 Mask pattern arranging method, mask manufacturing method, semiconductor device manufacturing method, program
CN100449405C (en) * 2006-04-30 2009-01-07 中芯国际集成电路制造(上海)有限公司 Electronic beam exposure method

Similar Documents

Publication Publication Date Title
JP3819711B2 (en) Manufacturing method of semiconductor device
JP5567248B2 (en) Double exposure double resist layer process to form gate pattern
JP4009459B2 (en) Manufacturing method of semiconductor integrated circuit device and manufacturing method of mask
US8541147B2 (en) System and method of selective optical pattern enhancement for semiconductor manufacturing
JP2005518569A (en) Micro dimension control using all phase mask and trim mask
TW201823852A (en) Method of modeling a mask having patterns with arbitrary angles
JP2005079111A (en) Method, device, and program for creating electron beam lithography data and electron beam lithography equipment
JP2000049072A (en) Method for correcting mask patterns
US11763057B2 (en) Critical dimension uniformity
US8637214B2 (en) Photomask sets for fabricating semiconductor devices
JP2001296645A (en) Photomask and method and apparatus for processing data for optical proximity effect correction
CN104517802A (en) Semiconductor device production method
KR101074106B1 (en) Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask
JP2004079699A (en) Mask pattern dividing method, mask pattern dividing program, and method of manufacturing exposure mask and semiconductor device
JP2007123342A (en) Manufacturing method of semiconductor device
CN112824972A (en) Target layout and mask layout correction method, mask and semiconductor structure
CN107342262B (en) Method for manufacturing integrated circuit
JP4521076B2 (en) Pattern drawing method
JPH06242595A (en) Mask for photoexposure and its production
JP2008261922A (en) Method for creating pattern data of photomask for multiple exposure technique
CN112346294A (en) Multiple graph sub-resolution auxiliary graph adding method
JP2003309054A (en) Mask pattern generation method
JP5126484B2 (en) How to create drawing data
JP2004079879A (en) Mask pattern dividing method, mask pattern dividing program, and method of manufacturing exposure mask and semiconductor device
JP2004087715A (en) Method for exposing to electron beam, semiconductor device, method for processing exposure pattern data, and program