JP4635249B2 - 巻線試験装置 - Google Patents

Description

本発明は、巻線を備える巻線部品の状態を試験する巻線試験装置に関する。

従来、インパルス電流を供試巻線（試験対象となる巻線）に流して、当該供試巻線の端子間電圧の波形から、当該供試巻線の状態、つまり、供試巻線の良否を判定する装置（以下、従来の巻線試験装置という）が開発されている（例えば、特許文献１参照）。なお、巻線を備える巻線部品には、インダクタ、変圧器、磁界発生用コイル等が挙げられ、こういった巻線部品は電子・電気機器において数多く用いられている。

ここで、従来の巻線試験装置の一例を図５に示す。
図５に示すように、従来の巻線試験装置１０１は、インパルス電流発生源１０３と、分圧器１０５と、波形監視回路１０７とを備え、試験対象となる供試巻線ＪＭの状態（良否）を判定している。

従来の巻線試験装置１０１は、インパルス電流発生源１０３から供試巻線ＪＭにインパルス電流を通電させ、分圧器１０５によって、供試巻線ＪＭの端子電圧ｖ（ｔ）を計測し、この計測した端子電圧ｖ（ｔ）の波形を、波形監視回路１０７によって解析（監視）することで、供試巻線ＪＭの状態（良否）を判別している。

ここで、インパルス電流発生源１０３は、主コンデンサ１０９と、補助コンデンサ１１１と、サイリスタ１１３と、ダイオード１１５と、抵抗１１７と、抵抗１１９と、直流電源１２１とを備えており、直流電源１２１から供給する電荷を、抵抗１１７を介して、主コンデンサ１０９に充電し、この充電した電荷をサイリスタ１１３に導通することにより、インパルス電流を発生している。

また、このインパルス電流発生源１０３は、サイリスタ１１３から抵抗１１９を介して、半波の電流を流した後、ダイオード１１５によって、主コンデンサ１０９を切り離して、補助コンデンサ１１１と供試巻線ＪＭとにより振動電圧を発生させて、波形監視回路１０７による供試巻線ＪＭの良否の判別をし易くしている。
実用新案登録２５９１９６６号公報（段落００１８、００１９、図１）

しかしながら、従来の巻線試験装置では、端子電圧の波形パターン（端子電圧波形）から経験的に供試巻線の良否を判別していたので、判別した判別結果の根拠が明確ではなく、必ずしも良否の判別結果が正しいと言えるものではないという問題がある。

また、従来の巻線試験装置では、通電させる電流の波形パターン（電流波形）が変化してしまうと、端子電圧の波形パターンにも変化が及び、供試巻線の判別結果に影響があるという問題がある。

そこで、本発明では、前記した問題を解決し、供試巻線に通電させる電流の波形パターンが変化しても判別結果に影響の及ぶことがなく、供試巻線の良否の判別を正確に行うことができる巻線試験装置を提供することを目的とする。

前記課題を解決するため、請求項１記載の巻線試験装置は、供試巻線にインパルス電流を通電させることで、当該供試巻線の状態を判定する巻線試験装置であって、インパルス電流発生手段と、電流値計測手段と、端子間電圧計測手段と、等価回路定数推定手段と、状態判定手段と、を備える構成とした。

かかる構成によれば、巻線試験装置は、インパルス電流発生手段によって、インパルス電流を発生する。インパルス電流は、コンデンサ等によって充電された電荷を瞬時に解放した際に、衝動的に流れる電流のことである。続いて、巻線試験装置は、電流値計測手段によって、インパルス電流発生手段で発生させたインパルス電流を供試巻線に流した際の電流値を計測し、端子間電圧計測手段によって、インパルス電流が通電している際に、供試巻線の端子に印加されている端子間電圧を計測する。

そして、巻線試験装置は、等価回路定数推定手段によって、電流値計測手段で計測された電流値と、端子間電圧計測手段で計測された端子間電圧とに基づいて、インパルス電流発生手段および供試巻線からなる回路と等価となる等価回路の等価回路定数を推定する。この等価回路定数推定手段では、電流値と端子間電圧とを使って、等価回路を構成する構成素子（電子部品）のそれぞれの値（抵抗値［インピーダンス］、インダクタンス、静電容量）によって決定される等価回路定数（等価回路のパラメータ）を推定している。また、等価回路定数推定手段は、抵抗Ｒと、静電容量Ｃと、インダクタンスＬと、を備える等価回路を想定し、下記数式（１）によって抵抗Ｒを算出し、下記数式（２）によって静電容量Ｃを算出し、下記数式（３）によってインダクタンスＬを算出することで、等価回路定数を推定している。

ここで、ｔ _ｍａｘ は振動電圧による振動が収まるまでの時間、ｖ（ｔ）は時刻ｔに計測される電圧値、ｉ（ｔ）は時刻ｔに計測される電流値、ｔ _ｐ は最初に電圧ｖ（ｔ）がピークになる時刻、Ｖ _ｐ は時刻ｔ _ｐ における電圧値、ｔ _ｃｐ は電流ｉ（ｔ）がピークになる時間、Ｉ _ｐ は時刻ｔ _ｃｐ における電流値、を示す。

そして、巻線試験装置は、状態判定手段によって、等価回路定数推定手段で推定された推定結果から供試巻線の状態、つまり、供試巻線の良否（良好か否か、不具合があるか否か）を判定する。

請求項２記載の巻線試験装置は、請求項１に記載の巻線試験装置において、前記等価回路が、抵抗Ｒと、静電容量Ｃと、インダクタンスＬと、を並列に配置した並列回路であることを特徴とする。

かかる構成によれば、巻線試験装置は、等価回路定数推定手段によって、等価回路定数を推定する際に用いる等価回路が、インダクタンス、静電容量および抵抗のそれぞれを備えた並列回路として想定しており、これらを推定する。つまり、推定される等価回路は、必要最小限の構成素子（電子部品）によって構成されているとしている。そして、この等価回路定数推定手段により、インダクタンス、静電容量および抵抗のそれぞれの値を推定することによって、状態判定手段により、供試巻線の状態をより多様に判定することができる。

請求項３記載の巻線試験装置は、請求項１または請求項２に記載の巻線試験装置において、前記インパルス電流発生手段が、パワーＭＯＳＦＥＴによるゲート制御によって、前記インパルス電流を発生することを特徴とする。

かかる構成によれば、巻線試験装置は、インパルス電流発生手段が、パワーＭＯＳＦＥＴを備えており、このパワーＭＯＳＦＥＴによるゲート制御（スイッチング）によって、安定したインパルス電流を発生させている。つまり、このパワーＭＯＳＦＥＴによるゲート制御（スイッチング）によって発生されたインパルス電流は、波高値および減衰率が一定であるので、供試巻線に通電させる電流の波形パターン（電流波形）が安定する。なお、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、ＭＯＳ型の電界効果トランジスタである。

請求項１記載の発明によれば、発生させたインパルス電流を供試巻線に通電し、電流値と端子間電圧とを計測し、この計測した電流値と端子間電圧とから、等価回路のパラメータである等価回路定数を推定し、この推定した推定結果から供試巻線の状態、つまり、供試巻線の良否（良好か否か、不具合があるか否か）を、不具合の原因と定数の変化結果が理論的に確立されている等価回路定数に基づいて判定（判別）しているので、供試巻線に通電させるインパルス電流の波形パターンが変化しても判別結果に影響の及ぶことがなく、供試巻線の良否の判別を正確に行うことができる。

請求項２記載の発明によれば、インダクタンス、静電容量および抵抗それぞれを少なくとも１つを備えた等価回路を推定して、具体的に数値化した等価回路定数を求めて、供試巻線の状態を判別しているので、客観的な判別を下すことができる。

請求項３記載の発明によれば、パワーＭＯＳＦＥＴによるゲート制御によって、安定したインパルス電流を供試巻線に供給することができ、計測する電流値および端子間電圧も安定したものになるので、供試巻線の良否の判別を正確に行うことができる。

次に、本発明の実施形態について、適宜、図面を参照しながら詳細に説明する。
〈巻線試験装置の構成〉
図１は巻線試験装置のブロック図である。この図１に示すように、巻線試験装置１は、供試巻線Ｍの状態を判定する（良否を判別する）もので、インパルス電流発生源（インパルス電流発生手段）３と、電流値計測手段５と、端子間電圧計測手段７と、等価回路定数推定手段９と、状態判定手段１１とを備えている。

インパルス電流発生源（インパルス電流発生手段）３は、インパルス電流を発生させ、供試巻線Ｍに供給するもので、抵抗３１と、主コンデンサ３２と、パワーＭＯＳＦＥＴ３３と、保護ダイオード３４と、抵抗３５と、直流電源３６とを備えている。

抵抗３１および抵抗３５は、それぞれ所定の抵抗値を有しており、抵抗３５は直流電源３６から供給される電流の電流値を減少させる（調整する）役割を担っており、抵抗３１は主コンデンサ３２から放出されるインパルス電流の電流値を減少させる（調整する）役割を担っている。なお、主コンデンサ３２から放出されるインパルス電流の大きさは、一般に供試巻線Ｍのインダクタンスおよび抵抗と、電源回路（ここでは直流電源３６）の定数とで決定される。そこで、電源回路（直流電源３６）に接続される抵抗３１は、インパルス電流値が大きくなりすぎないように、この電流を制限し調整する役割を担っている。例えば、供試巻線Ｍのインダクタンスが１０μＨと小さいときに、主コンデンサ３２の充電電圧を５０００Ｖ、静電容量を０．０１μＦとすると、インパルス電流のピーク値は１５０Ａに達するが、抵抗３１の抵抗値を１００Ω程度に設定すると、インパルス電流のピーク値を５０Ａ以下に抑えることができる。

主コンデンサ３２は、直流電源３６から、抵抗３５を介して入力される電流（電荷）を充電して、パワーＭＯＳＦＥＴ３３のスイッチ作用（ゲート制御）によって、充電した電荷を瞬時に放出することで、インパルス電流を発生させるものである。

パワーＭＯＳＦＥＴ３３は、ゲート、ソース、ドレインそれぞれの端子を備える電界効果トランジスタによって構成されており、主コンデンサ３２に充電されている電荷をスイッチ作用（ゲート制御）によって、瞬時に放出させるものである。

保護ダイオード３４は、パワーＭＯＳＦＥＴ３３のソースとドレインとの間に設置されており、振動電流（後記する図２（ｂ）参照）が流れるとき逆方向の電圧がパワーＭＯＳＦＥＴ３３に印加されるのを防ぐ役割をするものである。このため、パワーＭＯＳＦＥＴ３３のゲートにゲート信号が入力されている間、振動電流が流れ続ける。従って、振動電流の減衰時間より長い間継続するようなゲート信号を加えると、電源回路（直流電源３６）の自由減衰振動に対応する電流を得ることができる。

直流電源３６は、主コンデンサ３２に電荷を充電するためのものである、この直流電源３６では、一般的なコイルの絶縁試験が可能な程度（通常、数ｋＶ）の高い電圧が用いられている。

つまり、インパルス電流発生源３は、主コンデンサ３２に蓄えた電荷をパワーＭＯＳＦＥＴ３３のスイッチ作用によって、インパルス電流を発生し、供試巻線Ｍに通電させる（供給する）ものである。なお、インパルス電流発生源３から発生される１回のインパルス電流によって、主コンデンサ３２に充電されている電荷および印加されていた充電電圧は０になる。このため、主コンデンサ３２は、インパルス電流の休止期間中に、直流電源３６から絶えず電荷が充電されるようにしておけば、連続的なインパルス電流の発生（パルス動作）が可能である。

なお、この実施形態では、インパルス電流発生源３は、パワーＭＯＳＦＥＴ３３によるゲート制御によって、インパルス電流を発生させているが、このパワーＭＯＳＦＥＴ３３の代わりに、リードスイッチやリードリレーによってインパルス電流を発生させてもよい。このとき、インパルス電流発生源３から発生する振動電流が高周波となるため、リードスイッチやリードリレーは高速でスイッチングする機能（スイッチング機能）を有する必要がある。つまり、振動電流によるチャタリングを防止して、最小の時間でオンオフの切り替わるものが必要である。

電流値計測手段５は、電流センサ等によって構成され、インパルス電流発生源３から発生されたインパルス電流が供試巻線Ｍに流れている際の電流値を計測するものである。ここで、時刻ｔに計測される電流値を、電流ｉ（ｔ）として記載する。

端子間電圧計測手段７は、分圧器等によって構成され、インパルス電流発生源３から発生されたインパルス電流が供試巻線Ｍに流れている際の供試巻線Ｍの端子間における電圧（端子間に印加されている電圧、すなわち、端子間電圧）を計測するものである。ここで、時刻ｔに計測される電圧値を、電圧ｖ（ｔ）として記載する。

ここで、インパルス電流発生源３で発生されたインパルス電流によって、電流値計測手段５で計測される電流値（電流ｉ（ｔ））と、端子間電圧計測手段７で計測される端子間電圧値（電圧ｖ（ｔ））の例について、図２を参照して説明する。

図２（ａ）は端子間電圧計測手段７で計測されると予測される端子間電圧値（電圧ｖ（ｔ））を示したものである。図２（ｂ）は電流値計測手段５で計測されると予測される電流値（電流ｉ（ｔ））を示したものである。

図２（ａ）に示すように、端子間電圧値（電圧ｖ（ｔ））は、当初（時刻０）には１０００Ｖ程度の値をとり、１０μｓには約４００Ｖ程度の値をとり、４０μｓにはほぼ０Ｖの値をとる。なお、この図２（ａ）に示すように、端子間電圧値は１０００Ｖから−５００Ｖまでの間を振動しているので、振動電圧とも言われる。そして、図２（ａ）に示すように、この振動電圧の振動が収まるまでの時間が約４０μｓから約５０μｓまでである。

また、図２（ｂ）に示すように、電流値（電流ｉ（ｔ））は、当初（時刻０）には０Ａの値をとり、約３μｓ（数μｓ）には約５Ａ程度の値をとり、１５μｓには２Ａ程度の値をとり、４０μｓにはほぼ０Ａの値をとる。なお、この図２（ｂ）に示すように、電流値は５Ａから−３Ａまでの間を振動しているので、振動電流とも言われる。

図１に戻って、巻線試験装置１の構成の説明を続ける。
等価回路定数推定手段９は、電流値計測手段５で計測した電流値（電流ｉ（ｔ））と、端子間電圧計測手段７で計測した端子間電圧値（電圧ｖ（ｔ））とに基づいて、インパルス電流発生源３および供試巻線Ｍからなる回路と等価となる等価回路のパラメータである等価回路定数を推定するものである。この実施形態では、等価回路定数推定手段９は、供試巻線Ｍの等価回路として、インダクタンス（Ｌ）と静電容量（Ｃ）と抵抗（Ｒ）とを並列にしたものを想定し、この等価回路から等価回路定数Ｌ、Ｃ、Ｒを推定する。

なお、ここでは、インダクタンス（Ｌ）と静電容量（Ｃ）と抵抗（Ｒ）とを並列にしたものを等価回路としているが、例えば、ＬとＲの直列回路とＣとの並列回路を想定したり、これらが複数直列に配された回路を想定することができる。

また、巻線試験装置１は、この等価回路定数推定手段９によって、不具合の原因と定数の変化結果が理論的に確立されている（因果関係が明確になっている）等価回路定数を求めているので、供試巻線の良否（良好か否か、不具合があるか否か）を客観的に行うことができる。

ここで、インパルス電流発生源３および供試巻線Ｍからなる回路と等価となる等価回路の等価回路定数Ｌ、Ｃ、Ｒを、電圧ｖ（ｔ）、電流ｉ（ｔ）から推定する方法について説明する。なお、この等価回路定数Ｌ（インダクタンス）、Ｃ（静電容量）、Ｒ（抵抗値）は、便宜上、同時にコイルＬ、コンデンサＣ、抵抗Ｒを示すものとする。

まず、抵抗Ｒ（抵抗値Ｒ）を推定する方法について説明する。抵抗Ｒの推定は、ｔ_maxを振動電圧による振動が収まるまでの時間として、入力電力量（インパルス電流発生源３から入力される電力量）が抵抗Ｒにおける電力損失に等しいとすると、次の数式（１）が得られる。

ここで、等価回路定数推定手段９で想定している等価回路において、初期の電流はコンデンサＣ（静電容量Ｃ）にほぼ充電されるため、コイル（インダクタンスＬ）には流れず、抵抗ＲおよびコンデンサＣのみに流れると仮定すると、次の数式（２）による演算によって、近似的に静電容量Ｃが求められる。

なお、数式（２）について、実際には、図３に示すように、端子間電圧波形（電圧ｖ（ｔ））と電流波形（電流ｉ（ｔ））とにおいて、最初に電圧ｖ（ｔ）がピークになる時刻を時刻ｔ_pとし、この時の電圧ｖ（ｔ）を電圧Ｖ_p（電圧ｖ（ｔ_p））を用いる。続いて、時間ｔ＞ｔ_pにおいて、コンデンサＣ（静電容量Ｃ）への充電が完了し、コイルＬ（インダクタンスＬ）にも電流が流れるようになったときの等価回路の回路方程式は、次の数式（３）に示すようになり、この数式（３）からインダクタンスＬが推定できる。

ただし、この数式（３）では、電流波形（電流ｉ（ｔ））がピークになる時間ｔ_cp（図３参照）を考慮し、電圧ｖ（ｔ_cp）≒０の近似を使用している。ちなみに、図３に示すように、電流波形（電流ｉ（ｔ））がピークになる時間ｔ_cpにおける電流ｉ（ｔ）は電流Ｉ_p（電流ｉ（ｔ_cp））である。

図１に戻って、巻線試験装置１の構成の説明を続ける。
状態判定手段１１は、等価回路定数推定手段９で推定された推定結果から供試巻線Ｍの状態を判定するものである。つまり、状態判定手段１１は、推定結果（数式（１）から数式（３）を用いて得られた等価回路定数Ｌ、Ｃ、Ｒのそれぞれの値）と、供試巻線Ｍの状態とを対応付けた対応情報を予め保持しており、この対応情報に基づいて、供試巻線Ｍの状況を判定する（良否を判別する）。

なお、この対応情報には、抵抗Ｒが小さくなった場合、供試巻線Ｍに絶縁不良か部分放電があることが対応付けられており、静電容量Ｃが多少大きくなった場合、部分放電が発生することが対応付けられており、インダクタンスＬが小さくなった場合、短絡状態にあるか、巻き数が既定のものよりも少ない状態であると対応付けられ、また、インダクタンスＬが大きくなった場合、巻き数が既定のものよりも多い状態であると対応付けられている。

この巻線試験装置１によれば、インパルス電流発生源３で発生させたインパルス電流を供試巻線Ｍに通電し、電流値計測手段５によって電流値を計測し、端子間電圧計測手段７によって端子間電圧を計測し、この計測した電流値と端子間電圧とから、等価回路定数推定手段９によって、等価回路のパラメータである等価回路定数を推定している。そして、状態判定手段１１によって、推定した推定結果から供試巻線の状態、つまり、供試巻線の良否（良好か否か、不具合があるか否か）を判定（判別）しているので、供試巻線に通電させるインパルス電流の波形パターンが変化しても判別結果に影響の及ぶことがなく、供試巻線の良否の判別を正確に行うことができる。

また、この巻線試験装置１によれば、等価回路定数推定手段９によって、インダクタンスＬ、静電容量Ｃおよび抵抗Ｒそれぞれを少なくとも１つを並列に列べた等価回路を用いて、供試巻線Ｍの状態を判別しているので、客観的な判別を下すことができる。なお、図１では、インダクタンスＬ、静電容量Ｃおよび抵抗Ｒがそれぞれ１つずつ備えられた等価回路を示したが、複数個のインダクタンスＬや静電容量Ｃや抵抗Ｒを備えた構成の等価回路を想定しても同様の論理により、より高度に供試巻線Ｍの状態を判定（判別）可能になる。

さらに、この巻線試験装置１によれば、インパルス電流発生源３のパワーＭＯＳＦＥＴ３３によるゲート制御によって、安定したインパルス電流を供試巻線に供給することができ、計測する電流値および端子間電圧も安定したものになるので、供試巻線の良否の判別を正確に行うことができる。さらにまた、この巻線試験装置１によれば、パワーＭＯＳＦＥＴ３３の代わりにリードリレーまたはリードスイッチを用いて、これらリードリレーまたはリードスイッチの高周波のスイッチングによって、安定したインパルス電流を供試巻線に供給することができ、計測する電流値および端子間電圧も安定したものになるので、供試巻線の良否の判別を正確に行うことができる。

〈巻線試験装置の動作〉
次に、図４に示すフローチャートを参照して、巻線試験装置１の動作を説明する（適宜、図１参照）。
まず、巻線試験装置１は、インパルス電流発生源３によって、インパルス電流を発生させ（ステップＳ１）、供試巻線Ｍに通電させる。続いて、巻線試験装置１は、電流値計測手段５によって、供試巻線Ｍに通電されている電流値を計測する（ステップＳ２）。

また、巻線試験装置１は、端子間電圧計測手段７によって、供試巻線Ｍに印加されている端子間電圧値を計測する（ステップＳ３）。なお、この図４に示したフローチャートでは、ステップＳ２における電流値の計測の次に、ステップＳ３における端子間電圧値の計測を行っているように便宜上記載しているが、これらステップＳ２における電流値の計測とステップＳ３における端子間電圧値の計測とは同時に行われている。

そして、巻線試験装置１は、等価回路定数推定手段９によって、電流値計測手段５で計測された電流値と、端子間電圧計測手段７で計測された端子間電圧とに基づいて、供試巻線Ｍの等価回路のパラメータである等価回路定数（インダクタンスＬ、静電容量Ｃ、抵抗Ｒ）を推定する（ステップＳ４）。

そして、巻線試験装置１は、状態判定手段１１によって、等価回路定数推定手段９で推定された推定結果と、予め保持されている対応情報とに基づいて、供試巻線Ｍの状態を判定し（良否を判別し）、判定した判定結果を外部に出力する（ステップＳ５）。

以上、本発明の実施形態について説明したが、本発明は前記実施形態には限定されない。例えば、本実施形態では、巻線試験装置１として説明したが、当該装置１の各構成の処理を一つずつの過程（動作）と捉えた巻線試験方法とみなすことも可能である。この場合、巻線試験装置１と同様の効果を得ることができる。

本発明の実施形態に係る巻線試験装置のブロック図である。 （ａ）は端子間電圧計測手段で計測されることが予測される端子間電圧波形を示した図であり、（ｂ）は電流値計測手段で計測されることが予測される電流波形を示した図である。 端子間電圧波形と電流波形との関係を示した図である。 図１に示した巻線試験装置の動作を説明したフローチャートである。 従来の巻線試験装置のブロック図である。

符号の説明

１ 巻線試験装置
３ インパルス電流発生源（インパルス電流発生手段）
５ 電流値計測手段
７ 端子間電圧計測手段
９ 等価回路定数推定手段
１１ 状態判定手段
３３ パワーＭＯＳＦＥＴ
Ｍ 供試巻線

Claims (3)

1. 供試巻線にインパルス電流を通電させることで、当該供試巻線の状態を判定する巻線試験装置であって、
   前記インパルス電流を発生するインパルス電流発生手段と、
   このインパルス電流発生手段で発生させたインパルス電流を前記供試巻線に流した際の電流値を計測する電流値計測手段と、
   前記インパルス電流発生手段で発生させたインパルス電流が通電している際に、前記供試巻線の端子に印加されている端子間電圧を計測する端子間電圧計測手段と、
   前記電流値計測手段で計測された電流値と、前記端子間電圧計測手段で計測された端子間電圧とに基づいて、前記インパルス電流発生手段および前記供試巻線からなる回路と等価となる等価回路の等価回路定数を推定する等価回路定数推定手段と、
   この等価回路定数推定手段で推定された推定結果から前記供試巻線の状態を判定する状態判定手段と、を備え、
   前記等価回路定数推定手段は、抵抗Ｒと、静電容量Ｃと、インダクタンスＬと、を備える前記等価回路を想定し、下記数式（１）によって前記抵抗Ｒを算出し、下記数式（２）によって前記静電容量Ｃを算出し、下記数式（３）によって前記インダクタンスＬを算出することで、前記等価回路定数を推定することを特徴とする巻線試験装置。
   
   

   

   
   

   

   
   

   

   
   ここで、ｔ _ｍａｘ は振動電圧による振動が収まるまでの時間、ｖ（ｔ）は時刻ｔに計測される電圧値、ｉ（ｔ）は時刻ｔに計測される電流値、ｔ _ｐ は最初に電圧ｖ（ｔ）がピークになる時刻、Ｖ _ｐ は時刻ｔ _ｐ における電圧値、ｔ _ｃｐ は電流ｉ（ｔ）がピークになる時間、Ｉ _ｐ は時刻ｔ _ｃｐ における電流値、を示す。
2. 前記等価回路は、前記抵抗Ｒと、前記静電容量Ｃと、前記インダクタンスＬと、を並列に配置した並列回路であることを特徴とする請求項１に記載の巻線試験装置。
3. 前記インパルス電流発生手段は、パワーＭＯＳＦＥＴによるゲート制御によって、前記インパルス電流を発生させることを特徴とする請求項１または請求項２に記載の巻線試験装置。
   

Images