JP4633874B2 - Bonding SOI wafer bonding equipment - Google Patents
Bonding SOI wafer bonding equipment Download PDFInfo
- Publication number
- JP4633874B2 JP4633874B2 JP26698199A JP26698199A JP4633874B2 JP 4633874 B2 JP4633874 B2 JP 4633874B2 JP 26698199 A JP26698199 A JP 26698199A JP 26698199 A JP26698199 A JP 26698199A JP 4633874 B2 JP4633874 B2 JP 4633874B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- bonded
- pressing
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、例えばベースウェーハと活性ウェーハといった対のウェーハを貼り合せて接合する貼り合せSOIウェーハの接合装置に関するものである。
【0002】
【従来の技術】
従来、シリコンにより形成された半導体ウェーハ同士を直接又は絶縁物を介在させて貼り合わせて接着する貼り合せSOI(Silicon On Insulation)ウェーハの接合が行われており、接合された貼り合せSOIウェーハは、半導体基板などに適用される。
【0003】
貼り合せSOIウェーハは、一般に、ベースウェーハと活性ウエーハを接合することによって形成され、貼り合せSOIウェーハの接合部に気泡によるボイド(未接合部)が残ったままであると、その貼り合せSOIウェーハを半導体基板などの用途に適用することができないため、ボイドが発生しないようにして貼り合せSOIウェーハを接合することが望まれている。
【0004】
そこで、ボイドの発生を抑制する貼り合せSOIウェーハの接合方法として、例えば図5の(a)〜(d)に示されるような、様々な方法が提案されている。同図の(a)に示すものは、特開8―51050号公報に記載されているものであり、貼り合わせる2枚のウェーハ1,2の被接合面1A,2Aを対向させ、少なくとも一方のウェーハ(同図ではウェーハ1)を例えば真空吸引によって凸状に湾曲変形させて、ウェーハ1,2の中心部を接触させ、その後、前記真空吸引を解除してウェーハ1,2の中心部から外周部にむけて順にウェーハ1,2を接触させて貼り合わせる方法である。
【0005】
同図の(b)に示すものは、特許公報第2846994号に記載されているものであり、貼り合わせる2枚のウェーハ1,2の被接合面を対向させ、少なくとも一方のウェーハ(同図ではウェーハ1)を凸状に湾曲変形させて、ウェーハ1,2の周辺部の一部を接触させ、この接合開始部から他端側に向けて順にウェーハ1,2を接触させてウェーハ1,2の対向面同士を接合する方法である。
【0006】
同図の(c)に示すものは、特開平9―97755号公報に記載されているものであり、70〜90°の角度で固定された支持台30の上に被接合面1Aを上側にしてウェーハ1を置き、その上に、被接合面2Aを対向させてウェーハ2を重ね合わせ、その後、弾性体からなる凸型の押圧部31によってウェーハ2の周辺部を押圧してウェーハ1,2の対向面同士を接合する方法である。
【0007】
同図の(d)に示すものは、特開平8−69952号公報に記載されているものであり、支持台30にウェーハ1を固定し、ウェーハ2のオリエンテーションフラット(OF)4の形成領域近傍を真空ピンセット33の先端の吸着部32によって吸着して前記ウェーハ1の上側に配置し、オリエンテーションフラット3,4のみを接触させて吸着部32によって軽く押圧しながら、真空ピンセット33の吸着を解除してウェーハ2の自重によって、ウェーハ1,2を重ね合わせてウェーハ1,2の対向面同士を接合する方法である。
【0008】
【発明が解決しようとする課題】
しかしながら、本発明者が実際に図5の(a)〜(d)に示すような貼り合せSOIウェーハの接合方法を用いてウェーハ1,2の接合を行なってみたところ、図5の(a)に示す方法のように、ウェーハ1,2の中心部から周辺部に向けて接合を行なう方法においては、ボイドを除去することが非常に難しいことが分かった。
【0009】
また、同図の(b)〜(d)に示す方法のように、ウェーハ1,2の一端側から他端側に向けて接合を行なう方法においては、同図の(a)に示す方法よりはボイドの発生を抑制しやすいものの、図6の(a)に示すように、オリエンテーションフラット3,4の形成領域と反対側からオリエンテーションフラット3,4側に向けて接合を行なうと、同図の(b)に示すような箇所(特にオリエンテーションフラット3,4部)にボイド5が発生しやすいことが分かった。
【0010】
さらに、オリエンテーションフラット3,4の形成領域側からオリエンテーションフラット3,4と反対側に向けて接合を行なう場合でも、図5の(c)に示した方法のように、弾性体の押圧部31によってウェーハ1,2を押圧するとボイドが発生しやすいことが分かり、さらに、同図の(d)に示した方法のように、吸着部32によって面接触でウェーハ1,2を押圧すると、図6の(d)に示すように、押圧部分にボイド5aが発生し易く、また、真空ピンセット33の吸着部32がオリエンテーションフラット3,4の形成部から離れるときに、オリエンテーションフラット3,4部にボイド5bが発生しやすいことが分かった。
【0011】
このように、上記従来の貼り合せSOIウェーハの接合方法においては、そのいずれを用いてもボイドが特にオリエンテーションフラット3,4部に発生することを抑制できず、しかも、図5の(a)、(b)に示した方法においては湾曲させるウェーハ1,2に歪みが生じ易いといった問題があり、同図の(c)に示した方法においては、ウェーハ1,2を斜めにした状態で重ね合わせたときに、ウェーハ1,2の微妙なずれなどによってウェーハ1,2の対向面が傷つきやすいといった問題があり、同図の(d)に示した方法においては、ウェーハ1,2の微妙な位置調整と押圧タイミングを熟練作業者の手動操作によって行なわなければならないといった問題があった。
【0012】
本発明は、上記従来の課題を解決するためになされたものであり、その目的は、接合するウェーハの被接合面に傷などが生じることが無く、容易に接合でき、しかも確実にボイドの発生を抑制できる貼り合せSOIウェーハの接合装置を提供することにある。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明は次のような構成をもって課題を解決するための手段としている。すなわち、本発明は、ウェーハ配置部と、該ウェーハ配置部に被接合面を上側にして配置される第1のウェーハのウェーハ外周部上複数箇所に錐体部材の先端側を第1のウェーハの中央部側に向けて少なくともオリエンテーションフラット形成領域を含む3ヶ所に配置する錐体部材配置手段と、前記第1のウェーハの上側に前記錐体部材を介し被接合面を下側にし、かつ、第1のウェーハとオリエンテーションフラット同士を位置合わせした状態で第2のウェーハを配置するウェーハ配置手段と、前記錐体部材を、先ず最初にオリエンテーションフラット形成領域に配置された錐体部材を外部に移動して第1と第2のウェーハとオリエンテーションフラット同士を最初に接触させた後に、残りの錐体部材をウェーハ外部に移動させることにより第1のウェーハと第2のウェーハとの被接合面を全体的に接触させて重ね合わせる錐体部材移動手段と、全ての錐体部材が外部に移動されて被接合面同士が重ね合わされた第1と第2のウェーハの前記オリエンテーションフラットから10mm内側までのオリエンテーションフラット形成領域の1ヶ所を押圧の先端が点接触押圧部と成した押圧部材により略点接触でウェーハの外側から押圧するウェーハ押圧手段を有する構成をもって課題を解決する手段としている。
【0014】
本発明者は、前記の如く、従来の貼り合せSOIウェーハの接合方法を用いた場合、特にウェーハのオリエンテーションフラット部にボイドが発生し易いことに着目し、接合開始点をオリエンテーションフラット形成領域の1ヶ所とすることにより、オリエンテーションフラット部へのボイドの発生を抑制できないかと考えた。
【0015】
すなわち、対のウェーハの被接合面同士を対向させた状態でウェーハの少なくとも1部を接触させ、押圧部材によってウェーハを押圧すると、押圧部材による押圧力が伝達されて接合が進行するが、この押圧力伝達の波が円弧状のウェーハ端部にぶつかる場合に比べて直線状のオリエンテーションフラット部に略垂直にぶつかる場合は空気が逃げ難く、そのためにボイドが発生し易いのではないかと考え、それならば、オリエンテーションフラット形成領域の1ヶ所を押圧して、押圧力をオリエンテーションフラット形成領域から伝達させれることにより、オリエンテーションフラット部へのボイドの発生を抑制しやすくなるのではないかと考えた。
【0016】
また、従来の方法のように、押圧部材を弾性体により形成したり、押圧部材の先端を広い面積に形成したりした場合、押圧部材がウェーハを面接触で押圧することになったり、複数の接触点を持って押圧することになったりするため、例えば図6の(c)に示すように、押圧力伝達の波が複数の箇所から伝達し、押圧力の伝達の波がぶつかるところで波の干渉が生じ、ボイドが発生するのではないかと考え、先端が点接触押圧部と成した押圧部材によってオリエンテーションフラット形成領域の1ヶ所を略点接触で押圧することにより、ボイドの抑制が可能であると考えた。
【0017】
このような考えに基づき、本発明者は、被接合面を対向した状態で位置合わせしたウェーハのオリエンテーションフラット形成領域の1ヶ所を、先端が点接触押圧部と成した押圧部材によって略点接触で押圧することにより貼り合せSOIウェーハを接合する方法を考え、この方法によってウェーハを接合したときの不良率を検討したところ、不良率をほぼ零(5%以下)に近づけることができた。
【0018】
なお、前記不良率は、接合ウェーハの総数に対する不良ウェーハの割合であり、接合後のウェーハに1つでもボイドが発生したものは不良として求めた。この不良率は、接合作業中のパーティクル(ウェーハの接合面に付着するごみなど)の影響を受けるものであり、パーティクルを完全に除去した条件下で本発明を適用すれば、上記不良率を零にすることができると本発明者は考えている。
【0019】
本発明の貼り合せSOIウェーハの接合装置は、上記発明者の実験検討に基づいて、オリエンテーションフラット形成領域の1ヶ所を先端が点接触押圧部と成した押圧部材によって略点接触で押圧し、オリエンテーションフラット形成領域の1ヶ所から発生させる押圧力の波をオリエンテーションフラット形成領域の反対側に伝達させていってウェーハを接合する方法であるため、ボイドの発生を抑制することが可能となる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。なお、説明の都合上、実施形態例の説明の前に、先ず、参考例を説明する。参考例および本実施形態例の説明において、従来例と同一名称部分には同一符号を付し、その重複説明は省略する。図1には、本発明に係る貼り合せSOIウェーハの接合装置の一参考例の要部構成および動作が、この装置を用いて行われる貼り合せSOIウェーハの接合工程図によって示されている。
【0021】
本参考例の装置は、同図に示されるように、断面が略V字形状のウェーハ挿入凹部5を備えた保持台11を有しており、前記ウェーハ挿入凹部5の両側壁6は、ウェーハ挿入凹部5に挿入されるウェーハ1,2のオリエンテーションフラット3,4を下側にしてウェーハ面が斜めになるように立てかけておくウェーハ立てかけ斜面と成している。なお、本参考例では、側壁6の同図に示す角度Xが、約80°に形成されている。また、ウェーハ挿入凹部5の底面10には、ウェーハ1,2のオリエンテーションフラット3,4を位置合わせするための位置決め部(図示せず)が設けられている。
【0022】
前記保持台11には対の押圧部材挿入通路7が形成されており、本参考例では、押圧部材挿入通路7が前記ウェーハ挿入凹部5から保持台11の外部に貫通する穴により形成されている。押圧部材挿入通路7は、ウェーハ挿入凹部5に挿入されて被接合面1A,2A同士を対向させる対のウェーハ1,2の対向面を挟む両側からオリエンテーションフラット3,4形成領域の1ヶ所を押圧する、対の押圧部材8の挿入通路である。
【0023】
押圧部材8は、その先端9側が図2の(a)に示すような半球形状を呈しており、先端9は点接触押圧部と成し、それにより、ウェーハ1,2のオリエンテーションフラット3,4形成領域の1ヶ所を略点接触で押圧可能と成している。なお、押圧部材8の大きさや形状は特に限定されるものではないが、先端9側の半球形状の直径を15mm以下とすることが望ましい。また、押圧部材8の先端9の硬度は、シリコンの硬度よりは小さく、テフロンで知られる登録商標の商品部材の硬度よりは大きいものにより形成することが望ましく、押圧部材8の先端9の硬度を適切な値とすることによって、ウェーハ1,2を傷つけること無く、かつ、押圧力を最適にしてウェーハ1,2のオリエンテーションフラット3,4形成領域を押圧することができる。
【0024】
本参考例の装置は、前記押圧部材挿入通路7に挿入される押圧部材8によって前記オリエンテーションフラット3,4形成領域の1ヶ所(例えば図2の(b)に示す押圧部位)をウェーハ1,2の対向面を挟む両側から押圧することにより、対のウェーハ1,2の対向面同士を接合する構成と成しており、次に、本参考例の装置を用いた貼り合せSOIウェーハの接合方法について説明する。
【0025】
まず、図1の(a)に示すように、保持台11のウェーハ挿入凹部5にウェーハ1,2を挿入し、ウェーハ1,2のオリエンテーションフラット3,4を下側にし、被接合面1A,2Aを対向させ、さらに、ウェーハ面が斜めになるように立てかけておく。このとき、ウェーハ挿入凹部5に形成されている前記位置決め部(図示せず)に基づいてウェーハ1,2のオリエンテーションフラット3,4を位置合わせする。
【0026】
次に、この状態で、同図の(b)に示すように、対の押圧部材挿入通路7にそれぞれ押圧部材8を挿入し、各押圧部材8の先端9側を押圧部材挿入通路7に沿ってウェーハ挿入凹部5側に移動させ、押圧部材8によってウェーハ1,2の下部側を押し、オリエンテーションフラット3,4のみ位置合わせした状態で接触させる。
【0027】
そして、各押圧部材8の先端9側を押圧部材挿入通路7に沿ってウェーハ挿入凹部5側にさらに移動させることにより、同図の(c)に示すように、位置合わせされたオリエンテーションフラット3,4形成領域の1ヶ所をウェーハ1,2の対向面を挟む両側から、押圧部材8によって略点接触で押圧し、この押圧部材8の押圧力によって対のウェーハ1,2のオリエンテーションフラット3,4形成領域側から残りの領域を他端側に向けて順に接触させてウェーハ1,2の対向面同士を接合する。
【0028】
本発明者は、以上のような方法で貼り合せSOIウェーハを接合したときの接合ウェーハのボイド発生状況と不良率を、表1に示す比較例の貼り合せSOIウェーハの接合方法により接合した接合ウェーハのボイド発生状況および不良率と比較して検討した。なお、表1に示す各比較例の貼り合せSOIウェーハの接合方法は、前記従来の貼り合せSOIウェーハの接合方法に基づいて定めた方法であり、表1には、各貼り合せSOIウェーハ接合方法とボイド発生状況とを示している。
【0029】
【表1】
【0030】
また、前記不良率は、いずれも、接合ウェーハの総数に対する不良ウェーハの割合であり、超音波検出法によって接合後のウェーハ1,2の接合面を観察し、1つでもボイドが発生したものは不良として求めた。この結果が図3に示されている。なお、比較例Eの方法により接合したウェーハ1,2における不良率は図3に示していないが、比較例Eの方法により接合したウェーハ1,2における不良率は、比較例Bの方法により接合したウェーハ1,2における不良率と同等の値となった。
【0031】
同図から明らかなように、本参考例の装置を用い、前記接合方法を用いてウェーハ1,2の接合を行なうと、前記不良率をほぼ零(5%以下)に近づけることができ、各比較例に比べて不良率を格段に小さくすることができることが確認された。
【0032】
なお、図3に示す結果は、ウェーハ1,2の厚みや大きさを様々に変えて実験を行なった結果を示している。また、表1と図3を参照すると、ウェーハ1,2の中央部から接合を開始する場合に比べればウェーハ1,2の周辺部から接合を開始した方がボイドを抑制でき、押圧部材8を弾性力のあるものにより形成した場合に比べると押圧部材8を弾性力の無いものにより形成した方がボイドを抑制できることが分かる。
【0033】
本参考例によれば、オリエンテーションフラット3,4形成領域の1ヶ所を、先端9が点接触押圧部と成した押圧部材8によって略点接触で押圧し、オリエンテーションフラット3,4形成領域の1ヶ所から発生させる押圧力の波をオリエンテーションフラット3,4形成領域の反対側に伝達させていってウェーハ1,2を接合することにより、上記結果から明らかなように、ウェーハ1,2にボイドが発生することを確実に抑制できる。
【0034】
また、本参考例によれば、対のウェーハ1,2の被接合面1A,2A同士を対向させた状態で、先ずウェーハ1,2のオリエンテーションフラット3,4同士のみを位置合わせして接触させた後、ウェーハ1,2のオリエンテーションフラット3,4形成領域側から残りの領域を他端側に向けて順に接触させてウェーハ1,2の対向面同士を接合するために、図5の(c)に示した方法のように、斜めの支持台30にウェーハ1,2を重ねて支持する場合のようにウェーハ1,2の被接合面1A,2Aを傷つけることもない。
【0035】
さらに、本参考例によれば、押圧部材挿入通路7に挿入する押圧部材8を押圧部材挿入通路7に沿って移動させるといった容易な動作によって、ウェーハ1,2のオリエンテーションフラット3,4形成領域の1ヶ所をウェーハ1,2の対向面を挟む両側から押圧してウェーハ1,2の接合を行なうものであるため、作業に熟練を要することなく、非常に容易にウェーハ1,2の接合を行なうことができる。
【0036】
図4の(a)には、本発明に係る貼り合せSOIウェーハの接合装置の実施形態例が、この装置によって接合される第1のウェーハ1の配置状態でブロック図により示されており、同図の(b)〜(d)には、この装置を用いて行われる貼り合せSOIウェーハの接合工程図が示されている。
【0037】
同図の(a)に示されるように、本実施形態例の接合装置は、ウェーハ配置部17と、錐体部材配置手段13と、錐体部材移動手段14と、ウェーハ配置手段15と、ウェーハ押圧手段12を有しており、ウェーハ押圧手段12にはウェーハ1,2のオリエンテーションフラット3,4形成領域の1ヶ所を押圧する押圧手段8が接続されている。
【0038】
ウェーハ配置部17は、接合されるウェーハ1,2を配置する領域であり、本実施形態例では、ウェーハ配置部17のウェーハ配置面は平坦面と成している。また、ウェーハ配置部17には、ウェーハ1,2のオリエンテーションフラット3,4を位置決めするための位置決め部(図示せず)が形成されている。
【0039】
錐体部材配置手段13は、ウェーハ配置部17に被接合面1Aを上側にして配置される第1のウェーハ1のウェーハ外周部上に、錐体部材16の先端側を第1のウェーハ1の中央部側に向けて、少なくともオリエンテーションフラット3形成領域を含む3ヶ所に配置するものであり、本実施形態例では、錐体部材配置手段13は、ウェーハ1のベベル部(ウェーハ外周部であり、半導体素子の実装などが行われない部分)のA,B,Cの3ヶ所位置に三角錐の錐体部材16を配置するように構成されている。なお、錐体部材配置手段13は、錐体部材16を介してウェーハ1の上側にウェーハ2を配置したときに、ウェーハ1の被接合面1Aとウェーハ2の被接合面2Aとが略平行になるように、各錐体部材16を配置する。
【0040】
ウェーハ配置手段15は、図4の(b)に示すように、第2のウェーハ2を配置するものである。すなわち、ウェーハ配置手段15は、第1のウェーハ1の上側に錐体部材16を介し、被接合面2Aを下側にし、かつ、第1のウェーハ1とオリエンテーションフラット3,4同士を位置合わせした状態で第2のウェーハ2を配置する。なお、ウェーハ配置手段15は、第2のウェーハ2の被接合面2Aと反対側の面を真空吸着した状態で、第1のウェーハ1の上側に搬送し、第1のウェーハ1の上側に配置した後に前記真空吸着を解除する。
【0041】
錐体部材移動手段14は、同図の(c)に示すように、オリエンテーションフラット3,4形成領域に設けられた錐体部材16(同図の(a)のAの位置に設けられた錐体部材16)をウェーハ1,2の外部に移動させることにより、第1のウェーハ1と第2のウェーハ2のオリエンテーションフラット3,4を接触させた後に、同図の(d)に示すように、残りの錐体部材16(同図の(a)のB,Cの位置に設けられた錐体部材16)をウェーハ1,2の外部に移動させることにより第1のウェーハ1と第2のウェーハ2とを重ね合わせ接触させる。
【0042】
ウェーハ押圧手段12は、重ね合わされた第1と第2のウェーハ1,2のオリエンテーションフラット3,4形成領域の1ヶ所を押圧するものであり、同図の(d)に示すように、第2のウェーハ2の上側から、押圧部材8によって、ウェーハ1,2のオリエンテーションフラット3,4形成領域の1ヶ所を押圧する。なお、本実施形態例でも、押圧部材8は、上記参考例に設けられる押圧部材8と同様の構成と成しており、押圧部材8の先端9は点接触押圧部と成している。
【0043】
本実施形態例は以上のように構成されており、次に、本実施形態例の装置を用いた貼り合せSOIウェーハの接合方法について説明する。まず、図4の(a)に示すように、適宜の手段によって、被接合面1Aを上側にしてウェーハ1をウェーハ配置部17に配置する。このとき、ウェーハ配置部17に形成されている前記位置決め部(図示せず)に基づいてウェーハ1のオリエンテーションフラット3の位置決めをする。その後、錐体部材配置手段13によって、ウェーハ1のベベル部のA,B,Cの位置に錐体部材16を、その先端側がウェーハ1の中央部側に向くようにして配置する。
【0044】
次に、同図の(b)に示すように、ウェーハ配置手段15によって、第1のウェーハ1の上側に、錐体部材16を介し被接合面2Aを下側にして第2のウェーハ2を配置する。このとき、ウェーハ配置部17に形成されている前記位置決め部(図示せず)に基づいてウェーハ2のオリエンテーションフラット4の位置決めをすることにより、第1と第2のウェーハ1,2のオリエンテーションフラット3,4同士を位置合わせする。
【0045】
次に、同図の(c)に示すように、オリエンテーションフラット3,4形成領域に設けられた錐体部材16をウェーハ1,2の外部に移動させることによりウェーハ1とウェーハ2のオリエンテーションフラット3,4を接触させた後に、同図の(d)に示すように、残りの錐体部材16をウェーハ1,2の外部に移動させることによりウェーハ1,2を重ね合わせ、ウェーハ押圧手段12により、ウェーハ1,2のオリエンテーションフラット3,4形成領域の1ヶ所を押圧部材8の先端9によって略点接触で押圧する。
【0046】
本実施形態例によれば、上記参考例と同様に、オリエンテーションフラット3,4形成領域の1ヶ所を、先端9が点接触押圧部と成した押圧部材8によって略点接触で押圧し、オリエンテーションフラット3,4形成領域の1ヶ所から発生させる押圧力の波をオリエンテーションフラット3,4形成領域の反対側に伝達させていってウェーハ1,2を接合することにより、上記参考例と同様に、容易な操作によって、ウェーハ1,2にボイドが発生することを確実に抑制できる。
【0047】
また、本実施形態例では、上記参考例と異なり、ウェーハ1,2を重ね合わせてから接合するが、ウェーハ1,2をウェーハ配置部17に水平に配置するために、図5の(c)に示したように、斜めの支持台30にウェーハ1,2を重ね合わせて支持する場合と異なり、ウェーハ1,2の被接合面1A,2Aを傷つけることもなく、上記参考例と同様の効果を奏することができる。
【0048】
なお、本発明は上記実施形態例に限定されることはなく、様々な実施の態様を採り得る。また、上記参考例に関しても上記以外の様々な実施の態様を採り得る。例えば、上記参考例では、押圧部材8を手動によってウェーハ挿入凹部5側に移動するようにしたが、貼り合せSOIウェーハの接合装置は、図1の(c)の鎖線に示すように、押圧部材挿入通路7に沿って押圧部材8をウェーハ挿入凹部5側へ移動させることによって対のウェーハ1,2の対向面を挟む両側からウェーハ1,2を押圧するウェーハ押圧手段12を設け、このウェーハ押圧手段によって、自動的に押圧部材8を移動させてウェーハ1,2の接合を行なうようにしてもよい。なお、ウェーハ押圧手段12は、例えばエアシリンダーなどを設けて構成される。
【0049】
また、上記実施形態例では、ウェーハ配置部17は平坦面を有していたが、図4の(d)に示すように、ウェーハ配置部17に先端が点接触押圧部と成した突起部18を設けてもよい。この突起部18を、押圧部材8によって押圧する位置の反対側に設けておけば、上記実施形態例の装置を用いて、ウェーハ1,2のオリエンテーションフラット3,4形成領域の1ヶ所をウェーハ1,2の対向面を挟む両側から略点接触で押圧してウェーハ1,2を接合することができる。
【0050】
さらに、上記実施形態例では、錐体部材16を三角錐の部材としたが、錐体部材16は必ずしも三角錐の部材とするとは限らず、他の多角錐部材としてもよいし、円錐の部材としてもよい。
【0051】
さらに、上記実施形態例では、錐体部材16をウェーハ1の外周部の3ヶ所に設けたが、錐体部材16をウェーハ1の外周部の4ヶ所以上に設けてもよい。この場合も、錐体部材16をオリエンテーションフラット形成領域とそれ以外の領域とに設け、錐体部材16を介してウェーハ1の上側にウェーハ2を設けたときに、ウェーハ1の被接合面1Aとウェーハ2の被接合面2Aとが略平行になるように配置する。
【0052】
さらに、上記実施形態例では、図2の(b)に示したように、対のウェーハ1,2のオリエンテーションフラット3,4形成領域の中央部を押圧するようにしたが、オリエンテーションフラット3,4の形成領域の1ヶ所であれば、同図の(c)のAで示す領域(オリエンテーションフラット3,4から10mm程度内側までの領域)のいずれの部位を押圧するようにしてもよい。
【0053】
なお、本発明はオリエンテーションフラットを形成しているウェーハに関して開示しているものではあるが、オリエンテーションフラットに代わるたとえばノッチ等が形成されたウェーハに関しても、ノッチ形成領域の1ケ所を点接触押圧で開始することにより同様の効果は期待できる。すなわち、ウェーハ中心に対して非対称形状を形成している部位は、貼合わせの際の押圧力の波が伝播に伴い干渉作用を起こしやすく、そこでのボイドの発生が充分予測されるからである。
【0054】
【発明の効果】
本発明の貼り合せSOIウェーハの接合装置によれば、オリエンテーションフラット形成領域の1ヶ所を先端が点接触押圧部と成した押圧部材によって略点接触で押圧し、オリエンテーションフラット形成領域の1ヶ所から発生させる押圧力の波をオリエンテーションフラット形成領域の反対側に伝達させていってウェーハを接合するため、非常に容易に、ボイドの発生を抑制することができるし、接合によってウェーハの被接合面を傷つけることもない。
【0055】
さらに、対のウェーハの被接合面同士を対向させた状態で先ずウェーハのオリエンテーションフラット同士のみを位置合わせして接触させた後、この位置合わせされたオリエンテーションフラット形成領域の1ヶ所を押圧する押圧部材の押圧力によって前記対のウェーハのオリエンテーションフラット形成領域側から残りの領域を他端側に向けて順に接触させてウェーハの対向面同士を接合する構成であるので、より一層ボイド発生抑制効果を発揮することができる。
【0056】
また、本発明の貼り合せSOIウェーハの接合装置によれば、非常に簡単な装置構成で、上記効果を奏することができる優れた装置とすることができる。
【図面の簡単な説明】
【図1】 貼り合せSOIウェーハの接合装置の参考例を断面図により示す要部構成図である。
【図2】 参考例および本実施形態例に適用される押圧部材先端形状例(a)とウェーハの押圧部位(b)、(c)をそれぞれ示す説明図である。
【図3】 参考例に係る貼り合せSOIウェーハの接合方法によりウェーハを接合したときの不良率を従来の貼り合せSOIウェーハの接合方法(比較例)によりウェーハを接合したときの不良率と比較して示すグラフである。
【図4】 本発明に係る貼り合せSOIウェーハの接合装置の実施形態例の要部構成と、この装置を用いた貼り合せSOIウェーハの接合工程図である。
【図5】 従来の貼り合せSOIウェーハの接合方法を示す説明図である。
【図6】 従来の貼り合せSOIウェーハの接合方法を用いた場合のウェーハの接合態様と、接合態様によってボイドが発生し易い部位を模式的に示した説明図である。
【符号の説明】
1,2 ウェーハ
1A,2A 被接合面
3,4 オリエンテーションフラット
5 ウェーハ挿入凹部
6 側壁
7 押圧部材挿入通路
8 押圧部材
9 先端
11 保持台
12 ウェーハ押圧手段
13 錐体部材配置手段
14 錐体部材移動手段
15 ウェーハ配置手段
16 錐体部材[0001]
BACKGROUND OF THE INVENTION
In the present invention, for example, a bonded SOI wafer that bonds and bonds a pair of wafers such as a base wafer and an active wafer is bonded. Combination Is related to the device
[0002]
[Prior art]
Conventionally, bonding of a bonded SOI (Silicon On Insulation) wafer in which semiconductor wafers formed of silicon are bonded together or bonded via an insulator is performed, and the bonded bonded SOI wafer is It is applied to semiconductor substrates.
[0003]
A bonded SOI wafer is generally formed by bonding a base wafer and an active wafer. If voids (unbonded portions) due to bubbles remain at the bonded portion of the bonded SOI wafer, the bonded SOI wafer is Since it cannot be applied to uses such as a semiconductor substrate, it is desired to bond bonded SOI wafers without generating voids.
[0004]
Thus, various methods have been proposed as bonding SOI wafer bonding methods that suppress the generation of voids, for example, as shown in FIGS. The one shown in (a) of the figure is described in Japanese Patent Application Laid-Open No. 8-51050, where the
[0005]
The one shown in (b) of the figure is described in Japanese Patent Publication No. 2846994, and the bonded surfaces of the two
[0006]
The one shown in (c) of the figure is described in Japanese Patent Application Laid-Open No. 9-97755, and the surface to be joined 1A is placed on the
[0007]
(D) in FIG. 6 is described in Japanese Patent Application Laid-Open No. 8-69952, in which the wafer 1 is fixed to the support table 30 and the orientation flat (OF) 4 vicinity of the
[0008]
[Problems to be solved by the invention]
However, when the present inventors actually joined the
[0009]
Further, in the method of bonding from one end side to the other end side of the
[0010]
Furthermore, even when joining is performed from the formation region side of the
[0011]
As described above, in the conventional bonded SOI wafer bonding method, it is not possible to suppress the occurrence of voids particularly in the
[0012]
The present invention has been made to solve the above-described conventional problems, and the purpose thereof is to prevent the occurrence of scratches on the bonded surfaces of the wafers to be bonded, and to easily bond the voids without fail. Of bonded SOI wafer that can suppress Combination Is to provide a place.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has the following configuration as means for solving the problems. That is, Book The invention A wafer placement portion, and a plurality of locations on the wafer outer peripheral portion of the first wafer placed on the wafer placement portion with the surface to be bonded facing upward, with the tip side of the cone member facing the center portion side of the first wafer Cone member arrangement means arranged at three locations including at least an orientation flat forming region, a surface to be joined with the cone member on the upper side of the first wafer, and the first wafer and the orientation flat The wafer placement means for placing the second wafer in a state in which they are aligned with each other, the cone member, and first the cone member arranged in the orientation flat forming region is first moved to the outside to move the first and second After the first wafer and the orientation flat are brought into contact with each other, the remaining cone members are moved to the outside of the wafer to move the first wafer and the first flat. Of the first and second wafers in which all the pyramid members are moved to the outside and the surfaces to be joined are overlapped with each other. There is a wafer pressing means that presses from one side of the orientation flat forming area from the orientation flat to the inner side of the 10 mm from the outside of the wafer by a substantially point contact with a pressing member whose pressing tip forms a point contact pressing part. This is a means to solve the problem.
[0014]
As described above, the inventor of the present invention pays attention to the fact that voids are likely to be generated in the orientation flat portion of the wafer when the conventional bonding SOI wafer bonding method is used. It was thought that the occurrence of voids in the orientation flat part could be suppressed by using these locations.
[0015]
That is, when at least one part of the wafer is brought into contact with the bonded surfaces of the pair of wafers facing each other and the wafer is pressed by the pressing member, the pressing force by the pressing member is transmitted and bonding proceeds. Compared to the case where the wave of pressure transmission hits the edge of the arc-shaped wafer, when it hits the linear orientation flat part almost perpendicularly, it is difficult for air to escape, so it seems that voids are likely to occur. The inventors thought that it would be easier to suppress the generation of voids in the orientation flat portion by pressing one location in the orientation flat formation region and transmitting the pressing force from the orientation flat formation region.
[0016]
In addition, as in the conventional method, when the pressing member is formed of an elastic body, or when the tip of the pressing member is formed in a wide area, the pressing member presses the wafer in surface contact, For example, as shown in FIG. 6C, the wave of the pressure transmission is transmitted from a plurality of locations, and the wave of the wave of the transmission of the pressure is collided. By considering that interference may occur and voids are generated, it is possible to suppress voids by pressing one point of the orientation flat forming region with approximately point contact by a pressing member whose tip is a point contact pressing part. I thought.
[0017]
Based on such an idea, the present inventor made approximately one point contact of the orientation flat forming region of the wafer aligned with the bonded surfaces facing each other by a pressing member whose tip is a point contact pressing portion. Considering a method of bonding bonded SOI wafers by pressing, and examining the defect rate when wafers were bonded by this method, the defect rate was able to approach nearly zero (5% or less).
[0018]
The defect rate is the ratio of defective wafers to the total number of bonded wafers, and any one of the bonded wafers with voids was determined as defective. This defect rate is affected by particles being bonded (such as dust adhering to the bonded surface of the wafer). If the present invention is applied under the condition that the particles are completely removed, the defect rate is reduced to zero. The inventor believes that this can be achieved.
[0019]
Bonding SOI wafers of the present invention apparatus Based on the above-mentioned experimental study by the inventors, one of the orientation flat forming regions is pressed at a substantially point contact by a pressing member whose tip is a point contact pressing portion, and a pressing generated from one of the orientation flat forming regions is performed. Since this is a method of joining the wafer by transmitting the pressure wave to the opposite side of the orientation flat forming region, it is possible to suppress the generation of voids.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, For convenience of explanation, a reference example is first described before the description of the embodiment. Reference examples and In the description of the present embodiment, the same reference numerals are assigned to the same name portions as those in the conventional example, and the duplicate description is omitted. FIG. 1 shows an example of a bonding SOI wafer bonding apparatus according to the present invention. reference The main configuration and operation of the example are shown by a bonding process diagram of a bonded SOI wafer performed using this apparatus.
[0021]
Book reference As shown in the figure, the apparatus of the example has a holding table 11 having a
[0022]
The holding table 11 is formed with a pair of pressing
[0023]
The
[0024]
Book reference In the apparatus of the example, the pressing
[0025]
First, as shown in FIG. 1 (a), the
[0026]
Next, in this state, as shown in FIG. 5B, the
[0027]
Then, by further moving the
[0028]
The present inventor found that the bonded wafer was bonded and bonded by the bonded SOI wafer bonding method shown in Table 1 with respect to the void generation state and the defect rate when the bonded SOI wafer was bonded by the above method. It was examined in comparison with the occurrence of voids and the defect rate. In addition, the bonding method of the bonded SOI wafer of each comparative example shown in Table 1 is a method determined based on the conventional bonding method of bonded SOI wafer, and Table 1 shows each bonded SOI wafer bonding method. And the occurrence of voids.
[0029]
[Table 1]
[0030]
In addition, the defect rate is the ratio of the defective wafer to the total number of bonded wafers, and the bonded surfaces of the
[0031]
As is clear from the figure, the book reference When the
[0032]
The results shown in FIG. 3 show the results of experiments performed by changing the thicknesses and sizes of the
[0033]
Book reference According to the example, one portion of the
[0034]
Also book reference According to the example, with the bonded
[0035]
In addition, book reference According to the example, one portion of the
[0036]
FIG. 4A shows a bonded SOI wafer bonding apparatus according to the present invention. The fruit An example of the embodiment is shown by a block diagram in the arrangement state of the first wafer 1 bonded by this apparatus, and (b) to (d) in FIG. A bonding process diagram of an SOI wafer is shown.
[0037]
As shown in (a) of the figure, Real The bonding apparatus according to the embodiment includes a
[0038]
The
[0039]
The cone member placement means 13 is arranged on the wafer outer peripheral portion of the first wafer 1 placed on the
[0040]
The wafer placement means 15 places the
[0041]
As shown in (c) of the figure, the cone member moving means 14 is provided with a
[0042]
The wafer pressing means 12 presses one of the
[0043]
Real The embodiment is configured as described above. Next, a bonding SOI wafer bonding method using the apparatus of this embodiment will be described. First, as shown in FIG. 4A, the wafer 1 is placed on the
[0044]
Next, as shown in (b) of the figure, the
[0045]
Next, as shown in FIG. 2C, the
[0046]
According to this embodiment, the above reference As in the example, one point in the
[0047]
Also, Real In the embodiment example, the above reference Unlike the example, the
[0048]
In addition, this invention is not limited to the said embodiment example, Various aspects can be taken. In addition, various embodiments other than the above can be adopted with respect to the reference example. For example, the above reference In the example, the pressing
[0049]
Also on Real In the embodiment, the
[0050]
Furthermore, in the above embodiment, the
[0051]
Furthermore, on Real In the embodiment, the
[0052]
Furthermore, on Real In the embodiment, as shown in FIG. 2B, the central portion of the
[0053]
In addition, although this invention is disclosed regarding the wafer which forms orientation flat, also about the wafer in which notch etc. were formed instead of orientation flat, one place of a notch formation area is started by point contact press. By doing so, the same effect can be expected. That is, the portion where the asymmetric shape is formed with respect to the center of the wafer is likely to cause an interference action with the propagation of the wave of the pressing force at the time of bonding, and the occurrence of voids therein is sufficiently predicted.
[0054]
【The invention's effect】
Bonding SOI wafers of the present invention apparatus According to the present invention, one point of the orientation flat forming region is pressed by a pressing member whose tip is a point contact pressing part in a substantially point contact, and a wave of pressing force generated from one point of the orientation flat forming region is generated. Therefore, the generation of voids can be suppressed very easily, and the bonded surface of the wafer is not damaged by the bonding.
[0055]
Further, in a state in which the bonded surfaces of the pair of wafers face each other, first, only the orientation flats of the wafers are aligned and brought into contact with each other, and then a pressing member that presses one position of the aligned orientation flat forming region A structure in which the facing surfaces of the pair of wafers are brought into contact with each other in order from the orientation flat forming region side of the pair of wafers toward the other end side by the pressing force of the pair of wafers. So A void generation suppressing effect can be further exhibited.
[0056]
Also, Of the present invention According to the bonded SOI wafer bonding device, the top configuration is very simple. Effect It can be set as the outstanding apparatus which can show a fruit.
[Brief description of the drawings]
[Figure 1] Pasted Of bonded SOI wafer bonding equipment reference It is a principal part block diagram which shows an example with sectional drawing.
[Figure 2] Reference example and this embodiment It is explanatory drawing which shows the press member front-end | tip shape example (a) applied to 1 and the press part (b) of a wafer, and (c), respectively.
[Fig. 3] Reference example 6 is a graph showing a defect rate when a wafer is bonded by a bonding method for bonded SOI wafers according to the present invention and a defect rate when a wafer is bonded by a bonding method (comparative example) of a conventional bonded SOI wafer.
FIG. 4 shows a bonding SOI wafer bonding apparatus according to the present invention. The fruit It is a principal part structure of the example of an embodiment, and a bonding process figure of a bonded SOI wafer using this device.
FIG. 5 is an explanatory view showing a conventional bonding method for a bonded SOI wafer.
FIG. 6 is an explanatory view schematically showing a wafer bonding mode and a portion where voids are likely to be generated depending on the bonding mode when a conventional bonded SOI wafer bonding method is used.
[Explanation of symbols]
1, 2 wafers
1A, 2A surface to be joined
3,4 Orientation flat
5 Wafer insertion recess
6 Side walls
7 Press member insertion passage
8 Pressing member
9 Tip
11 Holding stand
12 Wafer pressing means
13 Cone member arrangement means
14 Cone member moving means
15 Wafer placement means
16 Cone member
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26698199A JP4633874B2 (en) | 1999-09-21 | 1999-09-21 | Bonding SOI wafer bonding equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26698199A JP4633874B2 (en) | 1999-09-21 | 1999-09-21 | Bonding SOI wafer bonding equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001093787A JP2001093787A (en) | 2001-04-06 |
JP4633874B2 true JP4633874B2 (en) | 2011-02-16 |
Family
ID=17438406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26698199A Expired - Lifetime JP4633874B2 (en) | 1999-09-21 | 1999-09-21 | Bonding SOI wafer bonding equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4633874B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100511656B1 (en) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | Method of fabricating nano SOI wafer and nano SOI wafer fabricated by the same |
US7947570B2 (en) | 2008-01-16 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
FR2947380B1 (en) * | 2009-06-26 | 2012-12-14 | Soitec Silicon Insulator Technologies | METHOD OF COLLAGE BY MOLECULAR ADHESION. |
JP2011181632A (en) * | 2010-02-26 | 2011-09-15 | Tokyo Electron Ltd | Joining method, program, and computer recording medium |
JP5665599B2 (en) * | 2011-02-24 | 2015-02-04 | 株式会社東芝 | Semiconductor device and manufacturing method of semiconductor device |
JP2012191037A (en) * | 2011-03-11 | 2012-10-04 | Shibaura Mechatronics Corp | Substrate bonding apparatus and substrate bonding method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02267951A (en) * | 1989-04-07 | 1990-11-01 | Sony Corp | Manufacture of semiconductor substrate |
JPH06104411A (en) * | 1991-10-31 | 1994-04-15 | Sony Corp | Method for forming soi structure |
JPH1126334A (en) * | 1997-07-08 | 1999-01-29 | Sumitomo Metal Ind Ltd | Manufacturing adhered board and jig therefor |
-
1999
- 1999-09-21 JP JP26698199A patent/JP4633874B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02267951A (en) * | 1989-04-07 | 1990-11-01 | Sony Corp | Manufacture of semiconductor substrate |
JPH06104411A (en) * | 1991-10-31 | 1994-04-15 | Sony Corp | Method for forming soi structure |
JPH1126334A (en) * | 1997-07-08 | 1999-01-29 | Sumitomo Metal Ind Ltd | Manufacturing adhered board and jig therefor |
Also Published As
Publication number | Publication date |
---|---|
JP2001093787A (en) | 2001-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI428971B (en) | Method and apparatus for breaking workpiece, scribing and breaking method, and scribing apparatus with breaking function | |
TWI335051B (en) | ||
TW200539302A (en) | Peeling device for chip detachment | |
US6419143B2 (en) | Utilize ultrasonic energy to reduce the initial contact forces in known-good-die or permanent contact systems | |
JPH0744135B2 (en) | Bonding method and bonding device for semiconductor substrate | |
JP4633874B2 (en) | Bonding SOI wafer bonding equipment | |
WO2004038779A1 (en) | Expansion method and device | |
JPH0766093A (en) | Method and apparatus for laminating semiconductor wafers | |
JPS6271215A (en) | Wafer jointing apparatus | |
JPS61145839A (en) | Semiconductor wafer bonding method and bonding jig | |
WO2008041273A1 (en) | Method of pickup and pickup apparatus | |
JP2010034445A (en) | Automatic wafer bonding device, and automatic wafer bonding method | |
JP3901862B2 (en) | Wafer bonding method | |
JP3767812B2 (en) | Electronic component manufacturing apparatus and electronic component manufacturing method | |
JPH11135574A (en) | Collet for ultrasonic bonding and bonding method | |
JP2929949B2 (en) | How to combine wafers | |
JP2003258075A (en) | Tweezers for sandwiching silicon wafer | |
JP6379447B2 (en) | IC chip mounting method | |
JP3532320B2 (en) | Mirror wafer bonding method and apparatus | |
JP3635161B2 (en) | Micro ball array substrate and bump forming method | |
JP2004273900A (en) | Method for picking up semiconductor chip on sheet and pickup device used therefor | |
JPH1074767A (en) | Fine ball bump forming method and device | |
JPH11121495A (en) | Semiconductor device manufacture | |
JP3558923B2 (en) | Wire bonding method and heater plate used in the method | |
JPH05152549A (en) | Production of semiconductor element formation substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4633874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |