JP4632127B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP4632127B2 JP4632127B2 JP2005195969A JP2005195969A JP4632127B2 JP 4632127 B2 JP4632127 B2 JP 4632127B2 JP 2005195969 A JP2005195969 A JP 2005195969A JP 2005195969 A JP2005195969 A JP 2005195969A JP 4632127 B2 JP4632127 B2 JP 4632127B2
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- circuit
- display
- disposed
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Description
本発明は、表示装置に関し、特に、表示パネル上に複数の表示画素及びその周辺回路を備えた液晶表示装置に関する。 The present invention relates to a display device, and more particularly to a liquid crystal display device including a plurality of display pixels and peripheral circuits on a display panel.
近年、携帯電話やデジタルカメラ等の携帯型電子機器の普及に伴い、液晶表示装置の需要が益々高まっている。次に、従来例に係る液晶表示装置の概略について、図面を参照して説明する。図4は、この液晶表示装置の等価回路図である。なお、図4では、1つの表示パネル上の表示領域にマトリクス状に形成された複数の表示画素の中から、1つの表示画素10だけを示している。
In recent years, with the spread of portable electronic devices such as mobile phones and digital cameras, the demand for liquid crystal display devices is increasing. Next, an outline of a liquid crystal display device according to a conventional example will be described with reference to the drawings. FIG. 4 is an equivalent circuit diagram of the liquid crystal display device. In FIG. 4, only one
図4に示すように、ガラス基板等からなる表示パネル1P上で、行方向に延びた走査線11と列方向に延びたデータ線12の交差点の付近に、薄膜トランジスタ(TFT;Thin Film Transistor)である例えばNチャネル型の画素選択用TFT13が配置されている。この画素選択用TFT13のゲートは、走査線11に接続されており、そのソースは、データ線12に接続されている。走査線11には垂直駆動回路21から出力される画素選択信号Gが印加され、それに応じて画素選択用TFT13のオンまたはオフが制御される。データ線12には水平駆動回路22から表示信号Dが出力される。
As shown in FIG. 4, on a
画素選択用TFT13のドレインは、液晶層LCを挟む不図示の画素電極及び共通電極のうち、画素電極に接続されている。なお、この液晶層LCは誘電体として機能するためキャパシタとして表されている。また、画素選択用TFT13のドレインには、上記画素電極に印加される表示信号Dを一水平期間保持するための保持容量Csが接続されている。
The drain of the
なお、上記構成では、画素選択用TFT13のソースにデータ線12が接続され、そのドレインに画素電極が接続されているが、ソースに画素電極が接続され、ドレインにデータ線12が接続されてもよい。
In the above configuration, the
次に、上記液晶表示装置の動作について説明する。ハイレベルの画素選択信号Gが1水平期間にわたって走査線11に印加されると、画素選択用TFT13がオンする。すると、データ線12の出力された表示信号Dが画素選択用TFT13を通して保持容量Csによって保持されると共に、上記画素電極に印加される。そして、表示信号Dに応じて、1水平期間にわたって液晶層の電界が制御され、その電界に応じて液晶分子の配向が制御される。これにより、黒表示もしくは白表示の液晶表示が行われる。この動作を1フィールド期間にわたって、全ての行の表示画素10に対して行うことにより、表示領域の全体に所望の画像を表示することができる。
Next, the operation of the liquid crystal display device will be described. When the high-level pixel selection signal G is applied to the
上記表示パネル1Pは、例えば以下に示すようなレイアウトを有している。即ち、図5に示すように、表示パネル1P上に、走査線とデータ線を備えた複数の表示画素10が配置された表示領域10Aが配置されている。
The
表示領域10の周りには、表示パネル1Pの第1の辺E1に沿って、垂直駆動回路21が配置されている。また、その第1の辺E1と直交する表示パネル1Pの第2の辺E2に沿って、水平駆動回路22が配置されている。また、その第2の辺E2に沿って、水平駆動回路22よりも第2の辺E2に近い側に、制御回路30が配置されている。この制御回路は、垂直駆動回路21及び水平駆動回路22に、同期信号等の制御信号やその他の必要な電圧信号を供給する。
Around the
また、表示パネル1Pの第1の辺E1及びそれに対向する第3の辺E3に沿った制御回路30の両側の領域には、垂直駆動回路21及び制御回路30に接続された第1の入力回路141と、垂直駆動回路22及び制御回路30に接続された第2の入力回路142が配置されている。上記接続は、それぞれ、第1及び第2の配線151,152を介して行われる。
A first input circuit connected to the
これらの第1及び第2の入力回路141,142は、制御回路30から出力されて垂直駆動回路22及び制御回路30に入力される信号(制御信号等)に対して、所定の処理を行うものである。例えば、図示しないが、第1及び第2の入力回路141,142は、ダイオード回路のような静電保護回路、及び制御信号等の電圧を昇圧する昇圧回路の両者もしくはいずれか一方を含む。
These first and
なお、本願に関連する技術文献としては、以下の特許文献が挙げられる。
上記表示パネル1Pの第1の辺E1及びそれに対向する第3の辺E3に沿った制御回路30の両側の領域では、第1及び第2の入力回路141,142が配置されている。そのため、上記制御回路30の両側の領域が広がることになり、表示パネル1Pの額縁、即ち、表示領域以外の領域が広がってしまうという問題が生じていた。結果として、表示パネルのサイズが大きくなると共に、表示パネル全体に対する表示領域の占める面積の割合が小さくなっていた。
In areas on both sides of the
そこで本発明は、表示領域が配置されていない額縁の面積を極力小さく抑えた表示装置を提供する。 Therefore, the present invention provides a display device in which the area of a frame in which no display area is arranged is minimized.
本発明の表示装置は、上記課題に鑑みて為されたものであり、表示パネルにおいて、走査線とデータ線を備えた複数の表示画素が配置された表示領域と、表示パネルの第1の辺に沿って表示パネル上に配置され、走査線に画素選択信号を供給する垂直駆動回路と、第1の辺と直交する表示パネルの第2の辺に沿って表示パネル上に配置され、データ線に表示信号を供給する水平駆動回路と、上記第2の辺に沿って表示パネル上に配置され、垂直駆動回路及び水平駆動回路に制御信号を供給する制御回路と、上記第1及び第2の辺以外の表示パネルの辺に沿った領域のうち、表示領域のいずれかの辺に沿った表示パネル上の領域に配置された第1の入力回路と、上記第1の辺と対向する第3の辺、及び第2の辺と対向する第4の辺に沿って表示パネル上に配置され、垂直駆動回路、制御回路、及び第1の入力回路を互いに接続する第1の配線と、前記第1の辺に沿った前記表示パネル上の領域に配置された第2の入力回路と、前記表示パネル上に配置され、前記水平駆動回路、前記制御回路、及び前記第2の入力回路を接続する第2の配線と、を備えることを特徴とする。 The display device of the present invention has been made in view of the above problems, and in the display panel, a display area in which a plurality of display pixels including scanning lines and data lines are arranged, and a first side of the display panel disposed on the display panel along a vertical driving circuit for supplying a pixel selection signal to the scanning lines, disposed on the display panel along a second side of the display panel which is perpendicular to the first side, the data line A horizontal driving circuit for supplying a display signal to the display panel , a control circuit disposed on the display panel along the second side, for supplying a control signal to the vertical driving circuit and the horizontal driving circuit, and the first and second A first input circuit arranged in a region on the display panel along any side of the display region among regions along the side of the display panel other than the side, and a third facing the first side. sides, and displayed along the fourth side facing the second side Disposed on panel, the vertical drive circuit, control circuit, and the first wiring for connecting the first input circuit to each other, a second disposed on the region on the display panel along a first side And an input circuit and a second wiring which is disposed on the display panel and connects the horizontal drive circuit, the control circuit, and the second input circuit.
本発明によれば、表示パネルの額縁、即ち、表示領域以外の領域を極力狭くすることができる。これにより、表示パネルのサイズを極力小さく抑えることが可能となると共に、表示パネル全体に対する表示領域の占める面積の割合を極力大きくすることが可能となる。 According to the present invention, the frame of the display panel, that is, the area other than the display area can be made as narrow as possible. As a result, the size of the display panel can be kept as small as possible, and the ratio of the area occupied by the display area to the entire display panel can be maximized.
次に、本発明の第1の実施形態に係る液晶表示装置について図面を参照して説明する。図1は、本実施形態に係る液晶表示装置を示す平面図である。なお、図1では、図4及び図5に示した液晶表示装置と同様の構成要素については同一の符号を付して説明を行うものとする。 Next, a liquid crystal display device according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a plan view showing a liquid crystal display device according to the present embodiment. In FIG. 1, the same components as those of the liquid crystal display device shown in FIGS. 4 and 5 are denoted by the same reference numerals and described.
図1に示すように、液晶表示装置である表示パネル1Pの表示領域10Aには、図4の等価回路図に示したものと同様の複数の表示画素10がマトリクス状に配置されている。各表示画素10の走査線11及びデータ線12は、それぞれ垂直駆動回路21、水平駆動回路22に接続されている。
As shown in FIG. 1, a plurality of
ここで、垂直駆動回路21は、表示パネル1Pの第1の辺S1に沿って、表示領域10Aに近接して配置される。また、水平駆動回路22は、表示パネル1Pの第1の辺S1と直交する第2の辺S2に沿って、表示領域10Aに近接して配置される。
Here, the
また、表示パネル1Pの第2の辺S2に沿って、水平駆動回路22よりも第2の辺S2に近い領域に、図5に示したものと同様の制御回路30が配置されている。なお、この領域には、制御回路30に替わって、後でユーザーが制御回路を実装するためのFPC(Flexible Printed Circuit)が形成されていてもよい。
Further, a
そして、表示パネル1Pの第1の辺S1と対向する第3の辺S3に沿った領域のうち、表示領域10Aの辺に沿った領域に、第1の入力回路41が配置されている。この第1の入力回路41は、その配置位置と形成領域の形状以外は、図5に示した第1の入力回路141と同様である。
The
また、垂直駆動回路21と第1の入力回路41とを接続し、かつ制御回路30と第1の入力回路41とを接続する第1の配線51が、表示パネル1Pの第1の辺と対向する第3の辺S3、及び第2の辺S2と対向する第4の辺S4に沿って延びるように配置されている。この第1の配線51の本数は、第1の入力回路41の入出力信号の数に対応している。図1では、第1の配線51は2本である場合について示している。
The
また、表示パネル1Pの第1の辺S1に沿った領域のうち、制御回路30に隣接する領域には、図5に示した従来例の第2の入力回路142と同様の第2の入力回路42が形成されている。また、その領域には、水平駆動回路21、制御回路30、第2の入力回路42を接続する第2の配線52が配置されている。
Further, in the region along the first side S1 of the
上述したように、本実施形態の第1の入力回路41及び第1の配線51の配置によれば、表示パネル1Pの第1の辺S1と対向する第3の辺S3に沿った領域のうち制御回路30に隣接する領域を、空き領域とすることができる。その空き領域は、表示領域10Aが形成されない領域、即ち額縁に相当する領域である。従って、従来例にみられたような第1の入力回路141が配置された場合に比して、表示パネル1Pの額縁の面積を極力小さく抑えることが可能となる。これにより、表示パネル1Pのサイズを極力小さく抑えることが可能となると共に、表示パネル1P全体に対する表示領域10Aの占める面積の割合を極力大きくすることが可能となる。
As described above, according to the arrangement of the
なお、第1の実施形態と同様の効果を奏する他の実施例として、上記第1の入力回路41及び第1の配線51は、次のように配置されていてもよい。次に本発明の第2の実施形態に係る液晶表示装置について図面を参照して説明する。図2は、本実施形態に係る液晶表示装置を示す平面図である。図2に示すように、第1の実施形態と同様に、表示パネル1P上に、表示領域10A、垂直駆動回路21、水平駆動回路22、制御回路30、第2の入力回路42及び第2の配線52が配置されている。
Note that, as another example having the same effect as the first embodiment, the
本実施形態では、第1の実施形態とは異なり、第1の入力回路41は、表示パネル1Pの第2の辺S2と対向する第4の辺S4に沿った領域のうち、表示領域10Aの辺に沿った領域に配置されている。また、垂直駆動回路21と第1の入力回路41とを接続し、かつ制御回路30と第1の入力回路41とを接続する第1の配線51は、表示パネル1Pの第1の辺S1と対向する第3の辺S3、及び第2の辺S2と対向する第4の辺S4に沿って延びるように配置されている。本実施形態によっても、第1の実施形態と同様に額縁の面積を極力小さく抑えることが可能となる。
In the present embodiment, unlike the first embodiment, the
また、上記第1の入力回路41は、複数の箇所に形成されてもよい。次に、本発明の第3の実施形態に係る液晶表示装置について図面を参照して説明する。図3は、本実施形態に係る液晶表示装置を示す平面図である。図3に示すように、第1の実施形態と同様に、表示パネル1P上に、表示領域10A、垂直駆動回路21、水平駆動回路22、制御回路30、第2の入力回路42及び第2の配線52が配置されている。
The
本実施形態では、第1及び第2の実施形態とは異なり、表示パネル1P上に、複数の、例えば2つの第1の入力回路41A,41Bが配置されている。一方の第1の入力回路41Aは、表示パネル1Pの第1の辺S1と対向する第3の辺S3に沿った領域のうち、表示領域10Aの辺に沿った領域に配置されている。また、他方の第1の入力回路41Bは、表示パネル1Pの第2の辺S2と対向する第4の辺S4に沿った領域のうち、表示領域10Aの辺に沿った領域に配置されている。
In the present embodiment, unlike the first and second embodiments, a plurality of, for example, two
また、第1の配線51は、垂直駆動回路21、制御回路30、及び複数の第1の入力回路41A,41B、を互いに接続するように、表示パネル1Pの第1の辺S1と対向する第3の辺S3、及びその第2の辺S2と対向する第4の辺S4に沿って配置されている。本実施形態によっても、第1の実施形態と同様に表示パネル1Pの額縁の面積を極力小さく抑えることが可能となる。
The
1P 表示パネル 10 表示画素 10A 表示領域
11 走査線 12 データ線 13 画素選択用TFT
21 垂直駆動回路 22 水平駆動回路 30制御回路
41,141 第1の入力回路 42,142 第2の入力回路
51,151 第1の配線 52,152 第2の配線
Cs 保持容量 LC 液晶層
DESCRIPTION OF
Claims (6)
前記表示パネルの第1の辺に沿って前記表示パネル上に配置され、前記走査線に画素選択信号を供給する垂直駆動回路と、
前記第1の辺と直交する前記表示パネルの第2の辺に沿って前記表示パネル上に配置され、前記データ線に表示信号を供給する水平駆動回路と、
前記第2の辺に沿って前記表示パネル上に配置され、前記垂直駆動回路及び前記水平駆動回路に制御信号を供給する制御回路と、
前記第1及び第2の辺以外の前記表示パネルの辺に沿った領域のうち、前記表示領域のいずれかの辺に沿った前記表示パネル上の領域に配置された第1の入力回路と、
前記第1の辺と対向する第3の辺、及び前記第2の辺と対向する第4の辺に沿って前記表示パネル上に配置され、前記垂直駆動回路、前記制御回路、及び前記第1の入力回路を互いに接続する第1の配線と、
前記第1の辺に沿った前記表示パネル上の領域に配置された第2の入力回路と、
前記表示パネル上に配置され、前記水平駆動回路、前記制御回路、及び前記第2の入力回路を接続する第2の配線と、を備えることを特徴とする表示装置。 In the display panel, a display area in which a plurality of display pixels having scanning lines and data lines are arranged;
A vertical driving circuit disposed on the display panel along a first side of the display panel and supplying a pixel selection signal to the scanning line;
A horizontal drive circuit disposed on the display panel along a second side of the display panel orthogonal to the first side and supplying a display signal to the data line;
A control circuit disposed on the display panel along the second side and supplying a control signal to the vertical driving circuit and the horizontal driving circuit;
A first input circuit disposed in a region on the display panel along one of the sides of the display region among regions along the side of the display panel other than the first and second sides;
The vertical drive circuit, the control circuit, and the first circuit are disposed on the display panel along a third side that faces the first side and a fourth side that faces the second side. A first wiring for connecting the input circuits of each other;
A second input circuit disposed in a region on the display panel along the first side;
A display device comprising: a second wiring arranged on the display panel and connecting the horizontal driving circuit, the control circuit, and the second input circuit .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005195969A JP4632127B2 (en) | 2005-07-05 | 2005-07-05 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005195969A JP4632127B2 (en) | 2005-07-05 | 2005-07-05 | Display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007017490A JP2007017490A (en) | 2007-01-25 |
JP2007017490A5 JP2007017490A5 (en) | 2007-08-16 |
JP4632127B2 true JP4632127B2 (en) | 2011-02-16 |
Family
ID=37754741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005195969A Active JP4632127B2 (en) | 2005-07-05 | 2005-07-05 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4632127B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166334A (en) * | 1999-12-08 | 2001-06-22 | Seiko Epson Corp | Electrooptical device |
JP2001343945A (en) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | Planar display device |
JP2003167562A (en) * | 2001-12-04 | 2003-06-13 | Sony Corp | Display device and portable terminal device using the same |
JP2003347926A (en) * | 2002-05-30 | 2003-12-05 | Sony Corp | Level shift circuit, display apparatus, and mobile terminal |
JP2004004243A (en) * | 2002-05-31 | 2004-01-08 | Sony Corp | Display and portable terminal |
JP2004226786A (en) * | 2003-01-24 | 2004-08-12 | Sony Corp | Display device |
-
2005
- 2005-07-05 JP JP2005195969A patent/JP4632127B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166334A (en) * | 1999-12-08 | 2001-06-22 | Seiko Epson Corp | Electrooptical device |
JP2001343945A (en) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | Planar display device |
JP2003167562A (en) * | 2001-12-04 | 2003-06-13 | Sony Corp | Display device and portable terminal device using the same |
JP2003347926A (en) * | 2002-05-30 | 2003-12-05 | Sony Corp | Level shift circuit, display apparatus, and mobile terminal |
JP2004004243A (en) * | 2002-05-31 | 2004-01-08 | Sony Corp | Display and portable terminal |
JP2004226786A (en) * | 2003-01-24 | 2004-08-12 | Sony Corp | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP2007017490A (en) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106932979B (en) | Array substrate and display device comprising same | |
JP5114544B2 (en) | Display device | |
US9875699B2 (en) | Display device | |
JP5024110B2 (en) | Electro-optical device and electronic apparatus | |
US11300840B2 (en) | Display device | |
US10739894B2 (en) | Display device | |
US11609445B2 (en) | Display device | |
KR100531388B1 (en) | Display device | |
WO2018126684A1 (en) | Display substrate, display device and driving method | |
JP4542202B2 (en) | Display device | |
JP2007225760A (en) | Electrooptical device and electronic equipment equipped with the same | |
JP4541734B2 (en) | Display device | |
JP2006251322A (en) | Liquid crystal display device and electronic information apparatus | |
JP4632127B2 (en) | Display device | |
JP2004037956A (en) | Liquid crystal display and its drive circuit | |
US20060158408A1 (en) | Liquid crystal display device | |
KR102262709B1 (en) | Flat panel display device | |
JP4602385B2 (en) | Liquid crystal display | |
KR20060116104A (en) | Display device | |
JP2008064781A (en) | Display device | |
JP2010224154A (en) | Active matrix substrate and image display device | |
JP2007304387A (en) | Electro-optical device and electronic apparatus | |
KR20060130316A (en) | Driving circuit for display device and liquid crystal display device using the same | |
JP2010223998A (en) | Display device | |
JP2008185907A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101022 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4632127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |