KR20060130316A - Driving circuit for display device and liquid crystal display device using the same - Google Patents

Driving circuit for display device and liquid crystal display device using the same Download PDF

Info

Publication number
KR20060130316A
KR20060130316A KR1020050050921A KR20050050921A KR20060130316A KR 20060130316 A KR20060130316 A KR 20060130316A KR 1020050050921 A KR1020050050921 A KR 1020050050921A KR 20050050921 A KR20050050921 A KR 20050050921A KR 20060130316 A KR20060130316 A KR 20060130316A
Authority
KR
South Korea
Prior art keywords
signal
line
output signal
input
output
Prior art date
Application number
KR1020050050921A
Other languages
Korean (ko)
Inventor
김아름
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050050921A priority Critical patent/KR20060130316A/en
Publication of KR20060130316A publication Critical patent/KR20060130316A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Abstract

A driving circuit for a display device and an LCD using the same are provided to minimize the length of a signal line, thereby suppressing the distortion of signal due to the increase in a resistance of the signal line. An LCD comprises a plurality of wires and a plurality of drivers. Each driver includes first and second input lines(71,72), an IC(100), and first and second output lines(61,62). The first and second input lines, respectively, transmit first and second input signals for generating first and second output signals. The IC receives the first or second input signal to generate the first or second output signal. The first and second output lines, respectively, transmit the first and second output signals. At least one of the plurality of drivers is operated such that the first input signal is transmitted to the second input line and the first output signal is transmitted to the second output line.

Description

표시장치용 구동회로 및 이를 이용한 액정표시장치{Driving Circuit for Display Device and Liquid Crystal Display Device Using the Same} Driving circuit for display device and liquid crystal display device using the same {Driving Circuit for Display Device and Liquid Crystal Display Device Using the Same}

도 1a 및 도 1b는 종래 기술에 의한 액정표시장치 기판의 평면도, 1A and 1B are plan views of a liquid crystal display substrate according to the prior art;

도 2는 본 발명의 일 실시예에 따른 액정표시장치 기판의 평면도, 2 is a plan view of a liquid crystal display substrate according to an embodiment of the present invention;

도 3은 본 발명의 작동 원리를 설명하는 도면, 3 is a view for explaining the principle of operation of the present invention,

도 4는 본 발명의 다른 실시예에 따른 액정표시장치 기판의 평면도, 4 is a plan view of a liquid crystal display substrate according to another embodiment of the present invention;

도 5a 및 5b는 본 발명의 동작 과정을 설명하는 도면이다. 5A and 5B illustrate the operation of the present invention.

♧도면의 주요부분에 대한 부호의 설명♧♧ explanation of symbols for main parts of drawing

10 -- 기판 20 -- 게이트 라인10-Board 20-Gate Line

30 -- 데이터 라인 40,50 -- 구동회로30-data line 40, 50-drive circuit

61 -- 제1 출력라인 62 -- 제2 출력라인61-1st output line 62-2nd output line

71 -- 제1 입력라인 72 -- 제2 입력라인71-First Input Line 72-Second Input Line

90 -- 화소전극 100 -- 집적회로90-pixel electrode 100-integrated circuit

T : 박막 트랜지스터T: thin film transistor

본 발명은 평판표시장치에 관한 것으로, 보다 상세하게는 액정을 이용하는 액정표시장치에 관한 것이다. The present invention relates to a flat panel display, and more particularly, to a liquid crystal display using a liquid crystal.

최근 노트북 컴퓨터나 핸드폰과 같은 휴대용 전자 제품의 수요가 증가함에 따라서 두께가 두껍지 않고 가벼운 평판표시장치(FPD; Flat Panel Display)에 대한 요구가 증대되고 있다. 상기 평판표시장치 중 특히 액정표시장치(LCD; Liquid Crystal Display)는, 동일한 화면 크기를 갖는 다른 표시장치에 비하여 무게가 가볍고 부피가 작으며 작은 전력으로 동작하여 최근 널리 보급되고 있다. Recently, as the demand for portable electronic products such as notebook computers and mobile phones increases, the demand for a flat panel display (FPD) that is not thick and light is increasing. In particular, liquid crystal displays (LCDs) among the flat panel display devices have recently been widely used because they are lighter in weight, smaller in volume, and operate with smaller power than other display devices having the same screen size.

상기 액정표시장치는, 인가 전압에 따라 액체와 결정의 중간 상태 물질인 액정(liquid crystal)의 광투과도가 변화하는 특성을 이용하여, 입력되는 전기 신호를 시각 정보로 변화시켜 영상을 전달한다. 즉, 통상의 액정표시장치는 전극이 구비된 두 개의 기판과 상기 기판 사이에 주입되는 액정으로 구성되는데, 상기 두 개의 기판상의 전극에 각각 상이한 전압을 인가하여 상기 액정에 전계를 가하게 되고 이 때 액정 분자들의 배열이 변경되면서 광투과도가 변하게 된다. The liquid crystal display transmits an image by converting an input electrical signal into visual information by using a property in which light transmittance of a liquid crystal, which is an intermediate state material between a liquid and a crystal, changes according to an applied voltage. That is, a conventional liquid crystal display device is composed of two substrates provided with electrodes and liquid crystals injected between the substrates, and an electric field is applied to the liquid crystals by applying different voltages to the electrodes on the two substrates. As the arrangement of molecules changes, the light transmittance changes.

상기 두 개의 기판 중, 상측 기판에는 공통적으로 레퍼런스 전압이 인가되는 공통전극이 형성되는데 비해, 하측 기판에는 영역별로 화소가 형성되고 각 화소별로 상이한 데이터 전압이 인가되는 화소전극이 형성된다. 상기 하측 기판에 대해서는 도면을 참조하여 보다 상세하게 살펴보도록 한다. Among the two substrates, a common electrode to which a reference voltage is commonly applied is formed on an upper substrate, whereas pixels are formed on a lower substrate and a pixel electrode to which a different data voltage is applied to each pixel. The lower substrate will be described in more detail with reference to the accompanying drawings.

도 1a 및 도 1b는 종래 기술에 의한 액정표시장치 기판의 평면도이다. 1A and 1B are plan views of a liquid crystal display substrate according to the prior art.

도 1a를 참조하면, 기판(1)상에는 행 방향과 열 방향의 매트릭스 형태로 배선(2,3)이 형성된다. 통상 배선(2,3) 중 열 방향 배선(2)은 데이터 라인(3)에 해당 되며 행 방향 배선(3)은 게이트 라인(2)에 해당된다. 여기서 게이트 라인(2)과 데이터 라인(3)이 행과 열 방향으로 교차하면서 구분되는 영역이 화소 영역에 해당하며, 각 화소 영역에는 박막 트랜지스터(T)와 화소전극(9)이 구비된다. 게이트 라인(2)은 박막 트랜지스터(T)의 게이트 전극에 연결되며 게이트 라인(2)으로 게이트 신호가 전송되면 박막 트랜지스터(T)가 턴온된다. 데이터 라인(3)은 박막 트랜지스터(T)의 소오스 전극에 연결되며 데이터 라인(3)으로 소오스 신호가 전송되면 박막 트랜지스터(T)의 소오스/드레인 전극을 통하여 화소전극(9)에 전압이 인가된다. Referring to FIG. 1A, wirings 2 and 3 are formed on a substrate 1 in a matrix form in a row direction and a column direction. Among the wirings 2 and 3, the column direction wiring 2 corresponds to the data line 3, and the row direction wiring 3 corresponds to the gate line 2. In this case, a region in which the gate line 2 and the data line 3 intersect each other in the row and column directions corresponds to a pixel region, and each pixel region includes a thin film transistor T and a pixel electrode 9. The gate line 2 is connected to the gate electrode of the thin film transistor T, and when the gate signal is transmitted to the gate line 2, the thin film transistor T is turned on. The data line 3 is connected to the source electrode of the thin film transistor T. When a source signal is transmitted to the data line 3, a voltage is applied to the pixel electrode 9 through the source / drain electrode of the thin film transistor T. .

게이트 라인(2)과 데이터 라인(3)에 전송되는 신호는 각각 게이트 구동회로(5)와 소오스 구동회로(4)에서 발생된다. 소오스 구동회로(4)와 게이트 구동회로(5)는 다수의 구동부(4a,4b,5a)로 이루어지며, 각 구동부(4a,4b,5a)는 내부에 집적회로가 설치되어 있고 외부로부터 화상 정보 등을 입력받아 필요한 신호를 생성한다. 도 1a에 도시된 바와 같이, 단일의 구동부(4a,4b,5a)가 복수의 배선(2,3)에 대한 신호를 생성한다. 이 때 발생한 신호는 신호라인(6,8)을 경유하여 게이트 라인(2)과 데이터 라인(3)으로 전송된다. 그런데 구동부(4a,4b,5a)와 관련하여 다음과 같은 문제가 있다. The signals transmitted to the gate line 2 and the data line 3 are generated in the gate driving circuit 5 and the source driving circuit 4, respectively. The source driving circuit 4 and the gate driving circuit 5 are composed of a plurality of driving units 4a, 4b, and 5a. Each driving unit 4a, 4b, 5a has an integrated circuit therein and image information from the outside. It receives the light and generates the necessary signal. As shown in Fig. 1A, a single driver 4a, 4b, 5a generates a signal for a plurality of wirings 2,3. The signal generated at this time is transmitted to the gate line 2 and the data line 3 via the signal lines 6 and 8. However, there are the following problems with respect to the driving units 4a, 4b, and 5a.

도 1b는 종래 기술의 문제점을 설명하는 도면이다. 1B is a diagram illustrating a problem of the prior art.

도 1b의 기판은 도 1a에 비해 해상도는 동일하지만 기판(1)의 크기가 증가된 경우를 도시한 것이다. 위와 같이 동일 해상도를 유지하면서 화면이 증가되는 경우는 최근 각종 표시장치가 대형화되면서 빈번하게 발생되고 있다. 도 1b를 참조하면, 기판(1)의 크기가 증가하면서 게이트 라인(2)간 간격 및 데이터 라인(3)간 간 격이 증가(W<W')하였음을 알 수 있다. 도 1b에 도시된 바와 같이, 기판(1)이 커지면서 데이터 라인(3)간 간격이 증가하더라도 소오스 구동부(4a,4b)의 크기는 그대로이다. 이는 게이트 구동부(5a)에 대해서도 마찬가지이나, 설명의 편의상 소오스 구동부(4a,4b)에 관련된 사항만을 검토한다. 소오스 구동부(4a,4b)에 포함된 집적회로가 통상적으로 그 크기가 표준화되어 있고 또한 재료의 원가 문제 등으로 인하여 그 크기를 변경하기가 용이하지 않기 때문이다. 결국 소오스 구동부(4a,4b)의 크기는 동일하되 소오스 구동부(4a,4b)에 연결된 데이터 라인(3)의 간격이 증가하면, 소오스 구동부(4a,4b)와 데이터 라인(3)을 연결하는 신호라인(6)의 길이가 증가한다. The substrate of FIG. 1B has the same resolution as that of FIG. 1A, but shows an increase in the size of the substrate 1. As the screen is increased while maintaining the same resolution as described above, various display devices have recently increased in size. Referring to FIG. 1B, it can be seen that as the size of the substrate 1 increases, the distance between the gate lines 2 and the distance between the data lines 3 increase (W <W '). As shown in FIG. 1B, even when the distance between the data lines 3 increases as the substrate 1 increases, the sizes of the source drivers 4a and 4b remain the same. The same applies to the gate driver 5a, but for convenience of explanation, only the matters related to the source drivers 4a and 4b are examined. This is because the integrated circuits included in the source drivers 4a and 4b are usually standardized in size, and are not easily changed in size due to the cost of materials. As a result, when the source drivers 4a and 4b have the same size but the interval between the data lines 3 connected to the source drivers 4a and 4b increases, a signal connecting the source drivers 4a and 4b to the data lines 3 is increased. The length of the line 6 is increased.

위와 같이 신호라인(6)의 길이가 증가하면, 해당 신호라인(6)의 길이에 비례하여 신호라인(6)의 저항값이 증가한다. 저항이 증가하면, 해당 배선(2,3)을 따라 전달되는 신호값이 감소한다. 구체적으로 소오스 구동부(4a,4b)에 연결되는 데이터 라인(3) 중 소오스 구동부(4a,4b)와 가장 멀리 떨어져 있는 데이터 라인(3)에서의 저항 증가가 현저하여, 상이한 소오스 구동부(4a,4b)에 연결된 데이터 라인(3)의 경계가 되는 영역(도 1b 빗금친 부분)에서는 화면이 어둡게 나타날 수 있다. As the length of the signal line 6 increases as described above, the resistance value of the signal line 6 increases in proportion to the length of the corresponding signal line 6. As the resistance increases, the signal value transmitted along the corresponding wirings 2 and 3 decreases. Specifically, among the data lines 3 connected to the source drivers 4a and 4b, the resistance increase in the data line 3 farthest from the source drivers 4a and 4b is remarkable, so that different source drivers 4a and 4b are different. ), The screen may appear dark in an area (hatched portion of FIG. 1B) connected to the boundary of the data line 3.

위와 같은 문제는 게이트 라인(2)과 게이트 구동부(5a)에 대해서도 동일하게 발생된다. The same problem as above occurs for the gate line 2 and the gate driver 5a.

본 발명은 상기한 사정을 감안한 것으로, 본 발명이 이루고자 하는 기술적 과제는 배선의 간격이 증가하는 경우에도 구동부와 배선을 잇는 신호라인의 저항값 을 유지할 수 있는 표시장치용 구동회로 및 이를 이용한 액정표시장치를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a driving circuit for a display device capable of maintaining a resistance value of a signal line connecting a driver and a wiring even when the wiring interval increases, and a liquid crystal display using the same. To provide a device.

상기한 기술적 과제를 달성하기 위하여 본 발명은 표시장치용 구동회로를 제공한다. 본 발명의 표시장치용 구동회로는; 기판상에 일방향으로 배열된 복수의 배선에 연결되며, 제1 출력신호 및 제2 출력신호를 포함하는 출력신호를 발생하여 상기 배선으로 전달하는 복수의 구동부를 포함하고; 상기 구동부는, 상기 제1 출력신호 발생에 필요한 제1 입력신호를 전송하는 제1 입력라인과 상기 제2 출력신호 발생에 필요한 제2 입력신호를 전송하는 제2 입력라인, 상기 제1 입력신호 또는 제2 입력신호를 전송받아 각각 제1 출력신호 또는 제2 출력신호를 발생하는 집적회로, 상기 집적회로에서 발생된, 상기 제1 출력신호를 전송하는 제1 출력라인과 상기 제2 출력신호를 전송하는 제2 출력라인을 포함하되; 상기 복수의 구동부 중 적어도 하나 이상의 구동부는, 상기 제2 입력라인으로 상기 제1 입력신호가 전송되며 상기 제2 출력라인으로 상기 제1 출력신호가 전송되도록 동작하는 것을 특징으로 한다. In order to achieve the above technical problem, the present invention provides a driving circuit for a display device. The driving circuit for the display device of the present invention; A plurality of driving parts connected to a plurality of wirings arranged in one direction on a substrate and generating and transmitting an output signal including a first output signal and a second output signal to the wirings; The driving unit may include a first input line for transmitting a first input signal for generating the first output signal and a second input line for transmitting a second input signal for generating the second output signal, the first input signal, or An integrated circuit receiving a second input signal and generating a first output signal or a second output signal, respectively, a first output line transmitting the first output signal generated in the integrated circuit and the second output signal; Including a second output line; At least one driving unit of the plurality of driving units may be configured to transmit the first input signal to the second input line and to transmit the first output signal to the second output line.

위와 같은 표시장치용 구동회로는 액정표시장치에 이용될 수 있다. 구체적으로 본 발명의 액정표시장치는, 기판과 상기 기판상에 일방향으로 배열된 복수의 제1 배선 및 구동회로를 포함하며, 상기 구동회로로서 상기한 본 발명의 표시장치용 구동회로가 사용된다. The driving circuit for the display device as described above can be used in the liquid crystal display device. Specifically, the liquid crystal display device of the present invention includes a substrate and a plurality of first wirings and drive circuits arranged in one direction on the substrate, and the drive circuit for display devices of the present invention described above is used as the drive circuit.

상기 기판상에는 상기 제1 배선과 교차하는 복수의 제2 배선이 형성되며, 상기 제1 배선과 제2 배선이 교차하는 영역에는, 상기 제2 배선이 연장된 게이트 전 극과 상기 제1 배선이 연장된 소오스 전극과 상기 소오스 전극과 대향되게 형성되는 드레인 전극을 포함하는 박막트랜지스터가 형성된다. 여기서 상기 구동부가 상기 소오스 전극에 대한 소오스 구동부라면, 통상 상기 제1 입/출력라인으로는 소오스 전극에 대한 신호가 전송되며 제2 입/출력라인은 추가적인 용도의 신호 전송을 위해 사용될 수 있다. 그러나 실제로는 상기 제2 입/출력라인은 소수의 구동부에서 한정된 용도로만 사용되기 때문에, 본 발명에서는 특정한 용도로 사용되는 경우를 제외하고 상기 제2 입/출력라인이 소오스 신호를 전송하는 용도로도 사용된다. A plurality of second wires intersecting the first wires are formed on the substrate, and in a region where the first wires and the second wires cross, a gate electrode extending from the second wires and the first wires extend. A thin film transistor is formed that includes a source electrode and a drain electrode formed to face the source electrode. Here, if the driving unit is a source driving unit for the source electrode, a signal for a source electrode is generally transmitted to the first input / output line, and the second input / output line may be used for signal transmission for additional purposes. In practice, however, since the second input / output line is used only for a limited use in a few driving units, the second input / output line may also be used for transmitting a source signal except for a specific use. Used.

이와 같이 제2 입/출력라인을 제1 입/출력라인과 동일한 용도로 사용하는 경우의 장점은, 상기 입/출력라인에 연결되어 소오스 신호를 전송하는 신호라인의 저항 증가를 방지할 수 있다는 점이다. 상기 제2 입/출력라인은 상기 집적회로의 가장자리에 연결되어 있으며, 상기 제2 출력라인과 연결되는 신호라인은 구동부의 가장자리에서 접합된다. 이 때 상기 구동부와 제1 배선을 잇는 신호라인은 구동부에 접합되는 위치에 따라 그 길이가 달라지는데, 상기 신호라인이 제2 출력라인에 연결되는 경우 구동부의 가장자리에 접합되면서 그 길이가 짧게 형성될 수 있다. 그런데 도선의 저항은 길이에 반비례하므로, 상기 신호라인의 길이가 짧게 형성되면 그 저항값도 작아진다. The advantage of using the second input / output line for the same purpose as the first input / output line is that it is possible to prevent an increase in resistance of the signal line connected to the input / output line and transmitting a source signal. to be. The second input / output line is connected to the edge of the integrated circuit, and the signal line connected to the second output line is bonded at the edge of the driver. At this time, the length of the signal line connecting the driver and the first wiring varies depending on the position at which the driver is joined. When the signal line is connected to the second output line, the signal line is joined to the edge of the driver and may be shortened. have. However, since the resistance of the wire is inversely proportional to the length, the shorter the signal line, the smaller the resistance value.

이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 다만 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기 술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 또한 하기 실시예와 함께 제시된 도면들에 있어서, 층 및 영역들의 크기는 명확한 설명을 강조하기 위해서 간략화되거나 다소 과장되어진 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be applied and modified in various forms. Rather, the following embodiments are provided so that the technical spirit disclosed by the present invention more clearly and further, the technical spirit of the present invention may be sufficiently delivered to those skilled in the art having an average knowledge in the field to which the present invention belongs. Therefore, the scope of the present invention should not be construed as limited by the embodiments described below. In addition, in the drawings presented in conjunction with the following examples, the size of layers and regions are simplified or somewhat exaggerated to emphasize clarity, and like reference numerals in the drawings indicate like elements.

도 2는 본 발명의 일 실시예에 따른 액정표시장치 기판의 평면도이다.2 is a plan view of a liquid crystal display substrate according to an exemplary embodiment of the present invention.

도 2를 참조하면, 기판(10)상에는 행 방향과 열 방향의 매트릭스 형태로 배선(20,30)이 형성된다. 여기서 열 방향 배선은 데이터 라인(30)을, 행 방향 배선(30)은 게이트 라인(20)을 나타낸다. 여기서 게이트 라인(20)과 데이터 라인(30)이 행과 열 방향으로 교차하면서 구분되는 영역이 화소 영역에 해당하며, 각 화소 영역에는 박막 트랜지스터(T)와 화소전극(90)이 구비된다. 박막 트랜지스터(T)는 게이트 전극/소오스 전극/드레인 전극을 포함한다. 여기서 게이트 전극/소오스 전극은 게이트 라인/소오스 라인이 연장되어 형성된다. 또한 드레인 전극은 소오스 전극과 대향되게 형성되며, 일측 끝단은 화소전극(90)에 콘택된다. 이 때 게이트 라인(20)과 데이터 라인(30)을 따라서 각각 게이트 신호와 소오스 신호가 전송되고, 게이트 신호에 따라 박막 트랜지스터(T)가 턴온되면 소오스 신호에 따라 화소전극(90)에 데이터 전압이 인가된다. Referring to FIG. 2, the wirings 20 and 30 are formed on the substrate 10 in a matrix form in a row direction and a column direction. In this case, the column direction wiring represents the data line 30 and the row direction wiring 30 represents the gate line 20. In this case, a region in which the gate line 20 and the data line 30 cross each other in the row and column directions corresponds to a pixel region, and each pixel region includes a thin film transistor T and a pixel electrode 90. The thin film transistor T includes a gate electrode / source electrode / drain electrode. The gate electrode / source electrode is formed by extending the gate line / source line. In addition, the drain electrode is formed to face the source electrode, and one end thereof is in contact with the pixel electrode 90. At this time, a gate signal and a source signal are transmitted along the gate line 20 and the data line 30, and when the thin film transistor T is turned on according to the gate signal, a data voltage is applied to the pixel electrode 90 according to the source signal. Is approved.

데이터 라인(30)과 게이트 라인(20)에 전송되는 신호는 각각 소오스 구동회 로(40)와 게이트 구동회로(50)에서 발생된다. 상기 구동회로(40,50)는 복수의 구동부(40a,40b,50a)로 이루어지며, 각 구동부(40a,40b,50a)는 내부에 집적회로가 설치되어 있고 외부로부터 화상 정보 등에 관한 입력신호를 전송받아 필요한 출력신호를 생성한다. 도 2에 도시된 바와 같이, 단일의 구동부(40a,40b,50a)가 복수의 배선(20,30)을 제어하는데, 도 2에서는 편의상 단일의 구동부(40a,40b,50a)가 4개의 배선(20,30)에 대한 신호를 생성하는 예를 도시하였다. 구동부(40a,40b,50a)에서 발생된 출력신호는 신호라인(65,80)을 통하여 데이터 라인(30) 또는 게이트 라인(20)에 전송된다. Signals transmitted to the data line 30 and the gate line 20 are generated in the source driving circuit 40 and the gate driving circuit 50, respectively. The driving circuits 40 and 50 are composed of a plurality of driving units 40a, 40b and 50a. Each of the driving units 40a, 40b and 50a is provided with an integrated circuit therein and receives input signals related to image information from the outside. It receives the signal and generates the required output signal. As shown in FIG. 2, a single driver 40a, 40b, 50a controls the plurality of wires 20, 30. In FIG. 2, for convenience, a single driver 40a, 40b, 50a uses four wires ( An example of generating a signal for 20,30 is shown. Output signals generated by the drivers 40a, 40b, and 50a are transmitted to the data line 30 or the gate line 20 through the signal lines 65 and 80.

소오스 구동부(40a,40b) 및 이에 연결된 신호라인(65)을 살펴보면, 신호라인(65)의 길이가 종래에 비해 감소되었다. 특히 첫번째 신호라인(66)과 네번째 신호라인(69)의 길이가 도 1b에 도시된 종래 액정표시장치에서의 신호라인(6)에 비해 감소되었다. 이와 같이 신호라인(65)의 길이가 감소되면, 신호라인(65)의 길이에 비례하는 저항값도 감소한다. 결과적으로 신호라인(65)을 따라 전송되는 소오스 신호값 또한 전송 과정에서 감소됨이 없이 그대로 데이터 라인(30)으로 전송될 수 있다. 따라서 종래와 같이 신호라인(65)의 저항 증가에 따른 소오스 신호값의 감소로 화면이 어두워지는 현상을 방지할 수 있다. Looking at the source drivers 40a and 40b and the signal lines 65 connected thereto, the length of the signal lines 65 is reduced compared to the prior art. In particular, the lengths of the first signal line 66 and the fourth signal line 69 are reduced compared to the signal line 6 in the conventional liquid crystal display shown in FIG. 1B. When the length of the signal line 65 is reduced in this manner, the resistance value proportional to the length of the signal line 65 is also reduced. As a result, the source signal value transmitted along the signal line 65 may also be transmitted to the data line 30 without being reduced in the transmission process. Therefore, as shown in the related art, it is possible to prevent the screen from darkening due to the decrease of the source signal value due to the increase in the resistance of the signal line 65.

본 발명에서 신호라인(65)의 길이가 감소된 것은, 신호라인(65)이 소오스 구동부(40a,40b)상에 접합되는 위치가 변경되었기 때문이다. 도 1b와 도 2를 비교해보면, 종래의 신호라인(6)은 모두 소오스 구동부(4a,4b)의 중심부에 접합되는데 비해, 본 발명의 신호라인(65)은 소오스 구동부(40a,40b)의 중심부 및 가장자리에 접 합되어 있다. 소오스 구동부(40a,40b)의 가장자리에 접합되는 신호라인(66,69)은 구동부(40a,40b)의 중심부와 가장자리 사이의 이격 거리 만큼 그 길이를 줄일 수 있다. 이와 같이 신호라인(65)의 접합 위치를 변경시킬 수 있는 이유는 다음과 같다. The length of the signal line 65 is reduced in the present invention because the position at which the signal line 65 is bonded on the source drivers 40a and 40b is changed. Comparing FIG. 1B with FIG. 2, the conventional signal line 6 is joined to the center of the source driver 4a and 4b, whereas the signal line 65 of the present invention is the center of the source driver 40a and 40b. And edges. The signal lines 66 and 69 bonded to the edges of the source drivers 40a and 40b may be reduced in length by the separation distance between the center and the edges of the drivers 40a and 40b. The reason why the junction position of the signal line 65 can be changed is as follows.

도 3은 본 발명의 작동 원리를 설명하는 도면으로, 소오스 구동부의 내부를 도시한 것이다. 3 is a view for explaining the principle of operation of the present invention, showing the inside of the source driving unit.

도 3을 참조하면, 소오스 구동부(40a)는 내부에 집적회로(100)가 내장되어 있으며, 집적회로(100)에는 입력라인(71,72)과 출력라인(61,62)이 연결되어 있다. 입력라인(71,72)과 출력라인(61,62)은 두 가지로 구분된다. 즉, 집적회로(100)의 중심부에 연결되는 제1 입력라인(71)과 제1 출력라인(61)이 있고, 집적회로(100)의 가장자리 부분에 연결되는 제2 입력라인(72)과 제2 출력라인(62)이 있다. 제1 입력라인(71)으로는 제1 입력신호가 입력되고 제1 출력라인(61)으로는 제1 출력신호가 출력된다. 또한 제2 입력라인(72)으로는 제2 입력신호가 입력되고 제2 출력라인(62)으로는 제2 출력신호가 출력된다. 상기 제1 입/출력신호는 소오스 구동부(40a)에 있어서, 화상 정보와 이를 구현하기 위한 데이터 전압에 대한 신호를 나타낸다. 상기 제2 입/출력신호는 화상 정보와 별도로 추가적인 기능을 수행하기 위한 정보를 담고 있으며, 도 3의 점선표시와 같이 제2 입력라인(72)과 제2 출력라인(62)은 집적회로(100)를 경유하지 않는 바이패스 라인으로 형성될 수도 있다. Referring to FIG. 3, the source driver 40a has an integrated circuit 100 embedded therein, and the input circuits 71 and 72 and the output lines 61 and 62 are connected to the integrated circuit 100. The input lines 71 and 72 and the output lines 61 and 62 are divided into two types. That is, there is a first input line 71 and a first output line 61 connected to the center of the integrated circuit 100, and a second input line 72 and a second input line connected to the edge portion of the integrated circuit 100. There are two output lines 62. The first input signal is input to the first input line 71 and the first output signal is output to the first output line 61. In addition, a second input signal is input to the second input line 72 and a second output signal is output to the second output line 62. The first input / output signal represents a signal for image information and a data voltage for realizing the same in the source driver 40a. The second input / output signal includes information for performing an additional function separately from the image information. As shown in a dotted line in FIG. 3, the second input line 72 and the second output line 62 are integrated circuits 100. It may also be formed as a bypass line without passing through).

그러나 제2 입력라인(72)과 제2 출력라인(62)은 특별히 한정된 용도로만 사용되며 실제로는 자주 사용되지는 않는다. 이러한 점을 감안하여, 본 발명에서는 제1 입력라인(71)과 제1출력라인(61)뿐만 아니라 제2 입력라인(72)과 제2 출력라인(62)도 제1 입/출력신호를 전송하도록 사용된다. 이를 위해, 도 3에 도시된 바와 같이, 제2 입력라인(72)과 제2 출력라인(62)이 바이패스 라인이 아닌, 집적회로(100)를 경유하도록 형성된다. 이 경우, 제1 입력라인(71)과 제1 출력라인(61)은 집적회로(100)의 중심부에 형성되고, 제2 입력라인(72)과 제2 출력라인(62)은 집적회로(100)의 가장자리를 경유하도록 형성된다. 마찬가지로 제1 출력라인(61)은 구동부(40a)의 중심부 영역에서 외부의 신호라인(65)과 접합되고, 제 2출력라인(62)은 구동부(40a)의 중심부에서 가장 멀리 떨어진 모서리 근방에서 외부의 신호라인(65)과 접합된다. 따라서 도 2에 도시된 바와 같이, 소오스 구동부(40a)에 연결된 첫번째 신호라인(66)과 네번째 신호라인(69)이 구동부(40a)의 가장자리에서 접합될 수 있다. 이 경우, 상기 신호라인(66,68)의 길이가 감소되어 저항이 증가하는 것을 억제할 수 있다. However, the second input line 72 and the second output line 62 are used only for a limited purpose and are not often used in practice. In view of this, in the present invention, not only the first input line 71 and the first output line 61 but also the second input line 72 and the second output line 62 transmit the first input / output signal. It is used to To this end, as shown in FIG. 3, the second input line 72 and the second output line 62 are formed to pass through the integrated circuit 100, not the bypass line. In this case, the first input line 71 and the first output line 61 are formed at the center of the integrated circuit 100, and the second input line 72 and the second output line 62 are integrated circuit 100. It is formed to pass through the edge of). Similarly, the first output line 61 is joined to an external signal line 65 in the central region of the driver 40a, and the second output line 62 is externally located near the corner farthest from the central portion of the driver 40a. It is bonded with the signal line 65 of. Thus, as shown in FIG. 2, the first signal line 66 and the fourth signal line 69 connected to the source driver 40a may be joined at the edge of the driver 40a. In this case, the length of the signal lines 66 and 68 may be reduced to suppress the increase in resistance.

도 2에 도시된 실시예에서는, 소오스 구동부의 제2 입력라인과 제2 출력라인이 모두 제1 입력신호와 제1 출력신호를 전송하도록 사용되었다. 하지만, 제2 입력라인과 제2 출력라인은 특정한 용도로 제2 입력신호와 제2 출력신호를 전송하기 위해 사용될 수도 있으며, 이하에서 위와 같은 경우에 해당되는 구체적인 실시예를 살펴본다. In the embodiment shown in FIG. 2, both the second input line and the second output line of the source driver are used to transmit the first input signal and the first output signal. However, the second input line and the second output line may be used to transmit the second input signal and the second output signal for a specific purpose. Hereinafter, a specific embodiment corresponding to the above case will be described.

도 4는 본 발명의 다른 실시예에 따른 액정표시장치 기판의 평면도이다. 4 is a plan view of a liquid crystal display substrate according to another exemplary embodiment of the present invention.

도면에서, 데이터 라인(30)과 게이트 라인(20), 박막 트랜지스터(T) 및 화소 전극(90)에 관한 것은, 앞서 살펴본 바와 같으며 상세 설명은 생략한다. 도 4에서, 소오스 구동회로(40)는 별도로 구비되는 인쇄회로기판(101)에 연결되어 있으며, 통상적으로는 게이트 구동회로(50)에 대해서도 별도의 인쇄회로기판이 구비된다. 그런데, 액정표시장치의 화면 크기가 커질수록 중량 및 부피가 증가하기 때문에, 대화면을 구성하면서 화면 이외의 부분이 차지하는 면적과 부피를 감소시키기 위한 다양한 기술이 개발되었다. 도 4는 그러한 다양한 기술 중의 하나가 적용된 것으로, 게이트 구동회로(50)에 대한 인쇄회로기판을 제거하고 게이트 구동회로(50)가 직접 기판(10)내에 위치하고 있다. 이 때 게이트 신호를 발생하기 위한 외부 신호는 소오스 구동회로(40)를 구성하는 어느 하나의 소오스 구동부(40a')를 거쳐 게이트 구동부(50a) 중 어느 하나로 전달된다. 또한 다수의 게이트 구동부(50a,50b)는 상호간에 신호라인(65')으로 연결된다. In the drawings, the data line 30, the gate line 20, the thin film transistor T, and the pixel electrode 90 have been described above, and detailed description thereof will be omitted. In FIG. 4, the source driving circuit 40 is connected to a separate printed circuit board 101, and typically, a separate printed circuit board is also provided for the gate driving circuit 50. However, since the weight and volume increase as the screen size of the liquid crystal display increases, various technologies have been developed to reduce the area and volume occupied by portions other than the screen while constructing a large screen. 4 is one of such various techniques in which a printed circuit board for the gate drive circuit 50 is removed and the gate drive circuit 50 is located directly in the substrate 10. At this time, the external signal for generating the gate signal is transmitted to any one of the gate driver 50a via any one source driver 40a 'constituting the source driver circuit 40. In addition, the plurality of gate drivers 50a and 50b are connected to each other by a signal line 65 '.

도 4에서, 왼쪽에서 첫번째 소오스 구동부(40a')와 두번째 소오스 구동부(40b)에 연결된 신호라인(65,65')의 수가 차이나는데, 전자는 데이터 라인(30)에 연결되는 신호라인(65)외에 게이트 구동부(50a)로 신호를 전달하는 신호라인(60')이 추가된 것이다. In FIG. 4, the number of signal lines 65, 65 ′ connected to the first source driver 40a ′ and the second source driver 40b is different from the left side, and the former is connected to the data line 30. In addition, a signal line 60 ′ that transmits a signal to the gate driver 50a is added.

도 5a 및 도 5b는 본 발명의 동작 과정을 설명하는 도면으로, 각각 도 4의 첫번째 소오스 구동부(40a')와 두번째 소오스 구동부(40b)의 내부 동작 과정에 대응된다. 5A and 5B illustrate an operation process of the present invention and correspond to the internal operation process of the first source driver 40a ′ and the second source driver 40b of FIG. 4, respectively.

도 5a를 참조하면, 구동부(40a')는 내부에 집적회로(100)가 구비되어 있으며, 집적회로(100)에는 제1/제2 입력라인(71,72)과 제1/제2 출력라인(61,62)이 연 결되어 있다. 이 때 제1 입력라인(71)으로는 제1 입력신호가 전송되고, 제1 출력라인(71)으로는 제1 출력신호가 전송(도면에 실선 화살표로 표시)된다. 여기서 제1 입력신호는 화상 정보를 나타내며 제1 출력신호는 상기 화상 정보를 구현하기 위한 데이터 전압에 대한 신호를 나타낸다. 한편, 제2 입력라인(72)으로는 제2 입력신호가 전송되고 제2 출력라인(62)으로는 제2 출력신호가 전송(도면에 점선 화살표로 표시)되는데, 이는 신호라인(60')을 통하여 게이트 구동부(50a)로 전송되어 게이트 신호로 생성 된다. Referring to FIG. 5A, the driver 40a ′ includes an integrated circuit 100, and the integrated circuit 100 includes first and second input lines 71 and 72 and first and second output lines. (61, 62) are connected. At this time, the first input signal is transmitted to the first input line 71 and the first output signal is transmitted to the first output line 71 (indicated by a solid arrow in the drawing). Here, the first input signal represents image information and the first output signal represents a signal for a data voltage for implementing the image information. On the other hand, the second input signal is transmitted to the second input line 72 and the second output signal is transmitted to the second output line 62 (indicated by a dotted arrow in the drawing), which is the signal line 60 '. It is transmitted to the gate driver 50a through the gate signal.

도 5b를 참조하면, 구동부(40a) 내부의 집적회로(100)에는 제1 입력라인(71)과 제1 출력라인(61) 4개와, 제2 입력라인(72)/제2 출력라인(62) 2개가 연결되어 있다. 이 때 제2 입력라인(72)과 제2 출력라인(62)으로도 각각 제1 입력신호와 제1 출력신호가 전송(도면에 실선 화살표로 표시)되며 제1 입력라인(71)과 제1 출력라인(61) 중 2개가 사용되지 않고 나머지 2 개의 라인으로 제1 입력신호와 제1 출력신호가 전송(도면에 실선 화살표로 표시)된다. 이는 제2 입력라인(72)과 제2 출력라인(62)이 특정한 용도로 사용되지 않는 경우로, 외부의 신호라인(65)이 가능하면 구동부(40a)의 가장자리에 접속될 수 있도록 하기 위한 것이다. Referring to FIG. 5B, the integrated circuit 100 in the driver 40a includes four first input lines 71 and four first output lines 61, and a second input line 72 and a second output line 62. ) Are connected. At this time, the first input signal and the first output signal are also transmitted to the second input line 72 and the second output line 62 (indicated by the solid arrows in the drawing), respectively. Two of the output lines 61 are not used, and the first input signal and the first output signal are transmitted to the remaining two lines (indicated by solid arrows in the drawing). This is for the case where the second input line 72 and the second output line 62 are not used for a specific purpose, so that the external signal line 65 can be connected to the edge of the driving unit 40a if possible. .

도 4를 재차 참조하면, 상기 실시예에서는 첫번째 소오스 구동부(40a')만이 제2 입/출력라인을 특정 용도로 사용하였고, 나머지 소오스 구동부(40b)에서는 제2 입/출력라인이 특정 용도로 사용될 필요가 없는 상태에서 이를 제1 입/출력신호를 전송하는데 사용하였다. 따라서 첫번째 구동부(40a')와 데이터 라인(30)을 잇는 신호라인(65)을 제외하면, 두번째 구동부(40b)부터는 신호라인(65)이 짧게 형성될 수 있다. Referring again to FIG. 4, in the above embodiment, only the first source driver 40a ′ uses the second input / output line for a specific purpose, and the second input / output line is used for the specific purpose in the remaining source driver 40b. This was used to transmit the first input / output signal in a state where there is no need. Accordingly, except for the signal line 65 connecting the first driver 40a 'and the data line 30, the signal line 65 may be shorter from the second driver 40b.

이상으로 본 발명의 액정표시장치에 대해 예시도면을 참조하여 살펴보았다. 상기 예시도면에서, 제2 입/출력라인이 특정 용도로 사용되는 경우로서 게이트 신호를 전송하는 예를 살펴보았으나, 이외에도 상기 제2 입/출력라인은 다양한 용도로 사용될 수 있다. 가령 통상의 액정표시장치는 데이터 라인/게이트 라인 등이 구비되는 기판외에 상측에 별도의 기판이 구비되며, 상기 상측의 기판은 전체적으로 동일한 레퍼런스 전압이 인가되는데, 이 때 상기 레퍼런스 전압을 인가하는 용도로서 특정 구동부의 제2 입/출력라인이 사용될 수 있다. 또한 도 4의 실시예에서는 다수의 구동부 중 어느 하나의 구동부만이 도 5a와 같이 제2 입/출력라인을 특별한 용도로 사용하였고, 나머지 구동부는 도 5b와 같이 제2 입/출력라인을 제1 입력신호와 제1 출력신호를 전송하는 용도로 사용하였다. 그러나 본 발명은 필요에 따라 필요한 수만큼의 구동부를 도 5a에 도시된 방식으로 사용하고 나머지를 도 5b에 도시된 방식으로 사용할 수 있으며, 사용되는 방식에 따른 구동부의 개수가 한정되는 것은 아니다. 또한 도 5a에 도시된 방식으로 사용되는 구동부의 위치가 특별히 한정되는 것도 아니며, 도 4와 같이, 예컨대 행방향에서 반드시 첫번째에 배치되어야 하는 것도 아니다. The liquid crystal display of the present invention has been described with reference to the exemplary drawings. In the exemplary drawing, the example in which the gate signal is transmitted as the case where the second input / output line is used for a specific purpose has been described. In addition, the second input / output line may be used for various purposes. For example, a conventional liquid crystal display device has a separate substrate on the upper side in addition to the substrate on which the data line / gate line is provided, and the same upper substrate is applied with the same reference voltage as a whole. The second input / output line of the particular driver may be used. In addition, in the embodiment of FIG. 4, only one of the plurality of driving units uses the second input / output line for a special purpose as shown in FIG. 5A, and the remaining driving unit uses the second input / output line as the first input as shown in FIG. 5B. It was used to transmit the input signal and the first output signal. However, the present invention may use as many driving units as necessary in the manner shown in FIG. 5A and use the remainder in the manner shown in FIG. 5B as necessary, and the number of driving units according to the method used is not limited. In addition, the position of the driving unit used in the manner shown in FIG. 5A is not particularly limited, and as shown in FIG. 4, for example, the position of the driving unit is not necessarily arranged first in the row direction.

이상에서 살펴 본 바와 같이, 본 발명에 의하면 동작에 필요한 신호를 전송 하는 신호라인의 길이를 최소화할 수 있어, 대형 화면에서 상기 신호라인의 길이 증가로 인하여 신호라인의 저항이 증가되어 신호가 왜곡되는 문제를 해소할 수 있다. As described above, according to the present invention, the length of a signal line for transmitting a signal required for operation can be minimized, and the resistance of the signal line is increased due to an increase in the length of the signal line in a large screen, and the signal is distorted. It can solve the problem.

Claims (11)

기판상에 일방향으로 배열된 복수의 배선에 연결되며, 제1 출력신호 및 제2 출력신호를 포함하는 출력신호를 발생하여 상기 배선으로 전달하는 복수의 구동부를 포함하고;A plurality of driving parts connected to a plurality of wirings arranged in one direction on a substrate and generating and transmitting an output signal including a first output signal and a second output signal to the wirings; 상기 구동부는, The driving unit, 상기 제1 출력신호 발생에 필요한 제1 입력신호를 전송하는 제1 입력라인과 상기 제2 출력신호 발생에 필요한 제2 입력신호를 전송하는 제2 입력라인, A first input line for transmitting a first input signal for generating the first output signal and a second input line for transmitting a second input signal for generating the second output signal; 상기 제1 입력신호 또는 제2 입력신호를 전송받아 각각 제1 출력신호 또는 제2 출력신호를 발생하는 집적회로, An integrated circuit receiving the first input signal or the second input signal and generating a first output signal or a second output signal, respectively; 상기 집적회로에서 발생된, 상기 제1 출력신호를 전송하는 제1 출력라인과 상기 제2 출력신호를 전송하는 제2 출력라인을 포함하되;A first output line for transmitting the first output signal and a second output line for transmitting the second output signal generated in the integrated circuit; 상기 복수의 구동부 중 적어도 하나 이상의 구동부는,At least one driving unit of the plurality of driving units, 상기 제2 입력라인으로 상기 제1 입력신호가 전송되며 상기 제2 출력라인으로 상기 제1 출력신호가 전송되도록 동작하는 것을 특징으로 하는 표시장치용 구동회로.And the first input signal is transmitted to the second input line, and the first output signal is transmitted to the second output line. 제 1항에 있어서,The method of claim 1, 상기 제2 출력라인은 상기 집적회로의 가장자리에 연결된 것을 특징으로 하는 표시장치용 구동회로.And the second output line is connected to an edge of the integrated circuit. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 제1 출력신호는 상기 배선을 통하여 상기 기판상에 구비되는 박막트랜지스터의 소오스 전극에 전송되는 소오스 신호인 것을 특징으로 하는 표시장치용 구동회로.And the first output signal is a source signal transmitted to a source electrode of a thin film transistor provided on the substrate through the wiring. 제 3항에 있어서,The method of claim 3, wherein 상기 제2 출력신호는 상기 박막트랜지스터의 게이트 전극을 구동하기 위한 게이트 신호인 것을 특징으로 하는 표시장치용 구동회로.And the second output signal is a gate signal for driving the gate electrode of the thin film transistor. 제 3항에 있어서,The method of claim 3, wherein 상기 제2 출력신호는 상기 기판에 대향되도록 설치되는 다른 기판상에 인가되는 전압에 대한 신호인 것을 특징으로 하는 표시장치용 구동회로. And the second output signal is a signal for a voltage applied to another substrate provided to face the substrate. 기판;Board; 상기 기판상에 일방향으로 배열된 복수의 제1 배선 및;A plurality of first wirings arranged in one direction on the substrate; 상기 제1 배선에 연결되며 제1 출력신호 및 제2 출력신호를 포함하는 출력신호를 발생하여 상기 제1 배선으로 전달하는 복수의 구동부로 이루어진 구동회로를 포함하고;A driving circuit connected to the first wiring, the driving circuit including a plurality of driving units to generate an output signal including a first output signal and a second output signal and to transmit the output signal to the first wiring; 상기 구동부는, The driving unit, 상기 제1 출력신호 발생에 필요한 제1 입력신호를 전송하는 제1 입력라인과 상기 제2 출력신호 발생에 필요한 제2 입력신호를 전송하는 제2 입력라인, A first input line for transmitting a first input signal for generating the first output signal and a second input line for transmitting a second input signal for generating the second output signal; 상기 제1 입력신호 또는 제2 입력신호를 전송받아 각각 제1 출력신호 또는 제2 출력신호를 발생하는 집적회로, An integrated circuit receiving the first input signal or the second input signal and generating a first output signal or a second output signal, respectively; 상기 집적회로에서 발생된, 상기 제1 출력신호를 전송하는 제1 출력라인과 상기 제2 출력신호를 전송하는 제2 출력라인을 포함하되;A first output line for transmitting the first output signal and a second output line for transmitting the second output signal generated in the integrated circuit; 상기 복수의 구동부 중 적어도 하나 이상의 구동부는,At least one driving unit of the plurality of driving units, 상기 제2 입력라인으로 상기 제1 입력신호가 전송되며 상기 제2 출력라인으로 상기 제1 출력신호가 전송되도록 동작하는 것을 특징으로 하는 액정표시장치.And the first input signal is transmitted to the second input line, and the first output signal is transmitted to the second output line. 제 6항에 있어서,The method of claim 6, 상기 제2 출력라인은 상기 집적회로의 가장자리에 연결된 것을 특징으로 하는 액정표시장치.And the second output line is connected to an edge of the integrated circuit. 제 6항 또는 제 7항에 있어서,The method according to claim 6 or 7, 상기 기판상에는 상기 제1 배선과 교차하는 복수의 제2 배선이 형성되며, A plurality of second wires are formed on the substrate to intersect the first wires. 상기 제1 배선과 제2 배선이 교차하는 영역에는, 상기 제2 배선이 연장된 게이트 전극과 상기 제1 배선이 연장된 소오스 전극과 상기 소오스 전극과 대향되게 형성되는 드레인 전극을 포함하는 박막트랜지스터가 형성된 것을 특징으로 하는 액정표시장치.In the region where the first wiring and the second wiring intersect, a thin film transistor including a gate electrode extending from the second wiring, a source electrode extending from the first wiring, and a drain electrode formed to face the source electrode. Liquid crystal display characterized in that formed. 제 8항에 있어서,The method of claim 8, 상기 제1 출력신호는 상기 제1 배선을 통하여 상기 소오스 전극에 전송되는 소오스 신호인 것을 특징으로 하는 액정표시장치.And the first output signal is a source signal transmitted to the source electrode through the first wiring. 제 9항에 있어서,The method of claim 9, 상기 제2 출력신호는 상기 게이트 전극을 구동하기 위한 게이트 신호인 것을 특징으로 하는 액정표시장치.And the second output signal is a gate signal for driving the gate electrode. 제 9항에 있어서,The method of claim 9, 상기 제2 출력신호는 상기 기판과 마주보도록 설치되는 다른 기판상에 인가되는 전압에 대한 신호인 것을 특징으로 하는 액정표시장치. And the second output signal is a signal corresponding to a voltage applied on another substrate facing the substrate.
KR1020050050921A 2005-06-14 2005-06-14 Driving circuit for display device and liquid crystal display device using the same KR20060130316A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050050921A KR20060130316A (en) 2005-06-14 2005-06-14 Driving circuit for display device and liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050921A KR20060130316A (en) 2005-06-14 2005-06-14 Driving circuit for display device and liquid crystal display device using the same

Publications (1)

Publication Number Publication Date
KR20060130316A true KR20060130316A (en) 2006-12-19

Family

ID=37810764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050921A KR20060130316A (en) 2005-06-14 2005-06-14 Driving circuit for display device and liquid crystal display device using the same

Country Status (1)

Country Link
KR (1) KR20060130316A (en)

Similar Documents

Publication Publication Date Title
US10802358B2 (en) Display device with signal lines routed to decrease size of non-display area
US7495737B2 (en) Horizontal stripe liquid crystal display device
US9875699B2 (en) Display device
US20200292898A1 (en) Active matrix substrate and display panel
US20150054724A1 (en) Liquid crystal device and display device
US7551156B2 (en) Liquid crystal display device
US20150042550A1 (en) Display panel having repairing structure
US10845659B2 (en) Display substrate and display device
US7414694B2 (en) Liquid crystal display device
US11145681B2 (en) Display panel and display device applying the same
JP2005301239A (en) Display device and glass substrate therefor
CN110320690B (en) Display device
JP4622917B2 (en) Array substrate for liquid crystal panel and liquid crystal panel
JP2004109969A (en) Liquid crystal display
US11532644B2 (en) Display panel and display device applying the same
JP2010108981A (en) Semiconductor device, electrooptical device, and electronic apparatus
US11300839B2 (en) Display panel and display device applying the same
KR20060130316A (en) Driving circuit for display device and liquid crystal display device using the same
KR100899628B1 (en) Tft-lcd panel with gate high level voltage and gate low level voltage lines
JP2004157495A (en) Liquid crystal display device
JP2017083574A (en) Image display device
KR20160090896A (en) Circuit structure in gate side fan-out region
KR20080048688A (en) Liquid crystal display
KR20070003149A (en) Line structure of flexible printed circuit board and liquid crystal display device having thereof
KR20180055779A (en) Liquid crystal display device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination