JP4624429B2 - パワーオーバーイーサネット（登録商標）システムにおける、短絡状態からのネットワークインターフェースカードの識別 - Google Patents

Description

本願は、２００５年１月２５日に出願され、「進んだパワーオーバーイーサネット（登録商標）システムをサポートするためのシステムおよび方法（SYSTEM AND METHOD FOR SUPPORTING ADVANCED POWER OVER ETHERNET（登録商標）SYSTEM）」と題された米国仮特許出願第６０／６４６，５０９号の優先権を主張する。

技術分野
この開示は電源システムに関し、より特定的には、パワーオーバーイーサネット（登録商標）（ＰｏＥ）システムにおいて、短絡状態または不適切な装置の存在からネットワークインターフェースカード（Network Interface Card）（ＮＩＣ）の存在を識別するための回路および方法論に関する。

この数年にわたって、イーサネット（登録商標）はローカルエリアネットワーキングの最も一般的に用いられる方法となった。イーサネット（登録商標）規格の創始者であるＩＥＥＥ８０２．３グループは、イーサネット（登録商標）ケーブル布線を通じた電力供給を規定する、ＩＥＥＥ８０２．３ａｆとして公知である拡張された規格を開発した。ＩＥＥＥ８０２．３ａｆ規格は、アンシールドツイストペア線を通じてリンクの両端に位置する給電側機器（Power Sourcing Equipment）（ＰＳＥ）から受電側機器（Powered Device）（ＰＤ）へ電力を送ることを含む、パワーオーバーイーサネット（登録商標）（ＰｏＥ）システムを規定する。伝統的に、ＩＰ電話、無線ＬＡＮアクセスポイント、パーソナルコンピュータおよびウェブカメラなどのネットワーク装置は、２つの接続を必要としてきた。１つはＬＡＮへ、もう１つは電源装置への接続である。ＰｏＥシステムは、ネットワーク装置に電力供給するための付加的なコンセントおよび配線の必要性をなくす。その代わり、データ伝送に用いられるイーサネット（登録商標）ケーブル布線を通じて電力が供給される。

ＩＥＥＥ８０２．３ａｆ規格に規定されるように、ＰＳＥおよびＰＤは、ネットワーク装置が、データ伝送に用いられるのと同じ汎用ケーブル布線を用いて電力を供給し、引き込むことを可能にする、非データエンティティである。ＰＳＥは、ケーブル布線への物理的接続ポイントで電気的に特定される、リンクに電力を与える機器である。ＰＳＥは典型的にはイーサネット（登録商標）スイッチ、ルータ、ハブ、または他のネットワークスイッチング機器もしくはミッドスパン装置に関連付けられる。ＰＤは、電力を引き込むかまたは電力を要求する装置である。ＰＤは、デジタルＩＰ電話、無線ネットワークアクセスポイント、ＰＤＡ、またはノート型コンピュータドッキングステーション、携帯電話チャージャ、およびＨＶＡＣサーモスタットなどの装置に関連付けられ得る。

ＰＳＥの主な機能は、電力を要求するＰＤを求めてリンクを探索すること、任意でＰＤを分類すること、ＰＤが検出されるとリンクに電力を供給すること、リンク上の電力をモニタすること、および、電力がもはや要求されず、必要とされなくなると、電力を切断することである。ＰＤは、ＩＥＥＥ８０２．３ａｆ規格によって規定されるＰｏＥ検出シグネチャを提示することにより、ＰＤ検出手順に参加する。ＰＤ検出シグネチャは、ＰＳＥにより測定される電気的特徴、たとえば、１９から２６．５ＫΩの範囲のシグネチャ抵抗を有する。

ＰＤ検出手順の間、ＰＳＥはリンクに接続される装置に供給される検出信号を生じる。ＰＳＥにより測定される応答信号は、調査されている装置の抵抗を示す。この抵抗が、ＩＥＥＥ８０２．３ａｆ規格により規定された範囲内に入っている場合、ＰＳＥは、有効なＰＤが存在するものと結論付ける。

この抵抗が、ＩＥＥＥ８０２．３ａｆの容認可能な範囲を下回る場合、検出シグネチャは、不適切な装置がプラグ接続されていることを示し得る。加えて、ＰＤ検出手順中に検出される極めて低い抵抗は、短絡状態か、または、リンクに接続されたネットワークインターフェースカード（ＮＩＣ）の存在を示し得る。一般的なＮＩＣのインピーダンスは１５０Ωである。したがって、現時点でのＰＳＥは、ＰＤ検出手順中に測定されたＰＤ応答信号に基づいて、ＮＩＣが検出されたのか、短絡状態が存在するのか、または、低抵抗を有する不適切な装置がプラグ接続されているのかを判断することができない。

ＮＩＣの存在は正常な状態と考えられるが、不適切な装置がプラグ接続されたとき、または短絡状態が検出されたときにはユーザに通知することが望ましい。したがって、短絡状態および不適切な装置の存在からＮＩＣの存在をＰＳＥが識別することを可能にするＰＤ検出方式が必要とされる。

開示の概要
この開示は、パワーオーバーイーサネット（登録商標）（ＰｏＥ）システムにおいて短絡状態からネットワークインターフェースカード（ＮＩＣ）を識別するための新規のシステムおよび方法論を開示する。この開示の一局面に従えば、受電側機器（ＰＤ）に電力を提供するためのシステムは、調査されている装置に供給される検出信号を生成し、かつ、当該検出信号に応答して生じる応答信号を求めるＰＤ調査回路と、応答信号に基づいて検出値を求める制御回路とを含む。制御回路は、検出値が第１の予め定められた範囲内にある場合に短絡を検出し、検出値が第１の予め定められた範囲外の第２の予め定められた範囲内にある場合にＮＩＣを検出する。

この開示のさらに別の局面に従えば、制御回路は、検出値が第１および第２の予め定められた範囲外の第３の予め定められた範囲内にある場合に不適切なＰＤが検出されたと判断する。

この開示の別の局面に従えば、制御回路は、応答信号がしきい値を上回らない場合に、検出信号の値を増大させるようＰＤ調査回路を制御する。

この開示の一実施例に従えば、検出値は、調査されている装置の抵抗を示す検出抵抗値を含む。短絡は、検出抵抗値が第１の予め定められた抵抗未満である場合に検出される。ＮＩＣは、検出抵抗値が、第１の予め定められた抵抗と、当該第１の予め定められた抵抗よりも高い第２の予め定められた抵抗との間の範囲内にある場合に検出される。不適切なＰＤは、検出抵抗値が第２の予め定められた抵抗を上回る場合に検出される。

たとえば、ＰｏＥシステムにおける給電側機器（ＰＳＥ）は、調査されている装置に供給される第１の検出電流を生成し、かつ、当該第１の検出電流に応答して生じる第１の応答電圧を求める調査回路を含み得る。調査回路は、第１の応答電圧がしきい値未満である場合に、第１の検出電流よりも大きな第２の検出電流を生じ、当該第１の検出電流に応答して生じる第２の応答電圧を求める。検出回路は、第２の応答電圧と第１の応答電圧との差に基づき、調査されている装置の抵抗を示す検出抵抗値を求めることができる。

この開示の方法に従えば、ＰｏＥシステムにおいてＰＤを検出するために、以下のステップ、すなわち、
−調査されている装置に供給される第１の検出信号を生じて第１の応答信号を求めるステップと、
−第１の応答信号がしきい値未満である場合に、第１の検出信号よりも大きな第２の検出信号を生じるステップとが実施される。

この発明はさらに、第２の検出信号に応答して生じた第２の応答信号と第１の応答信号との差により規定される検出抵抗値を求めるステップを含む。

短絡状態は、検出抵抗値が第１の予め定められた抵抗未満である場合に検出される。ＮＩＣは、検出抵抗値が、第１の予め定められた抵抗と、当該第１の予め定められた抵抗よりも高い第２の予め定められた抵抗との間の範囲内にある場合に検出される。最後に、不適切なＰＤは、抵抗検出値が第２の予め定められた抵抗を上回る場合に検出される。

この開示の付加的な利点および局面は以下の詳細な説明から当業者には容易に明らかになるであろう。そこではこの開示の実施のために考察された最良の形態の単に例示として、この開示の実施例が示され、記述される。記述されるように、この開示は他の、および異なる実施例が可能であり、いくつかの詳細はさまざまな明白な観点から、すべて開示の精神から逸脱することなく変更される余地がある。したがって、図面および説明はその性質上限定的なものではなく、例示的であるとみなされる。

この開示の実施例の以下の詳細な説明は、以下の図面に関連して読むと最も良く理解される。ここで特徴は必ずしも縮尺通りには描かれないが、関連する特徴を最も良く図示するよう描かれる。

実施例の詳細な開示
この開示は、パワーオーバーイーサネット（登録商標）（ＰｏＥ）システムにおいて受電側機器（ＰＤ）を検出する例を用いて行なわれる。しかしながら、ここに記述される概念は、電源システム内の電源装置に接続されたいかなる装置の認識にも適用可能であることが明らかになる。

図１は、ＰＳＥ１２と、ＩＥＥＥ８０２．３ａｆ規格において規定される２対のリンク等のリンク１６を介してＰＳＥ１２に接続可能なＰＤ１４とを備えるＰｏＥシステムにおける、この開示のＰＤ検出システム１０の簡略ブロック図を示す。ＰＤ検出システム１０は、ＰＳＥ１２内に配置され得るコントローラ２０および検出源１８を含む。

検出源１８は、リンク１６に接続される装置、たとえばＰＤ１４を調査するための検出電流Ｉdetを生じる強制電流検出源であり得る。その後、検出源１８は、調査されている装置に供給される検出電流Ｉdetに応答して生じる電圧Ｖresを求める。コントローラ２０は、ＰＳＥ１２内に配置された状態機械またはマイクロコントローラであり得る。

図２は、電流源２２と、当該電流源２２に並列接続されたソース抵抗Ｒscと、当該ソース抵抗Ｒscに並列接続された電圧モニタ２４とを含む検出源１８の、ノートン（Norton）の等価回路を示す。

受電側機器を検出するための各テストにおいて、検出源１８は、ＩＥＥＥ８０２．３ａｆ規格に規定された２．８Ｖから１０Ｖの電圧範囲内の検出電圧Ｖdetに対応し得る検出電流Ｉdetを生じる。ソース抵抗Ｒscは、１００キロオームから１００メガオームの範囲
であり得る。異なる検出テスト用に生じた検出電流Ｉdetの値同士の最小電流差は、１ＶのＶdet電圧差に相当する。

電圧モニタ２４は、調査されている装置に供給される検出電流Ｉdetに応答して生じる電圧Ｖresを求める。この装置の検出抵抗Ｒdetは以下のように求められる。

Ｒdet＝ΔＶres／ΔＩdet
式中、ΔＩdetは、異なるテストでの検出電流間の差であり、ΔＶresは、それぞれの検出電流に応答して生じた電圧間の差である。

検出抵抗が、ＩＥＥＥ８０２．３ａｆ規格により規定された範囲内にある場合、ＰＳＥ１２は、有効なＰＤがリンク１６に接続されているものと結論付ける。しかしながら、検出抵抗が、ＩＥＥＥ８０２．３ａｆの容認可能な範囲を下回る場合、ＰＳＥ１２は、ネットワークインターフェースカード（ＮＩＣ）が存在しているのか、短絡が検出されているのか、または、低抵抗を有する不適切な装置がプラグ接続されているのかを判断することができないと考えられる。

ＮＩＣの存在は正常な状態と考えられるが、不適切な装置がプラグ接続されたとき、または短絡が検出されたときに、通知を受けることをユーザが必要とし得る。図３は、ＮＩＣ、短絡状態、または不適切な装置の存在をＰＤ検出システム１０が検出することを可能にするためにコントローラ２４により実施される制御アルゴリズムを示すフロー図である。

コントローラ２０は、ＰＤ検出手順が開始された後（ステップ１０２）に、検出電流Ｉ₁を生成するよう検出源１８に要求する。たとえば、２４０μＡの電流が生じ得る。たとえば１６０ｍｓに等しい、予め定められた待機期間の後に、検出源１８は、調査されている装置に供給される電流Ｉ₁に応答して生じた電圧Ｖ₁を電圧モニタ２４が測定し得るように制御される（ステップ１０４）。

次に、コントローラ２０は、測定された電圧Ｖ₁と予め定められたしきい値電圧Ｖ_thとを比較する（ステップ１０６）。たとえば、しきい値電圧Ｖ_thは、０．８Ｖに等しいことが考えられる。しきい値電圧Ｖ_thを下回る低い電圧Ｖ₁は、調査されている装置が極めて低い抵抗を有し得ること、または、短絡が検出されたことを示す。したがって、電圧Ｖ₁がしきい値電圧Ｖ_thを上回らない場合、コントローラ２０は、検出源１８に対し、検出電流Ｉ₁よりも大きな検出電流Ｉ₂を生成して一層良好な解像度で検出手順を実施するように指示する（ステップ１０８）。たとえば、検出電流Ｉ₂は、２４０μＡに等しいことが考えられる。電圧Ｖ₁がしきい値電圧Ｖ_thを上回る場合、コントローラ２０は、通常のＰＤ検出手順を実施するように検出源１８を制御する。たとえば、検出源１８は、ＩＥＥＥ８０２．３ａｆ規格により規定されたＰＤ検出手順を実施することができる。

検出源１８は、検出電流Ｉ₂を生成した後、調査されている装置に供給された検出電流Ｉ₂に応答して生じた応答電圧Ｖ₂を測定する。この装置がＮＩＣである場合、この第２の測定用に使用される、より大きな電流Ｉ₂は、ＮＩＣにより生じる電圧差を十分に大きなものとし、短絡からのＮＩＣの識別を可能にする。

次に、ステップ１１２において、コントローラ２０は、以下のように、調査されている装置の検出抵抗Ｒdetを計算する。

Ｒdet＝（Ｖ₂−Ｖ₁）／（Ｉ₂−Ｉ₁）
ステップ１１２において、計算された検出抵抗Ｒdetは、短絡状態を示すように選択さ
れた第１の予め定められた抵抗値Ｒ₁と比較される。たとえば、第１の予め定められた抵抗値Ｒ₁は、１００Ωに等しいことが考えられる。検出抵抗Ｒdetが第１の予め定められた抵抗Ｒ₁未満である場合、コントローラ２０は、短絡が検出されたものと結論付ける（ステップ１１４）。

検出抵抗Ｒdetが第１の予め定められた抵抗Ｒ₁未満ではない場合、計算された検出抵抗Ｒdetは、低抵抗を有する不適切な受電側機器からＮＩＣを識別するように選択された第２の予め定められた抵抗値Ｒ₂と比較される（ステップ１１６）。たとえば、第２の予め定められた抵抗値Ｒ₂は、３００Ωに等しいことが考えられる。

検出抵抗Ｒdetが予め定められた抵抗値Ｒ₂を上回らない場合、コントローラ２０は、ＮＩＣが検出されたものと結論付ける（ステップ１１８）。しかしながら、検出抵抗Ｒdetが予め定められた抵抗値Ｒ₂を上回る場合、コントローラ２０は、調査されている装置が低抵抗を有する不適切な装置であると判断する（ステップ１２０）。

ＰＳＥ１２は、検出された状態についての情報をユーザに提供するための表示装置を含み得る。イーサネット（登録商標）リンクに接続されたＮＩＣが正常な状態と考えられるため、短絡が検出されたか、または不適切な装置がプラグ接続された場合にのみユーザは通知を受けることができる。

先の説明は、本発明の局面を例示し、記述する。さらに、この開示は単に好ましい実施例を示し、記述するが、前述のように、本発明は、さまざまな他の組合わせ、変更、および環境において用いることができ、上記の教示、および／または関連する技術のスキルまたは知識と対応して、ここに表現されるような発明概念の範囲内で変更または変形が可能であることが理解される。たとえば、この開示の検出源は、強制電流モードで作動する代わりに強制電圧モードで作動して、調査されている装置に供給される検出電圧を生成し、生成された検出電圧に応答して生じる応答電流を測定することができる。

上述された実施例は、本発明の実施について知られる最良の形態について説明することをさらに意図し、他の当業者がこのような、または他の実施例において、特定の適用例が必要とするさまざまな変更または発明の使用を伴って本発明を利用することを可能にする。

したがって、この説明は、本発明をここに開示された形式に限定するようには意図されない。また、前掲の請求項は代替的実施例を含めるよう解釈されることが意図される。

この開示に従った、受電側機器（ＰＤ）を検出するための例示的なシステムを示すブロック図である。 検出源の、ノートンの等価回路である。 ＮＩＣ、短絡状態、または不適切な受電側機器の存在を検出するためのシステムの動作を制御するための制御アルゴリズムを示すフロー図である。

Claims (13)

1. パワーオーバーイーサネット（登録商標）（ＰｏＥ）システムにおいて、受電側機器（ＰＤ）に電力を提供するためのシステムであって、
   調査されている装置にイーサネット（登録商標）リンクを介して供給される第１および第２の検出信号にそれぞれ応答して生成される第１および第２の応答信号を求めるためのＰＤ調査回路と、
   前記第１の応答信号がしきい値を超えない場合に、前記ＰＤ調査回路を制御して前記第１の検出信号よりも大きな前記第２の検出信号を前記イーサネット（登録商標）を介して供給させ、かつ、前記第２の応答信号と前記第１の応答信号の差により規定される検出値が第１の予め定められた範囲内にある場合に短絡状態が検出されたと判断し、また、前記検出値が前記第１の予め定められた範囲外の第２の予め定められた範囲内にある場合に前記イーサネット（登録商標）リンクに接続されたネットワークインターフェースカードが検出されたと判断するように構成される制御回路とを備える、システム。
2. 前記制御回路は、さらに前記検出値が前記第１および第２の予め定められた範囲外の第３の予め定められた範囲内にある場合に不適切な装置が検出されたと判断するように構成される、請求項１に記載のシステム。
3. 前記検出値は、前記調査されている装置の抵抗を示す検出抵抗値を含む、請求項１に記載のシステム。
4. 前記制御回路は、前記検出抵抗値が第１の予め定められた抵抗未満である場合に前記短絡状態が検出されたと判断するように構成される、請求項３に記載のシステム。
5. 前記制御回路は、前記検出抵抗値が、前記第１の予め定められた抵抗と、前記第１の予め定められた抵抗よりも高い第２の予め定められた抵抗との間の範囲内にある場合に、前記ネットワークインターフェースカードが検出されたと判断するように構成される、請求項４に記載のシステム。
6. 前記制御回路は、前記検出抵抗値が前記第２の予め定められた抵抗を上回る場合に不適切な装置が検出されたと判断するように構成される、請求項５に記載のシステム。
7. パワーオーバーイーサネット（登録商標）（ＰｏＥ）システムにおける給電側機器（ＰＳＥ）であって、
   イーサネット（登録商標）リンクを介して調査されている装置に供給される第１の検出電流に応答して生じる第１の応答電圧を求めるとともに前記第１の応答電圧がしきい値よりも小さい場合前記イーサネット（登録商標）リンクを介して供給される前記第１の検出電流よりも大きな第２の検出電流に応答して生成される第２の応答電圧を求めるための調査回路と、
   前記調査回路に応答して、前記調査されている装置の抵抗を示す検出抵抗値を求める検出回路とを備え、前記検出抵抗値は前記第２の応答電圧と前記第１の応答電圧との差により規定され、
   前記検出回路は、前記検出抵抗値が第１の予め定められた範囲内にある場合に短絡状態が検出されたと判断し、また、前記検出抵抗値が前記第１の予め定められた範囲外の第２の予め定められた範囲内にある場合に前記イーサネット（登録商標）リンクに接続されるネットワークインターフェースカードが検出されたと判断するように構成される、ＰＳＥ。
8. 前記検出回路は、前記検出抵抗値が前記第１および第２の予め定められた範囲外の第３の予め定められた範囲内にある場合に不適切な装置が検出されたと判断するように構成される、請求項７に記載のＰＳＥ。
9. 前記検出回路は、前記検出抵抗値が第１の予め定められた抵抗未満である場合に短絡状態が検出されたと判断するように構成される、請求項７に記載のＰＳＥ。
10. 前記検出回路は、前記検出抵抗値が、前記第１の予め定められた抵抗と、前記第１の予め定められた抵抗よりも高い第２の予め定められた抵抗との間の範囲内にある場合に、前記ネットワークインターフェースカードが検出されたと判断するように構成される、請求項９に記載のＰＳＥ。
11. 前記検出回路は、前記抵抗検出値が前記第２の予め定められた抵抗を上回る場合に前記不適切な装置が検出されたと判断するように構成される、請求項１０に記載のＰＳＥ。
12. パワーオーバーイーサネット（登録商標）（ＰｏＥ）システムにおいて受電側機器（ＰＤ）を検出する方法であって、
    調査されている装置に供給される第１の検出信号を生成して第１の応答信号を求めるステップと、
    前記第１の応答信号がしきい値未満である場合に、前記第１の検出信号よりも大きな第２の検出信号を生成するステップと、
    前記第２の検出信号に応答して生成される第２の応答信号と前記第１の応答信号との差により規定される検出抵抗値を求めるステップと、
    前記検出抵抗値が第１の所定の抵抗値よりも小さいときに短絡状態を検出するステップと、
    前記検出抵抗値が前記第１の所定の抵抗値と前記第１の所定の抵抗値よりも高い第２の所定の抵抗値の間の範囲にある場合にネットワークインタフェースカードを検出するステップとを含む、方法。
13. 前記検出抵抗値が前記第２の予め定められた抵抗を上回る場合に不適切な装置を検出するステップをさらに含む、請求項１２記載の方法。

Images