JP4621220B2 - 仮想トポロジ設計装置および仮想トポロジ設計方法 - Google Patents
仮想トポロジ設計装置および仮想トポロジ設計方法 Download PDFInfo
- Publication number
- JP4621220B2 JP4621220B2 JP2007046719A JP2007046719A JP4621220B2 JP 4621220 B2 JP4621220 B2 JP 4621220B2 JP 2007046719 A JP2007046719 A JP 2007046719A JP 2007046719 A JP2007046719 A JP 2007046719A JP 4621220 B2 JP4621220 B2 JP 4621220B2
- Authority
- JP
- Japan
- Prior art keywords
- lower layer
- path
- srlg
- topology
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
Rajiv Ramaswami, Kumar N. Sivarajan,"Design of Logical Topologies for Wavelength-Routed Optical Networks,"IEEE Journal of selected Areas in Communications, vol.14,no.5, June 1996
[仮想トポロジ設計システム]
図1は、本発明の第1実施形態に係る仮想トポロジ設計装置を含む仮想トポロジ設計システムを模式的に示す構成図である。仮想トポロジ設計システム1は、階層化されたネットワーク上の隣接するレイヤのうち相対的に上位に位置するネットワークを示す上位レイヤ2と、隣接するレイヤのうち相対的に下位に位置するネットワークを示す下位レイヤ3とを有している。なお、図1の上段が論理トポロジ、下段が物理トポロジを意味する。
下位レイヤ3は、WDM(Wavelength Division Multiplexing)やTDM(Time Division Multiplexing)などのコネクション型ネットワークである。本実施形態では、上位レイヤ2をIP網、下位レイヤ3をL1(レイヤ1)網とした場合について説明する。
仮想トポロジ設計装置10が信頼性条件を満たすように論理トポロジを設計する方法の概要について、図2および図3を参照して従来の設計方法と比較しながら説明する。図2は、図1に示したシステムの比較例を示す説明図であり、図3は、図1に示したシステムの概要を示す説明図である。まず、図2を参照する。ここでは、比較例として経路計算システム100を想定する。この経路計算システム100は、上位レイヤ102と下位レイヤ103とを有しており、上位レイヤ102に複数のノードRを備え、下位レイヤ103に複数のノードNを備えている。これらノードRおよびノードNの配置は、図1に示したものと同一である。相違点は、経路計算システム100には、各ノードRに接続された経路計算装置110が備えられており、この経路計算装置110が、論理トポロジの設計を行うと共に、下位レイヤ103の物理リンクfで障害が発生した場合にL1パス(下位レイヤパス)の追加変更を行うことである。つまり、比較例は、下位レイヤパス追加法を示すものである。
[仮想トポロジ設計装置の構成]
図4は、図1に示した仮想トポロジ設計装置を模式的に示す機能ブロック図である。
仮想トポロジ設計装置10は、例えば、CPU(Central Processing Unit)と、RAM(Random Access Memory)と、ROM(Read Only Memory)と、HDD(Hard Disk Drive)と、通信を行うためのNIC(Network Interface Card)等から構成されている。
入力手段11は、所定の情報やコマンドを入力するものであり、例えば、入力インタフェースから構成される。ここで、所定の情報としては、物理トポロジ情報、論理トポロジ情報および交流トラヒック情報を含む。
物理トポロジ情報とは、設計対象とするネットワークの物理的な接続を表したトポロジ情報のことである。
論理トポロジ情報とは、上位レイヤ2でどの対地(ノードR)とどの対地(ノードR)とを論理リンクで結合するかを表したトポロジ情報のことである。
交流トラヒック情報は、ある対地(ノードR)とある対地(ノードR)とに発生しているトラヒック量の情報のことである。
論理トポロジ設計手段12は、入力手段11で入力された物理トポロジ情報、論理トポロジ情報および交流トラヒック情報に基づいて、上位レイヤ2の論理トポロジを設計するものである。また、論理トポロジ設計手段12は、入力された物理トポロジ情報、論理トポロジ情報および交流トラヒック情報を基に、上位レイヤ2におけるどのノードR間にどんな付帯条件のL1パスpを張るかということを考慮し、論理トポロジの設計を行う。ここで、付帯条件としては、帯域の情報などがある。以下、設計された論理トポロジおよび物理トポロジを示す情報を、入力された論理トポロジ情報および物理トポロジ情報と区別するために、設計論理トポロジ情報および設計物理トポロジ情報と呼ぶ。論理トポロジ設計手段12は、設計論理トポロジ情報を設計論理トポロジ情報記憶手段16に格納すると共に、設計物理トポロジ情報を設計物理トポロジ情報記憶手段17に格納する。
下位レイヤパス割当手段13は、論理トポロジ設計手段12で設計された論理トポロジに対して、下位レイヤ3のL1パス(下位レイヤパス)pを割り当てるものである。下位レイヤパス割当手段13は、設計された論理トポロジを、対地(ノード)間のパス設定要求として読み替え、論理トポロジの構築に必要なL1パスを設定する。L1パスの設定とは、パスpと収容媒体との対応付けを行うことである。収容媒体は、例えば、ファイバ心線などである。下位レイヤパス割当手段13は、設定したL1パスに関する情報(L1パス情報)を下位レイヤパス情報記憶手段18に格納する。
論理トポロジ高信頼化手段14は、SRLG情報記憶手段20に格納された情報を用いて、評価対象とする論理トポロジが信頼性条件を満たしているかどうかを評価するものである。この論理トポロジ高信頼化手段14は、論理トポロジ設計手段12で設計された論理トポロジが信頼性条件を満たす場合に、設計された論理トポロジを通知するメッセージを高信頼論理トポロジ情報として出力手段15を介して各ノードRに出力する。また、論理トポロジ高信頼化手段14は、論理トポロジ設計手段12で設計された論理トポロジが信頼性条件を満たさない場合に、既存L1パスの収容換えを行うことで信頼性の確保を試みてL1パスの収容変更を行い、L1パスの収容変更方針の通知メッセージを高信頼論理トポロジ情報として出力する。なお、L1パスの収容変更の結果、論理トポロジが信頼性条件を満たさない場合には、論理トポロジ高信頼化手段14は、追加変更された新たなL1パスpの通知メッセージを出力する。
SRLG選択手段21は、問題のある1以上のSRLGの中から特定のSRLGを選択するものである。ここで、SRLGは、同一のリスクを抱えている論理リンク(下位レイヤパス)をグループ化した情報である。そして、「問題のあるSRLG」とは、設計された論理トポロジのカットセットを含むSRLGのことを示す。「問題のあるSRLG」は、具体的には、光ファイバ等を指す。
ランダム選択法は、SRLGを識別する番号の数値が小さいものから優先的に選択するか、または、数値が大きいものから優先的に選択する方法である。このランダム選択方法は、SRLGの特性を考慮するものではないが、そのアルゴリズムの実現が容易である。
L1パス収容数選択法は、物理リンク(ファイバ)に収容されているL1パスの数が少ないSRLGから優先的に選択するか、または、多いものから優先的に選択するものである。このL1パス収容数選択法によれば、物理リンクに収容されているL1パスの数が多いときには、物理リンクの切断によって失われる対地(ノードR)数が多い場合があるので、この場合には、ランダム選択法と比較して、復旧にとって効果的な効率のよい選択が可能である。ただし、同じ対地(ノードR)を結ぶL1パスが複数本ある場合もあり、L1パスの数に応じて失われる対地数が変化するとは必ずしも限らない。
下位レイヤパス選択手段22は、SRLG選択手段21で選択されたSRLGに収容された1以上のL1パス(下位レイヤパス)の中から収容変更の対象とするL1パスを選択するものである。下位レイヤパス選択手段22が、SRLGに収容された複数のL1パスの中から特定のL1パスを選択する方法は、特に限定されるものではないが、例えば、ランダム選択法、収容変更前のHOP数選択法、収容変更後のHOP数選択法が挙げられる。
下位レイヤパス収容変更設計手段23は、設計された論理トポロジが信頼性条件を満たさない場合に、下位レイヤパス割当手段13で割り当てられたL1パス(下位レイヤパス)の終端点を変更させずにL1パスで経由するノードを変更することで、信頼性条件を満足するようにL1パスの収容変更を設計するものである。
本実施形態では、下位レイヤパス収容変更設計手段23は、下位レイヤパス選択手段22で選択されたL1パスの収容変更を設計する。また、下位レイヤパス収容変更設計手段23は、L1パスの収容変更の設計において、信頼性評価手段24と協働して論理トポロジが信頼性条件を満たすようにL1パスの収容変更を行う。そして、下位レイヤパス収容変更設計手段23は、信頼性条件を満たすようにL1パスの収容変更ができない場合には、その旨を下位レイヤパス追加設計手段25に通知する。
信頼性評価手段24は、論理トポロジ設計手段12で設計された論理トポロジが信頼性条件を満たすか否かを評価するものである。ここで、信頼性条件は、下位レイヤ3のいずれかの物理リンクまたはノードに障害が発生した場合に、上位レイヤ2の各ノードR間における到達性を保証する条件を示す。つまり、「信頼性条件を満たす」とは、上位レイヤ2の各ノードR間における到達性が保証されていることを示す。また、論理トポロジが信頼性条件を満たしているかどうかを判定することを「信頼性評価を行う」ともいう。
下位レイヤパス追加設計手段25は、
下位レイヤパス収容変更設計手段23によって設計されたL1パス(下位レイヤパス)の収容変更方針が信頼性条件を満たさない場合に、信頼性条件を満たすように新たなL1パスを追加するものである。この下位レイヤパス追加設計手段25は、下位レイヤパス収容変更設計手段23でL1パスの収容変更を試みた論理トポロジに対して、信頼性条件を満たすように、新たなL1パスの追加を行うことで、論理トポロジを設計する。この下位レイヤパス追加設計手段25による設計方法としては、公知の下位レイヤパス追加法や下位レイヤパス追加・削除法を用いることができる。
下位レイヤパス通知手段26は、論理トポロジ設計手段12で設計されて信頼性条件を満たすL1パスがある場合、または、下位レイヤパス収容変更設計手段23によって設計されて信頼性条件を満たすL1パスがある場合、あるいは、下位レイヤパス追加設計手段25によって信頼性条件を満たすように追加変更された新たなL1パスがある場合に、当該L1パスの設定を各ノードRに通知するための通知メッセージを出力手段15に出力するものである。
出力手段15は、論理トポロジ高信頼化手段14の処理結果を出力するものであり、例えば、出力インタフェースで構成される。論理トポロジ高信頼化手段14の処理結果としては、論理トポロジ設計手段12で設計されて信頼性条件を満たすL1パスのパス設定通知メッセージやL1パスの収容変更方針の通知メッセージを高信頼論理トポロジ情報として有している。なお、論理トポロジ高信頼化手段14の処理結果として、追加変更された新たなL1パスの通知メッセージも含む。
設計論理トポロジ情報記憶手段16は、論理トポロジ設計手段12によって作成された設計論理トポロジ情報を記憶するものであって、例えば、一般的なメモリやハードディスク等から構成される。この設計論理トポロジ情報記憶手段16は、設計論理トポロジ情報を、例えば、図5(a)に示す論理トポロジテーブル510の形式で格納している。図5は、図4に示した仮想トポロジ設計装置に記憶されるデータの一例を示す図である。
論理トポロジテーブル510は、フィールドとして、リンクID511と、論理リンクの始点512と、論理リンクの終点513と、リンクの帯域情報514とを有する。
リンクID511は、この論理トポロジテーブル510の特定のレコードを一意に定めるためのテーブルレコードIDである。
論理リンクの始点512は、論理トポロジにおいて特定の論理リンクに注目した際にその論理リンクの始点となる対地(ノードR)を識別するものである。
論理リンクの終点513は、論理トポロジにおいて特定の論理リンクに注目した際にその論理リンクの終点となる対地(ノードR)を識別するものである。
リンクの帯域情報514は、論理リンクの始点から終点までを結ぶリンクの帯域情報を定義したものである。
設計物理トポロジ情報記憶手段17は、論理トポロジ設計手段12によって作成された設計物理トポロジ情報を記憶するものであって、例えば、一般的なメモリやハードディスク等から構成される。この設計物理トポロジ情報記憶手段17は、設計物理トポロジ情報を、例えば、図5(b)に示す物理トポロジテーブル520の形式で格納している。
物理トポロジテーブル520は、フィールドとして、コネクトID521と、物理リンクの始点522と、物理リンクの終点523と、接続状態524とを有する。
コネクトID521は、この物理トポロジテーブル520の特定のレコードを一意に定めるためのテーブルレコードIDである。
物理リンクの始点522は、物理トポロジにおいて特定の物理リンクに注目した際にその物理リンクの始点となる対地(ノードNまたはノードR)を識別するものである。
物理リンクの終点523は、物理トポロジにおいて特定の物理リンクに注目した際にその物理リンクの終点となる対地(ノードNまたはノードR)を識別するものである。
接続状態524は、物理リンクの始点から終点までが接続されているか、もしくは接続されていないかという情報を持つ。ここで、接続を「1」、未接続を「0」のように表すことができる。
下位レイヤパス情報記憶手段18は、下位レイヤパス割当手段13で割り当てられたL1パス情報を記憶するものであって、例えば、一般的なメモリやハードディスク等から構成される。この下位レイヤパス情報記憶手段18は、L1パス情報を、例えば、図5(c)に示すL1パステーブル530の形式で格納している。
L1パステーブル530は、フィールドとして、パスID531と、リンクID532と、経路533とを有する。
パスID531は、このL1パステーブル530の特定のレコードを一意に定めるためのテーブルレコードIDである。
リンクID532は、該当するL1パスと対応関係にある論理トポロジテーブル510のテーブルレコードIDである。
経路533は、該当するL1パスが経由する物理トポロジ上の経路である。
SRLG情報記憶手段20は、後記するSRLG情報作成手段19で作成された情報を記憶するものであって、例えば、一般的なメモリやハードディスク等から構成される。このSRLG情報記憶手段20は、SRLG情報作成手段19で作成された情報を、例えば、図5(d)に示すSRLGテーブル540と、図5(e)に示すカットセットテーブル550の形式で格納している。
SRLGテーブル540は、フィールドとして、SRLG識別番号541と、SRLGに含まれるL1パスのID542と、フラグ543とを有する。
SRLG識別番号541は、このSRLGテーブル540の特定のレコードを一意に定めるものである。
SRLGに含まれるL1パスのID542は、そのSRLGに所属するL1パスのIDの集合である。
フラグ543は、SRLGが「問題のあるSRLG」か否かを識別するものであり、例えば、フラグがオン(on)のときには「問題のあるSRLG」を示し、フラグがオフ(off)のときには問題のないSRLGを示す。
また、このSRLGテーブル540および前記したL1パステーブル530(図5(c)参照)の情報を用いることで、下位レイヤパス選択手段22は、収容変更前のHOP数選択法によって、収容変更の対象とするL1パスを選択する。
カットセットテーブル550は、フィールドとして、カットセット識別番号551と、カットセットを構成するL1パスのID552とを有する。
カットセット識別番号551は、このカットセットテーブル550の特定のレコードを一意に定めるものである。
カットセットを構成するL1パスのID552は、論理トポロジのカットセットを構成するリンク群に対応するL1パスのIDの集合を記述したものである。
SRLG情報作成手段19は、設計論理トポロジ情報記憶手段16と、下位レイヤパス情報記憶手段18とに格納された情報に基づいて、SRLGに関する情報を作成し、作成した情報を、SRLG情報記憶手段20に格納するものである。具体的には、SRLG情報作成手段19は、物理トポロジテーブル520(図5(b)参照)に格納された設計物理トポロジ情報から所定の物理リンクを選択し、選択した物理リンクに収容されるL1パスをL1パステーブル530(図5(c)参照)から選択することで、SRLGテーブル540(図5(d)参照)を作成する。
図4に示した仮想トポロジ設計装置10の全体動作について図6を参照(適宜図1ないし図5参照)して説明する。図6は、図4に示した仮想トポロジ設計装置による仮想トポロジ設計方法を示すフローチャートである。まず、仮想トポロジ設計装置10は、論理トポロジ設計手段12によって、入力情報である物理トポロジ情報、論理トポロジ情報、交流トラヒック情報から論理トポロジを設計する(ステップS1:論理トポロジ設計ステップ)。そして、仮想トポロジ設計装置10は、下位レイヤパス割当手段13によって、設計された論理トポロジを対地(ノードR)間のパス設定要求として読み替え、論理トポロジの構築に必要なL1パスを設定する(ステップS2:下位レイヤパス割当ステップ)。
次に、論理トポロジ高信頼化手段14が前記したステップS4で行う収容変更設計処理について図7を参照(適宜図1ないし図6参照)して説明する。図7は、図6に示した収容変更設計処理の一例を示すフローチャートである。
まず、仮想トポロジ設計装置10の論理トポロジ高信頼化手段14は、SRLG選択手段21によって、1以上の「問題のあるSRLG」から特定の「問題のあるSRLG」を選択する(ステップS11:SRLG選択ステップ)。次に、論理トポロジ高信頼化手段14は、下位レイヤパス選択手段22によって、選択したSRLGに含まれる1以上のL1パスの中から特定のL1パスを選択する(ステップS12:下位レイヤパス選択ステップ)。
なお、ステップS14でNoと判定されて終了した場合には、信頼性条件を満たしているので、前記したステップS5(図6参照)に移行した後で、仮想トポロジ設計装置10は、L1パスの追加を行うことなく、設計した論理トポロジを通知する。
図8は、本発明の第2実施形態に係る仮想トポロジ設計装置を模式的に示す機能ブロック図である。図8に示す仮想トポロジ設計装置10Aは、論理トポロジ高信頼化手段14Aの機能と、SRLG情報記憶手段20Aに格納される情報とが異なる点を除いて、図4に示した仮想トポロジ設計装置10と同様な構成なので、同一の構成には同一の符号を付して説明を省略する。
論理トポロジ高信頼化手段14Aは、収容変更方針記録手段30をさらに備えている。
収容変更方針記録手段30は、複数の下位レイヤパス選択条件ごとに、下位レイヤパス収容変更設計手段23によって設計されたL1パスの収容変更方針を、SRLG情報記憶手段20Aに記録するものである。ここで、下位レイヤパス選択条件とは、1以上のSRLG選択則と、1以上の下位レイヤパス選択則とを組み合わせて予め作成される。また、SRLG選択則は、1以上の「問題のあるSRLG」の中から特定のSRLGを選択する規則を示す。また、下位レイヤパス選択則は、選択されたSRLGに収容された1以上のL1パス(下位レイヤパス)の中から収容変更の対象とするL1パスを選択する規則を示す。なお、収容変更方針記録手段30は、CPUがHDD等に格納された所定のプログラムをRAMに展開して実行することにより実現されるものである。
SRLG情報記憶手段20Aは、図5に示したSRLGテーブル540およびカットセットテーブル550の他に、収容変更方針記録手段30によって記録された情報を、図9に示すソートテーブル900の形式で格納している。図9は、図8に示した仮想トポロジ設計装置に記憶されるデータの一例を示す図である。
ソートテーブル900とは、L1パスの収容変更を行う際に、複数の「問題のあるSRLG」の中からどのSRLGを選択するか、また、そのSRLGの中に複数のL1パスが存在するときに、どのL1パスに対し収容変更を行うかという、基準を決定するテーブルである。
ソートリストID911は、このソートテーブル900において、予め作成された下位レイヤパス選択条件を示す各レコードを一意に定めるテーブルレコードである。
図8に示した仮想トポロジ設計装置10Aの動作について図10を参照(適宜図5、図8および図9を参照)して説明する。図10は、図8に示した仮想トポロジ設計装置による仮想トポロジ設計方法を示すフローチャートである。
仮想トポロジ設計装置10Aは、論理トポロジ高信頼化手段14Aの収容変更方針記録手段30によって、ソートテーブル900を作成し(ステップS21)、作成したソートテーブル900から、最初に初期値として与えるレコード(ソート初期値)を決定する(ステップS22)。
また、各実施形態では、上位レイヤ2をIP網、下位レイヤ3をL1網とした場合について説明したが、これらに限定されるものではない。
また、仮想トポロジ設計システム1の上位レイヤ2のノードRの個数は、複数であれば特に限定されるものではない。また、下位レイヤ3のノードNの個数も特に限定されるものではない。
2 上位レイヤ
3 下位レイヤ
10,10A 仮想トポロジ設計装置
12 論理トポロジ設計手段
13 下位レイヤパス割当手段
14,14A 論理トポロジ高信頼化手段
16 設計論理トポロジ情報記憶手段
17 設計物理トポロジ情報記憶手段
18 下位レイヤパス情報記憶手段
19 SRLG情報作成手段
20,20A SRLG情報記憶手段
21 SRLG選択手段
22 下位レイヤパス選択手段
23 下位レイヤパス収容変更設計手段
24 信頼性評価手段
25 下位レイヤパス追加設計手段
26 下位レイヤパス通知手段
30 収容変更方針記録手段
Claims (10)
- 階層化されたネットワーク上の隣接するレイヤのうち相対的に上位に位置するネットワークを示す上位レイヤにおけるトラヒック転送機能を有した複数のノードと、前記隣接するレイヤのうち相対的に下位に位置するネットワークを示す下位レイヤにおける複数のノードとがそれぞれ接続されてなる仮想トポロジ設計システムのネットワークトポロジを設計する仮想トポロジ設計装置であって、
設計対象とするネットワークの物理的な接続を表したトポロジ情報と、前記上位レイヤでどのノードとどのノードとを論理リンクで結合するかを表したトポロジ情報と、あるノードとあるノードとに発生しているトラヒック量の情報とに基づいて、前記上位レイヤの論理トポロジを設計する論理トポロジ設計手段と、
前記設計された論理トポロジに対して、前記下位レイヤにおけるパスを示す下位レイヤパスを割り当てる下位レイヤパス割当手段と、
前記下位レイヤのいずれかの物理リンクまたはノードに障害が発生した場合に、前記上位レイヤの各ノード間における到達性を保証する条件を示す信頼性条件を前記設計された論理トポロジが満たすか否かを評価する信頼性評価手段と、
前記設計された論理トポロジが前記信頼性条件を満たさない場合に、前記割り当てられた下位レイヤパスの終端点を変更させずに前記下位レイヤパスで経由するノードを変更することで、前記信頼性条件を満足するように前記下位レイヤパスの収容変更を設計する下位レイヤパス収容変更設計手段と、を備えることを特徴とする仮想トポロジ設計装置。 - 前記下位レイヤは、WDM(Wavelength Division Multiplexing)やTDM(Time Division Multiplexing)などのコネクション型ネットワークであり、かつ、前記上位レイヤは、MPLS(Multi-Protocol Label Switching)などの仮想パスネットワークやIP(Internet Protocol)などのコネクションレス型ネットワークであるトポロジ設計システムのネットワークトポロジを設計することを特徴とする請求項1に記載の仮想トポロジ設計装置。
- 同一のリスクを抱えている論理リンクをグループ化したSRLG(Shared Risk Link Group)であって前記設計された論理トポロジのカットセットを含むSRLGのことを示す問題のある1以上のSRLGの中から特定のSRLGを選択するSRLG選択手段と、
前記選択されたSRLGに収容された1以上の下位レイヤパスの中から収容変更の対象とする下位レイヤパスを選択する下位レイヤパス選択手段とをさらに備え、
前記下位レイヤパス収容変更設計手段は、前記問題のあるSRLGに収容された下位レイヤパスの収容変更を設計することを特徴とする請求項1または請求項2に記載の仮想トポロジ設計装置。 - 前記SRLG選択手段は、
前記下位レイヤのいずれかの物理リンクまたはノードに障害が発生した場合に前記上位レイヤにおいて到達性を失うノードの数を算出し、前記算出されたノードの数が多い順に前記問題のあるSRLGを選択することを特徴とする請求項3に記載の仮想トポロジ設計装置。 - 前記下位レイヤパス収容変更設計手段は、
前記問題のあるSRLGを使用しないことを条件とするか、または、前記問題のあるSRLGを含めると共に新たに前記問題のあるSRLGを生じさせないことを条件として、経路を探索し、その探索結果に基づいて、前記下位レイヤパスの収容変更を設計することを特徴とする請求項3または請求項4に記載の仮想トポロジ設計装置。 - 前記問題のある1以上のSRLGの中から特定のSRLGを選択する規則を示す1以上のSRLG選択則と、前記選択されたSRLGに収容された1以上の下位レイヤパスの中から収容変更の対象とする下位レイヤパスを選択する規則を示す1以上の下位レイヤパス選択則とを組み合わせて予め作成された複数の下位レイヤパス選択条件ごとに、前記下位レイヤパス収容変更設計手段によって設計された下位レイヤパスの収容変更方針を、記憶手段に記録する収容変更方針記録手段をさらに備えることを特徴とする請求項3ないし請求項5のいずれか一項に記載の仮想トポロジ設計装置。
- 前記下位レイヤパス収容変更設計手段によって設計された下位レイヤパスの収容変更方針が前記信頼性条件を満たさない場合に、前記信頼性条件を満たすように新たな下位レイヤパスを追加する下位レイヤパス追加設計手段をさらに備えることを特徴とする請求項1ないし請求項6のいずれか一項に記載の仮想トポロジ設計装置。
- 階層化されたネットワーク上の隣接するレイヤのうち相対的に上位に位置するネットワークを示す上位レイヤにおけるトラヒック転送機能を有した複数のノードと、前記隣接するレイヤのうち相対的に下位に位置するネットワークを示す下位レイヤにおける複数のノードとがそれぞれ接続されてなるトポロジ設計システムのネットワークトポロジを設計する仮想トポロジ設計装置の仮想トポロジ設計方法であって、
論理トポロジ設計手段によって、設計対象とするネットワークの物理的な接続を表したトポロジ情報と、前記上位レイヤでどのノードとどのノードとを論理リンクで結合するかを表したトポロジ情報と、あるノードとあるノードとに発生しているトラヒック量の情報とに基づいて、前記上位レイヤの論理トポロジを設計する論理トポロジ設計ステップと、
下位レイヤパス割当手段によって、前記設計された論理トポロジに対して、前記下位レイヤにおけるパスを示す下位レイヤパスを割り当てる下位レイヤパス割当ステップと、
信頼性評価手段によって、前記下位レイヤのいずれかの物理リンクまたはノードに障害が発生した場合に、前記上位レイヤの各ノード間における到達性を保証する条件を示す信頼性条件を前記設計された論理トポロジが満たすか否かを評価する信頼性評価ステップと、
下位レイヤパス収容変更設計手段によって、前記設計された論理トポロジが前記信頼性条件を満たさない場合に、前記割り当てられた下位レイヤパスの終端点を変更させずに前記下位レイヤパスで経由するノードを変更することで、前記信頼性条件を満足するように前記下位レイヤパスの収容変更を設計する下位レイヤパス収容変更設計ステップと、
下位レイヤパス追加設計手段によって、前記設計された下位レイヤパスの収容変更方針が、前記信頼性条件を満たさない場合に、前記信頼性条件を満たすように新たな下位レイヤパスを追加する下位レイヤパス追加設計ステップと、
を有することを特徴とする仮想トポロジ設計方法。 - SRLG選択手段によって、同一のリスクを抱えている論理リンクをグループ化したSRLGであって前記設計された論理トポロジのカットセットを含むSRLGのことを示す問題のある1以上のSRLGの中から特定のSRLGを選択するSRLG選択ステップと、
下位レイヤパス選択手段によって、前記選択されたSRLGに収容された1以上の下位レイヤパスの中から収容変更の対象とする下位レイヤパスを選択する下位レイヤパス選択ステップとを有し、
前記下位レイヤパス収容変更設計ステップは、前記問題のあるSRLGに収容された下位レイヤパスの収容変更を設計することを特徴とする請求項8に記載の仮想トポロジ設計方法。 - 収容変更方針記録手段によって、前記問題のある1以上のSRLGの中から特定のSRLGを選択する規則を示す1以上のSRLG選択則と、前記選択されたSRLGに収容された1以上の下位レイヤパスの中から収容変更の対象とする下位レイヤパスを選択する規則を示す1以上の下位レイヤパス選択則とを組み合わせて予め作成された複数の下位レイヤパス選択条件ごとに、前記下位レイヤパス収容変更設計手段によって設計された下位レイヤパスの収容変更方針を、記憶手段に記録する収容変更方針記録ステップを有することを特徴とする請求項9に記載の仮想トポロジ設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007046719A JP4621220B2 (ja) | 2007-02-27 | 2007-02-27 | 仮想トポロジ設計装置および仮想トポロジ設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007046719A JP4621220B2 (ja) | 2007-02-27 | 2007-02-27 | 仮想トポロジ設計装置および仮想トポロジ設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211551A JP2008211551A (ja) | 2008-09-11 |
JP4621220B2 true JP4621220B2 (ja) | 2011-01-26 |
Family
ID=39787477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007046719A Expired - Fee Related JP4621220B2 (ja) | 2007-02-27 | 2007-02-27 | 仮想トポロジ設計装置および仮想トポロジ設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4621220B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5256406B2 (ja) * | 2011-03-30 | 2013-08-07 | 日本電信電話株式会社 | ネットワーク可視化方法およびネットワーク可視化装置 |
JP5639550B2 (ja) * | 2011-09-12 | 2014-12-10 | 日本電信電話株式会社 | パス再配置方法及び装置 |
US8938163B2 (en) * | 2011-10-05 | 2015-01-20 | Fujitsu Limited | Method and system for hybrid multi-layer mesh restoration in a communication network |
JP2015530767A (ja) * | 2012-09-28 | 2015-10-15 | 日本電気株式会社 | 通信システム、制御装置、制御方法及びプログラム |
EP2804343B1 (en) * | 2013-05-16 | 2016-05-18 | NTT DoCoMo, Inc. | Method for mapping a network topology request to a physical network, computer program product, mobile communication system, and network configuration platform |
JP6390091B2 (ja) * | 2013-11-29 | 2018-09-19 | 富士通株式会社 | トンネル管理装置、通信制御装置、トンネル管理方法及びトンネル管理プログラム |
WO2016103632A1 (ja) | 2014-12-24 | 2016-06-30 | 日本電気株式会社 | マルチレイヤネットワークシステムおよびマルチレイヤネットワークにおけるパス設定方法 |
US10313232B2 (en) | 2015-03-06 | 2019-06-04 | Nec Corporation | Network control device, network control method, and recording medium for program |
WO2016143311A1 (ja) | 2015-03-06 | 2016-09-15 | 日本電気株式会社 | ネットワーク制御装置、ネットワーク制御方法、および、プログラムの記録媒体 |
JP7177106B2 (ja) * | 2020-01-31 | 2022-11-22 | Kddi株式会社 | 連携型仮想ネットワーク割当方法および装置 |
JP7439903B2 (ja) | 2020-03-24 | 2024-02-28 | 日本電信電話株式会社 | 管理装置及び管理方法 |
CN112636961B (zh) * | 2020-12-15 | 2022-11-08 | 国网河南省电力公司信息通信公司 | 网络切片下基于可靠性和分流策略的虚拟网资源分配方法 |
CN115514657B (zh) * | 2022-11-15 | 2023-03-24 | 阿里云计算有限公司 | 网络建模方法、网络问题分析方法及相关设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223522A (ja) * | 2004-02-04 | 2005-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 経路計算方法、経路計算制御装置および経路計算プログラム。 |
JP2005286923A (ja) * | 2004-03-30 | 2005-10-13 | Nec Corp | 階層化ネットワークパス設計システム及びパス設計装置、パス設計プログラム |
-
2007
- 2007-02-27 JP JP2007046719A patent/JP4621220B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223522A (ja) * | 2004-02-04 | 2005-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 経路計算方法、経路計算制御装置および経路計算プログラム。 |
JP2005286923A (ja) * | 2004-03-30 | 2005-10-13 | Nec Corp | 階層化ネットワークパス設計システム及びパス設計装置、パス設計プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2008211551A (ja) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4621220B2 (ja) | 仮想トポロジ設計装置および仮想トポロジ設計方法 | |
JP5919046B2 (ja) | パス計算方法 | |
KR101442363B1 (ko) | Mpls 멀티캐스트를 위한 효율적인 보호 방식 | |
EP2662778A1 (en) | Method and apparatus for determining paths between source / destination pairs | |
US10110438B2 (en) | Control plane discovery of services | |
JP4837765B2 (ja) | 多階層資源転送網経路計算に必要な資源管理及び再帰的経路計算方法及び装置 | |
JP5873576B2 (ja) | 高信頼パス収容設計装置及び方法 | |
WO2014054281A1 (en) | Control apparatus, control method thereof, and program | |
US7085242B2 (en) | Virtual IP topology reconfiguration migration | |
JP4373929B2 (ja) | パス経路算出方法、パス経路算出装置、および、通信システム | |
JP5190047B2 (ja) | 迂回経路情報作成装置および迂回経路情報作成方法 | |
JP4621228B2 (ja) | マルチレイヤネットワークにおける経路探索方法及び装置及びプログラム | |
JP4309316B2 (ja) | ルーティング方法および伝送システム | |
JP2007311900A (ja) | パス経路設計方法およびプログラムならびにその記憶媒体 | |
JP4074314B2 (ja) | 光伝送システム | |
JP4694971B2 (ja) | 複数レイヤネットワーク上でのバックアップパスルーティング管理システム | |
JP4098793B2 (ja) | 光伝送システム | |
JP2005223522A (ja) | 経路計算方法、経路計算制御装置および経路計算プログラム。 | |
JP4981829B2 (ja) | Mrcファイル作成装置、mrcファイル作成方法およびそのプログラム | |
JP4700662B2 (ja) | リルーティング方法、リルーティングプログラムおよびルーティング装置 | |
JP4717796B2 (ja) | ノード装置およびパス設定方法 | |
CN111901148B (zh) | 网络拓扑结构的管理方法、装置、电子设备及存储介质 | |
JP4304373B2 (ja) | ノード装置、インターフェース属性決定方法、プログラム及び光ネットワーク | |
CN116094995A (zh) | 标签处理方法、系统、装置和计算机存储介质 | |
JP2010141704A (ja) | 光パス再配置方法および光通信ネットワークシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4621220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |