JP4619692B2 - 電力変換装置および超電導電力貯蔵装置 - Google Patents
電力変換装置および超電導電力貯蔵装置 Download PDFInfo
- Publication number
- JP4619692B2 JP4619692B2 JP2004159566A JP2004159566A JP4619692B2 JP 4619692 B2 JP4619692 B2 JP 4619692B2 JP 2004159566 A JP2004159566 A JP 2004159566A JP 2004159566 A JP2004159566 A JP 2004159566A JP 4619692 B2 JP4619692 B2 JP 4619692B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- control
- current
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、電力変換装置および瞬低補償用の超電導電力貯蔵装置に関する。
従来の、電源系統に瞬低（瞬時電圧低下）が発生した場合に負荷に対して所要の電力を継続して供給する瞬低補償用超電導電力貯蔵装置（ＳＭＥＳ）は、電磁エネルギーを貯蔵する超電導のＳＭＥＳコイルと、ＳＭＥＳコイルが出力する直流電力を交流電力に変換し負荷に供給する電力変換装置とから構成される。超電導コイルは電流源であるため、電流形変換装置を適用することにより、回路構成を簡単にすることが可能である。
電流形変換装置として図２３に示す直接多重化方式が提案されている（例えば、非特許文献１参照）。本方式の場合、単位変換器１間に横流が発生するため、横流抑制用のインダクタンスと横流抑制制御機能が必要となる。また並列方式のため電流容量が大きくなるため、ＳＭＥＳコイルの冷却装置容量が増加し、システム全体のコストが増加する問題がある。更に電流容量の増加に伴い変換装置の損失が増大する点においても問題がある。
永井他、「多重空間ベクトル制御を適用した多重電流形変換器の開発」、平成１０年、電学論Ｄ,１１８巻５号、ｐｐ．６３０〜６３６
永井他、「多重空間ベクトル制御を適用した多重電流形変換器の開発」、平成１０年、電学論Ｄ,１１８巻５号、ｐｐ．６３０〜６３６
従来のＳＭＥＳにおける電力変換装置では横流が発生することから、横流の抑制のために横流抑制用のインダクタンスと横流抑制制御が必要であった。また横流抑制リアクトルを設置すると装置が大型化し、重量も大きくなる。更に横流抑制制御機能が必要となり、電力変換装置のコストアップを招くことになる。コストにおいては並列方式のためＳＭＥＳコイルの電流容量の増大に伴う冷却装置のコストの抑制が必要であった。
本発明は、制御系が簡素かつ高性能で、ＳＭＥＳコイル、冷却装置、主回路の寸法、重量、容量、コストを大幅に低減することのできる電力変換装置および超電導電力貯蔵装置を提供することを目的とする。
請求項１の発明は電力変換装置であり、相互に直列接続され電流源に接続されて前記電流源から供給される直流電力を２段で３相交流電力の１相分に変換する複数の単位変換器と、前記各単位変換器の出力端にそれぞれ接続されたコンデンサと、３相交流電力の１相分に対応する前記２段のコンデンサにそれぞれ接続される巻線および対応する３相電源系統の１相に接続される巻線を有する３巻変圧器と、前記３相交流電源系統の電圧を検出する電圧検出装置と、前記各コンデンサの電圧を検出する電圧検出装置と、前記電源系統に瞬低が発生したことを検出した場合に、系統電流の固定値を用いたフィードフォワード制御とコンデンサ電圧制御とにより過渡時も安定にコンデンサ電圧を制御する制御装置とを備え、前記制御装置は、三相の各相を構成する２段の単位変換器の出力端コンデンサの電圧を加算して算出される三相コンデンサ電圧検出値を入力し、静止二相座標系の二軸成分である二相コンデンサ電圧信号に変換したのちＤＱ変換し結果としてコンデンサ電圧制御ＤＱ電流指令値を出力するコンデンサ電圧制御装置と、前記コンデンサ電圧制御ＤＱ電流指令値および前記固定値である系統電流フィードフォワード制御固定ＤＱ電流指令値を加算して求めたＤＱ電流指令値に基づいてＤＱ二相電流指令を求め、さらに二相三相変換を行なって三相出力電流指令を出力する電流指令制御装置と、前記三相出力電流指令を入力し、三相Ｕ相の１段目単位変換器ゲート信号、Ｕ相２段目単位変換器ゲート信号、三相Ｖ相の１段目単位変換器ゲート信号、Ｖ相２段目単位変換器ゲート信号、三相Ｗ相の１段目単位変換器ゲート信号、Ｗ相２段目単位変換器ゲート信号を前記各単位変換器に対して出力するＰＷＭ制御装置と、を有し、前記電源系統の瞬低中に所定の時間の間、所要の電力を負荷に対して安定に供給する瞬低補償制御機能を有することを特徴とする。
請求項２の発明は電力変換装置であり、相互に直列接続され電流源に接続されて前記電流源から供給される直流電力を２段で３相交流電力の１相分に変換する複数の単位変換器と、前記各単位変換器の出力端にそれぞれ接続されたコンデンサと、３相交流電力の１相分に対応する前記２段のコンデンサにそれぞれ接続される巻線および対応する３相電源系統の１相に接続される巻線を有する３巻変圧器と、前記３相交流電源系統の電圧を検出する電圧検出装置と、前記各コンデンサの電圧を検出する電圧検出装置と、前記電源系統に瞬低が発生したことを検出した場合に、系統電流の固定値を用いたフィードフォワード制御とコンデンサ電圧制御とにより過渡時も安定にコンデンサ電圧を制御する制御装置とを備え、前記制御装置は、三相の各相を構成する２段の単位変換器の出力端コンデンサの電圧を加算して算出される三相コンデンサ電圧検出値を入力し、模擬系統電流制御の結果としてＰＩＤ制御出力ＤＱ電流指令値を出力する模擬系統電流制御装置と、前記ＰＩＤ制御出力ＤＱ電流指令値および前記固定値である系統電流フィードフォワード制御固定ＤＱ電流指令値を入力し、三相出力電流指令を出力する電流指令制御装置と、前記三相出力電流指令を入力し、Ｕ相１段目単位変換器ゲート信号、Ｕ相２段目単位変換器ゲート信号、Ｖ相１段目単位変換器ゲート信号、Ｖ相２段目単位変換器ゲート信号、Ｗ相１段目単位変換器ゲート信号、Ｗ相２段目単位変換器ゲート信号を前記各単位変換器に対して出力するＰＷＭ制御装置と、を有し前記電源系統の瞬低中に所定の時間の間、所要の電力を負荷に対して安定に供給する瞬低補償制御機能を有することを特徴とする。
本発明によれば、制御系が簡素かつ高性能で、ＳＭＥＳコイル、冷却装置、主回路の寸法、重量、容量、コストを大幅に低減することのできる電力変換装置および超電導電力貯蔵装置を提供することができる。
（第１の実施の形態）
（構成）
図１に本発明の第１の実施の形態の電力変換装置１０１の構成を示す。
負荷１１１は、系統連系装置１１０を介して、電源系統１０９に接続されている。系統連系装置１１０と負荷１１１の間に電力変換装置１０１が接続されている。
（構成）
図１に本発明の第１の実施の形態の電力変換装置１０１の構成を示す。
負荷１１１は、系統連系装置１１０を介して、電源系統１０９に接続されている。系統連系装置１１０と負荷１１１の間に電力変換装置１０１が接続されている。
電力変換装置１０１は、相互に直列接続され直流電力を交流電力に変換する複数の単位変換器１０２と、単位変換器１０２の出力端に接続されたコンデンサ１０３と、コンデンサ１０３と電源系統１０９とを接続する変圧器１０４と、系統電圧を検出する電圧検出装置１０６と、コンデンサ１０３の電圧を検出する電圧検出装置１０７と、電源系統１０９に瞬低が発生したことを検出した場合に系統連系装置１１０を高速に遮断すると共に各単位変換器１０２のコンデンサ電圧を瞬低前の値に制御するコンデンサ電圧制御と系統電流の固定値を用いたフィードフォワード制御により過渡中も安定に負荷１１１に対して電力を供給する制御装置１０５とを備えている。
単位変換器１０２は、互いに直列接続されている。直列接続された両端の単位変換器１０２は、電流源（ＳＭＥＳコイル）１０８の両端にそれぞれ接続される。単位変換器１０２の出力端子間には、コンデンサ１０３が接続されている。コンデンサ１０３は、変圧器１０４の２次側端子に接続されている。各変圧器１０４の１次側の一方の端子は電源系統１０９の各相の電源ラインに接続され、他の端子は他の変圧器１０４の一方の端子と互いに接続されている。
（作用）
制御装置１０５は、電圧検出装置１０６を介して系統電圧を検出すると共に、電圧検出装置１０７を介して各単位変換器１０２の出力端のコンデンサ１０３の電圧を検出する。
制御装置１０５は、電圧検出装置１０６を介して系統電圧を検出すると共に、電圧検出装置１０７を介して各単位変換器１０２の出力端のコンデンサ１０３の電圧を検出する。
制御装置１０５は、検出した系統電圧信号から算出した系統電圧振幅が、基準値より小さい場合は、電源系統１０９に瞬低が発生したと判断し、系統連系装置１１０を開放し、電源系統１０９を遮断する。
制御装置１０５は、瞬低発生直前のコンデンサ１０３の電圧検出値を基準として、コンデンサ１０３の電圧を制御する。
また制御装置１０５は、系統電流の固定値を用いたフィードフォワード制御により過渡応答性能を改善する。
また制御装置１０５は、系統電流の固定値を用いたフィードフォワード制御により過渡応答性能を改善する。
この結果、電力変換装置１０１は、電源系統１０９に瞬低が発生した場合、所定の時間の間、負荷１１１に対して安定に電力供給を継続し、瞬低補償制御を行う。
（効果）
本実施の形態の電力変換装置によれば、大容量化のため複数の単位変換器１０２を互いに直列接続することにより、電流源１０８を構成するＳＭＥＳコイルの直流電圧を大きく直流電流を小さくすることが可能となる。これにより従来の並列方式のＳＭＥＳ用電力変換器で必要であった横流抑制リアクトルと制御が不要となり、電力変換器１０２の寸法、重量、コストを低減することができる。また直流電流容量が低減するためＳＭＥＳコイルと冷却装置の電流容量とコストを低減することができる。
本実施の形態の電力変換装置によれば、大容量化のため複数の単位変換器１０２を互いに直列接続することにより、電流源１０８を構成するＳＭＥＳコイルの直流電圧を大きく直流電流を小さくすることが可能となる。これにより従来の並列方式のＳＭＥＳ用電力変換器で必要であった横流抑制リアクトルと制御が不要となり、電力変換器１０２の寸法、重量、コストを低減することができる。また直流電流容量が低減するためＳＭＥＳコイルと冷却装置の電流容量とコストを低減することができる。
更に、系統電流の固定値を用いたフィードフォワード制御により、過渡応答性能を改善することが可能となり、系統連系装置１１０のＯＦＦ時に系統に過電流が流れたり、負荷電圧が低下する問題を解決し、低コストで高性能な瞬低補償用ＳＭＥＳ電力変換装置を提供することができる。
（第２の実施の形態）
本発明の第２の実施の形態を図２と図３を参照して説明する。
（構成）
図２は本実施の形態の電力変換装置２０１の構成を示す回路図である。
本発明の第２の実施の形態を図２と図３を参照して説明する。
（構成）
図２は本実施の形態の電力変換装置２０１の構成を示す回路図である。
負荷１１１は、系統連系装置１１０を介して、電源系統１０９に接続されている。系統連系装置１１０と負荷１１１の間に電力変換装置２０１が接続されている。電力変換装置２０１は、単位変換器２０２と、コンデンサ２０３と、三巻変圧器２０４と、制御装置２０５とを備えている。
この実施の形態では、６台の単位変換器２０２を互いに直列接続して電力変換装置２０１を構成している。直列接続された両端の単位変換器２０２は、電流源１０８の両端にそれぞれ接続されている。単位変換器２０２の出力端子間には、コンデンサ２０３が接続されている。コンデンサ２０３は、三巻変圧器２０４の２次側の巻線に接続されている。三巻変圧器２０４の１次側の一方の端子は、電源系統１０９の各相の電源ラインに接続され、他の端子は他の三巻変圧器２０４の他方の端子と互いに接続されている。
図３に単位変換器２０２の構成を示す。単位変換器２０２は、単相ブリッジの構成である。各アームは、１組の逆阻止用のダイオード３０１と１組のスイッチング素子３０２からなる。この単位変換器２０２は、一般的な単相ブリッジと汎用の素子を使用することにより低コストな電力変換器となっている。
（作用）
制御装置２０５は、電圧検出装置２０６を介して系統電圧を検出すると共に、電圧検出装置２０７を介して各単位変換器２０２の出力端のコンデンサ２０３の電圧を検出する。
制御装置２０５は、電圧検出装置２０６を介して系統電圧を検出すると共に、電圧検出装置２０７を介して各単位変換器２０２の出力端のコンデンサ２０３の電圧を検出する。
制御装置２０５は、検出した系統電圧信号から算出した系統電圧振幅が、基準値より小さい場合は、電源系統１０９に瞬低が発生したと判断し、系統連系装置１１０をＯＦＦし、電源系統１０９を遮断する。
電源系統１０９に瞬低が発生した場合は、瞬低発生直前のコンデンサ２０３の電圧検出値を保持し、これを基準としてコンデンサ２０３の電圧を制御する。
また制御装置２０５は、系統電流の固定値を用いたフィードフォワード制御により過渡応答性能を改善する。
また制御装置２０５は、系統電流の固定値を用いたフィードフォワード制御により過渡応答性能を改善する。
これにより、電力変換装置２０１は、瞬低期間中、負荷１１１に対し安定に電力供給を継続する。この結果、電力変換装置２０１は、電源系統１０９に瞬低が発生した場合、所定の時間の間、負荷１１１に対して安定に電力供給を継続し、瞬低補償制御を行う。
（効果）
本実施の形態の電力変換装置によれば、複数の単相ブリッジ回路を使用することにより、容易にＳＭＥＳ用電力変換装置を構成できる。その結果、低コストな電力変換装置を構築できると共に、システムの信頼性を改善することができる。また直流電流容量が低減するためＳＭＥＳコイルと冷却装置の電流容量とコストを低減することができる。
本実施の形態の電力変換装置によれば、複数の単相ブリッジ回路を使用することにより、容易にＳＭＥＳ用電力変換装置を構成できる。その結果、低コストな電力変換装置を構築できると共に、システムの信頼性を改善することができる。また直流電流容量が低減するためＳＭＥＳコイルと冷却装置の電流容量とコストを低減することができる。
更に、系統電流の固定値を用いたフィードフォワード制御により、過渡応答性能を改善することが可能となり、系統連系装置１１０のＯＦＦ時に系統に過電流が流れたり、負荷電圧が低下する問題を解決し、低コストで高性能な瞬低補償用ＳＭＥＳ電力変換装置を提供することができる。
（第３の実施の形態）
本発明の第３の実施の形態を図４から図７を参照して説明する。本実施の形態は、前記第２の実施の形態（図２）における制御装置２０５に関する。
本発明の第３の実施の形態を図４から図７を参照して説明する。本実施の形態は、前記第２の実施の形態（図２）における制御装置２０５に関する。
（構成）
本実施の形態における制御装置２０５は、図４に示すように、コンデンサ電圧制御装置６０１と、電流指令制御装置６０２と、PWM制御装置６０３とから構成されている。
本実施の形態における制御装置２０５は、図４に示すように、コンデンサ電圧制御装置６０１と、電流指令制御装置６０２と、PWM制御装置６０３とから構成されている。
コンデンサ電圧制御装置６０１は、図５に示すように、三相二相変換手段７０１ａ，７０１ｂと、コンデンサ電圧振幅検出手段７０２と、コンデンサ電圧振幅制御手段７０３と、１次遅れフィルタ７２３と、コンデンサ電圧位相検出手段７０４と、コンデンサ電圧位相制御手段７０５と、コンデンサ電圧指令生成手段７０６と、二相DQ変換手段７０７ａ，７０７ｂと、減算手段７０８と、PI制御手段７０９とを備えている。
電流指令制御装置６０２は、図６に示すように、加算手段８００と、リミッタ手段８０１と、ベクトル・リミット手段８０２と、最小ONパルス幅制御手段８０３と、DQ二相変換手段８０４と、二相三相変換手段８０５とを備えている。
図７に１相当りのPWM制御装置６０３の構成を示す。PWM制御装置６０３は、１段目変換器PWM制御装置９０１と、２段目変換器PWM制御装置９０２とから構成されている。１段目変換器PWM制御装置９０１および２段目変換器PWM制御装置９０２はそれぞれ、PWM信号発生器９０３と、ＮＯＴ回路９０４と、極性反転回路９０５とから構成されている。
（作用）
図４に示すように、制御装置２０５のコンデンサ電圧制御装置６０１は、三相コンデンサ電圧検出値６０４を入力し、コンデンサ電圧制御の結果としてコンデンサ電圧制御DQ電流指令値６０５を出力する。ここで、三相コンデンサ電圧検出値６０４は、各相を構成する２段の単位変換器の出力端コンデンサの電圧を加算して算出される三相電圧である。
図４に示すように、制御装置２０５のコンデンサ電圧制御装置６０１は、三相コンデンサ電圧検出値６０４を入力し、コンデンサ電圧制御の結果としてコンデンサ電圧制御DQ電流指令値６０５を出力する。ここで、三相コンデンサ電圧検出値６０４は、各相を構成する２段の単位変換器の出力端コンデンサの電圧を加算して算出される三相電圧である。
電流指令制御装置６０２は、コンデンサ電圧制御DQ電流指令値６０５と系統電流フィードフォワード制御固定DQ電流指令値６０６を入力し、三相出力電流指令６０７を出力する。
PWM制御装置６０３は、三相出力電流指令６０７を入力し、Ｕ相１段目単位変換器ゲート信号６０８、Ｕ相２段目単位変換器ゲート信号６０９、Ｖ相１段目単位変換器ゲート信号６１０、Ｖ相２段目単位変換器ゲート信号６１１、Ｗ相１段目単位変換器ゲート信号６１２、Ｗ相２段目単位変換器ゲート信号６１３を各単位変換器２０２に対して出力する。
図５に示すように、コンデンサ電圧制御装置６０１の三相二相変換手段７０１ａは、三相コンデンサ電圧検出値６０４を入力し、静止二相座標系の二軸成分である二相コンデンサ電圧信号７１１に変換する。
コンデンサ電圧振幅検出手段７０２は、二相コンデンサ電圧信号７１１を入力し、二乗和の正の平方根をコンデンサ電圧振幅７１２として出力する。
コンデンサ電圧振幅制御手段７０３は、コンデンサ電圧振幅７１２と、瞬低発生信号７２２とを入力し、瞬低が発生した場合に瞬低発生直前のコンデンサ電圧振幅７１２をコンデンサ電圧振幅指令値７１３として保持する。
コンデンサ電圧振幅制御手段７０３は、コンデンサ電圧振幅７１２と、瞬低発生信号７２２とを入力し、瞬低が発生した場合に瞬低発生直前のコンデンサ電圧振幅７１２をコンデンサ電圧振幅指令値７１３として保持する。
１次遅れフィルタ７２３は、コンデンサ電圧振幅指令値７１３を入力し、コンデンサ電圧振幅指令値７１３の高周波リプル成分を除去し、コンデンサ電圧振幅指令フィルタ出力値７２４を出力する。
コンデンサ電圧位相検出手段７０４は、二相コンデンサ電圧信号７１１を入力し、コンデンサ電圧位相信号７１４を算出し出力する。
コンデンサ電圧位相制御手段７０５は、コンデンサ電圧位相信号７１４と瞬低発生信号７２２とを入力し、瞬低が発生した場合は、瞬低発生直前のコンデンサ電圧位相信号７１４をコンデンサ電圧位相指令値７１５の基準値として保持し、系統電圧の定格周波数で位相を進め、コンデンサ電圧位相指令値７１５を出力する。
コンデンサ電圧位相制御手段７０５は、コンデンサ電圧位相信号７１４と瞬低発生信号７２２とを入力し、瞬低が発生した場合は、瞬低発生直前のコンデンサ電圧位相信号７１４をコンデンサ電圧位相指令値７１５の基準値として保持し、系統電圧の定格周波数で位相を進め、コンデンサ電圧位相指令値７１５を出力する。
コンデンサ電圧指令生成手段７０６は、コンデンサ電圧振幅指令フィルタ出力値７２４とコンデンサ電圧位相指令値７１５とを入力し、三相コンデンサ電圧指令値７１６を出力する。
三相二相変換手段７０１ｂは、三相コンデンサ電圧指令値７１６を入力し、静止二相成分の二相コンデンサ電圧指令値７１７を出力する。
三相二相変換手段７０１ｂは、三相コンデンサ電圧指令値７１６を入力し、静止二相成分の二相コンデンサ電圧指令値７１７を出力する。
二相DQ変換手段７０７ａは、二相コンデンサ電圧指令値７１７を入力しDQ変換してDQコンデンサ電圧指令値７１８を出力する。なお、DQ変換は、静止座標系の成分を系統電圧と同一周波数で回転する回転座標系へ変換する座標変換である。
二相DQ変換手段７０７ｂは、二相コンデンサ電圧信号７１１とコンデンサ電圧位相指令値７１５とを入力し二相コンデンサ電圧信号７１１をDQ変換してDQコンデンサ電圧検出値７１９を出力する。
減算算手段７０８は、DQコンデンサ電圧指令値７１８から、DQコンデンサ電圧検出値７１９を減算することにより、DQコンデンサ電圧偏差７２０を算出する。
PI制御手段７０９はDQコンデンサ電圧偏差７２０を入力し、PI（積および積分）制御の結果として、コンデンサ電圧制御DQ電流指令値６０５を出力する。
図６に示すように、電流指令制御装置６０２の加算手段８００は、コンデンサ電圧制御DQ電流指令値６０５と系統電流フィードフォワード制御固定DQ電流指令値６０６を加算してDQ電流指令値８０６を出力する。
リミッタ手段８０１は、DQ電流指令値８０６を入力し、Ｄ軸電流指令値とＱ軸電流指令値との絶対値が、それぞれのリミット値を超えた場合は、DQ軸電流指令値を所定のリミット値に制限したリミットDQ電流指令８０７を出力する。
ベクトル・リミット手段８０２は、リミットDQ電流指令８０７を入力し、Ｄ軸とＱ軸のリミット電流指令から構成される電流ベクトルの振幅が規定値を超えた場合は、電流ベクトルの振幅が規定値になるように、Ｄ軸とＱ軸のリミット電流指令を変換し、ベクトル・リミットDQ電流指令８０８を出力する。
最小ONパルス幅制御手段８０３は、ベクトル・リミットDQ電流指令８０８を入力し、この電流指令を用いたPWM制御の結果、電力変換器を構成する素子により規定される最小ONパルス幅より短いPWMパルスが発生しないように、ベクトル・リミットDQ電流指令値を制限した値である最小ONパルス幅制御DQ電流指令８０９を出力する。
DQ二相変換手段８０４は、最小ONパルス幅制御DQ電流指令８０９と、コンデンサ電圧位相指令値７１５とを入力し、二相電流指令８１０を出力する。
二相三相変換手段８０５は、二相電流指令８１０を入力し、二相三相変換を行ない三相出力電流指令６０７を出力する。
二相三相変換手段８０５は、二相電流指令８１０を入力し、二相三相変換を行ない三相出力電流指令６０７を出力する。
図７に示されている１段目変換器PWM制御装置９０１のPWM信号発生器９０３は、三相出力電流指令６０７の一相当りの電流指令信号と、キャリヤ信号９０６を入力し、三相出力電流指令６０７の一相当りの電流指令信号がキャリヤ信号９０６より大きければスイッチング素子をONするPWM信号を出力し、そうでなければ、スイッチング素子をＯＦＦするPWM信号を出力する。発生したPWM信号は、ＮＯＴ回路９０４を介して、単相ブリッジ回路の上アームを構成するスイッチング素子のゲート信号９０７と９０８として出力される。
単相ブリッジ回路の下側アームを構成するスイッチング素子に対するPWM制御は、１相分の電流指令信号６０７を極性反転回路９０５により反転させた電流指令信号を用いて行なわれる。反転された電流指令信号とキャリヤ信号９０６によりPWM制御され、単相ブリッジ回路の下アームを構成するスイッチング素子に対するゲート信号が出力される。
２段目の単位変換器に対するPWM制御は、１段目の単位変換器に対するPWM制御において、キャリヤ信号の位相を９０°ずらすことにより実現する。１段目と２段目の単位変換器に対するPWM制御キャリヤ信号９０６と９１１の間に９０°の位相差を設けることによって、発生する高調波を抑制することができる。
他相のPWM制御は、他の相の電流指令信号６０７を用いて、同様に実現する。
他相のPWM制御は、他の相の電流指令信号６０７を用いて、同様に実現する。
上記の制御の結果、各単位変換器の出力端フィルタコンデンサ電圧を系統が瞬低する直前の電圧に制御することができる。本制御により電源系統瞬低時に負荷１１１に対して所要の電力補償を実現することが可能となる。
（効果）
本実施の形態の電力変換装置によれば、従来の三角波比較PWM制御を使用することができる。その結果、制御系のコストを抑制することができ、低コストな電力変換装置を提供することができる。また直流電流容量が低減するためＳＭＥＳコイルと冷却装置の電流容量とコストを低減することができる。
本実施の形態の電力変換装置によれば、従来の三角波比較PWM制御を使用することができる。その結果、制御系のコストを抑制することができ、低コストな電力変換装置を提供することができる。また直流電流容量が低減するためＳＭＥＳコイルと冷却装置の電流容量とコストを低減することができる。
更に、系統電流の固定値を用いたフィードフォワード制御により、過渡応答性能を改善することが可能となり、系統連系装置１１０のＯＦＦ時に系統に過電流が流れたり、負荷電圧が低下する問題を解決し、低コストで高性能な瞬低補償用ＳＭＥＳ電力変換装置を提供することができる。
（第４の実施の形態）
本発明の第４の実施の形態を図８から図１０を参照して説明する。本実施の形態も図２に示した制御装置２０５に関する。
本発明の第４の実施の形態を図８から図１０を参照して説明する。本実施の形態も図２に示した制御装置２０５に関する。
（構成）
本実施の形態における制御装置２０５は、図８に示すように、模擬系統電流制御装置１００１と、電流指令制御装置１００２と、PWM制御装置６０３から構成されている。
本実施の形態における制御装置２０５は、図８に示すように、模擬系統電流制御装置１００１と、電流指令制御装置１００２と、PWM制御装置６０３から構成されている。
模擬系統電流制御装置１００１は、図９に示すように、線間相変換手段１１０１と、三相二相変換手段１１０２ａ，１１０２ｂと、コンデンサ電圧振幅検出手段１１０３と、コンデンサ電圧振幅制御手段１１０４と、１次遅れフィルタ１１２７と、コンデンサ電圧位相検出手段１１０５と、コンデンサ電圧位相制御手段１１０６と、模擬系統三相電圧生成手段１１０７と、二相DQ変換手段１１０８ａ，１１０８ｂと、減算手段１１０９と、模擬系統電流算出手段１１１０と、PID制御手段１１１１とを備えている。
模擬系統電流算出手段１１１０は、図１０に示すように、減算器１２０１ａ，１２０１ｂと、除算器１２０２と、乗算器１２０３ａ，１２０３ｂと、積分器１２０４と、遅れ要素１２０５とを備えている。
（作用）
図８に示すように、制御装置２０５の模擬系統電流制御装置１００１は、三相コンデンサ電圧検出値６０４を入力し、模擬系統電流制御の結果としてPID制御出力DQ電流指令値１００５を出力する。ここで、三相コンデンサ電圧検出値６０４は、各単位変換器２０２の出力コンデンサ電圧のうち、同種の相間のコンデンサ電圧を互いに加算した値である。
図８に示すように、制御装置２０５の模擬系統電流制御装置１００１は、三相コンデンサ電圧検出値６０４を入力し、模擬系統電流制御の結果としてPID制御出力DQ電流指令値１００５を出力する。ここで、三相コンデンサ電圧検出値６０４は、各単位変換器２０２の出力コンデンサ電圧のうち、同種の相間のコンデンサ電圧を互いに加算した値である。
電流指令制御装置１００２は、PID制御出力DQ電流指令値１００５と系統電流フィードフォワード制御固定DQ電流指令値６０６を入力し、三相出力電流指令６０７を出力する。
PWM制御装置６０３は、三相出力電流指令６０７を入力し、Ｕ相１段目単位変換器ゲート信号６０８、Ｕ相２段目単位変換器ゲート信号６０９、Ｖ相１段目単位変換器ゲート信号６１０、Ｖ相２段目単位変換器ゲート信号６１１、Ｗ相１段目単位変換器ゲート信号６１２、Ｗ相２段目単位変換器ゲート信号６１３を各単位変換器２０２に対して出力する。
図９に示すように、模擬系統電流制御装置１００１の線間相変換手段１１０１は、三相コンデンサ電圧検出値６０４を入力し、相電圧に変換し、三相コンデンサ電圧相電圧換算値１１１３を出力する。
三相二相変換手段１１０２ａは、三相コンデンサ電圧相電圧換算値１１１３を入力し、静止二相座標系の二軸成分である二相コンデンサ電圧信号１１１４に変換し出力する。
コンデンサ電圧振幅検出手段１１０３は、二相コンデンサ電圧信号１１１４を入力し、その二乗和の正の平方根をコンデンサ電圧振幅１１１５として出力する。
コンデンサ電圧振幅検出手段１１０３は、二相コンデンサ電圧信号１１１４を入力し、その二乗和の正の平方根をコンデンサ電圧振幅１１１５として出力する。
コンデンサ電圧振幅制御手段１１０４は、コンデンサ電圧振幅１１１５と、瞬低発生信号７２２とを入力し、瞬低が発生した場合は瞬低発生直前のコンデンサ電圧振幅１１１５をコンデンサ電圧振幅指令値１１１７として保持し出力する。
１次遅れフィルタ１１２７は、コンデンサ電圧振幅指令値１１１７を入力し、高周波リプルを除去したコンデンサ電圧振幅指令フィルタ出力値１１２８を出力する。
コンデンサ電圧位相検出手段１１０５は、二相コンデンサ電圧信号１１１４を入力し、コンデンサ電圧位相信号１１１８を算出し出力する。
コンデンサ電圧位相検出手段１１０５は、二相コンデンサ電圧信号１１１４を入力し、コンデンサ電圧位相信号１１１８を算出し出力する。
コンデンサ電圧位相制御手段１１０６は、コンデンサ電圧位相信号１１１８と瞬低発生信号７２２とを入力し、瞬低が発生した場合は、瞬低発生直前のコンデンサ電圧位相信号１１１８をコンデンサ電圧位相指令値の基準値として保持し、系統電圧の定格周波数で位相を進め、コンデンサ電圧位相指令値１１１９を出力する。
模擬系統三相電圧生成手段１１０７は、コンデンサ電圧振幅指令フィルタ出力値１１２８とコンデンサ電圧位相指令値１１１９とを入力し、模擬系統電源三相電圧指令値１１２０を出力する。
三相二相変換手段１１０２ｂは、模擬系統電源三相電圧指令値１１２０を入力し、静止二相成分の模擬系統電源二相電圧指令値１１２１を出力する。
二相DQ変換手段１１０８ａは、模擬系統電源二相電圧指令値１１２１とコンデンサ電圧位相指令値１１１９とを入力し模擬系統電源二相電圧指令値１１２１をDQ変換して模擬系統電源DQ電圧１２２２を出力する。
二相DQ変換手段１１０８ａは、模擬系統電源二相電圧指令値１１２１とコンデンサ電圧位相指令値１１１９とを入力し模擬系統電源二相電圧指令値１１２１をDQ変換して模擬系統電源DQ電圧１２２２を出力する。
二相DQ変換手段１１０８ｂは、二相コンデンサ電圧信号１１１４とコンデンサ電圧位相指令値１１１９を入力し二相コンデンサ電圧信号１１１４をDQ変換してコンデンサDQ電圧検出値１１２３を出力する。
減算手段１１０９は、模擬系統電源DQ電圧１１２２から、コンデンサDQ電圧検出値１１２３を減算することにより、模擬系統DQ電圧１１２４を算出する。
模擬系統電流算出手段１１１０は、模擬系統DQ電圧１１２４から模擬系統電流偏差１１２５を算出し、出力する。
PID制御手段１１１１は、模擬系統電流偏差１１２５を入力し、PID制御（積、積分および微分）の結果として、PID制御出力DQ電流指令値１００５を出力する。
図１０に示すように、模擬系統電流算出手段１１１０の減算器１２０１ａは、模擬系統DQ電圧１１２４から、遅れ要素１２０５により保持された前回の模擬系統電流計算値１２０６に電源系統の抵抗値１２０７を乗算して算出した電源系統の抵抗による電圧降下１２０８を減算することにより、電源系統のインダクタンスによる電圧降下１２０９を算出する。
除算器１２０２は、電源系統のインダクタンスによる電圧降下１２０９を電源系統のインダクタンス値１２１０で除算することにより、電源系統のインダクタンスによる電圧降下を電源系統のインダクタンスで除算した値１２１１を算出する。
乗算器１２０３ｂは、電源系統のインダクタンスによる電圧降下を電源系統のインダクタンスで除算した値１２１１にサンプリング時間１２１２を乗算するこよにより、電源系統の電流変化量１２１３を算出する。
積分器１２０４は、電源系統の電流変化量１２１３を積分することにより、電源系統の電流計算値１２１４を算出する。
減算器１２０１ｂは、電源系統の電流指令値１２１５から電源系統の電流計算値１２１４を減算することにより模擬系統電流偏差１１２５を出力する。電源系統の電流指令値１２１５をゼロに設定することにより、模擬系統電流をゼロに制御するようにコンデンサ電圧を制御する。
（効果）
本実施の形態の電力変換装置によれば、高圧系統に接続する高耐圧の電流検出器を使用する必要がなく、またコンデンサ電圧制御系を容易に構成できるので、低コストである。さらに、単相ブリッジ変換器を多重化するので、容易に高調波を低減することができる。
本実施の形態の電力変換装置によれば、高圧系統に接続する高耐圧の電流検出器を使用する必要がなく、またコンデンサ電圧制御系を容易に構成できるので、低コストである。さらに、単相ブリッジ変換器を多重化するので、容易に高調波を低減することができる。
（第５の実施の形態）
本発明の第５の実施の形態を図１１と図１２を参照して説明する。
（構成）
図１１は本実施の形態の電力変換装置４０１の構成を示す回路図である。
負荷１１１は、系統連系装置１１０を介して、電源系統１０９に接続されている。系統連系装置１１０と負荷１１１の間に電力変換装置４０１が接続されている。
本発明の第５の実施の形態を図１１と図１２を参照して説明する。
（構成）
図１１は本実施の形態の電力変換装置４０１の構成を示す回路図である。
負荷１１１は、系統連系装置１１０を介して、電源系統１０９に接続されている。系統連系装置１１０と負荷１１１の間に電力変換装置４０１が接続されている。
電力変換装置４０１は、単位変換器４０２と、コンデンサ４０３と、１次側Y結線、２次側千鳥結線・１５°位相差の変圧器４０４と、千鳥結線・１５°位相差のバランス・リアクトル４０５と、系統電圧を検出する電圧検出装置４０６と、コンデンサ電圧を検出する電圧検出装置４０６と、制御装置４０８とを備えている。
４台の単位変換器４０２は互いに直列接続され、両端の単位変換器は、電流源１０８の両端にそれぞれ接続されている。単位変換器４０２の出力端子間には、コンデンサ４０３が接続されている。コンデンサ４０３は、変圧器４０４の２次側の線間に接続されている。
変圧器４０４の１次側の各相の端子は、電源系統１０９の各相の電源ラインに接続されている。バランス・リアクトル４０５は、コンデンサ４０３と変圧器４０４との間に接続されている。このリアクトルは、コンデンサ４０３と変圧器４０４の漏れインダクタンスとの間で発生する共振電流を抑制するために設けられている。
図１２に単位変換器４０２の構成を示す。単位変換器４０２は、三相ブリッジ回路の構成である。各アームは、１組の逆阻止用のダイオード５０１と１組のスイッチング素子５０２から構成されている。この単位変換器４０２は、一般的な三相ブリッジ回路と汎用素子を使用することにより低コストな電力変換器となっている。
（作用）
電源系統１０９が瞬低した場合、系統連系装置１１０が開放される。系統連系装置１１０が開放されると、電力変換装置４０１は、所要の期間、負荷１１１に対し電力供給を行う。これにより負荷に対する瞬低補償を実現する。
電源系統１０９が瞬低した場合、系統連系装置１１０が開放される。系統連系装置１１０が開放されると、電力変換装置４０１は、所要の期間、負荷１１１に対し電力供給を行う。これにより負荷に対する瞬低補償を実現する。
制御装置４０８は、電圧検出装置４０６を介して系統電圧を検出し、電圧検出装置４０７を介して各単位変換器の出力端のコンデンサ４０３の電圧を検出する。
制御装置４０８は、検出した系統電圧信号から算出した系統電圧振幅が、基準値より小さい場合は、系統に瞬低が発生したと判断し、系統連系装置１１０をＯＦＦし、電源系統１０９を遮断する。
制御装置４０８は、検出した系統電圧信号から算出した系統電圧振幅が、基準値より小さい場合は、系統に瞬低が発生したと判断し、系統連系装置１１０をＯＦＦし、電源系統１０９を遮断する。
電源系統１０９に瞬低が発生し、系統連系装置１１０が開放された場合は、瞬低発生直前のコンデンサ４０３の電圧検出値を保持し、これを基準としてコンデンサ４０３の電圧を制御する。これにより、所定の期間、負荷１１１への電力供給を継続する。この結果、電源系統１０９の瞬低による負荷１１１への電力供給杜絶を補償する。
（効果）
本実施の形態の電力変換装置によれば、三相ブリッジを使用するので、大容量変換器システムを容易に構成することができる。また、スイッチング素子５０２の通電期間が１２０度であり損失が小さいため、冷却装置のコストを低減することができる。
本実施の形態の電力変換装置によれば、三相ブリッジを使用するので、大容量変換器システムを容易に構成することができる。また、スイッチング素子５０２の通電期間が１２０度であり損失が小さいため、冷却装置のコストを低減することができる。
（第６の実施の形態）
本発明の第６の実施の形態を図１３から図２２を参照して説明する。本実施の形態は、前記第５の実施の形態（図１１）の電力変換装置４０１の制御装置４０８に関する。
本発明の第６の実施の形態を図１３から図２２を参照して説明する。本実施の形態は、前記第５の実施の形態（図１１）の電力変換装置４０１の制御装置４０８に関する。
（構成）
制御装置４０８は、図１３に示すように、コンデンサ電圧制御装置６０１と、電流指令制御装置１３０３と、パルス制御装置１３０４から構成されている。
制御装置４０８は、図１３に示すように、コンデンサ電圧制御装置６０１と、電流指令制御装置１３０３と、パルス制御装置１３０４から構成されている。
電流指令制御装置１３０３は、図１４に示すように、加算手段８００と、リミッタ手段８０１と、ベクトル・リミット手段８０２と、最小ONパルス幅制御手段８０３と、DQ二相変換手段８０４と、三相電流指令ベクトル振幅演算手段１３０１とを備えている。
電流指令制御装置１３０３の構成は、図６に示した第３の実施の形態における電流指令制御装置６０２の構成において、二相三相変換手段８０５とその出力である三相出力電流指令６０７を、三相電流指令ベクトル振幅演算手段１３０１と、その出力である三相電流指令ベクトル振幅１３０２に置き換えた構成である。
図１５に本実施の形態におけるパルス制御装置１３０４の構成を示す。本実施の形態では、電力変換器主回路を４段の単位変換器４０２の三相ブリッジ回路で構成するので、パルス制御装置１３０４は、１段目単位変換器用パルス制御装置１４０１と、２段目単位変換器用パルス制御装置１４０２と、３段目単位変換器用パルス制御装置１４０３と、４段目単位変換器用パルス制御装置１４０４とから構成される。
（作用）
図１４に示した電流指令制御装置１３０３の三相電流指令ベクトル振幅演算手段１３０１は、入力した二相電流指令８１０の各指令値の二乗和の正の平方根を演算し三相電流指令ベクトル振幅１３０２として出力する。
図１４に示した電流指令制御装置１３０３の三相電流指令ベクトル振幅演算手段１３０１は、入力した二相電流指令８１０の各指令値の二乗和の正の平方根を演算し三相電流指令ベクトル振幅１３０２として出力する。
図１５に示した各段の単位変換器の制御装置は、互いに所定の位相差を設定する以外は、パルス制御方式は同一である。各パルス制御装置１４０１，１４０２，１４０３，１４０４は、パルス制御の結果、各段の単位変換器４０２を構成するスイッチング素子５０２に対するゲート信号として、１段目単位変換器ゲート信号１４０５、２段目単位変換器ゲート信号１４０６、３段目単位変換器ゲート信号１４０７、及び４段目単位変換器ゲート信号１４０８を出力する。
各段の単位変換器用パルス制御装置１４０１，１４０２，１４０３，１４０４は、コンデンサ電圧位相指令値７１５を入力し、図１６に示すように、３０[°]毎に三角波を発生しキャリヤ信号１５０１を生成する。
また各段の単位変換器用パルス制御装置１４０１，１４０２，１４０３，１４０４は、三相電流指令ベクトル振幅１３０２を入力し、キャリヤ信号１５０１と大きさを比較する。もし三相電流指令ベクトル振幅１３０２がキャリヤ信号１５０１より大きければ、パルス高が１のPWMパルス１６０１を発生する（図１７）。
一方、三相電流指令ベクトル振幅１３０２に０〜１の範囲の値を換算係数として乗算することにより、三相電流ベクトル振幅ゲイン乗算値１６０２を生成する。そしてこの三相電流ベクトル振幅ゲイン乗算値１６０２とキャリヤ信号１５０１とを比較する。もし三相電流ベクトル振幅ゲイン乗算値１６０２がキャリヤ信号１５０１より大きければ、パルス高が１のPWMパルス１６０３を発生する。
図１８，１９，２０，２１にスイッチング素子５０２の導通信号を示す。１段目単位変換器４０２の各アームＵ，Ｖ，Ｗ、Ｘ，Ｙ，Ｚに対する導通信号は、図１８に示すＡｕ（１），Ａｖ（１），Ａｗ（１），Ａｘ（１），Ａｙ（１），Ａｚ（１）である。
２段目単位変換器４０２の各アームＵ，Ｖ，Ｗ、Ｘ，Ｙ，Ｚに対する導通信号は、図１９に示すＡｕ（２），Ａｖ（２），Ａｗ（２），Ａｘ（２），Ａｙ（２），Ａｚ（２）である。
３段目単位変換器４０２の各アームＵ，Ｖ，Ｗ、Ｘ，Ｙ，Ｚに対する導通信号は、図２０に示すＡｕ（３），Ａｖ（３），Ａｗ（３），Ａｘ（３），Ａｙ（３），Ａｚ（３）である。
４段目単位変換器４０２の各アームＵ，Ｖ，Ｗ、Ｘ，Ｙ，Ｚに対する導通信号は、図２１に示すＡｕ（４），Ａｖ（４），Ａｗ（４），Ａｘ（４），Ａｙ（４），Ａｚ（４）である。
図１７に示したPWMパルス１６０１とPWMパルス１６０３をそれぞれＰ１、Ｐ２とし、各単位変換器４０２の各アームへのゲート信号をＧｕ，Ｇｖ、Ｇｗ，Ｇｘ、Ｇｙ，Ｇｚとすると、各ゲート信号は次式により演算し生成される。
Gu = (1.0−P1)・Au(1)+ P1・Au(2)+ P2・Au(3)+(P1−P2)・Au(4)
Gv = (1.0−P1)・Av(1)+ P1・Av(2)+ P2・Av(3)+(P1−P2)・Av(4)
Gw = (1.0−P1)・Aw(1)+ P1・Aw(2)+ P2・Aw(3)+(P1−P2)・Aw(4)
Gx = (1.0−P1)・Ax(1)+ P1・Ax(2)+ P2・Ax(3)+(P1−P2)・Ax(4)
Gy = (1.0−P1)・Ay(1)+ P1・Ay(2)+ P2・Ay(3)+(P1−P2)・Ay(4)
Gz = (1.0−P1)・Az(1)+ P1・Az(2)+ P2・Az(3)+(P1−P2)・Az(4)
図２２に本実施の形態におけるゲート信号として１段目変換器Ｕ相に対するゲートパルスの例を示す。
Gv = (1.0−P1)・Av(1)+ P1・Av(2)+ P2・Av(3)+(P1−P2)・Av(4)
Gw = (1.0−P1)・Aw(1)+ P1・Aw(2)+ P2・Aw(3)+(P1−P2)・Aw(4)
Gx = (1.0−P1)・Ax(1)+ P1・Ax(2)+ P2・Ax(3)+(P1−P2)・Ax(4)
Gy = (1.0−P1)・Ay(1)+ P1・Ay(2)+ P2・Ay(3)+(P1−P2)・Ay(4)
Gz = (1.0−P1)・Az(1)+ P1・Az(2)+ P2・Az(3)+(P1−P2)・Az(4)
図２２に本実施の形態におけるゲート信号として１段目変換器Ｕ相に対するゲートパルスの例を示す。
（効果）
本実施の形態の電力変換装置によれば、三相ブリッジを使用するので、大容量の変換器システムを容易に構成することができる。コンデンサ電圧制御系を容易に構成できるので、低コストである。また、単相ブリッジ変換器を多重化するので、容易に高調波を低減することができる。
本実施の形態の電力変換装置によれば、三相ブリッジを使用するので、大容量の変換器システムを容易に構成することができる。コンデンサ電圧制御系を容易に構成できるので、低コストである。また、単相ブリッジ変換器を多重化するので、容易に高調波を低減することができる。
（第７の実施の形態）
（構成）
本実施の形態においては、各単位変換器のスイッチング素子のゲート制御を行う制御装置を、図８に示した第４の実施の形態における制御装置２０５の模擬系統電流制御装置１００１と、図１４および図１５に示した第６の実施の形態における電流指令制御装置１３０３およびパルス制御装置１３０４とから構成する。
（構成）
本実施の形態においては、各単位変換器のスイッチング素子のゲート制御を行う制御装置を、図８に示した第４の実施の形態における制御装置２０５の模擬系統電流制御装置１００１と、図１４および図１５に示した第６の実施の形態における電流指令制御装置１３０３およびパルス制御装置１３０４とから構成する。
（作用）
電流指令制御装置１３０３は、PID制御出力DQ電流指令値１００５を入力し、第６の実施の形態におけると同様の作用により、三相電流指令ベクトル振幅１３０２を出力する。
パルス制御装置１３０４は、第６の実施の形態と同様の作用により、各単位変換器に対してゲートパルスを出力する。
電流指令制御装置１３０３は、PID制御出力DQ電流指令値１００５を入力し、第６の実施の形態におけると同様の作用により、三相電流指令ベクトル振幅１３０２を出力する。
パルス制御装置１３０４は、第６の実施の形態と同様の作用により、各単位変換器に対してゲートパルスを出力する。
（効果）
本実施の形態の電力変換装置によれば、三相ブリッジを使用するので、大容量変換器システムを容易に構成できる。また各スイッチング素子の通電期間が１２０度であり損失が小さいため、冷却装置のコストを低減することができる。
本実施の形態の電力変換装置によれば、三相ブリッジを使用するので、大容量変換器システムを容易に構成できる。また各スイッチング素子の通電期間が１２０度であり損失が小さいため、冷却装置のコストを低減することができる。
１…単位変換器、１０１…電力変換装置、１０２…単位変換器、１０３…コンデンサ、１０４…変圧器、１０５…制御装置、１０６…電圧検出装置、１０７…電圧検出装置、１０８…電流源、１０９…電源系統、１１０…系統連系装置、１１１…負荷、２０１…電力変換装置、２０２…単位変換器、２０３…コンデンサ、２０４…三巻変圧器、２０５…制御装置、２０６…電圧検出装置、２０７…電圧検出装置、３０１…ダイオード、３０２…スイッチング素子、４０１…電力変換装置、４０２…単位変換器、４０３…コンデンサ、４０４…変圧器、４０５…バランス・リアクトル、４０６…電圧検出装置、４０７…電圧検出装置、４０８…制御装置、５０１…ダイオード、５０２…スイッチング素子、６０１…コンデンサ電圧制御装置、６０２…電流指令制御装置、６０３…PWM制御装置、６０４…三相コンデンサ電圧検出値、６０５…コンデンサ電圧制御DQ電流指令値、６０６…系統電流フィードフォワード制御固定DQ電流指令値、６０７…三相出力電流指令、６０８…Ｕ相１段目単位変換器ゲート信号、６０９…Ｕ相２段目単位変換器ゲート信号、６１０…Ｖ相１段目単位変換器ゲート信号、６１１…Ｖ相２段目単位変換器ゲート信号、６１２…Ｗ相１段目単位変換器ゲート信号、６１３…Ｗ相２段目単位変換器ゲート信号、７０１ａ，７０１ｂ…三相二相変換手段、７０２…コンデンサ電圧振幅検出手段、７０３…コンデンサ電圧振幅制御手段、７０４…コンデンサ電圧位相検出手段、７０５…コンデンサ電圧位相制御手段、７０６…コンデンサ電圧指令生成手段、７０７ａ，７０７ｂ…二相DQ変換手段、７０８…減算手段、７０９…PI制御手段、７１１…二相コンデンサ電圧信号、７１２…コンデンサ電圧振幅、７１３…コンデンサ電圧振幅指令値、７１４…コンデンサ電圧位相信号、７１５…コンデンサ電圧位相指令値、７１６…三相コンデンサ電圧指令値、７１７…二相コンデンサ電圧指令値、７１８…DQコンデンサ電圧指令値、７１９…DQコンデンサ電圧検出値、７２０…DQコンデンサ電圧偏差、７２２…瞬低発生信号、７２３…１次遅れフィルタ、７２４…コンデンサ電圧振幅指令フィルタ出力値、８００…加算手段、８０１…リミッタ手段、８０２…ベクトル・リミット手段、８０３…最小ONパルス幅制御手段、８０４…DQ二相変換手段、８０５…二相三相変換手段、８０６…DQ電流指令値、８０７…リミットDQ電流指令、８０８…ベクトル・リミットDQ電流指令、８０９…最小ONパルス幅制御DQ電流指令、８１０…二相電流指令、９０１…１段目変換器PWM制御装置、９０２…２段目変換器PWM制御装置、９０３…PWM信号発生器、９０４…ＮＯＴ回路、９０５…極性反転回路、９０６…キャリヤ信号、９０７…１段目変換器Ｕアームゲート信号、９０８…１段目変換器Ｖアームゲート信号、９０９…１段目変換器Ｘアームゲート信号、９１０…１段目変換器Ｙアームゲート信号、９１１…キャリヤ信号、９１２…２段目変換器Ｕアームゲート信号、９１３…２段目変換器Ｖアームゲート信号、９１４…２段目変換器Ｘアームゲート信号、９１５…２段目変換器Ｙアームゲート信号、１００１…模擬系統電流制御装置、１００２…電流指令制御装置、１００５…PID制御出力DQ電流指令値、１１０１…線間相変換手段、１１０２ａ，１１０２ｂ…三相二相変換手段、１１０３…コンデンサ電圧振幅検出手段、１１０４…コンデンサ電圧振幅制御手段、１１０５…コンデンサ電圧位相検出手段、１１０６…コンデンサ電圧位相制御手段、１１０７…模擬系統三相電圧生成手段、１１０８ａ，１１０８ｂ…二相DQ変換手段、１１０９…減算手段、１１１０…模擬系統電流算出手段、１１１１…PID制御手段、１１１３…三相コンデンサ電圧相電圧換算値、１１１４…二相コンデンサ電圧信号、１１１５…コンデンサ電圧振幅、１１１７…コンデンサ電圧振幅指令値、１１１８…コンデンサ電圧位相信号、１１１９…コンデンサ電圧位相指令値、１１２０…模擬系統電源三相電圧指令値、１１２１…模擬系統電源二相電圧指令値、１１２２…模擬系統電源DQ電圧、１１２３…コンデンサDQ電圧検出値、１１２４…模擬系統DQ電圧、１１２５…模擬系統電流偏差、１１２７…１次遅れフィルタ、１１２８…コンデンサ電圧振幅指令フィルタ出力値、１２０１ａ，１２０１ｂ…減算器、１２０２…除算器、１２０３ａ，１２０３ｂ…乗算器、１２０４…積分器、１２０５…遅れ要素、１２０６…前回の模擬系統電流計算値、１２０７…電源系統の抵抗値、１２０８…電源系統の抵抗による電圧降下、１２０９…電源系統のインダクタンスによる電圧降下、１２１０…電源系統のインダクタンス値、１２１１…電源系統のインダクタンスによる電圧降下を、電源系統のインダクタンスで除算した値、１２１２…サンプリング時間、１２１３…電源系統の電流変化量、１２１４…電源系統の電流計算値、１２１５…電源系統の電流指令値、１３０１…三相電流指令ベクトル振幅演算手段、１３０２…三相電流指令ベクトル振幅、１３０３…電流指令制御装置、１３０４…パルス制御装置、１４０１…１段目単位変換器用パルス制御装置、１４０２…２段目単位変換器用パルス制御装置、１４０３…３段目単位変換器用パルス制御装置、１４０４…４段目単位変換器用パルス制御装置、１４０５…１段目単位変換器ゲート信号、１４０６…２段目単位変換器ゲート信号、１４０７…３段目単位変換器ゲート信号、１４０８…４段目単位変換器ゲート信号、１５０１…キャリヤ信号、１６０１…PWMパルス、１６０２…三相電流ベクトル振幅ゲイン乗算値、１６０３…PWMパルス。
Claims (4)
- 相互に直列接続され電流源に接続されて前記電流源から供給される直流電力を２段で３相交流電力の１相分に変換する複数の単位変換器と、
前記各単位変換器の出力端にそれぞれ接続されたコンデンサと、
３相交流電力の１相分に対応する前記２段のコンデンサにそれぞれ接続される巻線および対応する３相電源系統の１相に接続される巻線を有する３巻変圧器と、
前記３相交流電源系統の電圧を検出する電圧検出装置と、
前記各コンデンサの電圧を検出する電圧検出装置と、
前記電源系統に瞬低が発生したことを検出した場合に、系統電流の固定値を用いたフィードフォワード制御とコンデンサ電圧制御とにより過渡時も安定にコンデンサ電圧を制御する制御装置とを備え、
前記制御装置は、三相の各相を構成する２段の単位変換器の出力端コンデンサの電圧を加算して算出される三相コンデンサ電圧検出値を入力し、静止二相座標系の二軸成分である二相コンデンサ電圧信号に変換したのちＤＱ変換し結果としてコンデンサ電圧制御ＤＱ電流指令値を出力するコンデンサ電圧制御装置と、前記コンデンサ電圧制御ＤＱ電流指令値および前記固定値である系統電流フィードフォワード制御固定ＤＱ電流指令値を加算して求めたＤＱ電流指令値に基づいてＤＱ二相電流指令を求め、さらに二相三相変換を行なって三相出力電流指令を出力する電流指令制御装置と、前記三相出力電流指令を入力し、三相Ｕ相の１段目単位変換器ゲート信号、Ｕ相２段目単位変換器ゲート信号、三相Ｖ相の１段目単位変換器ゲート信号、Ｖ相２段目単位変換器ゲート信号、三相Ｗ相の１段目単位変換器ゲート信号、Ｗ相２段目単位変換器ゲート信号を前記各単位変換器に対して出力するＰＷＭ制御装置と、を有し、
前記電源系統の瞬低中に所定の時間の間、所要の電力を負荷に対して安定に供給する瞬低補償制御機能を有することを特徴とする電力変換装置。 - 相互に直列接続され電流源に接続されて前記電流源から供給される直流電力を２段で３相交流電力の１相分に変換する複数の単位変換器と、
前記各単位変換器の出力端にそれぞれ接続されたコンデンサと、
３相交流電力の１相分に対応する前記２段のコンデンサにそれぞれ接続される巻線および対応する３相電源系統の１相に接続される巻線を有する３巻変圧器と、
前記３相交流電源系統の電圧を検出する電圧検出装置と、
前記各コンデンサの電圧を検出する電圧検出装置と、
前記電源系統に瞬低が発生したことを検出した場合に、系統電流の固定値を用いたフィードフォワード制御とコンデンサ電圧制御とにより過渡時も安定にコンデンサ電圧を制御する制御装置とを備え、
前記制御装置は、三相の各相を構成する２段の単位変換器の出力端コンデンサの電圧を加算して算出される三相コンデンサ電圧検出値を入力し、模擬系統電流制御の結果としてＰＩＤ制御出力ＤＱ電流指令値を出力する模擬系統電流制御装置と、前記ＰＩＤ制御出力ＤＱ電流指令値および前記固定値である系統電流フィードフォワード制御固定ＤＱ電流指令値を入力し、三相出力電流指令を出力する電流指令制御装置と、前記三相出力電流指令を入力し、Ｕ相１段目単位変換器ゲート信号、Ｕ相２段目単位変換器ゲート信号、Ｖ相１段目単位変換器ゲート信号、Ｖ相２段目単位変換器ゲート信号、Ｗ相１段目単位変換器ゲート信号、Ｗ相２段目単位変換器ゲート信号を前記各単位変換器に対して出力するＰＷＭ制御装置と、を有し
前記電源系統の瞬低中に所定の時間の間、所要の電力を負荷に対して安定に供給する瞬低補償制御機能を有することを特徴とする電力変換装置。 - 前記単位変換器は単相ブリッジ回路または三相ブリッジ回路により構成されていることを特徴とする請求項１または２に記載の電力変換装置。
- 請求項１ないし３のいずれかに１項に記載の電力変換装置と、前記電流源としてのＳＭＥＳコイルとを備えていることを特徴とする超電導電力貯蔵装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004159566A JP4619692B2 (ja) | 2004-05-28 | 2004-05-28 | 電力変換装置および超電導電力貯蔵装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004159566A JP4619692B2 (ja) | 2004-05-28 | 2004-05-28 | 電力変換装置および超電導電力貯蔵装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005341753A JP2005341753A (ja) | 2005-12-08 |
| JP4619692B2 true JP4619692B2 (ja) | 2011-01-26 |
Family
ID=35494692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004159566A Expired - Fee Related JP4619692B2 (ja) | 2004-05-28 | 2004-05-28 | 電力変換装置および超電導電力貯蔵装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4619692B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011223668A (ja) * | 2010-04-06 | 2011-11-04 | Sumitomo Electric Ind Ltd | 電力伝達用絶縁回路および電力変換装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04158270A (ja) * | 1990-10-22 | 1992-06-01 | Fuji Electric Co Ltd | アナログシミュレータ用複合負荷モデル |
| JPH09117061A (ja) * | 1995-10-13 | 1997-05-02 | Hitachi Ltd | 電力系統解析装置 |
| JPH10201242A (ja) * | 1996-12-27 | 1998-07-31 | Toshiba Corp | 電流形変換器 |
| JP2001016867A (ja) * | 1999-06-30 | 2001-01-19 | Daihen Corp | 系統連系インバータ |
| JP2001169566A (ja) * | 1999-12-06 | 2001-06-22 | Toshiba Corp | 交直変換装置の変換器用変圧器 |
| JP2004048938A (ja) * | 2002-07-12 | 2004-02-12 | Toshiba Corp | 電圧補償装置 |
-
2004
- 2004-05-28 JP JP2004159566A patent/JP4619692B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04158270A (ja) * | 1990-10-22 | 1992-06-01 | Fuji Electric Co Ltd | アナログシミュレータ用複合負荷モデル |
| JPH09117061A (ja) * | 1995-10-13 | 1997-05-02 | Hitachi Ltd | 電力系統解析装置 |
| JPH10201242A (ja) * | 1996-12-27 | 1998-07-31 | Toshiba Corp | 電流形変換器 |
| JP2001016867A (ja) * | 1999-06-30 | 2001-01-19 | Daihen Corp | 系統連系インバータ |
| JP2001169566A (ja) * | 1999-12-06 | 2001-06-22 | Toshiba Corp | 交直変換装置の変換器用変圧器 |
| JP2004048938A (ja) * | 2002-07-12 | 2004-02-12 | Toshiba Corp | 電圧補償装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005341753A (ja) | 2005-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2013080744A1 (ja) | マトリクスコンバータ | |
| JP2007244068A (ja) | 電力変換装置 | |
| JP5984916B2 (ja) | 電力変換器 | |
| WO2020024064A1 (en) | Controller for power inverter | |
| Chondrogiannis et al. | Specification of rotor side voltage source inverter of a doubly-fed induction generator for achieving ride-through capability | |
| JP5580377B2 (ja) | 静止型無効電力補償装置及び電圧制御方法 | |
| JP4619692B2 (ja) | 電力変換装置および超電導電力貯蔵装置 | |
| JP4612342B2 (ja) | 電力変換装置および超電導電力貯蔵装置 | |
| Gulbudak et al. | Finite Control Set Model Predictive Control of dual-output four-leg Indirect Matrix Converter under unbalanced load and supply conditions | |
| JP4533668B2 (ja) | 電力変換装置 | |
| Oka et al. | Active front-end topology for 5 level medium voltage drive system with isolated DC bus | |
| Nguyen et al. | Control of three-phase grid converters based on composite observer for unbalanced and distorted grid voltage | |
| WO2019182161A1 (ja) | 電力変換システム、電力変換装置、電力変換方法、発電システム、有効電力授受システム、電力系統、電力授受システム、負荷システム及び送配電システム | |
| Hamasaki et al. | Control of full bridge type modular multilevel converter for single phase AC/AC conversion | |
| Chen et al. | A SVPWM based on fluctuate capacitor voltage in 3L-NPC back-to-back converter applied to wind energy | |
| Roknuzzaman et al. | Power Flow Control using Modular Multilevel Converter for 3-phase AC/AC Conversion | |
| Farhadi et al. | Predictive control of neutral-point clamped indirect matrix converter | |
| Choi et al. | A novel MPC-SVM strategy for direct torque flux control of an induction motor drive system using a matrix converter | |
| Zheng et al. | A new multilevel converter with multi-winding medium-frequency transformer | |
| Al-Akayshee et al. | Application of non-ideal resonant controllers for DC link voltage ripple reduction in large wind turbine converters | |
| Abo-Elyousr et al. | Performance evaluation of ac/dc pwm converter for 12-phase stand-alone pmsg with maximum power extraction | |
| binti Jaffar et al. | A Control Method of DC Capacitor Voltage in MMC for HVDC System using Negative Sequence Current | |
| Aghasi et al. | Predictive DTC-ISVM for doubly-fed induction machine system fed by indirect matrix converter | |
| Bouafassa et al. | Enhanced operation of grid connected wind energy conversion system | |
| Cui et al. | Study of Some Operational Degrees of Freedom for Cascaded AC-DC Converters in Solid State Transformer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061215 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |