JP4619245B2 - 設計検証方法、装置、論理及びシステム - Google Patents
設計検証方法、装置、論理及びシステム Download PDFInfo
- Publication number
- JP4619245B2 JP4619245B2 JP2005265755A JP2005265755A JP4619245B2 JP 4619245 B2 JP4619245 B2 JP 4619245B2 JP 2005265755 A JP2005265755 A JP 2005265755A JP 2005265755 A JP2005265755 A JP 2005265755A JP 4619245 B2 JP4619245 B2 JP 4619245B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- scenario
- granular
- messages
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F19/00—Complete banking systems; Coded card-freed arrangements adapted for dispensing or receiving monies or the like and posting such transactions to existing accounts, e.g. automatic teller machines
- G07F19/20—Automatic teller machines [ATMs]
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F19/00—Complete banking systems; Coded card-freed arrangements adapted for dispensing or receiving monies or the like and posting such transactions to existing accounts, e.g. automatic teller machines
- G07F19/20—Automatic teller machines [ATMs]
- G07F19/206—Software aspects at ATMs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Business, Economics & Management (AREA)
- Accounting & Taxation (AREA)
- Finance (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Debugging And Monitoring (AREA)
Description
1.任意のメッセージmに対して、送信イベント(s(m))は、対応する受信イベント(r(m))の前に発生する。従って、s(m)<r(m)となる。
2.プロセスライン上のイベントは、上から下に順序付けされる。
これら2つのルールは、グラニュラーメッセージ図がプロセス間で通信されるメッセージの順序を記述することを示している。例えば、第1のルールを用いて、グラニュラーメッセージ図は、メッセージ「insert_card」に関する送信イベントが同じメッセージに関する受信イベントの前に発生するということを要求するようグラニュラーメッセージ図は理解される。第2のルールを用いて、グラニュラーメッセージ図は、メッセージ「insert_card」に関する送信イベントが、メッセージ「card_inserted」に関する受信イベントの前に発生するということを要求するよう理解される。
(付記1)
設計のハイレベルな検証のための方法であって、
設計に関する入力を受信するステップと、
前記入力に応答して、複数のプロセス間で通信されるメッセージの関係を記述するメッセージ図を生成するステップと、
前記メッセージ図から該メッセージ図により特定されるメッセージのシーケンスからなる少なくとも1つのシナリオを決定するステップと、
前記シナリオに従って前記メッセージ図により特定される前記メッセージの少なくとも一部を送受信するよう動作可能な状態マシーンを生成するステップと、
前記状態マシーンを利用して前記設計の実現形態をテストするステップと、
から構成されることを特徴とする方法。
(付記2)
付記1記載の方法であって、
前記メッセージ図は、前記プロセス間で通信されるメッセージの関係を示すグラフィカル表示から構成されることを特徴とする方法。
(付記3)
付記1記載の方法であって、
前記メッセージ図は、
複数のグラニュラーメッセージ図の間の関係を記述する有向グラフと、
各々が前記メッセージ図に記述される前記メッセージの一部の関係を記述する複数のグラニュラーメッセージ図と、
から構成されることを特徴とする方法。
(付記4)
付記3記載の方法であって、さらに、
2つのグラニュラーメッセージ図を接続する前記有向グラフの各エッジを少なくとも1回巡回する前記メッセージ図を介したパスを特定するステップと、
前記パスに基づき前記シナリオを決定するステップと、
を有することを特徴とする方法。
(付記5)
付記3記載の方法であって、さらに、
第1グラニュラーメッセージ図と第2グラニュラーメッセージ図との間のすべてのパスを特定するステップと、
特定された各パスに対してシナリオを決定するステップと、
を有することを特徴とする方法。
(付記6)
付記3記載の方法であって、さらに、
前記メッセージ図を介したパスの識別を受信するステップと、
前記特定されたパスに基づき前記シナリオを決定するステップと、
を有することを特徴とする方法。
(付記7)
付記3記載の方法であって、さらに、
2つのグラニュラーメッセージ図を特定するステップと、
前記2つのグラニュラーメッセージ図のメッセージ間の順序付けされた関係に基づき、前記2つのグラニュラーメッセージ図の可能なすべての組み合わせを生成するステップと、
を有することを特徴とする方法。
(付記8)
付記1記載の方法であって、さらに、
前記入力に応答して、複数のイベントがある期間内に発生することを要求する同時性制約を生成するステップを有することを特徴とする方法。
(付記9)
付記1記載の方法であって、さらに、
前記入力に応答して、実行がある期間停止することを要求するタイムアウト制約を生成するステップを有することを特徴とする方法。
(付記10)
付記1記載の方法であって、さらに、
前記入力に応答して、順序付けされていないメッセージの間の順序を確立する同期エッジ表示を生成するステップを有することを特徴とする方法。
(付記11)
付記1記載の方法であって、
前記実現形態は、製造された製品から構成され、
前記実現形態をテストするステップは、
前記状態マシーンと前記製造された製品を接続するステップと、
前記シナリオに従って前記製造された製品とのやりとりを試行するステップと、
から構成されることを特徴とする方法。
(付記12)
付記1記載の方法であって、
前記実現形態は、前記シナリオに従って前記メッセージ図によって特定される前記メッセージの少なくとも一部を送受信するよう動作可能な第2の状態マシーンから構成され、
前記実現形態をテストするステップは、
前記状態マシーンと前記第2の状態マシーンを接続するステップと、
前記シナリオに従って前記第2の状態マシーンとのやりとりを試行するステップと、
から構成されることを特徴とする方法。
(付記13)
付記1記載の方法であって、
前記入力は、マウス及びキーボードにより生成される表示系列から構成されることを特徴とする方法。
(付記14)
設計のハイレベルな検証のための装置であって、
設計に関する入力を受信するよう動作可能なユーザインタフェースと、
前記入力に応答して、複数のプロセス間で通信されるメッセージの関係を記述するメッセージ図を生成し、前記メッセージ図から該メッセージ図により特定されるメッセージのシーケンスからなる少なくとも1つのシナリオを決定し、前記シナリオに従って前記メッセージ図により特定される前記メッセージの少なくとも一部を送受信するよう動作可能な状態マシーンを生成し、前記状態マシーンを利用して前記設計の実現形態をテストするよう動作可能なコントローラと、
から構成されることを特徴とする装置。
(付記15)
付記14記載の装置であって、
前記メッセージ図は、前記プロセスと前記メッセージとの関係を示すグラフィカル表示から構成されることを特徴とする装置。
(付記16)
付記14記載の装置であって、
前記メッセージ図は、
複数のグラニュラーメッセージ図の間の関係を記述する有向グラフと、
各々が前記メッセージ図に記述される前記メッセージの一部の関係を記述する複数のグラニュラーメッセージ図と、
から構成されることを特徴とする装置。
(付記17)
付記16記載の装置であって、
前記コントローラはさらに、2つのグラニュラーメッセージ図を接続する前記有向グラフの各エッジを少なくとも1回巡回する前記メッセージ図を介したパスを特定し、前記パスに基づき前記シナリオを決定するよう動作可能であることを特徴とする装置。
(付記18)
付記16記載の装置であって、
前記コントローラはさらに、第1グラニュラーメッセージ図と第2グラニュラーメッセージ図との間のすべてのパスを特定し、特定された各パスに対してシナリオを決定するよう動作可能であることを特徴とする装置。
(付記19)
付記16記載の装置であって、
前記コントローラはさらに、前記メッセージ図を介したパスの識別を受信し、前記特定されたパスに基づき前記シナリオを決定するよう動作可能であることを特徴とする装置。
(付記20)
付記16記載の装置であって、
前記コントローラはさらに、2つのグラニュラーメッセージ図を特定し、前記2つのグラニュラーメッセージ図のメッセージ間の順序付けされた関係に基づき、前記2つのグラニュラーメッセージ図の可能なすべての組み合わせを生成するよう動作可能であることを特徴とする装置。
(付記21)
付記14記載の装置であって、
前記コントローラはさらに、前記入力に応答して、複数のイベントがある期間内に発生することを要求する同時性制約を生成するよう動作可能であることを特徴とする装置。
(付記22)
付記14記載の装置であって、
前記コントローラはさらに、前記入力に応答して、実行がある期間停止することを要求するタイムアウト制約を生成するよう動作可能であることを特徴とする装置。
(付記23)
付記14記載の装置であって、
前記コントローラはさらに、前記入力に応答して、順序付けされていないメッセージの間の順序を確立する同期エッジ表示を生成するよう動作可能であることを特徴とする装置。
(付記24)
付記14記載の装置であって、
前記実現形態は、製造された製品から構成され、
前記実現形態のテストは、前記状態マシーンと前記製造された製品を接続し、前記シナリオに従って前記製造された製品とのやりとりを試行することから構成されることを特徴とする装置。
(付記25)
付記14記載の装置であって、
前記実現形態は、前記シナリオに従って前記メッセージ図によって特定される前記メッセージの少なくとも一部を送受信するよう動作可能な第2の状態マシーンから構成され、
前記実現形態のテストは、前記状態マシーンと前記第2の状態マシーンを接続し、前記シナリオに従って前記第2の状態マシーンとのやりとりを試行することから構成されることを特徴とする装置。
(付記26)
付記14記載の装置であって、
前記入力は、マウス及びキーボードにより生成される表示系列から構成されることを特徴とする装置。
(付記27)
設計のハイレベルな検証のための論理であって、
当該論理は、メディアに符号化され、実行時に、
設計に関する入力を受信するステップと、
前記入力に応答して、複数のプロセス間で通信されるメッセージの関係を記述するメッセージ図を生成するステップと、
前記メッセージ図から該メッセージ図により特定されるメッセージのシーケンスからなる少なくとも1つのシナリオを決定するステップと、
前記シナリオに従って前記メッセージ図により特定される前記メッセージの少なくとも一部を送受信するよう動作可能な状態マシーンを生成するステップと、
前記状態マシーンを利用して前記設計の実現形態をテストするステップと、
を動作可能であることを特徴とする論理。
(付記28)
付記27記載の論理であって、
前記メッセージ図は、前記プロセス間で通信されるメッセージの関係を示すグラフィカル表示から構成されることを特徴とする論理。
(付記29)
付記27記載の論理であって、
前記メッセージ図は、
複数のグラニュラーメッセージ図の間の関係を記述する有向グラフと、
各々が前記メッセージ図に記述される前記メッセージの一部の関係を記述する複数のグラニュラーメッセージ図と、
から構成されることを特徴とする論理。
(付記30)
付記29記載の論理であって、実行時にさらに、
2つのグラニュラーメッセージ図を接続する前記有向グラフの各エッジを少なくとも1回巡回する前記メッセージ図を介したパスを特定するステップと、
前記パスに基づき前記シナリオを決定するステップと、
を動作可能であることを特徴とする論理。
(付記31)
付記29記載の論理であって、実行時にさらに、
第1グラニュラーメッセージ図と第2グラニュラーメッセージ図との間のすべてのパスを特定するステップと、
特定された各パスに対してシナリオを決定するステップと、
を動作可能であることを特徴とする論理。
(付記32)
付記29記載の論理であって、実行時にさらに、
前記メッセージ図を介したパスの識別を受信するステップと、
前記特定されたパスに基づき前記シナリオを決定するステップと、
を動作可能であることを特徴とする論理。
(付記33)
付記29記載の論理であって、実行時にさらに、
2つのグラニュラーメッセージ図を特定するステップと、
前記2つのグラニュラーメッセージ図のメッセージ間の順序付けされた関係に基づき、前記2つのグラニュラーメッセージ図の可能なすべての組み合わせを生成するステップと、
を動作可能であることを特徴とする論理。
(付記34)
付記27記載の論理であって、実行時にさらに、
前記入力に応答して、複数のイベントがある期間内に発生することを要求する同時性制約を生成するステップを動作可能であることを特徴とする論理。
(付記35)
付記27記載の論理であって、実行時にさらに、
前記入力に応答して、実行がある期間停止することを要求するタイムアウト制約を生成するステップを動作可能であることを特徴とする論理。
(付記36)
付記27記載の論理であって、実行時にさらに、
前記入力に応答して、順序付けされていないメッセージの間の順序を確立する同期エッジ表示を生成するステップを動作可能であることを特徴とする論理。
(付記37)
付記27記載の論理であって、
前記実現形態は、製造された製品から構成され、
前記実現形態をテストするステップは、
前記状態マシーンと前記製造された製品を接続するステップと、
前記シナリオに従って前記製造された製品とのやりとりを試行するステップと、
から構成されることを特徴とする論理。
(付記38)
付記27記載の論理であって、
前記実現形態は、前記シナリオに従って前記メッセージ図によって特定される前記メッセージの少なくとも一部を送受信するよう動作可能な第2の状態マシーンから構成され、
前記実現形態をテストするステップは、
前記状態マシーンと前記第2の状態マシーンを接続するステップと、
前記シナリオに従って前記第2の状態マシーンとのやりとりを試行するステップと、
から構成されることを特徴とする論理。
(付記39)
付記27記載の論理であって、
前記入力は、マウス及びキーボードにより生成される表示系列から構成されることを特徴とする論理。
(付記40)
設計のハイレベルな検証のためのシステムであって、
設計に関する入力を受信する手段と、
前記入力に応答して、複数のプロセス間で通信されるメッセージの関係を記述するメッセージ図を生成する手段と、
前記メッセージ図から該メッセージ図により特定されるメッセージのシーケンスからなる少なくとも1つのシナリオを決定する手段と、
前記シナリオに従って前記メッセージ図により特定される前記メッセージの少なくとも一部を送受信するよう動作可能な状態マシーンを生成する手段と、
前記状態マシーンを利用して前記設計の実現形態をテストする手段と、
から構成されることを特徴とするシステム。
(付記41)
付記40記載のシステムであって、
前記メッセージ図は、前記プロセス間で通信されるメッセージの関係を示すグラフィカル表示から構成されることを特徴とするシステム。
(付記42)
付記40記載のシステムであって、
前記メッセージ図は、
複数のグラニュラーメッセージ図の間の関係を記述する有向グラフと、
各々が前記メッセージ図に記述される前記メッセージの一部の関係を記述する複数のグラニュラーメッセージ図と、
から構成されることを特徴とするシステム。
(付記43)
付記42記載のシステムであって、さらに、
2つのグラニュラーメッセージ図を接続する前記有向グラフの各エッジを少なくとも1回巡回する前記メッセージ図を介したパスを特定する手段と、
前記パスに基づき前記シナリオを決定する手段と、
を有することを特徴とするシステム。
(付記44)
付記42記載のシステムであって、さらに、
第1グラニュラーメッセージ図と第2グラニュラーメッセージ図との間のすべてのパスを特定する手段と、
特定された各パスに対してシナリオを決定する手段と、
を有することを特徴とするシステム。
(付記45)
付記42記載のシステムであって、さらに、
前記メッセージ図を介したパスの識別を受信する手段と、
前記特定されたパスに基づき前記シナリオを決定する手段と、
を有することを特徴とするシステム。
(付記46)
付記42記載のシステムであって、さらに、
2つのグラニュラーメッセージ図を特定する手段と、
前記2つのグラニュラーメッセージ図のメッセージ間の順序付けされた関係に基づき、前記2つのグラニュラーメッセージ図の可能なすべての組み合わせを生成する手段と、
を有することを特徴とするシステム。
(付記47)
付記40記載のシステムであって、さらに、
前記入力に応答して、複数のイベントがある期間内に発生することを要求する同時性制約を生成する手段を有することを特徴とするシステム。
(付記48)
付記40記載のシステムであって、さらに、
前記入力に応答して、実行がある期間停止することを要求するタイムアウト制約を生成する手段を有することを特徴とするシステム。
(付記49)
付記40記載のシステムであって、さらに、
前記入力に応答して、順序付けされていないメッセージの間の順序を確立する同期エッジ表示を生成する手段を有することを特徴とするシステム。
(付記50)
付記40記載のシステムであって、
前記実現形態は、製造された製品から構成され、
前記実現形態をテストする手段は、
前記状態マシーンと前記製造された製品を接続する手段と、
前記シナリオに従って前記製造された製品とのやりとりを試行する手段と、
から構成されることを特徴とするシステム。
(付記51)
付記40記載のシステムであって、
前記実現形態は、前記シナリオに従って前記メッセージ図によって特定される前記メッセージの少なくとも一部を送受信するよう動作可能な第2の状態マシーンから構成され、
前記実現形態をテストする手段は、
前記状態マシーンと前記第2の状態マシーンを接続する手段と、
前記シナリオに従って前記第2の状態マシーンとのやりとりを試行する手段と、
から構成されることを特徴とするシステム。
(付記52)
付記40記載のシステムであって、
前記入力は、マウス及びキーボードにより生成される表示系列から構成されることを特徴とするシステム。
12 検証装置
14 信号インタフェース
16 テスト対象装置
40 プロセッサ
42 ユーザインタフェース
44 ネットワークインタフェース
48 開発ツール
50 有向グラフデータベース
52 グラニュラーメッセージ図データベース
54 インタラクタコードデータベース
56 シナリオデータベース
58 解析モジュール
Claims (11)
- 設計に関する入力を受信するよう動作可能なユーザインタフェースと、
前記入力に応答して、複数のプロセス間で通信されるメッセージの関係を記述するグラフィカル表示を生成し、前記グラフィカル表示から該グラフィカル表示により特定されるメッセージのシーケンスからなる少なくとも1つのシナリオを決定し、前記シナリオに従って前記グラフィカル表示により特定される前記メッセージの少なくとも一部を送受信するよう動作可能な状態マシーンを生成し、前記状態マシーンを利用して前記設計のプロトタイプをテストするよう動作可能なコントローラと、
を有し、
前記グラフィカル表示は、各メッセージ図が前記グラフィカル表示に記述される前記メッセージの一部の関係を記述する複数のメッセージ図と、該複数のメッセージ図の間の関係を記述する有向グラフとから構成される、
ことを特徴とする設計を検証する装置。 - 前記コントローラはさらに、2つのメッセージ図を接続する前記有向グラフの各エッジを少なくとも1回巡回する前記グラフィカル表示を介したパスを特定し、前記パスに基づき前記シナリオを決定するよう動作可能であることを特徴とする請求項1記載の装置。
- 前記コントローラはさらに、第1メッセージ図と第2メッセージ図との間のすべてのパスを特定し、特定された各パスに対してシナリオを決定するよう動作可能であることを特徴とする請求項1記載の装置。
- 前記コントローラはさらに、前記グラフィカル表示を介したパスの識別を受信し、前記特定されたパスに基づき前記シナリオを決定するよう動作可能であることを特徴とする請求項1記載の装置。
- 前記コントローラはさらに、2つのメッセージ図を特定し、前記2つのメッセージ図のメッセージ間の順序付けされた関係に基づき、前記2つのメッセージ図の可能なすべての組み合わせを生成するよう動作可能であることを特徴とする請求項1記載の装置。
- 前記コントローラはさらに、前記入力に応答して、複数のイベントがある期間内に発生することを要求する同時性制約を生成するよう動作可能であることを特徴とする請求項1記載の装置。
- 前記コントローラはさらに、前記入力に応答して、実行がある期間停止することを要求するタイムアウト制約を生成するよう動作可能であることを特徴とする請求項1記載の装置。
- 前記コントローラはさらに、前記入力に応答して、順序付けされていないメッセージの間の順序を確立する同期エッジ表示を生成するよう動作可能であることを特徴とする請求項1記載の装置。
- 前記プロトタイプの前記テストは、前記状態マシーンと前記プロトタイプとを接続し、前記シナリオに従って前記プロトタイプとのやりとりを試行することを有することを特徴とする請求項1記載の装置。
- 前記入力は、マウス及びキーボードにより生成される表示系列から構成されることを特徴とする請求項1記載の装置。
- 設計に関する入力を受信する手段と、
前記入力に応答して、複数のプロセス間で通信されるメッセージの関係を記述するグラフィカル表示を生成する手段と、
前記グラフィカル表示から該グラフィカル表示により特定されるメッセージのシーケンスからなる少なくとも1つのシナリオを決定する手段と、
前記シナリオに従って前記グラフィカル表示により特定される前記メッセージの少なくとも一部を送受信するよう動作可能な状態マシーンを生成する手段と、
前記状態マシーンを利用して前記設計のプロトタイプをテストする手段と、
を有し、
前記グラフィカル表示は、各メッセージ図が前記グラフィカル表示に記述される前記メッセージの一部の関係を記述する複数のメッセージ図と、該複数のメッセージ図の間の関係を記述する有向グラフとから構成される、
ことを特徴とする設計を検証するシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/941,324 US7275231B2 (en) | 2004-09-15 | 2004-09-15 | High level validation of designs and products |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006085710A JP2006085710A (ja) | 2006-03-30 |
JP4619245B2 true JP4619245B2 (ja) | 2011-01-26 |
Family
ID=36035526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005265755A Expired - Fee Related JP4619245B2 (ja) | 2004-09-15 | 2005-09-13 | 設計検証方法、装置、論理及びシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7275231B2 (ja) |
JP (1) | JP4619245B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1548581A3 (en) * | 2003-12-19 | 2007-08-08 | Klockwork Corp. | Methods, apparatus and programs for system development |
JP4445480B2 (ja) * | 2006-03-23 | 2010-04-07 | 富士通株式会社 | シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 |
US20080222584A1 (en) * | 2006-07-24 | 2008-09-11 | Nazmul Habib | Method in a Computer-aided Design System for Generating a Functional Design Model of a Test Structure |
EP2074507A4 (en) * | 2006-09-20 | 2011-01-26 | Nat Ict Australia Ltd | PRODUCTION OF A TRANSITION SYSTEM USED WITH A MODEL CHECK |
US20090083690A1 (en) * | 2007-09-24 | 2009-03-26 | Nazmul Habib | System for and method of integrating test structures into an integrated circuit |
US20100251208A1 (en) * | 2009-03-31 | 2010-09-30 | Fujitsu Limited | Validating Behavioral Diagrams |
US8640084B2 (en) * | 2009-03-31 | 2014-01-28 | Fujitsu Limited | Generating validation test suites |
US20110046938A1 (en) * | 2009-08-19 | 2011-02-24 | Fujitsu Limited | Verification apparatus and design verification program |
US8365112B2 (en) * | 2009-09-04 | 2013-01-29 | Fujitsu Limited | Verification apparatus and design verification program |
JP4893811B2 (ja) * | 2009-12-04 | 2012-03-07 | 富士通株式会社 | 検証支援プログラム、および検証支援装置 |
US20110197172A1 (en) * | 2010-02-09 | 2011-08-11 | Fujitsu Limited | Design verification apparatus and design verification program |
US8543983B2 (en) | 2010-06-15 | 2013-09-24 | Fujitsu Limited | Creating hierarchical message sequence charts for visualizing user-interactive applications |
CN103065000B (zh) * | 2012-12-11 | 2016-02-10 | 南京大学 | 一种基于模型驱动工程进行SysML状态机图分析验证的方法 |
CN107003931B (zh) * | 2014-12-09 | 2021-07-02 | 微福斯有限责任公司 | 将测试验证从测试执行分离 |
JP6472929B2 (ja) | 2016-03-15 | 2019-02-20 | 富士フイルム株式会社 | カメラ |
US10592212B2 (en) * | 2016-10-21 | 2020-03-17 | Samsung Electronics Co., Ltd. | System and method for software development based on procedures |
US10698802B1 (en) * | 2018-03-21 | 2020-06-30 | Cadence Design Systems, Inc. | Method and system for generating a validation test |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5508942A (en) * | 1993-11-24 | 1996-04-16 | Intel Corporation | Intra/inter decision rules for encoding and decoding video signals |
JPH1069501A (ja) * | 1996-08-29 | 1998-03-10 | Fujitsu Ltd | 装置間インタフェース設計管理方式 |
US5867494A (en) * | 1996-11-18 | 1999-02-02 | Mci Communication Corporation | System, method and article of manufacture with integrated video conferencing billing in a communication system architecture |
-
2004
- 2004-09-15 US US10/941,324 patent/US7275231B2/en not_active Expired - Fee Related
-
2005
- 2005-09-13 JP JP2005265755A patent/JP4619245B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060059444A1 (en) | 2006-03-16 |
JP2006085710A (ja) | 2006-03-30 |
US7275231B2 (en) | 2007-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4619245B2 (ja) | 設計検証方法、装置、論理及びシステム | |
US6385765B1 (en) | Specification and verification for concurrent systems with graphical and textual editors | |
US10303581B2 (en) | Graphical transaction model | |
JP5120473B2 (ja) | ネットワークシステムの設計支援装置 | |
JPH11296544A (ja) | 構造化データ管理システム及び構造化データ管理プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
CN107783758B (zh) | 一种智能合约工程方法 | |
JP5540887B2 (ja) | 設計検証プログラム、設計検証方法および設計検証装置 | |
JP2008217651A (ja) | 設計支援装置、設計支援方法、およびプログラム | |
JP5026925B2 (ja) | 制御プログラム作成装置および制御プログラム作成方法 | |
JP2006512670A (ja) | 統合型プロセス・モデラーのための方法及び装置 | |
CN114328278B (zh) | 分布式仿真测试方法、系统、可读存储介质及计算机设备 | |
CN117931620A (zh) | 一种降低智能终端系统测试技术门槛的自动化测试方法 | |
US20230267255A1 (en) | Semiconductor equipment modeling method and device | |
US20110046938A1 (en) | Verification apparatus and design verification program | |
KR20150066377A (ko) | Devs 기반의 시뮬레이션 프레임워크 시스템 및 이를 이용한 시뮬레이션 방법 | |
CN117435483A (zh) | 基于Formal工具的仿真验证激励生成方法、装置、介质及终端 | |
CN103377076A (zh) | 一种运行时调整任务执行计划的方法和系统 | |
JP4370335B2 (ja) | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 | |
JP7277694B2 (ja) | 情報処理装置、その制御方法及びプログラム | |
CN115373696B (zh) | 软件资源生成的低代码配置方法、系统、设备及存储介质 | |
CN107220133A (zh) | 一种数据交互方法、装置及系统 | |
JPH1139378A (ja) | システム設計仕様を規定する装置 | |
CN115168226A (zh) | 基于数据与关键字驱动的软件测试用例自动执行方法 | |
Bouarioua et al. | From UML sequence diagrams to labeled generalized stochastic Petri net models using graph transformation | |
JP6477196B2 (ja) | デジタル回路シミュレータの波形とソフトウェア設計図との連携方法および連携プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |