JP4617788B2 - Bonded wafer evaluation method and bonded wafer evaluation apparatus - Google Patents
Bonded wafer evaluation method and bonded wafer evaluation apparatus Download PDFInfo
- Publication number
- JP4617788B2 JP4617788B2 JP2004263574A JP2004263574A JP4617788B2 JP 4617788 B2 JP4617788 B2 JP 4617788B2 JP 2004263574 A JP2004263574 A JP 2004263574A JP 2004263574 A JP2004263574 A JP 2004263574A JP 4617788 B2 JP4617788 B2 JP 4617788B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonded wafer
- bonded
- width
- terrace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、貼り合わせ法により製造した貼り合わせウェーハの評価方法に関し、より詳しくは、貼り合わせウェーハの外周部に存在するテラス部の幅を測定する貼り合わせウェーハの評価方法に関する。 The present invention relates to a method for evaluating a bonded wafer manufactured by a bonding method, and more particularly to a method for evaluating a bonded wafer in which the width of a terrace portion existing on the outer peripheral portion of the bonded wafer is measured.
近年、電気的に絶縁性のあるシリコン酸化膜の上にSOI(Silicon On Insulator)層が形成されたSOI構造を有するSOIウェーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能LSIウェーハとして特に注目されている。これは、SOIウェーハではベースウェーハとSOI層の間にBOX(Buried Oxide)層と呼ばれるシリコン酸化膜が存在するため、SOI層に形成する電子デバイスは耐電圧が高く、α線のソフトエラー率も低くなるという大きな利点を有するためである。 In recent years, SOI wafers having an SOI structure in which an SOI (Silicon On Insulator) layer is formed on an electrically insulating silicon oxide film have been developed to achieve high-speed performance, low power consumption, high pressure resistance, and environmental resistance. Because of its excellent properties and the like, it is particularly attracting attention as a high-performance LSI wafer for electronic devices. This is because, in an SOI wafer, a silicon oxide film called a BOX (Buried Oxide) layer exists between the base wafer and the SOI layer. Therefore, an electronic device formed in the SOI layer has a high withstand voltage and a soft error rate of α rays. This is because it has the great advantage of being lowered.
このようなSOIウェーハの原料となるシリコンウェーハは、チョクラルスキー法(CZ法)やフローティングゾーン法(FZ法)等の方法により単結晶インゴットを製造する工程と、その単結晶インゴットをスライスしてウェーハに加工する工程と、そのウェーハをラッピング、エッチング、研削、研磨する工程、さらに、その表面を鏡面研磨する工程、洗浄する工程等を経て製造される。 A silicon wafer as a raw material for such an SOI wafer is obtained by slicing a single crystal ingot by manufacturing a single crystal ingot by a method such as the Czochralski method (CZ method) or the floating zone method (FZ method). It is manufactured through a process of processing into a wafer, a process of lapping, etching, grinding, and polishing the wafer, a process of mirror polishing the surface, a process of cleaning, and the like.
そして、このように製造されたシリコンウェーハから、SOIウェーハは、大きく分けて以下の二種類の方法により製造される。
第一の方法は、シリコンウェーハの表層から酸素イオンを注入し、その後の熱処理にて二つのシリコン単結晶層間にシリコン酸化膜を形成するSIMOX(Separation by Implanted Oxygen)法である。そして、第二の方法は、ベースウェーハとボンドウェーハとを酸化膜を介して貼り合わせた後、ボンドウェーハを薄膜化してSOI構造とする貼り合わせ法である。両者ともに特徴があるが、SOI層の結晶性が優れているなどの点から第二の方法である貼り合わせ法が注目されている。
And from the silicon wafer manufactured in this way, the SOI wafer is roughly manufactured by the following two kinds of methods.
The first method is a SIMOX (Separation by Implanted Oxygen) method in which oxygen ions are implanted from the surface layer of a silicon wafer and a silicon oxide film is formed between two silicon single crystal layers by subsequent heat treatment. The second method is a bonding method in which a base wafer and a bond wafer are bonded together through an oxide film, and then the bond wafer is thinned to form an SOI structure. Although both have characteristics, the bonding method, which is the second method, has been attracting attention in terms of the excellent crystallinity of the SOI layer.
このような貼り合わせ法により作製したSOIウェーハの概略図を図3に示す。図3(a)は、平面図であり、図3(b)は、図3(a)中のAの部分の断面図である。
このSOIウェーハ30は、ベースウェーハ31、BOX層32、SOI層33からなる。貼り合わせ法を用いてSOIウェーハ30を作製すると、材料ウェーハの形状に起因して、外周部に貼り合わせが起こらない領域が発生する。また、貼り合わせが起こる領域であっても、その外周部には貼り合わせ強度が充分でない領域があり、デバイス作製工程中に剥離することが懸念されるため、予め、その部分のSOI層を除去しておく場合もある。このように、SOI層が存在しない領域(貼り合わせが起こらない領域及び意図的にSOI層を除去した領域)は、テラス部34と呼ばれる。図を見て判るように、テラス部34では、ベースウェーハ31上にSOI層33がない。このテラス部34の幅は、通常1〜3mm程度あるが、テラス部にはSOI層が形成されないため、SOIウェーハのユーザーはテラス部にデバイスを作製することができない。このため、デバイス作製が可能なSOI層の有効面積を保証する目的で、各ユーザー毎にテラス部の幅に対して納入仕様が定められている。
A schematic view of an SOI wafer manufactured by such a bonding method is shown in FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view of a portion A in FIG. 3A.
The SOI
SOI層の有効面積の評価は、通常、製造ロット内からSOIウェーハを抜き取り、ウェーハ外周部の4点でテラス部の幅を測定し、その最大幅や平均幅を求めることで行われている。 The evaluation of the effective area of the SOI layer is usually performed by extracting the SOI wafer from the production lot, measuring the width of the terrace portion at four points on the outer peripheral portion of the wafer, and obtaining the maximum width and average width.
図4は、従来のテラス部の幅の測定方法を示す模式図である。従来、テラス部の幅の測定は、SOIウェーハ30を、低倍率の光学顕微鏡40を用いて観察し、SOI層の外周端からベースウェーハの外周端までの距離をスケールにより測長することで行われていた(例えば、特許文献1参照。)。そして、SOIウェーハ30を回転し、SOIウェーハ外周の数箇所でテラス幅を測定し、その最大幅や平均幅を求めていた。
FIG. 4 is a schematic diagram showing a conventional method for measuring the width of a terrace portion. Conventionally, the width of the terrace portion is measured by observing the
ところが、図3(b)を見ても判るように、SOIウェーハ30の最外周は面取りが形成されているので、テラス部34は、平坦ではなく、面取り部分で斜めになっている。そのため、SOI層の外周端とベースウェーハの外周端とでは、光学顕微鏡までの距離が異なる。したがって、光学顕微鏡では焦点深度の影響で、テラス部の幅の正確な測定が困難であるという問題があった。また、このような光学顕微鏡を用いる方法では、テラス幅の測定を、自動化するのが難しいという問題もあった。
However, as can be seen from FIG. 3B, since the outermost periphery of the
本発明はこのような問題に鑑みてなされたもので、貼り合わせウェーハ外周のテラス部の幅を簡単かつ正確に測定できる貼り合わせウェーハの評価方法を提供することを目的とする。 The present invention has been made in view of such problems, and an object of the present invention is to provide a method for evaluating a bonded wafer that can easily and accurately measure the width of the terrace portion on the outer periphery of the bonded wafer.
本発明は、上記課題を解決されるためになされたもので、少なくとも、ベースウェーハとボンドウェーハとを貼り合わせた後、ボンドウェーハを薄膜化してベースウェーハ上に薄膜を形成した貼り合わせウェーハを評価する方法であって、光源から発した光を貼り合わせウェーハの表面で反射させ、該反射した光を受光面に投影させる魔鏡法により、貼り合わせウェーハ表面の投影像を得て、該投影像を用いて、貼り合わせウェーハの外周部に存在する前記ベースウェーハ上に前記薄膜がないテラス部の幅を測定することを特徴とする貼り合わせウェーハの評価方法を提供する(請求項1)。 The present invention has been made to solve the above-described problems. At least, after bonding a base wafer and a bond wafer, the bonded wafer in which the bond wafer is thinned to form a thin film on the base wafer is evaluated. A method of reflecting light emitted from a light source on a surface of a bonded wafer and projecting the reflected light on a light receiving surface to obtain a projected image of the surface of the bonded wafer; Is used to measure the width of the terrace portion where the thin film is not present on the base wafer present on the outer peripheral portion of the bonded wafer (Claim 1).
このように、魔鏡法により、貼り合わせウェーハ表面の投影像を得て、該投影像を用いて、貼り合わせウェーハの外周部を観察すると、ベースウェーハの外周端と薄膜の外周端を鮮明に観察することができる。本発明では、魔鏡法により得た鮮明な投影像を用いて、ベースウェーハの外周端から薄膜の外周端までの距離、すなわちテラス部の幅を測定するので、テラス部の幅を簡単かつ正確に測定することが可能である。したがって、貼り合わせウェーハの安定した品質評価が可能になる。 In this way, by obtaining a projected image of the bonded wafer surface by the magic mirror method, and using the projected image to observe the outer peripheral portion of the bonded wafer, the outer peripheral edge of the base wafer and the outer peripheral edge of the thin film are sharpened. Can be observed. In the present invention, the distance from the outer peripheral edge of the base wafer to the outer peripheral edge of the thin film, that is, the width of the terrace portion is measured using a sharp projection image obtained by the magic mirror method. Can be measured. Therefore, stable quality evaluation of the bonded wafer becomes possible.
また、本発明の貼り合わせウェーハの評価方法では、前記投影像を用いて、前記テラス部の幅を自動的に測定することができる(請求項2)。 In the bonded wafer evaluation method of the present invention, the width of the terrace portion can be automatically measured using the projection image.
前述のように、魔鏡法により得られる投影像から、ベースウェーハの外周端と薄膜の外周端を鮮明に識別できる。したがって、この投影像を画像処理することにより、テラス部の幅を自動的に測定することができる。このように、測定を自動化することで、テラス幅の迅速な測定が可能になる。 As described above, the outer peripheral edge of the base wafer and the outer peripheral edge of the thin film can be clearly identified from the projection image obtained by the magic mirror method. Therefore, the width of the terrace portion can be automatically measured by performing image processing on the projected image. Thus, by automating the measurement, the terrace width can be measured quickly.
そして、この場合、前記投影像から、スリップ転位の検査も同時に行うのが好ましい(請求項3)。 In this case, it is preferable that the slip dislocation is also inspected simultaneously from the projection image.
魔鏡法により、貼り合わせウェーハ表面の投影像を得て、該投影像を用いて、貼り合わせウェーハを観察すると、スリップ転位も同時に観察することができる。したがって、テラス部の幅の測定と同時に、スリップ転位の観察も行うことで、貼り合わせウェーハを効率良く評価できる。 When a projected image of the bonded wafer surface is obtained by the magic mirror method and the bonded wafer is observed using the projected image, slip dislocation can also be observed simultaneously. Therefore, the bonded wafer can be efficiently evaluated by observing the slip dislocation simultaneously with the measurement of the width of the terrace portion.
また、この場合、前記評価する貼り合わせウェーハを、SOIウェーハとすることができる(請求項4)。 In this case, the bonded wafer to be evaluated can be an SOI wafer.
SOIウェーハは、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、近年、電子デバイス用の高性能LSIウェーハとして特に注目され、生産量が増加している。そのため、SOIウェーハの安定した品質評価が求められている。本発明は、このようなSOIウェーハの品質評価に特に適した方法である。 Since SOI wafers are excellent in high-speed performance, low power consumption, high pressure resistance, environmental resistance, etc., in recent years, they have attracted particular attention as high-performance LSI wafers for electronic devices. Yes. Therefore, stable quality evaluation of SOI wafers is required. The present invention is a method particularly suitable for the quality evaluation of such an SOI wafer.
さらに、本発明は、 ベースウェーハとボンドウェーハとを貼り合わせた後、ボンドウェーハを薄膜化してベースウェーハ上に薄膜を形成した貼り合わせウェーハを評価する装置であって、少なくとも、貼り合わせウェーハ表面に光を照射する光源と、貼り合わせウェーハ表面で反射した光を投影する受光面と、魔鏡法により得た貼り合わせウェーハ表面の投影像を用いて、貼り合わせウェーハの外周部に存在する前記ベースウェーハ上に前記薄膜がないテラス部の幅を測定する手段と、得られたテラス幅の測定結果を表示する表示手段を具備することを特徴とする貼り合わせウェーハの評価装置を提供する(請求項5)。
Furthermore, the present invention is an apparatus for evaluating a bonded wafer in which a bond wafer is thinned and a thin film is formed on the base wafer after the base wafer and the bond wafer are bonded, and at least on the bonded wafer surface. The base existing on the outer peripheral portion of the bonded wafer by using a light source for irradiating light, a light receiving surface for projecting light reflected on the bonded wafer surface, and a projection image of the bonded wafer surface obtained by the magic mirror method An apparatus for evaluating a bonded wafer, comprising: means for measuring a width of a terrace portion where the thin film is not present on the wafer; and display means for displaying a measurement result of the obtained terrace width is provided. 5).
本発明の貼り合わせウェーハの評価装置は、魔鏡法により、貼り合わせウェーハ表面の投影像を得て、この投影像を用いて、テラス部の幅を測定する。前述のように、魔鏡法により得られた投影像は、ベースウェーハの外周端と薄膜の外周を鮮明に観察できる。さらに、本発明の装置は、テラス幅の測定手段において、この投影像を画像処理することにより、ベースウェーハの外周端から薄膜の外周端までの距離、すなわちテラス部の幅を、自動的に測定する。したがって、本発明の貼り合わせウェーハの評価装置を用いることで、テラス部の幅を、迅速かつ正確に測定することができる。そして、貼り合わせウェーハの安定した品質評価が可能となる。 The bonded wafer evaluation apparatus of the present invention obtains a projected image of the bonded wafer surface by the magic mirror method, and measures the width of the terrace portion using this projected image. As described above, the projection image obtained by the magic mirror method can clearly observe the outer peripheral edge of the base wafer and the outer periphery of the thin film. Furthermore, the apparatus of the present invention automatically measures the distance from the outer peripheral edge of the base wafer to the outer peripheral edge of the thin film, that is, the width of the terrace portion, by processing this projection image in the terrace width measuring means. To do. Therefore, by using the bonded wafer evaluation apparatus of the present invention, the width of the terrace portion can be measured quickly and accurately. And stable quality evaluation of a bonded wafer is attained.
以上説明したように、本発明によれば、貼り合わせウェーハ外周のテラス部の幅を、魔鏡法により得られた投影像を用いて測定するので、テラス部の幅を簡単かつ正確に測定することが可能である。したがって、貼り合わせウェーハの安定した品質評価が可能になる。 As described above, according to the present invention, the width of the terrace portion on the outer periphery of the bonded wafer is measured using the projection image obtained by the magic mirror method, so the width of the terrace portion is easily and accurately measured. It is possible. Therefore, stable quality evaluation of the bonded wafer becomes possible.
以下、本発明を実施するための最良の形態を説明するが、本発明はこれらに限定されるものではない。
図2は、本発明の貼り合わせウェーハの評価装置の説明図である。
この貼り合わせウェーハの評価装置20は、貼り合わせウェーハ25の表面に光を照射する光源21と、貼り合わせウェーハ25の表面で反射した光を投影する受光面22と、貼り合わせウェーハ25の表面の投影像を用いて、貼り合わせウェーハ25の外周部に存在するベースウェーハ27上に薄膜26がないテラス部28の幅を測定する手段(テラス幅測定手段)23と、得られたテラス幅の測定結果を表示する表示手段24を具備する。この装置を用いて、具体的には、以下のように貼り合わせウェーハを評価する。
Hereinafter, the best mode for carrying out the present invention will be described, but the present invention is not limited thereto.
FIG. 2 is an explanatory view of the bonded wafer evaluation apparatus of the present invention.
The bonded
尚、図2に示す貼り合わせウェーハ25は、薄膜26とベースウェーハ27からなる。しかし、本発明は、これに限定されず、貼り合わせウェーハ外周のテラス部の幅を測定する必要のある、いずれの貼り合わせウェーハにも適用できる。例えば、ベースウェーハとBOX層とSOI層(薄膜)の3層構造からなる貼り合わせSOIウェーハである。また、本発明は、シリコンウェーハ同士の貼り合わせウェーハの他、シリコンウェーハと絶縁基板(石英、アルミナ、サファイア、炭化珪素等)の貼り合わせウェーハや、絶縁基板同士の貼り合わせウェーハ等にも適用できる。
Note that the bonded
先ず、光源21から、貼り合わせウェーハ25の表面に向けてハロゲンランプ、レーザー等の光を投影レンズ29を通して照射し、受光面22に、貼り合わせウェーハ25の表面で反射した光を投影する。すなわち、魔鏡法により、貼り合わせウェーハ25の表面の投影像を得る。
First, light such as a halogen lamp or laser is irradiated from the light source 21 toward the surface of the bonded
ここで、魔鏡法の基本原理について説明する。完全に平坦な鏡面に光源より平行光線を入射させると、受光面に投影された像では、明暗のコントラストが観察されない。しかし、鏡面にわずかな凹面があると、反射した光は集光され明るく投影され、一方、凸面の場合には反射光が広がって、暗く観察される。このような魔鏡法の利点としては、試料に何ら手を加えずに測定できること、非破壊であること、非接触であること、自動化が可能であることなどが挙げられる。
そして、貼り合わせウェーハ25について見てみると、その外周部に存在するテラス部28は、薄膜26に対して凹面である。このため、魔鏡法を用いれば、テラス部28が非常に明るく観察されるのである。
尚、シリコンウェーハの評価に魔鏡法を用いた例として、鏡面研磨ウェーハ表面の浅い凹凸(ピールと呼ばれる。)の観察(特開平9−252100号公報の(0004)段落)や、貼り合わせウェーハのボイドと呼ばれる未接着領域の観察(特開平5−302885号公報)が知られている。しかしながら、貼り合わせウェーハの外周のテラス部を、魔鏡法を用いて評価することが出来ることを見出したのは、本発明者らが初めてである。
Here, the basic principle of the magic mirror method will be described. When a parallel light beam is incident on a completely flat mirror surface from a light source, contrast between light and dark is not observed in the image projected on the light receiving surface. However, if there is a slight concave surface on the mirror surface, the reflected light is collected and projected brightly, whereas on the convex surface, the reflected light spreads and is observed dark. Advantages of such a magic mirror method include that the sample can be measured without any modification, non-destructive, non-contact, and automatable.
When the bonded
As an example of using the magic mirror method for evaluating a silicon wafer, observation of shallow irregularities (referred to as peel) on the surface of a mirror-polished wafer (paragraph (0004) of JP-A-9-252100), bonded wafers Observation of unbonded regions called voids (Japanese Patent Laid-Open No. 5-302885) is known. However, the present inventors are the first to find that the outer terrace portion of the bonded wafer can be evaluated using the magic mirror method.
図1は、魔鏡法により実際に得たSOIウェーハ外周部の画像であり、図3(a)中のAで示す部分を観察したものである。明るく見える部分、すなわち白色の部分が、テラス部34である。図1を見て判るように、魔鏡法により得たSOIウェーハ外周部の画像では、テラス部34が白色に見え、SOI層33の外周端とSOIウェーハ30の外周端が非常に鮮明に識別できることが判る。
FIG. 1 is an image of the outer peripheral portion of the SOI wafer actually obtained by the magic mirror method, and the portion indicated by A in FIG. 3A is observed. The portion that looks bright, that is, the white portion is the
次に、貼り合わせウェーハ表面の投影像を用いて、テラス幅測定手段23により、テラス部の幅を自動的に測定する。上記のように、魔鏡法により得られた投影像から、薄膜の外周端とベースウェーハの外周端が鮮明に識別できる。したがって、この投影像を画像処理すれば、薄膜の外周端と貼り合わせウェーハの外周端を簡単かつ正確に解析できる。画像処理の方法としては、例えば、観察されたテラス部の画像を一定サイズ(例えば0.1mmの正方形)のセルで区切って黒(テラス部以外の部分)と白(テラス部)の2色で2値化し、ウェーハ外周側のセル行から見て、白の領域が広がり始めるセル行をベースウェーハ31の外周端と判定し、黒の領域が広がり始める領域のセル行を薄膜(SOI層33)の外周端と判定し、これらのセル行の行番号の差を取ることにより、テラス幅に換算するという手法を用いることができる。そこで、テラス幅測定手段23では、投影像を画像処理し、薄膜の外周端と貼り合わせウェーハの外周端を解析し、その解析結果から薄膜の外周端と貼り合わせウェーハの外周端の距離を求めることで、テラス部の幅を測定する。この時、通常の方法のように、ウェーハ外周部の4点でテラス部の幅を測定し、その最大幅や平均幅を求めるのが良い。
そして、表示手段24では、得られたテラス幅の測定結果を表示する。
Next, the terrace width measuring means 23 automatically measures the width of the terrace portion using the projected image of the bonded wafer surface. As described above, the outer peripheral edge of the thin film and the outer peripheral edge of the base wafer can be clearly identified from the projection image obtained by the magic mirror method. Therefore, if this projection image is subjected to image processing, the outer peripheral edge of the thin film and the outer peripheral edge of the bonded wafer can be easily and accurately analyzed. As an image processing method, for example, an image of an observed terrace portion is divided into cells of a certain size (for example, a 0.1 mm square), and is divided into two colors, black (a portion other than the terrace portion) and white (terrace portion). The cell row which is binarized and viewed from the cell row on the outer peripheral side of the wafer is determined as the outer peripheral edge of the
The display unit 24 displays the obtained terrace width measurement result.
これにより、テラス部の幅を簡単かつ正確に測定することが可能である。そして、貼り合わせウェーハの安定した品質評価が可能になる。また、上記装置により、テラス部の幅を自動的に測定することができるので、迅速な評価が可能になる。 Thereby, it is possible to measure the width of the terrace portion easily and accurately. Then, stable quality evaluation of the bonded wafer can be performed. Moreover, since the width | variety of a terrace part can be automatically measured with the said apparatus, quick evaluation is attained.
また、魔鏡法により得た貼り合わせウェーハ表面の投影像から、スリップ転位の検査も同時に行っても良い。図1を見て判るように、魔鏡法により得たSOIウェーハ外周部の画像から、スリップ転位10も観察できる。したがって、テラス部の幅の測定と同時に、スリップ転位の観察も行うことで、貼り合わせウェーハを効率良く評価できる。 Further, slip dislocation inspection may be performed simultaneously from the projected image of the bonded wafer surface obtained by the magic mirror method. As can be seen from FIG. 1, slip dislocations 10 can also be observed from the image of the outer peripheral portion of the SOI wafer obtained by the magic mirror method. Therefore, the bonded wafer can be efficiently evaluated by observing the slip dislocation simultaneously with the measurement of the width of the terrace portion.
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has the same configuration as the technical idea described in the claims of the present invention. It is included in the technical scope of the invention.
10…スリップ転位、
20…貼り合わせウェーハの評価装置、 21…光源、
22…受光面、 23…テラス幅測定手段、 24…表示手段、
25…貼り合わせウェーハ、 26…薄膜、 27、31…ベースウェーハ、
28、34…テラス部、 29…投影レンズ、
30…SOIウェーハ、 32…BOX層、 33…SOI層、
40…光学顕微鏡。
10 ... Slip dislocation,
20 ... Bonded wafer evaluation device, 21 ... Light source,
22 ... light receiving surface, 23 ... terrace width measuring means, 24 ... display means,
25 ... Bonded wafer, 26 ... Thin film, 27, 31 ... Base wafer,
28, 34 ... terrace, 29 ... projection lens,
30 ... SOI wafer, 32 ... BOX layer, 33 ... SOI layer,
40: Optical microscope.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263574A JP4617788B2 (en) | 2004-09-10 | 2004-09-10 | Bonded wafer evaluation method and bonded wafer evaluation apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263574A JP4617788B2 (en) | 2004-09-10 | 2004-09-10 | Bonded wafer evaluation method and bonded wafer evaluation apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080339A JP2006080339A (en) | 2006-03-23 |
JP4617788B2 true JP4617788B2 (en) | 2011-01-26 |
Family
ID=36159542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004263574A Expired - Fee Related JP4617788B2 (en) | 2004-09-10 | 2004-09-10 | Bonded wafer evaluation method and bonded wafer evaluation apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4617788B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010135451A (en) * | 2008-12-03 | 2010-06-17 | Sumco Corp | Method of inspecting void in laminate substrate |
JP6229438B2 (en) * | 2013-11-01 | 2017-11-15 | 株式会社Sumco | Inspection device and inspection method for outer periphery of semiconductor wafer |
CN108917613A (en) * | 2018-06-29 | 2018-11-30 | 桂林理工大学 | A kind of isolator detecting method |
US11043437B2 (en) | 2019-01-07 | 2021-06-22 | Applied Materials, Inc. | Transparent substrate with light blocking edge exclusion zone |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223497A (en) * | 1997-01-31 | 1998-08-21 | Shin Etsu Handotai Co Ltd | Manufacture of laminated substrate |
JPH1126337A (en) * | 1997-07-02 | 1999-01-29 | Shin Etsu Handotai Co Ltd | Manufacture of laminated substrate |
JPH11287641A (en) * | 1998-04-03 | 1999-10-19 | Memc Kk | Inspecting method of epitaxial wafer |
JP2002305292A (en) * | 2001-04-06 | 2002-10-18 | Shin Etsu Handotai Co Ltd | Soi wafer and method of manufacturing the same |
-
2004
- 2004-09-10 JP JP2004263574A patent/JP4617788B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223497A (en) * | 1997-01-31 | 1998-08-21 | Shin Etsu Handotai Co Ltd | Manufacture of laminated substrate |
JPH1126337A (en) * | 1997-07-02 | 1999-01-29 | Shin Etsu Handotai Co Ltd | Manufacture of laminated substrate |
JPH11287641A (en) * | 1998-04-03 | 1999-10-19 | Memc Kk | Inspecting method of epitaxial wafer |
JP2002305292A (en) * | 2001-04-06 | 2002-10-18 | Shin Etsu Handotai Co Ltd | Soi wafer and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2006080339A (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4248249B2 (en) | Detection and classification of semiconductor microdefects | |
US8831910B2 (en) | Method of measuring defect density of single crystal | |
US9806036B2 (en) | Semiconductor wafer, semiconductor structure and method of manufacturing the semiconductor wafer | |
US11948819B2 (en) | Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer | |
EP1571693A1 (en) | Method for manufacturing soi wafer | |
JP4830772B2 (en) | Inspection method of semiconductor chip | |
US6753955B2 (en) | Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same | |
JP4617788B2 (en) | Bonded wafer evaluation method and bonded wafer evaluation apparatus | |
JP2007013124A (en) | Method for locally thinning and reinforcing wafer | |
JP3753382B2 (en) | Method for measuring crystal defects in thin Si / SiGe bilayers | |
CN109075092B (en) | Detection apparatus and detection method | |
JP5587257B2 (en) | Deterioration judgment method for substrate holder of ion implanter | |
JP2008010818A (en) | Substrate, substrate inspecting method and methods of manufacturing element and substrate | |
Kugimiya | Characterization of polished surfaces by “Makyoh” | |
US7799655B2 (en) | Method for evaluation of bonded wafer | |
JP2006040961A (en) | Inspecting method, manufacturing method and managing method of semiconductor wafer | |
JP2016100440A (en) | Silicon carbide substrate manufacturing method | |
KR20020020211A (en) | Crack Inspect Method and Crack Inspect Apparatus | |
TW559978B (en) | Determining method of removal thickness and removal rate for wafer | |
WO2022190458A1 (en) | Silicon carbide substrate and silicon carbide substrate manufacturing method | |
JPH1174493A (en) | Inspecting method for defect of soi wafer | |
CN1555486A (en) | Method of examining a wafer of semiconductor material by means of x-rays | |
CN115602603A (en) | Method for manufacturing bonded wafer | |
JP2010135451A (en) | Method of inspecting void in laminate substrate | |
TW202234543A (en) | Method for evaluating work-modified layer, and method of manufacturing semiconductor single crystal substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4617788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |