JPH1174493A - Inspecting method for defect of soi wafer - Google Patents

Inspecting method for defect of soi wafer

Info

Publication number
JPH1174493A
JPH1174493A JP23436997A JP23436997A JPH1174493A JP H1174493 A JPH1174493 A JP H1174493A JP 23436997 A JP23436997 A JP 23436997A JP 23436997 A JP23436997 A JP 23436997A JP H1174493 A JPH1174493 A JP H1174493A
Authority
JP
Japan
Prior art keywords
wafer
soi
defect
soi wafer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23436997A
Other languages
Japanese (ja)
Inventor
Yasunobu Ikeda
安伸 池田
Shinichi Tomita
真一 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP23436997A priority Critical patent/JPH1174493A/en
Publication of JPH1174493A publication Critical patent/JPH1174493A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a defect estimating method wherein very fine defects on an SOI wafer can be inspected easily by a usual inspecting apparatus for the surface of a wafer. SOLUTION: As an inspecting method for defects S on an SOI wafer 3, the SOI wafer 3 is cleaned by an alkali-based cleaning liquid to make 0.1 μm the film thickness of the SOI layer of its surface. Thereafter, the SOI wafer 3 is dipped in a hydrofluoric acid solution to generate very fine etching pits caused by the defects S on the SOI layer. Then, these very fine etching pits are dipped into the foregoing hydrofluoric acid solution as they are to increase their etching pits sizes to measure thereafter their defect density.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、SOIウエーハの
表面のSOI層近傍に存在する欠陥の検査方法に関し、
特に、微小な欠陥を評価するSOIウエーハの欠陥評価
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting defects near the SOI layer on the surface of an SOI wafer.
In particular, the present invention relates to a defect evaluation method for SOI wafers for evaluating minute defects.

【0002】[0002]

【従来の技術】CZ法により形成された半導体結晶に
は、結晶成長プロセス中に欠陥が取り込まれ、この欠陥
はGrownーin欠陥と呼ばれている。なかでも結晶
成長過程で導入された原子空孔(Si原子が欠落した結
晶格子点)が冷却過程で集合もしくは成長してできた
0.1μm〜0.3μm前後の大きさの微小な結晶空洞
の欠陥の存在が確認されており、この微小欠陥は一般に
COP(Crystal OriginatedParticle)と呼ばれてい
る。
2. Description of the Related Art Defects are introduced into a semiconductor crystal formed by the CZ method during a crystal growth process, and these defects are called grown-in defects. Above all, the vacancies (crystal lattice points lacking Si atoms) introduced during the crystal growth process are gathered or grown during the cooling process to form small crystal cavities having a size of about 0.1 μm to 0.3 μm. The existence of a defect has been confirmed, and this minute defect is generally called COP (Crystal Originated Particle).

【0003】ウエーハをアルカリ溶液等に浸漬すると、
COP欠陥によってエッチピットが発生し、このエッチ
ピットをレーザー光等の評価装置を用いて検査すること
により、COP欠陥の評価を行うことができる。従来に
おいて、COP等の微小欠陥は、半導体ウエーハにレー
ザー光を照射し、これら結晶欠陥によるレーザー光の散
乱を検出して、結晶表面の評価を行うレーザー分光シス
テムを用いた方法が知られている。前述したGrown
ーin欠陥は、レーザー分光システムを用いてその存在
位置を確認できるLSTD(Laser Scattering Tomogra
phy Defect)の主要なものとして位置付けられている。
When a wafer is immersed in an alkaline solution or the like,
An etch pit is generated by the COP defect, and the COP defect can be evaluated by inspecting the etch pit using an evaluation device such as a laser beam. Conventionally, a method using a laser spectroscopy system for evaluating a crystal surface by irradiating a semiconductor wafer with laser light for minute defects such as COP and detecting scattering of laser light due to these crystal defects is known. . The aforementioned Green
LSTD (Laser Scattering Tomogra
phy Defect).

【0004】また、その他の欠陥の測定方法として走査
型電子顕微鏡(Scanning ElectronMicroscope:SE
M)を用いた測定方法や、透過型電子顕微鏡(Transmis
sionElectron Microscope:TEM)を用いた測定方法
が知られている。
As another method for measuring defects, a scanning electron microscope (SE) is used.
M) and a transmission electron microscope (Transmis
A measurement method using a sionElectron Microscope (TEM) is known.

【0005】近年において、MOSメモリの高集積化に
伴ってLSIの微細化が進み、今後64/256メガビ
ッドのDRAMを形成するために薄膜SOIウエーハの
需要は増大すると予測される。更に、集積度を高めた1
ギガビットのDRAMの需要要求が高まるようになる
と、DRAMの集積度を向上するために、0.2μm以
下の薄膜SOI層を有する薄膜SOIウエーハの需要が
増大すると予測される。
[0005] In recent years, as the integration of MOS memories becomes higher, the miniaturization of LSIs advances, and demand for thin-film SOI wafers is expected to increase in order to form DRAMs of 64/256 megabits in the future. In addition, 1
As the demand for gigabit DRAMs increases, the demand for thin-film SOI wafers having a thin-film SOI layer of 0.2 μm or less is expected to increase in order to improve the degree of integration of DRAMs.

【0006】このため、薄膜SOIウエーハに存在する
欠陥の評価をするため、簡易な方法で、高い精度の欠陥
評価技術が要求される。
Therefore, in order to evaluate a defect existing in a thin film SOI wafer, a highly accurate defect evaluation technique is required by a simple method.

【0007】[0007]

【発明が解決しようとした課題】しかし、前述したよう
な薄いSOI層を有する薄膜SOIウエーハに存在する
COPは、通常のバルクウエーハに存在するCOPと異
なりその検査が困難である。すなわち、通常のレーザー
光を用いた装置により検査を行うと、薄いSOI層及び
SOI層と支持基板の間に介在する埋め込み酸化膜の膜
界面によって散乱ノイズが発生し、直径0.2μm以下
のCOPの検査が非常に困難となるためである。また、
その他に走査型電子顕微鏡(SEM)、透過型電子顕微
鏡(TEM)等の装置を用いた場合も、COP欠陥が非
常に微小であるため、その検査が困難であった。
However, the COP present on a thin-film SOI wafer having a thin SOI layer as described above is difficult to inspect, unlike the COP present on a normal bulk wafer. That is, when inspection is performed by an apparatus using ordinary laser light, scattering noise occurs due to the thin SOI layer and the film interface of the buried oxide film interposed between the SOI layer and the support substrate, and the COP having a diameter of 0.2 μm or less Is very difficult. Also,
In addition, when an apparatus such as a scanning electron microscope (SEM) or a transmission electron microscope (TEM) is used, the inspection is difficult because the COP defect is very small.

【0008】一方、薄いSOI層を有するSOI基板の
欠陥評価方法として、ウエーハにセコエッチング(フッ
酸と重クロム酸カリウムを含むエッチング液を用いてエ
ッチングする方法)を施して、微小欠陥によるエッチピ
ットを発生させ、更に、前記エッチピットを測定可能な
大きさに拡大し、その後、表面SOI層を除去して欠陥
の評価を行う方法が提案されている(J.Electr
ochem.soc.,Vol.140,No.6,J
une1993,1713−1716)。
On the other hand, as a method for evaluating defects of an SOI substrate having a thin SOI layer, a wafer is subjected to secco etching (an etching method using an etching solution containing hydrofluoric acid and potassium dichromate) to form an etch pit due to a minute defect. In addition, a method has been proposed in which the etch pits are enlarged to a measurable size, and then the surface SOI layer is removed to evaluate defects (J. Electr).
ochem. soc. , Vol. 140, no. 6, J
une 1993, 1713-1716).

【0009】しかし、この方法は、転位欠陥の評価が主
であり、COPの評価には適していない。すなわち、C
OPの評価にこの方法を適用すると、セコエッチングは
シリコンを選択的にエッチングする作用があるため、S
OI層中のCOP欠陥部とともに、転位欠陥部もエッチ
ピットとして発生させてしまうので、二次的に拡大形成
させたエッチピット部を評価しても、このエッチピット
転位欠陥によるものか、COP欠陥によるものなのか区
別がつかず、正確なCOP欠陥の密度測定を行うことが
できない。
However, this method mainly evaluates dislocation defects and is not suitable for evaluating COP. That is, C
When this method is applied to the evaluation of OP, since the seco etching has an effect of selectively etching silicon,
Dislocation defects are generated as etch pits together with the COP defects in the OI layer. Therefore, even if the etch pits formed by secondary enlargement are evaluated, whether they are due to the etch pit dislocations or COP defects It is not possible to distinguish whether it is due to the COP defect, and accurate density measurement of COP defects cannot be performed.

【0010】また、エッチング液に含まれるクロム等の
金属パーティクルがSOIウエーハ表面に付着し、SO
Iウエーハが汚染されてしまう虞れがあり、そのため、
この方法では表面SOI層および埋め込み酸化膜層を除
去することが必要となり結晶評価が煩雑になるという問
題がある。しかも、表面のSOI層を除去して評価を行
うため、COP欠陥の外観形状を観察できないという不
都合も生じることになる。
Also, metal particles such as chromium contained in the etching solution adhere to the surface of the SOI wafer,
There is a risk that the I wafer will be contaminated,
In this method, it is necessary to remove the surface SOI layer and the buried oxide film layer, and there is a problem that crystal evaluation becomes complicated. In addition, since the evaluation is performed by removing the SOI layer on the surface, there is a disadvantage that the external shape of the COP defect cannot be observed.

【0011】そこで、本発明は前記問題点に鑑みて、S
OIウエーハに存在するCOP欠陥を、通常のウエーハ
表面欠陥評価装置を用いて容易に評価を行うことがで
き、また、COP欠陥の外観形状も評価することの可能
なSOIウエーハの欠陥検査方法を提供することを目的
とする。
The present invention has been made in view of the above problems, and
Provided is an SOI wafer defect inspection method that can easily evaluate a COP defect existing in an OI wafer by using a normal wafer surface defect evaluation device and can also evaluate an appearance shape of the COP defect. The purpose is to do.

【0012】[0012]

【課題を解決するための手段】本願第1請求項に記載し
た発明は、SOIウエーハに存在する欠陥の検査方法で
あって、SOIウエーハをアルカリ系洗浄液にて洗浄
し、SOI層を0.1μm以下の膜厚にするとともに、
SOI層に微小エッチピットを発生させ、前記SOIウ
エーハをフッ酸溶液に浸漬して、前記微小エッチピット
直下の埋め込み酸化膜を除去した後、欠陥密度の測定を
行う構成のSOIウエーハの欠陥検査方法である。
According to the first aspect of the present invention, there is provided a method for inspecting a defect existing in an SOI wafer, wherein the SOI wafer is cleaned with an alkaline cleaning solution, and the SOI layer is formed to a thickness of 0.1 μm. With the following film thickness,
A defect inspection method for an SOI wafer having a configuration in which minute etch pits are generated in an SOI layer, and the SOI wafer is immersed in a hydrofluoric acid solution to remove a buried oxide film immediately below the minute etch pits and then measure a defect density. It is.

【0013】本発明によれば、SOIウエーハをアルカ
リ系洗浄液で洗浄処理するため、SOI層中の転位欠陥
をエッチングする作用はなく、COP欠陥のみをエッチ
ピットとして発生させることができ、0.1μm以下の
厚さになるまでSOI層表面を洗浄することにより、S
OI層中に介在するCOPがSOIウエーハ表面に露出
し、COPが微小なエッチピットとして顕在化すること
となる。その後、前記SOIウエーハをフッ酸溶液に浸
漬すると、前記エッチピットを通じてフッ酸溶液がSO
Iウエーハの埋め込み酸化膜層に浸透し、エッチピット
直下の埋め込み酸化膜が部分的にエッチング除去され、
前記微小エッチピットそれぞれに対応した二次的エッチ
ピットが酸化膜層に形成され、この二次的エッチピット
が、通常のウエーハ表面欠陥評価装置にて容易に測定す
ることができるようになる。
According to the present invention, since the SOI wafer is cleaned with an alkaline cleaning solution, there is no effect of etching dislocation defects in the SOI layer, and only COP defects can be generated as etch pits. By cleaning the surface of the SOI layer until the thickness becomes
The COP interposed in the OI layer is exposed on the surface of the SOI wafer, and the COP is exposed as minute etch pits. After that, when the SOI wafer is immersed in a hydrofluoric acid solution, the hydrofluoric acid solution is passed through the etch pits.
The buried oxide film immediately below the etch pit penetrates into the buried oxide film layer of the I wafer, and is partially removed by etching.
Secondary etch pits corresponding to each of the minute etch pits are formed in the oxide film layer, and the secondary etch pits can be easily measured by a normal wafer surface defect evaluation device.

【0014】このように、非常に微小なCOP欠陥であ
っても、フッ酸浸漬処理時に意図的に二次的エッチピッ
トを拡大させることにより、通常の表面欠陥装置を用い
て拡大エッチピットを認識することができ、COP欠陥
密度の測定を行うことができる。
As described above, even for a very small COP defect, the enlarged etch pit can be recognized using a normal surface defect device by intentionally expanding the secondary etch pit during the hydrofluoric acid immersion treatment. The COP defect density can be measured.

【0015】本願第2請求項に記載した発明は、前記請
求項1記載の発明において、レーザー光を用いたウエー
ハ表面検査装置により、前記欠陥密度を測定する構成の
SOIウエーハの欠陥検査方法である。
According to a second aspect of the present invention, there is provided the defect inspection method for an SOI wafer according to the first aspect, wherein the defect density is measured by a wafer surface inspection apparatus using a laser beam. .

【0016】前述した酸化膜層中に二次的に発生させた
エッチピットは通常のウエーハ表面欠陥評価装置にて容
易に測定することができる。すなわち、表面SOI層が
前記洗浄処理により0.1μm以下の膜厚まで薄膜化さ
れるとともに、微小エッチピット直下の埋め込み酸化膜
が部分的に除去されているため、酸化膜層に形成された
二次的エッチピットの錯乱強度が強くなり、SOI層と
埋め込み酸化膜層との膜界面で発生する錯乱光ノイズの
影響に左右されなくなるため、レーザー光を用いた欠陥
評価装置によってCOP欠陥の密度測定を行うことが可
能となる。
The above-mentioned etch pits generated secondarily in the oxide film layer can be easily measured by a usual wafer surface defect evaluation apparatus. That is, the surface SOI layer is thinned to a thickness of 0.1 μm or less by the above-mentioned cleaning treatment, and the buried oxide film immediately below the minute etch pit is partially removed. Since the confusion intensity of the next etch pit becomes strong and is not influenced by the confusion light noise generated at the film interface between the SOI layer and the buried oxide film layer, the density of COP defects is measured by a defect evaluation device using laser light. Can be performed.

【0017】本願第3請求項に記載した発明は、SOI
ウエーハに存在する欠陥の検査方法であって、SOIウ
エーハをアルカリ系洗浄液にて洗浄し、SOI層を0.
1μm以下の膜厚にするとともに、SOI層に微小エッ
チピットを発生させ、前記SOIウエーハをフッ酸溶溶
液に浸漬して、前記微量エッチピット直下の埋め込み酸
化膜を除去した後、電子顕微鏡あるいは原子間顕微鏡に
より欠陥形状を観察する構成のSOIウエーハの欠陥検
査方法である。
The invention described in claim 3 of the present application is an SOI
This is a method for inspecting a defect present in a wafer, wherein the SOI wafer is cleaned with an alkaline cleaning solution, and the SOI layer is removed from the wafer.
A thickness of 1 μm or less and minute etch pits are generated in the SOI layer. The SOI wafer is immersed in a hydrofluoric acid solution to remove a buried oxide film immediately below the trace etch pit. This is a defect inspection method for an SOI wafer configured to observe a defect shape by a microscope.

【0018】このように、本発明によれば、従来のよう
に表面SOI層の削除を行うことなく、COP欠陥の評
価を可能としたため、走査型電子顕微鏡(SEM)、透
過型電子顕微鏡(TEM)等の電子顕微鏡、あるいは、
原子間顕微鏡(Atomic forcemycroscope:AFM)を用
いて、COP欠陥の外観形状を観測することができ、評
価技術の向上を図ることができる。
As described above, according to the present invention, COP defects can be evaluated without removing the surface SOI layer as in the prior art, so that a scanning electron microscope (SEM) and a transmission electron microscope (TEM) ) Etc., or
Using an atomic force mycroscope (AFM), the external shape of the COP defect can be observed, and the evaluation technique can be improved.

【0019】尚、本発明は、表面SOI層をアルカリ系
洗浄液で洗浄処理するので、基板表面の有機物等を除去
する作用も兼ね備えている。
In the present invention, since the surface SOI layer is cleaned with an alkaline cleaning solution, it also has the function of removing organic substances and the like on the substrate surface.

【0020】[0020]

【発明の実施の形態】以下、本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail.

【0021】図1は、本発明のSOIウエーハの欠陥検
査方法の手順を示すフローチャートである。図1(a)
は、通常のバルクウエーハを対象として評価を行った場
合の評価方法を示すフローチャートであり、図1(b)
は、SOIウエーハを対象として評価を行った場合の評
価方法を示すフローチャートである。
FIG. 1 is a flowchart showing the procedure of the method for inspecting defects of an SOI wafer according to the present invention. FIG. 1 (a)
FIG. 1 is a flowchart showing an evaluation method when an evaluation is performed on a normal bulk wafer, and FIG.
9 is a flowchart illustrating an evaluation method when an evaluation is performed on an SOI wafer.

【0022】先ず、通常のバルクウエーハを任意に選択
し、SC1洗浄(NH4OH、H22、H2O液のアルカ
リ溶液によるエッチング洗浄)を複数回、本例において
は、5回の洗浄(80℃、10分)を行い、 バルクウ
エーハ中のCOP欠陥によるエッチピットを発生させ
る。
First, a normal bulk wafer is arbitrarily selected, and SC1 cleaning (etching cleaning with an alkaline solution of NH 4 OH, H 2 O 2 , H 2 O solution) is performed a plurality of times, in this example, 5 times. Cleaning (80 ° C., 10 minutes) is performed to generate etch pits due to COP defects in the bulk wafer.

【0023】エッチピットを発生させた前記バルクウエ
ーハをレーザー光を用いた欠陥検査装置を用いて、粒径
0.1μm〜0.2μmの大きさの微小エッチピットの
エッチピット密度を測定する。そして、エッチピット密
度として差のあったバルクウエーハを任意に選択する。
The etch pit density of minute etch pits having a particle size of 0.1 μm to 0.2 μm is measured using a defect inspection apparatus using a laser beam on the bulk wafer having generated the etch pits. Then, a bulk wafer having a different etch pit density is arbitrarily selected.

【0024】次に、前記選択したバルクウエーハと同じ
ロットのバルクウエーハを取り出し、薄膜SOIウエー
ハを形成する。
Next, a bulk wafer of the same lot as the selected bulk wafer is taken out and a thin film SOI wafer is formed.

【0025】前記バルクウエーハは、従来の接着法によ
り、例えば図2(1)〜(5)に示すような順序でSO
I基板に形成される。
The bulk wafer is formed by a conventional bonding method, for example, in the order shown in FIGS.
It is formed on an I substrate.

【0026】すなわち、まず、図2(1)に示したよう
に、前記バルクウエーハ1をSOI層を形成する第1の
半導体ウエーハとし、他のウエーハ2を支持側の第2の
半導体ウエーハとする。ここでsは、バルクウエーハ1
中に存在するCOP欠陥である。
That is, first, as shown in FIG. 2A, the bulk wafer 1 is a first semiconductor wafer for forming an SOI layer, and the other wafer 2 is a second semiconductor wafer on a support side. . Where s is the bulk wafer 1
It is a COP defect present in it.

【0027】次に、図2(2)に示すように、第1の半
導体ウエーハA1の表面に誘導体層となる酸化膜1aを
形成する。その後、第1の半導体ウエーハ1と第2の半
導体ウエーハ2の双方の接着表面の洗浄化処理を行い、
図2(3)に示すように、前記半導体ウエーハ1,2を
室温で密着し、温度800℃以上で熱処理することによ
り接着強度を増す。そして、図2(4)に示すように、
貼り合わせられたウエーハ1,2の周辺部位に生じてい
る未接着部分を研削する。その後、図2(5)に示すよ
うに第1の半導体ウエーハ1の表面を研削して薄膜化
し、SOIウエーハ3を製造する。
Next, as shown in FIG. 2B, an oxide film 1a to be a derivative layer is formed on the surface of the first semiconductor wafer A1. After that, a cleaning treatment is performed on the bonding surfaces of both the first semiconductor wafer 1 and the second semiconductor wafer 2,
As shown in FIG. 2 (3), the semiconductor wafers 1 and 2 are adhered at room temperature and heat-treated at a temperature of 800 ° C. or higher to increase the adhesive strength. Then, as shown in FIG.
An unbonded portion generated in a peripheral portion of the bonded wafers 1 and 2 is ground. After that, as shown in FIG. 2 (5), the surface of the first semiconductor wafer 1 is ground and thinned, and the SOI wafer 3 is manufactured.

【0028】図3(1)〜(3)は、COP欠陥評価を
行うための処理が施されたSOIウエーハ3の状態を示
す断面図である。
FIGS. 3 (1) to 3 (3) are cross-sectional views showing the state of the SOI wafer 3 which has been subjected to processing for COP defect evaluation.

【0029】先ず、前記SOIウエーハ3に、SC1洗
浄(NH4OH、H22、H2O液のアルカリ溶液による
エッチング洗浄)を5回(80℃、10分)施し、SO
Iウエーハ3の表面SOI層を0.1μm以下の膜厚に
した。
First, the SOI wafer 3 was subjected to SC1 cleaning (etching cleaning with an alkaline solution of NH 4 OH, H 2 O 2 , and H 2 O solution) five times (80 ° C., 10 minutes),
The thickness of the surface SOI layer of the I-wafer 3 was set to 0.1 μm or less.

【0030】図3(2)に示すように、このとき、SO
I層中に内在していたCOP欠陥s,sがSOI層表面
に露出し、エッチピットp,pが発生する。
At this time, as shown in FIG.
The COP defects s, s existing in the I layer are exposed on the surface of the SOI layer, and etch pits p, p are generated.

【0031】その後、図3(3)に示すように、前記S
OIウエーハ3を25%濃度のフッ酸溶液に4分間浸漬
させると、フッ酸溶液がエッチピットpを通じて埋め込
み酸化膜1aまで浸透し、エッチピットp,p周辺の埋
め込み酸化膜1aが部分的にエッチング除去され、粒径
4μm程度の大きさの円状ピットp’,p’が酸化膜1
a中に形成される。
Thereafter, as shown in FIG.
When the OI wafer 3 is immersed in a hydrofluoric acid solution having a concentration of 25% for 4 minutes, the hydrofluoric acid solution penetrates to the buried oxide film 1a through the etch pits p, and the buried oxide film 1a around the etch pits p and p is partially etched. The removed circular pits p ′ and p ′ having a size of about 4 μm are formed in the oxide film 1.
a.

【0032】前記処理が施されたSOIウエーハ3を通
常のレーザー光を用いた表面欠陥評価装置で検査する
と、前記円状ピットp’,p’部では、SOI層と埋め
込み酸化膜層1aの界面で生じる光の錯乱ノイズに左右
されないレベルの強い散乱強度が得られるため、この円
状ピットp’,p’を容易に認識測定することが可能と
なる。
When the treated SOI wafer 3 is inspected by a surface defect evaluation device using a normal laser beam, the circular pits p 'and p' are found to have an interface between the SOI layer and the buried oxide film layer 1a. As a result, a high level of scattering intensity not affected by the confusion noise of light is obtained, so that the circular pits p ′ and p ′ can be easily recognized and measured.

【0033】このように、従来においては、通常のウエ
ーハ表面検査方法ではSOI層中の直径0.2μm以下
のCOP欠陥の検査が困難であったのに対し、本発明で
はSOIウエーハ3をアルカリ洗浄液にてSOI層を
0.1μm以下とし、フッ酸溶液中に浸漬処理すること
によって、COP直下の埋め込み酸化膜1aがエッチン
グ除去された円状ピットp’,p’を酸化膜層1a中に
形成させることにより、通常のウエーハ表面欠陥評価装
置を用いて欠陥評価を行うことが可能となる。
As described above, conventionally, it has been difficult to inspect COP defects having a diameter of 0.2 μm or less in the SOI layer by the ordinary wafer surface inspection method, whereas in the present invention, the SOI wafer 3 is cleaned with an alkaline cleaning solution. The SOI layer is reduced to 0.1 μm or less by immersion in a hydrofluoric acid solution, thereby forming circular pits p ′ and p ′ in the oxide film layer 1 a in which the buried oxide film 1 a immediately below the COP is removed by etching. By doing so, it becomes possible to perform defect evaluation using a normal wafer surface defect evaluation apparatus.

【0034】また、本発明ではSOI層を削除しないの
で、走査型電子顕微鏡(SEM)、透過型電子顕微鏡
(TEM)或は原子間顕微鏡(AFM)などの顕微鏡装
置を用いてCOP欠陥の外観形状を観測することができ
る。
Further, since the SOI layer is not deleted in the present invention, the appearance shape of the COP defect is determined using a microscope such as a scanning electron microscope (SEM), a transmission electron microscope (TEM), or an atomic force microscope (AFM). Can be observed.

【0035】次に、本例の方法を用いてSOIウエーハ
の評価を行った結果を示す。
Next, the results of evaluation of an SOI wafer using the method of the present embodiment will be described.

【0036】図4は、前記バルクウエーハA,B,C及
び薄膜SOIウエーハA’,B’,C’をレーザー分光
システムを用いて検査を行った検査結果を示す図であ
る。
FIG. 4 is a diagram showing inspection results of inspection of the bulk wafers A, B, and C and the thin film SOI wafers A ', B', and C 'using a laser spectroscopy system.

【0037】バルクウエーハAは、CZ法によって得ら
れたインゴットから形成されたウエーハであり、A’は
前記バルクウエーハAと同ロットのバルクウエーハから
形成された薄膜SOIウエーハである。また、Bは、ア
ニール処理されたバルクウエーハであり、B’は、Bと
同ロットのバルクウエーハから形成された薄膜SOIウ
エーハにアニール処理を施したものである。また、C
は、水素アニール処理されたバルクウエーハであり、
C’は、Cと同ロットのバルクウエーハから形成された
薄膜SOIウエーハに水素アニール処理を施したもので
ある。
The bulk wafer A is a wafer formed from an ingot obtained by the CZ method, and A ′ is a thin film SOI wafer formed from the bulk wafer of the same lot as the bulk wafer A. B is an annealed bulk wafer, and B 'is an annealed thin-film SOI wafer formed from the same lot of bulk wafers as B. Also, C
Is a bulk wafer that has been subjected to a hydrogen annealing treatment,
C ′ is obtained by subjecting a thin film SOI wafer formed from a bulk wafer of the same lot as C to a hydrogen annealing treatment.

【0038】図4に示すように、各バルクウエーハA,
B,Cと、前記各バルクウエーハと同処理が施された各
薄膜SOIウエーハA’,B’,C’のエッチピット密
度は、ほぼ同値を示しており、これは、前記バルクウエ
ーハA,B,Cから形成されたSOIウエーハにおいて
も、バルクウエーハと同様にCOP欠陥の評価を行うこ
とができることが確認できた。
As shown in FIG. 4, each of the bulk wafers A,
The etch pit densities of B and C and the thin film SOI wafers A ', B' and C 'which have been subjected to the same processing as those of the bulk wafers show substantially the same value. , And C, it was confirmed that COP defects could be evaluated in the same manner as for bulk wafers.

【0039】このように本例の方法によれば、通常のレ
ーザー光を用いたウエーハ表面欠陥装置を用いて、薄膜
SOIウエーハに存在するCOP欠陥の評価を確実に行
うことができ、また、アニール処理等の各処理が施され
ても、COP欠陥の評価を行うことができることが確認
できた。
As described above, according to the method of this embodiment, COP defects existing in a thin-film SOI wafer can be reliably evaluated using a wafer surface defect apparatus using ordinary laser light. It was confirmed that the COP defect can be evaluated even when each processing such as the processing is performed.

【0040】また、図5は、光学顕微鏡によって前記薄
膜SOIウエーハA’,B’,C’に存在する円状ピッ
トの一つを観察した図を示し、図6は、前記円状ピット
を原子間顕微鏡(AFM)によって観察した図を示す。
FIG. 5 is a diagram showing one of the circular pits existing in the thin film SOI wafers A ′, B ′, and C ′ observed with an optical microscope. FIG. FIG. 2 shows a diagram observed by an intermittent microscope (AFM).

【0041】図5に示すように、前記SOIウエーハ
A’,B’,C’に存在するエッチピットを光学顕微鏡
によって観察すると、中心に微小エッチピットpが存在
し、前記エッチピットpの下層である酸化膜1aの周辺
部位がエッチングされて、拡大された円状のエッチピッ
トp’が形成されていることが確認できる。
As shown in FIG. 5, when the etch pits existing in the SOI wafers A ', B', and C 'are observed by an optical microscope, a minute etch pit p exists at the center, and a lower layer exists under the etch pit p. It can be confirmed that the periphery of a certain oxide film 1a is etched to form an enlarged circular etch pit p '.

【0042】また、図6に示すように、前述した円状の
エッチピットを原子間顕微鏡(AFM)で観察すると、
空洞形状のCOP欠陥の外観形状をはっきり確認するこ
とができ、欠陥評価を行う上で有益な結果を得ることが
できる。
As shown in FIG. 6, when the above-mentioned circular etch pit is observed with an atomic force microscope (AFM),
The appearance shape of the hollow COP defect can be clearly confirmed, and a useful result can be obtained in performing the defect evaluation.

【0043】本例においては、25%濃度のフッ酸溶液
に4分間、SOIウエーハを浸漬して、円状エッチピッ
トを形成したが、浸漬時間又は浸漬液の濃度を変化させ
ることにより、エッチピットの形状を変化させることが
でき、種々の評価装置に応じたウエーハ表面欠陥評価を
可能とする。
In this example, the SOI wafer was immersed in a 25% hydrofluoric acid solution for 4 minutes to form circular etch pits. By changing the immersion time or the concentration of the immersion liquid, the etch pits were changed. Can be changed, and wafer surface defects can be evaluated according to various evaluation devices.

【0044】[0044]

【発明の効果】以上説明したように、本発明の方法によ
れば、SOIウエーハをアルカリ系洗浄液で洗浄処理す
るため、SOI層中の転位欠陥をエッチングする作用は
なく、COP欠陥のみをエッチピットとして発生させる
ことができ、0.1μm以下の厚さになるまでSOI層
表面を洗浄することにより、SOI層中に介在するCO
P欠陥がSOIウエーハ表面に露出し、COPが微小な
エッチピットとして顕在化する。その後、前記SOIウ
エーハをフッ酸溶液に浸漬すると、前記エッチピットを
通じてフッ酸溶液がSOIウエーハの埋め込み酸化膜層
に浸透し、エッチピット直下の埋め込み酸化膜が部分的
にエッチング除去され、前記微小エッチピットそれぞれ
に対応した二次的エッチピットが酸化膜層に形成され
る。
As described above, according to the method of the present invention, since the SOI wafer is cleaned with an alkaline cleaning solution, there is no effect of etching dislocation defects in the SOI layer, and only COP defects are etched. By cleaning the surface of the SOI layer to a thickness of 0.1 μm or less, CO2 existing in the SOI layer can be generated.
P defects are exposed on the surface of the SOI wafer, and COPs appear as minute etch pits. Thereafter, when the SOI wafer is immersed in a hydrofluoric acid solution, the hydrofluoric acid solution penetrates into the buried oxide film layer of the SOI wafer through the etch pits, and the buried oxide film immediately below the etch pits is partially removed by etching. Secondary etch pits corresponding to each pit are formed in the oxide film layer.

【0045】この酸化膜層中に二次的に発生させたエッ
チピットは、通常のウエーハ表面欠陥評価装置にて容易
に測定することができる。すなわち、表面SOI層が洗
浄処理により0.1μm以下の膜厚まで薄膜化され、し
かも、微小エッチピット直下の埋め込み酸化膜が部分的
に除去されているため、二次的にエッチピットでの散乱
強度は強く、SOI層と埋め込み酸化膜層との膜界面で
発生する散乱光ノイズの影響に左右されないので、レー
ザー光を用いた欠陥評価装置によってCOP欠陥の密度
測定を行うことが可能となる。
The etch pits secondarily generated in the oxide film layer can be easily measured by a usual wafer surface defect evaluation apparatus. That is, since the surface SOI layer is thinned to a thickness of 0.1 μm or less by the cleaning process and the buried oxide film immediately below the minute etch pit is partially removed, the scattering at the etch pit is secondary. Since the intensity is high and is not affected by the influence of scattered light noise generated at the film interface between the SOI layer and the buried oxide film layer, the density of COP defects can be measured by a defect evaluation apparatus using laser light.

【0046】本発明の方法によれば、従来において評価
が困難であったSOIウエーハに存在する0.2μm以
下のCOP欠陥を、通常のウエーハ表面欠陥評価装置を
用いて、容易に検査することができ、しかも、従来のよ
うにSOI層を除去することなく、欠陥検査を可能とし
ているため、欠陥の外観形状を観察することも可能とな
り、欠陥評価技術の向上を図ることができる。
According to the method of the present invention, COP defects of 0.2 μm or less existing in SOI wafers, which have been difficult to evaluate in the past, can be easily inspected using a normal wafer surface defect evaluation device. In addition, since defect inspection can be performed without removing the SOI layer as in the related art, it is also possible to observe the external shape of the defect, thereby improving the defect evaluation technology.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るSOIウエーハの欠陥評価方法を
示すフローチャートである。
FIG. 1 is a flowchart illustrating a defect evaluation method for an SOI wafer according to the present invention.

【図2】本発明に係り、SOIウエーハの製造方法を示
す断面図である。
FIG. 2 is a cross-sectional view illustrating a method for manufacturing an SOI wafer according to the present invention.

【図3】本発明に係り、SOIウエーハの状態を示す断
面図である。
FIG. 3 is a cross-sectional view showing a state of an SOI wafer according to the present invention.

【図4】試験結果を示し、各バルクウエーハと各SOI
ウエーハのエッチピット密度を測定した結果を示す図で
ある。
FIG. 4 shows test results, each bulk wafer and each SOI.
It is a figure showing the result of having measured the etch pit density of a wafer.

【図5】試験結果を示し、SOIウエーハに存在する円
状エッチピットを光学顕微鏡にて観察した図である。
FIG. 5 is a view showing test results and observing circular etch pits present on an SOI wafer with an optical microscope.

【図6】試験結果を示し、SOIウエーハに存在するエ
ッチピットの外観形状をAFMにて観察した図である。
FIG. 6 is a view showing a test result and observing an external shape of an etch pit existing in an SOI wafer by AFM.

【符号の説明】[Explanation of symbols]

1 第1の半導体ウエーハ 1a 酸化膜 2 第2の半導体ウエーハ 3 SOIウエーハ A バルクウエーハ A’ SOIウエーハ B バルクウエーハ B’ SOIウエーハ C バルクウエーハ C’ SOIウエーハ s 欠陥 p エッチピット p’ 円状ピット Reference Signs List 1 First semiconductor wafer 1a Oxide film 2 Second semiconductor wafer 3 SOI wafer A Bulk wafer A 'SOI wafer B Bulk wafer B' SOI wafer C Bulk wafer C 'SOI wafer s Defect p Etch pit p' Circular pit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 SOIウエーハに存在する欠陥の検査方
法であって、 SOIウエーハをアルカリ系洗浄液にて洗浄し、SOI
層を0.1μm以下の膜厚にするとともに、SOI層に
微小エッチピットを発生させ、 前記SOIウエーハをフッ酸溶液に浸漬して、前記微小
エッチピット直下の埋め込み酸化膜を除去した後、欠陥
密度の測定を行うことを特徴とするSOIウエーハの欠
陥検査方法。
1. A method for inspecting a defect present on an SOI wafer, comprising: cleaning an SOI wafer with an alkaline cleaning solution;
The layer is formed to a thickness of 0.1 μm or less, and minute etch pits are generated in the SOI layer. The SOI wafer is immersed in a hydrofluoric acid solution to remove the buried oxide film immediately below the minute etch pits. A defect inspection method for an SOI wafer, comprising measuring a density.
【請求項2】 レーザー光を用いたウエーハ表面検査装
置により、前記欠陥密度を測定することを特徴とする前
記請求項1記載のSOIウエーハの欠陥検査方法。
2. The defect inspection method for an SOI wafer according to claim 1, wherein the defect density is measured by a wafer surface inspection device using a laser beam.
【請求項3】 SOIウエーハに存在する欠陥の検査方
法であって、 SOIウエーハをアルカリ系洗浄液にて洗浄し、SOI
層を0.1μm以下の膜厚にするとともに、SOI層に
微小エッチピットを発生させ、 前記SOIウエーハをフッ酸溶液に浸漬して、前記微量
エッチピット直下の埋め込み酸化膜を除去した後、電子
顕微鏡或は原子間顕微鏡により欠陥形状の観察を行うこ
とを特徴とするSOIウエーハの欠陥検査方法。
3. A method for inspecting defects present in an SOI wafer, comprising: cleaning an SOI wafer with an alkaline cleaning solution;
The layer has a thickness of 0.1 μm or less, and minute etch pits are generated in the SOI layer. The SOI wafer is immersed in a hydrofluoric acid solution to remove a buried oxide film immediately below the trace etch pit. A defect inspection method for an SOI wafer, wherein a defect shape is observed by a microscope or an atomic microscope.
JP23436997A 1997-08-29 1997-08-29 Inspecting method for defect of soi wafer Pending JPH1174493A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23436997A JPH1174493A (en) 1997-08-29 1997-08-29 Inspecting method for defect of soi wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23436997A JPH1174493A (en) 1997-08-29 1997-08-29 Inspecting method for defect of soi wafer

Publications (1)

Publication Number Publication Date
JPH1174493A true JPH1174493A (en) 1999-03-16

Family

ID=16969938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23436997A Pending JPH1174493A (en) 1997-08-29 1997-08-29 Inspecting method for defect of soi wafer

Country Status (1)

Country Link
JP (1) JPH1174493A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607408B1 (en) 2004-07-21 2006-08-02 삼성전자주식회사 Method of appraising of confidence a semiconductor wafer
JP2009231492A (en) * 2008-03-21 2009-10-08 Shin Etsu Chem Co Ltd Defect detection method of soi substrate
JP2009252880A (en) * 2008-04-03 2009-10-29 Sumco Corp Method of evaluating soi wafer and method of manufacturing soi wafer
US7670857B2 (en) 2003-02-03 2010-03-02 Sumco Corporation Inspection method, manufacturing method of piece for analysis, analysis method, analyzer, manufacturing method of SOI wafer, and SOI wafer
JP2013516063A (en) * 2009-12-23 2013-05-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド Method for monitoring the amount of contaminant contamination imparted to a semiconductor wafer during wafer processing

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670857B2 (en) 2003-02-03 2010-03-02 Sumco Corporation Inspection method, manufacturing method of piece for analysis, analysis method, analyzer, manufacturing method of SOI wafer, and SOI wafer
KR100607408B1 (en) 2004-07-21 2006-08-02 삼성전자주식회사 Method of appraising of confidence a semiconductor wafer
US7348190B2 (en) 2004-07-21 2008-03-25 Samsung Electronics Co., Ltd. Method of detecting a defect in a semiconductor device
JP2009231492A (en) * 2008-03-21 2009-10-08 Shin Etsu Chem Co Ltd Defect detection method of soi substrate
JP2009252880A (en) * 2008-04-03 2009-10-29 Sumco Corp Method of evaluating soi wafer and method of manufacturing soi wafer
JP2013516063A (en) * 2009-12-23 2013-05-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド Method for monitoring the amount of contaminant contamination imparted to a semiconductor wafer during wafer processing
US8822242B2 (en) 2009-12-23 2014-09-02 Sunedison Semiconductor Limited (Uen201334164H) Methods for monitoring the amount of metal contamination in a process

Similar Documents

Publication Publication Date Title
KR100821970B1 (en) A method of revealing crystalline defects in a bulk substrate
KR100821765B1 (en) Methods of inspecting and manufacturing silicon wafer, method of manufacturing semiconductor device, and silicon wafer
JP2011124354A (en) Inspection method of soi wafer
JPH10335402A (en) Method of evaluating semiconductor wafer, manufacturing semiconductor device and semiconductor device manufactured thereby
US6600557B1 (en) Method for the detection of processing-induced defects in a silicon wafer
JPH1174493A (en) Inspecting method for defect of soi wafer
JP3862116B2 (en) Quality evaluation method of semiconductor wafer polishing using silicon wafer
JP2936916B2 (en) Quality evaluation method of silicon single crystal
JP2000208578A (en) Evaluation method for silicon wafer and silicon wafer
JP5521775B2 (en) Single crystal silicon wafer evaluation method
JPH1154579A (en) Evaluation of semiconductor substrate
KR100384680B1 (en) A Method for detecting micro defects
JP5347309B2 (en) Method for evaluating SOI wafer and method for manufacturing SOI wafer
JP4370812B2 (en) SOI wafer inspection method
US7799655B2 (en) Method for evaluation of bonded wafer
JP2003194732A (en) Evaluation method for soi wafer
GB2428885A (en) Etching solution for identifying defects in silicon
JP3876853B2 (en) Wafer evaluation method
JP2003142544A (en) Method for evaluating minute defect in silicon wafer
JP2001176943A (en) Method for evaluating semiconductor wafer
JP2003257983A (en) Estimation method of bmd size in silicon wafer
KR100571571B1 (en) Defect Evaluation Method of SOH Wafer Using Ultrasonic Microscopy
JP2005228848A (en) Method for inspecting and manufacturing simox wafer
JP3874254B2 (en) Evaluation method of BMD density in silicon wafer
KR100501110B1 (en) Analysis method for Micro-defect near suface of silicon wafer