JP4610075B2 - 受光装置 - Google Patents
受光装置 Download PDFInfo
- Publication number
- JP4610075B2 JP4610075B2 JP2000369557A JP2000369557A JP4610075B2 JP 4610075 B2 JP4610075 B2 JP 4610075B2 JP 2000369557 A JP2000369557 A JP 2000369557A JP 2000369557 A JP2000369557 A JP 2000369557A JP 4610075 B2 JP4610075 B2 JP 4610075B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- source
- drain
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタルカメラやビデオカメラ等に用いる光信号を電気信号に変換する受光装置に関するものである。
【０００２】
【従来の技術】
従来の受光装置の回路図を図４に示す。フォトダイオード１は、アノードがグランドＧＮＤに接続されており、カソードが演算増幅器２の反転入力端子（−）に接続されている。演算増幅器２は、非反転入力端子（＋）には所定の直流電圧Ｖｒｅｆが印加されており、出力端子が抵抗３を介して反転入力端子（−）に接続されている。そして、演算増幅器２の出力端子が外部端子ＯＵＴに接続されている。
【０００３】
フォトダイオード１には入射光の強度に応じた光電流ＩＰＤが図４に矢印で示す方向に流れる。そして、この光電流ＩＰＤは、演算増幅器２の出力端子から抵抗３を介して流れると見なすことができる。また、演算増幅器２には負帰還がかかっているので、演算増幅器２の非反転入力端子（＋）と反転入力端子（−）との電圧は等しいと見なすことができる。したがって、外部端子ＯＵＴに発生する電圧ＶＯは、抵抗３の抵抗値をＲとすると、
ＶＯ＝ＩＰＤ・Ｒ＋Ｖｒｅｆ
となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記構成の受光装置では、受光感度を良くするためには、抵抗３の抵抗値を大きくしなければならず、集積化する場合には、チップサイズが大きくなるとともに、時定数が大きくなって周波数特性が悪化するという問題を招く。特に、本構成の受光装置を１つの画素として多数有する画像装置の場合、チップサイズの増大を抑える必要がある。
【０００５】
そこで、本発明は、チップサイズの増大を抑えながら、周波数特性の悪化を伴うことなく、受光感度を向上させることができるようにした受光装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の受光装置では、ゲート及びドレインが接続された第１の電界効果トランジスタと、該第１の電界効果トランジスタのドレインに接続されることによって該第１の電界効果トランジスタのドレイン−ソース間に入射光の強度に応じた電流を供給する光電変換部と、オフセット部と、該光電変換部から供給される電流により該第１の電界効果トランジスタのドレイン−ソース間に生成する電圧と該オフセット部で得られた電圧との和がゲート−ソース間に印加される第２の電界効果トランジスタと、該第２の電界効果トランジスタのドレインに反転入力端子が接続されるとともに非反転入力端子に所定の直流電圧が入力される差動増幅器および該差動増幅器の出力端子と反転入力端子間の負帰還路に接続されることにより該第２の電界効果トランジスタのドレイン電流が流れる抵抗とを持つ電流電圧変換部と、を備えている。
【０００７】
この構成により、上記オフセット部の電圧を適切に設定しておけば、入射光の強度に応じて光電変換部に発生する光電流よりも大きな値の電流が電流／電圧変換部の抵抗に流れる。
【０００８】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。本発明の第１実施形態である受光装置の回路図を図１に示す。尚、同図に示す全ての構成要素が１チップに集積化されている。フォトダイオード１は、カソードが電源電圧ＶCCに接続されており、アノードがｎチャネルのＭＯＳ型の電界効果トランジスタ４のドレインに接続されている。
【０００９】
演算増幅器２は、非反転入力端子（＋）に所定の直流電圧Ｖrefが印加されており、反転入力端子（−）がｎチャネルのＭＯＳ型の電界効果トランジスタ５のドレインに接続されており、出力端子が外部端子ＯＵＴに接続されている。演算増幅器２の反転入力端子（−）と出力端子とが抵抗３を介して接続されている。
【００１０】
トランジスタ４は、ドレインがフォトダイオード１のアノードに接続されており、ソースはオフセット電圧ＶOSの電源７の＋電極側に接続されており、ゲート−ドレイン間が短絡されている。電源７の−電極側はグランドＧＮＤに接続されている。
【００１１】
トランジスタ５は、ゲートがフォトダイオード１のアノードとトランジスタ４のドレインとの接続中点に接続されており、ソースがグランドＧＮＤに接続されており、ドレインが演算増幅器２の反転入力端子（−）と抵抗３との接続中点に接続されている。
【００１２】
以上の構成により、外部端子ＯＵＴに発生する電圧ＶOは、トランジスタ５のドレイン電流をＩD、抵抗３の値をＲとすると、
ＶO＝ＩD・Ｒ＋Ｖref
となる。
【００１３】
このようにして、トランジスタ５のゲートには、入射光の強度に応じてフォトダイオード１に流れる光電流ＩＰＤ がゲート−ドレイン間が短絡されたトランジスタ４のドレイン−ソース間を流れることによって生成する電圧ＶＰＤとオフセット電圧ＶＯＳとの和が印加される。
【００１４】
したがって、オフセット電圧ＶOSの値を適切に設定しておけば、光電流ＩPDよりも大きな値の電流をトランジスタ５のドレイン電流ＩDとして得ることができる。これにより、抵抗３の値を大きくすることなく、すなわち、チップサイズの増大、及び、周波数特性の悪化を伴うことなく、受光感度を向上させることができる。
【００１６】
本発明の第２実施形態である受光装置の回路図を図２に示す。尚、同図に示す全ての構成要素が１チップに集積化されている。フォトダイオード１は、カソードが電源電圧ＶCCに接続されており、アノードがｎチャネルのＭＯＳ型の電界効果トランジスタ４のドレイン、及び、演算増幅器６の反転入力端子（−）に接続されている。
【００１７】
演算増幅器２は、非反転入力端子（＋）に所定の直流電圧Ｖrefが印加されており、反転入力端子（−）がｎチャネルのＭＯＳ型の電界効果トランジスタ５のドレインに接続されており、出力端子が外部端子ＯＵＴに接続されている。演算増幅器２の反転入力端子（−）と出力端子とが抵抗３を介して接続されている。
【００１８】
トランジスタ４は、ドレインがフォトダイオード１のアノードと演算増幅器６の非反転入力端子（＋）との接続中点に接続されており、ソースが演算増幅器６の出力端子、及び、トランジスタ５のソースに接続されており、ゲート−ドレイン間が短絡されている。
【００１９】
トランジスタ５は、ゲートがオフセット電圧ＶOSの２倍の電源８の＋電極側に接続されており、ドレインが演算増幅器２の反転入力端子（−）と抵抗３との接続中点に接続されており、ソースがトランジスタ４のソース及び演算増幅器６の出力端子に接続されている。電源８の−電極側はグランドに接続されている。
【００２０】
演算増幅器６は、非反転入力端子（＋）がオフセット電圧ＶOSの電源７の＋電極側に接続されており、反転入力端子（−）がフォトダイオード１のアノード、及び、トランジスタ４のドレインに接続されており、出力端子がトランジスタ４のソース及びトランジスタ５のソースに接続されている。電源７の−電極側はグランドＧＮＤに接続されている。
【００２１】
本発明の第３実施形態である受光装置の回路図を図３に示す。尚、同図に示す全ての構成要素が１チップに集積化されている。この第３実施形態では、上記第２実施形態において、演算増幅器６の非反転入力端子（＋）に接続されていたオフセット電源をなくすとともに、トランジスタ４のソースにオフセット電圧ＶOSの電源７の＋電極側を接続し、この電源７の−電極側をトランジスタ５のソース、及び、演算増幅器６の出力端子に接続し、トランジスタ５のゲートをグランドＧＮＤに接続した構成である。
【００２２】
これらの第２、第３実施形態においても、トランジスタ５のゲート−ソース間には、入射光の強度に応じてフォトダイオード１に流れる光電流ＩＰＤ がゲート−ドレイン間が短絡されたトランジスタ４のドレイン−ソース間を流れることによって生成する電圧ＶＰＤとオフセット電圧ＶＯＳとの和が印加されるので、オフセット電圧ＶＯＳ の値を適切に設定しておけば、光電流ＩＰＤよりも大きな値の電流がトランジスタ５のドレイン電流ＩＤ として得られるようになり、チップサイズの増大、周波数特性の悪化を伴うことなく、受光感度を向上させることができる。
【００２３】
【発明の効果】
以上説明したように、本発明の受光装置によれば、入射光の強度に応じて光電変換部に発生する光電流よりも大きな値の電流を電流／電圧変換部の抵抗に流すことができるので、受光感度を向上させるにあたって上記抵抗の値を大きくすることによるチップサイズの増大を抑えながら、周波数特性の悪化を伴うことなく、受光感度を向上させることができるようになる。また、第１及び第２の実施形態の受光装置を用いた画像装置では、オフセット電圧源を共通化することができ、チップサイズの増大がさらに少なくて済むようになる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態である受光装置の回路図である。
【図２】 本発明の第２実施形態である受光装置の回路図である。
【図３】 本発明の第３実施形態である受光装置の回路図である。
【図４】 従来の受光装置の回路図である。
【符号の説明】
１ フォトダイオード
２ 演算増幅器
３ 抵抗
４ ｎチャネルのＭＯＳ型の電界効果トランジスタ
５ ｎチャネルのＭＯＳ型の電界効果トランジスタ
６ 演算増幅器
７ 電源
８ 電源
【発明の属する技術分野】
本発明は、デジタルカメラやビデオカメラ等に用いる光信号を電気信号に変換する受光装置に関するものである。
【０００２】
【従来の技術】
従来の受光装置の回路図を図４に示す。フォトダイオード１は、アノードがグランドＧＮＤに接続されており、カソードが演算増幅器２の反転入力端子（−）に接続されている。演算増幅器２は、非反転入力端子（＋）には所定の直流電圧Ｖｒｅｆが印加されており、出力端子が抵抗３を介して反転入力端子（−）に接続されている。そして、演算増幅器２の出力端子が外部端子ＯＵＴに接続されている。
【０００３】
フォトダイオード１には入射光の強度に応じた光電流ＩＰＤが図４に矢印で示す方向に流れる。そして、この光電流ＩＰＤは、演算増幅器２の出力端子から抵抗３を介して流れると見なすことができる。また、演算増幅器２には負帰還がかかっているので、演算増幅器２の非反転入力端子（＋）と反転入力端子（−）との電圧は等しいと見なすことができる。したがって、外部端子ＯＵＴに発生する電圧ＶＯは、抵抗３の抵抗値をＲとすると、
ＶＯ＝ＩＰＤ・Ｒ＋Ｖｒｅｆ
となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記構成の受光装置では、受光感度を良くするためには、抵抗３の抵抗値を大きくしなければならず、集積化する場合には、チップサイズが大きくなるとともに、時定数が大きくなって周波数特性が悪化するという問題を招く。特に、本構成の受光装置を１つの画素として多数有する画像装置の場合、チップサイズの増大を抑える必要がある。
【０００５】
そこで、本発明は、チップサイズの増大を抑えながら、周波数特性の悪化を伴うことなく、受光感度を向上させることができるようにした受光装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明の受光装置では、ゲート及びドレインが接続された第１の電界効果トランジスタと、該第１の電界効果トランジスタのドレインに接続されることによって該第１の電界効果トランジスタのドレイン−ソース間に入射光の強度に応じた電流を供給する光電変換部と、オフセット部と、該光電変換部から供給される電流により該第１の電界効果トランジスタのドレイン−ソース間に生成する電圧と該オフセット部で得られた電圧との和がゲート−ソース間に印加される第２の電界効果トランジスタと、該第２の電界効果トランジスタのドレインに反転入力端子が接続されるとともに非反転入力端子に所定の直流電圧が入力される差動増幅器および該差動増幅器の出力端子と反転入力端子間の負帰還路に接続されることにより該第２の電界効果トランジスタのドレイン電流が流れる抵抗とを持つ電流電圧変換部と、を備えている。
【０００７】
この構成により、上記オフセット部の電圧を適切に設定しておけば、入射光の強度に応じて光電変換部に発生する光電流よりも大きな値の電流が電流／電圧変換部の抵抗に流れる。
【０００８】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。本発明の第１実施形態である受光装置の回路図を図１に示す。尚、同図に示す全ての構成要素が１チップに集積化されている。フォトダイオード１は、カソードが電源電圧ＶCCに接続されており、アノードがｎチャネルのＭＯＳ型の電界効果トランジスタ４のドレインに接続されている。
【０００９】
演算増幅器２は、非反転入力端子（＋）に所定の直流電圧Ｖrefが印加されており、反転入力端子（−）がｎチャネルのＭＯＳ型の電界効果トランジスタ５のドレインに接続されており、出力端子が外部端子ＯＵＴに接続されている。演算増幅器２の反転入力端子（−）と出力端子とが抵抗３を介して接続されている。
【００１０】
トランジスタ４は、ドレインがフォトダイオード１のアノードに接続されており、ソースはオフセット電圧ＶOSの電源７の＋電極側に接続されており、ゲート−ドレイン間が短絡されている。電源７の−電極側はグランドＧＮＤに接続されている。
【００１１】
トランジスタ５は、ゲートがフォトダイオード１のアノードとトランジスタ４のドレインとの接続中点に接続されており、ソースがグランドＧＮＤに接続されており、ドレインが演算増幅器２の反転入力端子（−）と抵抗３との接続中点に接続されている。
【００１２】
以上の構成により、外部端子ＯＵＴに発生する電圧ＶOは、トランジスタ５のドレイン電流をＩD、抵抗３の値をＲとすると、
ＶO＝ＩD・Ｒ＋Ｖref
となる。
【００１３】
このようにして、トランジスタ５のゲートには、入射光の強度に応じてフォトダイオード１に流れる光電流ＩＰＤ がゲート−ドレイン間が短絡されたトランジスタ４のドレイン−ソース間を流れることによって生成する電圧ＶＰＤとオフセット電圧ＶＯＳとの和が印加される。
【００１４】
したがって、オフセット電圧ＶOSの値を適切に設定しておけば、光電流ＩPDよりも大きな値の電流をトランジスタ５のドレイン電流ＩDとして得ることができる。これにより、抵抗３の値を大きくすることなく、すなわち、チップサイズの増大、及び、周波数特性の悪化を伴うことなく、受光感度を向上させることができる。
【００１６】
本発明の第２実施形態である受光装置の回路図を図２に示す。尚、同図に示す全ての構成要素が１チップに集積化されている。フォトダイオード１は、カソードが電源電圧ＶCCに接続されており、アノードがｎチャネルのＭＯＳ型の電界効果トランジスタ４のドレイン、及び、演算増幅器６の反転入力端子（−）に接続されている。
【００１７】
演算増幅器２は、非反転入力端子（＋）に所定の直流電圧Ｖrefが印加されており、反転入力端子（−）がｎチャネルのＭＯＳ型の電界効果トランジスタ５のドレインに接続されており、出力端子が外部端子ＯＵＴに接続されている。演算増幅器２の反転入力端子（−）と出力端子とが抵抗３を介して接続されている。
【００１８】
トランジスタ４は、ドレインがフォトダイオード１のアノードと演算増幅器６の非反転入力端子（＋）との接続中点に接続されており、ソースが演算増幅器６の出力端子、及び、トランジスタ５のソースに接続されており、ゲート−ドレイン間が短絡されている。
【００１９】
トランジスタ５は、ゲートがオフセット電圧ＶOSの２倍の電源８の＋電極側に接続されており、ドレインが演算増幅器２の反転入力端子（−）と抵抗３との接続中点に接続されており、ソースがトランジスタ４のソース及び演算増幅器６の出力端子に接続されている。電源８の−電極側はグランドに接続されている。
【００２０】
演算増幅器６は、非反転入力端子（＋）がオフセット電圧ＶOSの電源７の＋電極側に接続されており、反転入力端子（−）がフォトダイオード１のアノード、及び、トランジスタ４のドレインに接続されており、出力端子がトランジスタ４のソース及びトランジスタ５のソースに接続されている。電源７の−電極側はグランドＧＮＤに接続されている。
【００２１】
本発明の第３実施形態である受光装置の回路図を図３に示す。尚、同図に示す全ての構成要素が１チップに集積化されている。この第３実施形態では、上記第２実施形態において、演算増幅器６の非反転入力端子（＋）に接続されていたオフセット電源をなくすとともに、トランジスタ４のソースにオフセット電圧ＶOSの電源７の＋電極側を接続し、この電源７の−電極側をトランジスタ５のソース、及び、演算増幅器６の出力端子に接続し、トランジスタ５のゲートをグランドＧＮＤに接続した構成である。
【００２２】
これらの第２、第３実施形態においても、トランジスタ５のゲート−ソース間には、入射光の強度に応じてフォトダイオード１に流れる光電流ＩＰＤ がゲート−ドレイン間が短絡されたトランジスタ４のドレイン−ソース間を流れることによって生成する電圧ＶＰＤとオフセット電圧ＶＯＳとの和が印加されるので、オフセット電圧ＶＯＳ の値を適切に設定しておけば、光電流ＩＰＤよりも大きな値の電流がトランジスタ５のドレイン電流ＩＤ として得られるようになり、チップサイズの増大、周波数特性の悪化を伴うことなく、受光感度を向上させることができる。
【００２３】
【発明の効果】
以上説明したように、本発明の受光装置によれば、入射光の強度に応じて光電変換部に発生する光電流よりも大きな値の電流を電流／電圧変換部の抵抗に流すことができるので、受光感度を向上させるにあたって上記抵抗の値を大きくすることによるチップサイズの増大を抑えながら、周波数特性の悪化を伴うことなく、受光感度を向上させることができるようになる。また、第１及び第２の実施形態の受光装置を用いた画像装置では、オフセット電圧源を共通化することができ、チップサイズの増大がさらに少なくて済むようになる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態である受光装置の回路図である。
【図２】 本発明の第２実施形態である受光装置の回路図である。
【図３】 本発明の第３実施形態である受光装置の回路図である。
【図４】 従来の受光装置の回路図である。
【符号の説明】
１ フォトダイオード
２ 演算増幅器
３ 抵抗
４ ｎチャネルのＭＯＳ型の電界効果トランジスタ
５ ｎチャネルのＭＯＳ型の電界効果トランジスタ
６ 演算増幅器
７ 電源
８ 電源
Claims (6)
- ゲート及びドレインが接続された第１の電界効果トランジスタと、
該第１の電界効果トランジスタのドレインに接続されることによって該第１の電界効果トランジスタのドレイン−ソース間に入射光の強度に応じた電流を供給する光電変換部と、
オフセット部と、
該光電変換部から供給される電流により該第１の電界効果トランジスタのドレイン−ソース間に生成する電圧と該オフセット部で得られた電圧との和がゲート−ソース間に印加される第２の電界効果トランジスタと、
該第２の電界効果トランジスタのドレインに反転入力端子が接続されるとともに非反転入力端子に所定の直流電圧が入力される差動増幅器および該差動増幅器の出力端子と反転入力端子間の負帰還路に接続されることにより該第２の電界効果トランジスタのドレイン電流が流れる抵抗とを持つ電流電圧変換部と、
を備えることを特徴とする受光装置。 - 該オフセット部はその正極が該第１の電界効果トランジスタのソースに接続されるとともに、
該第２の電界効果トランジスタのソースが該オフセット部の負極に接続され、該第２の電界効果トランジスタのゲートに該第１の電界効果トランジスタのゲートが接続されることにより、
該光電変換部から供給される電流により該第１の電界効果トランジスタのドレイン−ソース間に生成する電圧と該オフセット部で得られた電圧との和が該第２の電界効果トランジスタのゲート−ソース間に印加されることを特徴とする請求項１記載の受光装置。 - 基準電圧からみて該オフセット部で得られた電圧から該第１の電界効果トランジスタのドレイン−ソース間に生成する電圧を減じた電圧を該第２の電界効果トランジスタのソースに印加すると共に、該第２の電界効果トランジスタのゲートに基準電圧からみて該オフセット部で得られた電圧の２倍の電圧の第２のオフセット部を接続することにより、
該光電変換部から供給される電流により該第１の電界効果トランジスタのドレイン−ソース間に生成する電圧と該オフセット部で得られた電圧との和が該第２の電界効果トランジスタのゲート−ソース間に印加されることを特徴とする請求項１記載の受光装置。 - 基準電圧から該オフセット部で得られた電圧および該第１の電界効果トランジスタのドレイン−ソース間に生成する電圧を減じた電圧を該第２の電界効果トランジスタのソースに印加すると共に、該第２の電界効果トランジスタのゲートに基準電圧を印加することにより、
該光電変換部から供給される電流により該第１の電界効果トランジスタのドレイン−ソース間に生成する電圧と該オフセット部で得られた電圧との和が該第２の電界効果トランジスタのゲート−ソース間に印加されることを特徴とする請求項１記載の受光装置。 - 反転入力端が前記第１の電界効果トランジスタのドレインに接続し、非反転入力端が前記オフセット部の正極に接続し、出力が前記第１の電界効果トランジスタのソース及び前記第２の電界効果トランジスタのソースに接続する第２の差動増幅器を備えることにより、
該光電変換部から供給される電流により該第１の電界効果トランジスタのドレイン−ソース間に生成する電圧と該オフセット部で得られた電圧との和が該第２の電界効果トランジスタのゲート−ソース間に印加されることを特徴とする請求項３記載の受光装置。 - 反転入力端が前記第１の電界効果トランジスタのドレインに接続し、非反転入力端が基準電圧に接続し、出力が前記オフセット部の負極に接続する第２の差動増幅器を備え、前記オフセット部は正極が前記第１の電界効果トランジスタのソースに接続され、負極が前記第２の電界効果トランジスタのソースに接続されることにより、
該光電変換部から供給される電流により該第１の電界効果トランジスタのドレイン−ソース間に生成する電圧と該オフセット部で得られた電圧との和が該第２の電界効果トランジスタのゲート−ソース間に印加されることを特徴とする請求項４記載の受光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369557A JP4610075B2 (ja) | 2000-12-05 | 2000-12-05 | 受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369557A JP4610075B2 (ja) | 2000-12-05 | 2000-12-05 | 受光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002171142A JP2002171142A (ja) | 2002-06-14 |
| JP4610075B2 true JP4610075B2 (ja) | 2011-01-12 |
Family
ID=18839572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000369557A Expired - Fee Related JP4610075B2 (ja) | 2000-12-05 | 2000-12-05 | 受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4610075B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100509907B1 (ko) * | 2003-01-08 | 2005-08-24 | 주식회사 에이디텍 | 포토 다이오드 회로 |
| US7253391B2 (en) * | 2003-09-19 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor device and electronic apparatus |
| JP2009060424A (ja) | 2007-08-31 | 2009-03-19 | Rohm Co Ltd | 光電変換回路及びこれを用いた固体撮像装置 |
| JP2012065277A (ja) * | 2010-09-17 | 2012-03-29 | Ntt Docomo Inc | 光受信機 |
| EP2797228B1 (en) * | 2013-04-26 | 2016-04-20 | Xenics N.V. | Method for detecting a photocurrent |
| WO2016046994A1 (en) * | 2014-09-25 | 2016-03-31 | Hamamatsu Photonics K.K. | Thermal infrared image sensor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006815A (en) * | 1988-10-26 | 1991-04-09 | U.S. Philips Corporation | Linear-gain amplifier arrangement |
| JPH04174566A (ja) * | 1990-11-07 | 1992-06-22 | Canon Inc | 光検出装置 |
| JP3526238B2 (ja) * | 1999-05-13 | 2004-05-10 | シャープ株式会社 | 信号入力回路 |
-
2000
- 2000-12-05 JP JP2000369557A patent/JP4610075B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002171142A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1492334A4 (en) | TUBE-FREE IMAGE ASSEMBLY | |
| US6275541B1 (en) | Digital receiver circuit | |
| WO2014156028A1 (ja) | 固体撮像装置及び撮像装置 | |
| JPH11340745A (ja) | トランスインピーダンス型増幅回路 | |
| US9609249B2 (en) | Solid-state imaging device, imaging apparatus, and electronic apparatus with negative feedback circuit | |
| JP4610075B2 (ja) | 受光装置 | |
| US20130068935A1 (en) | Light receiving circuit | |
| KR100678981B1 (ko) | 고체 촬상 장치 | |
| WO2019214400A1 (zh) | 光检测电路、其驱动方法和平板探测器 | |
| EP1503496A1 (en) | Photocurrent-to-voltage conversion apparatus including non-diode-connected clamping MOS transistor | |
| JP4127480B2 (ja) | 測光回路 | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| US7280144B2 (en) | Solid-state image sensing device with reduced leak current | |
| US20090084942A1 (en) | Light receiving circuit | |
| US7619667B2 (en) | Solid-state image device and camera including solid-state image device for selective outputs | |
| US7605853B2 (en) | Solid-state image sensing device and camera | |
| US11356622B1 (en) | Single-ended capacitive trans-impedance amplifier (CTIA) unit cell for two-color applications | |
| US11480464B2 (en) | Optical sensor | |
| KR100440189B1 (ko) | 신호 증폭 장치 | |
| EP1081858A2 (en) | Current-voltage converter | |
| JP2536842B2 (ja) | 光電変換装置 | |
| US20130038393A1 (en) | Amplifier circuit, integrating circuit, and light-detection device | |
| TWI786955B (zh) | 主動畫素感測電路 | |
| JP2001078093A (ja) | 固体撮像装置 | |
| JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4610075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |