JP4600086B2 - Multilayer epitaxial silicon single crystal wafer manufacturing method and multilayer epitaxial silicon single crystal wafer - Google Patents

Multilayer epitaxial silicon single crystal wafer manufacturing method and multilayer epitaxial silicon single crystal wafer Download PDF

Info

Publication number
JP4600086B2
JP4600086B2 JP2005054766A JP2005054766A JP4600086B2 JP 4600086 B2 JP4600086 B2 JP 4600086B2 JP 2005054766 A JP2005054766 A JP 2005054766A JP 2005054766 A JP2005054766 A JP 2005054766A JP 4600086 B2 JP4600086 B2 JP 4600086B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
crystal wafer
epitaxial
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005054766A
Other languages
Japanese (ja)
Other versions
JP2006245054A (en
Inventor
晃一 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005054766A priority Critical patent/JP4600086B2/en
Priority to CN2006800061210A priority patent/CN101128919B/en
Priority to PCT/JP2006/302020 priority patent/WO2006092932A1/en
Priority to KR1020077019352A priority patent/KR101138193B1/en
Publication of JP2006245054A publication Critical patent/JP2006245054A/en
Application granted granted Critical
Publication of JP4600086B2 publication Critical patent/JP4600086B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

本発明は、大口径のシリコン単結晶基板の表層部に二層以上のエピタキシャル層を形成するための多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハに関する。   The present invention relates to a method for producing a multilayer epitaxial silicon single crystal wafer and a multilayer epitaxial silicon single crystal wafer for forming two or more epitaxial layers on the surface layer portion of a large-diameter silicon single crystal substrate.

半導体デバイスの製作において、７００〜１２００℃程度の高温熱処理は必須の工程である。しかし、この高温熱処理工程等でウェーハに発生するスリップと呼ばれる転位欠陥は、デバイスの製作プロセスやデバイスの電気特性に大きな影響を与えるため、その低減をはかることは非常に重要な課題であり、スリップ転位が発生しにくい熱応力に強いウェーハが求められている。   In the manufacture of semiconductor devices, high-temperature heat treatment at about 700 to 1200 ° C. is an essential process. However, dislocation defects called slips that occur in wafers during this high-temperature heat treatment process have a significant impact on the device fabrication process and the electrical characteristics of the device. There is a need for a wafer that is resistant to thermal stress and is less susceptible to dislocations.

シリコン単結晶の製造法としてはチョクラルスキー法およびフローティングゾーン法がよく知られているが、チョクラルスキー法で育成されたシリコン単結晶は、フローティングゾーン法から得られる単結晶に比べ、熱応力に強いことが知られている（非特許文献１参照）。
一方、ＣＯＰ等の各種グローイン結晶欠陥を表面近傍に形成させない方法として、例えば化学気相成長法によってシリコン単結晶層をウェーハ表面にエピタキシャル成長させるエピタキシャルウェーハが用いられている。 The Czochralski method and the floating zone method are well known as methods for producing a silicon single crystal, but the silicon single crystal grown by the Czochralski method has a higher thermal stress than the single crystal obtained by the floating zone method. It is known that it is strong (see Non-Patent Document 1).
On the other hand, as a method for preventing various glow-in crystal defects such as COP from being formed in the vicinity of the surface, an epitaxial wafer in which a silicon single crystal layer is epitaxially grown on the wafer surface by, for example, chemical vapor deposition is used.

しかし、近年、ウェーハが大口径化しており、また従来の高抵抗率を有するシリコン単結晶ウェーハ上にエピタキシャル層を形成すると、高温でエピタキシャル層を形成した際にスリップ転位が多発してしまう。特に、ウェーハ表面に形成するエピタキシャル層を複数とする多層エピタキシャルウェーハとすると、熱処理も複数回となるので、さらにスリップ転位がより生じやすくなってしまう。
近年では、例えば３００ｍｍ以上の大口径のウェーハや、０．１Ω・ｃｍ以上の抵抗率のものが求められており、スリップ転位の無い高品質の多層のエピタキシャルウェーハを製造することが困難な状況である。 However, in recent years, the diameter of the wafer has been increased, and when an epitaxial layer is formed on a conventional silicon single crystal wafer having a high resistivity, slip dislocations frequently occur when the epitaxial layer is formed at a high temperature. In particular, when a multilayer epitaxial wafer having a plurality of epitaxial layers formed on the wafer surface is used, the heat treatment is also performed a plurality of times, and slip dislocation is more likely to occur.
In recent years, for example, a wafer having a large diameter of 300 mm or more and a resistivity of 0.1 Ω · cm or more have been demanded, and it is difficult to produce a high-quality multilayer epitaxial wafer having no slip dislocation. is there.

Ｓ．Ｍ． Ｈｕ ｅｔ ａｌ． ジヤーナル オブ アプライド フイジクス ４６ （５） Ｐ１８６９， １９７５）。S. M.M. Hu et al. Journal of Applied Physics 46 (5) P1869, 1975).

本発明は上記の問題に鑑みてなされたものであり、スリップ転位が無く、高抵抗率のウェーハや、直径が３００ｍｍ以上のウェーハに対しても適用可能な多層のエピタキシャルシリコン単結晶ウェーハの製造方法および多層のエピタキシャルシリコン単結晶ウェーハを提供することを課題とする。   The present invention has been made in view of the above problems, and is a method for producing a multilayer epitaxial silicon single crystal wafer that can be applied to a wafer having no slip dislocation, a high resistivity, and a wafer having a diameter of 300 mm or more. It is another object of the present invention to provide a multilayer epitaxial silicon single crystal wafer.

本発明は、多層のエピタキシャルシリコン単結晶ウェーハの製造方法であって、少なくともチョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスしてシリコン単結晶ウェーハに加工した後、該シリコン単結晶ウェーハの表層部に一層目のエピタキシャル層を形成し、その後、少なくとも、該一層目のエピタキシャル層の表層部に二層目のエピタキシャル層を形成することを特徴とする多層のエピタキシャルシリコン単結晶ウェーハの製造方法を提供する。 The present invention is a method for producing a multilayer epitaxial silicon single crystal wafer, wherein a silicon single crystal rod doped with nitrogen is grown at least by the Czochralski method, and the silicon single crystal rod is sliced into a silicon single crystal wafer. After the processing, the first epitaxial layer is formed on the surface layer portion of the silicon single crystal wafer, and then the second epitaxial layer is formed at least on the surface layer portion of the first epitaxial layer. that provides a method of manufacturing a multi-layer of epitaxial silicon single crystal wafer.

このように、多層のエピタキシャルシリコン単結晶ウェーハの製造方法であって、少なくともチョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスしてシリコン単結晶ウェーハに加工した後、該シリコン単結晶ウェーハの表層部に一層目のエピタキシャル層を形成し、その後、少なくとも、該一層目のエピタキシャル層の表層部に二層目のエピタキシャル層を形成する多層のエピタキシャルシリコン単結晶ウェーハの製造方法であれば、窒素ドープによりサブストレートとなるシリコン単結晶ウェーハの強度が向上し、二層以上のエピタキシャル層を形成しても、スリップ転位の無い多層のエピタキシャルシリコン単結晶ウェーハを得ることができる。   Thus, a method for producing a multilayer epitaxial silicon single crystal wafer, comprising growing a silicon single crystal rod doped with nitrogen by at least the Czochralski method, and slicing the silicon single crystal rod into a silicon single crystal wafer After the processing, a first epitaxial layer is formed on the surface layer portion of the silicon single crystal wafer, and then at least a second epitaxial layer is formed on the surface layer portion of the first epitaxial layer. If it is a manufacturing method of a crystal wafer, the strength of a silicon single crystal wafer that becomes a substrate is improved by nitrogen doping, and even if two or more epitaxial layers are formed, a multilayer epitaxial silicon single crystal wafer having no slip dislocation is formed. Obtainable.

そして、前記エピタキシャル層の形成において、前記一層目のエピタキシャル層を形成後、反応炉から取り出さずに連続して前記二層目のエピタキシャル層を形成することができる。
このように、一層目を形成後に反応炉からウェーハを取り出さずにそのまま連続して二層目のエピタキシャル層を形成すれば、スリップ転位の発生をより抑えることが可能であり、効率的であるので生産性も高い。 Then, the in formation of the epitaxial layer, after forming the epitaxial layer of the one-layer, continuously without taken out from the reactor Ru can form an epitaxial layer of the second layer.
Thus, if the second epitaxial layer is continuously formed without removing the wafer from the reactor after the first layer is formed, the occurrence of slip dislocations can be further suppressed, which is efficient. Productivity is also high.

また、前記エピタキシャル層の形成において、前記一層目のエピタキシャル層を形成後、反応炉から取り出し、再度反応炉に入れて前記二層目のエピタキシャル層を形成することができる。
このように、一層目を形成後に反応炉からウェーハを取り出し、再度反応炉に入れて二層目のエピタキシャル層を形成すれば、反応炉内の一層目の形成時におけるドープガスの影響を受けることなく二層目のエピタキシャル層を形成することができ、また装置上の制約を受けることなく種々の品種の多層エピタキシャルシリコン単結晶ウェーハを製造することができる。 Further, in the above formation of the epitaxial layer, after forming the epitaxial layer of the one-layer, taken out from the reactor, Ru can be formed an epitaxial layer of the second layer placed in the reactor again.
In this way, if the wafer is taken out from the reactor after forming the first layer, and put into the reactor again to form the second epitaxial layer, it is not affected by the doping gas at the time of forming the first layer in the reactor. A second epitaxial layer can be formed, and various types of multilayer epitaxial silicon single crystal wafers can be manufactured without being restricted by the apparatus.

このとき、前記シリコン単結晶ウェーハの抵抗率を、０．１Ω・ｃｍ以上にするのが望ましい。
また、前記シリコン単結晶ウェーハの直径を３００ｍｍ以上とするのが望ましい。 At this time, the resistivity of the silicon single crystal wafer, have to desirable to more than 0.1 [Omega · cm.
Further, the diameter of the silicon single crystal wafer to the above 300mm not to demand.

このように、シリコン単結晶ウェーハの抵抗率を０．１Ω・ｃｍ以上の高抵抗率にしたり、直径を３００ｍｍ以上の大口径として多層のエピタキシャル層を表層部に形成すれば、よりスリップ転位が発生し易く、従来スリップ転位の無いものが製造できなかったが、本発明によりこれらを解決することができ、本発明はこのような高抵抗品や大口径品に対し特に有用で、これによって近年の需要にかなったものを製造することができる。   In this way, if the resistivity of the silicon single crystal wafer is set to a high resistivity of 0.1 Ω · cm or more, or if a multilayer epitaxial layer is formed on the surface layer with a large diameter of 300 mm or more, slip dislocations are generated more. However, the present invention can solve these problems, and the present invention is particularly useful for such high-resistance products and large-diameter products. We can manufacture what meets demand.

本発明の製造方法で製造された多層のエピタキシャルシリコン単結晶ウェーハであれば、例えば、大口径、高抵抗のシリコン単結晶ウェーハを用いる場合であっても、二層以上のエピタキシャル層を有し、かつスリップ転位の無いものとすることができる。 If a multi-layer epitaxial silicon single crystal Kwai c produced by the production method of the present invention, for example, large diameter, even in the case of using a silicon single crystal wafer of high resistivity, have two or more layers of the epitaxial layer And no slip dislocation.

また、本発明はシリコン単結晶ウェーハの表層部にエピタキシャル層が形成されている多層のエピタキシャルシリコン単結晶ウェーハであって、窒素ドープされたシリコン単結晶ウェーハの表層部に二層以上のエピタキシャル層が形成されており、スリップ転位の無いものであるエピタキシャルシリコン単結晶ウェーハを提供する。 Further, the present invention is a multi-layer epitaxial silicon single crystal wafer in which an epitaxial layer is formed on a surface layer portion of the silicon single crystal wafer, and two or more epitaxial layers are formed on the surface layer portion of the nitrogen-doped silicon single crystal wafer. is formed, that provides an epitaxial silicon single crystal wafer is intended no slip dislocation.

このように、窒素ドープされたシリコン単結晶ウェーハは強度が高く、そのためシリコン単結晶ウェーハの表層部にエピタキシャル層を形成してもスリップ転位の発生が抑えられ、たとえエピタキシャル層を二層以上有していてもスリップ転位が無く、高品質のエピタキシャルシリコン単結晶ウェーハとすることができる。   As described above, the nitrogen-doped silicon single crystal wafer has high strength, and therefore, even if an epitaxial layer is formed on the surface layer portion of the silicon single crystal wafer, the occurrence of slip dislocation is suppressed, even if it has two or more epitaxial layers. Even if it is, there is no slip dislocation and it can be set as a high quality epitaxial silicon single crystal wafer.

さらに、シリコン単結晶ウェーハの抵抗率が、０．１Ω・ｃｍ以上であるのが望ましい。
また、シリコン単結晶ウェーハの直径が３００ｍｍ以上のものであるのが望ましい。
このように、本発明では、シリコン単結晶ウェーハの抵抗率が０．１Ω・ｃｍ以上の高抵抗であったり、例えば直径が３００ｍｍ以上の大口径のシリコン単結晶ウェーハであっても、スリップ転位の無い多層エピタキシャルシリコン単結晶ウェーハとすることができ、近年の高抵抗率のウェーハや、ウェーハの大口径化による需要にかなったものとすることができる。 Furthermore, the resistivity of the silicon single crystal wafer, not to demand that is 0.1 [Omega · cm or more.
The diameter of the silicon single crystal wafer have to demand that is more than 300 mm.
Thus, in the present invention, even if the resistivity of the silicon single crystal wafer is high resistance of 0.1 Ω · cm or more, for example, a silicon single crystal wafer having a large diameter of 300 mm or more, slip dislocation It can be a multi-layered epitaxial silicon single crystal wafer, and it can meet the demand for high-resistivity wafers in recent years and the increased diameter of wafers.

本発明のように、多層のエピタキシャルシリコン単結晶ウェーハの製造方法であって、少なくともチョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスしてシリコン単結晶ウェーハに加工した後、該シリコン単結晶ウェーハの表層部に一層目のエピタキシャル層を形成し、その後、少なくとも、該一層目のエピタキシャル層の表層部に二層目のエピタキシャル層を形成する多層のエピタキシャルシリコン単結晶ウェーハの製造方法であれば、サブストレートとなるシリコン単結晶ウェーハの強度が高いので、二層以上のエピタキシャル層を有し、スリップ転位の無いエピタキシャルシリコン単結晶ウェーハを製造することができる。   A method for producing a multilayer epitaxial silicon single crystal wafer as in the present invention, wherein a silicon single crystal rod doped with nitrogen is grown at least by the Czochralski method, and the silicon single crystal rod is sliced to produce a silicon single crystal After processing into a wafer, a first epitaxial layer is formed on the surface layer of the silicon single crystal wafer, and then a second epitaxial layer is formed at least on the surface layer of the first epitaxial layer. If it is a manufacturing method of a silicon single crystal wafer, since the intensity | strength of the silicon single crystal wafer used as a substrate is high, the epitaxial silicon single crystal wafer which has two or more epitaxial layers and does not have a slip dislocation can be manufactured. .

また、本発明により、たとえスリップの発生し易い、大口径・高抵抗のサブストレートを用いる場合であっても、シリコン単結晶ウェーハの表層部に二層以上のエピタキシャル層が形成されており、スリップ転位の無い多層のエピタキシャルシリコン単結晶ウェーハとすることができる。   Further, according to the present invention, even when a large-diameter / high-resistance substrate that is prone to slip is used, two or more epitaxial layers are formed on the surface layer portion of the silicon single crystal wafer. A multilayer epitaxial silicon single crystal wafer without dislocation can be obtained.

以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
従来のエピタキシャルウェーハは、０．０５Ω・ｃｍ以下といった低抵抗率のウェーハ上にエピタキシャル層を形成するものが多い。近年、高抵抗率のサブストレート上に形成されたエピタキシャルウェーハの需要が増しているが、高抵抗率を有するウェーハでは強度が低く、スリップ転位の発生しやすさはウェーハの強度に依存するため、高抵抗サブストレートを用いたエピタキシャルウェーハでは、スリップ転位が非常に生じやすい。さらに、例えば３００ｍｍ以上のような大口径ウェーハの場合はよりスリップ転位が発生し易く、ウェーハ表面にエピタキシャル層を多層形成するとスリップ転位が多発して、実質上スリップ転位の無い高抵抗・大口径多層エピタキシャルウェーハは製造できないという問題があった。 Hereinafter, embodiments of the present invention will be described, but the present invention is not limited thereto.
Many conventional epitaxial wafers form an epitaxial layer on a low resistivity wafer of 0.05 Ω · cm or less. In recent years, the demand for epitaxial wafers formed on high resistivity substrates has increased, but the strength of low-resistance wafers is low, and the likelihood of slip dislocations depends on the strength of the wafers. In an epitaxial wafer using a high-resistance substrate, slip dislocation is very likely to occur. Further, in the case of a large-diameter wafer such as 300 mm or more, slip dislocation is more likely to occur. When an epitaxial layer is formed on the wafer surface, slip dislocation occurs frequently, resulting in a high resistance / large-diameter multilayer having substantially no slip dislocation. There was a problem that an epitaxial wafer could not be manufactured.

そこで本発明者らは、多層のエピタキシャルシリコン単結晶ウェーハの製造方法であって、少なくともチョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、スライスしてシリコン単結晶ウェーハに加工した後、表層部に一層目のエピタキシャル層を形成し、その後、少なくとも、該一層目のエピタキシャル層の表層部に二層目のエピタキシャル層を形成する多層のエピタキシャルシリコン単結晶ウェーハの製造方法を考え出した。
このような製造方法であれば、窒素ドープされたためシリコン単結晶ウェーハの強度が高くなり、たとえ、高抵抗・大口径サブストレートを用いた場合であっても、二層以上のエピタキシャル層を有し、スリップ転位の無い多層のエピタキシャルシリコン単結晶ウェーハを得ることができる。 Therefore, the present inventors are a method for producing a multilayer epitaxial silicon single crystal wafer, after growing a silicon single crystal rod doped with nitrogen by at least the Czochralski method, slicing and processing into a silicon single crystal wafer The present inventors have devised a method for manufacturing a multilayer epitaxial silicon single crystal wafer in which a first epitaxial layer is formed on a surface layer portion and then a second epitaxial layer is formed at least on the surface layer portion of the first epitaxial layer.
With such a manufacturing method, the strength of the silicon single crystal wafer is increased because it is doped with nitrogen, and even if a high-resistance, large-diameter substrate is used, it has two or more epitaxial layers. Thus, a multilayered epitaxial silicon single crystal wafer having no slip dislocation can be obtained.

まず、本発明で使用した窒素をドープしたシリコン単結晶棒を育成するためのチョクラルスキー法によるシリコン単結晶育成装置の一例を図１に示す。
このシリコン単結晶育成装置９は、シリコン融液４（多結晶シリコン原料＋窒素ドープ材）が充填された石英ルツボ５と、これを保護する黒鉛ルツボ６と、該ルツボ５、６を取り囲むように配置された加熱ヒータ７と断熱材８がメインチャンバ１内に設置されており、該メインチャンバ１の上部には育成した単結晶棒３を収容し、取り出すための引上げチャンバ２が連接されている。 First, FIG. 1 shows an example of an apparatus for growing a silicon single crystal by the Czochralski method for growing a silicon single crystal rod doped with nitrogen used in the present invention.
This silicon single crystal growing apparatus 9 surrounds a quartz crucible 5 filled with a silicon melt 4 (polycrystalline silicon raw material + nitrogen doping material), a graphite crucible 6 for protecting the quartz crucible 5, and the crucibles 5, 6. A heater 7 and a heat insulating material 8 are disposed in the main chamber 1, and a pulling chamber 2 for accommodating and taking out the grown single crystal rod 3 is connected to the upper portion of the main chamber 1. .

このような単結晶育成装置９を用いて、石英ルツボ５中の窒素ドープ材と多結晶シリコン原料からなるシリコン融液４に種結晶を浸漬した後、種絞りを経て回転させながら静かに引上げて単結晶を成長させて、窒素ドープされたシリコン単結晶棒３を得る。
窒素をドーピングする方法に関しては、上記のように窒化物等の固体を窒素ドープ材として用いてもよいし、また、窒素含有ガスを用いて、例えば窒素雰囲気中で単結晶を育成してもよく、特に限定されない。 Using such a single crystal growing apparatus 9, the seed crystal is immersed in the silicon melt 4 made of the nitrogen-doped material and the polycrystalline silicon material in the quartz crucible 5, and then gently pulled while rotating through the seed drawing. A single crystal is grown to obtain a nitrogen-doped silicon single crystal rod 3.
As for the method of doping nitrogen, a solid such as nitride may be used as a nitrogen doping material as described above, and a single crystal may be grown in a nitrogen atmosphere using a nitrogen-containing gas, for example. There is no particular limitation.

次に図２〜５を用いて、本発明のエピタキシャルシリコン単結晶ウェーハの製造方法及びエピタキシャルシリコン単結晶ウェーハについて説明をする。図２、３にエピタキシャル層成長装置の全体及び一部を示す。
エピタキシャル成長装置１９の反応炉１４内には支持台１３が設けられており、支持台１３上には上記のチョクラルスキー法によって育成され、スライス加工されたシリコン単結晶ウェーハＷが載せられている。また、反応炉１４にはガス導入管１２及び排出菅１５がつなげられており、導入菅１２には弁１６とマスフローコントローラー１０、ミキサー１７、レギュレーター１１等が配置されている。 Next, the manufacturing method of the epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer of the present invention will be described with reference to FIGS. 2 and 3 show the whole and part of the epitaxial layer growth apparatus.
A support base 13 is provided in the reaction furnace 14 of the epitaxial growth apparatus 19, and a silicon single crystal wafer W grown and sliced by the Czochralski method is placed on the support base 13. The reaction furnace 14 is connected with a gas introduction pipe 12 and a discharge rod 15, and a valve 16, a mass flow controller 10, a mixer 17, a regulator 11, and the like are arranged in the introduction rod 12.

ドープガス、水素（希釈用、あるいはキャリアガス）の導入口には導入の量の比を設定するための調節器が取りつけられており、各ガスの流量が設定される。例えば、ドープガスのラインのマスフローコントローラーにおいて５００ｃｃ、水素（希釈用）で２０Ｌと設定し、調節器でＲａｔｉｏを３０％と設定すれば、ドープガスの流入量は１５０ｃｃ（５００ｃｃ×３０％）、水素（希釈用）の流入量は１４Ｌ（２０Ｌ×（１００％−３０％））となる。   A regulator for setting the ratio of the introduction amount is attached to the introduction port of the dope gas and hydrogen (for dilution or carrier gas), and the flow rate of each gas is set. For example, if the mass flow controller of the dope gas line is set to 500 cc, hydrogen (for dilution) is set to 20 L, and the ratio is set to 30% by the regulator, the dope gas inflow is 150 cc (500 cc × 30%), hydrogen (dilution) The amount of inflow of (for) is 14 L (20 L × (100% -30%)).

ドープガス、水素（希釈用）はガス導入管１２に流入して合流した後にミキサー１７で混ぜられて反応炉１４へと向かう。また、反応炉１４へ向かう途中には分岐が設けられており、レギュレーター１１を通して上述の混合ガスを排気することもできる。
反応炉１４へ向かったドープガスと水素（希釈用）の混合ガスは、水素、原料ガスと混ぜられた後に反応炉１４内に導入され、反応後排出管１５を通して外部に排出される。 The dope gas and hydrogen (for dilution) flow into the gas introduction pipe 12 and merge, and then are mixed by the mixer 17 toward the reaction furnace 14. Further, a branch is provided on the way to the reaction furnace 14, and the above mixed gas can be exhausted through the regulator 11.
The mixed gas of the dope gas and hydrogen (for dilution) toward the reaction furnace 14 is mixed with hydrogen and the raw material gas, then introduced into the reaction furnace 14, and discharged outside through the discharge pipe 15 after the reaction.

本発明の製造方法により、反応炉１４内では、チョクラルスキー法によって窒素ドープされ育成されたシリコン単結晶棒から加工されたウェーハＷの表層部に、二層以上のエピタキシャル層が形成され、スリップ転位の無いエピタキシャルシリコン単結晶ウェーハを得ることができる。   By the manufacturing method of the present invention, in the reactor 14, two or more epitaxial layers are formed on the surface layer portion of the wafer W processed from the silicon single crystal rod that is nitrogen-doped and grown by the Czochralski method, and slips. An epitaxial silicon single crystal wafer without dislocation can be obtained.

図４に本発明のエピタキシャルシリコン単結晶ウェーハ２３を示す。
本発明のエピタキシャルシリコン単結晶ウェーハ２３は窒素ドープされたシリコン単結晶ウェーハＷの表層部に多層のエピタキシャル層２０（例えば二層：エピタキシャル層一層目２１、二層目２２）が形成されており、スリップ転位が無い。
窒素ドープされたシリコン単結晶ウェーハＷは強度が強いため、その表層部に二層以上のエピタキシャル層２０を形成してもスリップ転位が発生するのを抑えることができ、高品質のエピタキシャルシリコン単結晶ウェーハ２３となる。 FIG. 4 shows an epitaxial silicon single crystal wafer 23 of the present invention.
In the epitaxial silicon single crystal wafer 23 of the present invention, a multilayer epitaxial layer 20 (for example, two layers: first epitaxial layer 21 and second layer 22) is formed on the surface layer portion of a nitrogen-doped silicon single crystal wafer W. There is no slip dislocation.
Since the nitrogen-doped silicon single crystal wafer W has high strength, even if two or more epitaxial layers 20 are formed on the surface layer thereof, it is possible to suppress the occurrence of slip dislocation, and high quality epitaxial silicon single crystal A wafer 23 is formed.

そして、従来の高抵抗率のシリコン単結晶ウェーハでは強度が低いために、また、大口径になるとスリップ転位が発生しやすかったが、本発明のエピタキシャルシリコン単結晶ウェーハ２３では例えばシリコン単結晶ウェーハＷの抵抗率が０．１Ω・ｃｍ以上であったり、直径Ｄが３００ｍｍ以上であってもスリップ転位の無い高品質の大口径ウェーハを提供することができる。   The conventional high resistivity silicon single crystal wafer has low strength, and slip dislocation is likely to occur when the diameter is large. In the epitaxial silicon single crystal wafer 23 of the present invention, for example, the silicon single crystal wafer W Can provide a high-quality large-diameter wafer having no slip dislocation even if the resistivity is 0.1 Ω · cm or more or the diameter D is 300 mm or more.

図５に本発明の製造方法の工程の概略を示す。
初めに、エピタキシャル層２０の形成において、例えばウェーハＷの表層部にまず一層目２１を形成し、その後反応炉１４から取り出すことなくそのまま連続して二層目２２を形成する方法について説明する。
一層目２１形成の条件設定でドープガス等を反応炉１４に導入し、一層目２１を形成する。次に二層目２２形成の条件設定のもと、ドープガス等を同じく反応炉１４に導入し、ウェーハＷを反応炉から取り出すことなく表層部に二層目２２を形成することができる。
この場合、ウェーハを取り出すことなく複数のエピタキシャル層を形成するので、熱処理が実質上一回で済むため、スリップ転位の発生をより抑えることができ、また、ウェーハＷの汚染の危険性を低くすることができる。中断することなく連続して作業を進められるため効率が良く、生産性が高い。 FIG. 5 shows an outline of the steps of the production method of the present invention.
First, in the formation of the epitaxial layer 20, for example, a method in which the first layer 21 is first formed on the surface layer portion of the wafer W and then the second layer 22 is continuously formed without taking out from the reaction furnace 14 will be described.
A doping gas or the like is introduced into the reaction furnace 14 under the conditions for forming the first layer 21 to form the first layer 21. Next, under the setting of the conditions for forming the second layer 22, the second layer 22 can be formed on the surface layer portion without introducing a doping gas or the like into the reaction furnace 14 and taking out the wafer W from the reaction furnace.
In this case, since a plurality of epitaxial layers are formed without taking out the wafer, the heat treatment is substantially performed once. Therefore, the occurrence of slip dislocation can be further suppressed, and the risk of contamination of the wafer W is reduced. be able to. Since work can proceed continuously without interruption, efficiency is high and productivity is high.

また、一層目２１を形成し、一旦反応炉から取り出した後に、再度反応炉に挿入して二層目２２を形成する方法がある。
まず一層目２１形成の条件設定でドープガス等を反応炉１４に導入し、一層目２１を形成する。次にウェーハＷを反応炉１４から取り出し、その後反応炉１４または別の反応炉に入れ、二層目２２形成の条件設定のもと、ドープガス等を導入して二層目２２を形成する。
この場合、一層目２１形成後に、一度ウェーハＷを反応炉１４から取り出して、例えば別の反応炉に移しかえることにより、一層目２１形成におけるドープガスの影響を受けることなく二層目２２を形成することが可能である。また、反応炉を変更すれば、同一炉を用いる場合に比べてエピタキシャル成長装置自体のハード上の例えば操業条件、ガスの供給に関する制約が少なく、種々の品種のエピタキシャル層を形成することができる。 In addition, there is a method in which the first layer 21 is formed and once taken out from the reaction furnace and then inserted into the reaction furnace again to form the second layer 22.
First, a doping gas or the like is introduced into the reaction furnace 14 under the conditions for forming the first layer 21 to form the first layer 21. Next, the wafer W is taken out from the reaction furnace 14 and then put into the reaction furnace 14 or another reaction furnace, and the second layer 22 is formed by introducing a dope gas or the like under the condition setting for forming the second layer 22.
In this case, after the first layer 21 is formed, the second layer 22 is formed without being affected by the doping gas in the formation of the first layer 21 by removing the wafer W from the reaction furnace 14 and transferring it to another reaction furnace, for example. It is possible. Also, if the reaction furnace is changed, there are less restrictions on the operating conditions and gas supply on the hardware of the epitaxial growth apparatus itself than when the same furnace is used, and various types of epitaxial layers can be formed.

本発明の製造方法は高抵抗率を有するウェーハＷに対して特に有効である。上記の製造方法において高抵抗率のウェーハＷであっても、窒素ドープされているため強度が高く、そのため二層以上のエピタキシャル層２０を表層部に形成してもスリップ転位の無いエピタキシャルシリコン単結晶ウェーハ２３を製造することができる。   The manufacturing method of the present invention is particularly effective for a wafer W having a high resistivity. Even in the above manufacturing method, even a high-resistivity wafer W has high strength because it is doped with nitrogen. Therefore, even when two or more epitaxial layers 20 are formed on the surface layer, an epitaxial silicon single crystal without slip dislocations. The wafer 23 can be manufactured.

また、大口径のウェーハＷに対しても有効である。上記の製造方法においてウェーハＷに大口径のものを採用すれば、二層以上のエピタキシャル層２０を有し、かつ例えば直径Ｄが３００ｍｍ以上のエピタキシャルシリコン単結晶ウェーハ２３を製造することができる。
このように、本発明の製造方法により製造された多層のエピタキシャルシリコン単結晶ウェーハ２３は、大口径・高抵抗であって二層以上のエピタキシャル層２０を有し、スリップ転位の無いものとなり近年の需要に応えられるものである。 It is also effective for large-diameter wafers W. If a wafer W having a large diameter is employed in the above manufacturing method, an epitaxial silicon single crystal wafer 23 having two or more epitaxial layers 20 and having a diameter D of 300 mm or more can be manufactured.
Thus, the multilayer epitaxial silicon single crystal wafer 23 manufactured by the manufacturing method of the present invention has a large diameter and high resistance, and has two or more epitaxial layers 20, and has no slip dislocation. It can meet demand.

以下に本発明の実施例および比較例をあげてさらに具体的に説明するが、本発明はこれに限定されるものではない。
（実施例１、２・比較例１、２）
サンプルとして、直径３００ｍｍの基板Ｐ−（Ｐマイナス）（ボロンドープ、抵抗率１０Ω・ｃｍ）（窒素を７×１０１３ａｔｏｍｓ／ｃｍ３ドープされたシリコン単結晶基板）を３枚用意した。
まず一層目のエピタキシャル層を以下の条件で形成する。
各ガスの流量を、水素５０ｓｌｍ、シリコンの原料としてトリクロロシラン１５ｓｌｍ、ドープガスとしてジボラン（１００ｐｐｍ）を用意し、Ｒａｔｉｏ１００％で反応炉への注入量を９００ｓｃｃｍとした。炉内温度は１１１０℃とし、厚さ１０μｍ形成させた。
一層目形成後に反応炉から取り出して、スリップ転位発生の確認を行った。 Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples, but the present invention is not limited thereto.
Examples 1 and 2 and Comparative Examples 1 and 2
As a sample, three substrates P- (P minus) having a diameter of 300 mm (boron doping, resistivity 10 Ω · cm) (a silicon single crystal substrate doped with nitrogen 7 × 10 13 atoms / cm 3 ) were prepared.
First, the first epitaxial layer is formed under the following conditions.
The flow rate of each gas was 50 slm for hydrogen, 15 slm for trichlorosilane as a raw material for silicon, and diborane (100 ppm) as a doping gas, and the injection amount into the reaction furnace was 900 sccm at Ratio 100%. The furnace temperature was 1110 ° C. and a thickness of 10 μm was formed.
After the formation of the first layer, it was taken out from the reactor and the occurrence of slip dislocation was confirmed.

確認後、再度反応炉にウェーハを入れて以下の条件の下、二層目を形成する。
ガス条件は、水素５０ｓｌｍ、トリクロロシラン１５ｓｌｍ、ジボラン（１００ｐｐｍ）のＲａｔｉｏ２５％で１５０ｓｃｃｍとし、炉内温度、厚さは一層目と同様に１１１０℃、１０μｍと設定した。
二層目を形成後に反応炉から取り出して、スリップ転位の有無の確認を行った（実施例１）。 After confirmation, the wafer is put into the reactor again and the second layer is formed under the following conditions.
The gas conditions were hydrogen 50 slm, trichlorosilane 15 slm, diborane (100 ppm) Ratio 25%, 150 sccm, and the furnace temperature and thickness were set to 1110 ° C. and 10 μm as in the first layer.
After forming the second layer, it was taken out from the reactor and checked for the presence of slip dislocation (Example 1).

次に、エピタキシャル層形成時の炉内温度を１１３０℃とし、他は実施例１と同様の実験を行った（実施例２）。
また、窒素ドープをしていない他は同様の基板Ｐ−（Ｐマイナス）をそれぞれ３枚用意して、実施例１と同様の実験（比較例１）、および実施例２と同様の実験（比較例２）を行った。 Next, the temperature in the furnace at the time of forming the epitaxial layer was set to 1130 ° C., and the same experiment as in Example 1 was performed (Example 2).
In addition, three similar substrates P- (P minus) were prepared except that nitrogen was not doped, and the same experiment as in Example 1 (Comparative Example 1) and the same experiment as in Example 2 (Comparative) Example 2) was performed.

なお、実施例・比較例を行う前に予備実験として、サンプルウェーハを用意して同様の方法により表層部にエピタキシャル層を形成した。一層目及び二層目のエピタキシャル層形成時において時間を計測して各層を形成するごとに、ウェーハの厚さを計測して狙い通りの厚さに形成されていることを確認し、また抵抗値を測定して規格内におさまっていることを確認した上で、実施例および比較例を実施した。   In addition, before performing an Example and a comparative example, the sample wafer was prepared as a preliminary experiment, and the epitaxial layer was formed in the surface layer part by the same method. Each time each layer is formed by measuring time during the formation of the first and second epitaxial layers, the thickness of the wafer is measured to confirm that it has been formed to the desired thickness, and the resistance value After measuring and confirming that it was within the standard, an example and a comparative example were carried out.

実施例・比較例ともに、一層目形成後の確認においてはスリップ転位はいずれも発見されなかったが、二層目形成後の確認においては異なる結果となった。
実施例１では二層目形成後においても３枚ともスリップ転位は確認されなかった。
一方、比較例１においては、二層目形成後の確認で３枚ともスリップ転位が発見された。
また、実施例２では、３枚中１枚しかスリップ転位が確認されなかったが、比較例２では３枚全てにおいてスリップ転位が発生していた。
このように、本発明の製造方法によれば、スリップ転位の無い多層のエピタキシャルシリコン単結晶ウェーハを製造することが可能であり、特に例えば高抵抗で直径が３００ｍｍの大口径のものを製造することができる。 In both Examples and Comparative Examples, no slip dislocation was found in the confirmation after the formation of the first layer, but different results were obtained in the confirmation after the formation of the second layer.
In Example 1, slip dislocation was not confirmed in all three sheets even after the formation of the second layer.
On the other hand, in Comparative Example 1, slip dislocations were found in all three sheets after confirmation after formation of the second layer.
Further, in Example 2, slip dislocation was confirmed only in one of the three sheets, but in Comparative Example 2, slip dislocation occurred in all three sheets.
Thus, according to the manufacturing method of the present invention, it is possible to manufacture a multi-layered epitaxial silicon single crystal wafer having no slip dislocation, and particularly, for example, manufacturing a large diameter wafer having a high resistance and a diameter of 300 mm. Can do.

なお、本発明は、上記形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   In addition, this invention is not limited to the said form. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

例えば、上記では多層エピタキシャルウェーハとして、エピタキシャル層を二層形成する場合につき例を挙げて説明したが、本発明はこれには限定されず、三層以上形成する場合にも適用できることは言うまでもない。   For example, in the above description, the case where two epitaxial layers are formed as a multilayer epitaxial wafer has been described as an example. However, the present invention is not limited to this, and it is needless to say that the present invention can be applied to the case where three or more layers are formed.

チョクラルスキー法によるシリコン単結晶育成装置の一例を示す図である。It is a figure which shows an example of the silicon single crystal growth apparatus by the Czochralski method. エピタキシャル層成長装置の全体の概略図である。It is the schematic of the whole epitaxial layer growth apparatus. エピタキシャル層成長装置のドープガス導入口付近の概略図である。It is the schematic of the doping gas inlet vicinity vicinity of an epitaxial layer growth apparatus. 本発明のエピタキシャルシリコン単結晶ウェーハを示す概略図である。It is the schematic which shows the epitaxial silicon single crystal wafer of this invention. 本発明の製造方法の概略工程図である。It is a schematic process drawing of the manufacturing method of this invention.

符号の説明Explanation of symbols

１、メインチャンバ、 ２…引上げチャンバ、 ３…単結晶棒、
４…シリコン融液、 ５…石英ルツボ、 ６…黒鉛ルツボ、
７…加熱ヒータ、 ８…断熱材、 ９…シリコン単結晶育成装置
１０…マスフローコントローラー、 １１…レギュレーター、
１２…ガス導入管、 １３…支持台、
１４…反応炉、 １５…ガス排出管、
１６…弁、 １７…ミキサー、
１９…エピタキシャル層育成装置、 ２０…エピタキシャル層、
２１…エピタキシャル層一層目、 ２２…エピタキシャル層二層目、
２３…エピタキシャルシリコン単結晶ウェーハ、
Ｗ…シリコン単結晶ウェーハ（サブストレート）、
Ｄ…ウェーハの直径。
1, main chamber, 2 ... pulling chamber, 3 ... single crystal rod,
4 ... Silicon melt, 5 ... Quartz crucible, 6 ... Graphite crucible,
7 ... Heater, 8 ... Insulating material, 9 ... Silicon single crystal growth device, 10 ... Mass flow controller, 11 ... Regulator,
12 ... Gas introduction pipe, 13 ... Support stand,
14 ... reactor, 15 ... gas exhaust pipe,
16 ... Valve, 17 ... Mixer,
19 ... epitaxial layer growing apparatus, 20 ... epitaxial layer,
21 ... Epitaxial layer first layer, 22 ... Epitaxial layer second layer,
23: Epitaxial silicon single crystal wafer,
W: Silicon single crystal wafer (substrate),
D: Diameter of the wafer.

Claims (4)

多層のエピタキシャルシリコン単結晶ウェーハの製造方法であって、少なくとも、チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスしてシリコン単結晶ウェーハに加工した後、該シリコン単結晶ウェーハの表層部に一層目のエピタキシャル層を形成し、その後、少なくとも、反応炉から取り出し、再度反応炉に入れて該一層目のエピタキシャル層の表層部に二層目のエピタキシャル層を形成することを特徴とする多層のエピタキシャルシリコン単結晶ウェーハの製造方法。 A method for producing a multilayer epitaxial silicon single crystal wafer, at least after growing a silicon single crystal rod doped with nitrogen by the Czochralski method, slicing the silicon single crystal rod and processing it into a silicon single crystal wafer A first epitaxial layer is formed on the surface layer of the silicon single crystal wafer, and then at least removed from the reaction furnace and put into the reaction furnace again to form a second epitaxial layer on the surface layer of the first epitaxial layer. A method for producing a multilayer epitaxial silicon single crystal wafer, characterized by comprising: 前記シリコン単結晶ウェーハの抵抗率を、０．１Ω・ｃｍ以上にすることを特徴とする請求項１に記載の多層のエピタキシャルシリコン単結晶ウェーハの製造方法。 The method for producing a multilayer epitaxial silicon single crystal wafer according to claim 1 , wherein the resistivity of the silicon single crystal wafer is 0.1 Ω · cm or more. 前記シリコン単結晶ウェーハの直径を３００ｍｍ以上とすることを特徴とする請求項１または請求項２に記載の多層のエピタキシャルシリコン単結晶ウェーハの製造方法。 The method for producing a multilayer epitaxial silicon single crystal wafer according to claim 1 or 2 , wherein the diameter of the silicon single crystal wafer is 300 mm or more. 請求項１から請求項３のいずれか一項に記載の製造方法で製造された多層のエピタキシャルシリコン単結晶ウェーハ。 A multilayer epitaxial silicon single crystal wafer manufactured by the manufacturing method according to any one of claims 1 to 3 .
JP2005054766A 2005-02-28 2005-02-28 Multilayer epitaxial silicon single crystal wafer manufacturing method and multilayer epitaxial silicon single crystal wafer Active JP4600086B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005054766A JP4600086B2 (en) 2005-02-28 2005-02-28 Multilayer epitaxial silicon single crystal wafer manufacturing method and multilayer epitaxial silicon single crystal wafer
CN2006800061210A CN101128919B (en) 2005-02-28 2006-02-07 Method for manufacturing multilayer epitaxial silicon single crystal wafer, and multilayer epitaxial silicon single crystal wafer
PCT/JP2006/302020 WO2006092932A1 (en) 2005-02-28 2006-02-07 Method for manufacturing multilayer epitaxial silicon single crystal wafer, and multilayer epitaxial silicon single crystal wafer
KR1020077019352A KR101138193B1 (en) 2005-02-28 2006-02-07 Method for Manufacturing Multilayer Epitaxial Silicon Single Crystal Wafer and Multilayer Epitaxial Silicon Single Crystal Wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005054766A JP4600086B2 (en) 2005-02-28 2005-02-28 Multilayer epitaxial silicon single crystal wafer manufacturing method and multilayer epitaxial silicon single crystal wafer

Publications (2)

Publication Number Publication Date
JP2006245054A JP2006245054A (en) 2006-09-14
JP4600086B2 true JP4600086B2 (en) 2010-12-15

Family

ID=36940973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005054766A Active JP4600086B2 (en) 2005-02-28 2005-02-28 Multilayer epitaxial silicon single crystal wafer manufacturing method and multilayer epitaxial silicon single crystal wafer

Country Status (4)

Country Link
JP (1) JP4600086B2 (en)
KR (1) KR101138193B1 (en)
CN (1) CN101128919B (en)
WO (1) WO2006092932A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201000693A (en) * 2008-06-05 2010-01-01 Sumco Corp Epitaxial silicon wafer and method for producing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068420A (en) * 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd Manufacture of epitaxial silicon wafer
JP2001253795A (en) * 2000-03-09 2001-09-18 Sumitomo Metal Ind Ltd Silicon epitaxial water and method of producing the same
JP2002246396A (en) * 2001-02-19 2002-08-30 Sumitomo Mitsubishi Silicon Corp Method of manufacturing epitaxial wafer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068420A (en) * 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd Manufacture of epitaxial silicon wafer
JP2001253795A (en) * 2000-03-09 2001-09-18 Sumitomo Metal Ind Ltd Silicon epitaxial water and method of producing the same
JP2002246396A (en) * 2001-02-19 2002-08-30 Sumitomo Mitsubishi Silicon Corp Method of manufacturing epitaxial wafer

Also Published As

Publication number Publication date
KR20070108185A (en) 2007-11-08
KR101138193B1 (en) 2012-05-10
JP2006245054A (en) 2006-09-14
CN101128919B (en) 2012-07-18
CN101128919A (en) 2008-02-20
WO2006092932A1 (en) 2006-09-08

Similar Documents

Publication Publication Date Title
KR101389058B1 (en) Silicon wafer and method for manufacturing same
EP3879011A1 (en) Sic semiconductor substrate, method for manufacturing same, and device for manufacturing same
JP5910430B2 (en) Method for manufacturing epitaxial silicon carbide wafer
KR101313462B1 (en) Method for heat treating silicon wafer
US20220333270A1 (en) SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, SiC INGOT PRODUCED BY GROWING SAID SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, AND SiC WAFER PRODUCED FROM SAID SiC INGOT AND SiC WAFER WITH EPITAXIAL FILM AND METHODS RESPECTIVELY FOR PRODUCING SAID SiC WAFER AND SAID SiC WAFER WITH EPITAXIAL FILM
JP5996406B2 (en) Method for manufacturing silicon carbide epitaxial wafer
EP3879010A1 (en) Sic semiconductor substrate, and, production method therefor and production device therefor
WO2010035409A1 (en) Process for producing silicon epitaxial wafer
JP2008028277A (en) Manufacturing method for semiconductor substrate
JP2007070131A (en) Method of manufacturing epitaxial wafer, and epitaxial wafer
JP4600086B2 (en) Multilayer epitaxial silicon single crystal wafer manufacturing method and multilayer epitaxial silicon single crystal wafer
JP6447960B2 (en) Manufacturing method of silicon epitaxial wafer
JP2012094615A (en) Deposition method for silicon oxide film and manufacturing method for silicon epitaxial wafer
JP2013051348A (en) Epitaxial wafer and method for producing the same
TWI566276B (en) Epitaxial wafer
WO2023243259A1 (en) Method for producing heteroepitaxial wafer
JP2003188107A (en) Manufacturing method for semiconductor epitaxial wafer and the semiconductor epitaxial wafer
JP7259906B2 (en) Manufacturing method of heteroepitaxial wafer
JP2009274901A (en) Method for growing silicon single crystal
WO2021060369A1 (en) Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method
WO2021060365A1 (en) Method for producing semiconductor substrates and device for producing semiconductor substrates
JP2011155130A (en) Epitaxial wafer and method of manufacturing the same
CN109075039B (en) Method for manufacturing epitaxial wafer
JP6347330B2 (en) Epitaxial wafer manufacturing method
JP5877500B2 (en) Manufacturing method of silicon epitaxial wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4600086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250