JP4595645B2 - 複合型計算機装置および複合型計算機装置の管理方法 - Google Patents
複合型計算機装置および複合型計算機装置の管理方法 Download PDFInfo
- Publication number
- JP4595645B2 JP4595645B2 JP2005120486A JP2005120486A JP4595645B2 JP 4595645 B2 JP4595645 B2 JP 4595645B2 JP 2005120486 A JP2005120486 A JP 2005120486A JP 2005120486 A JP2005120486 A JP 2005120486A JP 4595645 B2 JP4595645 B2 JP 4595645B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- processor
- modules
- information
- management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
なお、この種のブレードサーバについては特開2002-32153公報(特許文献1)に記載されている。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
管理モジュールが計算機装置を構成するためのモジュール組み合わせ制約情報と優先度情報を持ち、計算機装置の構成要求を受信すると、複合型計算機装置の搭載情報を作成したのち制約情報からモジュール組み合わせ候補情報を作成し、優先度情報が存在するときには組み合わせ候補情報に優先度を付加する管理モジュールを有することを特徴とする。
複合型計算機装置においてモジュールを組み合わせて計算機装置を構成するとき、多数のモジュールの搭載や複雑な構成制約が存在があったとしても管理モジュールがモジュール構成要求を満たすモジュール構成候補を挙げることができるので、モジュール構成の管理の手間を削減することが可能となる
複合型計算機装置01は、プロセッサモジュール11〜1mと配線2と構成要素モジュール31と管理モジュール41から構成される。プロセッサモジュール11はCPU(Central Processing Unit プロセッサ)スロット1111〜111nとBMC(Baseboard Management Controller)112から構成されている。CPUスロット1111〜111nはCPUを挿す位置であり、プロセッサモジュールの内部状態の監視を行うコントローラであるBMC112は管理モジュール41と通信を行い、プロセッサモジュールに搭載されるCPUや温度や電源の状態を報告する。プロセッサモジュール11以外のプロセッサモジュール12〜1mもプロセッサモジュール11と同様の構成である。構成要素モジュール31は、メモリ、ストレージ、電源、冷却ファンなどの役割を持つ、プロセッサモジュールと管理モジュール以外のモジュールの総称である。管理モジュール41は複合型計算機装置内におけるモジュールの構成に関する組み合わせ制約情報として制約表411〜41pを持ち、モジュールは制約表の制約に従って組み合わせることで計算機装置を構成する。管理モジュール41はプロセッサモジュール11〜1mと構成要素モジュール31に、配線22で結ばれ、複合型計算機装置内の管理対象となる全てのモジュールと結ばれる。配線22は配線21に含めても良いし、分けても良いが、管理用配線とそれ以外の用途の配線を分けるほうが管理の安全性を確保しやすいため、本実施例では配線22と配線21を分けている。本実施例においてプロセッサモジュール12は2つの構成要素モジュール31と組み合わせる事で計算機装置51を構成している。
図3に示すデータ911は、モジュール構成の指示を示し、管理モジュール41へ送られる。データ911は、列9111〜9114から成っており、列9111はモジュール構成要求の番号を示し、複数の要求がある場合にはそれぞれに異なる番号がふられる。列9112は複合型計算機装置01内で行うモジュールの構成を示し、列9113は要求が持つ制約を示す。列9114は構成の種類を示し、現状から構成するほか、モジュールの追加、交換、削除を伴う構成変更も値として持ちうる。管理モジュール41は、データ911を受信すると、処理811を行いデータ912を作成する。処理811は、図1において管理サーバ41が配線22を通してプロセッサモジュール11〜1mと構成要素モジュール31から搭載情報を得る処理である。
実施例2では、複合型計算機装置02においてプロセッサモジュール11〜18を二個以上組み合わせたマルチプロセッサ計算機装置を一つのプロセッサモジュールと同様に扱える場合を示す。図8のプロセッサモジュール11〜18は内部の図示を省略しているが、図1に示すプロセッサモジュール11〜1mでCPU数n=2の場合と同じとする。複合型計算機装置02は複合型計算機装置01の構成に加えて、プロセッサモジュールを物理的または論理的に結合するために信号配線61と信号配線62を有する。マルチプロセッサ計算機装置52はプロセッサモジュール17とプロセッサモジュール18が信号配線62を介して結合したものである。管理モジュール42は、モジュールの構成情報として特にプロセッサモジュール11〜18の結合に関する組み合わせ制約情報である制約表431〜433と優先度情報である推奨表441〜442を持つ。 図9は制約表431、図10は制約表432、図11は制約表433、図12は推奨表441、図13は推奨表442に対応している。
図9に示す表431は列4311〜4319を持ち、8つあるプロセッサモジュール11〜18を組み合わせてマルチプロセッサ計算機装置にするための制約を示したものである。本実施例において、プロセッサモジュール11〜18は複合型計算機装置02における位置情報でもあるため、表431は位置の組み合わせの制約を示したものである。列4311〜4318はそれぞれプロセッサモジュールの有無を表しており、列4319は列4311〜4318までの組み合わせでマルチプロセッサ計算機装置の構成であるSMP(Symmetric Multi Processor)構成の可否を示した組み合わせ制約情報である。
実施例3では、複合型計算機装置03においてプロセッサモジュール11〜18またはマルチプロセッサ計算機装置53〜54に対して拡張I/Oカード用I/Oモジュール32の拡張I/Oカード用スロット3201〜3216を割り当てることが出来る場合を示す。図19のプロセッサモジュール11〜18は内部を省略しているが、図1に示すプロセッサモジュール11〜1mと同じとする。複合型計算機装置03は複合型計算機装置02の構成に加えて、拡張I/Oカード用I/Oモジュール32とその拡張I/Oカードスロット3201〜3216をプロセッサモジュールに割り当てるための配線23が存在する。拡張プロセッサ計算機装置55はプロセッサモジュール11に拡張I/Oカード用スロット3201と3202を割り当てたもので、拡張プロセッサ計算機装置56はプロセッサモジュール12に拡張I/Oカード用スロット3203と3204を割り当てたもので、拡張プロセッサ計算機装置57はマルチプロセッサ計算機装置53に拡張I/Oカード用スロット3205〜3208を割り当てたもので、拡張プロセッサ計算機装置58はマルチプロセッサ計算機装置74に拡張I/Oカード用スロット3209〜3216を割り当てたものである。管理モジュール43はモジュールの構成情報として特にプロセッサモジュールまたはマルチプロセッサ計算機装置と拡張I/Oカード用スロットに関する組み合わせ制約情報を示す制約表451を持つ。
実施例4では、プロセッサモジュール141または142に対してアドインカードを追加可能な場合について示す。複合型計算機装置04はプロセッサモジュール141〜142と配線21〜22と構成要素モジュール31と管理モジュール44とI/Oモジュール71〜73で構成される。プロセッサモジュール141は内部ポート1141〜1142を持つアドインカード1131〜1133を持ち、それ以外の構成は複合型計算機装置01内のプロセッサモジュール11と同じである。プロセッサモジュール142もプロセッサモジュール141と同様の構成であり、二つ目のアドインカードの存在と、一つ目のアドインカードの種類が異なる。アドインカード1131、1133、1233はEthernet(Ethernetは登録商標)用のカードであり、アドインカード1132はFiber Channel(FC)用のカードであり、アドインカード1231はPCI-Express用のカードである。アドインカード付属の入出力ポート1141、1142、1143、1241、1243は共通のインターフェースであり、I/Oモジュール71〜73の内部ポート7121、7122、7221、7222、7321、7322に接続される。I/Oモジュール71は内部ポート7121と7122と、出力ポート7111と7112と、スイッチを持つ。ポート7111と7112はEthernetのポートである。I/Oモジュール72は内部ポート7121と7122と、出力ポート7211と7212と、スイッチを持つ。ポート7211と7212はFCのポートである。I/Oモジュール73は出力ポートとしてポート7311と7312を持つ。ポート7211と7212はEthernetのポートである。I/Oモジュール73はスイッチを持たない点でI/Oモジュール71と異なる。アドインカードとI/Oモジュールの間には制約があり、あるプロセッサモジュールの一番目のアドインカードがEthernetである場合、対応するI/O出力ポートはEthernetである必要があり、それに対応するその他のプロセッサモジュールの一番目のアドインカードはEthernet以外の場合は、I/Oモジュールの出力ポートから出力できない。管理モジュール44は、アドインカードとI/Oモジュールの組み合わせ制約情報として制約表471、優先度情報として推奨表481を持つ。複合型計算機装置04の外部には管理モジュール44に接続された管理サーバ40が存在する。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
11,12,…,18,…,1m,141,142 プロセッサモジュール
1111,1112,…,111m,…,1n1m プロセッサソケット
112,122,…,1m2 BMC
1131,1132,1133,1231,1232 アドインカード
1141,1142,1143,1241,1242 アドインカードのポート
21 モジュール間の配線
22 管理用配線
23 プロセッサモジュールと拡張I/Oカード用I/Oモジュールを結ぶ配線
31 構成要素モジュール
32 拡張I/Oカード用I/Oモジュール
3201,3202,3203,3204,3205,3206,3207,3208,3209,3210,3211,3212,3213,3214,3215,3216 拡張I/Oカード用スロット
40 管理サーバ
41,42,43,44 管理モジュール
411,412,…,41p,431,432,433,451,471,472 組み合わせ制約情報である制約表
4311,4312,4313,4314,4315,4316,4317,4318,4319 制約表431の列
4321,4322 制約表432の列
4331,4332 制約表433の列
4511,4512,4513,4514,4515,4516,4517,4518,4519 制約表451の列
4711,4712 制約表471の列
421,422,…,42q,441,442,481 優先度情報である推奨表
4411,4412,4413,4414,4415 制約表441の列
4421,4422,4423,4424 制約表442の列
51 計算機装置
61,62 信号配線
71,72,73 アドインカード用のI/Oモジュール
7111,7112,7211,7212,7311,7312,7411,7412 アドインカード用のI/Oモジュールの外部ポート
7121,7122,7221,7222,7321,7322,7421,7422 アドインカード用のI/Oモジュールの内部ポート
52,53,54 マルチプロセッサ計算機装置
55,56,57,58 拡張プロセッサ計算機装置
811,812,813,814,821,822,823,824,831,832,833,834,841,842,843,844,845,846,847,851,852,853,854,855,856 フローチャートの処理
911,921,931,941,951 モジュール構成要求情報
9111,9112,9113,9114,9211,9212,9213,9214,9311,9312,9313,9314,9411,9412,9413,9414,9511,9512,9513,9514 モジュール構成要求データの列
912,922,932,942,943,952,953 モジュール搭載情報
9221,9222,9223,9224 モジュール搭載情報922の列
9421,9422,9423,9424,… モジュール搭載情報942の列
9431,9432,9433 モジュール搭載情報943の列
9521,9522,9523,9524,… モジュール搭載情報952の列
9531,9532,9533 モジュール搭載情報953の列
913,923,933,944,954 モジュール構成候補
9131,9132 モジュール構成候補913の列
9231,9232 モジュール構成候補923の列
9331,9332 モジュール構成候補933の列
9441,9442 モジュール構成候補944の列
9541,9542 モジュール構成候補954の列
914,924,945,955 優先度付きモジュール構成候補
9141,9142,9143 優先度付きモジュール構成候補914の列
9241,9242,9243 優先度付きモジュール構成候補924の列
9451,9452,9453 優先度付きモジュール構成候補945の列
9551,9552,9553 優先度付きモジュール構成候補955の列。
Claims (2)
- 1以上のプロセッサ及び前記プロセッサの電源制御・監視を行うプロセッサモジュールコントローラを有する複数のプロセッサモジュールと、
1以上の前記プロセッサモジュールと組み合わせることで計算機装置を構成することができる計算機装置の構成要素となる複数の構成要素モジュールと、
前記プロセッサモジュールと前記構成要素モジュールとに管理用のインターフェースで接続され1以上の前記プロセッサモジュールと1以上の前記構成要素モジュールとの組み合わせを制御して1以上の計算機装置を構成する管理モジュールとを備えた複合型計算機装置において、前記管理モジュールは、
前記プロセッサモジュールの2つ以上を組み合わせて前記構成要素モジュールと合わせてSMPを構成する場合のプロセッサモジュールの搭載位置の組み合わせによるSMP構成の可否の情報、プロセッサモジュールの種類の組み合わせによるSMP構成の可否の情報、及び組み合わせるプロセッサモジュールに搭載されているプロセッサ種類の組み合わせによるSMP構成の可否の情報を含む組み合わせ制約情報を保持しており、
前記プロセッサモジュールの2つ以上と前記構成要素モジュールとを組み合わせてSMPを構成する場合に、前記管理用のインターフェースを介して前記プロセッサモジュール及び前記構成要素モジュールと通信して前記プロセッサモジュール及び前記構成要素モジュールの搭載情報を取得し、当該搭載情報及び前記組み合わせ制約情報から、搭載位置の組み合わせ、プロセッサモジュールの種類の組み合わせ、および搭載されているプロセッサ種類の組み合わせの全てでSMP構成が可であるプロセッサモジュールの組み合わせを抽出してSMPを構成するプロセッサモジュールの組み合わせの候補を示す組み合わせ候補情報を作成する機能を有することを特徴とする複合型計算機装置。 - 1以上のプロセッサ、及び前記プロセッサの制御や電源制御・監視等を行うプロセッサモジュールコントローラを有する複数のプロセッサモジュールと、1以上の前記プロセッサモジュールと組み合わせることで計算機装置を構成することができる計算機装置の構成要素となる複数の構成要素モジュールと、前記プロセッサモジュールと前記構成要素モジュールとに管理用のインターフェースで接続され1以上の前記プロセッサモジュールと1以上の前記構成要素モジュールとの組み合わせを制御して1以上の計算機装置を構成する管理モジュールとを備えた複合型計算機装置における前記管理モジュールによる複合型計算機装置の管理方法において、
モジュール構成要求に応じて、前記管理用のインターフェースを介して前記プロセッサモジュール及び前記構成要素モジュールと通信して前記プロセッサモジュール及び前記構成要素モジュールの搭載情報を取得し、
前記管理モジュールが予め保持した、前記プロセッサモジュールの2つ以上を組み合わせて前記構成要素モジュールと合わせてSMPを構成する場合のプロセッサモジュールの搭載位置の組み合わせによるSMP構成の可否の情報、プロセッサモジュールの種類の組み合わせによるSMP構成の可否の情報、及び組み合わせるプロセッサモジュールに搭載されているプロセッサ種類の組み合わせによるSMP構成の可否の情報を含む組み合わせ制約情報と、前記搭載情報とに基づいて、搭載位置の組み合わせ、プロセッサモジュールの種類の組み合わせ、及び搭載されているプロセッサ種類の組み合わせの全てでSMP構成が可であるプロセッサモジュールの組み合わせを抽出してSMPを構成するプロセッサモジュールの組み合わせの候補を示す組み合わせ候補情報を作成することを特徴とする複合型計算機装置の管理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120486A JP4595645B2 (ja) | 2005-04-19 | 2005-04-19 | 複合型計算機装置および複合型計算機装置の管理方法 |
US11/312,418 US7418587B2 (en) | 2005-04-19 | 2005-12-21 | Compound computer machine and management method of compound computer machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120486A JP4595645B2 (ja) | 2005-04-19 | 2005-04-19 | 複合型計算機装置および複合型計算機装置の管理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006301824A JP2006301824A (ja) | 2006-11-02 |
JP2006301824A5 JP2006301824A5 (ja) | 2008-02-28 |
JP4595645B2 true JP4595645B2 (ja) | 2010-12-08 |
Family
ID=37109924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005120486A Active JP4595645B2 (ja) | 2005-04-19 | 2005-04-19 | 複合型計算機装置および複合型計算機装置の管理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7418587B2 (ja) |
JP (1) | JP4595645B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7843906B1 (en) | 2004-02-13 | 2010-11-30 | Habanero Holdings, Inc. | Storage gateway initiator for fabric-backplane enterprise servers |
US7633955B1 (en) | 2004-02-13 | 2009-12-15 | Habanero Holdings, Inc. | SCSI transport for fabric-backplane enterprise servers |
US8868790B2 (en) | 2004-02-13 | 2014-10-21 | Oracle International Corporation | Processor-memory module performance acceleration in fabric-backplane enterprise servers |
US8713295B2 (en) * | 2004-07-12 | 2014-04-29 | Oracle International Corporation | Fabric-backplane enterprise servers with pluggable I/O sub-system |
US9639347B2 (en) * | 2009-12-21 | 2017-05-02 | International Business Machines Corporation | Updating a firmware package |
JP5901386B2 (ja) * | 2012-03-28 | 2016-04-06 | 三菱電機株式会社 | 集線型通信装置および管理装置 |
JP5954338B2 (ja) * | 2014-01-14 | 2016-07-20 | 横河電機株式会社 | 計装システム及びその保守方法 |
JP5880620B2 (ja) | 2014-05-14 | 2016-03-09 | 日本電気株式会社 | コンピュータ、サーバー、モジュール、コンピュータの制御方法、および、開通制御プログラム |
JP6304772B2 (ja) | 2015-10-26 | 2018-04-04 | Necプラットフォームズ株式会社 | 電子部品、サーバー、カバー部材、および、支持部材 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11316747A (ja) * | 1997-11-04 | 1999-11-16 | Digital Equip Corp <Dec> | 多数のオペレ―ティングシステムインスタンス及びソフトウェア制御式リソ―ス割り当てを伴うマルチプロセッサコンピュ―タア―キテクチャ |
JP2000315197A (ja) * | 1999-03-31 | 2000-11-14 | Internatl Business Mach Corp <Ibm> | 区分システム用の動的構成を備えたpciスロット制御装置 |
JP2003067351A (ja) * | 2001-08-28 | 2003-03-07 | Nec System Technologies Ltd | 分散型コンピュータの構成制御システム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3565767B2 (ja) | 2000-07-19 | 2004-09-15 | トラストガード株式会社 | カートリッジ型サーバユニットおよび該サーバユニット搭載用筐体ならびにサーバ装置 |
US20030069960A1 (en) * | 2001-10-04 | 2003-04-10 | Symons Julie A. | Method for describing and comparing data center physical and logical topologies and device configurations |
US20030232598A1 (en) * | 2002-06-13 | 2003-12-18 | Daniel Aljadeff | Method and apparatus for intrusion management in a wireless network using physical location determination |
US7774441B2 (en) * | 2003-08-05 | 2010-08-10 | Siemens Industry Inc. | System and method for configuring nodes in a network |
JP4555140B2 (ja) * | 2005-04-22 | 2010-09-29 | 株式会社日立製作所 | 複合型計算機装置およびその管理方法 |
-
2005
- 2005-04-19 JP JP2005120486A patent/JP4595645B2/ja active Active
- 2005-12-21 US US11/312,418 patent/US7418587B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11316747A (ja) * | 1997-11-04 | 1999-11-16 | Digital Equip Corp <Dec> | 多数のオペレ―ティングシステムインスタンス及びソフトウェア制御式リソ―ス割り当てを伴うマルチプロセッサコンピュ―タア―キテクチャ |
JP2000315197A (ja) * | 1999-03-31 | 2000-11-14 | Internatl Business Mach Corp <Ibm> | 区分システム用の動的構成を備えたpciスロット制御装置 |
JP2003067351A (ja) * | 2001-08-28 | 2003-03-07 | Nec System Technologies Ltd | 分散型コンピュータの構成制御システム |
Also Published As
Publication number | Publication date |
---|---|
US7418587B2 (en) | 2008-08-26 |
US20060236082A1 (en) | 2006-10-19 |
JP2006301824A (ja) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4595645B2 (ja) | 複合型計算機装置および複合型計算機装置の管理方法 | |
US10824358B2 (en) | Technologies for dynamically managing the reliability of disaggregated resources in a managed node | |
US20070180288A1 (en) | Method, system and program for securing redundancy in parallel computing sytem | |
US9928206B2 (en) | Dedicated LAN interface per IPMI instance on a multiple baseboard management controller (BMC) system with single physical network interface | |
US20070101029A1 (en) | Multiplexed computer peripheral device connection switching interface | |
US9432244B2 (en) | Management device, information processing device and control method that use updated flags to configure network switches | |
US8380967B2 (en) | Electronic device, power-on method for an electronic device, and program | |
US20070234032A1 (en) | System and method for chassis management | |
US7797394B2 (en) | System and method for processing commands in a storage enclosure | |
US7457847B2 (en) | Serial redirection through a service processor | |
CN112463715A (zh) | 一种基于虚拟数据总线的核间通信方法及装置 | |
US20080010364A1 (en) | Blade type computer management system | |
US20060114923A1 (en) | Disaggregated star platform management bus architecture system | |
US20100262957A1 (en) | Network Device and System Thereof | |
US8516102B2 (en) | Computer managing method | |
KR100704300B1 (ko) | 네트워크에 배치된 서버 공유시스템 및 그 운영방법 | |
JP2016167213A (ja) | ブレード装置およびブレード装置管理方法 | |
JP4650278B2 (ja) | 複合型情報プラットフォーム装置および複合型情報プラットフォーム装置の管理方法 | |
CN111953795A (zh) | 在移动应用中节点位置和状态信息查询系统及其查询方法 | |
US20160366024A1 (en) | Method and associated apparatus for managing a storage system | |
KR20080103118A (ko) | 서버 공유에 따른 데이터베이스 안전 관리시스템 | |
US20160204982A1 (en) | System and method of supporting more than 256 sensors by intelligent platform management interface (ipmi) based server management controller | |
JP2009163646A (ja) | パーティション構成方法 | |
JP2007115093A (ja) | 性能情報収集方法及び計算機システム | |
CN118337738A (zh) | 网络数据交换装置、方法、电子设备、存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4595645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |