JP4593835B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4593835B2 JP4593835B2 JP2001203024A JP2001203024A JP4593835B2 JP 4593835 B2 JP4593835 B2 JP 4593835B2 JP 2001203024 A JP2001203024 A JP 2001203024A JP 2001203024 A JP2001203024 A JP 2001203024A JP 4593835 B2 JP4593835 B2 JP 4593835B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- electrode
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、配線基板への実装効率を高め、高密度実装を可能にし、信頼性の高い基板実装を実現できるチップサイズの半導体装置およびその製造方法に関するものであり、特に半導体ウェハーレベルで製造し、かつ信頼性の高い半導体装置構造を実現できる半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、携帯機器の軽量小型化、高密度化にともない、リード端子を外部電極として有した半導体パッケージの高密度実装化が進む中、より高密度実装を図るため、チップ状の半導体装置を電子機器の配線基板等に実装する技術が開発されている。
【0003】
以下、従来の半導体装置について図面を参照しながら説明する。
【0004】
図5は従来の半導体装置を示す図であり、図5(a)は構成斜視図であり、図5(b)は図5(a)のA−A1箇所の断面図である。
【0005】
図5に示すように従来の半導体装置は、一主面上の周辺領域に内部の半導体集積回路素子と接続した複数の電極パッド1を有した半導体チップ2と、各電極パッド1を除く半導体チップ2の主面領域上に形成された絶縁性の低弾性樹脂よりなる絶縁層3と、半導体チップ2の主面内であって、形成された絶縁層3上に各電極パッド1と接続した金属導体よりなる配線層4により再配線接続で2次元配置された複数のコンタクトパッド5と、それらコンタクトパッド4を除く半導体チップ2の主面上に形成され、電極パッド1,配線層4を保護したソルダーレジストなどの絶縁性樹脂層6と、コンタクトパッド5上に各々設けられた半田ボールなどの突起電極7より構成されている。
【0006】
次に従来の半導体装置の製造方法について、図6,図7を参照して説明する。図6,図7は従来の半導体装置の製造方法を示す主要工程ごとの断面図である。
【0007】
まず図6(a)に示すように、一主面上の周辺部に複数の電極パッド1が形成され、半導体集積回路素子が形成された半導体チップ2をその面内に複数個形成された半導体ウェハー8を用意する。
【0008】
次に図6(b)に示すように、用意した半導体ウェハー8内の各半導体チップ2の主面上であって、周辺の複数の電極パッド1を除く主面領域を覆うように絶縁性の低弾性材料により絶縁層3を形成する。
【0009】
次に図6(c)に示すように、半導体ウェハー8の各半導体チップ2の主面上において、一端を電極パッド1と接続させ、他端を形成した絶縁層3上に延在させ、2次元配置でコンタクトパッド5を構成する配線層4を形成する。
【0010】
次に図6(d)に示すように、半導体ウェハー8の各半導体チップ2の主面上の略全面であって、形成したコンタクトパッド5を除いて配線層4、電極パッド1を絶縁性樹脂で被覆して絶縁性樹脂層6を形成する。
【0011】
次に図7(a)に示すように、半導体ウェハー8の各半導体チップ2上のコンタクトパッド5上に導電性材料により突起電極7を形成する。
【0012】
次に図7(b)に示すように、半導体ウェハー8の各半導体チップ2間のダイシングスクライヴライン9に対して、ウェハー上方側から回転ブレード10により絶縁性樹脂層6とともに切断して、個々の半導体装置を得る。
【0013】
次に図7(c)には、半導体ウェハーから個片に分離した半導体装置を示し、構成は図5に示した構成と同様である。
【0014】
以上のような各工程により、基板実装に適したチップ状で高密度タイプの半導体装置を製造できるものである。
【0015】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置においては、小型の半導体装置を実現できるものの、近年要求されるさらなる高密度化,高集積度化、かつ多機能化には限界があり、ウェハーレベルパッケージの構造改革が必要であった。
【0016】
また高密度化,高集積度化,多機能化のために、複数の半導体チップをそれらチップどうしを積層させて構成するスタック型の半導体装置が開発されているが、半導体装置自体の信頼性などの構造的な問題、製造過程での問題が顕在化し、また量産レベルでより高効率を実現するための工法の確立には、ウェハーレベル工法での多工数などの問題を有しているのが実状であった。
【0017】
本発明は前記従来の課題の解決とともに、近年の高密度パッケージ技術の要望に応えるものであり、半導体ウェハーレベルで高密度半導体装置を製造するに際し、より高効率で製造が可能で、また微細配線加工、配線の信頼性を高めた信頼性の高い半導体装置およびその製造方法を提供することを目的とする。
【0018】
前記従来の課題を解決するために本発明の半導体装置は、表面に少なくとも第1の電極パッドと第2の電極パッドが形成された第1の半導体チップと、前記第1の半導体チップの表面にフリップチップで前記第2の電極パッドと接続して搭載された第2の半導体チップと、前記第1の半導体チップの前記第1の電極パッド上に設けられた突起電極と、前記第1の半導体チップの表面を覆い、少なくとも前記第1の半導体チップと前記第2の半導体チップとの間隙を封止した樹脂とよりなる半導体装置であって、前記第2の半導体チップの裏面の面と前記突起電極の表面の面とが略同一面に構成され、前記第2の半導体チップの裏面上には絶縁薄膜が形成されている半導体装置である。
【0019】
そして具体的には、その一端が前記突起電極と接続し、他端が前記第2の半導体チップの裏面に延在した配線を有するとともに、前記絶縁薄膜は、前記配線の一部を開口させて前記第1の半導体チップおよび第2の半導体チップの裏面を覆ったレジストである半導体装置である。
【0020】
また、レジストから開口した配線上に外部端子として突起電極が設けられている半導体装置である。
【0021】
前記構成の通り、本発明の半導体装置は、第1の半導体チップ上に第2の半導体チップがフリップチップ実装された高密度パッケージであり、第2の半導体チップの裏面の面と突起電極の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置である。特に第2の半導体チップの裏面上に再配線により電極を引き回して構成した際、上部が研削された突起電極面と再配線する面、すなわち第2の半導体チップの裏面とが略同一面であるため、配線の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。さらに第1の半導体チップの第1の電極パッド上に設けられた電極は突起電極であり、体積的、面積的に大きな容量を有する電極であるため、信号の入出力が高速となり、高速動作の半導体装置を実現できるものである。
【0022】
本発明の半導体装置の製造方法は、その表面に少なくとも第1の電極パッドと第2の電極パッドが形成された第1の半導体チップがその面内に複数個形成された半導体ウェハーを用意する第1工程と、前記半導体ウェハー上の前記第1の半導体チップの第1の電極パッドに接続させて突起電極を形成する第2工程と、前記半導体ウェハー上の前記第1の半導体チップの表面上に第2の半導体チップをその表面側を対向させて搭載する第3工程と、前記半導体ウェハー上を樹脂で封止する第4工程と、
前記半導体ウェハー上の前記第2の半導体チップの裏面側から、前記突起電極の上部および前記第2の半導体チップの裏面を研削し、前記突起電極の表面と前記第2の半導体チップの裏面とを略同一面に形成する第5工程と、
少なくとも前記第2の半導体チップの裏面上に絶縁薄膜を形成する第6の工程と、
よりなる半導体装置の製造方法である。
【0023】
そして具体的には、第3工程では、第1の半導体チップの面積よりも小さい第2の半導体チップを搭載する半導体装置の製造方法である。
【0024】
また、第3工程では、第1の半導体チップの第2の電極パッドと第2の半導体チップの電極パッドとを接続させてフリップチップ接続して搭載する半導体装置の製造方法である。
【0025】
また、第4工程では、少なくとも半導体ウェハー内の第1の半導体チップと第2の半導体チップとの間隙、半導体ウェハー上の突起電極を覆うように封止する半導体装置の製造方法である。
【0026】
第5工程と第6工程との間に、その一端を半導体ウェハー上の突起電極に接続させ、他端を第2の半導体チップの裏面に延在させた配線を形成する工程を有する半導体装置の製造方法である。
【0027】
また、第6工程の後、第7工程として、半導体ウェハー上の第2の半導体チップの裏面に延在した配線上に外部端子として突起電極を形成する工程を有する半導体装置の製造方法である。
【0028】
また、第5工程と第6工程との間に、その一端を半導体ウェハー上の突起電極に接続させ、他端を第2の半導体チップの裏面に延在させた配線を形成し、前記第6の工程は、前記形成した配線の一部を開口させ、前記半導体ウェハー上をレジストで封止する工程である半導体装置の製造方法である。
【0029】
第6工程の後、第7工程として、半導体ウェハー上の第2の半導体チップの裏面に延在した配線上のレジストから開口した配線上に突起電極を形成する工程を有する半導体装置の製造方法である。
【0030】
また、第6工程の以降、最終工程では半導体ウェハー内の第1の半導体チップの各単位に分割して半導体装置を得る工程を有する半導体装置の製造方法である。
【0031】
さらに、半導体ウェハー上の第1の半導体チップの第1の電極パッドに接続させて突起電極を形成する第2工程では、第3工程で搭載する第2の半導体チップの裏面よりも高い高さの突起電極を形成する半導体装置の製造方法である。
【0032】
前記構成の通り、本発明の半導体装置の製造方法は、第1の半導体チップが形成された半導体ウェハー上に体積的、面積的に他の内部電極よりも大きいボール状の突起電極を形成し、そのウェハー上に第2の半導体チップを搭載し、ウェハー表面を樹脂で被覆した後に表面側から研削を行うことにより、突起電極の頭頂部と第2の半導体チップの裏面を同一面にして露出させることができ、半導体ウェハーレベルで高密度半導体装置を製造するに際し、より高効率で製造が可能で、また微細配線加工、配線の信頼性を高めた信頼性の高い半導体装置の製造方法を実現できるものである。さらに高い高さの突起電極を形成することにより、第2の半導体チップの裏面側から研削し、第2の半導体チップの裏面と突起電極の頭頂部を面出しすることが可能になり、高い突起電極の高さを調整して積層チップ構造を実現できるものである。
【0033】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の一実施形態について、図面を参照しながら説明する。
【0034】
まず本実施形態の半導体装置について説明する。
【0035】
図1は本実施形態の半導体装置を示す図である。図1において、図1(a)は構成斜視図であり、図1(b)は図1(a)でのB−B1箇所の断面図である。
【0036】
図1に示すように、本実施形態の半導体装置としては、リアルチップサイズパッケージ(RCSP)型の半導体装置であって、2つの半導体チップより構成されたチップ積層型のRCSP型半導体装置である。その構成としては、表面に少なくとも第1の電極パッド11と第2の電極パッド12が形成された第1の半導体チップ13と、その第1の半導体チップ13の表面にフリップチップ実装、すなわち表面側を第1の半導体チップ13の表面側に対向され、第2の電極パッド12と電極パッド14で接続して搭載された第2の半導体チップ15と、第1の半導体チップ13の第1の電極パッド11上に設けられた半円形状のポール状(円柱もしくは角柱)の金(Au)または銅(Cu)材よりなるボール電極16と、第1の半導体チップ13の表面を覆い、少なくとも第1の半導体チップ13と第2の半導体チップ15との間隙を封止した樹脂17とよりなる半導体装置であって、第2の半導体チップ15の裏面は研削により50〜100[μm]程度の好ましくは70[μm]まで薄厚加工されているとともに、ボール電極16の上部表面も研削されて半円状に形成され、第2の半導体チップ15の裏面の面とボール電極16の表面の面とが略同一面に構成されている半導体装置である。そして一端が第1の半導体チップ13上のボール電極16と接続し、他端が第2の半導体チップ15の裏面に延在した配線18を有するとともに、それら配線18の一部を開口させて第1の半導体チップ13および第2の半導体チップ15の裏面を覆ったソルダーレジストなどのレジスト樹脂19を有した半導体装置であり、レジスト樹脂19から開口した配線18上にボール電極20が設けられ、外部電極としてエリア配置を採用した2チップ積層の高密度配線型の半導体装置である。なお、本実施形態では図示していないが、第2の半導体チップ15の裏面上には絶縁薄膜が形成されているものである。
【0037】
そして本実施形態の半導体装置では、必要に応じて配線18によりボール電極16の頭頂部と接続して再配線することにより、外部電極をエリア配置できるものであるが、ボール電極16の頭頂部に直接、ボール電極20などの外部電極要素を付設して、外部電極がペリフェラルタイプの半導体装置を構成してもよい。
【0038】
また本実施形態の半導体装置は、第1の半導体チップ13上に第2の半導体チップ15がフリップチップ実装された高密度パッケージであり、第2の半導体チップ15の裏面の面とボール電極16の表面の面とが略同一面に構成されているため、段差部が少ないために構造上の信頼性も高い半導体装置である。特に第2の半導体チップ15の裏面上に再配線により電極を引き回して構成した際、ボール電極16の面と再配線する面、すなわち第2の半導体チップ15の裏面とが略同一面であるため、配線18の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。
【0039】
また、本実施形態において、樹脂17は低弾性体樹脂であり、弾性率(ヤング率)として10〜2000[kg/mm2]の範囲にあることが好ましく、さらに10〜1000[kg/mm2]の範囲にあることがより好ましい。また、樹脂17の線膨張率は5〜200[ppm/℃]の範囲にあることが好ましく、さらに10〜100[ppm/℃]の範囲にあることがより好ましい。例えばエステル結合型ポリイミドやアクリレート系エポキシ等のポリマーでよく、低弾性率を有し、絶縁性であればよい。またその厚みとしては、1〜100[μm]であり、好ましくは30[μm]である。さらに本実施形態の半導体装置において、樹脂17としては弾性を有する樹脂の他、基板実装の際の実装方法如何によっては、5[μm]厚以上のポリイミドなどの絶縁性樹脂でもよい。
【0040】
また、図1に示したように樹脂17、レジスト樹脂19の端面部は、断面形状において第1の半導体チップ13の端面と同一面に露出しているが、同一面に露出させずとも、第1の半導体チップ13の端部のスクライブライン端を露出させて樹脂、レジスト樹脂の端面部が露出するように構成してもよい。この場合、樹脂17層と第1の半導体チップ13との剥離を防止できる構造となる。
【0041】
また本実施形態では、ボール電極20としては半田ボールを採用しているが、金属材料によるバンプ状の突起電極でもよい。
【0042】
そして、半導体チップ上に二次元的に外部電極となる配線18が配置されているので、狭い面積に多数の外部電極を設けることが可能となるとともに、パターン形成可能な配線により電極パッドと配線とを接続することができる構造である。したがって、小型で薄型の半導体装置であり、かつ多ピン化に対応できる半導体装置である。しかも微細加工に適し、多ピン化に対応できる半導体装置である。
【0043】
さらに、配線18上に半田ボールなどのボール電極20が設けられ、実装配線基板に半導体装置を搭載する工程が極めて簡易かつ迅速に行なうことができる構造となっているが、その際にも、樹脂17により、大きな熱容量を有する半田ボールから発生する熱応力を吸収できる。
【0044】
以上の通り、本実施形態の半導体装置は、第1の半導体チップ13上に第2の半導体チップ15がフリップチップ実装された高密度パッケージであり、第2の半導体チップ15の裏面の面とボール電極16の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置である。特に第2の半導体チップ15の裏面上に再配線により電極を引き回して構成した際、ボール電極16の面と再配線する面、すなわち第2の半導体チップ15の裏面とが略同一面であるため、配線18の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。また第1の半導体チップ13の第1の電極パッド11上に設けられた電極はボール電極16であり、体積的、面積的に大きな容量を有する電極であるため、信号の入出力が高速となり、高速動作の半導体装置を実現できるものである。
【0045】
次に本実施形態の半導体装置の製造方法について説明する。
【0046】
図2,図3,図4は本実施形態の半導体装置の製造方法を示す主要工程ごとの部分的な断面図である。
【0047】
本実施形態の半導体装置の製造方法は、半導体ウェハーレベルで半導体装置(半導体パッケージ)を製造する工法であり、信頼性の高いリアルチップサイズパッケージの製造方法である。
【0048】
まず図2(a)に示すように、表面に少なくとも第1の電極パッド11と第2の電極パッド12が形成された第1の半導体チップ13がその面内に複数個形成された半導体ウェハー21を用意する。
【0049】
次に図2(b)に示すように、用意した半導体ウェハー21上の第1の半導体チップ13の第1の電極パッド11に接続させて半田、金(Au)または銅(Cu)材よりなるボール状のボール電極16を形成する。ここでは半田よりなるボール形状に加工したボール電極を搭載することにより300[μm]程度の高さのボール電極を形成する。このボール電極16の形成はメッキ法による成長形成とは異なり、100[μm]超の満足する高さを得るには十分である。また、半導体ウェハー上の第1の半導体チップ13の第1の電極パッド11に接続させてボール電極16を形成する際、この後の工程で搭載する第2の半導体チップの裏面よりも高い高さでボール電極16を形成するものである。
【0050】
次に図2(c)に示すように、半導体ウェハー21上の第1の半導体チップ13の表面上に第2の半導体チップ15をその表面側を対向させて搭載する。図中、第2の半導体チップ15の裏面とボール電極16の頭頂部面とは段差があり、ボール電極16の面が高く、第2の半導体チップ15の裏面の方が下方に位置しているものである。またここでは、第1の半導体チップ13の面積よりも小さい第2の半導体チップ15を搭載するものであり、搭載方法としては、第1の半導体チップ13の第2の電極パッド12と第2の半導体チップ15の電極パッド14とを接続させてフリップチップ接続して搭載するものである。したがって、第1の半導体チップ13の第2の電極パッド12、もしくは第2の半導体チップ15の電極パッド14上にバンプを予め形成してフリップチップ実装してもよい。
【0051】
次に図2(d)に示すように、半導体ウェハー21の上面(表面)側を樹脂17で全面的に一括封止する。樹脂17で封止する領域としては、少なくとも半導体ウェハー21内の第1の半導体チップ13と第2の半導体チップ15との間隙を充填し、さらにボール電極16の頭頂部を覆い、また第2の半導体チップ15の裏面近傍までの厚み程度で封止する。そしてこの工程では基本的には全面一括封止であるため、量産に適している。また、トランスファーモールドによりウェハー全面を一括封止するが、各半導体チップ間を区切るスクライブラインを開口させて樹脂17で封止してもよい。スクライブラインを開口させて樹脂17で封止することにより、後工程でダイシングする際、樹脂17と半導体チップ(第1の半導体チップ13)との間の剥離を防止し、信頼性低下を防止できる。この場合は、感光性を有する絶縁性の低弾性の樹脂材料を所望の厚みで塗布して乾燥することにより樹脂層を形成し、乾燥された樹脂層に対して露光と現像とを順次行って、スクライブラインの部分を開口させて樹脂を形成する。感光性を有する樹脂材料としては、例えばエステル結合型ポリイミドやアクリレート系エポキシ等のポリマーでよく、低弾性率を有し、絶縁性であればよい。また、感光性を有する樹脂材料は液状材料を乾燥させて形成する必要はなくフィルム状に予め形成された材料を用いても構わない。その場合には、フィルム状の樹脂材料を半導体ウェハー上に貼りあわせ、露光、現像することで樹脂材料に開口部を形成することができ、半導体ウェハー上の必要箇所を露出させることができる。さらに、感光性を有さない樹脂材料の場合は、レーザーやプラズマによる機械的な加工もしくはエッチングなどの化学的加工により、半導体ウェハー上の必要箇所を露出させることができる。
【0052】
次に図3(a)に示すように、半導体ウェハー21上の第2の半導体チップ15の裏面側から、ボール電極16の上部およびその第2の半導体チップ15の裏面を樹脂17とともに研削し、ボール電極16の表面(頭頂部)と第2の半導体チップ15の裏面とを略同一面に形成する。ここでは通常使用する半導体ウェハーの裏面を研削するバックグラインダーを用いて第2の半導体チップ15の裏面側から研削し、第2の半導体チップ15の厚みを薄厚加工するとともに、ボール電極16も研削して断面形状で半円形状とし、両者面を同一面に加工する。薄厚加工する厚みとしては、50〜100[μm]程度の好ましくは70[μm]厚まで第2の半導体チップ15の厚みを研削することにより、ボール電極16の頭頂部の面も整合され、ボール電極16の表面(頭頂部)と第2の半導体チップ15の裏面とが同一面に形成される。なお第2の半導体チップ15の厚みとしては、最終の第1の半導体チップ13の厚みとの応力バランスを考慮して設定するものである。本実施形態では第1の半導体チップ13厚(半導体ウェハー21厚)は200[μm]に設定している。
【0053】
本実施形態では、ボール電極16の高さを確保しつつ、第2の半導体チップ15の裏面側から研削することにより、第2の半導体チップ15の裏面とボール電極16の頭頂部を面出しすることが可能になり、第2の半導体チップ15の高さに整合させて積層チップ構造を実現できるものである。
【0054】
以上の工程により、第1の半導体チップ13上に第2の半導体チップ15が積層搭載され、ボール電極16の頭頂部が露出し、表面領域が樹脂17で被覆封止された構造が実現するが、この段階で個々の第1の半導体チップ13単位にダイシングして分割することにより、半導体装置を形成することができる。この段階で形成した半導体装置は、ボール電極16の頭頂部が露出し、その配置はペリフェラル配置であるチップサイズの半導体装置であり、ボール電極16上にさらに外部端子としてのボール電極(半田ボール)を付設することにより、基板実装に適した構造を実現することができる。
【0055】
次に、前工程に続いて、エリアアレイタイプの半導体装置を形成する工程を説明する。
【0056】
図3(b)に示すように、その一端を半導体ウェハー21上の半円状のボール電極16の表面に接続させ、他端を第2の半導体チップ15の裏面に延在させた配線18を形成し、再配線を行う。この場合、エリアアレイを構成するよう、配線18を所望に応じて引き回すものである。
【0057】
具体的には、まず半導体ウェハー21上の第2の半導体チップ15の裏面、ボール電極16において、真空蒸着法、スパッタリング法、CVD法又は無電解めっき法によって例えば厚みが0.2[μm]程度のチタン(Ti)膜とその上に形成された厚みが0.5[μm]程度の銅(Cu)膜からなる薄膜金属層を形成する。そして形成した薄膜金属層上にネガ型感光性レジストを塗布し、仕上げ製品の所望のパターン部以外を硬化し、反応部を除去することでメッキレジスト膜を形成する。ここではメッキレジスト膜を形成する際にネガ型感光性レジストを用いたが、ポジ型感光性レジストを用いてもよいことは言うまでもない。そして電解めっき法により、メッキレジスト膜が形成された箇所以外の薄膜金属層の上に、例えばCu膜からなる厚膜金属層を例えば20[μm]程度の厚みで選択的に形成する。そして厚膜金属層の形成後、メッキレジスト膜を溶融除去する。そして薄膜金属層と厚膜金属層とを溶融することのできるエッチング液、例えばCu膜に対しては塩化第二銅溶液で、Ti膜に対してはEDTA溶液で全面エッチングすると、厚膜金属層よりも層厚が薄い薄膜金属層が先行して除去される。この工程によって、第2の半導体チップ15の裏面に延在し、ボール電極16と接続した配線18を形成することができる。
【0058】
なお、薄膜金属層や厚膜金属層を構成する材料としてCuを使用したが、これに代えてCr、W、Ti/Cu、Ni等を使用してもよい。また、薄膜金属層と厚膜金属層とをそれぞれ異なる金属材料により構成しておき、最終的なエッチング工程では薄膜金属層のみを選択的にエッチングするエッチャントを用いてもよい。
【0059】
次に図3(c)に示すように、形成した配線18の一部をボール電極付設領域(コンタクトパッド)として開口させ、半導体ウェハー21上をソルダーレジストなどのレジスト樹脂19で封止する。
【0060】
具体的には、感光性のソルダーレジスト膜(絶縁性樹脂)を塗布した後に、フォトリソグラフィー技術を使用して、開口したい配線18の部分、および必要に応じて半導体ウェハー21の各半導体チップ間のダイシングスクライブラインが露出するようにしてソルダーレジスト膜を形成する。このソルダーレジスト膜によって、配線18などが実装時の溶融した半田から保護される。
【0061】
次に図3(d)に示すように、半導体ウェハー21上の第2の半導体チップ15の裏面に延在した配線18上のレジスト樹脂19から開口した配線18上に外部端子としてのボール電極20を形成する。ここではボール電極20として半田ボールを付設する。
【0062】
具体的には、半田、半田めっきされた銅、ニッケル等からなる金属製のボール電極20をレジスト樹脂から開口して露出した配線18上に載置して、ボール電極20と配線18とを溶融接合させるものである。
【0063】
次に図4(a)に示すように、最終工程では半導体ウェハー21内の第1の半導体チップ13の各単位にスクライブラインで分割して半導体装置を得る。ここでは半導体ウェハー21の各第1の半導体チップ13間のダイシングスクライヴラインに対して、回転ブレード22による切断で個々の半導体チップ単位に分割する。
【0064】
ここで図4(a)では樹脂17とともに半導体ウェハーを切断分割する状態を示しているが、半導体ウェハーのダイシングスクライブライン上に樹脂、レジスト樹脂を存在させていない場合、個片化の際のブレード切断では、樹脂、レジスト樹脂に対しては切断時の衝撃、外圧が印加されず、半導体ウェハーと樹脂との間に剥離が発生するのを防止できるものである。
【0065】
そして図4(b)に示すように、半導体ウェハーから個片化することにより、図1に示した構造同様、2つの半導体チップより構成されたチップ積層型のRCSP型半導体装置を製造できるものである。また図4(c)に示すように、第1の半導体チップ13の裏面側を研削により薄厚にしてもよい。この第1の半導体チップ13、第2の半導体チップ15の厚みは、各チップ面積,形状、樹脂厚によるチップの反り、またはフリップチップ接続部分に印加される応力などの影響を考慮して設定することにより、より信頼性が高く、また基板実装時の信頼性も高い半導体装置を実現することができる。
【0066】
以上、本実施形態の半導体装置は、第1の半導体チップ上に第2の半導体チップがフリップチップ実装された高密度パッケージであり、第2の半導体チップの裏面の面と突起電極の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置である。特に第2の半導体チップの裏面上に再配線により電極を引き回して構成した際、突起電極面と再配線する面、すなわち第2の半導体チップの裏面とが略同一面であるため、配線の断線を防止し、信頼性の高い高密度配線型の半導体装置を実現できるものである。また本実施形態の半導体装置の製造方法は、第1の半導体チップが形成された半導体ウェハーにポール状の突起電極を形成し、そのウェハー上に第2の半導体チップを搭載し、ウェハー表面を樹脂で被覆した後に表面側から研削を行うことにより、突起電極の頭頂部と第2の半導体チップの裏面を同一面にして露出させることができ、半導体ウェハーレベルで高密度半導体装置を製造するに際し、より高効率で製造が可能で、また微細配線加工、配線の信頼性を高めた信頼性の高い半導体装置の製造方法を実現できるものである。特にウェハー状態で一括的な処理を採用しているため、量産的な優れた製造工法である。
【0067】
【発明の効果】
以上、実施形態で詳細に説明した通り、本発明の半導体装置は、チップ積層型の高密度パッケージであり、第2の半導体チップの裏面の面とボール電極の表面の面とが略同一面に構成されているため、構造上の信頼性も高い半導体装置を実現できる。さらに第1の半導体チップの第1の電極パッド上に設けられた電極はボール電極であり、体積的、面積的に大きな容量を有する電極であるため、信号の入出力が高速となり、高速動作の半導体装置を実現できるものである。
【0068】
また本発明の半導体装置の製造方法は、半導体ウェハーレベルで半導体装置(半導体パッケージ)を製造する優れた工法であり、量産性に適し、信頼性の高いリアルチップサイズパッケージ型の半導体装置の製造方法を実現できる。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体装置を示す図
【図2】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図3】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図4】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図5】従来の半導体装置を示す図
【図6】従来の半導体装置の製造方法を示す断面図
【図7】従来の半導体装置の製造方法を示す断面図
【符号の説明】
1 電極パッド
2 半導体チップ
3 絶縁層
4 配線層
5 コンタクトパッド
6 絶縁性樹脂層
7 突起電極
8 半導体ウェハー
9 ダイシングスクライヴライン
10 回転ブレード
11 第1の電極パッド
12 第2の電極パッド
13 第1の半導体チップ
14 電極パッド
15 第2の半導体チップ
16 ボール電極
17 樹脂
18 配線
19 レジスト樹脂
20 ボール電極
21 半導体ウェハー
22 回転ブレード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip-sized semiconductor device capable of improving mounting efficiency on a wiring board, enabling high-density mounting, and realizing highly reliable board mounting, and a method for manufacturing the same. In addition, the present invention relates to a semiconductor device capable of realizing a highly reliable semiconductor device structure and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, with the trend toward lighter, smaller and higher density portable devices, semiconductor packages having lead terminals as external electrodes are being mounted with higher density. A technology for mounting on a wiring board or the like has been developed.
[0003]
Hereinafter, a conventional semiconductor device will be described with reference to the drawings.
[0004]
FIG. 5 is a view showing a conventional semiconductor device, FIG. 5 (a) is a structural perspective view, and FIG. 5 (b) is a cross-sectional view taken along line AA1 of FIG. 5 (a).
[0005]
As shown in FIG. 5, a conventional semiconductor device includes a
[0006]
Next, a conventional method for manufacturing a semiconductor device will be described with reference to FIGS. 6 and 7 are cross-sectional views for each main process showing a conventional method of manufacturing a semiconductor device.
[0007]
First, as shown in FIG. 6A, a semiconductor in which a plurality of
[0008]
Next, as shown in FIG. 6B, the insulating surface is formed on the main surface of each
[0009]
Next, as shown in FIG. 6C, on the main surface of each
[0010]
Next, as shown in FIG. 6D, the
[0011]
Next, as shown in FIG. 7A, the
[0012]
Next, as shown in FIG. 7B, the dicing scribe line 9 between the
[0013]
Next, FIG. 7C shows a semiconductor device separated from the semiconductor wafer into pieces, and the configuration is the same as the configuration shown in FIG.
[0014]
Through the above-described steps, a chip-like high-density type semiconductor device suitable for substrate mounting can be manufactured.
[0015]
[Problems to be solved by the invention]
However, although the conventional semiconductor device can realize a small-sized semiconductor device, there is a limit to the higher density, higher integration, and multi-functionality required in recent years. It was necessary.
[0016]
In addition, for the purpose of higher density, higher integration, and multi-functionality, a stack type semiconductor device in which a plurality of semiconductor chips are stacked together has been developed. The reliability of the semiconductor device itself, etc. The problem of structural problems and manufacturing process has become obvious, and the establishment of a construction method to achieve higher efficiency at the mass production level has problems such as the number of man-hours in the wafer level construction method. It was real.
[0017]
The present invention solves the above-mentioned conventional problems and responds to the recent demand for high-density package technology. When manufacturing a high-density semiconductor device at a semiconductor wafer level, it can be manufactured with higher efficiency, and fine wiring It is an object of the present invention to provide a highly reliable semiconductor device with improved processing and wiring reliability and a method for manufacturing the same.
[0018]
In order to solve the conventional problems, a semiconductor device according to the present invention includes a first semiconductor chip having at least a first electrode pad and a second electrode pad formed on a surface thereof, and a surface of the first semiconductor chip. A second semiconductor chip mounted in a flip chip connected to the second electrode pad; and provided on the first electrode pad of the first semiconductor chipProtrusionAn electrode, covering the surface of the first semiconductor chip, and at least the first semiconductor chip;SaidA semiconductor device comprising a resin sealing a gap with a second semiconductor chip, wherein the back surface of the second semiconductor chip and the surfaceProtrusionThe surface of the electrode surface is almost flush with the surface.An insulating thin film is formed on the back surface of the second semiconductor chip.It is a semiconductor device.
[0019]
And specifically, one endProtrusionConnect the electrode, the other endSaidHaving wiring extending on the back surface of the second semiconductor chip;The insulating thin film isA resist in which a part of the wiring is opened to cover the back surfaces of the first semiconductor chip and the second semiconductor chipIsIt is a semiconductor device.
[0020]
Also, as an external terminal on the wiring opened from the resistProtrusionA semiconductor device provided with an electrode.
[0021]
As described above, the semiconductor device of the present invention is a high-density package in which the second semiconductor chip is flip-chip mounted on the first semiconductor chip, and the back surface of the second semiconductor chipProtrusionSince the surface of the electrode is substantially the same surface, the semiconductor device has high structural reliability. Especially when the electrode was routed by rewiring on the back surface of the second semiconductor chip, the upper part was ground.ProtrusionSince the electrode surface and the rewiring surface, that is, the back surface of the second semiconductor chip are substantially the same surface, the disconnection of the wiring can be prevented and a highly reliable high-density wiring type semiconductor device can be realized. Furthermore, the electrode provided on the first electrode pad of the first semiconductor chip isProtrusionSince the electrode is an electrode having a large capacity in terms of volume and area, input / output of signals is performed at high speed, and a semiconductor device operating at high speed can be realized.
[0022]
According to a method of manufacturing a semiconductor device of the present invention, a semiconductor wafer is prepared in which a plurality of first semiconductor chips each having at least a first electrode pad and a second electrode pad formed on a surface thereof are formed on the surface. And connecting to the first electrode pad of the first semiconductor chip on the semiconductor wafer.ProtrusionA second step of forming electrodes, a third step of mounting the second semiconductor chip on the surface of the first semiconductor chip on the semiconductor wafer with the surface side facing each other, and a resin on the semiconductor wafer. A fourth step of sealing with,
From the back surface side of the second semiconductor chip on the semiconductor wafer,ProtrusionGrinding the upper part of the electrode and the back surface of the second semiconductor chip,ProtrusionA fifth step of forming the surface of the electrode and the back surface of the second semiconductor chip in substantially the same plane;
A sixth step of forming an insulating thin film on at least the back surface of the second semiconductor chip;
A method for manufacturing a semiconductor device.
[0023]
Specifically, the third step is a method of manufacturing a semiconductor device in which a second semiconductor chip smaller than the area of the first semiconductor chip is mounted.
[0024]
The third step is a method for manufacturing a semiconductor device in which the second electrode pad of the first semiconductor chip and the electrode pad of the second semiconductor chip are connected and flip-chip connected for mounting.
[0025]
The fourth step is a method of manufacturing a semiconductor device that seals so as to cover at least the gap between the first semiconductor chip and the second semiconductor chip in the semiconductor wafer and the protruding electrode on the semiconductor wafer.
[0026]
5th processWhenThe sixth stepBetween, One end of it on the semiconductor waferProtrusionIt is a method for manufacturing a semiconductor device including a step of forming a wiring connected to an electrode and having the other end extended to the back surface of a second semiconductor chip.
[0027]
After the sixth step, as a seventh step, as an external terminal on the wiring extending on the back surface of the second semiconductor chip on the semiconductor waferProtrusionIt is a manufacturing method of a semiconductor device which has the process of forming an electrode.
[0028]
The fifth stepWhenThe sixth stepBetween, Forming a wiring with one end connected to the protruding electrode on the semiconductor wafer and the other end extended to the back surface of the second semiconductor chipShi,The sixth step includesA step of opening a part of the formed wiring and sealing the semiconductor wafer with a resistIsA method for manufacturing a semiconductor device.
[0029]
After the sixth step, as a seventh step, on the wiring opened from the resist on the wiring extending on the back surface of the second semiconductor chip on the semiconductor waferProtrusionIt is a manufacturing method of a semiconductor device which has the process of forming an electrode.
[0030]
The second6After the step, the semiconductor device manufacturing method includes a step of obtaining a semiconductor device by dividing the first semiconductor chip in the semiconductor wafer into units in a final step.
[0031]
Furthermore, it is connected to the first electrode pad of the first semiconductor chip on the semiconductor wafer.ProtrusionIn the second step of forming the electrodes, the height is higher than the back surface of the second semiconductor chip mounted in the third step.ProtrusionIt is a manufacturing method of a semiconductor device which forms an electrode.
[0032]
As described above, the method for manufacturing a semiconductor device of the present invention has a ball-like shape that is larger in volume and area than the other internal electrodes on the semiconductor wafer on which the first semiconductor chip is formed.ProtrusionBy forming an electrode, mounting a second semiconductor chip on the wafer, and coating the wafer surface with a resin and then grinding from the surface side,ProtrusionThe top of the electrode and the back surface of the second semiconductor chip can be exposed in the same plane, and when manufacturing a high-density semiconductor device at the semiconductor wafer level, it can be manufactured with higher efficiency, and fine wiring processing, It is possible to realize a manufacturing method of a highly reliable semiconductor device with improved wiring reliability. MoreInHigh heightProtrusionBy forming an electrode, grinding from the back side of the second semiconductor chip,ProtrusionIt is possible to chamfer the top of the electrode, which is highProtrusionA laminated chip structure can be realized by adjusting the height of the electrodes.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of a semiconductor device and a manufacturing method thereof according to the invention will be described with reference to the drawings.
[0034]
First, the semiconductor device of this embodiment will be described.
[0035]
FIG. 1 is a view showing a semiconductor device of this embodiment. 1, FIG. 1 (a) is a structural perspective view, and FIG. 1 (b) is a cross-sectional view taken along the line B-B1 in FIG. 1 (a).
[0036]
As shown in FIG. 1, the semiconductor device of the present embodiment is a real chip size package (RCSP) type semiconductor device, which is a chip stacked type RCSP type semiconductor device composed of two semiconductor chips. As the configuration, the
[0037]
In the semiconductor device of this embodiment, the external electrode can be arranged in an area by connecting to the top of the
[0038]
The semiconductor device of this embodiment is a high-density package in which the
[0039]
In the present embodiment, the
[0040]
As shown in FIG. 1, the end surfaces of the
[0041]
In this embodiment, a solder ball is used as the
[0042]
Since the
[0043]
Furthermore, a
[0044]
As described above, the semiconductor device according to the present embodiment is a high-density package in which the
[0045]
Next, a method for manufacturing the semiconductor device of this embodiment will be described.
[0046]
2, 3, and 4 are partial cross-sectional views for each main process showing the method of manufacturing the semiconductor device of this embodiment.
[0047]
The manufacturing method of the semiconductor device of this embodiment is a manufacturing method of manufacturing a semiconductor device (semiconductor package) at a semiconductor wafer level, and a manufacturing method of a highly reliable real chip size package.
[0048]
First, as shown in FIG. 2A, a
[0049]
Next, as shown in FIG. 2B, the
[0050]
Next, as shown in FIG. 2C, the
[0051]
Next, as shown in FIG. 2D, the upper surface (front surface) side of the
[0052]
Next, as shown in FIG. 3A, from the back side of the
[0053]
In the present embodiment, the back surface of the
[0054]
The above process realizes a structure in which the
[0055]
Next, following the previous step, a step of forming an area array type semiconductor device will be described.
[0056]
As shown in FIG. 3 (b), a
[0057]
Specifically, first, the back surface of the
[0058]
In addition, although Cu was used as a material which comprises a thin film metal layer or a thick film metal layer, it may replace with this and may use Cr, W, Ti / Cu, Ni, etc. Alternatively, the thin film metal layer and the thick film metal layer may be made of different metal materials, and an etchant that selectively etches only the thin film metal layer may be used in the final etching step.
[0059]
Next, as shown in FIG. 3C, a part of the formed
[0060]
Specifically, after a photosensitive solder resist film (insulating resin) is applied, a portion of the
[0061]
Next, as shown in FIG. 3D, a
[0062]
Specifically, a
[0063]
Next, as shown in FIG. 4A, in the final step, the semiconductor device is obtained by dividing each unit of the
[0064]
Here, FIG. 4A shows a state in which the semiconductor wafer is cut and divided together with the
[0065]
Then, as shown in FIG. 4B, by chip-dividing from a semiconductor wafer, a chip stacked type RCSP type semiconductor device composed of two semiconductor chips can be manufactured as in the structure shown in FIG. is there. Further, as shown in FIG. 4C, the back surface side of the
[0066]
As described above, the semiconductor device of the present embodiment is a high-density package in which the second semiconductor chip is flip-chip mounted on the first semiconductor chip, and the back surface of the second semiconductor chip and the surface of the protruding electrode. Are configured on substantially the same surface, so that the semiconductor device has high structural reliability. In particular, when the electrode is routed by rewiring on the back surface of the second semiconductor chip, the surface of the protruding electrode and the surface to be rewired, that is, the back surface of the second semiconductor chip are substantially the same surface, so that the wiring breaks. Therefore, a highly reliable high-density wiring type semiconductor device can be realized. Also, in the method of manufacturing a semiconductor device according to the present embodiment, a pole-shaped protruding electrode is formed on a semiconductor wafer on which a first semiconductor chip is formed, a second semiconductor chip is mounted on the wafer, and the wafer surface is made of resin. By grinding from the surface side after coating with, the top of the protruding electrode and the back surface of the second semiconductor chip can be exposed in the same plane, and when manufacturing a high-density semiconductor device at the semiconductor wafer level, It is possible to realize a highly reliable manufacturing method of a semiconductor device that can be manufactured with higher efficiency and has fine wiring processing and improved wiring reliability. In particular, since batch processing is adopted in the wafer state, it is an excellent mass production method.
[0067]
【The invention's effect】
As described above in detail in the embodiment, the semiconductor device of the present invention is a chip stack type high-density package, and the back surface of the second semiconductor chip and the surface of the ball electrode are substantially flush with each other. As a result, a semiconductor device with high structural reliability can be realized. Further, since the electrode provided on the first electrode pad of the first semiconductor chip is a ball electrode and has an electrode with a large capacity in terms of volume and area, the input / output of signals becomes high speed, and high speed operation is possible. A semiconductor device can be realized.
[0068]
The semiconductor device manufacturing method of the present invention is an excellent method for manufacturing a semiconductor device (semiconductor package) at a semiconductor wafer level, suitable for mass production, and highly reliable real chip size package type semiconductor device manufacturing method. Can be realized.
[Brief description of the drawings]
FIG. 1 is a diagram showing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 5 shows a conventional semiconductor device.
FIG. 6 is a cross-sectional view showing a conventional method for manufacturing a semiconductor device.
FIG. 7 is a cross-sectional view showing a conventional method for manufacturing a semiconductor device.
[Explanation of symbols]
1 Electrode pad
2 Semiconductor chip
3 Insulation layer
4 Wiring layer
5 Contact pads
6 Insulating resin layer
7 Projection electrode
8 Semiconductor wafer
9 Dicing scribe line
10 Rotating blade
11 First electrode pad
12 Second electrode pad
13 First semiconductor chip
14 Electrode pad
15 Second semiconductor chip
16 ball electrode
17 resin
18 Wiring
19 Resist resin
20 ball electrode
21 Semiconductor wafer
22 Rotating blade
Claims (13)
前記第1の半導体チップの表面にフリップチップで前記第2の電極パッドと接続して搭載された第2の半導体チップと、
前記第1の半導体チップの前記第1の電極パッド上に設けられた突起電極と、
前記第1の半導体チップの表面を覆い、少なくとも前記第1の半導体チップと前記第2の半導体チップとの間隙を封止した樹脂とよりなる半導体装置であって、
前記第2の半導体チップの裏面の面と前記突起電極の表面の面とが略同一面に構成され、
前記第2の半導体チップの裏面上には絶縁薄膜が形成されていることを特徴とする半導体装置。A first semiconductor chip having at least a first electrode pad and a second electrode pad formed on the surface;
A second semiconductor chip mounted on the surface of the first semiconductor chip by being connected to the second electrode pad by flip chip;
A protruding electrode provided on the first electrode pad of the first semiconductor chip;
A semiconductor device comprising a resin covering a surface of the first semiconductor chip and sealing at least a gap between the first semiconductor chip and the second semiconductor chip;
The surface of the back surface of the second semiconductor chip and the surface of the surface of the protruding electrode are configured to be substantially the same surface ,
A semiconductor device, wherein an insulating thin film is formed on a back surface of the second semiconductor chip .
前記絶縁薄膜は、前記配線の一部を開口させて前記第1の半導体チップおよび第2の半導体チップの裏面を覆ったレジストであることを特徴とする請求項1に記載の半導体装置。Connect one end and the protruding electrodes, and has a wire the other end extending to the back surface of the second semiconductor chip,
The insulating thin film semiconductor device according to claim 1, characterized in that a part of the wiring is opened a resist covering the rear surface of the first semiconductor chip and the second semiconductor chip.
前記半導体ウェハー上の前記第1の半導体チップの第1の電極パッドに接続させて突起電極を形成する第2工程と、
前記半導体ウェハー上の前記第1の半導体チップの表面上に第2の半導体チップをその表面側を対向させて搭載する第3工程と、
前記半導体ウェハー上を樹脂で封止する第4工程と、
前記半導体ウェハー上の前記第2の半導体チップの裏面側から、前記突起電極の上部および前記第2の半導体チップの裏面を研削し、前記突起電極の表面と前記第2の半導体チップの裏面とを略同一面に形成する第5工程と、
少なくとも前記第2の半導体チップの裏面上に絶縁薄膜を形成する第6の工程と、
よりなることを特徴とする半導体装置の製造方法。A first step of preparing a semiconductor wafer in which a plurality of first semiconductor chips each having at least a first electrode pad and a second electrode pad formed on the surface thereof are formed in the surface;
A second step of connecting the first electrode pad of the first semiconductor chip on the semiconductor wafer to form a protruding electrode;
A third step of mounting the second semiconductor chip on the surface of the first semiconductor chip on the semiconductor wafer with the surface side opposed;
A fourth step of sealing the semiconductor wafer with resin;
The upper surface of the protruding electrode and the back surface of the second semiconductor chip are ground from the back surface side of the second semiconductor chip on the semiconductor wafer, and the surface of the protruding electrode and the back surface of the second semiconductor chip are ground. A fifth step of forming substantially the same surface;
A sixth step of forming an insulating thin film on at least the back surface of the second semiconductor chip;
A method for manufacturing a semiconductor device, comprising:
前記第6工程は、前記絶縁薄膜として、形成した前記配線の一部を開口させ、前記半導体ウェハー上をレジストで封止する工程であることを特徴とする請求項4に記載の半導体装置の製造方法。 Between the fifth step and the sixth step, to form a one end thereof is connected to the projecting electrode on the semiconductor wafer, wiring and the other end was extended to the rear surface of the second semiconductor chip,
The sixth step, the production of the as an insulating film, a part of the formed the wiring is opened, the semiconductor device according to claim 4, characterized in that on said semiconductor wafer is a step of sealing with a resist Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203024A JP4593835B2 (en) | 2001-07-04 | 2001-07-04 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203024A JP4593835B2 (en) | 2001-07-04 | 2001-07-04 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017654A JP2003017654A (en) | 2003-01-17 |
JP4593835B2 true JP4593835B2 (en) | 2010-12-08 |
Family
ID=19039730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001203024A Expired - Lifetime JP4593835B2 (en) | 2001-07-04 | 2001-07-04 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4593835B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006005101A (en) | 2004-06-16 | 2006-01-05 | Rohm Co Ltd | Semiconductor device |
JP4834369B2 (en) | 2005-10-07 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
KR100925665B1 (en) | 2007-12-10 | 2009-11-06 | 주식회사 네패스 | System in package and fabrication method thereof |
CN109872979A (en) * | 2019-02-14 | 2019-06-11 | 南通通富微电子有限公司 | A kind of fan-out package device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335577A (en) * | 1997-06-05 | 1998-12-18 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
JPH11288977A (en) * | 1998-03-31 | 1999-10-19 | Nippon Steel Corp | Semiconductor device with plural chip mounted mixedly |
JP2000349228A (en) * | 1999-06-09 | 2000-12-15 | Hitachi Ltd | Laminated semiconductor package |
JP2001057404A (en) * | 1999-06-07 | 2001-02-27 | Rohm Co Ltd | Semiconductor device and manufacture thereof |
JP2001257310A (en) * | 2000-03-09 | 2001-09-21 | Oki Electric Ind Co Ltd | Semiconductor device and method of manufacturing therefor, and testing method for the same |
-
2001
- 2001-07-04 JP JP2001203024A patent/JP4593835B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335577A (en) * | 1997-06-05 | 1998-12-18 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
JPH11288977A (en) * | 1998-03-31 | 1999-10-19 | Nippon Steel Corp | Semiconductor device with plural chip mounted mixedly |
JP2001057404A (en) * | 1999-06-07 | 2001-02-27 | Rohm Co Ltd | Semiconductor device and manufacture thereof |
JP2000349228A (en) * | 1999-06-09 | 2000-12-15 | Hitachi Ltd | Laminated semiconductor package |
JP2001257310A (en) * | 2000-03-09 | 2001-09-21 | Oki Electric Ind Co Ltd | Semiconductor device and method of manufacturing therefor, and testing method for the same |
Also Published As
Publication number | Publication date |
---|---|
JP2003017654A (en) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4413452B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100621438B1 (en) | Stack chip package using photo sensitive polymer and manufacturing method thereof | |
US6559528B2 (en) | Semiconductor device and method for the fabrication thereof | |
JP4505983B2 (en) | Semiconductor device | |
US20020004258A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
JP3660918B2 (en) | Semiconductor device and manufacturing method thereof | |
US20070018324A1 (en) | Wafer-level-chip-scale package and method of fabrication | |
JPH08213427A (en) | Semiconductor chip and multi-chip semiconductor module | |
TW201711144A (en) | Semiconductor package having routable encapsulated conductive substrate and method | |
JPH1154649A (en) | Semiconductor device and manufacture thereof | |
US11955449B2 (en) | Stacked semiconductor package | |
US20020041037A1 (en) | Semiconductor device and process of producing same | |
JP2002343924A (en) | Semiconductor device and manufacturing method therefor | |
US20220208714A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
JP2009033153A (en) | Interconnecting structure for semiconductor device package and method of the same | |
JP2003197856A (en) | Semiconductor device | |
US6664138B2 (en) | Method for fabricating a circuit device | |
JP2004319707A (en) | Semiconductor package and its manufacturing method | |
US6720209B2 (en) | Method for fabricating a circuit device | |
US6780676B2 (en) | Method for fabricating a circuit device | |
JP2002270720A (en) | Semiconductor device and its manufacturing method | |
JP3402086B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011044654A (en) | Semiconductor device | |
KR100883807B1 (en) | Semiconductor Device Package and Method of Fabricating the Same | |
JP4334397B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080514 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080612 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100412 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4593835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |