JP4583587B2 - Power-on control system and power-on control method - Google Patents
Power-on control system and power-on control method Download PDFInfo
- Publication number
- JP4583587B2 JP4583587B2 JP2000372204A JP2000372204A JP4583587B2 JP 4583587 B2 JP4583587 B2 JP 4583587B2 JP 2000372204 A JP2000372204 A JP 2000372204A JP 2000372204 A JP2000372204 A JP 2000372204A JP 4583587 B2 JP4583587 B2 JP 4583587B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- signal
- turned
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
- Power Sources (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は電源投入制御システム及び電源投入制御方法に関し、特に互いに異なる電源電圧で動作する複数の回路ブロックを有する電子装置の電源投入制御システム及び電源投入制御方法に関するものである。
【0002】
【従来の技術】
情報処理装置や通信制御装置などの電子装置においては、電源投入の失敗時に、電源投入のリトライ制御が行われるものがある。例えば、特開平9−325834号公報には、情報処理装置の電源投入後、特定のプログラムから所定のコマンドが設定時間内に出力されたならば、電源投入状態を継続し、設定時間内に出力されなければ、情報処理装置が正常な動作状態にならなかったものと見なして、電源を一旦切断する。そして、しかる後に、所定時間経過後に電源装置の電源を再度投入する制御を行う。また、所定のコマンドが設定時間内に出力されなければ、予め定めた通電時間だけ電源の投入状態を継続した後、電源を切断し、次の再投入制御に移行するというものである。
【0003】
【発明が解決しようとする課題】
ところが、このような従来の技術では、電源再投入のシーケンスが毎回同じとなり、複数の電源電圧が存在した場合の電源投入順序の制御および電源の立ち上がりスロープの制御ができないために、装置に使用するLSIの特性のバラツキや使用環境の違い等のクリティカルな要素により、電源の切断/再投入を繰り返しても立ち上がらない可能性が残るという問題がある。
【0004】
本発明の目的は、部品の特性のバラツキや使用環境に左右されないようにした電子装置への電源投入制御システム及び電源投入制御方法を提供することである。
【0005】
【課題を解決するための手段】
本発明によれば、互いに異なる電源電圧で動作する複数の回路ブロックを有する電子装置の電源投入制御システムであって、
電源再投入時において、電源電圧投入の順序を示すパラメータと電源電圧の立上がりのスロープの条件を示すパラメータとの組合わせを、前回の電源投入時とは異なるパラメータの組合わせでなすよう制御する電源投入制御手段を含み、
前記電源投入制御手段は、前記電源の初回投入時には、前記パラメータの組合わせを、前記電源電圧間で同一に設定し、前記回路ブロックの立上がりを示す信号の未到来時に、電源再投入の制御を行うことを特徴とする電源投入制御システムが得られる。
【0006】
また、本発明によれば、互いに異なる電源電圧で動作する複数の回路ブロックを有する電子装置の電源投入制御方法であって、
電源再投入時において、電源電圧投入の順序を示すパラメータと電源電圧の立上がりのスロープの条件を示すパラメータとの組合わせを、前回の電源投入時とは異なるパラメータの組合わせでなすよう制御する電源投入制御ステップを含み、
前記電源投入制御ステップは、前記電源の初回投入時には、前記パラメータの組合わせを、前記電源電圧間で同一に設定し、前記回路ブロックの立上がりを示す信号の未到来時に、電源再投入の制御を行うことを特徴とする電源投入制御方法が得られる。
【0007】
本発明の作用を述べる。第1回目の電源投入後に所定の時間が経過しても、装置からシステム立ち上げOKのコマンドが出力されない場合、電源を切断し、一定時間経過後に第2回目の電源投入を行うが、この時、電源電圧の投入順序および電源電圧の立ち上がりスロープの組合わせ(パラメ−タの組合わせ)を第1回目とは変更して、電源の再投入を行う。この様にして、電源の再投入毎にパラメータの組合わせを変更して電源を立ち上げることを特徴としている。
【0008】
更に述べると、通信装置などの電子装置の電源投入後、所定の時間内に、装置からシステム立ち上げOKのコマンドが出力されたならば、電源投入を継続し、所定の時間内に出力されなければ、装置が正常状態に立ち上がらなかったと見なし、電源を一旦切断する。そして一定時間経過後、電源立ち上げパラメータの組合わせを変更して電源の再投入を行う。この電源再投入に対して、電源立ち上げパラメ−タの組合わせを変更しつつ繰り返し行うことにより、電源電圧の投入順序、LSIの特性のバラツキ、および使用環境の違い等のクリティカルな要素による、通信装置の立ち上げ失敗があっても、その後の電源再投入によって確実に通信装置を正常状態に立ち上げることが可能になる。
【0009】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明を適用した通信装置のシステム構成図である。図1において、600は電源投入/切断を制御する電源制御部であり、700は電源制御の対象となる通信制御部である。電源制御部600は、電源301、AC電源を投入する電源スイッチ(SW)302、電源301の電源電圧を監視する1次電源監視部303、電源投入/切断を制御する装置立ち上げ監視部100、通信制御部700に+5V電源を供給するNch−FET部304、そのFETを制御するFET制御部200、通信制御部700に+3V電源を供給するNch−FET部305、そのFETを制御するFET制御部220からなる。
【0010】
このFETより内側の電源制御部600側の電源を1次側、外側の通信制御部700側の電源を2次側と呼ぶ。通信制御部700は、+5V系の負荷である+5V系LSI部509、+3V系の負荷である+3V系LSI部510、装置が正常状態に立ち上がった時に電源制御部600へコマンドを返送するACK返送部511からなる。
【0011】
図2は本発明の特徴を表す、装置立ち上げ監視部100、+5V系のFET制御部200および+3V系のFET制御部220の構成図である。装置立ち上げ監視部100は、所定の時間内に通信制御部700からコマンドが出力されるか監視し、2次電源の切断/再投入を制御する装置立ち上げ制御部102、装置立ち上げ制御部102の指示により2次側電源の電源立ち上げパラメータを生成する2次電源立ち上げパラメータ生成部101からなる。
【0012】
+5V系のFET制御部200は、ディジタルレベルでFETがオンになるタイミングを遅らせるDELAY(遅延)部201、ディジタルレベルで遅延の要/不要を選択するDSEL(選択)部202、FETのゲート電圧を生成するFET昇圧ドライバ203、アナログレベルでFETのゲート電圧の上昇を遅らせるRUMP(スロープ)部204、アナログレベルでRUMP UPの要/不要を選択するASEL部205からなる。
【0013】
+3V系のFET制御部220は、ディジタルレベルでFETがオンになるタイミングを遅らせるDELAY部201、ディジタルレベルで遅延の要/不要を選択するDSEL部202、FETのゲート電圧を生成するFET昇圧ドライバ203、アナログレベルでFETのゲート電圧の上昇を遅らせるRUMP部204、アナログレベルでRUMP UPの要/不要を選択するASEL部205からなる。
【0014】
次に、本発明の実施例の実際の動作について図1,図2の構成図を中心に、図6の2次電源立ち上げパラメータの組合わせ、図3のDELAYパラメータ波形、図4のRUMPパラメータ波形、図5の2次電源切断/再投入フローを参照しつつ説明する。
【0015】
まず最初に、電源SW302をオンして電源301にAC100Vを入力する(ステップS1)。電源301は1次側の+5V出力504および+3V出力505の出力を開始する。1次電源監視部303はこの出力電圧を監視し、正常なレベルまで電圧が上昇した時に、PWOK信号401を出力する(ステップS2)。このPWOK信号401を受けた装置立ち上げ監視部100は、2次電源立ち上げパラメータ生成部101により2次電源立ち上げパラメータを設定する。ここで設定されるパラメータは図6のパラメータ番号0になる。すなわち+5V系はDELAYなし/RUMPなし、+3V系はDELAYなし/RUMPなしのパラメータが設定される(ステップS3)。
【0016】
パラメータ設定後、装置立ち上げ制御部102は、2次側の電源をオンさせるべくFETON信号407を出力する(ステップS4)。FETON信号407を受けた+5V系FET制御部200は、パラメータ設定に従ってDELAY動作およびRUMP UP動作を実行する。DSEL部202では、DELAYなしを選択しD−FETON信号207を出力する。DELAYあり/なしによる遅延の違いを、図3のDELAYパラメータ波形に示す。
【0017】
FETON信号407の入力に対してDELAYなしの場合、D−FETON信号207は遅延が発生しない(図3のW2)。DELAYありの場合、D−FETON信号207にDELAY部201で設定した遅延分が発生する(図3のW3)。
【0018】
D−FETON信号207を受けたFET昇圧ドライバ203はFETのゲートに与えるバイアスを生成する。ASEL部205では、RUMPなしを選択しA−FETON信号408を出力する。Nch−FET部304は、A−FETON信号408に従い2次側に+5V電源を供給する。
【0019】
RUMPあり/なしによる2次電源の立ち上がりスロープの違いを、図4のRUMPパラメータ波形に示す。D−FETON信号207に対してRUMPなしの場合、A−FETON信号408の立ち上がりが急峻になる(図4のW5)。このA−FETON信号408がFETのゲートに与えられる。そのため2次電源の立ち上がりも同じく急峻になる(図4のW6)。
【0020】
RUMPなしの場合、A−FETON信号408の立ち上がりがゆるやかになる(図4のW7)。このA−FETON信号408がFETのゲートに与えられる。そのため、2次電源の立ち上がりも同じくゆるやかになる(図4のW8)。FETON信号407を受けた+3V系FET制御部220は、パラメータ設定に従ってDELAY動作およびRUMP動作を実行する。DSEL部202では、DELAYなしを選択しD−FETON信号207を出力する。
【0021】
D−FETON信号207を受けたFET昇圧ドライバ203はFETのゲートに与えるバイアスを生成する。ASEL部205では、RUMPなしを選択しA−FETON信号409を出力する。Nch−FET部305は、A−FETON信号409に従い2次側に+3V電源を供給する。電源制御部600は、上記のようにして、通信制御部700に対して2次側の電圧を供給している。
【0022】
ここで、装置立ち上げ制御部102は、通信制御部700からのSYSOK信号402待ちになる(ステップS5,S6)。通信制御部700では、装置が正常な状態まで立ち上がると、ACK返送部511よりSYSOK信号402を出力する。装置立ち上げ監視部100では、このSYSOK信号402が所定の時間内に出力された場合、装置が正常に立ち上がったと見なし、2次電源の供給を継続し、装置は運用状態に移行する(ステップS5,S6,S10)。
【0023】
しかし、このSYSOKが所定の時間内に出力されない場合、装置の立ち上げに失敗したと見なし、装置立ち上げ制御部102はFETON信号407の出力を停止する(ステップS7)。このFETON信号407の出力が停止されるとD−FETON信号207、A−FETON信号408および409も停止する。そのため2次側への電源供給は停止される。これにより2次側の電源は一旦切断されたことになる。
【0024】
装置立ち上げ制御部102は、FETON信号407の出力停止後、2次側の電源が十分に放電できるだけの時間を取ったあと(ステップS8)、2次電源立ち上げパラメータ生成部101に対して、パラメータ番号(すなわち、パラメータの組合わせNo.であり、図6参照のこと)をインクリメントするようINC信号103を出力する。INC信号103を受けた2次電源立ち上げパラメータ生成部101では、パラメータ番号を以前より+1して設定する。ここで設定されるパラメータ番号は図6の「パラメータ番号1」になる。すなわち、+5V系はDELAYなし/RUMPなし,+3V系はDELAYなし/RUMPありのパラメータの組合わせが設定される(ステップS9)。
【0025】
パラメータ設定後、装置立ち上げ制御部102は、2次側の電源をオンさせるべくFETON信号407を出力する(ステップS4)。これ以降は、パラメータに従って2次側の電源が立ち上げられ、装置立ち上げ部102ではSYSOK信号402待ちになる(ステップS5,S6)。
【0026】
通信制御部700では、装置が正常な状態まで立ち上がるとACK返送部511よりSYSOK信号402を出力する。装置立ち上げ監視部100では、このSYSOK信号402が所定の時間内に出力された場合、装置が正常に立ち上がったと見なし、2次電源の供給を継続し、装置は運用状態に移行する(ステップS5,S6,S10)。
【0027】
しかし、このSYSOKが所定の時間内に出力されない場合、装置の立ち上げに失敗したと見なし、装置立ち上げ制御部102はFETON信号407の出力を停止する(ステップS7)。このFETON信号407の出力が停止されるとD−FETON信号207、A−FETON信号408および409も停止する。このため2次側への電源供給は停止される。これにより2次側の電源は一旦切断されたことになる。
【0028】
装置立ち上げ制御部102は、FETON信号407の出力停止後、2次側の電源が十分に放電できるだけの時間を取ったあと(ステップS8)、2次電源立ち上げパラメータ生成部101に対して、パラメータ番号をインクリメントするようINC信号103を出力する。INC信号103を受けた2次電源立ち上げパラメータ生成部101では、パラメータ番号を以前より+1して設定する。ここで設定されるパラメータ番号は図6の「パラメータ番号2」になる。
【0029】
すなわち、+5V系はDELAYなし/RUMPあり,+3V系はDELAYなし/RUMPなしのパラメータが設定される(ステップS9)。パラメータ設定後、装置立ち上げ制御部102は、2次側の電源をオンさせるべくFETON信号407を出力する(ステップS4)。これ以降は、パラメータに従って2次側の電源が立ち上げられ、装置立ち上げ部102ではSYSOK信号402待ちになる(ステップS5,S6)。
【0030】
このように、装置立ち上げ制御部102は、所定の時間内に通信制御部700からのSYSOK信号402が出力されるまで、2次電源立ち上げパラメータの組合わせを変更しつつ2次電源の切断/投入を繰り返すのである。この一連の動作により、電源電圧の投入順序、LSIの特性のバラツキ、および使用環境の違い等のクリティカルな要素による、通信装置の立ち上げ失敗があっても、その後の電源再投入によって確実に通信装置を正常状態に立ち上げることが可能になる。
【0031】
本発明の他の実施例として、その基本構成は上記の通りであるが、DELAYおよびRUMPのパラメータを各2パターンからN個のパターンへ拡張することが可能である。すなわち、2次電源の立ち上げパラメータの組合わせをより詳細かつ広範囲(多種)にすることができるものである。また、電源電圧の種類を+5Vと+3Vの2種類からN個に拡張することも可能である。これにより、劣悪な環境での使用など、更にクリティカルな要素が加わっても通信装置を正常に立ち上げることが可能になる。
【0032】
【発明の効果】
以上説明したように、本発明によれば、装置が正常に立ち上がらない場合、2次電源の立ち上げにディジタルレベルでの遅延パラメータと、アナログレベルでのRUMP UPパラメータとを変更しつつ2次電源を切断/再投入することにより、電源電圧の投入順序、LSIの特性のバラツキ、および使用環境の違い等のクリティカルな要素があっても、確実に通信装置を正常状態に立ち上げることが可能となるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例のシステム構成図である。
【図2】図1の装置立ち上げ監視部およびFET制御部の構成図である。
【図3】DELAYパラメータ波形の例である。
【図4】RUMPパラメータ波形の例である。
【図5】2次電源切断/再投入フロー図である。
【図6】2次電源立ち上げパラメータの組合わせ例を示す図である。
【符号の説明】
100 装置立ち上げ監視部
101 2次電源立ち上げパラメータ生成部
102 装置立ち上げ制御部
200 FET制御部(+5V系)
201 DELAY部(ディジタルレベルの遅延回路)
202 DSEL部(ディジタルレベルの遅延選択)
203 FET昇圧ドライバ部
204 RUMP部(アナログレベルのRUMP UP回路)
205 ASEL部(アナログレベルのRUMP UP選択)
220 FET制御部(+3V系)
303 1次電源監視部
304 Nch−FET部(+5V系)
305 Nch−FET部(+3V系)
401 PWOK信号(1次電源OK)
403 DELAY0信号(+5V系のDELAYパラメータ)
404 DELAY1信号(+3V系のDELAYパラメータ)
405 RUMP0信号(+5V系のRUMPパラメータ)
406 RUMP1信号(+3V系のRUMPパラメータ)
509 +5V系LSI
510 +3V系LSI
511 ACK返送部
600 電源制御部
700 通信制御部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power-on control system and a power-on control method , and more particularly to a power-on control system and a power-on control method for an electronic device having a plurality of circuit blocks that operate at different power supply voltages.
[0002]
[Prior art]
Some electronic devices such as information processing devices and communication control devices perform power-on retry control when power-on fails. For example, in Japanese Patent Laid-Open No. 9-325834, if a predetermined command is output from a specific program within a set time after the information processing apparatus is turned on, the power-on state is continued and output within the set time. If not, it is assumed that the information processing apparatus has not been in a normal operating state, and the power supply is temporarily turned off. Then, after that, control is performed to turn on the power supply device again after a predetermined time has elapsed. Further, if a predetermined command is not output within the set time, the power-on state is continued for a predetermined energization time, and then the power is turned off and the next re-on control is performed.
[0003]
[Problems to be solved by the invention]
However, in such a conventional technique, the power-on sequence is the same every time, and it is impossible to control the power-on sequence and control the rising slope of the power when there are a plurality of power supply voltages. Due to critical factors such as variations in LSI characteristics and differences in usage environment, there is a problem that there is a possibility that the power will not start even after repeated power cycle.
[0004]
An object of the present invention is to provide a power-on control system and a power-on control method for an electronic device that are not affected by variations in the characteristics of components and usage environments.
[0005]
[Means for Solving the Problems]
According to the present invention, there is provided a power-on control system for an electronic device having a plurality of circuit blocks that operate with different power supply voltages.
Oite when the power is turned on again, the combination of parameters indicating a condition of a slope of rise of the parameter and the power supply voltage indicating the order of the power supply voltage is turned on, and controls so as to form a combination of different parameters from the last time the power is turned on the power-on control means only including,
The power-on control means sets the same combination of parameters between the power supply voltages when the power is first turned on, and performs power-on control when a signal indicating the rise of the circuit block has not arrived. power-control system and performing are obtained.
[0006]
According to the present invention, there is also provided a power-on control method for an electronic device having a plurality of circuit blocks that operate with different power supply voltages.
A power supply that controls the combination of the parameter indicating the power supply voltage turn-on order and the parameter indicating the slope condition of the power supply voltage rise with a combination of parameters different from the previous power-on. Including the input control step,
In the power-on control step, when the power is turned on for the first time, the combination of the parameters is set to be the same between the power supply voltages, and when the signal indicating the rise of the circuit block has not arrived, the power-on control step is performed. A power-on control method can be obtained .
[0007]
The operation of the present invention will be described. If the system startup OK command is not output from the device even after a predetermined time elapses after the first power-on, the power is turned off and the second power-on is performed after a certain time elapses. The combination of the power supply voltage input sequence and the power supply voltage rising slope (parameter combination) is changed from the first, and the power supply is turned on again. In this way, each time the power is turned on again, the combination of parameters is changed and the power is turned on.
[0008]
More specifically, if a system startup OK command is output from the device within a predetermined time after the electronic device such as a communication device is turned on, the power must be turned on and output within the predetermined time. For example, it is assumed that the apparatus has not started up in a normal state, and the power supply is temporarily turned off. And after a certain period of time, carry out the re-introduction of power by changing the combination of power-up parameters. By repetitively performing this power-on again while changing the combination of power-up parameters, it depends on critical factors such as the power-on voltage sequence, variations in LSI characteristics, and differences in the usage environment. Even if there is a failure in starting up the communication device, it is possible to reliably start up the communication device in a normal state by turning on the power again thereafter.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a system configuration diagram of a communication apparatus to which the present invention is applied. In FIG. 1,
[0010]
The power supply on the power
[0011]
FIG. 2 is a configuration diagram of the apparatus start-
[0012]
The + 5V system
[0013]
The + 3V system
[0014]
Next, with respect to the actual operation of the embodiment of the present invention, the combination of the secondary power supply startup parameters of FIG. 6, the DELAY parameter waveform of FIG. 3, the RUMP parameter of FIG. The waveform will be described with reference to the secondary power-off / re-on flow in FIG.
[0015]
First, the power supply SW302 is turned on and AC100V is input to the power supply 301 (step S1). The
[0016]
After setting the parameters, the apparatus start-up
[0017]
When there is no DELAY with respect to the input of the
[0018]
Upon receiving the D-
[0019]
The difference in the rising slope of the secondary power supply with and without RUMP is shown in the RUMP parameter waveform of FIG. When there is no RUMP for the D-
[0020]
When there is no RUMP, the rise of the
[0021]
Upon receiving the D-
[0022]
Here, the apparatus
[0023]
However, if this SYSOK is not output within a predetermined time, it is considered that the apparatus has failed to start up, and the apparatus start-up
[0024]
The apparatus start-up
[0025]
After setting the parameters, the apparatus start-up
[0026]
The
[0027]
However, if this SYSOK is not output within a predetermined time, it is considered that the apparatus has failed to start up, and the apparatus start-up
[0028]
The apparatus start-up
[0029]
That is, a parameter of DELAY absent / RUMP is set for the + 5V system, and no DELAY / RUMP is set for the + 3V system (step S9). After setting the parameters, the apparatus start-up
[0030]
As described above, the apparatus start-up
[0031]
As another embodiment of the present invention, the basic configuration is as described above, but the DELAY and RUMP parameters can be expanded from two patterns to N patterns. That is, the combination of the startup parameters of the secondary power source can be made in more detail and in a wide range (various types). It is also possible to expand the power supply voltage types from two types of + 5V and + 3V to N. As a result, the communication apparatus can be normally started up even if a more critical element such as use in a poor environment is added.
[0032]
【The invention's effect】
As described above, according to the present invention, when the apparatus does not start up normally, the secondary power supply is changed while changing the delay parameter at the digital level and the RUMP UP parameter at the analog level for starting up the secondary power supply. By turning off and on again, it is possible to reliably bring the communication device up to a normal state even if there are critical factors such as the order in which the power supply voltage is turned on, variations in LSI characteristics, and differences in the usage environment. There is an effect of becoming.
[Brief description of the drawings]
FIG. 1 is a system configuration diagram of an embodiment of the present invention.
2 is a configuration diagram of an apparatus start-up monitoring unit and an FET control unit in FIG. 1. FIG.
FIG. 3 is an example of a DELAY parameter waveform.
FIG. 4 is an example of a RUMP parameter waveform.
FIG. 5 is a flowchart of secondary power-off / re-on.
FIG. 6 is a diagram illustrating a combination example of secondary power supply startup parameters.
[Explanation of symbols]
100 Device
201 DELAY section (digital level delay circuit)
202 DSEL section (digital level delay selection)
203
205 ASEL (Analog level RUMP UP selection)
220 FET controller (+ 3V system)
303 Primary power
305 Nch-FET part (+ 3V system)
401 PWOK signal (primary power supply OK)
403 DELAY0 signal (+ 5V DELAY parameter)
404 DELAY1 signal (+ 3V system DELAY parameter)
405 RUMP0 signal (+ 5V RUMP parameter)
406 RUMP1 signal (+ 3V RUMP parameter)
509 + 5V LSI
510 + 3V LSI
511
Claims (2)
電源再投入時において、電源電圧投入の順序を示すパラメータと電源電圧の立上がりのスロープの条件を示すパラメータとの組合わせを、前回の電源投入時とは異なるパラメータの組合わせでなすよう制御する電源投入制御手段を含み、
前記電源投入制御手段は、前記電源の初回投入時には、前記パラメータの組合わせを、前記電源電圧間で同一に設定し、前記回路ブロックの立上がりを示す信号の未到来時に、電源再投入の制御を行うことを特徴とする電源投入制御システム。A power-on control system for an electronic device having a plurality of circuit blocks that operate with different power supply voltages,
Oite when the power is turned on again, the combination of parameters indicating a condition of a slope of rise of the parameter and the power supply voltage indicating the order of the power supply voltage is turned on, and controls so as to form a combination of different parameters from the last time the power is turned on the power-on control means only including,
The power-on control means sets the same combination of parameters between the power supply voltages when the power is first turned on, and performs power-on control when a signal indicating the rise of the circuit block has not arrived. A power-on control system characterized by performing .
電源再投入時において、電源電圧投入の順序を示すパラメータと電源電圧の立上がりのスロープの条件を示すパラメータとの組合わせを、前回の電源投入時とは異なるパラメータの組合わせでなすよう制御する電源投入制御ステップを含み、
前記電源投入制御ステップは、前記電源の初回投入時には、前記パラメータの組合わせを、前記電源電圧間で同一に設定し、前記回路ブロックの立上がりを示す信号の未到来時に、電源再投入の制御を行うことを特徴とする電源投入制御方法。 A power-on control method for an electronic device having a plurality of circuit blocks operating at different power supply voltages,
A power supply that controls the combination of the parameter indicating the power supply voltage turn-on order and the parameter indicating the slope condition of the power supply voltage rise with a combination of parameters different from the previous power-on. Including the input control step,
In the power-on control step, when the power is turned on for the first time, the combination of the parameters is set to be the same between the power supply voltages, and when the signal indicating the rise of the circuit block has not arrived, the power-on control step is performed. A power-on control method comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000372204A JP4583587B2 (en) | 2000-12-07 | 2000-12-07 | Power-on control system and power-on control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000372204A JP4583587B2 (en) | 2000-12-07 | 2000-12-07 | Power-on control system and power-on control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002176779A JP2002176779A (en) | 2002-06-21 |
JP4583587B2 true JP4583587B2 (en) | 2010-11-17 |
Family
ID=18841787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000372204A Expired - Fee Related JP4583587B2 (en) | 2000-12-07 | 2000-12-07 | Power-on control system and power-on control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4583587B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4555167B2 (en) * | 2005-06-15 | 2010-09-29 | Necエンジニアリング株式会社 | Power-on control system |
JP5988888B2 (en) * | 2012-06-06 | 2016-09-07 | 三菱電機株式会社 | Power supply device and video display device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09325834A (en) * | 1996-06-06 | 1997-12-16 | Hitachi Ltd | Power application method for information processor |
JP2000148258A (en) * | 1998-11-13 | 2000-05-26 | Nec Corp | Power source circuit |
-
2000
- 2000-12-07 JP JP2000372204A patent/JP4583587B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09325834A (en) * | 1996-06-06 | 1997-12-16 | Hitachi Ltd | Power application method for information processor |
JP2000148258A (en) * | 1998-11-13 | 2000-05-26 | Nec Corp | Power source circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2002176779A (en) | 2002-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6771052B2 (en) | Programmable multiple output DC-DC isolated power supply | |
US6879139B2 (en) | Sequencing power supplies | |
JPH11184554A (en) | Clock control type information processor | |
US8627132B2 (en) | Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments | |
US7080273B2 (en) | Sequencing power supplies on daughter boards | |
JP4583587B2 (en) | Power-on control system and power-on control method | |
JP3983026B2 (en) | Information processing device | |
JP2021152783A (en) | Slave device, information processing device, master-slave control system, control method for slave device, and control method for information processing device | |
JP4559201B2 (en) | Inrush current prevention circuit for DC / DC converter | |
CN107231038B (en) | Electronic device and power supply control method for electronic device | |
JPH11136860A (en) | Sequentially turned-on power supply equipment | |
JP2004120971A (en) | Power supply apparatus | |
JP2007124781A (en) | Power supply device, uninterruptible power supply device and power output control method | |
JP2004184111A (en) | Voltage control method and voltage control circuit for electronic equipment | |
JP6301663B2 (en) | Power supply control apparatus, power supply control method, and information processing apparatus | |
JPH11220871A (en) | Power supply device | |
TWI807789B (en) | Abnormal display method and abnormal display device for motherboard | |
KR100617088B1 (en) | Controller reset Apparatus | |
JP2001337702A (en) | Operation control-system of installation equipment | |
US20140266082A1 (en) | Method and implementation for eliminating random pulse during power up of digital signal controller | |
JP4142224B2 (en) | Power supply apparatus and power supply method | |
JP3855380B2 (en) | Timer device | |
JPH09238434A (en) | Control method for system power tap | |
JP2023057703A (en) | integrated circuit | |
JP2019168759A (en) | Semiconductor device, and circuit control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |