JP4580695B2 - 液晶表示素子 - Google Patents

液晶表示素子 Download PDF

Info

Publication number
JP4580695B2
JP4580695B2 JP2004182350A JP2004182350A JP4580695B2 JP 4580695 B2 JP4580695 B2 JP 4580695B2 JP 2004182350 A JP2004182350 A JP 2004182350A JP 2004182350 A JP2004182350 A JP 2004182350A JP 4580695 B2 JP4580695 B2 JP 4580695B2
Authority
JP
Japan
Prior art keywords
liquid crystal
barrier
pixel electrode
crystal display
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004182350A
Other languages
English (en)
Other versions
JP2006003788A (ja
Inventor
将人 岡部
直子 猿渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004182350A priority Critical patent/JP4580695B2/ja
Publication of JP2006003788A publication Critical patent/JP2006003788A/ja
Application granted granted Critical
Publication of JP4580695B2 publication Critical patent/JP4580695B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は液晶表示素子に係り、特に対向する基板間(液晶層内)に障壁を備えた液晶表示素子に関する。
従来より、表示装置として液晶表示素子が広く使用されており、この液晶表示素子としては、画素毎にスイッチング素子を有するTFT(薄膜トランジスタ)基板を用いたアクティブマトリクス駆動方式であるTFT−TN(Twisted Nematic)方式が主流となっている。また、近年は、液晶表示素子の欠点であった視野角の狭さを改善するため、IPSモード、MVAモード等が開発されるとともに、携帯電話やPDA等のモバイル機器の表示や、パソコンのモニタから、液晶TVモニタへ市場が拡大している。このような従来の液晶表示素子では、液晶の分子配向の均一性を向上させるために、液晶層を挟持する基板間に障壁を形成することが行なわれている(特許文献1)。
一方、強誘電性液晶は、自発分極を有し高速度応答が可能である。強誘電性液晶は、クラークとラガーウォルらによって提唱された非電界印加時に2つの安定状態をもち、メモリー性を有する双安定性のものが広く知られており、これを利用して単純マトリックス駆動による動画表示を行なう液晶表示素子が開発された。このような双安定性の強誘電性液晶を用いたものとして、一対の基板をストライプ状の隔壁構造物を介して接合し、一軸配向処理の方向と隔壁の方向を略平行とした上下基板により形成された微小空間に液晶を封じ込めた液晶ディスプレイ等が報告されている(特許文献2、3)。また、隔壁の方向と層法線方向とがなす角を50±20°とすることにより、双安定性の強誘電性液晶に生じる層法線方向の液晶割れを防止した液晶パネル体が報告されている(特許文献4)。しかし、双安定性の強誘電性液晶は階調表示が難しく、高品位の画像表示が困難なことから、上述のTFT基板の実用化に伴い、注目されなくなった。
これに対して、電圧非印加時の状態が一つの状態で安定している単安定性の強誘電性液晶は、電圧変化によりアナログ的な階調表示が可能で、TFTによる駆動に適していることから、近年注目されている(非特許文献1)。この単安定性の強誘電性液晶は、通常、降温過程でコレステリック相から、スメクチックA相を経由せずに、直接カイラルスメクチックC相(SmC*)に相転移する液晶物質を使用する。しかし、このような単安定性の強誘電性液晶を用いた場合、層法線方向が異なる領域(ダブルドメイン)が発生し、駆動時に白黒反転した表示になるという問題がある。
このようなダブルドメインを無くしてモノドメインにする方法として、液晶をセルギャップ内に注入した後、コレステリック(Ch)相以上に温度を上げ、直流電圧を印加しながら降温する電界印加徐冷法(非特許文献2)が知られている。
また、モノドメインを得る他の方法として、上下の配向膜の一方にラビング処理を施した配向膜、他方に光配向処理を施した配向膜を配設する方法(特許文献5)が知られている。
さらに、強誘電性液晶を単安定状態とする方法としては、例えば、強誘電性液晶中に重合性のモノマーおよび/またはオリゴマーを少量添加し、直流電界または交流電界を印加しながら重合させる高分子安定化法(特許文献6)が知られている。
特開2000−137232号公報 特開平7−318912号公報 特開平7−159792号公報 特開2000−66176号公報 特開2003−5223号公報 特開平9−211463号公報 Liquid Crystals, 1999, Vol. 26, No.11,1599-1602 J.Appl. Phys., 1986, Vol. 59, No.7,2355-2360
しかしながら、いずれの液晶物質を用いた液晶表示素子においても、上記の障壁が画素領域に存在すると、光が透過しない部位となり、例えば、障壁が存在する部位は、光が透過しないライン状の欠陥となり表示画質の低下を来たすという問題がある。すなわち、液晶表示素子では、上下の偏光板が、その偏光軸を直交させるように配設されており、例えば、ツイストネマチックモードのように、電圧非印加時に液晶層で偏光方向を90°回転させることにより光を透過するノーマリホワイトの場合、障壁部分は液晶が存在しないため、偏光方向を回転させることができず、この部分だけ黒のままとなる。また、強誘電性液晶のように、電圧非印加時に偏光方向を回転させないことで光を透過させないノーマリブラックの場合には、電圧印加により液晶分子の方向が変化し、これにより液晶層で偏光方向が回転し、光が透過する。したがって、障壁が存在する部位は、電圧を印加しても偏光方向を変化させることができないので、光を透過しない黒のままとなる。このため、障壁が画素領域に存在すると、その部位が常に黒のままであるため、開口率が低下し、障壁が存在しない部位との明るさが異なり、ムラとして認識されてしまう。
この問題に対応するため、画素の間隙部やカラーフィルタの各着色層の間隙部(例えば、ブラックマトリックス形成部位)に障壁を形成することにより、上記の欠陥を防止することが行われている。しかし、液晶表示素子を構成する基材の熱収縮が大きい場合、例えば、フィルム基材を使用した大面積の液晶表示素子では、ピッチズレが累積されることになり、画面全域において、幅が10μm程度のブラックマトリックス上に障壁を形成することは極めて困難である。また、熱収縮の小さい基材を使用する場合であっても、300ppi程度の高画質、高精細な液晶表示素子では、ブラックマトリックスと障壁とのアライメントを行うことは困難である。
また、単安定性の強誘電性液晶を用いた場合において、ダブルドメインを無くしてモノドメインにする上述の電界印加徐冷法は、製造プロセスが複雑であり、また、一度モノドメインが得られても、相転移点以上に温度が上がると配向が乱れ、再びダブルドメインが現れるため、安定性に欠け実用的ではないという問題があった。また、上述の高分子安定化法は、プロセスが複雑で、駆動電圧が高くなるという問題があった。さらに、上述のラビング/光配向膜を用いる方法では、表示素子の面積が大きくなると、全体に亘って均一にモノドメイン配向を得ることが困難であるという問題があった。
また、上述の双安定性の強誘電性液晶を用いた液晶パネル体を単に利用しても、単安定化された強誘電性液晶のモノドメイン配向を得ることは困難であった。
本発明は、上記のような実情に鑑みてなされたものであり、画像品質が高く、製造も容易な液晶表示素子を提供することを目的とする。
このような目的を達成するために、本発明は、画素電極および該画素電極の電圧を制御するためのスイッチング素子を備えた第1の基板と、共通電極を備えた第2の基板と、該基板間に注入された液晶物質からなる液晶層と、を備えた液晶表示素子において、前記基板間に複数の障壁を一定方向に延設して備え、前記第1の基板は前記障壁が位置する画素電極と前記障壁が位置しない画素電極とを備え、前記障壁が位置する画素電極は、前記障壁が位置しない画素電極よりも大きいような構成とした。
本発明の他の態様として、前記障壁の幅Wと、障壁が位置する画素電極の幅W1と、他の画素電極の幅W2との間に、W1≧W+W2の係が成立するような構成とした。
本発明の他の態様として、少なくとも一方の基板に配向膜を備え、前記液晶物質はカイラルスメクチックC相を有する単安定状態を示すとともに、液晶の分子方向が前記障壁の延設方向と略同一であるような構成とした。
本発明の他の態様として、前記液晶物質の単安定状態における分子方向と、前記障壁の延設方向の差は0〜5°の範囲内であるような構成とした。
本発明の他の態様として、前記配向膜は、光配向処理により異方性を付与した膜であるような構成とした。
本発明の他の態様として、前記障壁は、基板間距離の50〜100%を占めるような構成とした。
本発明の他の態様として、隣り合う前記障壁のピッチは、前記第1の基板の画素電極のピッチの2倍以上の整数倍であり、かつ、3mm以下であるような構成とした。
本発明によれば、複数の障壁が位置する画素電極が、他の画素電極より大きいため、この画素における障壁が原因となるライン状の欠陥が存在しても、表示画面全体として欠陥が認識され難く、画像品質の低下を抑えることができ、また、大面積の液晶表示素子において、基板の熱収縮によるピッチズレが累積されても、障壁を上記の大きな画素電極の配設部位に位置合わせすることは、例えば、幅10μm程度のブラックマトリックス上に障壁を位置合わせすることに比べ極めて容易であり、また、300ppi以上の高画質、高精細な液晶表示素子とする場合においても、工程管理が簡便である。また、単安定性の強誘電性液晶を用いた場合には、液晶の分子方向が障壁の延設方向と略同一であることにより、液晶層は配向欠陥の少ないモノドメイン配向となり、高品質の画像表示が可能となる。
以下、本発明の実施の形態について図面を参照して説明する。
図1は本発明の液晶表示素子の一実施形態であるフィールドシーケンシャル方式の液晶表示素子を示す概略断面図であり、図2は図1に示される本発明の液晶表示素子を説明するための平面図である。図1および図2において、液晶表示素子1は、第1の基板である画素電極基板2と、第2の基板である共通電極基板3とが対向して配設され、両基板間に形成されたセルギャップに注入された液晶物質からなる液晶層4を備え、画素電極基板2の外側にはバックライト6が配設されている。尚、図2は、共通電極基板3側からの平面図であり、後述する障壁5のみを残して共通電極基板3を取り去った状態を示している。また、図2では、画素電極基板2の後述する配向膜17は示していない。
画素電極基板2は、基材11の一方の面に偏光フィルム12を備え、他方の面に画素電極13、この画素電極13に接続されたスイッチング素子であるTFT(薄膜トランジスタ)14、TFT14に接続された走査線15、信号線16を備え、これらを覆うように配向膜17を備えている。
また、共通電極基板3は、基材21の一方の面に偏光フィルム22を備え、他方の面に共通電極23を備え、この共通電極23上にピッチPで延設した複数の障壁5と、配向膜24とを備えている。図示例では、複数の障壁5は信号線16と平行(図2の矢印a方向)に延設されている。
本発明では、画素電極基板2における画素電極13を、障壁5が位置する画素電極13Aと、障壁5が位置していない画素電極13Bとに区分し、障壁5が位置する画素電極13Aを画素電極13Bよりも大きいものとする。すなわち、障壁5の延設方向と直角の方向(図2の矢印b方向)の画素電極の幅について、障壁5が位置する画素電極13Aの幅W1を、画素電極13Bの幅W2よりも大きいものとする。画素電極13Bの幅W2は、例えば、60〜300μmの範囲で、用途に応じて適宜設定することができ、障壁5の幅をWとしたときに、画素電極13Aの幅W1は、W1≧W+W2の関係を満足するように設定することができる。これにより、画素電極13Aが存在する画素における障壁が原因となるライン状の欠陥は、表示画面全体として認識され難くなり、画像品質の低下を抑えることができる。また、大面積の液晶表示素子において、基板の熱収縮によるピッチズレが累積されても、障壁5を大きな画素電極13A上に位置合わせすることは、例えば、幅10μm程度のブラックマトリックス上に位置合わせすることに比べ極めて容易である。さらに、300ppi以上の高画質、高精細な液晶表示素子とした場合も、工程管理が容易なものとなる。
画素電極13、共通電極23は、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化スズ(SnO)等、および、その合金等を用いて、スパッタリング法、真空蒸着法、CVD法等の一般的な成膜方法により形成することができる。このような電極の厚みは、0.05〜0.2μmの範囲で適宜設定することができる。
共通電極基板3の基材21に延設された障壁5の隣り合うピッチPは、画素電極13のピッチの整数倍、例えば、2〜50倍、好ましくは5〜20倍で、かつ3mm以下の範囲とすることができ、幅Wを1〜20μm、好ましくは2〜10μmの範囲とすることができる。このように隣り合う障壁5のピッチを画素電極13の配列ピッチの整数倍とすることで、面積の大きい画素電極13Aを設ける位置が決め易くなる。しかし、障壁5のピッチPが画素電極13のピッチの2倍未満(0.5mm未満)であると、液晶の注入が困難となり、また、障壁5が原因となる表示画面におけるライン状の欠陥が多くなり、画像品質の低下を来たす。また、障壁5のピッチPが3mmを超えると、障壁5による液晶配向に及ぼす効果が得られなくなり好ましくない。障壁5の幅Wが1μm未満であると、障壁5の形成が困難となる。また、障壁5の幅Wが20μmを超えると、障壁5が存在しない画素電極13Bの面積を小さくして、障壁5が存在する画素電極13Aとの開口率のバランスをとっても、液晶表示素子全体の開口率が小さくなってしまい、画像品質の低下を来たすことになり好ましくない。
このような障壁5の高さは、画素電極基板2と共通電極基板3とのセルギャップの設定値に対応して設定することができ、セルギャップの50〜100%となるように設定することができる。障壁5の高さがセルギャップの50%未満であると、配向欠陥が生じ易い。本発明の液晶表示素子1では、画素電極基板2と共通電極基板3とのセルギャップを高い精度で確保するために、基板間にビーズ、柱状凸部等のスペーサを配設することができ、また、障壁5の高さをセルギャップの100%に設定してスペーサの作用を兼ねさせることもできる。
尚、図示例では、説明を容易とするために、画素電極13等と障壁5との位置や寸法の関係は便宜的に示してある。図示例では、画素電極13の配列4本毎に1本の障壁5が矢印a方向に延設されている、すなわち、画素電極13の配列4本毎に幅W1を有する画素電極13Aが1本存在する。しかし、例えば、画素電極13Bの幅W2が60μmで、配列ピッチが100μmであり、画素電極13Aの幅W1が画素電極13Bの幅W2よりも10μm大きく、障壁5のピッチPが1.2mmである場合には、画素電極13の配列12本毎に1本の障壁5が存在することになる。そして、この障壁5は画素電極13A上に存在する。
上記の障壁5は、例えば、2P(Photo Polymerization)法、フォトリソグラフィー法等の公知の方法により形成することができる。2P法では、例えば、エチレングリコール(メタ)アクリレート、ジエチレングリコールジ(メタ)アクリレート、プロピレングリコールジ(メタ)アクリレート、ジプロピレングリコールジ(メタ)アクリレート、ポリエチレングリコールジ(メタ)アクリレート、ポリプロピレングリコールジ(メタ)アクリレート、ヘキサングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、グリセリンジ(メタ)アクリレート、グリセリントリジ(メタ)アクリレート、トリメチロールプロパンジ(メタ)アクリレート、1,4−ブタンジオールジアクリレート、ペンタエリスリトール(メタ)アクリレート、ジペンタエリスリトールトリ(メタ)アクリレート、ペンタエリスリトールテトラ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、ジペンタエリスリトールペンタ(メタ)アクリレート等の紫外線硬化性モノマーや、ウレタンアクリレート、エポキシアクリレート、ポリエステルアクリレート、エポキシ、ビニルエーテル、ポリエン・チオール系等のオリゴマー、光二量化反応を起こすポリビニル桂皮酸系樹脂等の光架橋型ポリマー等の樹脂組成物を基材21上に塗布し、障壁形成用の原版を塗布膜に圧着した状態で紫外線を照射して硬化させ、その後、原版を剥離することにより障壁5を形成する。また、フォトリソグラフィー法では、上述の2P法で例示したような材料を基材21上に塗布し、障壁形成用の所望のフォトマスクを介して塗布膜を露光し、その後、現像することにより障壁5を形成する。尚、上記の(メタ)アクリレートとは、アクリレートあるいはメタクリレートを意味する。
上記の基材11、21としては、石英ガラス、パイレックスガラス、合成石英板等の可撓性のない透明なリジッド材、あるいは、透明樹脂フィルム、光学用樹脂板等の可撓性を有する透明なフレキシブル材、こられの複合材を使用することができる。基材11,21の厚みは、材料、液晶表示素子の使用状況等を考慮して設定することができ、例えば、0.1〜1.0mm程度とすることができる。
また、上記の配向膜17、24は、一軸配向処理が施されており、画素電極基板2と共通電極基板3は、各配向膜17、24の配向方向が互いに略平行となるように対向している。配向膜17、24の一軸配向処理は、光配向処理が好ましく、ラビング処理では、障壁5の近傍における配向処理が十分に行なえず、配向不良を生じ易くなる。このような配向不良は、黒表示の際の光漏れの原因となり、画像のコントラストが低下することになり好ましくない。尚、本発明の液晶表示素子では、上記の配向膜17、24が同じ配向膜であってもよく、また、配向膜17、24が異なる配向膜であってもよい。さらに、配向膜を画素電極基板2と共通電極基板3のいずれか一方に備えるものであってもよい。
光配向処理を施す配向膜としては、例えば、下記一般式(1)に示す光二量化型配向膜を使用することができる。
Figure 0004580695
上記一般式(1)において、R1は−A−(Z1−B)z−Z2−で表される基であり、R2は−A−(Z1−B)z−Z3−で表される基である。ここで、AおよびBは、それぞれ独立して、共有単結合、ピリジン−2,5−ジイル、ピリミジン−2,5−ジイル、1,4−シクロヘキシレン、1,3−ジオキサン−2,5−ジイル、または置換基を有していてもよい1,4−フェニレンを表す。また、Z1およびZ2は、それぞれ独立して、共有単結合、−CH2−CH2−、−CH2O−、−OCH2−、−CONR−、−RNCO−、−COO−または−OOC−を表す。Rは、水素原子または低級アルキル基であり、Z3は、水素原子、置換基を有していてもよい炭素数1〜12のアルキルまたはアルコキシ、シアノ、ニトロ、ハロゲンである。zは、0〜4の整数である。Cは、光二量化反応部位を表し、例えば、ケイ皮酸エステル、クマリン、キノリン、カルコン基、シンナモイル基等が挙げられる。jおよびkは、それぞれ独立して、0または1である。
上記の一般式(1)で示される光二量化型配向膜の中で、より好ましいものとして、下記の構造式1〜4で示されるものを挙げることができる。
Figure 0004580695
上記の構造式1〜4において、R11は−A1−(Z11−B1t−Z12−を表し、A1およびB1は、1,4−フェニレン、共有単結合、ピリジン−2,5−ジイル、ピリミジン−2,5−ジイル、1,4−シクロヘキシレン、または1,3−ジオキサン−2,5−ジイルを表す。また、Z11およびZ12は、それぞれ独立して、共有単結合、−CH2−CH2−、−CH2O−、−COO−、または−OOC−を表す。tは、0〜4の整数である。nは4〜30000の整数である。
また、光配向処理を施す配向膜として、例えば、下記の構造式5〜7で示す光異性化型配向膜も使用することができる。
Figure 0004580695
尚、共通電極基板3の配向膜24の障壁5近傍の配向をより向上させるために、障壁5の形成後、配向膜24を形成する前に、プラズマ処理を施して濡れ性を改善しておくことが好ましい。
液晶表示素子1を構成する液晶層4の液晶物質は、単安定型の強誘電性液晶、双安定型の強誘電性液晶等を適宜選択することができる。また、本発明では、液晶層4の液晶物質として、単安定型の強誘電性液晶を用いる場合、障壁5の延設方向と単安定状態における液晶物質の分子方向とを略同一とすることにより、均一な配向状態が得られる。
液晶表示素子1を構成するバックライト6は、例えば、画素電極基板2と対向するように赤(R)、緑(G)、青(B)の各色を発光するLEDを複数配設し、これらと画素電極基板2との間に光拡散板を配置したものとすることができる。また、画素電極基板2と対向するよう光拡散板のみを配置し、R、G、BのLEDを光拡散板の側端部に導光板を介して配設したものとしてもよい。
尚、上述の実施形態では、障壁5は共通電極基板3の共通電極23上に設けられているが、画素電極基板2の画素電極13上等に設けたものであってもよい。
また、液晶層4は、液晶物質を液体相でセルギャップに注入する方法の他に、障壁5を形成した共通電極基板3上に所定量の液晶物質を液体相で滴下し、その後、真空中で画素電極基板2を接合することにより形成してもよい。この場合、障壁5の高さを、セルギャップの100%未満、50%以上に設定することにより、滴下する液晶物質の総量を管理するのみでよく、各障壁で区画された個々の領域内に滴下する液晶物質量の制御が不要であり、工程管理が容易となる。
また、本発明の液晶表示素子では、液晶物質と接触する面の平坦性を得るために、TFT14、走査線15、信号線16上にオーバーコート層を設け、このオーバーコート層を介して配向膜を形成することが好ましい。オーバーコート層の材料としては、透明(可視光透過率50%以上)材料により形成することができる。具体的には、アクリレート系、メタクリレート系の反応性ビニル基を有する光硬化型樹脂、熱硬化型樹脂や、ポリシロキサン等の透明酸化物を使用することができる。また、透明樹脂として、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリビニルアルコール、ポリビニルピロリドン、ヒドロキシエチルセルロース、カルボキシメチルセルロース、ポリ塩化ビニル樹脂、メラミン樹脂、フェノール樹脂、アルキド樹脂、エポキシ樹脂、ポリウレタン樹脂、ポリエステル樹脂、マレイン酸樹脂、ポリアミド樹脂等を使用することができる。
オーバーコートの形成は、上記の樹脂材料が液体の場合、スピンコート、ロールコート、キャストコート等の方法で塗布して成膜し、光硬化型樹脂は紫外線照射後に必要に応じて熱硬化させ、熱硬化型樹脂は成膜後そのまま硬化させる。また、使用材料がフィルム状に成形されている場合、直接、あるいは、粘着剤を介して貼着することができる。このようなオーバーコート層の厚みは、例えば、0.1μm以下で設定することが好ましい。
次に、より具体的な実施例を示して本発明を更に詳細に説明する。
[実施例1]
(画素電極基板の作製)
ガラス基板上に、走査線としてのx電極(線幅8μm)、および、これに直交する方向に信号線としてのy電極(線幅8μm)を、それぞれピッチ102μmで形成した。また、x電極とy電極で囲まれた画素領域に、酸化インジウムスズ(ITO)薄膜からなる画素電極とTFTスイッチング素子を形成した。画素電極は、x軸方向(走査線に沿った方向)に、ピッチ102μmで形成されており、一方の端部から12番目、24番目、36番目、・・・のように12の倍数に当たる画素電極の幅を55μmとし、他の画素電極の幅は45μmとした。
次いで、画素電極を覆うように、感光性樹脂材料(JSR(株)製 NN780)を酢酸三メトキシブチル(溶媒)で10倍に希釈して調製した塗布液を、スピンコート法(2000r.p.m.、10秒間)により塗布し、真空乾燥を行い、ホットプレートで90℃、3分間乾燥を行ない、紫外線照射後、230℃、30分間焼成し、厚さ150nmのオーバーコート層を形成して、画素電極基板を得た。
(共通電極基板の作製)
表面に酸化インジウムスズ(ITO)薄膜を形成したガラス基板のITO薄膜上に、感光性樹脂材料(JSR(株)製 NN780)をスピンコート法(2000r.p.m.、10秒間)により塗布し、真空乾燥を行い、ホットプレートで90℃、3分間乾燥を行なった。その後、フォトリソグラフィー法により幅10μm、ピッチ1224μmのストライプ状にパターニングし、230℃で30分間焼成した。これにより高さ1.5μmの障壁をガラス基板のITO薄膜上に形成した。
次いで、ITO薄膜、障壁を覆うように、感光性樹脂材料(JSR(株)製 NN780)を酢酸三メトキシブチル(溶媒)で10倍に希釈して調製した塗布液を、スピンコート法(2000r.p.m.、10秒間)により塗布し、真空乾燥を行い、ホットプレートで90℃、3分間乾燥を行ない、紫外線照射後、230℃、30分間焼成し、厚さ150nmのオーバーコート層を形成して、共通電極基板を得た。
(液晶表示素子の作製)
上述のように作製した両基板のオーバーコート層上に、下記の構造式Aで示される化合物Aをシクロペンタノンに溶解(2重量%)した配向膜用塗布液をスピンコート法(4000r.p.m.、30秒間)により塗布し、オーブンで180℃、10分間乾燥を行なった。
Figure 0004580695
その後、偏光紫外線光で100mJ露光して光配向処理を施し、配向膜を形成した。尚、この光配向処理は、配向方向の異なる6種の処理(ガラス基板が偏光に対して−5°、0°、5°、15°、25°、40°となる方向から照射する6種の処理)を設定した。
次に、共通電極基板の周縁部にシール材を塗布し、次いで、共通電極基板と画素電極基板とを、上記の偏光紫外線照射方向が平行かつアンチパラレルの状態となるように対向させ、また、共通電極基板の障壁が、画素電極基板の幅55μmの画素電極の中央にとなるように位置を調整した後、熱圧着した。
次いで、両基板のセルギャップ(1.5μm)内に液晶を注入するための注入口を、障壁の延設方向の一端に設け、この注入口の上部に、液晶物質(クラリアント社製 R2301)を付着し、真空オーブンを用いて、ネマチック相−等方転移温度より20℃高い温度でセルギャップ内に注入した。注入後、液晶物質を徐冷して常温に戻した。その後、注入口を封止した。
以上により、6種の試料を作製した。これらの各試料について、液晶の分子方向を測定(クロスニコルに配置した2枚の偏光板の間に試料を配置し、試料を回転して、最も暗くなる方向が分子の配向方向を示す)した結果、障壁の延設方向と液晶物質の分子方向との差は、各試料において、0°、5°、10°、20°、30°、45°であった。
また、各試料の液晶層の配向状態を偏光顕微鏡により観察した結果、障壁の延設方向と液晶物質の分子方向との差が0°、5°の試料において、液晶層が均一なモノドメイン配向の単安定性の強誘電性液晶であることが確認された。尚、層法線方向が同じ領域の面積が全面積に占める割合が95%以上である場合を「均一なモノドメイン配向の単安定性の強誘電性液晶」とし、上記の2点の試料では、層法線方向が同じ領域の占有面積が98%であった。
また、上記の2種の試料(障壁の延設方向と液晶物質の分子方向との差が0°、5°の試料)の画素電極基板の走査線および信号線に、TFTスイッチング素子駆動のための電圧印加を行なった。すなわち、画素電極に+5Vおよび−5Vの矩形電圧を180Hzの周波数で印加したところ、全面にわたって均一な表示が得られた。また、同様に、画素電極に+3V、−3Vの矩形電圧を180Hzの周波数で印加した場合も、全面にわたって均一な表示が得られた。
しかし、障壁の延設方向と液晶物質の分子方向との差が10°の試料では、一部にダブルドメイン配向がみられ(層法線方向が同じ領域の占有面積が85%)、20°、30°、45°の各試料では、液晶層がダブルドメイン配向(層法線方向が同じ領域の占有面積が70%以下)であった。また、これらの試料の画素電極に+5Vおよび−5Vの矩形電圧を180Hzの周波数で印加した場合は、特に表示上の異常はみられなかったが、+3Vおよび−3Vの矩形電圧を180Hzの周波数で印加したところ、ダブルドメインの境界部分で、白いスジ状の欠陥が多数観測された。
[実施例2]
障壁の高さを0.4μm、0.8μm、1.2μm、1.5μmの4種とした他は、実施例1と同様にして、液晶表示素子を作製した。但し、光配向処理は、障壁の延設方向と液晶物質の分子方向との差が0°となる条件に設定した。
これにより障壁の高さが異なる4種の試料を作製した。各試料について、液晶層の配向状態を実施例1と同様に観察した結果、障壁の高さがギャップ(基板間距離(1.5μm))の50〜100%の範囲にある試料(障壁高さ:0.8μm、1.2μm、1.5μm)では、液晶層が均一なモノドメイン配向の単安定性の強誘電性液晶であることが確認された。特に、障壁高さが1.2μm、1.5μmの試料では、モノドメイン配向が極めて均一なもの(層法線方向が同じ領域の占有面積が98%)であった。
しかし、障壁の高さがギャップ(基板間距離(1.5μm))の50%未満である試料(障壁高さ:0.4μm)では、液晶層がダブルドメイン配向(層法線方向が同じ領域の占有面積が60%)であった。
[比較例1]
画素電極基板を構成する画素電極の幅を全て55μmとした他は、実施例1と同様にして、液晶表示素子を作製した。但し、光配向処理は、障壁の延設方向と液晶物質の分子方向との差が0°となる条件に設定した。
この液晶表示素子について、実施例1と同様に、+5Vおよび−5Vの矩形電圧を180Hzの周波数で画素電極に印加したところ、障壁が存在する画素の明るさが、他の画素より暗くなり、ストライプ状のムラが観察された。
また、同様に、画素電極に+3V、−3Vの矩形電圧を180Hzの周波数で印加した場合も、障壁が存在する画素の明るさが、他の画素より暗くなり、ストライプ状のムラが観察された。
[比較例2]
光配向処理による配向膜形成ではなく、次のように、ラビング処理による配向膜形成を行なった他は、実施例1と同様にして、液晶表示素子を作製した。すなわち、日産化学(株)製 RN1199のγブチルセルソルブ溶液を塗布し、80℃で20分間乾燥した後、280℃で1時間焼成し、その後、ラビング布で一方向にラビングして、ポリイミド配向膜を形成した。但し、ラビング処理は、障壁の延設方向と液晶物質の分子方向との差が0°となる条件に設定した。
上述のように作製した液晶表示素子のセルギャップ内に形成された液晶層は、障壁が存在する画素において、障壁の近傍部位に配向不良がみられた。また、この液晶表示素子に、実施例1と同様に、+5Vおよび−5Vの矩形電圧を180Hzの周波数で画素電極に印加したところ、障壁の近傍部位で黒表示の際の光漏れがみられ、画像にライン状の明るい部位が観測された。
本発明は種々の動作方式の液晶表示素子に適用することができる。
本発明の液晶表示素子の一実施形態であるフィールドシーケンシャル方式の液晶表示素子を示す概略断面図である。 図1に示される本発明の液晶表示素子を説明するための平面図である。
符号の説明
1…液晶表示素子
2…画素電極基板
3…共通電極基板
4…液晶層
5…障壁
6…バックライト
11,21…基材
12,22…偏光フィルム
13,13A,13B…画素電極
14…TFT
15…走査線
16…信号線
17,24…配向膜
23…共通電極

Claims (7)

  1. 画素電極および該画素電極の電圧を制御するためのスイッチング素子を備えた第1の基板と、共通電極を備えた第2の基板と、該基板間に注入された液晶物質からなる液晶層と、を備えた液晶表示素子において、
    前記基板間に複数の障壁を一定方向に延設して備え、前記第1の基板は前記障壁が位置する画素電極と前記障壁が位置しない画素電極とを備え、前記障壁が位置する画素電極は、前記障壁が位置しない画素電極よりも大きいことを特徴とする液晶表示素子。
  2. 前記障壁の幅Wと、障壁が位置する画素電極の幅W1と、他の画素電極の幅W2との間に、W1≧W+W2の係が成立することを特徴とする請求項1に記載の液晶表示素子。
  3. 少なくとも一方の基板に配向膜を備え、前記液晶物質はカイラルスメクチックC相を有する単安定状態を示すとともに、液晶の分子方向が前記障壁の延設方向と略同一であることを特徴とする請求項1または請求項2に記載の液晶表示素子。
  4. 前記液晶物質の単安定状態における分子方向と、前記障壁の延設方向の差は0〜5°の範囲内であることを特徴とする請求項3に記載の液晶表示素子。
  5. 前記配向膜は、光配向処理により異方性を付与した膜であることを特徴とする請求項3または請求項4に記載の液晶表示素子。
  6. 前記障壁は、基板間距離の50〜100%を占めることを特徴とする請求項1乃至請求項5のいずれかに記載の液晶表示素子。
  7. 隣り合う前記障壁のピッチは、前記第1の基板の画素電極のピッチの2倍以上の整数倍であり、かつ、3mm以下であることを特徴とする請求項1乃至請求項6のいずれかに記載の液晶表示素子。
JP2004182350A 2004-06-21 2004-06-21 液晶表示素子 Expired - Fee Related JP4580695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004182350A JP4580695B2 (ja) 2004-06-21 2004-06-21 液晶表示素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004182350A JP4580695B2 (ja) 2004-06-21 2004-06-21 液晶表示素子

Publications (2)

Publication Number Publication Date
JP2006003788A JP2006003788A (ja) 2006-01-05
JP4580695B2 true JP4580695B2 (ja) 2010-11-17

Family

ID=35772205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004182350A Expired - Fee Related JP4580695B2 (ja) 2004-06-21 2004-06-21 液晶表示素子

Country Status (1)

Country Link
JP (1) JP4580695B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174514A (ja) * 1989-12-04 1991-07-29 Yamaha Corp 強誘電性液晶表示素子
JPH05281563A (ja) * 1992-03-31 1993-10-29 Kyocera Corp 液晶表示装置
JPH0728037A (ja) * 1993-07-13 1995-01-31 Sanyo Electric Co Ltd 液晶表示装置
JPH07318912A (ja) * 1993-07-22 1995-12-08 Toppan Printing Co Ltd 液晶パネル枠、液晶パネル体及び液晶ディスプレイ
JPH08254716A (ja) * 1995-03-15 1996-10-01 Toppan Printing Co Ltd 液晶パネル体及び液晶パネル体の駆動方法
JP2000193982A (ja) * 1998-12-25 2000-07-14 Nec Corp 液晶表示素子及びその製造方法
JP2002023164A (ja) * 2000-07-04 2002-01-23 Nec Corp 液晶表示方法、液晶表示装置、及び、それの製造装置
JP2002196338A (ja) * 2000-12-22 2002-07-12 Toshiba Corp 液晶表示素子
JP2002202510A (ja) * 2000-11-02 2002-07-19 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその製造方法
JP2004077541A (ja) * 2002-08-09 2004-03-11 Canon Inc 液晶素子及びその駆動方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174514A (ja) * 1989-12-04 1991-07-29 Yamaha Corp 強誘電性液晶表示素子
JPH05281563A (ja) * 1992-03-31 1993-10-29 Kyocera Corp 液晶表示装置
JPH0728037A (ja) * 1993-07-13 1995-01-31 Sanyo Electric Co Ltd 液晶表示装置
JPH07318912A (ja) * 1993-07-22 1995-12-08 Toppan Printing Co Ltd 液晶パネル枠、液晶パネル体及び液晶ディスプレイ
JPH08254716A (ja) * 1995-03-15 1996-10-01 Toppan Printing Co Ltd 液晶パネル体及び液晶パネル体の駆動方法
JP2000193982A (ja) * 1998-12-25 2000-07-14 Nec Corp 液晶表示素子及びその製造方法
JP2002023164A (ja) * 2000-07-04 2002-01-23 Nec Corp 液晶表示方法、液晶表示装置、及び、それの製造装置
JP2002202510A (ja) * 2000-11-02 2002-07-19 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその製造方法
JP2002196338A (ja) * 2000-12-22 2002-07-12 Toshiba Corp 液晶表示素子
JP2004077541A (ja) * 2002-08-09 2004-03-11 Canon Inc 液晶素子及びその駆動方法

Also Published As

Publication number Publication date
JP2006003788A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
US10613390B2 (en) Liquid crystal display device and manufacturing method thereof
US7867580B2 (en) Liquid crystal display
KR0173803B1 (ko) 액정표시소자 및 그의 제조방법
US7307683B2 (en) Liquid crystal display element, optically anisotropic film, and production methods of the same
JP5007771B2 (ja) 液晶表示素子
JP4528645B2 (ja) 液晶表示素子
TW201222078A (en) Method of producing liquid crystal display device
US7402332B2 (en) Liquid crystal display
JP4537718B2 (ja) 液晶表示素子
US10684513B2 (en) Liquid crystal display and production method therefor
JP5062182B2 (ja) 液晶表示素子
JP3771619B2 (ja) 液晶表示素子
JP3774747B2 (ja) 液晶表示装置
JP4580695B2 (ja) 液晶表示素子
US9944856B2 (en) Liquid crystal display panel, method for manufacturing the same and liquid crystal composition
JP4580696B2 (ja) 液晶表示素子
JP4888049B2 (ja) 液晶表示素子
KR101157948B1 (ko) Ips 모드 액정표시장치의 제조방법
JP4503281B2 (ja) 液晶表示素子
JP2002003847A (ja) 液晶素子および液晶装置
JP2010230886A (ja) 液晶表示素子
JP2002006295A (ja) 液晶素子および液晶装置
JP2010256496A (ja) 液晶表示素子
JP2001021923A (ja) 液晶素子および液晶装置
JP2008076532A (ja) 液晶表示素子用基板、液晶表示素子用tft基板、および、液晶表示素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees