JP4569058B2 - Evaluation method of anodic bonding substrate - Google Patents
Evaluation method of anodic bonding substrate Download PDFInfo
- Publication number
- JP4569058B2 JP4569058B2 JP2001249423A JP2001249423A JP4569058B2 JP 4569058 B2 JP4569058 B2 JP 4569058B2 JP 2001249423 A JP2001249423 A JP 2001249423A JP 2001249423 A JP2001249423 A JP 2001249423A JP 4569058 B2 JP4569058 B2 JP 4569058B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- substrate
- interface
- etching
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Fluid Pressure (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Pressure Sensors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体基板とガラス基板とが陽極接合された陽極接合基板における接合界面の接合状態を評価する陽極接合基板の評価方法に関する。
【0002】
【従来の技術】
陽極接合によって、半導体基板とガラス基板とを接着した陽極接合基板として、半導体圧力センサや加速度センサ、それを応用した構造体等がいくつか提案されている。従来、これらの加工技術である陽極接合により接合界面の状態が良好であるか否かの評価は、例えば次のような方法が実施されている。
【0003】
シリコンウェハとガラス基板とが陽極接合された基板へ、ガラス基板の裏面側から光を照射し、接合界面に未接合部分(ボイド、ギャップ)が存在する場合に出現する干渉縞(ニュートンリング)を、目視もしくは光学顕微鏡で観察するといった方法である。
【0004】
ただし、ガラス基板の裏面がすりガラス状態であり、観察光が散乱してしまうような場合には、特開2000−146733号公報や特開2000−146734号公報に記載されているように、ガラス基板の裏面に鏡面部分を設けて改善するといった方法が採られる。
【0005】
また、特開平9−289238号公報においては、上記両公報のような干渉縞情報を定量的な数値として算出する方法も採られている。さらに、特開平10−22354号公報においては、接合界面のシリコンウェハ側にPN接合を用いたフォトダイオードを形成しておいて、光を照射して未接合部がある場合とない場合との光起電流の流れ度合の相違によって検出する方法が採られている。
【0006】
【発明が解決しようとする課題】
しかし、上記した従来の評価方法では次のような問題点がある。ある光源から照射して干渉縞を検出する方法では、照射された光強度や光の入射角度、干渉縞を検出する観察角度、波長によって干渉縞の状態が変化したり、また、接合界面の未接合部のギャップが干渉縞検出限界以下であったり、さらに、密着はしていても陽極接合していないすなわち共有結合していない不具合状態であったりすれば、検出は不可能である。
【0007】
言い換えれば、未接合部は、干渉縞が発生している、もしくは、ある高さを持ったギャップを持っていることが検出のためには必須条件であり、干渉縞が発生しないような原子レベルのギャップ、詳しくは陽極接合されていないすなわち共有結合に至っていないが密着しているような不具合の場合は検出することができない。
【0008】
さらに、上記した特開2000−146733号公報、特開2000−146734号公報や特開平10−22354号公報では、鏡面加工やフォトダイオードの形成等といった手間がかかる前処理、加工が必要であり、また、特開平9−289238号公報や特開平10−22354号公報に用いられている光学系や電流測定回路を備えた測定装置は高額であり、安価に製造することはできない。
【0009】
その他、接合界面の状態を間接的にではあるが評価可能な方法としては、引張強度といったような接合強度を測定する方法も公知であり、実施されている。ただし、この評価方法は接合面積の大きさに依存性を有し、ある接合面積が存在するサンプル形状でなくてはならず、評価すべき接合界面領域の内の局部的な不具合箇所の検出には不向きである。
【0010】
また、比較的広範囲な不具合領域が存在したとしても、シリコンウェハやガラス基板といった陽極接合基板の母材強度で破壊に至ってしまう場合、すなわち、接合界面に不具合な部分が存在していても接合界面全体の面積が比較的大きく、接合界面全体の接合強度が母材破壊強度に打ち勝ってしまう場合等があり、やはり、正確な接合界面の評価は困難である。
【0011】
そこで、本発明は上記問題に鑑み、半導体基板とガラス基板とが陽極接合された陽極接合基板における接合界面の接合状態を評価するにあたって、干渉縞の発生にいたらない程度の接合界面の不具合までも、簡便且つ低コストで検出できるようにすることを目的とする。
【0012】
【課題を解決するための手段】
陽極接合基板の接合界面においては、半導体基板中の原子(Si等)とガラス中の酸素原子との共有結合(Si−O等)が形成されることで接合がなされる。
良好な接合状態(良好接合状態)では、その共有結合の結合密度が比較的大きく、良好でない接合状態(不良接合状態)では、共有結合の結合密度が比較的小さい。
【0013】
本発明者の実験検討によれば、このような共有結合の結合密度の大小による接合状態の相違は、ガラス基板における接合界面の断面を、エッチング可能なエッチング液にさらしたときのエッチング状態の相違として発現することがわかった。
【0014】
つまり、干渉縞の発生の有無に関わらず不良接合状態では、良好接合状態に比べ、接合界面の上記エッチング液に対する耐性が低く、接合界面のエッチングが進行しやすいことがわかった。本発明は、この知見に基づいて創出されたものである。
【0015】
すなわち、請求項1に記載の発明では、半導体基板(10)とガラス基板(20)とを陽極接合してなる陽極接合基板(30)の接合界面(50)の接合状態を評価する方法であって、陽極接合基板において接合界面の断面が露出した露出面(31)を形成した状態で、陽極接合基板を、ガラス基板をエッチング可能なエッチング液に浸漬させた後、このエッチング液への浸漬中において、ガラス基板がガラス基板単独の状態でエッチングされた量に相当する量をa、露出面から接合界面にエッチング液がしみ込んだ量をbとしたとき、量aおよび量bの差の絶対値|b−a|と量bとの比である界面しみ込み率|b−a|/bの大きさに基づいて、接合界面の接合状態を評価するものであり、量aおよび量bは、エッチング液への浸漬後に、顕微鏡観察によって接合界面の断面部のエッチング状態を露出面の側方から観察することにより測定することを特徴としている。
【0016】
本発明によれば、陽極接合基板の接合界面が不良接合状態である場合には、界面しみ込み率|b−a|/bが大きく、良好接合状態である場合には、界面しみ込み率|b−a|/bが小さくなる。また、接合不良の有無によって、界面しみ込み率|b−a|/bの大きさは大きく相違する。
【0017】
また、ガラス基板をエッチング可能なエッチング液を用いたエッチングは、通常の半導体プロセスにおいて容易に実行可能な加工方法であり、上述した従来の鏡面加工やフォトダイオードの形成等といった処理や加工に比べて手間がかからない。また、エッチングによるエッチング量やしみ込み量の測定は、光学または電子顕微鏡等の観察により容易に実行することができる。
【0018】
したがって、本発明によれば、陽極接合基板に対して上記エッチング液による加工を施し、界面しみ込み率|b−a|/bの大きさに基づいて接合界面の接合状態を評価することにより、干渉縞の発生にいたらない程度の接合界面の不具合までも、簡便且つ低コストで検出することができる。
【0019】
ここで、上述したように、接合界面において接合不良が存在すると、接合界面にてエッチングが進行しやすく界面しみ込み率|b−a|/bは大きくなるが、本発明者の実験検討によれば、不良接合状態と良好接合状態との分別は、界面しみ込み率|b−a|/bがおおよそ0.3を境にして具体的に行うことができる。
【0020】
また、陽極接合されたガラス基板における接合界面近傍部には、ガラス中の陽イオンが欠乏した空乏層が存在する。この空乏層は、それ以外のガラス基板の部位よりもエッチング液によるエッチングレートが大きい。つまり、陽極接合されたガラス基板においては、上記量bは上記量aよりも大きい。
【0021】
逆に言えば、上記界面しみ込み率が0であるということは、上記空乏層が形成されていない、すなわち、陽極接合がなされていないことになる。本発明者の実験検討によれば、陽極接合されたガラス基板においては、通常、上記界面しみ込み率は0.1以上になる。
【0022】
したがって、上記請求項1の評価方法においてより具体的には、請求項2に記載の発明のように、界面しみ込み率|b−a|/bが、0.1以上0.3以下の場合に、接合界面(50)の接合状態が良好であると判定することができる。
【0023】
また、請求項3に記載の発明のように、エッチング液としては、フッ酸系の水溶液を用いることができる。
【0024】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0025】
【発明の実施の形態】
(第1実施形態)
以下、本発明を図に示す実施形態について説明する。図1は本発明の第1実施形態に係る陽極接合基板の製造方法を示す概略断面図であり、図2は、陽極接合の方法を示す説明図である。
【0026】
図1(a)に示す陽極接合基板30は、例えば直径が150mmのウェハとしてのシリコン基板(半導体基板)10とガラス基板20とを陽極接合した基板である。また、図1(a)中の破線DLは、陽極接合基板30をチップ単位に分断するためのダイシングライン(スクライブライン)を示す。
【0027】
具体的には、陽極接合は、図2に示すように行われる。真空中にて、陰極電極40上に、ガラス基板20、シリコン基板10を順次、搭載し、その上に陽極電極41を押し当てた積層状態とする。シリコン基板10には、Al(アルミニウム)等よりなるウェハ電極11(図1では省略)が形成されており、陽極電極41はウェハ電極11に接している。
【0028】
陰極電極40はカーボン等により構成され、陽極電極41はステンレス(SUS)等より構成されている。また、積層体10、20、40、41を加熱して高温状態とするためのヒータ42が、例えば当該積層体の上下にそれぞれ設けられている。
【0029】
そして、ヒータ42によって上記積層体を加熱しながら、陰極電極40および陽極電極41によってシリコン基板10とガラス基板20との間に電圧を印加することにより、シリコン基板10とガラス基板20とを陽極接合する。例えば、加熱温度は360℃程度、印加電圧は600V程度、真空度は1×10-5Torr程度とすることができる。
【0030】
このようにして形成した陽極接合基板30は、次に、図1(b)に示すように、ダイシングラインDLに沿って、ダイシングカットを実施することにより、チップ単位に分断される。それにより、シリコン基板10aとガラス基板20とが接合界面50を介して陽極接合されてなる陽極接合基板30が、個々のチップとして形成される。
【0031】
次に、本実施形態に係る陽極接合基板の評価方法について述べる。この評価は、上記ダイシングカットにより分断された陽極接合基板30を用いて行うことができる。このダイシングカットにより、図1(b)に示すように、陽極接合基板30は、接合界面50の断面が露出した露出面31を形成した状態となっている。
【0032】
ここで、評価に用いる陽極接合基板(評価サンプル)30は、上記ダイシングカットによってチップ状(通常、矩形状)となったものでも良いし、チップにまで分断せずにダイシングラインDLに沿って所望の寸法の短冊状に分断したものでも良い。
【0033】
つまり、評価したい接合界面の断面が露出していれば、いかなる状態、形状となっていても良いが、一般的な半導体基板の最終加工工程であるダイシングカット工程で個々のチップ形状になったものを評価サンプルとすれば非常に簡便である。
【0034】
なお、本評価は、各チップ(評価サンプル)毎に評価する全数チェックで行っても良いし、ロット(複数枚のウェハ)毎に1〜数個のチップについてチェックしたり、1枚のウェハ毎に1〜数個のチップについてチェックする等、一般的な品質管理手法に基づき抜き取り検査数を決定する方法で行っても良い。
【0035】
そして、接合界面50の断面が露出した露出面31を形成した状態で、陽極接合基板30を、ガラス基板20をエッチング可能なエッチング液に浸漬させる。このエッチング液としては、フッ酸系水溶液等の半導体プロセスにおいてガラスエッチング可能なエッチング液を用いることができる。
【0036】
図3は、露出面31が形成された陽極接合基板30をエッチング液60に浸漬させた状態において、陽極接合基板30の端面近傍におけるエッチング状態を示している。エッチング液60としての上記フッ酸系水溶液等では、通常、シリコンウェハはほとんどエッチングされないので、ガラス基板20のみがエッチングされる。
【0037】
ある程度、陽極接合基板30をエッチング液60に浸漬させ、陽極接合基板30を純水洗浄・乾燥処理した後、光学顕微鏡や比較的簡便なSEM等の電子顕微鏡観察によって、接合界面50の断面部のエッチング状態を露出面31の側方から観察する。
【0038】
すると、図3に示すように、各部のエッチングレートの相違により、ガラス基板20がガラス基板20単独の状態でエッチングされた量に相当する量(ガラスエッチング量)をa、露出面31から接合界面50にエッチング液がしみ込んだ量(界面エッチング量)をbとしたとき、a<bとなるようにエッチングされた状態が観察される。
【0039】
ここで、図4は、接合界面50における接合状態を模式的に示す図である。陽極接合では、イオン導電性固体であるガラスにおいて、酸素含有成分(Na2O等)中の陽イオンがシリコンとの接触界面とは逆に移動し、それにより、当該接触界面では、負の電荷であった酸素イオンとシリコンとの共有結合(Si−O)がなされる。
【0040】
このSi−Oの共有結合がなされることで、接合界面50の接合が達成されるが、図4中の×印に示すように、Si−Oの共有結合に至らない部位が発生すると、この部位は接合不良となる。
【0041】
つまり、良好な接合状態(良好接合状態)では、Si−Oの共有結合の結合密度が比較的大きく、上記した干渉縞として発生しない、あるいは、ボイドのように干渉縞として発生するような良好でない接合状態(不良接合状態)では、当該共有結合の結合密度が比較的小さい。
【0042】
また、例えば、エッチング液60としてフッ酸を用いる場合、フッ酸は一般的に、SiO2+6HF→H2SiF6+H2O、の式で表されるように、SiO2すなわちガラス基板20を溶解する。
【0043】
よって、この共有結合の結合密度の大小による接合状態の相違は、上記エッチングにおいて、界面エッチング量bとガラスエッチング量aとの差の絶対値であるしみ込み量|b−a|(つまり、(b−a)または(a−b))の相違として発現する。
【0044】
つまり、Si−Oの結合密度が比較的大となっていて接合界面50が良好接合状態である場合には、Si−Oの結合密度が比較的小となっていて接合界面50が不良接合状態である場合に比較して、エッチング液60による接合界面50へのエッチングは進行せず、しみ込み量|b−a|が小さい。
【0045】
本実施形態では、このしみ込み量|b−a|と界面エッチング量bとの比である界面しみ込み率|b−a|/bの大きさに基づいて接合界面50の接合状態を評価する。
【0046】
本評価はエッチング加工を伴うため、エッチング液60の濃度ばらつき等によるエッチング速度のばらつきによって、エッチング量|b−a|、a、bが多少ばらつくことは避けられない。その点、界面しみ込み率にて評価すれば、絶対量であるしみ込み量|b−a|に比較して、評価ロット毎のエッチング速度に対するばらつきを除外することができるため、より正確な評価を実現できる。
【0047】
そして、陽極接合基板の接合界面が不良接合状態である場合には、界面しみ込み率|b−a|/bが大きく、良好接合状態である場合には、界面しみ込み率|b−a|/bが小さくなる。また、接合不良の有無によって、界面しみ込み率|b−a|/bの大きさは大きく相違する。
【0048】
また、ガラス基板20をエッチング可能なエッチング液60を用いたエッチングは、通常の半導体プロセスにおいて容易に実行可能な加工方法であり、上述した従来の鏡面加工やフォトダイオードの形成等といった処理や加工に比べて手間がかからない。また、エッチングによるエッチング量やしみ込み量の測定は、光学または電子顕微鏡等の観察により容易に実行することができる。
【0049】
したがって、本実施形態の評価方法によれば、陽極接合基板30に対して上記エッチング液60による加工を施し、界面しみ込み率|b−a|/bの大きさに基づいて接合界面50の接合状態を評価することにより、干渉縞の発生にいたらない程度の接合界面50の不具合までも、簡便且つ低コストで検出することができる。
【0050】
本評価方法の一具体例を示す。本例では、評価に用いる陽極接合基板30は、チップにまで分断せずにダイシングラインDLに沿って所望の寸法の短冊状に分断したものを用いた。
【0051】
エッチング液60として、一般的な半導体用フッ酸水溶液(49wt%フッ酸)と純水とを1:1で混合したフッ酸系水溶液を使用し、陽極接合基板30をエッチング液60に浸漬した。このフッ酸系水溶液60の場合、浸漬時間は10分、エッチング速度としては、今回使用したガラス基板20では10μm/分程度である。
【0052】
陽極接合基板30をフッ酸系水溶液に浸漬させた後、陽極接合基板30を純水洗浄・乾燥処理し、光学顕微鏡にて接合界面50の断面部を観察した。本フッ酸水溶液60では、シリコン基板(シリコンウェハ)10はほとんどエッチングされず、ガラス基板20のみがエッチングされた。
【0053】
そして、観察の結果、エッチング後の陽極接合基板30としては、フッ酸エッチングにより接合界面50のエッチングが進行して、比較的接合界面50にしみ込んでエッチングされたもの(以下、サンプルAという)と、比較的接合界面50にしみ込まないでエッチングされたもの(以下、サンプルBという)とに2分された。
【0054】
図5は、しみ込み量として(b−a)を用い、サンプルA(n=8)とサンプルB(n=20)について、界面しみ込み率(b−a)/bを求めた結果を示す図である。なお、本例では、評価した陽極接合基板30は、すべて干渉縞が光学顕微鏡観察にて検出できなかったものを用いた。
【0055】
図5から、サンプルAとサンプルBとでは、界面しみ込み率(b−a)/bの大きさは大きく相違し、界面しみ込み率(b−a)/bの小さいサンプルBは良好接合状態を実現していると考えられ、界面しみ込み率(b−a)/bの大きいサンプルAは不良接合状態であると考えられる。
【0056】
このことを確認するため別の評価方法によって検証した。ピンセット等によって各サンプルにおけるシリコン基板10とガラス基板20との引き剥がしを試みた結果、比較的簡単に引き剥がされてしまうのは上記サンプルAであり、上記サンプルBはまったく引き剥がされなかった。
【0057】
また、破壊試験として引張試験を実施し接合界面50を観察してみると、接合界面50の状態が良好である可能性の高いサンプルBでは、ガラス基板20もしくはシリコン基板10が破壊するといった母材破壊であったのに対して、接合界面50の状態が良好でない可能性のあるサンプルAでは、接合界面50が引き剥がされた部位が観察できた。
【0058】
こうして、実験的に、図5に示される界面しみ込み率(b−a)/bによって2分されたサンプルA、Bにおいては、サンプルAは不良接合状態であり、サンプルBは良好接合状態であることが確認された。そして、本実施形態による界面しみ込み率は、明らかに一般的な別評価手法(引張試験等)と対応がとれることがわかる。
【0059】
ここで、図5において、良好接合状態を実現しているサンプルBにおける界面しみ込み率は、その平均値の4σまで採ったとしても0.13〜0.29である。このことから、界面しみ込み率が0.1以上0.3以下ならば、良品と判定して差し支えないと言える。
【0060】
ちなみに、界面しみ込み率|b−a|/bが小さすぎる場合、極端には0の場合(つまりb=aの場合)は、陽極接合が実現されていないことになる。これは、次の理由による。
【0061】
上記図3に示すように、陽極接合されたガラス基板20において、接合界面50の近傍部にはガラス中の陽イオン(Na+等)が欠乏した空乏層51が存在する。この空乏層51は、上記図4を参照して述べたように、接合界面50にてSi−Oの共有結合を実現するために、ガラス基板20中の陽イオンが接合界面50とは反対側へ移動することから形成される。
【0062】
そして、この空乏層51は、それ以外のガラス基板20の部位よりもエッチング液60によるエッチングレートが大きい。そのため、接合界面50の接合状態が完全なものであっても、図3に示すように、ガラス基板20のうち空乏層51を含む接合界面50近傍部は、それ以外の部位に比べて大きくエッチングされる。
【0063】
また、本実施形態の評価方法と引張試験とを比較すると次のようなことも言える。
【0064】
引張試験のように、破壊試験を実施し、その界面の状態を観察する方法では、先に母材が破壊してしまう場合には検出できない。また、ある程度の接合面積を持たせて総合的に引き剥がすため、局部的に良好でない接合界面が存在する場合には必ずしも不良箇所を検出できるとは限らない。
【0065】
しかし、本実施形態の評価方法では、評価サンプルの接合面積の大きさには依存せずに評価可能であるため、接合面積の小さいサンプルを用いることで、局部的に良好でない接合界面をも比較的容易に検出可能である。
【0066】
そして、本実施形態では、非破壊検査であるため、良品(良好接合状態)と判定された陽極接合基板30およびそれと同じウェハやロットから製造された陽極接合基板30は、出荷することができる。
【0067】
なお、本評価方法のエッチング加工ではガラス基板20が多少エッチングされるが、評価され且つ良品と判定された陽極接合基板(チップ)30については、最終的な製品寸法仕様と比較検査した上で出荷すればよい。上記例のフッ酸系エッチング液60では、浸漬時間は10分、ガラス基板のエッチング速度は10μm/分であり、製品としては100μm程度のガラスエッチング量b(図3参照)であり、製品として問題はない。
【0068】
(第2実施形態)
ところで、実際の陽極接合基板では、シリコン基板に保護膜や配線等が形成されており、上記第1実施形態の評価方法では、フッ酸系水溶液等のエッチング液により、これら保護膜や配線等がエッチングされる恐れがある。
【0069】
本第2実施形態は、上記評価方法において、シリコン基板10に形成された素子上の保護膜や配線等をエッチング液60から保護する工程を追加するようにしたものである。本実施形態は、シリコン基板10側に保護膜や配線等が形成されているもの、例えば、半導体圧力センサや赤外線センサ、フローセンサ、ガスセンサ、湿度センサ等に用いて好適である。
【0070】
図6は、本第2実施形態に係る陽極接合基板の製造方法を示す概略断面図である。図6では、上記した各センサに備えられる構成として、シリコン基板10に薄肉部としてのダイアフラム12を形成した陽極接合基板30について示してある。
【0071】
図6(a)に示すように、通常の半導体プロセスにより、ウェハとしてのシリコン基板10の表面側に素子(図示せず)、層間膜13、配線14、保護膜15を形成するとともに、シリコン基板10の裏面側に異方性エッチング等により凹部を形成することでダイアフラム12を形成する。そして、上記第1実施形態と同様にして、このシリコン基板10の裏面側にガラス基板20を陽極接合する。
【0072】
次に、図6(b)に示すように、陽極接合後ダイシングカットする前に、上記エッチング液に対して耐性を有する表面保護材16により、シリコン基板10の最表面を被覆する。この表面保護材16は、例えばレジスト等のフッ酸系水溶液に対する材料を用いて構成することができ、一般的なレジスト塗布工程と同様にスピンコート等にて塗布することで形成することができる。
【0073】
その後、図6(c)に示すように、ダイシングラインDLに沿ってダイシングカットし、陽極接合基板30を複数個のチップに分断する。そして、図6(d)に示すように、分断され露出面31が形成されたチップについて、全数チェックまたは抜き取りチェックにより、上記第1実施形態と同様にして接合界面50の評価を行う。
【0074】
この際、表面保護材16により保護されていないチップ断面(露出面31)から、保護膜15や層間膜13等が若干エッチングされるが、製品には影響ない程度となるようにエッチング液濃度やエッチング時間を調整する。また、ガラス基板20についても同様である。ただし、ガラス基板20では断面のみではなく裏面(接合界面50とは反対側の面)もエッチングされるので、これについても製品に影響のないようなエッチング条件とする。
【0075】
このようなエッチング条件として具体的には、上記第1実施形態の具体例に示したフッ酸系水溶液60の条件を採用することができる。または、素子形成領域外であるスクライブ幅で調整しても良い。また、ガラス基板20の裏面については、シリコン基板10の表面側と同様に、表面保護材16により保護しても良い。
【0076】
その後、エッチング加工が施された陽極接合基板30について、上記第1実施形態と同様、界面しみ込み率|b−a|/bを求め、その大きさに基づいて接合界面50の接合状態を評価する。例えば、界面しみ込み率が0.1以上0.3以下のものを良品(良好接合状態)と判定する。
【0077】
その後、図6(e)に示すように、良品と判定されたチップ(陽極接合基板30)およびそれと同じウェハやロットから製造された陽極接合基板30のみについて、表面保護材16を除去し、出荷する。表面保護材16の除去は一般的なレジスト除去工程と同様な剥離液を用いて行うことができる。こういった工程で製造すれば、陽極接合の信頼性の高い製品を出荷可能となる。
【0078】
こうして本第2実施形態においても、上記第1実施形態と同様な効果を得ることができる。特に、本実施形態は、シリコン基板10側に保護膜や配線等が形成されているものに用いて好適である。なお、表面保護材17を用いない上記第1実施形態の評価方法は、これら製品の製造工程において評価サンプル専用の陽極接合基板として用いる方が好ましい。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る陽極接合基板の製造方法を示す概略断面図である。
【図2】陽極接合の方法を示す説明図である。
【図3】上記第1実施形態に係る陽極接合基板の評価方法における陽極接合基板のエッチング状態を示す図である。
【図4】陽極接合による接合界面の接合状態を模式的に示す図である。
【図5】上記第1実施形態に係る陽極接合基板の評価方法によって界面しみ込み率を求めた結果を示す図である。
【図6】本発明の第2実施形態に係る陽極接合基板の製造方法を示す概略断面図である。
【符号の説明】
10…シリコン基板(半導体基板)、20…ガラス基板、
30…陽極接合基板、31…露出面、50…接合界面、60…エッチング液。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an anodic bonding substrate evaluation method for evaluating a bonding state of a bonding interface in an anodic bonding substrate in which a semiconductor substrate and a glass substrate are anodically bonded.
[0002]
[Prior art]
Several semiconductor pressure sensors, acceleration sensors, and structures using the same have been proposed as anodic bonding substrates in which a semiconductor substrate and a glass substrate are bonded by anodic bonding. Conventionally, for example, the following method is used to evaluate whether or not the state of the bonding interface is good by anodic bonding, which is a processing technique.
[0003]
Interference fringes (Newton rings) that appear when a silicon wafer and a glass substrate are anodically bonded from the back side of the glass substrate and there are unbonded parts (voids, gaps) at the bonding interface It is a method of visual observation or observation with an optical microscope.
[0004]
However, in the case where the back surface of the glass substrate is in a ground glass state and the observation light is scattered, as described in JP-A Nos. 2000-146733 and 2000-146734, the glass substrate is used. A method of improving by providing a mirror surface portion on the back surface is adopted.
[0005]
Japanese Patent Application Laid-Open No. 9-289238 also employs a method for calculating interference fringe information as a quantitative numerical value as in the above two publications. Further, in Japanese Patent Laid-Open No. 10-22354, a photodiode using a PN junction is formed on the silicon wafer side of the bonding interface, and light is emitted with and without an unbonded portion when irradiated with light. A method of detecting by the difference in the degree of flow of electromotive current is employed.
[0006]
[Problems to be solved by the invention]
However, the conventional evaluation method described above has the following problems. In the method of detecting interference fringes by irradiating from a certain light source, the state of interference fringes changes depending on the intensity of irradiated light, the incident angle of light, the observation angle for detecting interference fringes, and the wavelength, Detection is impossible if the gap at the joint is below the interference fringe detection limit, or if the joint is in close contact but is not anodic-bonded, that is, is not covalently bonded.
[0007]
In other words, at the atomic level where interference fringes are generated or a gap with a certain height is an essential condition for detection, and no interference fringes are generated at unjoined parts. In this case, it is not possible to detect such a gap that is not anodic-bonded, that is, has not been covalently bonded but is in close contact.
[0008]
Furthermore, in the above-mentioned JP-A-2000-146733, JP-A-2000-146734, and JP-A-10-22354, pretreatment and processing that require time and effort such as mirror finishing and formation of a photodiode are required. Moreover, the measuring apparatus provided with the optical system and the current measuring circuit used in JP-A-9-289238 and JP-A-10-22354 is expensive and cannot be manufactured at low cost.
[0009]
In addition, as a method capable of indirectly evaluating the state of the bonding interface, a method for measuring the bonding strength such as tensile strength is also known and practiced. However, this evaluation method depends on the size of the bonding area, and must be a sample shape with a certain bonding area, and it can detect local defects in the bonding interface area to be evaluated. Is unsuitable.
[0010]
In addition, even if there is a relatively wide defect area, if the strength of the base material of the anodic bonding substrate such as a silicon wafer or a glass substrate leads to destruction, that is, even if there is a defective portion in the bonding interface, The entire area is relatively large, and the bonding strength of the entire bonding interface may overcome the base metal fracture strength. Thus, it is difficult to accurately evaluate the bonding interface.
[0011]
Therefore, in view of the above problems, the present invention evaluates the bonding state of the bonding interface in the anodic bonding substrate in which the semiconductor substrate and the glass substrate are anodic bonded, and even the defect of the bonding interface to the extent that interference fringes do not occur. An object is to enable detection at a simple and low cost.
[0012]
[Means for Solving the Problems]
At the bonding interface of the anodic bonding substrate, bonding is performed by forming a covalent bond (Si-O or the like) between an atom (Si or the like) in the semiconductor substrate and an oxygen atom in the glass.
In a good bonded state (good bonded state), the bond density of the covalent bond is relatively large, and in a poor bonded state (bad bonded state), the bond density of the covalent bond is relatively small.
[0013]
According to the experiment by the present inventor, the difference in the bonding state due to the size of the covalent bond density is different in the etching state when the cross section of the bonding interface in the glass substrate is exposed to an etchable etchant. It was found to be expressed as
[0014]
That is, it was found that, in the poorly bonded state, regardless of the occurrence of interference fringes, the resistance of the bonding interface to the etching solution is lower than in the good bonding state, and etching of the bonding interface proceeds easily. The present invention has been created based on this finding.
[0015]
That is, the invention described in
[0016]
According to the present invention, when the bonding interface of the anodic bonding substrate is in a defective bonding state, the interface penetration rate | ba− / | b is large, and when the bonding interface is in a good bonding state, the interface penetration rate | b−a | / b becomes smaller. Further, the size of the interface penetration rate | b−a | / b varies greatly depending on the presence or absence of bonding failure.
[0017]
Etching using an etchant that can etch a glass substrate is a processing method that can be easily performed in a normal semiconductor process, and compared with the above-described processing and processing such as conventional mirror processing and photodiode formation. It does not take time and effort. Moreover, the measurement of the etching amount and penetration amount by etching can be easily performed by observation with an optical or electron microscope.
[0018]
Therefore, according to the present invention, the anodic bonding substrate is processed by the etching solution, and the bonding state of the bonding interface is evaluated based on the size of the interface penetration rate | b−a | / b. Even a defect on the joint interface that does not lead to generation of interference fringes can be detected easily and at low cost.
[0019]
Here, as described above, if there is a bonding failure at the bonding interface, etching easily proceeds at the bonding interface, and the interface penetration rate | ba− || b increases. For example, the separation between the defective bonding state and the good bonding state can be specifically performed with the interface penetration rate | b−a | / b being approximately 0.3 as a boundary.
[0020]
In addition, a depletion layer in which cations in the glass are deficient exists in the vicinity of the bonding interface in the anodic bonded glass substrate. This depletion layer has a higher etching rate with the etchant than other portions of the glass substrate. That is, in the anodic bonded glass substrate, the amount b is larger than the amount a.
[0021]
Conversely, when the interface penetration rate is 0, the depletion layer is not formed, that is, anodic bonding is not performed. According to the experiment by the present inventors, in an anodic bonded glass substrate, the interface penetration rate is usually 0.1 or more.
[0022]
Therefore, more specifically, in the evaluation method of
[0023]
Further, as in the invention described in claim 3, a hydrofluoric acid aqueous solution can be used as the etchant.
[0024]
In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below. FIG. 1 is a schematic cross-sectional view showing a method of manufacturing an anodic bonding substrate according to the first embodiment of the present invention, and FIG. 2 is an explanatory view showing a method of anodic bonding.
[0026]
An
[0027]
Specifically, the anodic bonding is performed as shown in FIG. In a vacuum, the
[0028]
The
[0029]
And while heating the said laminated body with the
[0030]
The
[0031]
Next, a method for evaluating the anodic bonding substrate according to this embodiment will be described. This evaluation can be performed using the
[0032]
Here, the anodic bonding substrate (evaluation sample) 30 used for the evaluation may be a chip shape (usually rectangular shape) by the dicing cut, or desired along the dicing line DL without being divided into chips. It may be divided into strips of the size of.
[0033]
In other words, any state and shape may be used as long as the cross section of the bonding interface to be evaluated is exposed, but each chip shape is formed in a dicing cut process which is a final processing process of a general semiconductor substrate. It is very simple to use as an evaluation sample.
[0034]
In addition, this evaluation may be performed by checking the total number of each chip (evaluation sample), checking one to several chips for each lot (multiple wafers), or for each wafer. Alternatively, it may be performed by a method of determining the number of sampling inspections based on a general quality control method, such as checking one to several chips.
[0035]
Then, with the exposed
[0036]
FIG. 3 shows an etching state in the vicinity of the end face of the
[0037]
After
[0038]
Then, as shown in FIG. 3, due to the difference in the etching rate of each part, the amount (glass etching amount) corresponding to the amount of the
[0039]
Here, FIG. 4 is a diagram schematically showing a bonding state at the
[0040]
The bonding of the
[0041]
That is, in a good bonding state (good bonding state), the bond density of the Si—O covalent bond is relatively large, and does not occur as the above-described interference fringes, or does not occur as interference fringes such as voids. In the bonded state (bad bonded state), the bond density of the covalent bond is relatively small.
[0042]
For example, when using hydrofluoric acid as the etching solution 60, hydrofluoric acid is generally SiO 2 2 + 6HF → H 2 SiF 6 + H 2 As represented by the formula of O, SiO 2 That is, the
[0043]
Therefore, the difference in the bonding state depending on the bond density of the covalent bond is the penetration amount | b−a | (that is, the absolute value of the difference between the interface etching amount b and the glass etching amount a in the etching described above. It is expressed as a difference of b-a) or (ab).
[0044]
That is, when the bonding density of Si—O is relatively high and the
[0045]
In this embodiment, the bonding state of the
[0046]
Since this evaluation involves an etching process, it is inevitable that the etching amounts | b−a |, a, and b slightly vary due to variations in the etching rate due to variations in the concentration of the etchant 60 and the like. On the other hand, if the evaluation is based on the interface penetration rate, it is possible to exclude variations in the etching rate for each evaluation lot as compared with the absolute penetration amount | ba− | Can be realized.
[0047]
When the bonding interface of the anodic bonding substrate is in a defective bonding state, the interface penetration rate | b−a | / b is large. When the bonding interface is in a good bonding state, the interface penetration rate | b−a | / B becomes smaller. Further, the size of the interface penetration rate | b−a | / b varies greatly depending on the presence or absence of bonding failure.
[0048]
Etching using an etchant 60 that can etch the
[0049]
Therefore, according to the evaluation method of the present embodiment, the
[0050]
A specific example of this evaluation method is shown. In this example, the
[0051]
As the etching solution 60, a general hydrofluoric acid aqueous solution for semiconductor (49 wt% hydrofluoric acid) and pure water mixed at a ratio of 1: 1 was used, and the
[0052]
After the
[0053]
As a result of the observation, as the
[0054]
FIG. 5 shows the results of obtaining the interface penetration rate (b−a) / b for sample A (n = 8) and sample B (n = 20) using (b−a) as the penetration amount. FIG. In this example, all the evaluated
[0055]
From FIG. 5, the sample A and the sample B are greatly different in the size of the interface penetration rate (b−a) / b, and the sample B having a low interface penetration rate (b−a) / b is in a good bonded state. The sample A having a large interface penetration rate (ba) / b is considered to be in a poorly bonded state.
[0056]
In order to confirm this, it verified by another evaluation method. As a result of trying to peel off the
[0057]
In addition, when a tensile test is performed as a destructive test and the
[0058]
Thus, experimentally, in the samples A and B divided by the interface penetration rate (b−a) / b shown in FIG. 5, the sample A is in a poorly joined state, and the sample B is in a well joined state. It was confirmed that there was. And it turns out that the interface penetration rate by this embodiment can take correspondence with another general evaluation method (tensile test etc.) clearly.
[0059]
Here, in FIG. 5, the interface penetration rate in the sample B realizing the good bonded state is 0.13 to 0.29 even when the average value of 4σ is taken. From this, it can be said that if the penetration rate of the interface is 0.1 or more and 0.3 or less, it can be judged as a non-defective product.
[0060]
Incidentally, when the interface penetration rate | b−a | / b is too small, or extremely zero (that is, when b = a), anodic bonding is not realized. This is due to the following reason.
[0061]
As shown in FIG. 3 above, in the
[0062]
The
[0063]
Further, when the evaluation method of the present embodiment is compared with the tensile test, the following can be said.
[0064]
A method of performing a destructive test and observing the interface state like a tensile test cannot be detected when the base material is first destroyed. In addition, since it is peeled off in a comprehensive manner with a certain bonding area, a defective portion cannot always be detected when a bonding interface that is not locally good exists.
[0065]
However, in the evaluation method of the present embodiment, evaluation can be performed without depending on the size of the bonding area of the evaluation sample. Therefore, by using a sample with a small bonding area, a locally poor bonding interface is also compared. Can be detected easily.
[0066]
In this embodiment, since the non-destructive inspection is performed, the anodic bonded
[0067]
Although the
[0068]
(Second Embodiment)
By the way, in an actual anodic bonding substrate, a protective film, wiring, and the like are formed on a silicon substrate. In the evaluation method of the first embodiment, these protective film, wiring, and the like are formed by an etching solution such as a hydrofluoric acid aqueous solution. There is a risk of being etched.
[0069]
In the second embodiment, in the evaluation method described above, a step of protecting the protective film, wiring, etc. on the element formed on the
[0070]
FIG. 6 is a schematic cross-sectional view showing the method for manufacturing the anodic bonding substrate according to the second embodiment. FIG. 6 shows an
[0071]
As shown in FIG. 6A, an element (not shown), an
[0072]
Next, as shown in FIG. 6B, the outermost surface of the
[0073]
Thereafter, as shown in FIG. 6C, dicing cut is performed along the dicing line DL, and the
[0074]
At this time, the
[0075]
Specifically, the conditions of the hydrofluoric acid aqueous solution 60 shown in the specific example of the first embodiment can be adopted as such etching conditions. Or you may adjust with the scribe width which is outside an element formation area. Further, the rear surface of the
[0076]
Thereafter, for the
[0077]
Thereafter, as shown in FIG. 6 (e), the surface
[0078]
Thus, also in the second embodiment, the same effect as in the first embodiment can be obtained. In particular, this embodiment is suitable for use in a case where a protective film, wiring, or the like is formed on the
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a method for producing an anodic bonding substrate according to a first embodiment of the present invention.
FIG. 2 is an explanatory view showing a method of anodic bonding.
FIG. 3 is a diagram showing an etching state of the anodic bonding substrate in the anodic bonding substrate evaluation method according to the first embodiment.
FIG. 4 is a diagram schematically showing a bonding state of a bonding interface by anodic bonding.
FIG. 5 is a diagram showing a result of obtaining an interface penetration rate by the anodic bonding substrate evaluation method according to the first embodiment.
FIG. 6 is a schematic cross-sectional view illustrating a method for manufacturing an anodic bonding substrate according to a second embodiment of the present invention.
[Explanation of symbols]
10 ... Silicon substrate (semiconductor substrate), 20 ... Glass substrate,
DESCRIPTION OF
Claims (3)
前記陽極接合基板において前記接合界面の断面が露出した露出面(31)を形成した状態で、前記陽極接合基板を、前記ガラス基板をエッチング可能なエッチング液(60)に浸漬させた後、
このエッチング液への浸漬中において、前記ガラス基板が前記ガラス基板単独の状態でエッチングされた量に相当する量をa、前記露出面から前記接合界面に前記エッチング液がしみ込んだ量をbとしたとき、前記量aおよび前記量bの差の絶対値|b−a|と前記量bとの比である界面しみ込み率|b−a|/bの大きさに基づいて、前記接合界面の接合状態を評価するものであり、
前記量aおよび前記量bは、前記エッチング液への浸漬後に、顕微鏡観察によって前記接合界面の断面部のエッチング状態を前記露出面の側方から観察することにより測定することを特徴とする陽極接合基板の評価方法。A method for evaluating a bonding state of a bonding interface (50) of an anodic bonding substrate (30) formed by anodically bonding a semiconductor substrate (10) and a glass substrate (20),
After immersing the anodic bonding substrate in an etching solution (60) capable of etching the glass substrate with an exposed surface (31) in which a cross section of the bonding interface is exposed in the anodic bonding substrate,
During immersion in this etching solution, the amount corresponding to the amount of etching of the glass substrate in the state of the glass substrate alone was a, and the amount of the etching solution soaked into the bonding interface from the exposed surface was b. Then, based on the magnitude of the interface penetration rate | b−a | / b, which is the ratio of the absolute value | b−a | of the difference between the amount a and the amount b to the amount b, It evaluates the bonding state ,
The amount a and the amount b are measured by observing the etching state of the cross section of the bonding interface from the side of the exposed surface by microscopic observation after immersion in the etching solution. Evaluation method of substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001249423A JP4569058B2 (en) | 2001-08-20 | 2001-08-20 | Evaluation method of anodic bonding substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001249423A JP4569058B2 (en) | 2001-08-20 | 2001-08-20 | Evaluation method of anodic bonding substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003059995A JP2003059995A (en) | 2003-02-28 |
JP4569058B2 true JP4569058B2 (en) | 2010-10-27 |
Family
ID=19078426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001249423A Expired - Fee Related JP4569058B2 (en) | 2001-08-20 | 2001-08-20 | Evaluation method of anodic bonding substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4569058B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100490756B1 (en) * | 2003-06-10 | 2005-05-24 | 전자부품연구원 | Anodic bonding Method using cap |
US7473969B2 (en) * | 2004-08-18 | 2009-01-06 | Corning Incorporated | High strain glass/glass-ceramic containing semiconductor-on-insulator structures |
CN100527416C (en) * | 2004-08-18 | 2009-08-12 | 康宁股份有限公司 | Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures |
JP4807080B2 (en) * | 2006-01-13 | 2011-11-02 | 株式会社デンソー | Manufacturing method of semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09145510A (en) * | 1995-09-19 | 1997-06-06 | Denso Corp | Semiconductor mechanical quantity sensor and its manufacture |
JPH09289238A (en) * | 1996-04-23 | 1997-11-04 | Matsushita Electric Works Ltd | Evaluation method of semiconductor substrate |
JPH1065128A (en) * | 1996-08-15 | 1998-03-06 | Toshiba Corp | Semiconductor substrate and manufacture thereof |
JP2000058801A (en) * | 1998-06-02 | 2000-02-25 | Shin Etsu Handotai Co Ltd | Soi substrate and manufacture thereof |
-
2001
- 2001-08-20 JP JP2001249423A patent/JP4569058B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09145510A (en) * | 1995-09-19 | 1997-06-06 | Denso Corp | Semiconductor mechanical quantity sensor and its manufacture |
JPH09289238A (en) * | 1996-04-23 | 1997-11-04 | Matsushita Electric Works Ltd | Evaluation method of semiconductor substrate |
JPH1065128A (en) * | 1996-08-15 | 1998-03-06 | Toshiba Corp | Semiconductor substrate and manufacture thereof |
JP2000058801A (en) * | 1998-06-02 | 2000-02-25 | Shin Etsu Handotai Co Ltd | Soi substrate and manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2003059995A (en) | 2003-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8143078B2 (en) | Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing | |
CN103119705A (en) | Etch-resistant coating on sensor wafers for in-situ measurement | |
KR19990006344A (en) | Evaluation method of semiconductor wafer, manufacturing method of semiconductor device and semiconductor device manufactured by the method | |
JP4569058B2 (en) | Evaluation method of anodic bonding substrate | |
JP4252258B2 (en) | HF defect evaluation method for SOI substrate | |
US8481142B1 (en) | System and method for monitoring chloride content and concentration induced by a metal etch process | |
JP4908885B2 (en) | Semiconductor device characteristic prediction method and characteristic prediction apparatus | |
KR20050012500A (en) | A defect inspecting method for silicon wafer | |
KR100872958B1 (en) | Method of error detection for analyzing system of wafer defect using copper decoration device | |
JPH11195685A (en) | Pattern defect inspection system and method of inspecting pattern defect | |
JP2807679B2 (en) | Insulating film defect detection method for silicon substrate | |
JP2005166846A (en) | Hf defect measuring method for soi substrate | |
KR20090064121A (en) | Detecting method of faulty via contact etch using optical instrument | |
JPH0464176B2 (en) | ||
JPH11211675A (en) | Crack inspection method | |
JP2007033212A (en) | Method of inspecting sensor device structure | |
JP2007019063A (en) | Inspection method of anode bonding | |
JP2007033214A (en) | Test method for acceleration sensor | |
JPS6057225B2 (en) | Testing method for semiconductor devices | |
JP2005228848A (en) | Method for inspecting and manufacturing simox wafer | |
JP2000040723A (en) | Metal-impurity inspecting wafer and metal-impurity inspecting method using wafer thereof | |
JP5385566B2 (en) | Method for evaluating metal contamination of polishing cloth | |
JPH06342838A (en) | Method of evaluating semiconductor wafer | |
KR100664857B1 (en) | Analysis Method of Si Defect | |
CN117637505A (en) | Crack defect detection method and detection system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |