JP4557503B2 - Semiconductor device manufacturing method and semiconductor device manufacturing apparatus - Google Patents
Semiconductor device manufacturing method and semiconductor device manufacturing apparatus Download PDFInfo
- Publication number
- JP4557503B2 JP4557503B2 JP2003135988A JP2003135988A JP4557503B2 JP 4557503 B2 JP4557503 B2 JP 4557503B2 JP 2003135988 A JP2003135988 A JP 2003135988A JP 2003135988 A JP2003135988 A JP 2003135988A JP 4557503 B2 JP4557503 B2 JP 4557503B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- heating
- wafer
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 15
- 238000005192 partition Methods 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 10
- 229910052797 bismuth Inorganic materials 0.000 claims description 7
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 59
- 238000005259 measurement Methods 0.000 description 21
- 238000009826 distribution Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- -1 PZT Chemical class 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。
【0002】
【従来の技術】
半導体装置の製造工程では、ハロゲンランプヒーター等を熱源とする急速加熱(RTA)装置を用いた加熱工程が広く行われている。このような急速加熱工程の一例として、強誘電体メモリ(FeRAM)のキャパシタ形成工程があげられる。
【0003】
現在、強誘電体キャパシタの誘電体膜には、Pb(ZrxTi1-x )O3(チタン酸ジルコン酸鉛:PZT)、SrBi2Ta2O9(チタン酸ストロンチウムビスマス:SBT)、Bi3Ti4O12(BIT)、(Bi,La)4Ti3O12(BLT)等が用いられ、強誘電体キャパシタの電極膜には、SrRuO3(ルテニウム酸ストロンチウム:SRO)等が用いられている。これらの材料を用いて誘電体膜や電極膜を形成する場合、スパッタリング法や塗布法によって基板(ウエハ)上にアモルファス膜を堆積した後、急速加熱処理によりアモルファス膜を結晶化している。
【0004】
しかしながら、急速加熱処理によって結晶化を行う際に、特定の元素(PZTでは鉛(Pb)、SBT、BIT及びBLTではビスマス(Bi)、SROではルテニウム(Ru))が蒸発しやすく、蒸発物が加熱容器(チャンバー)の壁面(天井)に付着するという問題がある。そのため、付着物が落下してダストの原因となるといった問題の他、付着物がヒーター(ランプ)からの加熱光を遮るため、ウエハ面内の温度分布が不均一になるといった問題や、ウエハ間で温度が変動するといった問題が生じる。これらの問題は、半導体装置の歩留まりや性能を低下させる大きな要因となる。そのため、チャンバーを常に清浄に保つために頻繁に洗浄を行う必要があるが、チャンバーの洗浄には多大な時間や労力を要する。
【0005】
このような問題を解決するため、例えば特許文献1には、加熱処理の際に、ウエハとチャンバーの上面との間に透光性部材を介在させるという方法が提案されている。ヒーターを介在させることにより、蒸発物のチャンバーへの付着を防止することが可能である。しかしながら、透光性部材に蒸発物が付着するため、やはり上述したような問題を本質的に解決することは困難である。
【0006】
【特許文献1】
特開平9−289175号公報
【0007】
【発明が解決しようとする課題】
このように、従来の加熱方法及び加熱装置では、加熱処理によって生じた蒸発物がチャンバーの上面に付着してヒーターからの加熱光を遮るため、基板上の温度分布が不均一になるといった問題や、基板間で温度が変動するといった問題があった。したがって、基板を適正に加熱することができず、半導体装置の歩留まりや性能を低下させるといった問題があった。
【0008】
本発明は上記従来の課題に対してなされたものであり、基板を適正に加熱することができ、半導体装置の歩留まりや性能の低下を防止することが可能な半導体装置の製造方法及び半導体装置の製造装置を提供することを目的としている。
【0009】
【課題を解決するための手段】
本発明の第1の視点に係る半導体装置の製造方法は、透光性容器内の第1の領域に、処理対象を有する基板を配置する工程と、前記第1の領域の真上の第3の領域からは前記基板に加熱光を供給せずに、前記第1の領域の真下の第2の領域から供給される加熱光によって前記基板を加熱する工程と、を備えたことを特徴とする。
【0010】
本発明の第2の視点に係る半導体装置の製造装置は、基板が配置される第1の領域を内部に含む透光性容器と、前記第1の領域に配置された基板を加熱するための加熱光を生じる加熱部であって、少なくとも前記第1の領域の真下の第2の領域には設けられているが、前記第1の領域の真上の第3の領域には設けられていない加熱部と、を備えたことを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【0012】
図1は、本発明の実施形態に係る半導体装置の製造装置(急速加熱(RTA)装置)の概略構成を模式的に示した図である。
【0013】
サセプタ固定台11にはサセプタ12及び温度計13が固定されており、サセプタ12上にはウエハ(半導体基板)14及び仕切り板15を搭載できるようになっている。ウエハ14は素子形成面を上側に向けてサセプタ12上に配置され、ウエハ14と仕切り板15との間隔は1cm程度以下に設定される。仕切り板15は、ウエハ14よりも大きな面積を有しており、例えば石英ガラス等の透光性部材が用いられる。サセプタ固定台11はローラー16によってウエハローダー部1と処理部2との間を移動可能であり、図1に示すようにサセプタ固定台11がチャンバー(透光性容器)17に密着した状態で、チャンバー17内は密閉状態となる。
【0014】
チャンバー17の外側には、例えばハロゲンランプヒーター(熱源)等で構成された加熱部18が配置されており、サセプタ12上に搭載されたウエハ14を加熱できるようになっている。チャンバー17には、加熱部18からの加熱光(赤外線)を透過できるように、例えば石英ガラス等の透光性部材が用いられる。
また、チャンバー17には、ガス流入口19及びガス流入口19の反対側に配置されたガス流出口(図示せず)が設けられており、加熱処理工程において種々のガスをチャンバー17内に供給可能である。
【0015】
図1の例では、加熱部18は、チャンバー17の下方側には配置されているが、チャンバー17の上方側には配置されていない。加熱部18は、ウエハ14が配置される領域A1(ウエハの外周に対応した領域)の真下の領域A2に少なくともあればよいが、図1に示すように、領域A2の外側の領域にも加熱部18が設けられていることが好ましい。
【0016】
また、加熱部18は、単一のヒーターで構成されていてもよいが、点状或いは線状(棒状)の複数のヒーターで構成し、個々のヒーターの出力を調整できるようにしてもよい。図2は、ヒーターの配置パターンの一例を模式的に示した図であり、この例では領域A2の内側及び外側に点状の複数のヒーター18aが配置されている。
【0017】
加熱処理が施される処理対象は、ウエハ14の上面(素子形成面)に形成されているため、加熱処理による蒸発物はチャンバーの上面に付着し、チャンバーの下面にはほとんど付着しない。従来のように上方側にも加熱部を設けている場合には、チャンバーの上面に付着した付着物によって上方側の加熱部からの加熱光が遮られ、ウエハ面内の温度分布が不均一になるといった問題や、ウエハ間で温度が変動する(ばらつく)といった問題が生じる。本実施形態の装置では、チャンバー17の上方側に加熱部を設けておらず、チャンバー17の下方側に設けられた加熱部18によってウエハ14を加熱するため、チャンバーの上面に蒸発物が付着していても、上述したような問題が生じることはなく、基板を適正に加熱することが可能である。
【0018】
また、本実施形態では、加熱部18に複数のヒーターを設けているため、ウエハ14面内の温度分布の均一性を向上させることができる。特に、個々のヒーターの出力を調整することにより、温度分布を的確に調整することができ、温度分布の均一性をより向上させることが可能である。
【0019】
また、ウエハ14とチャンバーの上面との間に仕切り板15を介在させて加熱処理を行うため、チャンバーの上面への蒸発物の付着を防止することができる。
蒸発物が仕切り板15に付着しても、仕切り板15は容易に交換及び洗浄を行うことができるため、清浄度を比較的高く保つことが可能である。したがって、仕切り板15を介在させることで、付着物がウエハ14上へ落下するといった問題を回避することが可能である。
【0020】
以下、上述した加熱処理装置を半導体装置の製造工程に用いた場合の一例を説明する。ここでは、強誘電体メモリのキャパシタ形成工程に上述した加熱処理装置を用いた場合を例に説明する。
【0021】
図3は、上述した加熱処理装置によって加熱処理が施されるウエハ14の素子形成面近傍の構成について、その一例を模式的に示した断面図である。
【0022】
トランジスタ32及び層間絶縁膜33等が形成された半導体基板31上に、強誘電体キャパシタの構成膜である下部電極膜34a、誘電体膜34b及び上部電極膜34cが形成されている。誘電体膜34bには、ペロブスカイト化合物であるPb(ZrxTi1-x )O3(チタン酸ジルコン酸鉛:PZT)やビスマス層状化合物であるSrBi2Ta2O9(チタン酸ストロンチウムビスマス:SBT)、Bi3Ti4O12(BIT)、(Bi,La)4Ti3O12(BLT)等の強誘電体膜を用いることができ、下部電極膜34a及び上部電極膜34cには、ペロブスカイト化合物であるSrRuO3(ルテニウム酸ストロンチウム:SRO)等を用いることができる。
【0023】
図3の例では、下部電極膜34a及び誘電体膜34bにはすでに加熱処理が施されて結晶化しており、処理対象としてアモルファス状態の上部電極膜34cが誘電体膜34b上に形成されている。なお、加熱処理が施されるウエハは、下部電極膜34a、誘電体膜34b及び上部電極膜34cの全てが形成されている状態でなくてもよく、処理対象としてアモルファス状態の下部電極膜34aのみが形成されている状態でもよく、結晶化された下部電極膜34a上に処理対象としてアモルファス状態の上部電極膜34cが形成されている状態でもよい。
【0024】
上述したPZT、SBT、BIT、BLT及びSRO等の化合物では、加熱処理の際に、該化合物に含まれる特定の元素(PZTでは鉛(Pb)、SBT、BIT及びBLTではビスマス(Bi)、SROではルテニウム(Ru))が該化合物に含まれる他の元素よりも蒸発しやすい。したがって、本実施形態の加熱装置及び加熱方法を用いることが効果的である。
【0025】
まず、サセプタ12をウエハローダー部1に移動させて、サセプタ12上に仕切り板15を載せ、ウエハ14を入れたキャリア(図示せず)をウエハローダー部に載せる。予め設定されたプログラムを起動すると、アーム(図示せず)がキャリアからウエハ14を取り出し、ウエハ14の素子形成面を上側に向けてサセプタ12上に載置する。
【0026】
次に、サセプタ固定台11を処理部2に移動させてチャンバー17に密着させ、ウエハ14及び仕切り板15が搭載されたサセプタ12をチャンバー17内に配置する。続いて、ガス供給口19から所定のガスをチャンバー17内に供給する。さらに、加熱部18のランプヒーターを点灯し、所定の温度で所定時間、ウエハ14を加熱する。加熱温度は、例えば400℃から750℃の間の所定温度である。このとき、処理対象に含まれる特定の元素が蒸発して仕切り板15に付着するが、加熱部がチャンバー17の上方側には配置されていないため、付着物の影響はない。加熱処理中は、温度計13によって基板温度がモニターされ、ヒーターの出力が調整される。
【0027】
加熱処理が終了したら、サセプタ固定台11をウエハローダー部1に移動させる。さらに、アームによってウエハ14をサセプタ12から取り上げ、ウエハ14を冷却した後、キャリアに戻して一連の処理が終了する。
【0028】
図4は、図1に示した製造装置の変更例について、その概略構成を模式的に示した図である。基本的な構成は図1に示した装置と同様であり、図1に示した構成要素と対応する構成要素については同一の参照番号を付し、それらの詳細な説明は省略する。
【0029】
図1に示した例ではチャンバー17の上方側には加熱部を配置していなかったが、図4の例ではチャンバー17の上方側にも加熱部20を配置している。ただし、図4に示すように、加熱部20は、ウエハ14が配置される領域A1の真上の領域A3には配置されておらず、領域A3の外側の領域に例えばリング状に配置されている。加熱部18は、単一のヒーターで構成されていてもよいが、点状或いは線状(棒状)の複数のヒーターで構成し、個々のヒーターの出力を調整できるようにしてもよい。また、加熱部20の出力は、加熱部18と加熱部20の合計出力の30%以下であることが好ましい。
【0030】
一般にウエハ14の外縁部では熱が逃げやすいため、温度が低下しやすい。図4の例では、加熱部20を領域A3の外側の領域に設けているため、ウエハ14の中央部に比べて外縁部に多くの加熱光を供給することができ、外縁部における温度低下を防止することができる。また、ウエハ14からの蒸発物は、ウエハ14の真上の領域に多く付着し、その外側の領域への付着量は少ない。本例では、加熱部20を領域A3の外側の領域に設けているため、付着物によって加熱光が遮られる度合いは非常に少ない。したがって、付着物による影響をほとんど受けずに、ウエハ14の外縁部に効果的に加熱光を供給することが可能であり、ウエハ面内の温度分布を均一化することができる。
【0031】
以下、本実施形態の効果を検証するためのいくつかの測定例について説明する。測定に用いた試料は、シリコンウエハに形成した白金膜上にスパッタリングによってSRO膜を形成したものである。
【0032】
測定例1(比較例)として、図5に示すような加熱処理装置を用いて測定を行った。図5の装置は、チャンバー17の上方側の領域A3にも加熱部21を設けたものである。加熱処理は、酸素ガスを5リットル/分の流速で流しながら、650℃の温度で30秒間行った。処理前と69枚のウエハの処理後について、ウエハ面内の温度分布を測定した。図6に、その測定結果を示す。
【0033】
温度差(最高温度−最低温度)の結果からわかるように、ウエハ面内の温度均一性は処理前と処理後で大きな変化は見られないが、ウエハ面内の平均温度は処理前に比べて処理後では14℃低下している。これは、仕切り板15の付着物によって加熱部21からの加熱光が遮蔽されたためであり、ウエハ間での温度変動が大きくなることを意味している。
【0034】
測定例2(比較例)として、図5に示すような加熱処理装置を用いて測定を行った。ただし、仕切り板15は設置しなかった。加熱処理条件は測定例1と同様であり、ウエハ枚数は43枚とした。図7に、その測定結果を示す。
【0035】
温度差の結果からわかるように、処理後には温度差が56℃であり、ウエハ面内の温度分布の均一性が大幅に悪化している。これは、酸素ガスの流れに沿って蒸発物が流れ、その結果、ガス流入側よりもガス流出側の方でより多くの蒸発物がチャンバー17の天井に付着し、ガス流出側での加熱光の透過率が大幅に悪化したためである。
【0036】
測定例3として、図1に示すような加熱処理装置を用いて測定を行った。加熱処理条件及びウエハ枚数は、測定例1と同様である。図8に、その測定結果を示す。
【0037】
最低温度、最高温度及び平均温度とも、処理前と処理後とでほとんど変化はなく、ウエハ間での温度変動が大幅に低減されている。なお、ウエハ面内の温度差が処理前及び処理後ともに大きく、ウエハ面内の温度分布の不均一性が大きくなっているが、これは加熱部18に棒状のヒーターを用いたためである。図2に示したような複数の点状のヒーターを用いて、個々のヒーターの出力を調整すれば、ウエハ面内の温度分布の均一性を高めることが可能である。
【0038】
測定例4として、図4に示すような加熱処理装置を用いて測定を行った。加熱処理条件及びウエハ枚数は、測定例1と同様である。図9に、その測定結果を示す。
【0039】
最低温度、最高温度及び平均温度とも、処理前と処理後とでほとんど変化はなく、ウエハ間での温度変動が大幅に低減されている。また、ウエハ面内での温度差は、処理前及び処理後ともに12〜13℃程度であり、ウエハ面内の温度分布の均一性も良好である。これは、領域A3の外側の領域に加熱部20が設けてあるため、ウエハ14の外縁部での温度低下が抑制されたためである。
【0040】
なお、上述した実施形態では、図1及び図4に示すように、ウエハ14が配置される領域A1の真上の領域A3には加熱部を設けていないが、例えば図5に示したような領域A3にも加熱部を設けた装置であっても、加熱処理の際に領域A3のヒーターを点灯しなければ、図1或いは図4に示したような装置を用いて加熱処理を行った場合の効果と同様の効果を得ることが可能である。
【0041】
また、上述した実施形態では、処理対象としてキャパシタの電極膜或いは誘電体膜を例に説明したが、処理対象はこれらに限定されるものではない。例えば、リン等の不純物を半導体基板にイオン注入した後の熱処理等にも、上述した実施形態と同様の方法を適用することが可能である。
【0042】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【0043】
【発明の効果】
本発明によれば、基板を適正に加熱することができ、半導体装置の歩留まりや性能の低下を防止することが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る半導体装置の製造装置の概略構成例を模式的に示した図である。
【図2】 ヒーターの配置パターンの一例を模式的に示した図である。
【図3】 加熱処理が施されるウエハの素子形成面近傍の構成例を模式的に示した断面図である。
【図4】 本発明の実施形態の変更例に係る半導体装置の製造装置の概略構成例を模式的に示した図である。
【図5】 本発明の実施形態の比較例に係る半導体装置の製造装置の概略構成例を模式的に示した図である。
【図6】 本発明の実施形態の効果を検証するための測定結果を示した図である。
【図7】 本発明の実施形態の効果を検証するための測定結果を示した図である。
【図8】 本発明の実施形態の効果を検証するための測定結果を示した図である。
【図9】 本発明の実施形態の効果を検証するための測定結果を示した図である。
【符号の説明】
1…ウエハローダー部、 2…処理部、
11…サセプタ固定台、 12…サセプタ、
13…温度計、 14…ウエハ、
15…仕切り板、 16…ローラー、
17…チャンバー、 18、20、21…加熱部、
19…ガス流入口、 31…半導体基板、
32…トランジスタ、 33…層間絶縁膜、
34a…下部電極膜、 34b…誘電体膜、
34c…上部電極膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus.
[0002]
[Prior art]
In the manufacturing process of a semiconductor device, a heating process using a rapid heating (RTA) apparatus using a halogen lamp heater or the like as a heat source is widely performed. An example of such a rapid heating process is a ferroelectric memory (FeRAM) capacitor forming process.
[0003]
Currently, dielectric films of ferroelectric capacitors include Pb (Zr x Ti 1-x ) O 3 (lead zirconate titanate: PZT), SrBi 2 Ta 2 O 9 (strontium bismuth titanate: SBT), Bi 3 Ti 4 O 12 (BIT), (Bi, La) 4 Ti 3 O 12 (BLT) or the like is used, and SrRuO 3 (strontium ruthenate: SRO) or the like is used for the electrode film of the ferroelectric capacitor. ing. When forming a dielectric film or an electrode film using these materials, after depositing an amorphous film on a substrate (wafer) by a sputtering method or a coating method, the amorphous film is crystallized by a rapid heating process.
[0004]
However, when crystallization is performed by rapid heat treatment, certain elements (lead (Pb) in PZT, bismuth (Bi) in SBT, BIT and BLT, ruthenium (Ru) in SRO) are likely to evaporate, There is a problem that it adheres to the wall surface (ceiling) of the heating container (chamber). For this reason, in addition to the problem of deposits falling and causing dust, the deposits block the heating light from the heater (lamp), resulting in uneven temperature distribution within the wafer surface, This causes the problem of temperature fluctuations. These problems are a major factor in reducing the yield and performance of semiconductor devices. For this reason, it is necessary to frequently perform cleaning in order to keep the chamber always clean, but cleaning the chamber requires a great deal of time and labor.
[0005]
In order to solve such a problem, for example, Patent Document 1 proposes a method in which a light-transmissive member is interposed between the wafer and the upper surface of the chamber during the heat treatment. By interposing a heater, it is possible to prevent evaporation from adhering to the chamber. However, since the evaporant adheres to the translucent member, it is difficult to essentially solve the above-described problem.
[0006]
[Patent Document 1]
Japanese Patent Laid-Open No. 9-289175
[Problems to be solved by the invention]
As described above, in the conventional heating method and heating apparatus, the evaporation generated by the heat treatment adheres to the upper surface of the chamber and blocks the heating light from the heater, and thus the temperature distribution on the substrate becomes uneven. There was a problem that the temperature fluctuated between the substrates. Therefore, there has been a problem that the substrate cannot be heated properly and the yield and performance of the semiconductor device are lowered.
[0008]
The present invention has been made to solve the above-described conventional problems, and can provide a method for manufacturing a semiconductor device and a semiconductor device capable of appropriately heating a substrate and preventing a decrease in yield and performance of the semiconductor device. The object is to provide a manufacturing apparatus.
[0009]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a method for manufacturing a semiconductor device, including a step of placing a substrate having a processing target in a first region in a light-transmitting container, and a third directly above the first region. And heating the substrate with the heating light supplied from the second region directly below the first region without supplying the substrate with heating light from the region. .
[0010]
A semiconductor device manufacturing apparatus according to a second aspect of the present invention includes a translucent container that includes therein a first region in which a substrate is disposed, and a substrate disposed in the first region. A heating unit for generating heating light, which is provided at least in the second region directly below the first region, but not provided in the third region directly above the first region. And a heating unit.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0012]
FIG. 1 is a diagram schematically showing a schematic configuration of a semiconductor device manufacturing apparatus (rapid heating (RTA) apparatus) according to an embodiment of the present invention.
[0013]
A
[0014]
A
Further, the
[0015]
In the example of FIG. 1, the
[0016]
Moreover, although the
[0017]
Since the processing target to be subjected to the heat treatment is formed on the upper surface (element formation surface) of the
[0018]
In the present embodiment, since the
[0019]
In addition, since heat treatment is performed with the
Even if the evaporated material adheres to the
[0020]
Hereinafter, an example of the case where the above-described heat treatment apparatus is used in a semiconductor device manufacturing process will be described. Here, a case where the above-described heat treatment apparatus is used for the capacitor forming process of the ferroelectric memory will be described as an example.
[0021]
FIG. 3 is a cross-sectional view schematically showing an example of the configuration in the vicinity of the element formation surface of the
[0022]
A
[0023]
In the example of FIG. 3, the
[0024]
In the above-described compounds such as PZT, SBT, BIT, BLT and SRO, during the heat treatment, specific elements contained in the compound (lead (Pb) in PZT, bismuth (Bi) in SBT, BIT and BLT, SRO) Then, ruthenium (Ru) is more easily evaporated than other elements contained in the compound. Therefore, it is effective to use the heating apparatus and heating method of this embodiment.
[0025]
First, the
[0026]
Next, the
[0027]
When the heat treatment is completed, the
[0028]
FIG. 4 is a diagram schematically showing a schematic configuration of a modified example of the manufacturing apparatus shown in FIG. The basic configuration is the same as that of the apparatus shown in FIG. 1, and the components corresponding to those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0029]
In the example shown in FIG. 1, the heating unit is not arranged above the
[0030]
Generally, heat easily escapes at the outer edge portion of the
[0031]
Hereinafter, some measurement examples for verifying the effect of the present embodiment will be described. The sample used for the measurement is an SRO film formed by sputtering on a platinum film formed on a silicon wafer.
[0032]
As measurement example 1 (comparative example), measurement was performed using a heat treatment apparatus as shown in FIG. In the apparatus of FIG. 5, the
[0033]
As can be seen from the result of the temperature difference (maximum temperature-minimum temperature), the temperature uniformity in the wafer surface does not change greatly before and after the processing, but the average temperature in the wafer surface is higher than that before the processing. After the treatment, the temperature drops by 14 ° C. This is because the heating light from the
[0034]
As measurement example 2 (comparative example), measurement was performed using a heat treatment apparatus as shown in FIG. However, the
[0035]
As can be seen from the result of the temperature difference, the temperature difference is 56 ° C. after the processing, and the uniformity of the temperature distribution in the wafer surface is greatly deteriorated. This is because the evaporant flows along the flow of oxygen gas, and as a result, more evaporant adheres to the ceiling of the
[0036]
As Measurement Example 3, measurement was performed using a heat treatment apparatus as shown in FIG. The heat treatment conditions and the number of wafers are the same as in Measurement Example 1. FIG. 8 shows the measurement results.
[0037]
The minimum temperature, the maximum temperature, and the average temperature hardly change before and after the process, and the temperature fluctuation between the wafers is greatly reduced. Note that the temperature difference in the wafer surface is large both before and after processing, and the temperature distribution in the wafer surface is uneven. This is because a rod-like heater is used for the
[0038]
As measurement example 4, the measurement was performed using a heat treatment apparatus as shown in FIG. The heat treatment conditions and the number of wafers are the same as in Measurement Example 1. FIG. 9 shows the measurement results.
[0039]
The minimum temperature, the maximum temperature, and the average temperature hardly change before and after the process, and the temperature fluctuation between the wafers is greatly reduced. Further, the temperature difference within the wafer surface is about 12 to 13 ° C. both before and after the processing, and the uniformity of the temperature distribution within the wafer surface is also good. This is because the temperature reduction at the outer edge portion of the
[0040]
In the above-described embodiment, as shown in FIGS. 1 and 4, the heating unit is not provided in the area A <b> 3 immediately above the area A <b> 1 where the
[0041]
In the above-described embodiment, the capacitor electrode film or the dielectric film is described as an example of the processing target, but the processing target is not limited to these. For example, a method similar to that of the above-described embodiment can be applied to a heat treatment after ion implantation of impurities such as phosphorus into a semiconductor substrate.
[0042]
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Furthermore, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining the disclosed constituent elements. For example, even if several constituent requirements are deleted from the disclosed constituent requirements, the invention can be extracted as an invention as long as a predetermined effect can be obtained.
[0043]
【The invention's effect】
According to the present invention, it is possible to appropriately heat the substrate, and it is possible to prevent a decrease in yield and performance of the semiconductor device.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a schematic configuration example of a semiconductor device manufacturing apparatus according to an embodiment of the present invention.
FIG. 2 is a diagram schematically showing an example of an arrangement pattern of heaters.
FIG. 3 is a cross-sectional view schematically showing a configuration example in the vicinity of an element formation surface of a wafer to be heat-treated.
FIG. 4 is a diagram schematically showing a schematic configuration example of a semiconductor device manufacturing apparatus according to a modification of the embodiment of the present invention.
FIG. 5 is a diagram schematically showing a schematic configuration example of a semiconductor device manufacturing apparatus according to a comparative example of an embodiment of the present invention.
FIG. 6 is a diagram showing measurement results for verifying the effect of the embodiment of the present invention.
FIG. 7 is a diagram showing measurement results for verifying the effect of the embodiment of the present invention.
FIG. 8 is a diagram showing measurement results for verifying the effect of the embodiment of the present invention.
FIG. 9 is a diagram showing measurement results for verifying the effect of the embodiment of the present invention.
[Explanation of symbols]
1 ... wafer loader unit, 2 ... processing unit,
11 ... susceptor fixing base, 12 ... susceptor,
13 ... Thermometer, 14 ... Wafer,
15 ... partition plate, 16 ... roller,
17 ... Chamber, 18, 20, 21 ... Heating part,
19 ... gas inlet, 31 ... semiconductor substrate,
32 ...
34a ... lower electrode film, 34b ... dielectric film,
34c ... Upper electrode film
Claims (4)
前記第1の領域の真上の第3の領域からは前記基板に加熱光を供給せずに、前記第1の領域の真下の第2の領域から供給される加熱光及び前記第3の領域の外側の領域にリング状に配置された加熱部から供給される加熱光によって前記基板を加熱する工程と、
を備えたことを特徴とする半導体装置の製造方法。Disposing a substrate having a processing target in a first region in the translucent container;
The heating light supplied from the second region directly below the first region and the third region without supplying heating light to the substrate from the third region directly above the first region. Heating the substrate with heating light supplied from a heating unit arranged in a ring shape in the outer region of
A method for manufacturing a semiconductor device, comprising:
ことを特徴とする請求項1に記載の半導体装置の製造方法。The semiconductor device according to claim 1, wherein the object to be processed is a perovskite compound or a bismuth layered compound, and a specific element contained in the compound is more easily evaporated than other elements contained in the compound. Method.
前記第1の領域に配置された基板を加熱するための加熱光を生じる加熱部であって、少なくとも前記第1の領域の真下の第2の領域には設けられているが、前記第1の領域の真上の第3の領域には設けられていない加熱部と、
前記第3の領域の外側の領域に設けられ、前記基板を加熱するための加熱光を生じるリング状に配置された他の加熱部と、
を備えたことを特徴とする半導体装置の製造装置。A translucent container containing therein a first region in which a substrate is disposed;
A heating unit that generates heating light for heating the substrate disposed in the first region, and is provided in at least a second region directly below the first region. A heating unit not provided in the third region directly above the region;
Another heating unit provided in a region outside the third region and arranged in a ring shape that generates heating light for heating the substrate;
An apparatus for manufacturing a semiconductor device, comprising:
ことを特徴とする請求項3に記載の半導体装置の製造装置。The apparatus for manufacturing a semiconductor device according to claim 3 , wherein a partition plate can be interposed between the substrate and the upper surface of the translucent container.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003135988A JP4557503B2 (en) | 2003-05-14 | 2003-05-14 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003135988A JP4557503B2 (en) | 2003-05-14 | 2003-05-14 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004342748A JP2004342748A (en) | 2004-12-02 |
JP2004342748A5 JP2004342748A5 (en) | 2006-03-23 |
JP4557503B2 true JP4557503B2 (en) | 2010-10-06 |
Family
ID=33526096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003135988A Expired - Fee Related JP4557503B2 (en) | 2003-05-14 | 2003-05-14 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4557503B2 (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59112611A (en) * | 1982-12-17 | 1984-06-29 | Matsushita Electric Ind Co Ltd | Vapor growth apparatus |
JPS59121832A (en) * | 1982-12-28 | 1984-07-14 | Ushio Inc | Method for heating semiconductor wafer by photo irradiation |
JPH01319934A (en) * | 1988-05-09 | 1989-12-26 | Siemens Ag | Method of quick heat treatment of semiconductor wafer using electromagnetic radiation application |
JPH03116828A (en) * | 1989-09-29 | 1991-05-17 | Hitachi Ltd | Heat treatment device for semiconductor wafer |
JPH0513355A (en) * | 1991-07-05 | 1993-01-22 | Hitachi Ltd | Lamp annealing device |
JPH0613565A (en) * | 1992-02-25 | 1994-01-21 | Ramtron Internatl Corp | Method for forming ferroelectric memory circuit and method for forming ferroelectric capacitor |
JPH09260614A (en) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Manufacture of electronic circuit element containing ferroelectric thin film |
JPH09289175A (en) * | 1996-04-19 | 1997-11-04 | Dainippon Screen Mfg Co Ltd | Light irradiation thermal treatment device of substrate |
WO2002047123A1 (en) * | 2000-12-04 | 2002-06-13 | Vortek Industries Ltd. | Heat-treating methods and systems |
-
2003
- 2003-05-14 JP JP2003135988A patent/JP4557503B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59112611A (en) * | 1982-12-17 | 1984-06-29 | Matsushita Electric Ind Co Ltd | Vapor growth apparatus |
JPS59121832A (en) * | 1982-12-28 | 1984-07-14 | Ushio Inc | Method for heating semiconductor wafer by photo irradiation |
JPH01319934A (en) * | 1988-05-09 | 1989-12-26 | Siemens Ag | Method of quick heat treatment of semiconductor wafer using electromagnetic radiation application |
JPH03116828A (en) * | 1989-09-29 | 1991-05-17 | Hitachi Ltd | Heat treatment device for semiconductor wafer |
JPH0513355A (en) * | 1991-07-05 | 1993-01-22 | Hitachi Ltd | Lamp annealing device |
JPH0613565A (en) * | 1992-02-25 | 1994-01-21 | Ramtron Internatl Corp | Method for forming ferroelectric memory circuit and method for forming ferroelectric capacitor |
JPH09260614A (en) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | Manufacture of electronic circuit element containing ferroelectric thin film |
JPH09289175A (en) * | 1996-04-19 | 1997-11-04 | Dainippon Screen Mfg Co Ltd | Light irradiation thermal treatment device of substrate |
WO2002047123A1 (en) * | 2000-12-04 | 2002-06-13 | Vortek Industries Ltd. | Heat-treating methods and systems |
Also Published As
Publication number | Publication date |
---|---|
JP2004342748A (en) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3162717B2 (en) | Manufacturing method of integrated circuit | |
US6806183B2 (en) | Methods for forming capacitors on semiconductor substrates | |
TWI581301B (en) | Plasma processing device, plasma processing method and memory medium | |
JPH09153491A (en) | Formation of tantalum oxide film and its device | |
JPH0855967A (en) | Manufacture of ferroelectric thin film capacitor | |
Huffman | Liquid source misted chemical deposition (LSMCD)–a critical review | |
EP1460049A2 (en) | Method of manufacturing ceramic film and pressure heat treatment device used therefor | |
JP2857366B2 (en) | Semiconductor element manufacturing method | |
JP4557503B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
JP2001308077A (en) | Semiconductor device manufacturing apparatus | |
US11489105B2 (en) | Physical vapor deposition of piezoelectric films | |
US6730522B1 (en) | Method of forming solid of a ferroelectric or high dielectric material and method of manufacturing semiconductor device employing the same | |
JPH11168174A (en) | Formation of capacitor of semiconductor device | |
TWI784981B (en) | Method of forming piezoelectric crystal film and tray for forming piezoelectric crystal film | |
JP3917310B2 (en) | Method for forming solid of ferroelectric or high dielectric constant material and method for manufacturing semiconductor device using the same | |
JP2001279443A (en) | Method and equipment for manufacturing ceramics, and semiconductor device and piezoelectric element | |
KR100265846B1 (en) | A method for fabricating ferroelectric capacitor in semiconductor device | |
JPH11236675A (en) | Thin film forming device and method therefor | |
JP3888400B2 (en) | Dielectric thin film manufacturing method | |
JP2001298165A (en) | Method for producing storage capacitor provided with dielectric containing strontium bismuth tantalate as principal component | |
JP2008311368A (en) | Processing method and system for object to be processed | |
JPH07111107A (en) | Manufacture of thin film of ferroelectric substance | |
JPH1187326A (en) | Vapor phase growth equipment | |
JP2004273470A (en) | Device and method for forming thin multicomponent metal oxide film | |
JP2005276977A (en) | Formation method of dielectric film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100720 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |