JP4556833B2 - Gate driver and motor driving device including the gate driver - Google Patents

Gate driver and motor driving device including the gate driver Download PDF

Info

Publication number
JP4556833B2
JP4556833B2 JP2005302551A JP2005302551A JP4556833B2 JP 4556833 B2 JP4556833 B2 JP 4556833B2 JP 2005302551 A JP2005302551 A JP 2005302551A JP 2005302551 A JP2005302551 A JP 2005302551A JP 4556833 B2 JP4556833 B2 JP 4556833B2
Authority
JP
Japan
Prior art keywords
power transistor
current
gate
power
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005302551A
Other languages
Japanese (ja)
Other versions
JP2007116760A (en
Inventor
政幸 神前
正浩 八十原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005302551A priority Critical patent/JP4556833B2/en
Publication of JP2007116760A publication Critical patent/JP2007116760A/en
Application granted granted Critical
Publication of JP4556833B2 publication Critical patent/JP4556833B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Ac Motors In General (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、酸化膜絶縁されたゲート電極を有するMOSFETやIGBTなどのパワートランジスタのゲート電極を駆動するのに好適なゲートドライバに関する。   The present invention relates to a gate driver suitable for driving a gate electrode of a power transistor such as a MOSFET or IGBT having a gate electrode with an oxide film insulated.

また、本発明は、紙送りモータやスキャナーモータなどを駆動系に搭載したプリンタや複写機、あるいはスピンドルモータやヘッドアクチュエータなどを駆動系に搭載した光メディア機器やハードディスク機器などの情報機器、また送風ファンモータや圧縮機モータを搭載した空調機器や冷蔵庫、空気清浄機、燃焼用ファンモータを搭載した給湯機、洗濯槽駆動モータを搭載した洗濯機、ブロワモータを搭載した掃除機などの家電機器、あるいは部品実装機や産業用ロボット、汎用インバータなどのFA機器並びに産業機器に使用されるブラシレスDCモータをはじめ、誘導モータやリラクタンスモータ、ステッピングモータなどを駆動するのに好適なモータ駆動装置に提供する。   The present invention also relates to information devices such as printers and copiers equipped with paper feed motors and scanner motors in the drive system, optical media devices and hard disk devices equipped with spindle motors and head actuators in the drive system, and air blowers. Home appliances such as air conditioners equipped with fan motors and compressor motors, refrigerators, air purifiers, water heaters equipped with combustion fan motors, washing machines equipped with washing tub drive motors, vacuum cleaners equipped with blower motors, or The present invention provides a motor driving apparatus suitable for driving induction motors, reluctance motors, stepping motors, etc., as well as brushless DC motors used in FA equipment such as component mounting machines, industrial robots, general-purpose inverters, and industrial equipment.

近年、プリンタや複写機あるいは光メディア機器やハードディスク機器などの情報機器に使用されるモータは、機器の高速化および小型化、ポータブル化の進展に伴い、これに搭載されるモータには、より高出力で小型であると同時に省電力であることが強く望まれるようになってきている。   In recent years, motors used in information devices such as printers, copiers, optical media devices, and hard disk devices have become more expensive than the motors mounted on them due to the speeding up, downsizing, and portability of devices. There is a strong desire for power saving while at the same time being small in output.

また空調機器や給湯機、冷蔵庫や洗濯機などの家電機器などに使用されるモータは、ACインダクションモータからより高効率で省電力化が可能なブラシレスDCモータに移行しつつある。   Motors used in home appliances such as air conditioners, water heaters, refrigerators and washing machines are shifting from AC induction motors to brushless DC motors that are more efficient and can save power.

産業用途の分野では、従来は単なる動力源であったモータが、可変速、高効率を求められ、インバータ駆動化、ブラシレスモータ化が進みつつある。   In the field of industrial applications, a motor that has been a simple power source in the past is required to have a variable speed and high efficiency, and an inverter drive and a brushless motor are being promoted.

FAの分野では、ロボット、実装機の駆動などにサーボモータが使われており、高精度の可変速・位置決め駆動が行なわれている。   In the FA field, servo motors are used for driving robots and mounting machines, and high-precision variable speed / positioning driving is performed.

これらのモータを省電力、あるいは可変速駆動するために、一般的にはPWM(パルス幅変調)方式が用いられる。PWM方式は、モータの駆動巻線に接続されるパワートランジスタをオンまたはオフし、そのオンとオフの比率を可変することで駆動巻線への電力供給量を制御する方式であり、省電力な駆動方式としてよく知られている方式である。このPWM方式は、以前から家電機器あるいはFA機器や産業機器に用いられる種々のモータ駆動に採用されていたが、近年、情報機器においても上述した傾向から同方式がモータ駆動に採用されるようになってきている。   In general, a PWM (pulse width modulation) system is used to drive these motors with power saving or variable speed. The PWM method is a method for controlling the amount of power supplied to the drive winding by turning on or off the power transistor connected to the drive winding of the motor and changing the on / off ratio. This is a well-known driving method. This PWM method has been used for various motor drives used in home appliances, FA devices, and industrial devices for a long time. However, in recent years, the same method has been adopted for motor drives in information equipment due to the above-mentioned tendency. It has become to.

モータをPWM方式で駆動する際に使用されるパワートランジスタは、オンオフ動作に適したMOSFETあるいはIGBTなどが一般に使用される。これらのパワートランジスタは、ゲート電極が酸化膜により絶縁された構造になっているのが特徴である。   As a power transistor used when the motor is driven by the PWM method, a MOSFET or IGBT suitable for an on / off operation is generally used. These power transistors are characterized in that the gate electrode is insulated by an oxide film.

このような酸化膜絶縁されたゲート電極を有するパワートランジスタをオンオフつまり導通あるいは遮断するために、そのゲート電極を駆動するゲートドライバとしては、従来から特開平4−230117号公報に記載のものがある。これはパワートランジスタを導通あるいは遮断する際のスイッチングスピードが速い(dV/dtが高い)場合、これによるゲートドライバの誤動作を防止する目的でパルスフィルタを設けたものである。   As a gate driver for driving the gate transistor to turn on / off, that is, to turn on or off such a power transistor having an oxide film insulated gate electrode, there is a conventional one described in Japanese Patent Laid-Open No. 4-230117. . This is provided with a pulse filter for the purpose of preventing malfunction of the gate driver due to the high switching speed (dV / dt is high) when the power transistor is turned on or off.

この従来技術のゲートドライバによりパワートランジスタを駆動する構成を図4に示す。   FIG. 4 shows a configuration in which a power transistor is driven by this conventional gate driver.

図4において、酸化膜絶縁されたゲート電極を有するパワートランジスタ1はMOSFETであり、トランジスタ1はそのゲート電極がゲートドライバ70により駆動され、導通あるいは遮断される構成となっている。   In FIG. 4, the power transistor 1 having a gate electrode insulated by an oxide film is a MOSFET, and the transistor 1 is configured such that the gate electrode is driven by a gate driver 70 to be turned on or off.

ゲートドライバ70は、トランジスタ71とトランジスタ72とを含み、トランジスタ71および72が交互にオンオフすることでトランジスタ1のゲート電極をプラス電圧あるいはゼロ電圧とする。   The gate driver 70 includes a transistor 71 and a transistor 72. When the transistors 71 and 72 are alternately turned on and off, the gate electrode of the transistor 1 is set to a positive voltage or a zero voltage.

すなわち、トランジスタ71をオン、72をオフしてトランジスタ1のゲート電極をプラス電圧とし、これを導通させる。またトランジスタ71をオフ、72をオンしてトランジスタ1のゲート電極をゼロ電圧とし、これを遮断させるものである。   That is, the transistor 71 is turned on, the transistor 72 is turned off, the gate electrode of the transistor 1 is set to a positive voltage, and this is made conductive. Also, the transistor 71 is turned off and the transistor 72 is turned on to set the gate electrode of the transistor 1 to zero voltage, which is cut off.

しかし、この構成および動作によるゲートドライバ70は、パワートランジスタ1を急峻に導通あるいは遮断する。これはトランジスタ1のゲート電極への電圧印加がトランジスタ71および72のオンオフにより急速に行われるためである。   However, the gate driver 70 with this configuration and operation steeply turns on or off the power transistor 1. This is because voltage application to the gate electrode of the transistor 1 is rapidly performed by turning the transistors 71 and 72 on and off.

パワートランジスタ1が急峻に導通あるいは遮断されると、これによるスイッチングノイズが増加し、周辺機器や周辺回路の誤動作を引き起こす恐れがある。あるいはトランジスタ1自体が破壊する恐れが生じてしまう。またゲートドライバ70自体の誤動作にもつながる。   When the power transistor 1 is abruptly turned on or off, switching noise due to this increases, which may cause malfunction of peripheral devices and peripheral circuits. Or the transistor 1 itself may be destroyed. It also leads to a malfunction of the gate driver 70 itself.

なお、先の従来技術を記した公報は、このゲートドライバ自体の誤動作を防止するための技術の一例を開示しているのみで、上記スイッチングノイズによる周辺機器や周辺回路の誤動作への恐れや、トランジスタ1自体の破壊の恐れに対して解決する技術を開示しているわけではない。   In addition, the publication describing the prior art only discloses an example of the technique for preventing the malfunction of the gate driver itself, and there is a fear of malfunction of peripheral devices and peripheral circuits due to the switching noise, A technique for solving the fear of destruction of the transistor 1 itself is not disclosed.

これらを全て解決するためには、一般的には図5に示すように、抵抗101、102、ダイオード103、コンデンサ107などの素子を、ゲートドライバ70とパワートランジスタ1との間に挿入して、パワートランジスタ1の導通あるいは遮断するスピードの調整が行われる。   In order to solve all of these, generally, as shown in FIG. 5, elements such as resistors 101 and 102, a diode 103, and a capacitor 107 are inserted between the gate driver 70 and the power transistor 1, The speed at which the power transistor 1 is turned on or off is adjusted.

なお、このように抵抗101、102、ダイオード103などの素子を挿入することで、これらの挿入素子とトランジスタ1のゲート電極が有する入力容量(図示せず)との作用により、トランジスタ1のゲート電極への電圧印加速度が緩やかとなり、その導通あるいは遮断するスピードが調整可能であることは周知である。
特開平4−230117号公報
Note that by inserting elements such as the resistors 101 and 102 and the diode 103 in this way, the gate electrode of the transistor 1 is operated by the action of these inserted elements and an input capacitance (not shown) of the gate electrode of the transistor 1. It is well known that the voltage application speed to the capacitor becomes slow, and the conduction or interruption speed can be adjusted.
JP-A-4-230117

しかしながら上記従来技術によるゲートドライバにおいては、パワートランジスタの導通あるいは遮断するスピードを調整して、そのスイッチングノイズを低減させ、またパワートランジスタ自体を破壊から守るための適正化を行うのに、上記したように抵抗やダイオードなどの多くの素子をゲートドライバとパワートランジスタとの間に挿入する必要がある。   However, in the gate driver according to the above-described prior art, as described above, the switching speed is reduced by adjusting the speed at which the power transistor is turned on or off, and optimization is performed to protect the power transistor from destruction. In addition, many elements such as resistors and diodes need to be inserted between the gate driver and the power transistor.

またこのようなゲートドライバを用いてモータの駆動装置を構成する場合、図6に示すように、モータの駆動巻線100、200、300を駆動するために、複数のパワートラ
ンジスタ1、2、3、4、5、6が必要であり、このパワートランジスタの数に比例して上記した抵抗やダイオードなどの挿入素子が必要になる。具体的には抵抗111、112、114、115、131、132、134、135、151、152、154、155、ダイオード113、116、133、136、153、156、コンデンサ117、118、137、138、157、158などが必要となる。
When a motor driving device is configured using such a gate driver, a plurality of power transistors 1, 2, 3 are used to drive the motor driving windings 100, 200, 300 as shown in FIG. 4, 5, and 6 are required, and the above-described insertion elements such as resistors and diodes are required in proportion to the number of power transistors. Specifically, resistors 111, 112, 114, 115, 131, 132, 134, 135, 151, 152, 154, 155, diodes 113, 116, 133, 136, 153, 156, capacitors 117, 118, 137, 138 157, 158, etc. are required.

このように従来技術によるゲートドライバとこれを用いたモータ駆動装置は、パワートランジスタの導通あるいは遮断のスピードを適正化するための挿入素子が多数必要となり、これら挿入素子の費用や組み立て工程の増加、プリント基板のレイアウト設計の複雑化と基板面積の増大といった課題が発生する。   As described above, the gate driver according to the prior art and the motor driving device using the gate driver require a large number of insertion elements for optimizing the conduction or cutoff speed of the power transistor, and the cost of these insertion elements and the increase in the assembly process, There are problems such as a complicated layout design of the printed circuit board and an increase in the board area.

これはすなわちモータ駆動装置やこれを搭載する機器の低価格化や小形化などを阻害する一因にもなる。   In other words, this also contributes to hindering price reduction and downsizing of the motor drive device and the equipment on which the motor drive device is mounted.

これを改善するために、図4におけるゲートドライバ70を構成するトランジスタ71および72を単に定電流源に置き換えることが考えられる。   In order to improve this, it is conceivable to simply replace the transistors 71 and 72 constituting the gate driver 70 in FIG. 4 with a constant current source.

定電流源に置き換えることで、その定電流値とパワートランジスタのゲート電極に有する入力容量との作用により、上記した抵抗やダイオードなどの挿入素子なしでもトランジスタのゲート電極への電圧印加速度が緩やかになる。その結果、パワートランジスタの導通あるいは遮断が緩やかに行われるようになる。   By replacing it with a constant current source, the voltage application speed to the gate electrode of the transistor is moderated without the insertion element such as the above-described resistor or diode due to the action of the constant current value and the input capacitance of the power transistor gate electrode. Become. As a result, the power transistor is gradually turned on or off.

ところで、定電流源は一般的には図7に示すようなカレントミラー回路で構成される。   Incidentally, the constant current source is generally composed of a current mirror circuit as shown in FIG.

図7において、パワートランジスタ1を遮断状態から導通状態に切替えるときは、トランジスタ201,202によるカレントミラー回路の出力電流I202がパワートランジスタ1へのゲート電流になり、パワートランジスタ1のゲート電圧を上昇させ、これを導通状態とする。   In FIG. 7, when the power transistor 1 is switched from the cut-off state to the conductive state, the output current I202 of the current mirror circuit by the transistors 201 and 202 becomes the gate current to the power transistor 1, and the gate voltage of the power transistor 1 is increased. This is made conductive.

なお、電流I202を発生させるためには、カレントミラー回路に源となる電流源200が必要であることは言うまでもないが、その出力電流I200はパワートランジスタ1が導通後も流れてしまい、これがゲートドライバの回路損失になる。   In order to generate the current I202, it is needless to say that the current source 200 is required for the current mirror circuit, but the output current I200 flows even after the power transistor 1 is turned on, and this is the gate driver. Circuit loss.

パワートランジスタ1を導通状態から遮断状態に切替える場合も同様に電流源12の内部にあるカレントミラー回路の源なる電流源による損失が発生する。   Similarly, when the power transistor 1 is switched from the conductive state to the cut-off state, a loss is caused by the current source that is the source of the current mirror circuit in the current source 12.

したがって、単に電流源に置き換えたのみでは、ゲートドライバの電力損失に関する課題が発生する。   Therefore, simply replacing the current source causes a problem relating to the power loss of the gate driver.

上記課題を解決するために本発明のゲートドライバは、電源端子間に直列接続される酸化膜絶縁されたゲート電極を有する第1パワートランジスタおよび第2パワートランジスタとを制御するゲートドライバであって、前記ゲートドライバは、前記第1パワートランジスタを導通させるときに、そのゲート電極に電流を流し込み、ゲート電位を上昇させる第1電流源と、前記第1パワートランジスタを遮断させるときに、そのゲート電極から電流を引き抜き、ゲート電位を下降させる第2電流源と、前記第2パワートランジスタを導通させるときに、そのゲート電極に電流を流し込み、ゲート電位を上昇させる第3電流源と、前記第2パワートランジスタを遮断させるときに、そのゲート電極から電流を引き抜き、ゲート電位を下降させる第4電流源とを少なくとも備えるものであって、前記第1電
流源は前記第1パワートランジスタを遮断状態から導通状態に切替える際、第1電流値を出力し、導通状態に切替った後はその状態を保持する第2電流値を出力するものであって、前記第2電流源は前記第1パワートランジスタを導通状態から遮断状態に切替える際、第3電流値を出力し、遮断状態に切替った後はその状態を保持する第4電流値を出力するものであって、前記第2,第4電流値は前記第1,第3電流値に比べて小さな値の電流値であり、前記第2パワートランジスタを前記第3電流源により遮断状態から導通状態に切替える際、前記第2電流源に前記第3電流値を出力させることで、前記第1パワートランジスタのゲート電極の電位上昇を防止するように構成したものである。
In order to solve the above problems, a gate driver of the present invention is a gate driver that controls a first power transistor and a second power transistor having a gate electrode insulated in series between power supply terminals, The gate driver causes a current to flow into the gate electrode when the first power transistor is turned on, and raises the gate potential from the gate electrode when shutting off the first power transistor. A second current source that draws current and lowers the gate potential; a third current source that raises the gate potential by flowing current into the gate electrode when the second power transistor is turned on; and the second power transistor When shutting off, the current is drawn from the gate electrode and the gate potential is lowered. The first current source outputs a first current value when the first power transistor is switched from the cut-off state to the conductive state, and after the switch to the conductive state, the first power source is in that state The second current source outputs a third current value when switching the first power transistor from the conductive state to the cutoff state, and switches to the cutoff state. After that, a fourth current value for maintaining the state is output, and the second and fourth current values are smaller than the first and third current values, and the second When the power transistor is switched from the cut-off state to the conductive state by the third current source, the second current source outputs the third current value so as to prevent the potential increase of the gate electrode of the first power transistor. Also configured to It is.

本発明のゲートドライバによれば、電源端子間に直列接続される第1パワートランジスタおよび第2パワートランジスタに対し、前記第1および第2パワートランジスタの導通・遮断を制御するゲートドライバを定電流源にし、その電流源に関して、パワートランジスタを導通・遮断させるときに、そのゲート電極へ適切な電流値(第1電流値あるいは第3電流値)を出力させるように構成している。   According to the gate driver of the present invention, the first and second power transistors connected in series between the power supply terminals are connected to the constant current source by using the gate driver for controlling conduction / cutoff of the first and second power transistors. The current source is configured to output an appropriate current value (first current value or third current value) to the gate electrode when the power transistor is turned on / off.

これにより、電流源に出力する電流値を適切に設定すれば、パワートランジスタの導通または遮断のスイッチングスピードを調整することができ、パワートランジスタが導通から遮断状態に変化する時間、または遮断から導通状態に変化する時間を数少ない素子により調整でき、ゲートドライバの小型化と低コスト化が可能になる。   Thus, if the current value to be output to the current source is appropriately set, the switching speed of the power transistor can be adjusted to turn on or off, and the time for the power transistor to change from conduction to cutoff, or from cutoff to conduction Therefore, the gate driver can be reduced in size and cost.

また、パワートランジスタが導通または遮断状態に切替った後は、その状態を保持するための必要最低限の電流(第2電流値あるいは第4電流値)のみを電流源からゲート電極に出力することで、ゲートドライバの消費電力を抑制することができる。   In addition, after the power transistor is switched to the conductive or cut-off state, only the minimum necessary current (second current value or fourth current value) for maintaining the state is output from the current source to the gate electrode. Thus, power consumption of the gate driver can be suppressed.

さらに、前記第2パワートランジスタを遮断状態から導通状態に切替える際、前記第1パワートランジスタのゲート電極から第2電流源による第3電流値で電流を引き抜くことで、前記第1パワートランジスタが帰還容量の影響などで、そのゲート電極の電位を上昇させて導通し、前記第2パワートランジスタと同時に導通して電源端子間が短絡してしまうことを防止することができる。   Further, when the second power transistor is switched from the cut-off state to the conductive state, the first power transistor is pulled out from the gate electrode of the first power transistor at a third current value by the second current source, so that the first power transistor can have a feedback capacitance. Due to the influence of the above, it is possible to prevent the potential of the gate electrode from being raised and conducting, and conducting simultaneously with the second power transistor and short-circuiting between the power terminals.

本発明のゲートドライバは、電源端子間に直列接続される酸化膜絶縁されたゲート電極を有する第1パワートランジスタおよび第2パワートランジスタとを制御するゲートドライバであって、前記ゲートドライバは、前記第1パワートランジスタを導通させるときに、そのゲート電極に電流を流し込み、ゲート電位を上昇させる第1電流源と、前記第1パワートランジスタを遮断させるときに、そのゲート電極から電流を引き抜き、ゲート電位を下降させる第2電流源と、前記第2パワートランジスタを導通させるときに、そのゲート電極に電流を流し込み、ゲート電位を上昇させる第3電流源と、前記第2パワートランジスタを遮断させるときに、そのゲート電極から電流を引き抜き、ゲート電位を下降させる第4電流源とを少なくとも備えるものであって、前記第1電流源は前記第1パワートランジスタを遮断状態から導通状態に切替える際、第1電流値を出力し、導通状態に切替った後はその状態を保持する第2電流値を出力するものであって、前記第2電流源は前記第1パワートランジスタを導通状態から遮断状態に切替える際、第3電流値を出力し、遮断状態に切替った後はその状態を保持する第4電流値を出力するものであって、前記第2,第4電流値は前記第1,第3電流値に比べて小さな値の電流値であり、前記第2パワートランジスタを前記第3電流源により遮断状態から導通状態に切替える際、前記第2電流源に前記第3電流値を出力させることで、前記第1パワートランジスタのゲート電極の電位上昇を防止するように構成したものである。 The gate driver of the present invention is a gate driver that controls a first power transistor and a second power transistor having gate electrodes insulated in series and connected between power supply terminals. When a power transistor is turned on, a current is supplied to the gate electrode to raise the gate potential, and when the first power transistor is turned off, a current is drawn from the gate electrode to obtain a gate potential. When the second current source to be lowered and the second power transistor are brought into conduction, a current is supplied to the gate electrode, and the third current source to raise the gate potential and the second power transistor are shut off. At least a fourth current source that draws current from the gate electrode and lowers the gate potential; The first current source outputs a first current value when switching the first power transistor from the cut-off state to the conductive state, and maintains the state after switching to the conductive state. The second current source outputs a third current value when the second power source switches the first power transistor from the conductive state to the cut- off state, and changes the state after switching to the cut-off state. A fourth current value to be held, wherein the second and fourth current values are smaller than the first and third current values, and the second power transistor is connected to the second power transistor. When switching from the cut-off state to the conductive state by the three current sources, the second current source is configured to output the third current value, thereby preventing the potential increase of the gate electrode of the first power transistor. is there.

これにより、電流源に出力する電流値(第1電流値あるいは第3電流値)を適切に設定
すれば、パワートランジスタの導通または遮断のスイッチングスピードを調整することができ、パワートランジスタが導通から遮断状態に変化する時間、または遮断から導通状態に変化する時間を数少ない素子により調整でき、ゲートドライバの小型化と低コスト化が可能になる。
Thus, if the current value (first current value or third current value) output to the current source is appropriately set, the switching speed of the power transistor can be adjusted, and the power transistor can be cut off from the conduction. The time for changing to the state or the time for changing from the interruption to the conduction state can be adjusted by a few elements, and the gate driver can be reduced in size and cost.

また、パワートランジスタが導通または遮断状態に切替った後は、その状態を保持するための必要最低限の電流(第2電流値あるいは第4電流値)のみを電流源からゲート電極に出力することで、ゲートドライバの消費電力を抑制することができる。   In addition, after the power transistor is switched to the conductive or cut-off state, only the minimum necessary current (second current value or fourth current value) for maintaining the state is output from the current source to the gate electrode. Thus, power consumption of the gate driver can be suppressed.

さらに、前記第2パワートランジスタを第3電流源により遮断状態から導通状態に切替える際、前記第1パワートランジスタのゲート電極から第2電流源による第3電流値で電流を引き抜くことで、前記第1パワートランジスタが帰還容量の影響などで、そのゲート電極の電位を上昇させて導通し、前記第2パワートランジスタと同時に導通して電源端子間が短絡してしまうことを防止することができる。   Further, when the second power transistor is switched from the cut-off state to the conductive state by the third current source, the first power transistor is extracted from the gate electrode of the first power transistor at a third current value by the second current source, thereby It is possible to prevent the power transistor from conducting by raising the potential of its gate electrode due to the influence of the feedback capacitance, and conducting at the same time as the second power transistor, thereby causing a short circuit between the power supply terminals.

また、本発明のモータ駆動装置は、前記ゲートドライバと、単相または複数相のモータ駆動巻線と、電源端子間に直列接続され、その直列接続点に前記駆動巻線の一端が接続される第1および第2パワートランジスタとを備え、前記第1および第2パワートランジスタは、前記駆動巻線の相数に応じて複数設けられ、全て酸化膜絶縁されたゲート電極を有するものであって、前記ゲートドライバは、複数の前記第1および第2パワートランジスタの各々に対応して複数設けたものである。   The motor drive device of the present invention is connected in series between the gate driver, a single-phase or multiple-phase motor drive winding, and a power supply terminal, and one end of the drive winding is connected to the series connection point. A first power transistor and a second power transistor, wherein the first and second power transistors are provided in accordance with the number of phases of the drive winding, and all have a gate electrode that is insulated with an oxide film, A plurality of gate drivers are provided corresponding to each of the plurality of first and second power transistors.

これにより、PWM駆動する際のパワートランジスタのスイッチングに伴うノイズ低減を数少ない素子により実現でき、モータ駆動装置の小型化と低コスト化が可能となる。   As a result, noise reduction associated with switching of the power transistor during PWM driving can be realized with a few elements, and the motor driving device can be reduced in size and cost.

また、PWM駆動する際のパワートランジスタが導通または遮断状態に切替った後は、その状態を保持するための必要最低限の電流のみを出力することで、モータ駆動装置の消費電力を抑制することができる。   In addition, after the power transistor during PWM driving is switched to the conductive or cut-off state, the power consumption of the motor drive device is suppressed by outputting only the minimum current necessary to maintain the state. Can do.

さらに、PWM駆動する際の前記第2パワートランジスタを遮断状態から導通状態に切替える間、前記第1パワートランジスタのゲート電極から電流を引き抜くことで、前記第2パワートランジスタと同時に導通して電源端子間が短絡してしまうことを防止することができる。   Further, while switching the second power transistor during the PWM drive from the cut-off state to the conductive state, by drawing current from the gate electrode of the first power transistor, the second power transistor is turned on simultaneously with the second power transistor and is connected between the power supply terminals. Can be prevented from being short-circuited.

図1は本発明のゲートドライバの概略図である。   FIG. 1 is a schematic view of a gate driver of the present invention.

図1において、パワートランジスタ1および2は酸化膜絶縁されたゲート電極を有するトランジスタである。この種のトランジスタとしては、MOSFETやIGBTなどが良く知られているが、本実施例においてはMOSFETを具体例として説明している。   In FIG. 1, power transistors 1 and 2 are transistors having gate electrodes insulated with oxide films. MOSFETs and IGBTs are well known as this type of transistor, but in this embodiment, MOSFETs are described as specific examples.

パワートランジスタ1および2は電源端子間に直列接続し、各々のゲート電極はゲートドライバ7に接続される。   Power transistors 1 and 2 are connected in series between power supply terminals, and each gate electrode is connected to a gate driver 7.

ゲートドライバ7は、電流源11,12および21,22と、ゲートスイッチング制御器8と、ゲート電流制御器9を備える。   The gate driver 7 includes current sources 11, 12 and 21, 22, a gate switching controller 8, and a gate current controller 9.

電流源11および12は直列接続され、その接続点はパワートランジスタ1のゲート電極に接続される。   Current sources 11 and 12 are connected in series, and the connection point is connected to the gate electrode of power transistor 1.

同様に、電流源21および22も直列接続され、その接続点はパワートランジスタ2のゲート電極に接続される。   Similarly, current sources 21 and 22 are also connected in series, and the connection point is connected to the gate electrode of power transistor 2.

ゲートスイッチング制御器8はパワートランジスタ1および2を導通・遮断させるための信号G1およびG2をゲート電流制御器9に出力する。   The gate switching controller 8 outputs signals G1 and G2 for turning on and off the power transistors 1 and 2 to the gate current controller 9.

ゲート電流制御器9は、電流源11に信号C11を出力し、同様に、電流源12には信号C12を出力し、電流源21には信号C21を出力し、電流源22には信号C22を出力する。それぞれの電流源11,12,21,22はそれぞれの信号C11,C12,C21,C22に基づき、その出力電流が定められ、パワートランジスタ1,2を制御する。   The gate current controller 9 outputs a signal C11 to the current source 11, similarly outputs a signal C12 to the current source 12, outputs a signal C21 to the current source 21, and outputs a signal C22 to the current source 22. Output. The output currents of the current sources 11, 12, 21, and 22 are determined based on the signals C11, C12, C21, and C22, and the power transistors 1 and 2 are controlled.

なおここで、11は第1電流源、12は第2電流源、21は第3電流源、22は第4電流源である。   Here, 11 is a first current source, 12 is a second current source, 21 is a third current source, and 22 is a fourth current source.

具体的にゲートドライバ7の制御方法を説明する。   A method for controlling the gate driver 7 will be specifically described.

例えば、パワートランジスタ1を遮断状態から導通状態に切替えるとき、図2のように、ゲートスイッチング制御器8は信号G1を‘L’レベルから‘H’レベルとする。これにより、ゲート電流制御器9は信号C11を第1電流源11に出力する。その結果、第1電流源11は第1電流値I11aを出力し、パワートランジスタ1のゲート電極へ電流を流し込み、ゲート電極の電位を上昇させてパワートランジスタ1を導通させる。(図2の記号(A)の期間)
パワートランジスタ1が導通状態に切替った後、信号C11は第1電流源11がパワートランジスタ1の導通状態を保持するために必要最低限の第2電流値I11bとなるように制御される。これは、第1電流源11の電力損失を抑えるためである。(図2の記号(B)の期間)
次にパワートランジスタ1を導通状態から遮断状態に切替えるとき、ゲートスイッチング制御器8は信号G1を‘H’レベルから‘L’レベルとする。これにより、ゲート電流制御器9は信号C12を第2電流源12に出力する。その結果、第2電流源12は第3電流値I12aを出力し、パワートランジスタ1のゲート電極から電流を引き抜き、ゲート電極の電位を下降させてパワートランジスタ1を遮断させる。(図2の記号(C)の期間)
パワートランジスタ1が遮断状態に切替った後、信号C12は、第2電流源12がパワートランジスタ1の遮断状態を保持するために必要最低限の第4電流値I12bとなるように制御される。これは、第2電流源12の電力損失を抑えるためである。(図2の記号(D)の期間)
一方、パワートランジスタ2を遮断状態から導通状態に切替えるとき、ゲートスイッチング制御器8は信号G2を‘L’レベルから‘H’レベルとする。これにより、ゲート電流制御器9は信号C21を第3電流源21に出力する。その結果、第3電流源21は電流値I21aを出力し、パワートランジスタ2のゲート電極へ電流を流し込み、ゲート電極の電位を上昇させてパワートランジスタ2を導通させる。(図2の記号(E)の期間)
パワートランジスタ2が導通状態に切替った後、信号C21は第3電流源21がパワートランジスタ2の導通状態を保持するために必要最低限の電流値I21bとなるように制御される。これは、第3電流源21の電力損失を抑えるためである。(図2の記号(F)の期間)
次にパワートランジスタ2を導通状態から遮断状態に切替えるとき、ゲートスイッチング制御器8は信号G2を‘H’レベルから‘L’レベルとする。これにより、ゲート電流制御器9は信号C22を第4電流源22に出力する。その結果、第4電流源22は電流値I22aを出力し、パワートランジスタ2のゲート電極から電流を引き抜き、ゲート電極
の電位を下降させてパワートランジスタ2を遮断させる。(図2の記号(G)の期間)
パワートランジスタ2が遮断状態に切替った後、信号C22は、第4電流源22がパワートランジスタ2の遮断状態を保持するために必要最低限の電流値I22bとなるように制御される。これは、第4電流源22の電力損失を抑えるためである。(図2の記号(H)の期間)
ここで、パワートランジスタ2を遮断状態から導通状態に切替えるときにおいて(図2の記号(E)の期間)、パワートランジスタ1も導通し、電源端子間が短絡してしまうという課題とこれに対する解決策ついて説明する。
For example, when the power transistor 1 is switched from the cut-off state to the conductive state, the gate switching controller 8 changes the signal G1 from the “L” level to the “H” level as shown in FIG. As a result, the gate current controller 9 outputs a signal C11 to the first current source 11. As a result, the first current source 11 outputs the first current value I11a, flows current into the gate electrode of the power transistor 1, raises the potential of the gate electrode, and makes the power transistor 1 conductive. (Period of symbol (A) in FIG. 2)
After the power transistor 1 is switched to the conductive state, the signal C11 is controlled so that the first current source 11 becomes the minimum second current value I11b necessary for the power transistor 1 to maintain the conductive state. This is to suppress the power loss of the first current source 11. (Period of symbol (B) in FIG. 2)
Next, when the power transistor 1 is switched from the conductive state to the cut-off state, the gate switching controller 8 changes the signal G1 from the “H” level to the “L” level. As a result, the gate current controller 9 outputs the signal C12 to the second current source 12. As a result, the second current source 12 outputs a third current value I12a, draws a current from the gate electrode of the power transistor 1, and lowers the potential of the gate electrode to shut off the power transistor 1. (Period of symbol (C) in FIG. 2)
After the power transistor 1 is switched to the cut-off state, the signal C12 is controlled so that the second current source 12 has a minimum fourth current value I12b necessary for holding the cut-off state of the power transistor 1. This is to suppress the power loss of the second current source 12. (Period of symbol (D) in FIG. 2)
On the other hand, when switching the power transistor 2 from the cutoff state to the conductive state, the gate switching controller 8 changes the signal G2 from the 'L' level to the 'H' level. As a result, the gate current controller 9 outputs the signal C21 to the third current source 21. As a result, the third current source 21 outputs a current value I21a, flows a current into the gate electrode of the power transistor 2, raises the potential of the gate electrode, and makes the power transistor 2 conductive. (Period of symbol (E) in FIG. 2)
After the power transistor 2 is switched to the conductive state, the signal C21 is controlled so that the third current source 21 has a minimum current value I21b necessary for the power transistor 2 to maintain the conductive state. This is to suppress the power loss of the third current source 21. (Period of symbol (F) in FIG. 2)
Next, when the power transistor 2 is switched from the conductive state to the cut-off state, the gate switching controller 8 changes the signal G2 from the “H” level to the “L” level. As a result, the gate current controller 9 outputs the signal C22 to the fourth current source 22. As a result, the fourth current source 22 outputs a current value I22a, draws a current from the gate electrode of the power transistor 2, and lowers the potential of the gate electrode to shut off the power transistor 2. (Period of symbol (G) in FIG. 2)
After the power transistor 2 is switched to the cut-off state, the signal C22 is controlled so that the fourth current source 22 has a minimum current value I22b necessary for maintaining the cut-off state of the power transistor 2. This is to suppress the power loss of the fourth current source 22. (Period of symbol (H) in FIG. 2)
Here, when the power transistor 2 is switched from the cut-off state to the conductive state (period (E) in FIG. 2), the power transistor 1 is also turned on and the power supply terminals are short-circuited, and a solution to this problem. explain about.

パワートランジスタ2が導通状態に切替る前、パワートランジスタ1のソースとドレイン間に存在する寄生ダイオード(ボディーダイオードとも言う)にモータ巻線の電流が流れて、そのソース電極の電位が電源電位に近い高電位の状態にあったとする。この状態からパワートランジスタ2が導通状態に切替ることによって、パワートランジスタ1のソース電極の電位が接地電位に近い低電位に遷移する。同時に、パワートランジスタ1のゲート電極の電位もソース電極の電位の変化に伴って、高電位から低電位に遷移する。しかし、このときパワートランジスタ1のゲート・ドレイン間に存在する帰還容量の影響でそのゲート電極の電位がソース電極の電位に対して上昇し、パワートランジスタ1も導通して電源端子間が短絡してしまうという課題がある。   Before the power transistor 2 is switched to the conductive state, a current of the motor winding flows through a parasitic diode (also referred to as a body diode) existing between the source and drain of the power transistor 1, and the potential of the source electrode is close to the power supply potential. Suppose that it is in a high potential state. By switching the power transistor 2 from this state to the conductive state, the potential of the source electrode of the power transistor 1 changes to a low potential close to the ground potential. At the same time, the potential of the gate electrode of the power transistor 1 also changes from a high potential to a low potential as the potential of the source electrode changes. However, at this time, the potential of the gate electrode rises with respect to the potential of the source electrode due to the influence of the feedback capacitance existing between the gate and the drain of the power transistor 1, the power transistor 1 is also conducted, and the power supply terminals are short-circuited. There is a problem of end.

この課題を解決するには、パワートランジスタ2を遮断状態から導通状態に切替えるとき、パワートランジスタ1のゲート電極から電流を引き抜き、そのゲート電極の電位の上昇を抑えてパワートランジスタ1を導通しないように制御すれば良い。   In order to solve this problem, when the power transistor 2 is switched from the cut-off state to the conductive state, current is drawn from the gate electrode of the power transistor 1 so that the rise of the potential of the gate electrode is suppressed and the power transistor 1 is not turned on. Just control.

つまり、パワートランジスタ2を遮断状態から導通状態に切替えるとき、前述したように、ゲートスイッチング制御器8は信号G2を‘L’レベルから‘H’レベルとする。これにより、ゲート電流制御器9は信号C21を第3電流源21に出力するが、このとき同時にC12を第2電流源12に出力する。その結果、パワートランジスタ2が遮断状態から導通状態へ切替る一方で、第2電流源12は第3電流値I12aを出力し、パワートランジスタ1のゲート電極から電流を引き抜く。これにより、パワートランジスタ1のゲート電極の電位が上記帰還容量の影響で上昇するのを防止することができ、パワートランジスタ1を導通させないようにし、電源端子間の短絡を防止できる。(図2の記号(I)の期間)
なお、同様に、パワートランジスタ1を遮断状態から導通状態に切替えるときについても、パワートランジスタ2を導通させないように、パワートランジスタ2のゲート電極から電流を引き抜き、そのゲート電極の電位の上昇を防止してパワートランジスタ2を導通しないようにさせても良い。
That is, when the power transistor 2 is switched from the cut-off state to the conductive state, as described above, the gate switching controller 8 changes the signal G2 from the “L” level to the “H” level. As a result, the gate current controller 9 outputs the signal C21 to the third current source 21, and simultaneously outputs C12 to the second current source 12 at this time. As a result, the power transistor 2 is switched from the cut-off state to the conductive state, while the second current source 12 outputs the third current value I12a and draws the current from the gate electrode of the power transistor 1. As a result, the potential of the gate electrode of the power transistor 1 can be prevented from rising due to the influence of the feedback capacitance, the power transistor 1 can be prevented from conducting, and a short circuit between the power supply terminals can be prevented. (Period of symbol (I) in FIG. 2)
Similarly, when the power transistor 1 is switched from the cut-off state to the conductive state, current is drawn from the gate electrode of the power transistor 2 so as not to make the power transistor 2 conductive, thereby preventing an increase in the potential of the gate electrode. Thus, the power transistor 2 may be prevented from conducting.

つまり、パワートランジスタ1を遮断状態から導通状態に切替えるとき、前述したようにゲートスイッチング制御器8は信号G1を‘L’レベルから‘H’レベルとする。これにより、ゲート電流制御器9は信号C11を第1電流源11に出力するが、このとき同時に信号C22を電流源22に出力する。その結果、パワートランジスタ1が遮断状態から導通状態へ切替る一方で、電流源22は電流値I22aを出力し、パワートランジスタ2のゲート電極から電流を引き抜く。これによりパワートランジスタ2のゲート電極の電位の上昇が防止でき、パワートランジスタ2を導通させないようにし、電源端子間の短絡を防止するようにしても構わない。(図2の記号(J)の期間)
あるいは、上記電源端子間の短絡防止対策を施したゲートドライバ7において、その制御の簡素化のために、次のようにしても本発明の主旨を逸脱するものではない。
That is, when the power transistor 1 is switched from the cut-off state to the conductive state, the gate switching controller 8 changes the signal G1 from the “L” level to the “H” level as described above. As a result, the gate current controller 9 outputs the signal C11 to the first current source 11, and simultaneously outputs the signal C22 to the current source 22. As a result, while the power transistor 1 is switched from the cut-off state to the conductive state, the current source 22 outputs the current value I22a and draws the current from the gate electrode of the power transistor 2. As a result, an increase in the potential of the gate electrode of the power transistor 2 can be prevented, the power transistor 2 can be prevented from conducting, and a short circuit between the power supply terminals can be prevented. (Period of symbol (J) in Fig. 2)
Alternatively, in the gate driver 7 in which measures for preventing a short circuit between the power supply terminals are taken, the following does not depart from the gist of the present invention in order to simplify the control.

つまり、パワートランジスタ1を導通状態から遮断状態に切替えるとき、前述したようにゲートスイッチング制御器8は信号G1を‘H’レベルから‘L’レベルとするが、こ
のとき信号C22を電流源22に出力し、電流源22から電流値I22aを出力しても差し支えない。(図2の記号(L)の期間)
また逆に、パワートランジスタ2を導通状態から遮断状態に切替えるとき、前述したようにゲートスイッチング制御器8は信号G2を‘H’レベルから‘L’レベルとするが、このとき信号C12を第2電流源12に出力し、第2電流源12から第3電流値I12aを出力しても差し支えない。(図2の記号(K)の期間)
以上より、本実施例1に示したゲートドライバは、電流源に出力する電流値(記号(A)期間における第1電流値I11a、記号(C)期間における第3電流値I12a、記号(E)期間における電流値I21a、記号(G)期間における電流値I22a)を適切に設定すれば、パワートランジスタの導通または遮断のスイッチングスピードを調整することができ、パワートランジスタが導通から遮断状態に変化する時間、または遮断から導通状態に変化する時間を数少ない素子により調整でき、ゲートドライバの小型化と低コスト化が可能になる。
That is, when the power transistor 1 is switched from the conductive state to the cut-off state, the gate switching controller 8 changes the signal G1 from the “H” level to the “L” level as described above. The current value I22a may be output from the current source 22. (Period of symbol (L) in FIG. 2)
Conversely, when the power transistor 2 is switched from the conductive state to the cut-off state, the gate switching controller 8 changes the signal G2 from 'H' level to 'L' level as described above. At this time, the signal C12 is changed to the second level. The third current value I12a may be output from the second current source 12 by outputting to the current source 12. (Period of symbol (K) in FIG. 2)
As described above, in the gate driver shown in the first embodiment, the current value output to the current source (the first current value I11a in the symbol (A) period, the third current value I12a in the symbol (C) period, and the symbol (E) If the current value I21a in the period and the current value I22a in the symbol (G) period are set appropriately, the switching speed of the power transistor can be adjusted, and the time for the power transistor to change from the conductive state to the cut-off state Alternatively, it is possible to adjust the time for changing from the cutoff state to the conductive state with a few elements, and it is possible to reduce the size and cost of the gate driver.

また、パワートランジスタが導通または遮断状態に切替った後は、その状態を保持するための必要最低限の電流値(記号(B)期間における第2電流値I11b、記号(D)期間における第4電流値I12b、記号(F)期間における電流値I21b、記号(H)期間における電流値I22b)を電流源からゲート電極に出力することで、ゲートドライバの消費電力を抑制することができる。   In addition, after the power transistor is switched to the conductive or cut-off state, the minimum necessary current value for maintaining the state (second current value I11b in the symbol (B) period, fourth in the symbol (D) period) By outputting the current value I12b, the current value I21b in the symbol (F) period, and the current value I22b in the symbol (H) period from the current source to the gate electrode, the power consumption of the gate driver can be suppressed.

さらに、図1,図2において、パワートランジスタ2を第3電流源21からの電流値I21aにより遮断状態から導通状態に切替える際、パワートランジスタ1のゲート電極から第2電流源12による第3電流値I12aを引き抜き、そのゲート電極の電位の上昇を抑えることができる。これにより、パワートランジスタ1がそのゲート・ドレイン間に有している帰還容量の影響などで導通し、パワートランジスタ2の導通に伴って電源端子間を短絡させてしまうことを防止することができる。   Further, in FIGS. 1 and 2, when the power transistor 2 is switched from the cut-off state to the conductive state by the current value I 21 a from the third current source 21, the third current value by the second current source 12 from the gate electrode of the power transistor 1. I12a can be extracted, and an increase in the potential of the gate electrode can be suppressed. As a result, it is possible to prevent the power transistor 1 from conducting due to the influence of the feedback capacitance between the gate and the drain and the like, and short circuiting between the power supply terminals due to the conduction of the power transistor 2 can be prevented.

図3は本発明のモータ駆動装置の概略図である。   FIG. 3 is a schematic view of the motor driving apparatus of the present invention.

図3において、パワートランジスタ1,2およびパワートランジスタ3,4およびパワートランジスタ5,6はそれぞれ電源端子間に直列接続され、その接続点はモータ駆動巻線100,200,300にそれぞれ接続される。全てのパワートランジスタは酸化膜絶縁されたゲート電極を有するものであり、実施例1と同様に本実施例においてもMOSFETを具体例として説明している。   In FIG. 3, power transistors 1 and 2, power transistors 3 and 4, and power transistors 5 and 6 are connected in series between power supply terminals, and the connection points are connected to motor drive windings 100, 200, and 300, respectively. All power transistors have gate electrodes insulated with oxide films, and in the present embodiment as well as the first embodiment, MOSFETs are described as specific examples.

各パワートランジスタ1,2,3,4,5,6のゲート電極はゲートドライバ7に接続される。   The gate electrodes of the power transistors 1, 2, 3, 4, 5 and 6 are connected to the gate driver 7.

ゲートドライバ7は、電流源11,12,21,22,31,32,41,42,51,52,61,62と、ゲートスイッチング制御器8と、ゲート電流制御器9を備える。   The gate driver 7 includes current sources 11, 12, 21, 22, 31, 32, 41, 42, 51, 52, 61, 62, a gate switching controller 8, and a gate current controller 9.

電流源11および12は直列接続され、その接続点はパワートランジスタ1のゲート電極に接続される。   Current sources 11 and 12 are connected in series, and the connection point is connected to the gate electrode of power transistor 1.

また、電流源21および22も直列接続され、その接続点はパワートランジスタ2のゲート電極に接続される。   Current sources 21 and 22 are also connected in series, and the connection point is connected to the gate electrode of power transistor 2.

以下同様に、電流源31および32が直列接続され、その接続点はパワートランジスタ3のゲート電極に接続され、電流源41および42が直列接続され、その接続点はパワー
トランジスタ4のゲート電極に接続され、電流源51および52が直列接続され、その接続点はパワートランジスタ5のゲート電極に接続され、電流源61および62が直列接続され、その接続点はパワートランジスタ6のゲート電極に接続される。
Similarly, the current sources 31 and 32 are connected in series, the connection point is connected to the gate electrode of the power transistor 3, the current sources 41 and 42 are connected in series, and the connection point is connected to the gate electrode of the power transistor 4. The current sources 51 and 52 are connected in series, the connection point is connected to the gate electrode of the power transistor 5, the current sources 61 and 62 are connected in series, and the connection point is connected to the gate electrode of the power transistor 6. .

ゲートドライバ7は実施例1のゲートドライバと同様のはたらきを有するものであり、図1の実施例1におけるゲートドライバはモータ1相分のみを駆動させるゲートドライバを示したが、複数相の場合においても同じである。   The gate driver 7 has the same function as the gate driver of the first embodiment, and the gate driver in the first embodiment of FIG. 1 shows a gate driver that drives only one phase of the motor. Is the same.

この構成により、本実施例2に示したモータ駆動装置は、PWM駆動する際のパワートランジスタのスイッチングに伴うノイズ低減を数少ない素子により実現でき、モータ駆動装置の小型化と低コスト化が可能となる。   With this configuration, the motor driving apparatus shown in the second embodiment can realize noise reduction associated with switching of the power transistor at the time of PWM driving with a few elements, and the motor driving apparatus can be reduced in size and cost. .

また、PWM駆動する際のパワートランジスタが導通または遮断状態に切替った後は、その状態を保持するための必要最低限の電流のみを出力することで、モータ駆動装置の消費電力を抑制することができる。   In addition, after the power transistor during PWM driving is switched to the conductive or cut-off state, the power consumption of the motor drive device is suppressed by outputting only the minimum current necessary to maintain the state. Can do.

さらに、電源端子間に直列接続されたパワートランジスタにおいて、PWM駆動する際の負側給電線路に接続されたパワートランジスタを遮断状態から導通状態に切替える間、正側給電線路に接続されたパワートランジスタのゲート電極から電流源に電流を引き抜くことで、正側給電線路に接続されたパワートランジスタも導通して電源端子間が短絡してしまうことを防止することができる。   Further, in the power transistor connected in series between the power supply terminals, the power transistor connected to the positive power supply line is switched while the power transistor connected to the negative power supply line during PWM driving is switched from the cut-off state to the conductive state. By drawing the current from the gate electrode to the current source, it is possible to prevent the power transistor connected to the positive power supply line from conducting and short-circuiting between the power supply terminals.

本発明のゲートドライバは、PWM駆動方式のモータの駆動装置に適応できる他、その他のモータ駆動方式やパワートランジスタをスイッチング素子として使用する用途にも広く応用できる。さらに、本発明のゲートドライバを含むモータ駆動装置は、様々な機器に組み込むことが可能であり、その機器の小型化、コスト化、低ノイズ化、省電力化を実現できる。   The gate driver according to the present invention can be applied not only to a PWM drive system motor drive device but also widely applicable to other motor drive systems and uses using a power transistor as a switching element. Furthermore, the motor drive device including the gate driver of the present invention can be incorporated into various devices, and the device can be reduced in size, cost, noise, and power saving.

本発明の実施例1におけるゲートドライバの概略図Schematic of the gate driver in Embodiment 1 of the present invention 本発明の実施例1におけるゲートドライバの出力電流動作図Operational diagram of output current of gate driver in Embodiment 1 of the present invention 本発明の実施例2におけるモータ駆動装置の概略図Schematic of the motor drive device in Embodiment 2 of the present invention 従来例におけるゲートドライバの概略図Schematic diagram of conventional gate driver 従来例におけるゲートドライバの他の概略図Another schematic diagram of the gate driver in the conventional example 従来例におけるモータ駆動装置の概略図Schematic diagram of motor drive device in conventional example 本発明の定電流源で構成したゲートドライバの概略図Schematic diagram of gate driver configured with constant current source of the present invention

符号の説明Explanation of symbols

1,3,5 第1パワートランジスタ
2,4,6 第2パワートランジスタ
7 ゲートドライバ
8 ゲートスイッチング制御器
9 ゲート電流制御器
11,31,51 第1電流源
12,32,52 第2電流源
21,41,61 第3電流源
22,42,62 第4電流源
100,200,300 モータ駆動巻線
1, 3, 5 First power transistor 2, 4, 6 Second power transistor 7 Gate driver 8 Gate switching controller 9 Gate current controller 11, 31, 51 First current source 12, 32, 52 Second current source 21 , 41, 61 Third current source 22, 42, 62 Fourth current source 100, 200, 300 Motor drive winding

Claims (2)

電源端子間に直列接続される酸化膜絶縁されたゲート電極を有する第1パワートランジスタおよび第2パワートランジスタとを制御するゲートドライバであって、前記第1パワートランジスタを導通させるときに、そのゲート電極に電流を流し込み、ゲート電位を上昇させる第1電流源と、前記第1パワートランジスタを遮断させるときに、そのゲート電極から電流を引き抜き、ゲート電位を下降させる第2電流源と、前記第2パワートランジスタを導通させるときに、そのゲート電極に電流を流し込み、ゲート電位を上昇させる第3電流源と、前記第2パワートランジスタを遮断させるときに、そのゲート電極から電流を引き抜き、ゲート電位を下降させる第4電流源とを少なくとも備えるものであって、前記第1電流源は前記第1パワートランジスタを遮断状態から導通状態に切替える際、第1電流値を出力し、導通状態に切替った後はその状態を保持する第2電流値を出力するものであって、前記第2電流源は前記第1パワートランジスタを導通状態から遮断状態に切替える際、第3電流値を出力し、遮断状態に切替った後はその状態を保持する第4電流値を出力するものであって、前記第2,第4電流値は前記第1,第3電流値に比べて小さな値の電流値であり、前記第2パワートランジスタを前記第3電流源により遮断状態から導通状態に切替える際、前記第2電流源に前記第3電流値を出力させることで、前記第1パワートランジスタのゲート電極の電位上昇を防止するようにしたことを特徴とするゲートドライバ。 A gate driver for controlling a first power transistor and a second power transistor having gate electrodes insulated in series between power supply terminals, and when the first power transistor is turned on, the gate electrode A first current source that causes a current to flow in to increase the gate potential, a second current source that pulls out a current from the gate electrode when the first power transistor is shut off, and lowers the gate potential; and the second power When the transistor is turned on, a current is supplied to the gate electrode to raise the gate potential, and when the second power transistor is shut off, the current is drawn from the gate electrode to lower the gate potential. And a fourth current source, wherein the first current source is the first power. When the transistor is switched from the cut-off state to the conductive state, the first current value is output, and after switching to the conductive state, the second current value for maintaining the state is output. When the first power transistor is switched from the conductive state to the cut-off state, a third current value is output, and after the switch to the cut-off state, a fourth current value that maintains the state is output. The second and fourth current values are smaller than the first and third current values. When the second power transistor is switched from the cut-off state to the conductive state by the third current source, the second current value is A gate driver characterized in that an increase in potential of the gate electrode of the first power transistor is prevented by causing the current source to output the third current value. 請求項1記載のゲートドライバと、単相または複数相のモータ駆動巻線と、電源端子間に直列接続され、その直列接続点に前記駆動巻線の一端が接続される第1および第2パワートランジスタとを備え、前記第1および第2パワートランジスタは、前記駆動巻線の相数に応じて複数設けられ、全て酸化膜絶縁されたゲート電極を有するものであって、
前記ゲートドライバは、複数の前記第1および第2パワートランジスタの各々に対応して複数設けたモータ駆動装置。

The first and second powers, wherein the gate driver according to claim 1, a single-phase or multiple-phase motor drive winding, and a power source terminal are connected in series, and one end of the drive winding is connected to the series connection point. A plurality of the first and second power transistors are provided according to the number of phases of the drive winding, and all have a gate electrode that is oxide-insulated,
A plurality of gate drivers are provided corresponding to each of the plurality of first and second power transistors.

JP2005302551A 2005-10-18 2005-10-18 Gate driver and motor driving device including the gate driver Expired - Fee Related JP4556833B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005302551A JP4556833B2 (en) 2005-10-18 2005-10-18 Gate driver and motor driving device including the gate driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005302551A JP4556833B2 (en) 2005-10-18 2005-10-18 Gate driver and motor driving device including the gate driver

Publications (2)

Publication Number Publication Date
JP2007116760A JP2007116760A (en) 2007-05-10
JP4556833B2 true JP4556833B2 (en) 2010-10-06

Family

ID=38098439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005302551A Expired - Fee Related JP4556833B2 (en) 2005-10-18 2005-10-18 Gate driver and motor driving device including the gate driver

Country Status (1)

Country Link
JP (1) JP4556833B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2207257B1 (en) * 2007-10-02 2016-11-16 Mitsubishi Electric Corporation Gate driving circuit
JP5313796B2 (en) * 2009-07-17 2013-10-09 三菱電機株式会社 Power semiconductor drive circuit and drive method
US8497714B2 (en) * 2011-01-14 2013-07-30 Infineon Technologies Austria Ag System and method for driving a switch transistor
JP5392577B2 (en) * 2011-01-28 2014-01-22 株式会社デンソー Electronic equipment
JP5392578B2 (en) 2011-01-28 2014-01-22 株式会社デンソー Electronic equipment
CN103004092B (en) 2011-05-11 2016-10-26 富士电机株式会社 The drive circuit of insulated gate switch element
US9172365B2 (en) * 2013-08-31 2015-10-27 Freescale Semiconductor, Inc. Method and circuit for controlling turnoff of a semiconductor switching element
JP2015154591A (en) * 2014-02-14 2015-08-24 ローム株式会社 Gate drive circuit and power supply device
JP6634329B2 (en) * 2016-04-01 2020-01-22 ルネサスエレクトロニクス株式会社 Semiconductor device
KR101842354B1 (en) * 2016-07-07 2018-03-27 한국과학기술원 Method of generating a gate driving signal and devices operating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000253646A (en) * 1999-02-26 2000-09-14 Toshiba Corp Gate circuit of insulated gate semiconductor device
JP2004215458A (en) * 2003-01-08 2004-07-29 Mitsubishi Electric Corp Drive circuit of semiconductor switching element
JP2004215493A (en) * 2002-12-20 2004-07-29 Matsushita Electric Ind Co Ltd Gate driver, motor drive including the gate driver, and equipment provided with the motor drive
JP2005045590A (en) * 2003-07-23 2005-02-17 Mitsubishi Electric Corp Semiconductor device
JP2005253183A (en) * 2004-03-03 2005-09-15 Mitsubishi Electric Corp Power converter for vehicle

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11234103A (en) * 1998-01-22 1999-08-27 Abb Res Ltd Method and device to control switching operation in power transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000253646A (en) * 1999-02-26 2000-09-14 Toshiba Corp Gate circuit of insulated gate semiconductor device
JP2004215493A (en) * 2002-12-20 2004-07-29 Matsushita Electric Ind Co Ltd Gate driver, motor drive including the gate driver, and equipment provided with the motor drive
JP2004215458A (en) * 2003-01-08 2004-07-29 Mitsubishi Electric Corp Drive circuit of semiconductor switching element
JP2005045590A (en) * 2003-07-23 2005-02-17 Mitsubishi Electric Corp Semiconductor device
JP2005253183A (en) * 2004-03-03 2005-09-15 Mitsubishi Electric Corp Power converter for vehicle

Also Published As

Publication number Publication date
JP2007116760A (en) 2007-05-10

Similar Documents

Publication Publication Date Title
JP4556833B2 (en) Gate driver and motor driving device including the gate driver
EP1581999B1 (en) Gate driver, motor driving device including the gate driver, and apparatus equipped with the motor driving device
US20070152612A1 (en) Motor controller
JP4938326B2 (en) Motor drive circuit
JP2009065485A (en) Switching control apparatus and motor drive
JP4556906B2 (en) Gate driver and motor driving device including the gate driver
JPWO2005109616A1 (en) PWM drive circuit
JPH0937584A (en) Motor driving method and electric apparatus
JP5367424B2 (en) Brushless motor drive circuit
JP5163536B2 (en) Induced voltage detection circuit, motor driving semiconductor device having the same, motor and air conditioner
CN110460290B (en) Method for reducing commutation losses in a motor inverter
JP2014515198A (en) Driver circuit for semiconductor power switch
JP2004215493A (en) Gate driver, motor drive including the gate driver, and equipment provided with the motor drive
JP4557082B2 (en) Driving transistor control circuit
JP2004072977A (en) Driving apparatus of cooling fan motor for vehicle
KR20060114206A (en) Circuit for drive of a fuel pump motor using a pulse width modulation scheme
JP2020150739A (en) Gate drive circuit
CN213478721U (en) DC brushless fan with zero standby power consumption
US20220173734A1 (en) Drive circuit and drive system
JP2007318873A (en) Pwm motor driving circuit
JP2016213989A (en) Semiconductor device and motor drive method
JP4079088B2 (en) Driving circuit using voltage controlled element
TW202205771A (en) Overvoltage protection circuit
JP4640680B2 (en) Method and circuit for driving transistor bridge
JP2009260659A (en) Power supply device and its drive method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

R151 Written notification of patent or utility model registration

Ref document number: 4556833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees