JPH11234103A - Method and device to control switching operation in power transistor - Google Patents

Method and device to control switching operation in power transistor

Info

Publication number
JPH11234103A
JPH11234103A JP1074698A JP1074698A JPH11234103A JP H11234103 A JPH11234103 A JP H11234103A JP 1074698 A JP1074698 A JP 1074698A JP 1074698 A JP1074698 A JP 1074698A JP H11234103 A JPH11234103 A JP H11234103A
Authority
JP
Japan
Prior art keywords
power transistor
current
voltage
turn
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1074698A
Other languages
Japanese (ja)
Inventor
Bijurenga Bo
ビジュレンガ ボ
Lundberg Peter
ルンドバーグ ピーター
Anders Persson
ペルソン アンデルス
Lennart Zdansky
ズダンスキイ レンナルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB RES Ltd
ABB Research Ltd Sweden
Original Assignee
ABB RES Ltd
ABB Research Ltd Sweden
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB RES Ltd, ABB Research Ltd Sweden filed Critical ABB RES Ltd
Priority to JP1074698A priority Critical patent/JPH11234103A/en
Publication of JPH11234103A publication Critical patent/JPH11234103A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an improved control method and device of a switching operation composed of a turn-on operation or a turn-off operation in a voltage controlled power transistor. SOLUTION: These method and device control the switching operation composed of the turn-on operation or the turn-off operation in the voltage controlled power transistor. In this case, at least one current source (S1 and S2) is connected to the control electrode (G) of the power transistor, the recharging of at least one capacitance performed between the control electrode (G) of the power transistor and the main electrodes (C and E) of the power transistor is controlled and thus, the time-depending change rate of at least one of a voltage amount and a current amount is decided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パワートランジス
タに対する駆動機構に関し、この駆動機構は、パワート
ランジスタをターンオン動作中、ターンオフ動作中およ
び限流動作中において制御するために用いられる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving mechanism for a power transistor, and the driving mechanism is used to control the power transistor during a turn-on operation, a turn-off operation, and a current limiting operation.

【0002】[0002]

【従来の技術】自励式変換器は、現在いくつかの応用に
おいて、例えば、モータ駆動機構、供給装置、UPSシ
ステムなどのための静的変換器において用いられてい
る。そのような応用においては、通常、個別のパワート
ランジスタが比較的高い発生電圧を取出すために用いら
れる。
2. Description of the Related Art Self-excited transducers are currently used in some applications, for example, in static transducers for motor drives, feeders, UPS systems, and the like. In such applications, individual power transistors are typically used to derive relatively high generated voltages.

【0003】パワートランジスタには、いくつかのタイ
プのものがあり、最も一般的なものは、MOSFETお
よびIGBTトランジスタ、バイポーラトランジスタお
よびダーリントントランジスタである。本説明により開
示される駆動機構の原理は、全てのタイプのパワートラ
ンジスタに適用できるが、本発明は、実質的にIGBT
のような電圧制御パワートランジスタに関連する駆動機
構に対してのものである。以下において、パワートラン
ジスタの電極を参照する時は、ゲート、エミッタおよび
コレクタという名称を用い、その場合、用語「エミッ
タ」は、MOSFETの文献において用いられている
「ソース」という語をも含みうるものとし、また、それ
に対応して用語「コレクタ」は、「ドレイン」という語
をも含みうるものとする。
There are several types of power transistors, the most common being MOSFET and IGBT transistors, bipolar transistors and Darlington transistors. Although the principles of the drive mechanism disclosed by this description can be applied to all types of power transistors, the present invention is essentially applicable to IGBTs.
And for a drive mechanism associated with a voltage controlled power transistor. In the following, when referring to the electrodes of a power transistor, the names gate, emitter and collector are used, in which case the term "emitter" may also include the term "source" as used in MOSFET literature. And, correspondingly, the term "collector" may also include the word "drain".

【0004】以下の説明は、パワートランジスタにおい
て、ターンオン動作およびターンオフ動作の制御が所望
される、いくつかの異なる理由を示す目的のものであ
る。これに関連して、dv/dt制御の概念およびdi
/dt制御の概念が用いられる。これらの概念は、トラ
ンジスタのターンオンおよびターンオフに関連して、電
圧の導関数および電流の導関数のそれぞれを制御または
制限することを可能にする方法に関連する。ターンオン
およびターンオフの概念は、パワートランジスタをスイ
ッチオンおよびスイッチオフすることをそれぞれ示すた
めに用いられる。
The following description is intended to illustrate several different reasons why control of turn-on and turn-off operations is desired in power transistors. In this context, the concept of dv / dt control and di
The concept of / dt control is used. These concepts relate to methods that allow controlling or limiting the derivative of voltage and the derivative of current, respectively, in relation to turning on and turning off a transistor. The concepts of turn on and turn off are used to indicate switching on and switching off a power transistor, respectively.

【0005】パワートランジスタ、例えばIGBTのタ
ーンオン中において、このターンオンプロセスは、IG
BTに関連して、パワートランジスタにおける速すぎる
電流増加(di/dt)または速すぎる電圧ブレークダ
ウン(dv/dt)により起こされる逆電圧ダイオード
(逆ダイオード)の過負荷を阻止するために、IGBT
のゲートを制御することにより制御される。これは、特
に高電圧(≧1600V)のダイオードに対しては極め
て重要である。高電圧ダイオードは、通常、電荷担体寿
命が比較的長いために、回復充電が比較的大きい。これ
は、高電界領域における低いドーピングレベルと協働し
て、ターンオン中における動的アバランシェまたはアバ
ランシェ注入に対し、ダイオードをより敏感にし、これ
は、ダイオードに対して有害となりうる。これは、ター
ンオン動作中において負である電流の導関数(di/d
t)と、電圧増加(dv/dt)との量をダイオードに
とって受け入れうる値に制限することを必要にする。こ
れは、逆トランジスタを滑らかにターンオンすることに
より、すなわち、ゲートにおける電圧の導関数を小さく
保つことにより行われうる。それと同時に、パワートラ
ンジスタのターンオン損失とダイオードのターンオフ損
失とをできるだけ小さく保つことが所望される。
During the turn-on of a power transistor, for example, an IGBT, the turn-on process
In connection with the BT, to prevent overloading of the reverse voltage diode (reverse diode) caused by too fast current increase (di / dt) or too fast voltage breakdown (dv / dt) in the power transistor, the IGBT
Is controlled by controlling the gates. This is especially important for high voltage (≧ 1600V) diodes. High voltage diodes typically have a relatively high recovery charge due to a relatively long charge carrier lifetime. This, in conjunction with the low doping level in the high field region, makes the diode more sensitive to dynamic avalanche or avalanche injection during turn-on, which can be detrimental to the diode. This is the derivative of the current that is negative during turn-on operation (di / d
t) and the amount of voltage increase (dv / dt) need to be limited to acceptable values for the diode. This can be done by smoothly turning on the inverse transistor, ie, keeping the derivative of the voltage at the gate small. At the same time, it is desirable to keep the turn-on loss of the power transistor and the turn-off loss of the diode as small as possible.

【0006】パワートランジスタのターンオフ中におい
ては、いくつかの理由によりゲートを経ての制御を用い
て電圧増加(dv/dt)を抑制することができる。d
v/dtの制御により、誘導性回路における電流のター
ンオフ時に常に生じる、その電圧のオーバシュートの振
幅を制限することができる。これは、トランジスタのデ
ータシートに記載されている所により、トランジスタ上
のストレスを制限するために必要となりうる。電圧の導
関数の制御は、また短絡または、いわゆる通弧が起こる
時、(パワートランジスタの電流制限に関連して)パワ
ートランジスタのターンオフ時に通常、必要となる。電
圧の導関数(dv/dt)の制御または制限を行わない
と、短絡パルスのターンオフ中において高いピーク電圧
が容易に生じる事実により、トランジスタ素子は、容易
に損傷されうる。
During turn-off of the power transistor, voltage increase (dv / dt) can be suppressed by using control via the gate for several reasons. d
By controlling v / dt, it is possible to limit the amplitude of the voltage overshoot that always occurs when the current in the inductive circuit is turned off. This may be necessary to limit the stress on the transistor, as described in the transistor data sheet. Control of the derivative of the voltage is also usually required when the power transistor is turned off (in connection with the current limitation of the power transistor) when a short circuit or so-called arcing occurs. Without control or limiting of the voltage derivative (dv / dt), transistor elements can be easily damaged due to the fact that high peak voltages readily occur during the turn-off of the short-circuit pulse.

【0007】高電圧のIGBT(例えば、≧1600V
の電圧範囲のIGBT)を利用する時は、他の困難が追
加される。IGBTのSOA(安全動作領域)は、電圧
導関数のターンオフが起こる位置に依存するようにな
る。電圧導関数を制限することにより、より高い電流を
ターンオフすることができ、あるいは、より高いピーク
電圧を許容しうる。これは、正しく行われたdv/dt
制御がターンオフ動作のかなりの部分のために電子注入
を継続させる結果、動的アバランシェを作りだすプロセ
スを抑制し、そのために、そうしなかった場合よりもタ
ーンオフ動作中において、より高い電流/電圧を許容し
うるようにする事実により説明できる。
A high voltage IGBT (eg, ≧ 1600V
Other difficulties are added when utilizing IGBTs in the voltage range of The IGBT's SOA (Safe Operating Area) becomes dependent on where the voltage derivative turn-off occurs. By limiting the voltage derivative, higher currents can be turned off or higher peak voltages can be tolerated. This is the correct dv / dt
Control continues electron injection for a significant portion of the turn-off operation, thereby suppressing the process of creating a dynamic avalanche, thereby allowing higher current / voltage during turn-off operation than would otherwise have been the case. Can be explained by the facts that make it possible.

【0008】dv/dtの制御は、また負荷(例えば、
モータ)が受けるdv/dtを制限するためにも用いら
れる。その理由は、高いdv/dtが負荷における絶縁
に対し局部的なストレスを課し、それが続いてその絶縁
を破壊しうるからである。同様にして、高い電圧導関数
dv/dtは、電圧の過渡現象を発生させ、それがケー
ブル上へ送り出されて反射され、電圧スパイクを発生さ
せ、絶縁問題を生じうる。高いdv/dt値は、また無
線妨害を発生し、すなわち他の電子装置に妨害を与えう
る。EMC標準規格(EMC=電磁適合性)に適合する
ためには、これらの妨害を減少させるフィルタを設計す
ることが必要となりうる。その場合、dv/dt制御
は、言わば根源において、その問題の解決を助ける。
The control of dv / dt also depends on the load (eg,
It is also used to limit the dv / dt that the motor receives. The reason is that high dv / dt imposes local stress on the insulation at the load, which can subsequently destroy the insulation. Similarly, a high voltage derivative dv / dt can cause a voltage transient, which is sent out and reflected on the cable, creating voltage spikes and creating insulation problems. High dv / dt values can also cause radio interference, ie, interfere with other electronic devices. To comply with the EMC standard (EMC = electromagnetic compatibility), it may be necessary to design a filter that reduces these disturbances. In that case, dv / dt control helps to solve the problem, so to speak, at the root.

【0009】電圧導関数dv/dtの制御の欠点は、タ
ーンオンおよびターンオフの損失を通常ある程度増大さ
せることである。しかし、ターンオンおよびターンオフ
動作を完全に制御すれば、その損失を最小化しうる。ト
ランジスタをターンオンおよびターンオフする最適の方
法は、それぞれ、もしその目的がターンオンおよびター
ンオフの損失をそれぞれ最小化することであれば、常に
存在しうる。その場合の1つの必要条件は、この最適の
方法が既知のものであり、制御パラメータを適応させる
ことによって、トランジスタを常にこの最適の方法によ
りターンオン/ターンオフしうることである。
A disadvantage of controlling the voltage derivative dv / dt is that the turn-on and turn-off losses are usually increased to some extent. However, if the turn-on and turn-off operations are completely controlled, the loss can be minimized. The best way to turn on and turn off a transistor, respectively, can always exist if its purpose is to minimize turn-on and turn-off losses, respectively. One requirement in that case is that this optimal method is known and that by adapting the control parameters the transistor can always be turned on / off in this optimal way.

【0010】パワートランジスタのターンオンおよびタ
ーンオフ動作を制御することがなぜ所望されるかについ
ては、他の理由も存在する。この制御に対して特に高い
要求がなされる、そのような1つの場合は、トランジス
タの直列接続に際してである。パワートランジスタのそ
のような直列接続に際しては、個々のトランジスタは、
分圧により高電圧の一部を受けるように意図されてお
り、考慮すべきいくつかの因子が存在する。解決される
べき最も重要ないくつかの問題をあげると、 −静的分圧、 −動的分圧、 −短絡状態下の分圧、 である。これら上述の因子に関しての本発明の主要な任
務は、どのようにして動的分圧が最適の方法により、す
なわち、トランジスタのターンオン中およびターンオフ
中において実現されるかという問題に対する解決を求め
ることである。これに対しては、さまざまな提案された
方法、なかでも、いくつかの異なる方法が公知であり、
それらの方法においては外部分圧素子、例えば、ダイオ
ード、抵抗およびキャパシタの組合せが用いられる。し
かし、これらの方法は、根本的な問題の解決は与えず、
直列接続されたトランジスタの連鎖内の個々のトランジ
スタモジュールに生じる電圧差を外部部品を追加するこ
とにより、許容可能なレベルに制限する試みを与えるの
みであり、それは、そのような公知の原理によって設計
された、例えば変換器の形式の装置の体積および経費の
双方を増大させる。
There are other reasons why it is desirable to control the turn-on and turn-off operations of the power transistor. One such case where a particularly high demand is placed on this control is in the series connection of the transistors. In such a series connection of power transistors, the individual transistors are:
It is intended to receive part of the high voltage due to the voltage division, and there are several factors to consider. Some of the most important problems to be solved are: static partial voltage, dynamic partial voltage, partial voltage under short-circuit conditions. The main task of the present invention with respect to these above-mentioned factors is to seek a solution to the problem of how dynamic voltage division is realized in an optimal way, i.e. during transistor turn-on and turn-off. is there. For this, various proposed methods are known, among which several different methods are known,
In these methods, an external partial pressure element, for example, a combination of a diode, a resistor and a capacitor is used. However, these methods do not provide a solution to the underlying problem,
It merely provides an attempt to limit the voltage difference that occurs across the individual transistor modules in the chain of series-connected transistors to an acceptable level by adding external components, which are designed according to such known principles. This increases both the volume and the cost of the device, for example in the form of a transducer.

【0011】現在用いられている変換器においては、通
常、dv/dtおよびdi/dtのそれぞれを制御また
は制限する極めて簡単な方法が用いられる。一般的な方
法においては、トランジスタのターンオン中において、
ゲートが、いわゆるゲート抵抗と呼ばれる抵抗により電
圧源に接続される。この抵抗は、その電圧源から供給さ
れる電流を制限するので、抵抗を適切に選択すれば、タ
ーンオンが行われる速さに影響を与えることができる。
同様にして、ターンオフが行われる速さに影響を与える
ために、電圧源と別の抵抗との組合せを用いることがで
きる。この方法は簡単であり、しばしば用いられるが、
制限された制御の可能性しか与えない。トランジスタの
ターンオン中において、それは、di/dtとdv/d
tとのそれぞれに対し、別々の影響を与えることができ
ない。同様にして、例えば、ターンオフ中における電圧
導関数は、どのような電流においてターンオフが行われ
るかに大きく依存する(電流が大きいほど、電圧導関数
は大きくなる)。短絡電流のターンオフ中における、大
きすぎる電圧のオーバシュートを避けるために、トラン
ジスタのオン電圧が与えられたレベルを超えているかど
うかをまず検出する方法がしばしば用いられる。もし超
えていれば、電流は、ターンオフが滑らかに、すなわ
ち、減少させた電圧導関数により行われなければならな
いほど大きいものと判断され、それは、ターンオフが、
通常の場合よりも高いゲート抵抗により行われることを
意味する。
Currently used converters typically use a very simple method of controlling or limiting each of dv / dt and di / dt. In a general way, during turn-on of the transistor,
The gate is connected to a voltage source by a resistor called a so-called gate resistor. This resistor limits the current supplied by the voltage source, so that the proper selection of the resistor can affect the speed at which turn-on occurs.
Similarly, a combination of a voltage source and another resistor can be used to affect the speed at which turn-off occurs. This method is simple and often used,
It offers only limited control possibilities. During the turn-on of the transistor, it is di / dt and dv / d
and t cannot be affected separately. Similarly, for example, the voltage derivative during turn-off depends greatly on what current the turn-off takes place (the higher the current, the larger the voltage derivative). In order to avoid overshoot of the voltage during the turn-off of the short-circuit current, a method is often used to first detect whether the on-voltage of the transistor exceeds a given level. If so, the current is determined to be large enough that the turn-off must be performed smoothly, ie, with a reduced voltage derivative, which means that the turn-off is
This means that the operation is performed with a higher gate resistance than usual.

【0012】与えられた電流におけるターンオフおよび
ターンオン動作は、また、トランジスタの温度にも依存
する。さらに、同じタイプのトランジスタの異なる試供
体が同じ駆動機構によりテストされる時、ターンオフお
よびターンオン動作に大きい変化が起こりうる。そのよ
うな変化は、トランジスタの並列接続の場合には過渡電
流の分割に関する問題を与え、またトランジスタの直列
接続の場合には過渡電圧の分割に関する問題を与える。
従って、部分的にはプロセスをその細部においてより良
く制御することにより、もっと最適なターンオンおよび
ターンオフを実現する目的をもって、また、部分的には
ターンオンおよびターンオフ動作の電流、温度および同
じタイプのトランジスタの自然に発生する変動への依存
度を減少させる目的をもって、パワートランジスタのタ
ーンオンおよびターンオフ動作のそれぞれの可能な制御
をより良く行いうる方法が必要とされている。
[0012] The turn-off and turn-on operations at a given current also depend on the temperature of the transistor. Further, when different samples of the same type of transistor are tested by the same drive mechanism, significant changes in turn-off and turn-on behavior can occur. Such a change presents a problem with regard to the division of the transient current in the case of a parallel connection of the transistors and a problem with the division of the transient voltage in the case of the series connection of the transistors.
Therefore, with the aim of achieving a more optimal turn-on and turn-off, in part by better control of the process in its details, and in part by the current, temperature and temperature of the turn-on and turn-off operations, and of transistors of the same type. There is a need for a method that can better control each possible turn-on and turn-off operation of a power transistor with the aim of reducing the dependence on naturally occurring fluctuations.

【0013】公知の解決法は、我々の要求に適合する最
適の解決法ではないと判断されたので、IGBTのよう
なパワートランジスタのスイッチング中における、いわ
ゆる線形領域、すなわち制御可能領域における制御のた
めには、本発明により示された「インテリジェント」駆
動機構の使用が1つの手段となる。本発明において示唆
される解決法は、今日、最も一般的に用いられている、
いわゆるゲート抵抗の適応を含む方法よりもいくらか複
雑であるが、その複雑さのための負担は、それによりパ
ワートランジスタがより最適の制御によって、より効率
的に用いられうるので、多くの応用において、その負担
以上の価値を与える。
Since the known solution has not been determined to be the best solution to meet our needs, it is necessary to control the so-called linear region, ie the controllable region, during the switching of power transistors such as IGBTs. One approach is to use the "intelligent" drive mechanism shown by the present invention. The solution suggested in the present invention is the most commonly used today,
Although somewhat more complex than methods involving so-called gate resistance adaptation, the burden for that complexity is that in many applications, the power transistor can be used more efficiently with more optimal control. Give more than that burden.

【0014】PCT出願WO 95/28767には、
半導体デバイスのターンオンおよびターンオフ動作を制
御する装置が説明されている。そのターンオフ動作は、
フリーホイールダイオードの電圧の帰還により、トラン
ジスタの制御電極へ入る電流を連続的に減少させること
により制御され、トランジスタの制御電極へ入る電流
は、フリーホイールダイオードの電圧がゼロに等しくな
った時、最小値に達する。もしPCT出願WO 95/
28767により、ターンオフ動作を制御する試みがな
されれば、またもし、しばしばそうであるように、ター
ンオフの短い遅延を電圧導関数の制御と組合わせること
が所望されれば、トランジスタの制御電極へ入る制御電
流を、好ましくは十分に制御された様式で且つ別の部品
にかかる電圧の関数として、1マイクロ秒の部分をなす
大きさの程度だけ減少させなければならない。そのよう
な方法は、満足に行えるほど簡単ではない。
[0014] PCT application WO 95/28767 includes:
An apparatus for controlling turn-on and turn-off operations of a semiconductor device is described. The turn-off operation is
The feedback of the voltage of the freewheeling diode is controlled by continuously reducing the current flowing into the control electrode of the transistor, and the current flowing into the control electrode of the transistor is minimized when the voltage of the freewheeling diode becomes equal to zero. Reaches the value. If PCT application WO 95 /
According to 28767, if an attempt is made to control the turn-off operation, and if it is desired, as is often the case, to combine the short delay of turn-off with the control of the voltage derivative, it enters the control electrode of the transistor. The control current must be reduced, preferably in a well-controlled manner and as a function of the voltage across the other components, by a fraction of a microsecond. Such a method is not simple enough to perform satisfactorily.

【0015】[0015]

【発明が解決しようとする課題】本発明は、電圧制御パ
ワートランジスタにおけるターンオン動作またはターン
オフ動作を含むスイッチング動作の改善された制御方法
および装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method and an apparatus for controlling a switching operation including a turn-on operation or a turn-off operation in a voltage-controlled power transistor.

【0016】[0016]

【課題を解決するための手段】本発明のいくつかの特徴
は、特許請求の範囲の独立請求項に記載されている特徴
から明らかとなろう。説明される概念は、パワートラン
ジスタのゲート充電特性が、そのトランジスタのスイッ
チング中に異なるコレクタ電圧において知られる事実
と、この特性が、同じパワートランジスタの異なる試供
体間において著しく大きくは変化しない事実とに部分的
に基づいている。これは、ある回路内において協働する
いくつかのパワートランジスタを含む装置において、例
えば、直列接続されたパワートランジスタを有する高電
圧バルブにおいて、または並列接続されたパワートラン
ジスタを有する高電流バルブにおいて特に重要である。
Some features of the invention will be apparent from the features set forth in the independent claims. The concept described is based on the fact that the gate charging characteristics of a power transistor are known at different collector voltages during the switching of the transistor, and that this characteristic does not change significantly between different samples of the same power transistor. Partially based. This is especially important in devices that include several power transistors working together in a circuit, for example in a high-voltage valve with power transistors connected in series or in a high-current valve with power transistors connected in parallel. It is.

【0017】パワートランジスタのスイッチングに際
し、トランジスタをオンおよびオフの状態間で変化させ
るためには、ゲートに対しある電荷を追加(またはゲー
トからある電荷を除去)しなければならない。パワート
ランジスタのスイッチング動作中に充電電流を制御する
ことにより、スイッチオンおよびスイッチオフ動作(こ
こでは、それぞれターンオンおよびターンオフ動作と呼
ばれている)を制御することができる。そのような方法
において、ゲートに接続された電圧源および抵抗を用い
ることにより充電電流を制御する試みは、特に有利とは
いえない。その場合、充電電流の大きさおよびその時間
依存は、いくつかの因子、例えば、ゲートとパワートラ
ンジスタとの間の漏れインダクタンスと、トランジスタ
モジュール内にその製造業者により内部的にしばしば設
けられる内部ゲート抵抗と、トランジスタの結晶温度
と、パワートランジスタを通る主電流とに依存する。
In switching a power transistor, some charge must be added to (or removed from) the gate in order to change the transistor between on and off states. By controlling the charging current during the switching operation of the power transistor, switch-on and switch-off operations (herein referred to as turn-on and turn-off operations, respectively) can be controlled. Attempts to control the charging current by using a voltage source and a resistor connected to the gate in such a method are not particularly advantageous. In that case, the magnitude of the charging current and its time dependence depends on several factors, such as the leakage inductance between the gate and the power transistor, and the internal gate resistance often provided internally by the manufacturer in the transistor module. And the crystal temperature of the transistor and the main current through the power transistor.

【0018】本発明の1つの特徴である、より良い方法
は、トランジスタの動作点が、トランジスタの特性の限
流部分(通常、線形部分と呼ばれる)を経て移動する
時、制御可能電流源により十分に制御された(例えば、
電流源の)充電電流をゲートへ供給する。コレクタ電圧
および電圧導関数dv/dtのより良い制御を行うため
には、コレクタとゲートとの間に特別キャパシタを導入
することにより、トランジスタのミラーキャパシタンス
を増大させ、かつ線形化することも有利である。このキ
ャパシタは、発振を防止するために一般に減衰させなけ
ればならない。
A better method, one feature of the present invention, is that a controllable current source is more sufficient when the operating point of the transistor moves through a current-limiting part (commonly referred to as a linear part) of the transistor's characteristics. Controlled (for example,
The charging current (of the current source) is supplied to the gate. For better control of the collector voltage and the voltage derivative dv / dt, it is also advantageous to increase and linearize the Miller capacitance of the transistor by introducing a special capacitor between the collector and the gate. is there. This capacitor must generally be attenuated to prevent oscillation.

【0019】上述の本発明の技術は、IGBTトランジ
スタのように、MOSゲートによりトランジスタを制御
する可能性により多くの利点を提供する。さらに、この
技術は、スイッチング動作中および限流動作中における
トランジスタの制御を可能にし、その目的は、スイッチ
ング損失を最小化すること、安全動作領域(SOA)を
増大させること、すなわちトランジスタが常にSOA内
にあるように信頼性をもって保証すること、短絡保護の
ための信頼できる方法を提供すること、もし所望ならば
負荷におけるdv/dtを制限すること、すなわちEM
C保護を簡単化すること、パワートランジスタの並列接
続中において良好な電流分割を提供すること、およびパ
ワートランジスタの直列接続中において良好な分圧を提
供することである。
The technique of the present invention described above offers many advantages over the possibility of controlling a transistor by a MOS gate, such as an IGBT transistor. Furthermore, this technique allows the control of the transistor during switching and current-limiting operations, with the aim of minimizing switching losses, increasing the safe operating area (SOA), ie the transistor is always SOA To provide a reliable method for short circuit protection, and to limit dv / dt at the load if desired, ie, EM
It is to simplify C protection, to provide good current division during parallel connection of power transistors, and to provide good voltage division during series connection of power transistors.

【0020】この技術は、高電圧IGBT(1600V
又はそれ以上)を制御するために極めて適しており、そ
の理由は、スイッチング中における、そのようなトラン
ジスタの動態の良好な制御が、そのSOAを増大させる
と同時に、スイッチング損失を最小化しうるからであ
る。しかし、この技術は、また、より低い電圧のIGB
TおよびMOSFETトランジスタのような他のMOS
制御パワートランジスタのためにも用いられうる。
This technology uses a high voltage IGBT (1600 V
Or more), because good control of the dynamics of such a transistor during switching can increase its SOA while minimizing switching losses. is there. However, this technique also requires lower voltage IGB
Other MOS like T and MOSFET transistors
It can also be used for control power transistors.

【0021】パワートランジスタのターンオフ中におい
て、異なる値のコレクタ電圧における電圧導関数dv/
dtを制御しうること、すなわち、時間に関する電圧の
導関数に異なるコレクタ電圧において異なる値を与えう
ることは、極めて重要でありうる。低いコレクタ電圧に
おいては、スイッチング損失を低く保つために、この電
圧導関数の値を高くすると、通常有利である。一方、
(公称電圧付近またはそれ以上の)高いコレクタ電圧に
おいては、電圧の増加を小さくすること、すなわち、電
圧導関数を低い値に制限することが望ましい。この高い
電圧における電圧導関数の制限は、また、通常SSOA
(スイッチング安全動作領域)と呼ばれるもの、すなわ
ち、トランジスタのスイッチング中における安全動作領
域を増大させる。さらに、これは、動的分圧を改善する
目的のために、トランジスタの直列接続中において用い
られうる。トランジスタの電圧があるレベルを超えたら
すぐに、電圧導関数を極めて低い値に制限することによ
り、ターンオフプロセスに関連してトランジスタにより
ピックアップされる最大電圧は制限されうる。
During the turn-off of the power transistor, the voltage derivative dv / at different values of the collector voltage
Being able to control dt, that is to say that the derivative of the voltage with respect to time can be given different values at different collector voltages can be very important. At low collector voltages, it is usually advantageous to increase the value of this voltage derivative in order to keep the switching losses low. on the other hand,
At high collector voltages (near or above the nominal voltage), it is desirable to reduce the increase in voltage, ie, to limit the voltage derivative to low values. The limitation of the voltage derivative at this high voltage is also
What is called (switching safe operation area), that is, the safe operation area during switching of the transistor is increased. Furthermore, it can be used during the series connection of transistors for the purpose of improving the dynamic voltage division. By limiting the voltage derivative to a very low value as soon as the voltage of the transistor exceeds a certain level, the maximum voltage picked up by the transistor in connection with the turn-off process can be limited.

【0022】本発明のもう1つの特徴によれば、パワー
トランジスタのゲートに接続された電流源をそのコレク
タ電圧によって制御することにより、電圧導関数がコレ
クタ電圧に依存するように制御される。コレクタ電圧を
検出するために分圧器が用いられ、検出された電圧が電
流源から供給される電流の値を制御するために用いられ
る。これは、可変電流源を含む駆動機構が最も適切なタ
ーンオフ動作を行うようにされることを意味する。例え
ば、もしトランジスタがそのトランジスタを含む装置に
対して限流が課されている1つの場合にターンオフされ
れば、すなわち、そのターンオフ動作が開始される前に
も、そのトランジスタに高いコレクタ電圧が存在する時
は、ゲートの駆動機構は、自動的にこれを検出して、そ
のトランジスタを(小さい電圧導関数により)ゆっくり
ターンオフし、そのトランジスタを安全動作領域内に保
持する。
According to another feature of the invention, the voltage derivative is controlled to be dependent on the collector voltage by controlling the current source connected to the gate of the power transistor by its collector voltage. A voltage divider is used to detect the collector voltage, and the detected voltage is used to control the value of the current supplied from the current source. This means that the driving mechanism including the variable current source performs the most appropriate turn-off operation. For example, if a transistor is turned off in one case where a current limit is imposed on the device containing the transistor, ie, there is a high collector voltage on the transistor even before the turn-off operation is initiated When it does, the gate drive automatically detects this and slowly turns off the transistor (with a small voltage derivative), keeping the transistor in the safe operating area.

【0023】制御を行う上述の電流源と協働するキャパ
シタンスは、原理的には、ゲートとエミッタとの間のパ
ワートランジスタの自己キャパシタンスから成るもので
ありうる。しかし、機能のより良い線形性およびより良
い制御を実現するためには、パワートランジスタの自己
キャパシタンスと並列にゲートとコレクタとの間に接続
されたキャパシタにより、実質的に決定されるキャパシ
タンスが好ましい。上述のタイプの制御は、ほとんど負
荷とは無関係に行われる。これは、ターンオフの完全な
制御が負荷を通る電流とは無関係に行われることを意味
する。
The capacitance in coordination with the above-mentioned controlling current source can in principle consist of the self-capacitance of the power transistor between the gate and the emitter. However, to achieve better linearity and better control of the function, a capacitance substantially determined by the capacitor connected between the gate and the collector in parallel with the self-capacitance of the power transistor is preferred. Control of the type described above is performed almost independently of the load. This means that complete control of the turn-off is performed independently of the current through the load.

【0024】本発明のさらにもう1つの特徴によれば、
パワートランジスタのターンオン中において、(トラン
ジスタの主電極であるエミッタとコレクタとの間の電流
および電圧のそれぞれに関連する)電流導関数および電
圧導関数は、互いに実質的に無関係に制御される。ゲー
トの電圧は、この制御電極に接続された電流源の支援に
より変化せしめられ、それによりゲート−エミッタキャ
パシタンスが充電される。ある電圧レベルVthにおい
て、パワートランジスタは伝導を開始する。電流増加
(di/dt)の時間中において、トランジスタを通る
電流は、ゲート電圧により制御される。本発明によれ
ば、(トランジスタの自己キャパシタンスに追加され
る)特別キャパシタンスを与えるキャパシタは、いま通
常、ゲートとエミッタとの間に接続されているので、こ
のキャパシタは、ターンオン動作が開始されるとすぐに
充電され始める。ターンオン遅延とターンオン動作に必
要な電荷とを不必要に増大させないように、このキャパ
シタと直列にツェナーダイオードを導入することがで
き、このツェナーダイオードは、ゲートの電圧がほぼV
thに等しくなると伝導を開始する。これは、適切な電圧
において伝導を開始するツェナーダイオードを選択する
ことにより適切に行われる。ゲートとエミッタとの間の
全キャパシタンス(外部キャパシタンスとトランジスタ
の自己キャパシタンスとを加えたもの)は、ゲート電流
の大きさと共に、ゲートとエミッタとの間の電圧の導関
数を決定し、この電圧導関数は、ひいてはトランジスタ
における電流導関数(di/dt)を決定する。ゲート
とエミッタとの間の特別キャパシタの所望の値を選択す
れば、その電流導関数を所望の量まで減少させうる。
(短絡のない)通常のターンオン中においては、電流導
関数は、コレクタ電流が負荷および逆ダイオードにより
決定されるピーク値(ipk)に達するまで、上述のよう
にして制御される(図4参照)。ピーク値(ipk)に達
すると、トランジスタの電圧(vCE)は降下し始める。
本発明の特徴によれば、ここで、電圧導関数dv/dt
は、代わりにコレクタとゲートとの間のキャパシタンス
と組合わされた(ターンオン動作のために意図された)
電流源により制御される。
According to yet another feature of the present invention,
During the turn-on of the power transistor, the current derivative and the voltage derivative (associated with the current and voltage, respectively, between the emitter and collector, which are the main electrodes of the transistor), are controlled substantially independently of each other. The gate voltage is varied with the aid of a current source connected to this control electrode, thereby charging the gate-emitter capacitance. At a certain voltage level Vth , the power transistor starts conducting. During the time of the current increase (di / dt), the current through the transistor is controlled by the gate voltage. According to the present invention, the capacitor providing the extra capacitance (in addition to the transistor's self-capacitance) is now usually connected between the gate and the emitter, so that when the turn-on operation is started, Starts charging soon. In order not to unnecessarily increase the turn-on delay and the charge required for the turn-on operation, a zener diode can be introduced in series with this capacitor, which has a gate voltage of approximately V
When it becomes equal to th , conduction starts. This is done properly by choosing a Zener diode that starts conducting at the appropriate voltage. The total capacitance between the gate and the emitter (plus the external capacitance and the self-capacitance of the transistor), together with the magnitude of the gate current, determines the derivative of the voltage between the gate and the emitter, and this voltage derivative The function thus determines the current derivative (di / dt) in the transistor. Choosing the desired value of the special capacitor between the gate and the emitter can reduce its current derivative to the desired amount.
During normal turn-on (without a short circuit), the current derivative is controlled as described above until the collector current reaches a peak value ( ipk ) determined by the load and the reverse diode (see FIG. 4). ). Reaches the peak value (i pk), voltage of the transistor (v CE) begins to drop.
According to a feature of the invention, where the voltage derivative dv / dt
Is instead combined with the capacitance between collector and gate (intended for turn-on operation)
It is controlled by a current source.

【0025】ターンオンおよびターンオフのそれぞれの
ために意図された電流源は、電圧制限されており、それ
は、そこからの電流がゲート電圧が被制御トランジスタ
の静的オン状態およびオフ状態のための所望値に達した
時、ゼロに向かって降下することを意味する。
The current sources intended for turn-on and turn-off, respectively, are voltage limited, since the current therefrom is such that the gate voltage is the desired value for the static on-state and off-state of the controlled transistor. Means to descend toward zero.

【0026】例えば、直列接続の場合には、本発明の制
御装置が直列接続されたトランジスタのうちの個々のト
ランジスタにおける大きい電圧増加を制限するので、本
発明は、バルブ内に任意数のパワートランジスタが直列
接続されることを可能にする。他の点における本発明の
特徴は、添付の特許請求の範囲から明らかとなろう。
For example, in the case of a series connection, the present invention provides for an arbitrary number of power transistors in the valve because the control device of the present invention limits a large voltage increase in each of the series connected transistors. Can be connected in series. Other features of the invention will be apparent from the appended claims.

【0027】[0027]

【発明の実施の形態】本発明のいくつかの実施例を添付
図面を参照しつつ以下に説明する。本発明の1つの典型
的な適用対象の分野は、図1のブリッジ接続の制御中に
関するものである。この図は、2つのIGBT(T1お
よびT2)の形式の2つのパワートランジスタと、それ
らの逆ダイオード(それぞれD2およびD1)とを有す
る従来技術のブリッジ接続を示す。説明において用いら
れる記号は、図から明らかである。直流電圧VDCは、2
つのバルブにおける変換のために、このブリッジに供給
され、それぞれのバルブは、パワートランジスタT1お
よびT2のそれぞれを含む。パワートランジスタ、例え
ばT1を通って流れる電流は、記号i c で表されてお
り、一方、逆ダイオード、この例でのD2を通って流れ
る電流は、iF で表されている。トランジスタにかかる
電圧は、vCEで表されている。中間リンクキャパシタC
DC、T1およびD2(またはCDC、T2およびD1)を
通るループ内には、通常、意図されたインダクタンスは
ないが、ここでL1で表されている不可避的な漂遊イン
ダクタンスは、ターンオンおよびターンオフ動作に対し
影響を及ぼす。このブリッジから出る変換された電流
は、iph(iphase )で表されている。トランジスタT
1およびT2に対する駆動機構は、それぞれ記号DU1
およびDU2で表されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Some embodiments of the present invention are attached.
This will be described below with reference to the drawings. One typical example of the present invention
A typical area of application is during the control of the bridge connection in FIG.
It is about. This figure shows two IGBTs (T1 and T1).
And T2) and two power transistors of the form
With their reverse diodes (D2 and D1, respectively)
1 shows a prior art bridge connection. Used in description
The symbols used are evident from the figures. DC voltage VDCIs 2
Supply to this bridge for conversion in one valve
Each valve is connected to the power transistor T1 and the power transistor T1.
And T2. Power transistor, for example
If the current flowing through T1 is the symbol i cRepresented by
While the reverse diode flows through D2 in this example.
Current is iFIt is represented by Take on the transistor
The voltage is vCEIt is represented by Intermediate link capacitor C
DC, T1 and D2 (or CDC, T2 and D1)
In the loop that passes, the intended inductance is usually
No, but an unavoidable stray inn here represented by L1
Ductance is dependent on turn-on and turn-off
affect. Converted current out of this bridge
Is iph(Iphase). Transistor T
1 and T2 are designated DU1 respectively.
And DU2.

【0028】図2は駆動機構の例を示しており、この駆
動機構は、従来の技術によりパワートランジスタ、例え
ばIGBTを制御する。この制御は、制御ユニットGD
Cが2つのスイッチを同期的に制御することにより、ト
ランジスタのゲートGを別個の直列抵抗を経て+15V
および−5Vにそれぞれ交互に接続するように行われ
る。
FIG. 2 shows an example of a driving mechanism, which controls a power transistor, for example, an IGBT according to a conventional technique. This control is performed by the control unit GD
C controls the two switches synchronously, causing the gate G of the transistor to pass through a separate series resistor to + 15V
And -5 V, respectively.

【0029】図5には、本発明の1つの実施例を構成す
る駆動機構が示されている。この図の最右端の記号C、
G、Eは、それぞれ、この図の駆動機構により制御され
るべきパワートランジスタのコレクタ、ゲートおよびエ
ミッタに関連する。
FIG. 5 shows a drive mechanism constituting one embodiment of the present invention. The rightmost symbol C in this figure,
G and E respectively relate to the collector, gate and emitter of the power transistor to be controlled by the drive mechanism of this figure.

【0030】この例においては、エミッタEは、駆動機
構のゼロ電圧の線路に接続されている。ゲートGは、第
1電流源S1により+15Vの駆動電圧に接続されてい
る。この第1電流源S1は、ゲートGの接点線路1へ電
流を供給するように制御される。これにより、電流源S
1からの電流は、ゲートGとエミッタEとの間に存在す
るキャパシタンスを充電する。このキャパシタンスは、
上述の電極間の自己キャパシタンスでありうるが、di
/dtおよびdv/dtの双方を互いに無関係に大幅に
自由に設定しうることが所望される場合は、好ましく
は、ゲートとエミッタとの間に接続された自己キャパシ
タンスへの補足としてのキャパシタC1が用いられる。
エミッタとゲートとの間には、キャパシタC1と直列に
ツェナーダイオードZ1が存在する。本発明の最も簡単
な実施例においては、このツェナーダイオードは省略さ
れるが、その場合には、電流源S1は、いくらか大きい
電荷を供給しなければならない。電流源S1は、ゲート
駆動制御装置(GDC)により制御されて電流を供給す
ると同時に、駆動機構により制御されるパワートランジ
スタをターンオンし、その際、ゲートの接点線路上の電
圧は上昇する。前述のように、その場合ある電圧レベル
thにおいてパワートランジスタは、電流を搬送するよ
うになる。ツェナーダイオードZ1の値の選択により、
このツェナーダイオードは、Vthにほぼ等しい電圧にお
いて伝導状態にされる。このようにして、キャパシタC
1は、ゲートとエミッタとの間のトランジスタの内部キ
ャパシタンスと同時に充電され始める。このようにし
て、キャパシタC1は、ゲートGとエミッタEとの間の
電圧vgが増加する速度を制限し、これは、ひいてはト
ランジスタのコレクタ電流が増加する速度を決定する。
このようにして、パワートランジスタが実質的に誘導性
回路内においてターンオンされる限り、キャパシタC1
のキャパシタンスの値の選択は、パワートランジスタが
限流(線形)動作範囲内にある時は、パワートランジス
タのターンオン中における電流導関数の大きさを決定す
る(図4参照)。
In this example, the emitter E is connected to the zero voltage line of the drive mechanism. The gate G is connected to a driving voltage of +15 V by the first current source S1. The first current source S1 is controlled so as to supply a current to the contact line 1 of the gate G. Thereby, the current source S
The current from 1 charges the capacitance that exists between the gate G and the emitter E. This capacitance is
The self-capacitance between the electrodes described above,
If it is desired to be able to set both / dt and dv / dt substantially independently of each other, preferably a capacitor C1 as a complement to the self-capacitance connected between the gate and the emitter is provided. Used.
Between the emitter and the gate there is a zener diode Z1 in series with the capacitor C1. In the simplest embodiment of the invention, this Zener diode is omitted, in which case the current source S1 must supply a somewhat higher charge. The current source S1 supplies a current under the control of the gate drive controller (GDC) and simultaneously turns on the power transistor controlled by the drive mechanism, with the voltage on the contact line of the gate rising. As described above, at some voltage level Vth , the power transistor will carry current. By selecting the value of the Zener diode Z1,
This zener diode is made conductive at a voltage approximately equal to V th . Thus, the capacitor C
One begins to charge at the same time as the internal capacitance of the transistor between the gate and the emitter. In this way, the capacitor C1 limits the rate at which the voltage vg between the gate G and the emitter E increases, which in turn determines the rate at which the collector current of the transistor increases.
In this way, as long as the power transistor is substantially turned on in the inductive circuit, the capacitor C1
Of the capacitance value determines the magnitude of the current derivative during turn-on of the power transistor when the power transistor is within a current-limiting (linear) operating range (see FIG. 4).

【0031】パワートランジスタのターンオンの後、コ
レクタ電流ic は、その主電極(C、E)間を流れ、そ
の電流は、負荷と逆ダイオードとにより決定されるピー
ク値ipkまで増大する。その後は、パワートランジスタ
の電流は、ゲートGにより制御されない。代わりに、電
圧vCEが低下し、電圧導関数dv/dt、すなわちパワ
ートランジスタの電圧ブレークダウンは、コレクタCと
ゲートGとの間に存在するキャパシタンスの支援により
制御される。本発明によれば、このキャパシタンスもま
た、原理的には自己キャパシタンスから成りうる。しか
し、この場合も、コレクタとゲートとの間のキャパシタ
C2の形式の外部キャパシタンスにおいてスイッチする
ことが有利である。このキャパシタンスは、内部ミラー
キャパシタンスを線形化し、これは電圧導関数をゲート
電流に十分に比例させる(図4参照)。その時、このキ
ャパシタC2のキャパシタンスの値は、制御電流の大き
さと協働して電圧導関数dv/dtの大きさに関する制
御を行う。
After turning on the power transistor, the collector current ic flows between its main electrodes (C, E), and the current increases to a peak value ipk determined by the load and the reverse diode. Thereafter, the current of the power transistor is not controlled by the gate G. Instead, the voltage v CE drops and the voltage derivative dv / dt, ie the voltage breakdown of the power transistor, is controlled with the aid of the capacitance present between the collector C and the gate G. According to the invention, this capacitance can also consist in principle of self-capacitance. However, again, it is advantageous to switch at an external capacitance in the form of a capacitor C2 between the collector and the gate. This capacitance linearizes the internal Miller capacitance, which makes the voltage derivative sufficiently proportional to the gate current (see FIG. 4). At this time, the value of the capacitance of the capacitor C2 controls the magnitude of the voltage derivative dv / dt in cooperation with the magnitude of the control current.

【0032】パワートランジスタのターンオフ動作をも
所望されるように制御しうるためには、本発明の1つの
実施例により、ゲートGをさらに、例えば−5Vの駆動
電圧へ導通する第2電流源S2に接続する。この第2電
流源S2は、ゲートの接点線路1へ電流を供給するよう
に制御される。その時、電流源S2は、負電流を供給
し、この電流は、トランジスタのコレクタとゲートとの
間に存在するキャパシタンスを再充電する。ターンオフ
中においても、コレクタとゲートとの間のキャパシタン
スは、自己キャパシタンスから成りうる。ターンオフ動
作のより良い制御を得るためには、ゲートGとコレクタ
Cとの間の自己キャパシタンスと並列な外部外部キャパ
シタC2をスイッチすると、より有利である。
In order to be able to control the turn-off operation of the power transistor also as desired, according to one embodiment of the invention, a second current source S2 further conducting the gate G to a drive voltage of, for example, -5V Connect to The second current source S2 is controlled so as to supply a current to the gate contact line 1. At that time, the current source S2 supplies a negative current, which recharges the capacitance present between the collector and the gate of the transistor. Even during turn-off, the capacitance between the collector and the gate can consist of self-capacitance. To obtain better control of the turn-off operation, it is more advantageous to switch an external external capacitor C2 in parallel with the self-capacitance between the gate G and the collector C.

【0033】パワートランジスタのターンオフ中におい
ては、電流源S2は、ゲート駆動制御装置GDCにより
制御されて、駆動機構により制御されるパワートランジ
スタのターンオフ中に電流を供給し、接点線路1上の電
圧にゲート降下を生ぜしめる。このゲート降下により、
電流源S2は、ゲートから電荷を引き出す。例えば、も
しパワートランジスタがIGBTから成るものであれ
ば、ゲート電圧は、トランジスタが主電極間の電圧VCE
>>VCEsat (sat=飽和)のピックアップを開始す
る前に、約+10Vまで降下する。しかし、どのような
ゲート電圧において、これが起こるかは、なかでも、ち
ょうどこの瞬間にトランジスタを通って流れている電流
に大きく依存する。前記電圧の増加の初期段階中におい
て、前記電流源は、ゲートとコレクタとの間の内部ミラ
ーキャパシタンスを実質的に充電する。しかし、前記電
圧が増加するのに伴い、このキャパシタンスは減少し、
大きさ40V程度の電圧においては、代わりに外部キャ
パシタC2の方が支配的となる。その時、電圧の増加
(dv/dt)は、電流源S2により用いられる電流に
より、また外部キャパシタC2のキャパシタンス値によ
り実質的に決定される(図3)。
During the turn-off of the power transistor, the current source S2 is controlled by the gate drive controller GDC to supply a current during the turn-off of the power transistor controlled by the drive mechanism, and to reduce the voltage on the contact line 1. Causes a gate descent. With this gate descent,
The current source S2 draws charge from the gate. For example, if the power transistor is made of an IGBT, the gate voltage will be the voltage V CE between the main electrode and the transistor .
>> Before starting pickup of V CEsat (sat = saturated), drop to about + 10V. However, at what gate voltage this happens depends, inter alia, on the current flowing through the transistor at this very moment. During the initial phase of the voltage increase, the current source substantially charges the internal Miller capacitance between the gate and the collector. However, as the voltage increases, this capacitance decreases,
At a voltage of about 40V, the external capacitor C2 is dominant instead. The increase in voltage (dv / dt) is then substantially determined by the current used by current source S2 and by the capacitance value of external capacitor C2 (FIG. 3).

【0034】上述の動作により、キャパシタC2は、タ
ーンオン中においては電流源S1、またターンオフ中に
おいては電流源S2のそれぞれからの電流と協働して、
トランジスタの電圧導関数を決定する。このようにし
て、ターンオンおよびターンオフ中における電圧導関数
は、互いに無関係に選択されうる。キャパシタC2の大
きさは、例えば、50ないし100Vを超える電圧にお
けるトランジスタのミラーキャパシタンスよりも支配的
であるように適切に選択される。その時、電流源S1お
よびS2が供給しなければならない電流は、所望される
ターンオン中およびターンオフ中のそれぞれにおける最
大電圧導関数により制御される。その時、電流源S2が
供給する電流は、通常、もしトランジスタの(ゲートと
エミッタとの間の)内部入力キャパシタンスのみがター
ンオン中におけるdi/dtの決定を許されているもの
とすれば、ターンオン中におけるdi/dtが逆ダイオ
ードに対して大きくなり過ぎるほど大きくなる。その場
合、ターンオン中における電流導関数di/dtを逆ダ
イオードに対して適切な値に制限するために、ゲートと
エミッタとの間に外部キャパシタC1が追加されうる。
このようにして、ターンオン中におけるdi/dtおよ
びdv/dtの双方は、互いに十分無関係に選択されう
る。
By the operation described above, the capacitor C2 cooperates with the current from the current source S1 during the turn-on and the current from the current source S2 during the turn-off,
Determine the voltage derivative of the transistor. In this way, the voltage derivatives during turn-on and turn-off can be selected independently of each other. The size of the capacitor C2 is suitably chosen to be more dominant than the transistor's Miller capacitance at voltages above, for example, 50-100V. The current that must be supplied by the current sources S1 and S2 is then controlled by the maximum voltage derivative during each of the desired turn-on and turn-off. At that time, the current provided by current source S2 will typically be reduced during turn-on, if only the internal input capacitance (between gate and emitter) of the transistor is allowed to determine di / dt during turn-on. Becomes too large with respect to the reverse diode. In that case, an external capacitor C1 may be added between the gate and the emitter to limit the current derivative di / dt during turn-on to an appropriate value for the reverse diode.
In this way, both di / dt and dv / dt during turn-on can be selected sufficiently independently of each other.

【0035】ターンオン遅延とターンオン動作に必要な
電荷とを不必要に増大させないために、ツェナーダイオ
ードZ1をキャパシタC1に直列に導入しうる。パワー
トランジスタのターンオフ中において、ツェナーダイオ
ードZ1は、伝導状態となり、キャパシタC1は、パワ
ートランジスタのゲートGと十分に同じ電圧、例えば−
5Vまで充電される。従って、ツェナーダイオードのブ
レークダウン電圧は、パワートランジスタのターンオン
中においてツェナーダイオードが、トランジスタのゲー
トGの電圧が電圧Vthに達した時に伝導を開始するよう
に、この例においては、5 V+Vthにほぼ等しく選択さ
れるべきである。このようにして、キャパシタC1は、
電流がパワートランジスタの主電極間を流れ始めた瞬間
からターンオン動作の全体に影響を及ぼす。パワートラ
ンジスタのオフ状態におけるゲート電圧レベルを適切に
選択すれば、キャパシタC1がパワートランジスタのタ
ーンオフ動作に影響を及ぼさないようにすることも可能
である。例えば、もしVthが5Vであり、パワートラン
ジスタのオン状態におけるゲート電圧レベルが+15V
であれば、パワートランジスタのオフ状態におけるゲー
ト電圧レベルは≦−5Vであるべきである。その場合、
このツェナーダイオードの適切なブレークダウン電圧は
≧10Vであり、パワートランジスタがターンオンされ
た時は、前述のキャパシタは、ほぼVth、すなわち+5
Vよりも高く再充電され終わっている。従って、その後
のターンオフ動作中においては、ツェナーダイオードZ
1は、パワートランジスタのゲートとエミッタとの間の
電圧がVthより低く低下するまで電流を搬送しない。そ
の時キャパシタC1は、もはやトランジスタのターンオ
フプロセスに影響を及ぼしえない。
In order not to unnecessarily increase the turn-on delay and the charge required for the turn-on operation, a Zener diode Z1 can be introduced in series with the capacitor C1. During the turn-off of the power transistor, the Zener diode Z1 is conducting and the capacitor C1 is at a voltage sufficiently equal to the gate G of the power transistor, for example-.
Charged to 5V. Thus, the breakdown voltage of the Zener diode is 5 V + V th in this example, such that during turn-on of the power transistor, the Zener diode starts conducting when the voltage at the gate G of the transistor reaches the voltage V th. They should be chosen almost equally. Thus, the capacitor C1 is
From the moment when the current starts to flow between the main electrodes of the power transistor, it affects the entire turn-on operation. By properly selecting the gate voltage level in the off state of the power transistor, it is possible to prevent the capacitor C1 from affecting the turn-off operation of the power transistor. For example, if V th is 5 V and the gate voltage level of the power transistor in the ON state is +15 V
Then, the gate voltage level in the off state of the power transistor should be ≦ −5V. In that case,
A suitable breakdown voltage for this Zener diode is ≧ 10V, and when the power transistor is turned on, the aforementioned capacitor will have approximately V th , ie +5
It has been recharged higher than V. Therefore, during the subsequent turn-off operation, the Zener diode Z
1 does not carry current until the voltage between the gate and the emitter of the power transistor drops below Vth . Then the capacitor C1 can no longer influence the transistor turn-off process.

【0036】電流源S1およびS2は電圧制限されてい
る。ツェナーダイオードZ2およびZ3の主要タスク
は、ゲート電圧がトランジスタに対し指定された値を
(例えば、短絡との関連で)超えないように、またはト
ランジスタに対し指定された値より低く低下しないよう
にゲート電圧を制限することである。
The current sources S1 and S2 are voltage limited. The main task of the Zener diodes Z2 and Z3 is to ensure that the gate voltage does not exceed the value specified for the transistor (eg, in the context of a short circuit) or fall below the value specified for the transistor. It is to limit the voltage.

【0037】少なくとも2つの方法を用いて、ゲート駆
動制御装置GDCを制御することができる。2つの電流
源S1およびS2は、それぞれ、まさにターンオン動作
中およびターンオフ動作中において、ゲート電圧が+1
5Vまたは−5V付近にある電圧レベルまで上昇または
降下し終わるまで、コレクタ電圧vCEの検出なしに、所
定プロセスに従って変化する電流を供給するように制御
されることができ、その場合、ゲート駆動制御装置は、
トランジスタをスイッチオンおよびスイッチオフする時
刻についての情報を供給する入力信号Inを供給される
のみである。本発明のもう1つの実施例においては、R
C回路RC1およびRC2を含む広帯域分圧器が、パワ
ートランジスタのエミッタとコレクタとの接続に並列に
接続される(図6)。この時、これら2つのRC回路の
間の点3には、コレクタ電圧vCEを検出するための検出
線路2が接続される。この場合、この検出線路の電圧
は、ターンオン中およびターンオフ中のそれぞれにおい
て、ゲート駆動制御装置GDCを制御して、第1および
第2電流源のそれぞれからの電流を増加させることによ
り、上述により所望の電流導関数および電圧導関数を得
るために用いられうる。ゲート駆動制御装置GDCは、
第1電流源S1および第2電流源S2からの電流をコレ
クタ電圧vCEの所定の関数となるように制御する。この
ようにして、制御信号のコレクタ電圧への依存は、例と
して関数cs1 (t)=f(vCE(τ),τ≦t)によ
り記述され、この場合、vCEの瞬時値および/または履
歴値の双方が制御信号に影響を及ぼすように利用されう
る。これは、例えば、図3によるターンオフ中の電圧導
関数を作りだす可能性を与え、その場合、この導関数
は、コレクタ電圧に依存して一歩一歩異なる値を与えら
れる。例として、図3は、トランジスタの電圧増加中に
おける最初の導関数の値が4kV/μsであり、その電
圧がvDCに近づくと導関数の値が1kV/μsに減少せ
しめられることを示している。もちろん、図示されてい
る以外の値も選択されうる。また、電圧導関数の減少し
て行く値を2段階よりも多い段階のものとすることも、
あるいは連続的に変化させることもできる。
The gate drive controller GDC can be controlled using at least two methods. The two current sources S1 and S2 have a gate voltage of +1 during the turn-on operation and the turn-off operation, respectively.
It can be controlled to supply a varying current according to a predetermined process without detection of the collector voltage v CE until it has finished rising or falling to a voltage level near 5V or -5V, in which case the gate drive control The equipment is
It is only supplied with an input signal In which supplies information about the times at which the transistors are switched on and off. In another embodiment of the present invention, R
A broadband voltage divider including C circuits RC1 and RC2 is connected in parallel with the connection between the emitter and collector of the power transistor (FIG. 6). At this time, a detection line 2 for detecting the collector voltage v CE is connected to a point 3 between these two RC circuits. In this case, the voltage of the detection line is controlled as described above by controlling the gate drive control device GDC during turn-on and during turn-off, respectively, to increase the current from each of the first and second current sources. Can be used to obtain the current and voltage derivatives of The gate drive control device GDC
The currents from the first current source S1 and the second current source S2 are controlled to have a predetermined function of the collector voltage v CE . In this way, the dependence of the control signal on the collector voltage is described, for example, by the function cs 1 (t) = f (v CE (τ), τ ≦ t), where the instantaneous value of v CE and / or Or both of the history values can be used to influence the control signal. This gives, for example, the possibility to create a voltage derivative during turn-off according to FIG. 3, in which case this derivative is given a different value step by step depending on the collector voltage. By way of example, FIG. 3 shows that the value of the first derivative during the increase of the voltage of the transistor is 4 kV / μs and that as the voltage approaches VDC , the value of the derivative is reduced to 1 kV / μs. I have. Of course, values other than those shown may be selected. Also, the decreasing value of the voltage derivative may be more than two steps,
Alternatively, it can be changed continuously.

【0038】ゲート駆動制御装置GDCは、2つの制御
信号を供給し、その1つの制御信号cs1 は、パワート
ランジスタのターンオン中において電流源S1を制御す
るためのものであり、もう1つの制御信号cs2 は、パ
ワートランジスタのターンオフ中において電流源S2を
制御するためのものである。ゲート駆動制御装置GDC
は、公知の技術のみを利用しているので、ここでは、こ
れ以上詳述しない。制御信号cs1 およびcs2 は、そ
れぞれ、制御される電流源の性質により、ディジタル的
なものでもアナログ的なものでもありうる。
The gate drive control device GDC supplies two control signals, one control signal cs 1 for controlling the current source S1 during the turn-on of the power transistor, and another control signal cs 1. cs 2 is for controlling the current source S2 during turning off of the power transistor. Gate drive controller GDC
Uses only known techniques and will not be described in further detail here. Each of the control signals cs 1 and cs 2 can be digital or analog depending on the nature of the current source to be controlled.

【0039】電流源S1およびS2もまた、それぞれ公
知の技術により設計される。制御可能な電流源は、通常
のトランジスタスイッチにより設計されうる。もし極め
て良い温度安定性が所望されるならば、図7のスイッチ
が用いられうる。この図は、本発明による電流源S2の
例を示し、この例示された場合には、例えば、シリコニ
クス社(Siliconix Incorporati
on)から市販されている種類の電流源の改変を構成し
ている。もし極めて良い安定性を有する制御可能な電流
源が所望されるならば、もっと多数のディジタル制御さ
れる電流源を用いることもでき、これらの電流源のそれ
ぞれのタスクは、固定電流を供給することである。その
場合は、多数の異なる値の供給電流の間で速やかに変化
しうる電流源を実現することが可能となり、それによ
り、トランジスタの電圧導関数にコレクタ電圧の瞬時値
に依存する異なる値を与えうる上述の制御を実現するこ
とができる。
The current sources S1 and S2 are also each designed by known techniques. The controllable current source can be designed with a normal transistor switch. If very good temperature stability is desired, the switch of FIG. 7 can be used. This figure shows an example of a current source S2 according to the invention, in this case, for example, Siliconix Incorporati
on) constitutes a modification of a current source of the type commercially available from On). If a controllable current source with very good stability is desired, a larger number of digitally controlled current sources can be used, the task of each of these current sources being to supply a fixed current. It is. In that case it is possible to realize a current source that can change quickly between a number of different values of supply current, thereby giving the transistor voltage derivative different values depending on the instantaneous value of the collector voltage. The above-described control can be realized.

【0040】電流源S1の設計は、S2に対して説明さ
れた設計と同じである。図7の例におけるcs2 は、2
つの位置の間で変化するスイッチSWを制御するディジ
タル信号である。図5および図6の例には、2つの制御
可能な電流源が示されている。もしターンオン動作また
はターンオフ動作の一方のみが最適化された制御を必要
とするならば、もちろん、上述の第1および第2電流源
(S1、S2)の一方のみを関連するキャパシタと共に
用いることにより、上述のようにして所望の導関数を制
御することが可能であり、そのような場合においては、
第2電流源を図2の電圧源と半導体スイッチと抵抗とを
含む従来の解決装置により置き換えることができる。
The design of the current source S1 is the same as the design described for S2. Cs 2 in the example of FIG.
Is a digital signal that controls the switch SW that changes between two positions. In the examples of FIGS. 5 and 6, two controllable current sources are shown. If only one of the turn-on or turn-off operations requires optimized control, of course, by using only one of the first and second current sources (S1, S2) described above with an associated capacitor, It is possible to control the desired derivative as described above, and in such a case,
The second current source can be replaced by a conventional solution including the voltage source, the semiconductor switch and the resistor of FIG.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来技術による2つのIGBTおよび2つの逆
ダイオードを有するブリッジ接続を示し、このブリッジ
接続は、三相インバータにおける位相のための枝路を構
成しうる。
FIG. 1 shows a bridge connection with two IGBTs and two reverse diodes according to the prior art, which may constitute a branch for the phases in a three-phase inverter.

【図2】IGBTのための従来の駆動回路を示し、この
回路においては、ターンオン動作およびターンオフ動作
の設定がそれぞれのゲート抵抗をトランジスタに対し且
つ応用に対して適切な値に選択することにより行われ
る。
FIG. 2 shows a conventional drive circuit for an IGBT, in which the setting of the turn-on operation and the turn-off operation is performed by selecting the respective gate resistors to a value appropriate for the transistor and for the application. Will be

【図3】例えば、誘導性回路における大電流のターンオ
フ中の、またはいくつかのトランジスタの直列接続中の
過電圧を回避するためのIGBTのターンオフ中におけ
る電圧導関数dv/dtの理想的制御を示す。
FIG. 3, for example, shows the ideal control of the voltage derivative dv / dt during turn-off of an IGBT during high-current turn-off in an inductive circuit or during turn-off of an IGBT to avoid over-voltage during a series connection of several transistors. .

【図4】逆ダイオードの負の電流導関数に対する許容可
能な量を超えることなく、ターンオン損失を減少させる
ためのIGBTのターンオン中におけるdi/dtおよ
びdv/dtの互いに無関係な理想的制御の例を示す。
FIG. 4 is an example of independent independent control of di / dt and dv / dt during IGBT turn-on to reduce turn-on losses without exceeding an acceptable amount for the negative current derivative of the reverse diode. Is shown.

【図5】本発明によるパワートランジスタの制御の解決
法を示し、その解決法においては、ターンオンにおける
di/dtおよびdv/dtとターンオフにおけるdv
/dtとの固定値が前もって選択されている。
FIG. 5 shows a solution for controlling a power transistor according to the invention, in which di / dt and dv / dt at turn-on and dv / dt at turn-off.
A fixed value of / dt has been previously selected.

【図6】本発明によるパワートランジスタの制御の別の
解決法を示し、この解決法においては、ターンオンにお
けるdi/dtおよびdv/dtとターンオフにおける
dv/dtとの制御が、さらに、前記ターンオン動作お
よびターンオフ動作のそれぞれに先立ってトランジスタ
に生じるコレクタ電圧に依存しうる。
FIG. 6 shows another solution for the control of a power transistor according to the invention, in which the control of di / dt and dv / dt at turn-on and dv / dt at turn-off further comprises the turn-on operation; And prior to each turn-off operation, it may depend on the collector voltage developed across the transistor.

【図7】温度依存性の低い安定な電流を供給する電圧制
限された電流源の設計の例を示し、この設計は、パワー
トランジスタを極めて明確な様式で制御することが所望
される場合に有用であり、それは例えば、本発明による
いくつかのトランジスタの直列接続の場合でありうる。
FIG. 7 shows an example of a voltage limited current source design that provides a stable current with low temperature dependence, which is useful when it is desired to control the power transistor in a very well-defined manner. Which may be, for example, the case of a series connection of several transistors according to the invention.

【符号の説明】[Explanation of symbols]

C コレクタ C1 キャパシタ C2 キャパシタ cs1 制御信号 cs2 制御信号 E エミッタ G ゲート GDC ゲート駆動制御装置 i パワートランジスタの電流 RC1 RC回路 RC2 RC回路 S1 第1電流源 S2 第2電流源 v パワートランジスタの電圧 vCE パワートランジスタのコレクタ電圧C Collector C1 capacitor C2 capacitor cs 1 control signal cs 2 control signal E emitter G gate GDC gate drive control apparatus i power transistors of the current RC1 RC circuit RC2 RC circuits S1 first current source S2 second current source v voltage of the power transistor v Collector voltage of CE power transistor

フロントページの続き (72)発明者 アンデルス ペルソン スウェーデン国 ベステルオース,ソラ ニイガタン 1 (72)発明者 レンナルト ズダンスキイ スウェーデン国 ベステルオース,ベガガ タン 6ディContinuation of the front page (72) Inventor Anders Persson Vestelås, Sweden Sora Niigatan 1 (72) Inventor Rennard Zdanskiy Sweden Vestelås, Vegagatan 6di

Claims (26)

【特許請求の範囲】[Claims] 【請求項1】 電圧制御パワートランジスタにおけるタ
ーンオン動作またはターンオフ動作を含むスイッチング
動作の制御方法であって、前記パワートランジスタが、
制御電極(G)と第1主電極(E)と第2主電極(C)
とを含み、これらの主電極間に前記トランジスタの動作
変数である電圧(v)および電流(i)が生じ、 前記パワートランジスタの前記ターンオフ動作が、前記
パワートランジスタの前記制御電極(G)と、その第2
主電極であるコレクタ(C)との間のキャパシタンスの
電流源(S2)により制御される再充電により制御され
ることと、 このキャパシタンスが、前記パワートランジスタの制御
電極(G)と、その第2主電極(C)との間の前記パワ
ートランジスタの自己キャパシタンスと、外部キャパシ
タ(C2)のキャパシタンスとの和から成ることと、 前記パワートランジスタの前記主電極(C、E)の間の
前記電圧の時間的変化率(dv/dt)が決定されるこ
とと、を特徴とする前記方法。
1. A method for controlling a switching operation including a turn-on operation or a turn-off operation in a voltage-controlled power transistor, wherein the power transistor comprises:
Control electrode (G), first main electrode (E), and second main electrode (C)
And a voltage (v) and a current (i), which are operating variables of the transistor, are generated between these main electrodes. The turn-off operation of the power transistor is performed by the control electrode (G) of the power transistor; The second
The capacitance between the main electrode and the collector (C) is controlled by recharging controlled by the current source (S2); and the capacitance is controlled by the control electrode (G) of the power transistor and the second electrode. Comprising the sum of the self-capacitance of the power transistor between the main electrode (C) and the capacitance of the external capacitor (C2); and the voltage of the voltage between the main electrodes (C, E) of the power transistor. The rate of change over time (dv / dt) is determined.
【請求項2】 前記パワートランジスタの前記ターンオ
ン動作が、前記パワートランジスタの前記制御電極
(G)と、その第2主電極であるコレクタ(C)との間
の前記キャパシタンスの追加の電流源(S1)により制
御される再充電により制御されることと、前記パワート
ランジスタの前記主電極(C、E)の間の前記電圧の時
間的変化率(dv/dt)が決定されることとを特徴と
する請求項1に記載の方法。
2. The turn-on operation of the power transistor causes an additional current source (S1) of the capacitance between the control electrode (G) of the power transistor and its second main electrode, the collector (C). ), And a rate of change (dv / dt) of the voltage between the main electrodes (C, E) of the power transistor is determined. The method of claim 1, wherein
【請求項3】 前記パワートランジスタの前記ターンオ
ン動作が、前記パワートランジスタの前記制御電極
(G)と、その第1主電極であるエミッタ(E)との間
のキャパシタンスの追加の電流源(S1)により制御さ
れる再充電により制御されることと、前記パワートラン
ジスタの前記主電極(C、E)を通る前記電流の時間的
変化率(di/dt)が決定されることとを特徴とする
請求項2に記載の方法。
3. The turn-on operation of the power transistor comprises an additional current source (S1) of capacitance between the control electrode (G) of the power transistor and its first main electrode, the emitter (E). And a time change rate (di / dt) of the current passing through the main electrodes (C, E) of the power transistor is determined. Item 3. The method according to Item 2.
【請求項4】 前記電流源(S2)が所定の時間的経過
を有する定電流を供給することと、該電流源が制御信号
(cs2 )により制御されることとを特徴とする、請求
項1に記載の方法。
Wherein said current source (S2) is characterized and supplying a constant current having a predetermined time course, and that the current source is controlled by the control signal (cs 2), claim 2. The method according to 1.
【請求項5】 前記電流源(S1、S2)の少なくとも
1つが、所定の時間的経過を有する定電流を供給するこ
とと、該電流源が制御信号(cs1 、cs2)により制
御されることとを特徴とする請求項2または請求項3に
記載の方法。
5. at least one of said current sources (S1, S2), is controlled and supplying a constant current having a predetermined time course, current source is a control signal (cs 1, cs 2) The method according to claim 2 or 3, wherein:
【請求項6】 前記電流源(S2)が制御信号(c
1 、cs2 )により制御されて、前記パワートランジ
スタにおけるコレクタ電圧(vCE)の実効値に依存する
電流を供給することを特徴とする請求項1に記載の方
法。
6. A control signal (c) provided by said current source (S2).
2. The method according to claim 1, characterized in that it is controlled by s 1 , cs 2 ) to supply a current dependent on the effective value of the collector voltage (v CE ) in the power transistor.
【請求項7】 前記電流源(S1、S2)の少なくとも
1つが制御信号(cs1 、cs2 )により制御されて、
前記パワートランジスタにおけるコレクタ電圧(vCE
の実効値に依存する電流を供給することを特徴とする請
求項2または請求項3に記載の方法。
7. is controlled by at least one control signal of said current source (S1, S2) (cs 1 , cs 2),
Collector voltage (v CE ) in the power transistor
4. A method according to claim 2 or 3, characterized in that a current is supplied which is dependent on the effective value of.
【請求項8】 前記電流源(S2)が制御信号(c
2 )により制御されて、前記パワートランジスタにお
けるコレクタ電圧(vCE)の実効値および履歴値に依存
する電流を供給することを特徴とする請求項1に記載の
方法。
8. A control signal (c) provided by said current source (S2).
The method according to claim 1, characterized in that it is controlled by s 2 ) to supply a current dependent on the effective and historical value of the collector voltage (v CE ) at the power transistor.
【請求項9】 前記電流源(S1、S2)の少なくとも
1つが制御信号(cs1 、cs2 )により制御されて、
前記パワートランジスタにおけるコレクタ電圧(vCE
の実効値および履歴値に依存する電流を供給することを
特徴とする請求項2または請求項3に記載の方法。
9. controlled by at least one control signal of said current source (S1, S2) (cs 1 , cs 2),
Collector voltage (v CE ) in the power transistor
4. A method according to claim 2 or 3, characterized in that a current is supplied which depends on the effective value and the history value of.
【請求項10】 前記電流源(S2)がいくつかのディ
ジタル制御される部分電流源から構成され、前記電流源
(S2)からの前記電流が、それぞれの個々の部分電流
源をそれぞれの部分電流源に割当てられた制御信号によ
り制御することによって選択されることを特徴とする請
求項8に記載の方法。
10. The current source (S2) comprises a number of digitally controlled partial current sources, the current from the current source (S2) being connected to each individual partial current source by a respective partial current source. 9. The method according to claim 8, wherein the selection is made by controlling by a control signal assigned to the source.
【請求項11】 前記電流源(S1、S2)の少なくと
も1つがいくつかのディジタル制御される部分電流源か
ら構成され、前記電流源(S1、S2)からの前記電流
が、それぞれの個々の部分電流源をそれぞれの部分電流
源に割当てられた制御信号により制御することによって
選択されることを特徴とする請求項9に記載の方法。
11. At least one of said current sources (S1, S2) comprises a number of digitally controlled partial current sources, said current from said current sources (S1, S2) being each individual part. 10. The method according to claim 9, wherein the current sources are selected by controlling them by means of control signals assigned to the respective partial current sources.
【請求項12】 前記電流源(S2)が、アナログ制御
信号(cs1 、cs 2 )により制御されるアナログ制御
電流源であることを特徴とする請求項8に記載の方法。
12. The current source (S2) is controlled by an analog control.
Signal (cs1, Cs TwoAnalog control controlled by
9. The method according to claim 8, being a current source.
【請求項13】 前記電流源(S1、S2)の少なくと
も1つが、アナログ制御信号(cs1 、cs2 )により
制御されるアナログ制御電流源であることを特徴とする
請求項9に記載の方法。
13. at least one of said current sources (S1, S2), A method according to claim 9, characterized in that an analog controlled current source which is controlled by an analog control signal (cs 1, cs 2) .
【請求項14】ゲート駆動制御装置(GDC)が少なく
とも1つの制御信号(cs1 )を前記追加電流源(S
1)へ供給し、前記パワートランジスタのターンオン中
において前記電流の所定の時間的変化率(di/dt)
および/または前記電圧の所定の時間的変化率(dv/
dt)が得られるように前記制御信号が前記電流源を制
御することを特徴とする請求項11または請求項13に
記載の方法。
14. A gate drive controller (GDC) for applying at least one control signal (cs 1 ) to said additional current source (SDC).
1), and a predetermined temporal change rate (di / dt) of the current during the turn-on of the power transistor.
And / or a predetermined temporal change rate (dv /
14. The method according to claim 11 or claim 13, wherein the control signal controls the current source such that dt) is obtained.
【請求項15】 ゲート駆動制御装置(GDC)が少な
くとも1つの制御信号(cs2 )を前記電流源(S2)
へ供給し、前記パワートランジスタのターンオフ中にお
いて前記電圧の所定の時間的変化率(dv/dt)が得
られるように前記制御信号が前記電流源を制御すること
を特徴とする請求項10または請求項12に記載の方
法。
15. A gate drive controller (GDC) for applying at least one control signal (cs 2 ) to said current source (S2).
And the control signal controls the current source so that a predetermined temporal change rate (dv / dt) of the voltage is obtained while the power transistor is turned off. Item 13. The method according to Item 12.
【請求項16】 ゲート駆動制御装置(GDC)が、少
なくとも1つの制御信号(cs2 )を前記ターンオフ動
作を制御する前記電流源(S2)へ供給し、前記パワー
トランジスタのターンオフ中において前記電圧の所定の
時間的変化率(dv/dt)が得られるように前記制御
信号が、前記電流源を制御することを特徴とする請求項
11または請求項13に記載の方法。
16. The gate drive control device (GDC) is supplied to at least one control signal (cs 2) the current source for controlling the turn-off operation of (S2), the voltage during the turn-off of the power transistor 14. The method according to claim 11 or claim 13, wherein the control signal controls the current source such that a predetermined rate of change over time (dv / dt) is obtained.
【請求項17】 前記トランジスタの前記ターンオフ動
作が前記電圧導関数(dv/dt)の値が減少して行く
ように行われるように、前記ターンオフ動作を制御する
前記電流源(S2)からの前記電流を前記制御信号(c
2 )が制御することを特徴とする請求項15または請
求項16に記載の方法。
17. The method according to claim 1, wherein the turning off operation of the transistor is performed such that the value of the voltage derivative (dv / dt) decreases. The current is applied to the control signal (c
The method of claim 15 or claim 16, characterized in that s 2) is controlled.
【請求項18】 電圧制御パワートランジスタにおける
ターンオン動作またはターンオフ動作を含むスイッチン
グ動作の制御装置であって、前記パワートランジスタ
が、制御電極(G)と第1主電極(E)と第2主電極
(C)とを含み、これらの主電極間に前記トランジスタ
の動作変数である電圧(v)および電流(i)が生じ、 前記パワートランジスタの前記制御電極(G)とその第
2主電極であるコレクタ(C)との間の少なくとも1つ
のキャパシタンスが、前記パワートランジスタの制御電
極(G)とその第2主電極(C)との間の前記パワート
ランジスタの自己キャパシタンスと、前記制御電極
(G)と前記第2主電極(C)である前記コレクタとの
間に接続された外部キャパシタ(C2)のキャパシタン
スとの和から成ることと、 電流源(S2)が、前記パワートランジスタの前記制御
電極(G)に接続され、前記パワートランジスタのター
ンオフ中において、前記パワートランジスタの前記制御
電極(G)と、その第2主電極である前記コレクタ
(C)との間の前記キャパシタンスの再充電を制御し、
それにより、前記パワートランジスタの前記主電極
(C、E)の間の前記電圧の時間的変化率(dv/d
t)を決定することと、を特徴とする前記装置。
18. A control device for a switching operation including a turn-on operation or a turn-off operation in a voltage-controlled power transistor, wherein the power transistor includes a control electrode (G), a first main electrode (E), and a second main electrode ( C), a voltage (v) and a current (i), which are operating variables of the transistor, are generated between these main electrodes, and the control electrode (G) of the power transistor and a collector which is a second main electrode thereof At least one capacitance between the control electrode (G) and the control electrode (G) between the control electrode (G) of the power transistor and its second main electrode (C); Comprising the sum of the capacitance of an external capacitor (C2) connected between the second main electrode (C) and the collector; A flow source (S2) is connected to the control electrode (G) of the power transistor, and when the power transistor is turned off, the control electrode (G) of the power transistor and the collector, which is a second main electrode thereof. Controlling the recharging of said capacitance between (C) and
Thereby, a temporal change rate (dv / d) of the voltage between the main electrodes (C, E) of the power transistor is obtained.
determining t).
【請求項19】 前記パワートランジスタの前記制御電
極(G)とその第1主電極であるエミッタ(E)との間
のキャパシタンスもまた、自己キャパシタンスと、前記
制御電極(G)と前記第1主電極(E)である前記エミ
ッタとの間に接続された外部キャパシタ(C1)のキャ
パシタンスとの和から成ることを特徴とする請求項18
に記載の装置。
19. The capacitance between the control electrode (G) of the power transistor and an emitter (E) that is a first main electrode thereof is also determined by the self-capacitance, the control electrode (G) and the first main electrode. 19. The device according to claim 18, comprising the sum of the capacitance of an external capacitor (C1) connected between the emitter and the electrode (E).
An apparatus according to claim 1.
【請求項20】 追加の電流源(S1)が、前記パワー
トランジスタの前記制御電極(G)に接続され、前記パ
ワートランジスタのターンオン中において、前記パワー
トランジスタの前記制御電極(G)とその第2主電極で
ある前記コレクタ(C)との間の前記キャパシタンスの
再充電を制御し、それにより、前記パワートランジスタ
の前記主電極(C、E)の間の前記電圧の時間的変化率
(dv/dt)を決定することを特徴とする請求項18
または請求項19に記載の装置。
20. An additional current source (S1) is connected to the control electrode (G) of the power transistor, and during the turn-on of the power transistor, the control electrode (G) of the power transistor and its second electrode. Controlling the recharging of the capacitance with the collector (C), which is the main electrode, whereby the rate of change of the voltage over time (dv / d) between the main electrodes (C, E) of the power transistor; dt) is determined.
Or the device according to claim 19.
【請求項21】 前記追加の電流源(S1)が、前記パ
ワートランジスタの前記制御電極(G)に接続され、前
記パワートランジスタのターンオン中において、前記パ
ワートランジスタの前記制御電極(G)とその第1主電
極である前記エミッタ(E)との間の前記キャパシタン
スの再充電を制御し、それにより、前記パワートランジ
スタの前記主電極(C、E)の間の前記電流の時間的変
化率(di/dt)を決定することを特徴とする請求項
20に記載の装置。
21. The additional current source (S1) is connected to the control electrode (G) of the power transistor, and during turn-on of the power transistor, the control electrode (G) of the power transistor and its second electrode. Controlling the recharging of the capacitance between the emitter (E), which is one main electrode, and thereby the rate of time change (di) of the current between the main electrodes (C, E) of the power transistor. 21. The apparatus according to claim 20, wherein / dt) is determined.
【請求項22】 ゲート駆動制御装置(GDC)が、前
記ターンオフ動作中において前記電流源(S2)を制御
して所定電流を供給させる制御信号(cs2)を発生す
るようにされていることを特徴とする請求項18または
請求項19に記載の装置。
22. A gate drive control device (GDC) for generating a control signal (cs 2 ) for controlling said current source (S2) to supply a predetermined current during said turn-off operation. Apparatus according to claim 18 or claim 19, characterized in that:
【請求項23】 ゲート駆動制御装置(GDC)が、前
記ターンオン動作中およびターンオフ動作中のそれぞれ
において前記電流源(S1、S2)を制御して所定電流
を供給させる制御信号(cs1 、cs2 )を発生するよ
うにされていることを特徴とする請求項20または請求
項21に記載の装置。
23. A control signal (cs 1 , cs 2 ) for controlling the current sources (S1, S2) to supply a predetermined current during the turn-on operation and the turn-off operation, respectively, by a gate drive control device (GDC). 22. Apparatus according to claim 20 or claim 21, wherein the apparatus is adapted to generate).
【請求項24】 前記トランジスタの前記2つの主電極
(C、E)の間の分圧器(RC1、RC2)が、コレク
タ電圧を検出し、かつゲート駆動制御装置(GDC)へ
供給される帰還信号を発生するようにされ、それによ
り、少なくとも1つの電流源(S1、S2)からの前記
電流が、前記コレクタ電圧の関数を構成する制御信号
(cs1 、cs2 )により制御されることを特徴とする
請求項20または請求項21に記載の装置。
24. A voltage divider (RC1, RC2) between the two main electrodes (C, E) of the transistor detects a collector voltage and supplies a feedback signal to a gate drive controller (GDC). It is adapted to generate, thereby characterized in that the current from the at least one current source (S1, S2) is controlled by a control signal which constitutes a function of the collector voltage (cs 1, cs 2) An apparatus according to claim 20 or claim 21.
【請求項25】 前記トランジスタの前記2つの主電極
(C、E)の間の分圧器(RC1、RC2)が、コレク
タ電圧を検出し、かつゲート駆動制御装置(GDC)へ
供給される帰還信号を発生するようにされ、それによ
り、少なくとも1つの電流源(S1、S2)からの前記
電流が、前記コレクタ電圧の瞬時値および履歴値に依存
する制御信号(cs1 、cs2 )により制御されること
を特徴とする請求項20または請求項21に記載の装
置。
25. A voltage divider (RC1, RC2) between the two main electrodes (C, E) of the transistor detects a collector voltage and provides a feedback signal to a gate drive controller (GDC). the is adapted to generate, whereby the current from the at least one current source (S1, S2) is controlled by a control signal dependent on the instantaneous value and historical values of the collector voltage (cs 1, cs 2) 22. The device according to claim 20 or claim 21.
【請求項26】 前記電流源(S1、S2)の少なくと
も1つが、複数のディジタル制御される部分電流源から
構成されることを特徴とする請求項20または請求項2
1に記載の装置。
26. The method according to claim 20, wherein at least one of said current sources comprises a plurality of digitally controlled partial current sources.
An apparatus according to claim 1.
JP1074698A 1998-01-22 1998-01-22 Method and device to control switching operation in power transistor Pending JPH11234103A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1074698A JPH11234103A (en) 1998-01-22 1998-01-22 Method and device to control switching operation in power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1074698A JPH11234103A (en) 1998-01-22 1998-01-22 Method and device to control switching operation in power transistor

Publications (1)

Publication Number Publication Date
JPH11234103A true JPH11234103A (en) 1999-08-27

Family

ID=11758883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1074698A Pending JPH11234103A (en) 1998-01-22 1998-01-22 Method and device to control switching operation in power transistor

Country Status (1)

Country Link
JP (1) JPH11234103A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004504799A (en) * 2000-07-13 2004-02-12 シーティー−コンセプト・テヒノロギー・アクチェンゲゼルシャフト Method and apparatus for controlling the transient state of a power semiconductor switch according to the state
JP2004064863A (en) * 2002-07-26 2004-02-26 Renesas Technology Corp Driving-device of motor
JP2004215493A (en) * 2002-12-20 2004-07-29 Matsushita Electric Ind Co Ltd Gate driver, motor drive including the gate driver, and equipment provided with the motor drive
JP2006025516A (en) * 2004-07-07 2006-01-26 Toshiba Corp Switching element drive circuit
JP2007116760A (en) * 2005-10-18 2007-05-10 Matsushita Electric Ind Co Ltd Gate driver and motor driving unit including that motor driver
JP2007288856A (en) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd Gate driver and motor drive unit including it
JP2008301618A (en) * 2007-05-31 2008-12-11 Toshiba Corp Power converter circuit
JP2009225648A (en) * 2008-03-19 2009-10-01 Toyota Central R&D Labs Inc Semiconductor device drive circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004504799A (en) * 2000-07-13 2004-02-12 シーティー−コンセプト・テヒノロギー・アクチェンゲゼルシャフト Method and apparatus for controlling the transient state of a power semiconductor switch according to the state
JP4823470B2 (en) * 2000-07-13 2011-11-24 シーティー−コンセプト・ホールディング・アクチェンゲゼルシャフト Method and apparatus for controlling transient state of power semiconductor switch according to the state
JP2004064863A (en) * 2002-07-26 2004-02-26 Renesas Technology Corp Driving-device of motor
JP2004215493A (en) * 2002-12-20 2004-07-29 Matsushita Electric Ind Co Ltd Gate driver, motor drive including the gate driver, and equipment provided with the motor drive
JP2006025516A (en) * 2004-07-07 2006-01-26 Toshiba Corp Switching element drive circuit
JP2007116760A (en) * 2005-10-18 2007-05-10 Matsushita Electric Ind Co Ltd Gate driver and motor driving unit including that motor driver
JP2007288856A (en) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd Gate driver and motor drive unit including it
JP2008301618A (en) * 2007-05-31 2008-12-11 Toshiba Corp Power converter circuit
JP2009225648A (en) * 2008-03-19 2009-10-01 Toyota Central R&D Labs Inc Semiconductor device drive circuit

Similar Documents

Publication Publication Date Title
US6271709B1 (en) Gate drive circuit of voltage drive switching element
EP1231705B1 (en) A power converter including circuits for improved operational control of synchronous rectifiers therein
US7710187B2 (en) Gate drive circuit
US6242968B1 (en) Semiconductor power converting apparatus
US5200878A (en) Drive circuit for current sense igbt
KR100334761B1 (en) Method of controlling the switching di/dt and dv/dt of a mos-gated power transistor
US7514967B2 (en) Driver for voltage driven type switching element
US7176744B2 (en) Semiconductor device
EP3621202B1 (en) Adaptive multi-level gate driver
US6285235B1 (en) Gate control circuit for voltage drive switching element
CN112838746A (en) Gate driver with integrated miller clamp
US10979032B1 (en) Time-programmable failsafe pulldown circuit for GaN switch
US7948276B2 (en) Gate driver circuit, switch assembly and switch system
US20200336140A1 (en) Adaptive gate driver
CN112640279B (en) Overcurrent protection circuit and switch circuit
US6021036A (en) Method and device in power transistor
US20030095365A1 (en) Semiconductor equipment
JPH11234103A (en) Method and device to control switching operation in power transistor
EP0926826A1 (en) Method and device in power transistor
EP0920114B1 (en) Power converter wherein mos gate semiconductor device is used
JP2621498B2 (en) Gate drive circuit
JPH02262826A (en) Method and device for overcurrent detection of electrostatic induction type self-arcextinguishing element, and derive circuit and inverter employing same
US11456735B1 (en) Normally-off power switch with integrated failsafe pulldown circuit and controllable turn-off time
US20230053929A1 (en) Driving apparatus
CN118077128A (en) Driving circuit for power semiconductor element, power semiconductor module, and power conversion device