JP4548317B2 - Insulated circuit board and power module structure including the same - Google Patents

Insulated circuit board and power module structure including the same Download PDF

Info

Publication number
JP4548317B2
JP4548317B2 JP2005333792A JP2005333792A JP4548317B2 JP 4548317 B2 JP4548317 B2 JP 4548317B2 JP 2005333792 A JP2005333792 A JP 2005333792A JP 2005333792 A JP2005333792 A JP 2005333792A JP 4548317 B2 JP4548317 B2 JP 4548317B2
Authority
JP
Japan
Prior art keywords
layer
circuit board
base material
thermal expansion
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005333792A
Other languages
Japanese (ja)
Other versions
JP2006173591A (en
Inventor
敏之 長瀬
健 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2005333792A priority Critical patent/JP4548317B2/en
Publication of JP2006173591A publication Critical patent/JP2006173591A/en
Application granted granted Critical
Publication of JP4548317B2 publication Critical patent/JP4548317B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、例えば半導体チップ等の電子部品が実装される絶縁回路基板及びこれを備えるパワーモジュール構造体に関する。   The present invention relates to an insulated circuit board on which an electronic component such as a semiconductor chip is mounted, and a power module structure including the same.

従来、絶縁体セラミックスとしてAlNを用い、この絶縁体セラミックスの上下両面に回路層及び金属層としてAlを直接ロウ付けしたDBAや、絶縁体セラミックスの上下両面に回路層及び金属層としてCuを直接接合したDBCなどからなる絶縁回路基板が知られている。
このような絶縁回路基板は、一方の面にハンダ層及び回路層を介して半導体素子が実装され、他方の面にハンダ層を介して放熱板が装着されている。また、この放熱板には、熱伝導グリース層を介してヒートシンクが実装されている(例えば、特許文献1参照)。
特開平1−286348号公報(図1)
Conventionally, AlN is used as the insulator ceramics, and DBA in which Al is directly brazed onto the upper and lower surfaces of the insulator ceramics, and Cu is directly bonded to the upper and lower surfaces of the insulator ceramics as the circuit layers and metal layers. An insulated circuit board made of DBC or the like is known.
In such an insulating circuit board, a semiconductor element is mounted on one surface via a solder layer and a circuit layer, and a heat sink is mounted on the other surface via a solder layer. In addition, a heat sink is mounted on the heat radiating plate via a thermally conductive grease layer (see, for example, Patent Document 1).
JP-A-1-286348 (FIG. 1)

近年、このような絶縁回路基板においても、回路層により大きな電流を流すことや、発熱による熱抵抗を低減することが望まれており、そのために回路層を厚く形成する必要がある。   In recent years, even in such an insulating circuit board, it has been desired to flow a large current through the circuit layer and to reduce thermal resistance due to heat generation. For this reason, it is necessary to form a thick circuit layer.

ところが、従来の絶縁回路基板においては、回路層を厚く形成すると、絶縁体セラミックスと回路層との熱膨張係数の差によって発生する応力が大きいので、温度サイクル後に絶縁体セラミックスの回路層との接触面にクラックが発生するという問題がある。また、このとき回路層の上面にハンダ層を介して半導体素子を搭載すると、ハンダ層にクラックが発生するという問題がある。   However, in a conventional insulated circuit board, when the circuit layer is formed thick, the stress generated by the difference in thermal expansion coefficient between the insulator ceramic and the circuit layer is large, so that contact with the circuit layer of the insulator ceramic after the temperature cycle occurs. There is a problem that cracks occur on the surface. At this time, if a semiconductor element is mounted on the upper surface of the circuit layer via a solder layer, there is a problem that cracks occur in the solder layer.

本発明は、前述の課題に鑑みてなされたもので、ハンダ層または絶縁体セラミックスにクラックが生じることを抑制した絶縁回路基板及びこれを備えるパワーモジュール構造体を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an insulating circuit board that suppresses the occurrence of cracks in the solder layer or the insulating ceramics, and a power module structure including the same.

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の絶縁回路基板は、絶縁体セラミックスと、AlまたはAl合金で形成されて該絶縁体セラミックスの一方の面に設けられた回路層と、AlまたはAl合金で形成されて前記絶縁体セラミックスの他方の面に設けられた金属層とを備える絶縁回路基板において、前記回路層の上面に、導電性を有する母材と、内部に低熱膨張高熱伝導硬質粒子が混入された低熱膨張高熱伝導硬質粒子層とを少なくとも1層ずつ積層した電気伝導層が設けられ、前記回路層と、前記電気伝導層の前記回路層から離間する一端に配置された母材とのいずれか一方の厚みが、0.8mm以下であることを特徴とする。   The present invention employs the following configuration in order to solve the above problems. That is, the insulated circuit board of the present invention includes an insulator ceramic, a circuit layer formed of Al or Al alloy and provided on one surface of the insulator ceramic, and the insulator formed of Al or Al alloy. In an insulated circuit board comprising a metal layer provided on the other surface of the ceramic, a low thermal expansion high thermal conductivity in which a conductive base material and low thermal expansion high thermal conductivity hard particles are mixed in the upper surface of the circuit layer An electrical conductive layer in which at least one hard particle layer is laminated is provided, and the thickness of any one of the circuit layer and a base material disposed at one end of the electrical conductive layer that is separated from the circuit layer, It is 0.8 mm or less.

本発明によれば、母材と低熱膨張高熱伝導硬質粒子層とを少なくとも1層ずつ積層した電気伝導層を回路層の上面に配置することで、電流を流す導電部位を厚くしても、回路層と電気伝導層とを合わせた熱膨張係数が小さく抑えられる。
ここで、回路層の厚さを0.8mm以下とすると、回路層と絶縁性セラミックスとの熱膨張係数の差によって発生する応力が小さくなる。したがって、温度サイクルを例えば3000回繰り返し行っても、絶縁体セラミックスの上面であって回路層が接合される部位にクラックが発生することが抑制される。
そして、電気伝導層の回路層から離間する一端に配置された母材の厚さを0.8mm以下とすると、上述と同様に母材とハンダ層との熱膨張係数の差によって発生する応力が小さくなる。したがって、この母材にハンダ層を介して半導体素子などを搭載し、温度サイクルを例えば3000回繰り返し行った後であっても、ハンダ層にクラックが発生することを抑制する。
また、母材と低熱膨張高熱伝導硬質粒子層とを交互に複数積層することで、回路層及び電気伝導層を合わせた厚さを所望のものとすることができる。
According to the present invention, even if the conductive portion through which the current flows is made thicker by arranging the electric conductive layer in which the base material and the low thermal expansion high thermal conductive hard particle layer are laminated one by one on the upper surface of the circuit layer, The thermal expansion coefficient combining the layer and the electrically conductive layer can be kept small.
Here, when the thickness of the circuit layer is 0.8 mm or less, the stress generated due to the difference in thermal expansion coefficient between the circuit layer and the insulating ceramic is reduced. Therefore, even if the temperature cycle is repeated, for example, 3000 times, the occurrence of cracks at the portion of the upper surface of the insulating ceramics to which the circuit layer is bonded is suppressed.
If the thickness of the base material disposed at one end of the electrically conductive layer spaced from the circuit layer is 0.8 mm or less, the stress generated by the difference in the thermal expansion coefficient between the base material and the solder layer is the same as described above. Get smaller. Therefore, even after a semiconductor element or the like is mounted on the base material via the solder layer and the temperature cycle is repeated, for example, 3000 times, occurrence of cracks in the solder layer is suppressed.
Further, by alternately laminating a plurality of base materials and low thermal expansion high thermal conductive hard particle layers, the combined thickness of the circuit layer and the electrical conductive layer can be made desired.

また、本発明の絶縁回路基板は、前記電気伝導層の前記回路層から離間する一端に配置された母材の厚みが、0.6mm以下であることが好ましい。
この発明によれば、回路層と電気伝導層とを合わせた熱膨張係数をより小さく抑えることができるので、電気伝導層の上端に配置された母材の上面に、ハンダ層を介して半導体素子などを搭載し、温度サイクルを例えば3000回繰り返し行った後であっても、ハンダ層にクラックが発生することを抑制する。
Moreover, it is preferable that the thickness of the base material arrange | positioned at the end spaced apart from the said circuit layer of the said electrically conductive layer is 0.6 mm or less.
According to the present invention, since the thermal expansion coefficient of the circuit layer and the electrically conductive layer can be further reduced, the semiconductor element is disposed on the upper surface of the base material disposed at the upper end of the electrically conductive layer via the solder layer. Etc., and the occurrence of cracks in the solder layer is suppressed even after the temperature cycle is repeated 3000 times, for example.

また、本発明の絶縁回路基板は、前記絶縁体セラミックスが、AlN、SiC、SiあるいはAlによって構成されていることが好ましい。
この発明によれば、絶縁体セラミックスと回路層及び電気伝導層を合わせた部位との間の熱膨張係数の整合性を取ることができる。
In the insulated circuit board of the present invention, it is preferable that the insulator ceramics is made of AlN, SiC, Si 3 N 4 or Al 2 O 3 .
According to the present invention, it is possible to achieve consistency in the thermal expansion coefficient between the insulating ceramics and the portion where the circuit layer and the electrically conductive layer are combined.

また、本発明の絶縁回路基板は、前記低熱膨張高熱伝導硬質粒子が、SiC、ダイヤモンド、BCあるいはBNによって構成されていることが好ましい。
この発明によれば、低熱膨張係数でかつ熱伝導率の高いSiC、ダイヤモンド、BCあるいはBNを用いることで、回路層と電気伝導層とを合わせた熱膨張係数を小さくでき、かつ母材と回路層との間で良好に熱を伝熱することができる。
In the insulated circuit board of the present invention, the low thermal expansion high thermal conductive hard particles are preferably composed of SiC, diamond, B 4 C or BN.
According to the present invention, by using SiC, diamond, B 4 C or BN having a low thermal expansion coefficient and high thermal conductivity, the thermal expansion coefficient of the circuit layer and the electrically conductive layer can be reduced, and the base material Heat can be transferred well between the circuit layer and the circuit layer.

また、本発明の絶縁回路基板は、前記低熱膨張高熱伝導硬質粒子の表面が、前記母材及び前記回路層と同一材質によってコーティングされていることが好ましい。
この発明によれば、低熱膨張高熱伝導硬質粒子と母材あるいは回路層とが強固に接合することになり、温度サイクルが繰り返されても、母材または回路層と低熱膨張高熱伝導硬質粒子との接合状態が保持される。
In the insulated circuit board of the present invention, the surface of the low thermal expansion high thermal conductive hard particles is preferably coated with the same material as the base material and the circuit layer.
According to the present invention, the low thermal expansion high thermal conductive hard particles and the base material or the circuit layer are firmly bonded, and even if the temperature cycle is repeated, the base material or the circuit layer and the low thermal expansion high thermal conductive hard particles are The joined state is maintained.

また、本発明の絶縁回路基板は、前記低熱膨張高熱伝導硬質粒子層が、Al−Si系合金、Al−Ge系合金、Al−Cu系合金、Al−Mn系合金のいずれかからなる合金層と、該合金層内に分散する前記低熱膨張高熱伝導硬質粒子とによって構成されていることが好ましい。
この発明によれば、母材よりも溶点の低いAl系ロウ材である合金層と母材及び回路層との間でロウ付けされているので、低熱膨張高熱伝導硬質粒子が強固に固定される。
In the insulated circuit board of the present invention, the low thermal expansion high thermal conductive hard particle layer is an alloy layer made of any one of an Al-Si alloy, an Al-Ge alloy, an Al-Cu alloy, and an Al-Mn alloy. And the low thermal expansion high thermal conductive hard particles dispersed in the alloy layer.
According to this invention, since the brazing is performed between the alloy layer, which is an Al-based brazing material having a melting point lower than that of the base material, and the base material and the circuit layer, the low thermal expansion high thermal conductive hard particles are firmly fixed. The

また、本発明の絶縁回路基板は、前記低熱膨張高熱伝導硬質粒子の端部が、前記母材または前記回路層あるいはその双方に貫入していることが好ましい。
この発明によれば、発熱体の熱がヒートスプレッダを通る際に、母材または回路層あるいはその双方に貫入された低熱膨張高熱伝導硬質粒子の端部から他方の端部に伝熱されるので、良好に発熱体の熱を伝熱することができる。
In the insulated circuit board of the present invention, it is preferable that end portions of the low thermal expansion high thermal conductive hard particles penetrate into the base material and / or the circuit layer.
According to the present invention, when the heat of the heating element passes through the heat spreader, heat is transferred from the end of the low thermal expansion high thermal conductive hard particle penetrating the base material and / or the circuit layer to the other end, so that it is good. The heat of the heating element can be transferred.

また、本発明の絶縁回路基板は、前記電気伝導層の前記回路層から離間する一端に配置された前記母材の少なくとも一部に、端子構造が形成されていることが好ましい。
この発明によれば、端子構造を介して他の電子回路などと接続される。
In the insulated circuit board of the present invention, it is preferable that a terminal structure is formed on at least a part of the base material disposed at one end of the electrically conductive layer that is separated from the circuit layer.
According to this invention, it connects with another electronic circuit etc. via a terminal structure.

また、本発明のパワーモジュール構造体は、上記記載の絶縁回路基板の前記回路層から離間する一端に配置された前記母材に、半導体素子が接続されていることを特徴とする。
この発明によれば、半導体素子からの発熱が、電気伝導層を介して良好に伝達される。
Moreover, the power module structure of the present invention is characterized in that a semiconductor element is connected to the base material disposed at one end of the insulating circuit board that is separated from the circuit layer.
According to the present invention, the heat generated from the semiconductor element is satisfactorily transmitted through the electrically conductive layer.

また、本発明のパワーモジュール構造体は、水冷または空冷ヒートシンクが接合されていることが好ましい。
この発明によれば、半導体素子からの発熱が、電気伝導層を介して伝達されヒートシンクで冷却されることから、半導体素子が高温となることが防止される。
Moreover, it is preferable that the power module structure of this invention is joined to the water cooling or the air cooling heat sink.
According to the present invention, the heat generated from the semiconductor element is transmitted through the electrically conductive layer and cooled by the heat sink, so that the semiconductor element is prevented from reaching a high temperature.

この発明にかかる絶縁回路基板及びこれを備えるパワーモジュール構造体によれば、熱膨張係数が小さく抑えられるので、回路層及び電気伝導層に大きな電流を流して温度を上昇させても、クラックが発生することを防止する。また、母材と低熱膨張高熱伝導硬質粒子層とを交互に複数積層することで、回路層及び電気伝導層を合わせた厚さを所望のものとすることができる。   According to the insulated circuit board and the power module structure including the insulating circuit board according to the present invention, the coefficient of thermal expansion is suppressed to a small value. To prevent. In addition, by stacking a plurality of base materials and low thermal expansion high thermal conductive hard particle layers alternately, it is possible to obtain a desired thickness combining the circuit layer and the electrical conductive layer.

以下、本発明にかかるパワーモジュール構造体の第1の実施形態を図面に基づいて説明する。
本実施形態によるパワーモジュール構造体1は、図1に示すように、絶縁回路基板2と、絶縁回路基板2の上面に搭載された半導体素子3と、絶縁回路基板2の下面に配置されたヒートシンク4とによって構成されている。
A power module structure according to a first embodiment of the present invention will be described below with reference to the drawings.
As shown in FIG. 1, the power module structure 1 according to the present embodiment includes an insulating circuit board 2, a semiconductor element 3 mounted on the upper surface of the insulating circuit board 2, and a heat sink disposed on the lower surface of the insulating circuit board 2. 4.

絶縁回路基板2は、図1に示すように、絶縁体セラミックス11と、絶縁体セラミックス11の一方の面に形成された回路層12と、絶縁体セラミックス11の他方の面に形成された金属層13と、回路層12の上面に設けられた電気伝導層14とによって構成されている。   As shown in FIG. 1, the insulating circuit board 2 includes an insulating ceramic 11, a circuit layer 12 formed on one surface of the insulating ceramic 11, and a metal layer formed on the other surface of the insulating ceramic 11. 13 and an electrically conductive layer 14 provided on the upper surface of the circuit layer 12.

絶縁体セラミックス11には、AlNが用いられている。
回路層12は、絶縁体セラミックス11の上面に分割して形成されており、直接ロウ付けによって絶縁体セラミックス11と接着している。また、回路層12には、厚さ0.6mmのAlが用いられている。
金属層13は、回路層12と同様に、絶縁体セラミックス11の下面に、直接ロウ付けによって接着されている。また、金属層13には、厚さ0.6mmのAlが用いられている。
AlN is used for the insulator ceramic 11.
The circuit layer 12 is divided and formed on the upper surface of the insulator ceramic 11, and is bonded to the insulator ceramic 11 by direct brazing. Further, Al having a thickness of 0.6 mm is used for the circuit layer 12.
Similar to the circuit layer 12, the metal layer 13 is directly bonded to the lower surface of the insulator ceramic 11 by brazing. The metal layer 13 is made of Al having a thickness of 0.6 mm.

電気伝導層14は、母材15とダイヤモンド粒子層(低熱膨張高熱伝導硬質粒子層)16とを1層ずつ積層して形成されており、回路層12と母材15とでダイヤモンド粒子層16を挟むように構成されている。そして、電気伝導層14の上面には、ハンダ層17を介して半導体素子3が設けられている。
母材15には、厚さ0.6mmのAlが用いられている。
ダイヤモンド粒子層16は、厚さが1μm以上500μm以下であって、Al−Si系合金層18と、このAl−Si系合金層18内に分散配置されたダイヤモンド粒子(低熱膨張高熱伝導硬質粒子)19とによって構成されている。
ダイヤモンド粒子19は、その粒径が例えば200μm以上300μm以下のものであって、両端部が回路層12及び母材15にそれぞれ貫入されている。
ハンダ層17には、例えば95%Pb−5%Snや、Sn−Ag−Cu系のハンダが挙げられる。なお、95%Pb−5%Snのハンダには、Agを含有するものを用いてもよい。
The electrically conductive layer 14 is formed by laminating a base material 15 and a diamond particle layer (low thermal expansion high thermal conductive hard particle layer) 16 one by one. The circuit layer 12 and the base material 15 form a diamond particle layer 16. It is comprised so that it may pinch | interpose. The semiconductor element 3 is provided on the upper surface of the electrically conductive layer 14 via a solder layer 17.
For the base material 15, Al having a thickness of 0.6 mm is used.
The diamond particle layer 16 has a thickness of 1 μm or more and 500 μm or less, and an Al—Si based alloy layer 18 and diamond particles dispersed in the Al—Si based alloy layer 18 (low thermal expansion high thermal conductive hard particles). 19.
The diamond particles 19 have a particle size of, for example, 200 μm or more and 300 μm or less, and both end portions are penetrated into the circuit layer 12 and the base material 15, respectively.
Examples of the solder layer 17 include 95% Pb-5% Sn and Sn-Ag-Cu solder. Note that a solder containing 95% Pb-5% Sn may contain Ag.

次に、以上のように構成されたパワーモジュール構造体1の製造方法について説明する。
まず、絶縁体セラミックス11の上下両面に、直接ロウ付けによって回路層12及び金属層13をそれぞれ接着する。そして、回路層12の上面に表面にAlコーティングが施されたダイヤモンド粒子19と厚さ30μmのAl−Si系合金箔とを置き、さらに厚さ0.3mmのアルミニウム板を置いた状態で、例えば0.05MPa以上0.5MPa以下の圧力で加圧して、630℃で接合することにより絶縁回路基板2を形成する。
Next, a method for manufacturing the power module structure 1 configured as described above will be described.
First, the circuit layer 12 and the metal layer 13 are respectively bonded to the upper and lower surfaces of the insulator ceramic 11 by direct brazing. Then, diamond particles 19 whose surface is coated with Al on the upper surface of the circuit layer 12 and an Al—Si alloy foil having a thickness of 30 μm are placed, and further an aluminum plate having a thickness of 0.3 mm is placed, for example, The insulating circuit board 2 is formed by pressurizing at a pressure of 0.05 MPa or more and 0.5 MPa or less and bonding at 630 ° C.

この際、Al−Si系合金箔は、回路層12と、母材15及びダイヤモンド粒子19の表面に形成されたAlとの間において、共晶反応によって金属結合することになる。
また、Al−Si系合金箔はAl−Si系合金層18とされると共に、ダイヤモンド粒子19がAl−Si系合金層18内において強固に接合されることになる。さらに、Al−Si系合金層18と回路層12及び母材15との間も、それぞれ共晶反応によって強固に接合されることになる。
その後、母材15の上面にハンダ層17を介して半導体素子3を搭載し、金属層13の下面にヒートシンク4を設ける。以上のようにして、パワーモジュール構造体1が形成される。
At this time, the Al—Si alloy foil is metal-bonded by a eutectic reaction between the circuit layer 12 and Al formed on the surfaces of the base material 15 and the diamond particles 19.
Further, the Al—Si based alloy foil is used as the Al—Si based alloy layer 18, and the diamond particles 19 are firmly bonded in the Al—Si based alloy layer 18. Further, the Al—Si based alloy layer 18 and the circuit layer 12 and the base material 15 are also firmly joined by the eutectic reaction.
Thereafter, the semiconductor element 3 is mounted on the upper surface of the base material 15 via the solder layer 17, and the heat sink 4 is provided on the lower surface of the metal layer 13. As described above, the power module structure 1 is formed.

このように構成されたパワーモジュール構造体1は、半導体素子3の熱が、電気伝導層14を有する絶縁回路基板2を介して、ヒートシンク4によって冷却される。
すなわち、ダイヤモンド粒子19の両端部が、ダイヤモンド粒子層16の両側に形成された母材15及び回路層12に貫入されていることから、電気伝導層14のダイヤモンド粒子19を介して熱伝導が良好に行われる。
In the power module structure 1 configured as described above, the heat of the semiconductor element 3 is cooled by the heat sink 4 via the insulating circuit substrate 2 having the electrically conductive layer 14.
That is, since both end portions of the diamond particles 19 are penetrated into the base material 15 and the circuit layer 12 formed on both sides of the diamond particle layer 16, heat conduction is good via the diamond particles 19 of the electrically conductive layer 14. To be done.

以上のように構成された絶縁回路基板2によれば、ダイヤモンド粒子層16と母材15とを積層することで、回路層12及び電気伝導層14を合わせた熱膨張係数が小さく抑えられる。そして、回路層12及び母材15の厚さをそれぞれ0.6mmとすることで、導電部位における回路層12及び母材15に用いられているAlの熱膨張係数が支配的にならない。これにより、温度サイクルを繰り返し行っても、絶縁体セラミックス11の上面であって回路層12が接合される部位や、ハンダ層17にクラックが発生することが抑制される。   According to the insulated circuit board 2 configured as described above, by laminating the diamond particle layer 16 and the base material 15, the thermal expansion coefficient of the circuit layer 12 and the electrically conductive layer 14 combined can be kept small. Then, by setting the thicknesses of the circuit layer 12 and the base material 15 to 0.6 mm, the thermal expansion coefficient of Al used for the circuit layer 12 and the base material 15 in the conductive portion does not become dominant. Thereby, even if it repeats a temperature cycle, it is suppressed that a crack generate | occur | produces in the site | part to which the circuit layer 12 is joined on the upper surface of the insulator ceramic 11, and the solder layer 17.

また、ダイヤモンド粒子19の両端部がそれぞれ母材15及び回路層12に貫入されているので、良好に半導体素子3の熱をヒートシンク4に伝達することができる。
また、Al−Si系合金層18と、母材15と、回路層12と、ダイヤモンド粒子19とがそれぞれ共晶反応によって接合されているので、−40℃以上125℃以下の温度サイクルが3000回繰り返されたとしても、良好にAl−Si系合金層18と、母材15と、回路層12と、ダイヤモンド粒子19との接合状態を保つことができる。
Further, since both end portions of the diamond particles 19 are penetrated into the base material 15 and the circuit layer 12, respectively, the heat of the semiconductor element 3 can be transferred to the heat sink 4 well.
Further, since the Al—Si based alloy layer 18, the base material 15, the circuit layer 12, and the diamond particles 19 are bonded together by the eutectic reaction, the temperature cycle from −40 ° C. to 125 ° C. is 3000 times. Even if it is repeated, the bonding state of the Al—Si based alloy layer 18, the base material 15, the circuit layer 12, and the diamond particles 19 can be maintained satisfactorily.

次に、第2の実施形態について図2を参照しながら説明する。
なお、ここで説明する実施形態は、その基本的構成が上述した第1の実施形態と同様であり、上述の第1の実施形態に別の要素を付加したものである。したがって、図2においては、図1と同一構成要素に同一符号を付し、この説明を省略する。
Next, a second embodiment will be described with reference to FIG.
The embodiment described here has the same basic configuration as the first embodiment described above, and is obtained by adding another element to the first embodiment described above. Therefore, in FIG. 2, the same components as those in FIG.

第2の実施形態と第1の実施形態との異なる点は、第2の実施形態におけるパワーモジュール構造体20では、絶縁回路基板21が電気伝導層14の上端に配置された母材15が端子構造を有している点である。   The difference between the second embodiment and the first embodiment is that, in the power module structure 20 in the second embodiment, the base material 15 in which the insulating circuit board 21 is arranged on the upper end of the electrically conductive layer 14 is a terminal. It has a structure.

このように構成されたパワーモジュール構造体20においても、上述した第1の実施形態における絶縁回路基板2と同様の作用、効果を有する。   The power module structure 20 configured as described above also has the same operations and effects as the insulating circuit board 2 in the first embodiment described above.

次に、本発明にかかる絶縁回路基板を、実施例により具体的に説明する。
表1及び表2に示すような構成を有する絶縁回路基板を製作し、それぞれ実施例1〜実施例23、比較例1〜比較例5とした。そして、それぞれの絶縁回路基板を用いて、−40℃以上125℃以下の温度サイクルを3000回実施した結果を表1に示す。なお、表1において積層数とは、電気伝導層14の積層数を示している。また、剥がれとは、超音波検査法を用いて絶縁体セラミックス11と回路層12との界面を検査し、接合率が90%以下となった場合を示している。また、ハンダクラックとは、半導体素子3下のハンダ層17を樹脂で埋め込み、その後切断、研磨して電子顕微鏡を用いた確認におけるクラックの有無を示している。
Next, the insulated circuit board according to the present invention will be specifically described with reference to examples.
Insulated circuit boards having configurations as shown in Table 1 and Table 2 were manufactured, and they were designated as Examples 1 to 23 and Comparative Examples 1 to 5, respectively. Table 1 shows the results of performing the temperature cycle of −40 ° C. or more and 125 ° C. or less 3000 times using each insulated circuit board. In Table 1, the number of stacked layers indicates the number of stacked conductive layers 14. Moreover, peeling has shown the case where the interface of the insulator ceramics 11 and the circuit layer 12 is test | inspected using the ultrasonic inspection method, and the joining rate becomes 90% or less. The solder crack indicates the presence or absence of a crack in confirmation using an electron microscope by filling the solder layer 17 under the semiconductor element 3 with resin, then cutting and polishing.

Figure 0004548317
Figure 0004548317

Figure 0004548317
Figure 0004548317

表1及び表2より、回路層厚さ及び母材厚さを0.8mm以下とすることによって、ハンダ層におけるクラックと、絶縁体セラミックス及び回路層の界面における剥がれとが発生しないことを確認した。   From Table 1 and Table 2, it was confirmed that cracks in the solder layer and peeling at the interface between the insulating ceramics and the circuit layer did not occur by setting the circuit layer thickness and the base material thickness to 0.8 mm or less. .

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、回路層及び母材の厚みを共に0.6mmとしたが、少なくとも一方が0.02mmより大きく0.8mm以下であればこれに限られるものではない。
また、回路層及び母材を共にAlで形成しているが、いずれか一方あるいは双方をAl合金で形成してもよい。
また、絶縁体セラミックスとしてAlNを用いたが、これに限らず、SiC、SiあるいはAlなどの他の絶縁体セラミックスを用いてもよい。
また、低熱膨張高熱伝導硬質粒子としてダイヤモンド粒子を用いたが、これに限らず、SiC粒子やBC粒子など他の導電性の粒子を用いてもよい。
また、電気伝導層は母材とダイヤモンド層とをそれぞれ1層ずつ積層した構造となっているが、これらを複数層積層した構造であってもよい。
また、ダイヤモンド粒子が母材に貫入した構造となっているが、母材に貫入しない構造であってもよく、貫入の深さは適宜変更してもよい。
In addition, this invention is not limited to the said embodiment, In the range which does not deviate from the meaning of this invention, a various change can be added.
For example, in the above-described embodiment, the thickness of both the circuit layer and the base material is 0.6 mm. However, it is not limited to this as long as at least one of them is larger than 0.02 mm and not larger than 0.8 mm.
In addition, although the circuit layer and the base material are both formed of Al, one or both of them may be formed of an Al alloy.
Moreover, although AlN was used as the insulator ceramic, the present invention is not limited to this, and other insulator ceramics such as SiC, Si 3 N 4, or Al 2 O 3 may be used.
Further, although diamond particles are used as the low thermal expansion high thermal conductive hard particles, the present invention is not limited to this, and other conductive particles such as SiC particles and B 4 C particles may be used.
In addition, the electrically conductive layer has a structure in which a base material and a diamond layer are stacked one by one, but a structure in which a plurality of layers are stacked may be used.
Moreover, although it has the structure where the diamond particle penetrated into the base material, it may be a structure that does not penetrate into the base material, and the depth of penetration may be appropriately changed.

この発明にかかる絶縁回路基板及びこれを備えるパワーモジュール構造体によれば、絶縁体セラミックスとの熱膨張係数の整合を取ることができるので、使用時に温度サイクルが繰り返し作用しても、絶縁体セラミックスまたはハンダ層にクラックが発生することがないため、産業上の利用可能性が認められる。   According to the insulating circuit board and the power module structure including the insulating circuit board according to the present invention, since the thermal expansion coefficient can be matched with the insulating ceramics, the insulating ceramics can be used even if the temperature cycle repeatedly acts during use. Or since the crack does not generate | occur | produce in a solder layer, industrial applicability is recognized.

本発明による絶縁伝熱構造体の第1の実施形態を示した概略図である。It is the schematic which showed 1st Embodiment of the insulated heat-transfer structure by this invention. 本発明による絶縁伝熱構造体の第2の実施形態を示した概略図である。It is the schematic which showed 2nd Embodiment of the insulated heat-transfer structure by this invention.

符号の説明Explanation of symbols

1、20 パワーモジュール構造体
2、21 絶縁回路基板
3 半導体素子
4 ヒートシンク
11 絶縁体セラミックス
12 回路層
13 金属層
14 電気伝導層
15 母材
16 ダイヤモンド粒子層(低熱膨張高熱伝導硬質粒子層)
19 ダイヤモンド粒子(低熱膨張高熱伝導硬質粒子)
DESCRIPTION OF SYMBOLS 1, 20 Power module structure 2, 21 Insulated circuit board 3 Semiconductor element 4 Heat sink 11 Insulator ceramics 12 Circuit layer 13 Metal layer 14 Electrically conductive layer 15 Base material 16 Diamond particle layer (low thermal expansion high thermal conductive hard particle layer)
19 Diamond particles (low thermal expansion high thermal conductivity hard particles)

Claims (10)

絶縁体セラミックスと、AlまたはAl合金で形成されて該絶縁体セラミックスの一方の面に設けられた回路層と、AlまたはAl合金で形成されて前記絶縁体セラミックスの他方の面に設けられた金属層とを備える絶縁回路基板において、
前記回路層の上面に、導電性を有する母材と、内部に低熱膨張高熱伝導硬質粒子が混入された低熱膨張高熱伝導硬質粒子層とを少なくとも1層ずつ積層した電気伝導層が設けられ、
前記回路層と、前記電気伝導層の前記回路層から離間する一端に配置された母材とのいずれか一方の厚みが、0.8mm以下であることを特徴とする絶縁回路基板。
Insulator ceramics, a circuit layer formed of Al or Al alloy and provided on one surface of the insulator ceramics, and a metal formed of Al or Al alloy and provided on the other surface of the insulator ceramics In an insulated circuit board comprising a layer,
On the upper surface of the circuit layer, there is provided an electrically conductive layer in which at least one layer of a conductive base material and a low thermal expansion high thermal conductive hard particle layer in which low thermal expansion high thermal conductive hard particles are mixed is provided.
The insulated circuit board according to claim 1, wherein a thickness of any one of the circuit layer and a base material disposed at one end of the electrically conductive layer spaced from the circuit layer is 0.8 mm or less.
前記電気伝導層の前記回路層から離間する一端に配置された母材の厚みが、0.6mm以下であることを特徴とする請求項1に記載の絶縁回路基板。   2. The insulated circuit board according to claim 1, wherein a thickness of a base material disposed at one end of the electrically conductive layer spaced from the circuit layer is 0.6 mm or less. 前記絶縁体セラミックスが、AlN、SiC、SiあるいはAlによって構成されていることを特徴とする請求項1または2に記載の絶縁回路基板。 The insulated circuit board according to claim 1 or 2, wherein the insulating ceramic is made of AlN, SiC, Si 3 N 4 or Al 2 O 3 . 前記低熱膨張高熱伝導硬質粒子が、SiC、ダイヤモンド、BCあるいはBNによって構成されていることを特徴とする請求項1から3のいずれか1項に記載の絶縁回路基板。 4. The insulated circuit board according to claim 1, wherein the low thermal expansion high thermal conductive hard particles are made of SiC, diamond, B 4 C, or BN. 5. 前記低熱膨張高熱伝導硬質粒子の表面が、前記母材及び前記回路層と同一材質によってコーティングされていることを特徴とする請求項1から4のいずれか1項に記載の絶縁回路基板。   5. The insulated circuit board according to claim 1, wherein the surface of the low thermal expansion high thermal conductive hard particles is coated with the same material as the base material and the circuit layer. 6. 前記低熱膨張高熱伝導硬質粒子層が、Al−Si系合金、Al−Ge系合金、Al−Cu系合金、Al−Mn系合金のいずれかからなる合金層と、該合金層内に分散する前記低熱膨張高熱伝導硬質粒子とによって構成されていることを特徴とする請求項1から5のいずれか1項に記載の絶縁回路基板。   The low thermal expansion high thermal conductive hard particle layer is dispersed in the alloy layer made of any one of Al-Si alloy, Al-Ge alloy, Al-Cu alloy, Al-Mn alloy, and the alloy layer. The insulated circuit board according to any one of claims 1 to 5, wherein the insulated circuit board is constituted by low thermal expansion and high thermal conductive hard particles. 前記低熱膨張高熱伝導硬質粒子の端部が、前記母材または前記回路層あるいはその双方に貫入していることを特徴とする請求項1から6のいずれか1項に記載の絶縁回路基板。   7. The insulated circuit board according to claim 1, wherein an end of the low thermal expansion high thermal conductive hard particle penetrates into the base material and / or the circuit layer. 前記電気伝導層の前記回路層から離間する一端に配置された前記母材の少なくとも一部に、端子構造が形成されていることを特徴とする請求項1から7のいずれか1項に記載の絶縁回路基板。   8. The terminal structure according to claim 1, wherein a terminal structure is formed on at least a part of the base material disposed at one end of the electrically conductive layer that is separated from the circuit layer. 9. Insulated circuit board. 請求項1から8のいずれかに記載の絶縁回路基板の前記回路層から離間する一端に配置された前記母材に、半導体素子が接続されていることを特徴とするパワーモジュール構造体。   9. A power module structure, wherein a semiconductor element is connected to the base material disposed at one end of the insulating circuit board according to claim 1 that is separated from the circuit layer. 水冷または空冷ヒートシンクが接合されていることを特徴とする請求項9に記載のパワーモジュール構造体。
The power module structure according to claim 9, wherein a water-cooled or air-cooled heat sink is joined.
JP2005333792A 2004-11-18 2005-11-18 Insulated circuit board and power module structure including the same Active JP4548317B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005333792A JP4548317B2 (en) 2004-11-18 2005-11-18 Insulated circuit board and power module structure including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004334562 2004-11-18
JP2005333792A JP4548317B2 (en) 2004-11-18 2005-11-18 Insulated circuit board and power module structure including the same

Publications (2)

Publication Number Publication Date
JP2006173591A JP2006173591A (en) 2006-06-29
JP4548317B2 true JP4548317B2 (en) 2010-09-22

Family

ID=36673951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005333792A Active JP4548317B2 (en) 2004-11-18 2005-11-18 Insulated circuit board and power module structure including the same

Country Status (1)

Country Link
JP (1) JP4548317B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305987B2 (en) * 2009-03-02 2013-10-02 キヤノン株式会社 Radiation unit and exposure apparatus

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1087385A (en) * 1996-09-10 1998-04-07 Dowa Mining Co Ltd Metal-ceramic composite substrate and its production
JP2001085583A (en) * 1999-09-10 2001-03-30 Denki Kagaku Kogyo Kk Die for producing metal-ceramic composite and production of metal-ceramic composite
JP2002305274A (en) * 2001-04-05 2002-10-18 Denki Kagaku Kogyo Kk Circuit board and module
JP2003311351A (en) * 2002-04-26 2003-11-05 Asahi-Seiki Mfg Co Ltd Transfer apparatus and method for making finger for transfer apparatus
JP3932744B2 (en) * 1999-11-16 2007-06-20 三菱マテリアル株式会社 Manufacturing method of insulated circuit board for semiconductor mounting
JP4395747B2 (en) * 2003-11-27 2010-01-13 三菱マテリアル株式会社 Insulated circuit board and power module structure
JP4407521B2 (en) * 2004-01-20 2010-02-03 三菱マテリアル株式会社 Insulated heat transfer structure and power module substrate
JP4407509B2 (en) * 2004-01-20 2010-02-03 三菱マテリアル株式会社 Insulated heat transfer structure and power module substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1087385A (en) * 1996-09-10 1998-04-07 Dowa Mining Co Ltd Metal-ceramic composite substrate and its production
JP2001085583A (en) * 1999-09-10 2001-03-30 Denki Kagaku Kogyo Kk Die for producing metal-ceramic composite and production of metal-ceramic composite
JP3932744B2 (en) * 1999-11-16 2007-06-20 三菱マテリアル株式会社 Manufacturing method of insulated circuit board for semiconductor mounting
JP2002305274A (en) * 2001-04-05 2002-10-18 Denki Kagaku Kogyo Kk Circuit board and module
JP2003311351A (en) * 2002-04-26 2003-11-05 Asahi-Seiki Mfg Co Ltd Transfer apparatus and method for making finger for transfer apparatus
JP4395747B2 (en) * 2003-11-27 2010-01-13 三菱マテリアル株式会社 Insulated circuit board and power module structure
JP4407521B2 (en) * 2004-01-20 2010-02-03 三菱マテリアル株式会社 Insulated heat transfer structure and power module substrate
JP4407509B2 (en) * 2004-01-20 2010-02-03 三菱マテリアル株式会社 Insulated heat transfer structure and power module substrate

Also Published As

Publication number Publication date
JP2006173591A (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP5403129B2 (en) Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate
KR101610973B1 (en) Substrate for power module with heat sink and method for producing the same, power module with heat sink, and substrate for power module
JP6696215B2 (en) Bonded body, power module substrate with heat sink, heat sink, and method of manufacturing bonded body, method of manufacturing power module substrate with heat sink, and method of manufacturing heat sink
JP6079505B2 (en) Bonded body and power module substrate
JP5957862B2 (en) Power module substrate
KR20180056681A (en) Thermoelectric conversion module and thermoelectric conversion device
TW201626519A (en) Substrate with cooler for power modules and method for producing same
KR20150133191A (en) Method for manufacturing power-module substrate
JP2017183716A (en) Manufacturing method of insulation circuit board with heat sink, and insulation circuit board with heat sink
JP2016076507A (en) Substrate for power module and manufacturing method of substrate with cooler for power module
JP2008147308A (en) Circuit board and semiconductor module having same
JPWO2009119438A1 (en) Insulating substrate and manufacturing method thereof
KR20180059778A (en) A substrate for a light emitting module, a light emitting module, a substrate for a light emitting module formed with a cooler, and a method for manufacturing a substrate for a light emitting module
JP4407521B2 (en) Insulated heat transfer structure and power module substrate
TW201841310A (en) Manufacturing method of insulated circuit substrate with heat sink
JP6558272B2 (en) Manufacturing method of joined body, manufacturing method of power module substrate with heat sink, joined body and power module substrate with heat sink
JP6819299B2 (en) Joined body, substrate for power module, manufacturing method of joined body and manufacturing method of substrate for power module
JP2014039062A (en) Substrate for power module, substrate for power module having heat sink, power module, and method for manufacturing substrate for power module
JP6323103B2 (en) Power module substrate and power module substrate with heat sink
JP2018046265A (en) Method for manufacturing insulation circuit board, insulation circuit board, power module, led module, and thermoelectric module
JP4548317B2 (en) Insulated circuit board and power module structure including the same
JP2006156975A (en) Juncture, power module substrate and power module and manufacturing method of juncture
JP6561886B2 (en) Manufacturing method of power module substrate with heat sink
JP7087446B2 (en) A method for manufacturing an insulated circuit board with a heat radiating plate and an insulated circuit board with a heat radiating plate.
JP5935517B2 (en) Brazing material, joining method using brazing material, and semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100628

R150 Certificate of patent or registration of utility model

Ref document number: 4548317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3