JP4547816B2 - 帯域制御回路 - Google Patents

帯域制御回路 Download PDF

Info

Publication number
JP4547816B2
JP4547816B2 JP2001061825A JP2001061825A JP4547816B2 JP 4547816 B2 JP4547816 B2 JP 4547816B2 JP 2001061825 A JP2001061825 A JP 2001061825A JP 2001061825 A JP2001061825 A JP 2001061825A JP 4547816 B2 JP4547816 B2 JP 4547816B2
Authority
JP
Japan
Prior art keywords
frame
dummy
port interface
dummy frame
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001061825A
Other languages
English (en)
Other versions
JP2002271381A (ja
Inventor
浩 村田
Original Assignee
ネッツエスアイ東洋株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ネッツエスアイ東洋株式会社 filed Critical ネッツエスアイ東洋株式会社
Priority to JP2001061825A priority Critical patent/JP4547816B2/ja
Publication of JP2002271381A publication Critical patent/JP2002271381A/ja
Application granted granted Critical
Publication of JP4547816B2 publication Critical patent/JP4547816B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、帯域制御回路に関し、特に、コネクションレス型ネットワーク中のQOS機能を備えていないレイヤレベルにおいて任意に帯域制限を行なう技術に関する。
【0002】
【従来の技術】
近年、ローカルネットワーク(LAN)としてイーサネット(Ethernet)(日本国登録商標:FujiXerox)が多用されている。このイーサネットと呼ばれるネットワーク方式は、現在、ISOのOSI(Open Systems Interconnection)参照モデルを考慮して、IEEE802.3として規格が定められている。
【0003】
前記OSI参照モデルとは、ISO(国際標準化機構)によって提案されたネットワーク・システムの規格モデルであって、ネットワーク・システムを7つのレイヤ(層)に分け、各層の役割と機能が定められている。
この7つの階層は、第1レイヤ「物理(フィジカル)層」、第2レイヤ「データリンク層」、第3レイヤ「ネットワーク層」、第4レイヤ「トランスポート層」、第5レイヤ「セッション層」、第6レイヤ「プレゼンテーション層」、第7レイヤ「応用(アプリケーション)層」に分けられ、それぞれが上位の層にサービスを提供する仕組みとなっている。
例えば、第1レイヤの物理層では、シリアル/パラレル、或いは光/電気のような伝送方式の電気的・機械的仕様が規定され、第2レイヤのデータリンク層では、イーサネットやIEEE802などのサブネット・プロトコルが規定される。また、インターネットの標準的プロトコルであるTCP/IPは、IP(internet protocol)が第3レイヤのネットワーク層に、TCP(Transmission Control Protocol)が第4レイヤのトランスポート層にあたる。
【0004】
第2レイヤのデータリンク層において規定されるイーサネットでは、イーサネット上を流れる情報は全てイーサネットフレームと呼ばれるパケットに入れられる。
図6は、イーサネットフレームの構成例を示す図であり、フレームの先頭と最後にはそれぞれプリアンブル(7bytes)及び開始デミリッタ:SFD(1bytes)と、CRC符号(4bytes)が付けられる。
プリアンブルは受信側で信号の先頭を見つけ、且つクロックを再生するときのトリガに使用され、開始デミリッタはこれ以下がデータフレーム(MAC層)であることを示す。また、CRC符号はデータフレームの内容の正当性をチェックするために使用される。
そして、データフレームの先頭には送信先と送信元を表わすMAC(Media Access Control)アドレスが6bytesずつ並んでおり、例えば、送信先アドレスがFF-FF-FF-FF-FF-FFなら、それはブロードキャストを表わす。
【0005】
前記MACアドレスとは、ネットワークカード等の通信インタフェース機器それぞれに固有に割当てられた物理アドレスである。例えば、イーサネットのMACアドレスは、6bytes長で、先頭の3bytesはベンダコードとしてIEEEが各企業など毎に管理/割り当てを行なっており、残り3bytesは各ベンダで独自に(重複しないように)管理している。このように管理されるので、世界中で同じ物理アドレスを持つイーサネットカード等は存在せず、すべて異なるMACアドレスが割り当てられていることになる。イーサネットではこのアドレスを元にしてフレームの送受信を行なっている。
【0006】
一方、企業内や企業間のデータ通信に利用されるプロトコルは、基幹業務のWeb利用やグループウェア導入などにより、上述のIPが多用されるようになった。そして、従来、企業内ネットワーク(イントラネット)を構築する際には、専用線やフレームリレー網を利用して独自にネットワークを構成していたが、近年にあっては、一般にキャリアと呼ばれる電気通信事業者が提供するIPネットワークサービスが利用されるようになってきた。このIPネットワークサービスの利用に際し、キャリアネットワークのアクセスポイントまでの接続(アクセス回線)は、ユーザ(企業など)が必要とする伝送速度に応じて高速専用線(ディジタルアクセス)やATM専用線が一般的なものであったが、ユーザのLANインタフェースであるイーサネットを光ファイバで直接収容するLAN直収サービスを提供するキャリアが現れ始めた。
【0007】
図7は、従来のLAN直収サービスによるシステム構成例を示す図である。
この図に示すLAN直収サービスは、一個所の局設備により複数のユーザLANを、アクセス回線を介して収容している場面(LANの延長接続)を示しており、ここではアクセス回線として光ファイバ30を用いている。そして、光ファイバ30の両端にはメディアコンバータ20a、20bが設けられる。このメディアコンバータは、光信号/電気信号相互変換機能を有するもので、具体的にはイーサネットにおけるTXとFXを変換するもののことを言う。
【0008】
ここで、メディアコンバータの構成例について図8を用いて説明する。
この図8に示すメディアコンバータ20は、光モジュール21と物理層デバイス22とメディアコンバータ回路23と物理層デバイス24とトランス25とが縦列に接続された構成である。
前記光モジュール21は、光/電気変換を行ない、物理層デバイス22及び24は、伝送媒体に合わせたコード変換及び符号則変換を行ない、メディアコンバータ回路23は、前記物理層デバイス22及び24の間で行われる通信においてクロックとデータのタイミング整合等を図っている。
【0009】
それぞれのユーザ側では、複数の端末装置50をHUB40に接続し、このHUB40はメディアコンバータ20bに接続している。
一方、局設備側では、前記メディアコンバータ20bに対向するメディアコンバータ20aを複数備えており、これらメディアコンバータ20aをレイヤ2スイッチ60に接続し、更に、レイヤ2スイッチ60はレイヤ3スイッチ70に接続し、レイヤ3スイッチ70からキャリアネットワーク80に接続している。
ここで、ユーザ側において複数の端末装置50とHUB40を備えたイーサネットLANが構成され、例えば、端末装置50とHUB40間は10BASE−Tとし、HUB40とメディアコンバータ20b間は100BASE−TXのイーサネットであるとする。
【0010】
メディアコンバータ20bは100BASE−TXの電気信号を光信号に変換し、100BASE−FXとして光ファイバ30に接続する。100BESE-FXは、シングルモードまたはマルチモードの光ファイバケーブルを使用し、UTP(Unshielded Twist Pair)ケーブルでは不可能な遠距離の接続を可能にするために用いる。例えば、上述のシングルモード光ファイバを用いれば、全二重モード接続で20〜40km程度まで通信距離を延ばすことが可能となる。一方のマルチモード光ファイバは、シングルモードよりも安価な光ファイバケーブルで、半二重モード時で400m程度まで、全二重モード時で2km程度までの接続が可能である。
その他、光ファイバケーブルは電磁波ノイズの影響を受けにくいので、長距離接続に利用する以外にも、工場や研究施設などのように、ノイズが多く発生する場所において、ノイズ影響の防止ために光ファイバを利用することもある。
【0011】
長距離の光ファイバ30を介して到来する光信号(100BASE−FX)は、局設備側のメディアコンバータ20aにより再び電気信号(100BASE−TX)へ変換され、レイヤ2スイッチ60及びレイヤ3スイッチ70を経てキャリアネットワーク80に送出されるのである。
【0012】
ところで、図7に示した構成例にあってはアクセス回線の伝送速度は100Mb/sまで対応しているが、全てのユーザがこの速度による最大帯域(トラフィック容量)を必要としているとは限らない。
そこでキャリアは、様々な利用可能帯域毎に料金設定をした形でサービスを提供することになり、これによりイーサネット上において帯域を制御する機能が必要となる。例えば、最小5Mb/s〜最大100Mb/sまでの5Mb/sステップによるサービス設定において、10Mb/sで契約したユーザに対しては、10Mb/sを越えるトラフィックは抑圧し、且つ、10Mb/s以下の帯域は確保する制御を行なう。このような機能を一般にQOS(quality of service)機能といい、このQOS機能にはデータ転送速度や遅延時間の他に、データの欠落や、ビット誤り率などの品質パラメータを満たすよう動作する。
【0013】
ところが、イーサネット技術は、本質的にベストエフォート型(最善努力型)の通信方式であり、QOS機能は含まれていないため、イーサネット上においてレイヤ2レベルでの帯域制御を行なうことができない。
そこで、従来は、ルータが有するレイヤ4レベルにおけるQOS機能(例えば、TCPが実装するQOS機能)を利用することが行われていた。
図9は、従来の帯域制御対応システム構成例を示す図であり、上述の図7に示した構成に、更に帯域制御機能を持ったルータ(帯域制御装置)90を加えたものである。ここで用いるルータ90では、ルーティング機能等は使用ぜず、単に帯域制御のためだけに配置している。なお、局設備側においてルーティングを行なう機能ブロックはレイヤ3スイッチ70であり、レイヤ3スイッチ70もQOS機能を有するものの、下位層のレイヤ2スイッチ60を介してのアクセス回線それぞれについては対応することはできない。
このようにして従来は、様々な利用可能帯域毎のLAN直収サービスを提供すると共に、アクセス回線毎の帯域制御を実現していた。
【0014】
【発明が解決しようとする課題】
しかしながら、上述した従来の帯域制御においては、以下に示すような問題点があった。つまり、帯域制御機能を持つルータは高価であるにもかかわらず、アクセス回線毎に配置する必要があるため、コスト高と局設備規模増大を招く要因となっていた。
【0015】
本発明はこのような問題点を解決するためになされたものであり、レイヤ2レベルでの帯域制御機能を有する帯域制御回路を提供し、これをレイヤ2以下のネットワーク機器に組み込むことにより帯域制御のために配置するルータを不要とすることを目的とする。
【0016】
【課題を解決するための手段】
上記課題を解決するために本発明に係わる帯域制御回路の請求項1の発明は、コネクションレス型ネットワーク中のQOS機能を備えていないレイヤレベルにおいて任意に帯域制限を行なう帯域制御回路であって、正規フレームの流量を監視するトラフィック監視部と、前記トラフィック監視部からの帯域制御情報に基づいてダミーフレームを生成し送出するダミーフレーム生成部と、複数のポートインタフェースを有し、正規フレームが第1のポートインタフェースに入力されるとこれに対応する第3のポートインタフェースは優先度の低い第1の送信バッファへ出力し、ダミーフレームが第2のポートインタフェースに入力されるとこれに対応する第3のポートインタフェースは優先度の高い第2の送信バッファへ出力するI/F部と、前記第1の送信バッファ及び第2の送信バッファからの出力を優先度の高いほうから順に通過させる優先判定部と、前記優先判定部からの出力のうちダミーフレームは破棄し正規フレームは通過させる正規フレーム/ダミーフレーム検出部とを備えたことを特徴とする。
【0017】
また、本発明に係わる帯域制御回路の請求項2の発明は、コネクションレス型ネットワーク中のQOS機能を備えていないレイヤレベルにおいて任意に帯域制限を行なう帯域制御回路であって、下り方向の正規フレームの流量を監視する第1のトラフィック監視部と、上り方向の正規フレームの流量を監視する第2のトラフィック監視部と、前記第1のトラフィック監視部からの帯域制御情報に基づいてダミーフレームを生成し送出する第1のダミーフレーム生成部と、前記第2のトラフィック監視部からの帯域制御情報に基づいてダミーフレームを生成し送出する第2のダミーフレーム生成部と、複数のポートインタフェースを有し、下り方向の正規フレームが第1のポートインタフェースに入力されるとこれに対応する第3のポートインタフェースは優先度の低い第1の送信バッファへ出力し、第1のダミーフレーム生成部からのダミーフレームが第2のポートインタフェースに入力されるとこれに対応する第3のポートインタフェースは優先度の高い第2の送信バッファへ出力し、上り方向の正規フレームが第3のポートインタフェースに入力されるとこれに対応する第1のポートインタフェースは優先度の低い第3の送信バッファへ出力し、第2のダミーフレーム生成部からのダミーフレームが第4のポートインタフェースに入力されるとこれに対応する第1のポートインタフェースは優先度の高い第4の送信バッファへ出力するI/F部と、前記第1の送信バッファ及び第2の送信バッファからの出力を優先度の高いほうから順に通過させる第1の優先判定部と、前記第3の送信バッファ及び第4の送信バッファからの出力を優先度の高いほうから順に通過させる第2の優先判定部と、前記第1の優先判定部からの出力のうちダミーフレームは破棄し正規フレームは通過させる第1の正規フレーム/ダミーフレーム検出部と、前記第2の優先判定部からの出力のうちダミーフレームは破棄し正規フレームは通過させる第2の正規フレーム/ダミーフレーム検出部とを備えたことを特徴とする。
【0018】
また、本発明に係わる帯域制御回路の請求項3の発明は、前記請求項1または2記載の帯域制御回路において、前記トラフィック監視部に代えて、ユーザ利用帯域指定部を備え、該ユーザ利用帯域指定部は予め設定されるユーザ情報に基づいて帯域制御情報を前記ダミーフレーム生成部に供給し、ダミーフレーム生成部からは常時一定(送出しない場合も含む)のダミーフレームが出力されるようにしたことを特徴とする。
【0019】
また、本発明に係わる帯域制御回路の請求項4の発明は、前記請求項1乃至3記載の帯域制御回路において、前記各ポートインタフェースは、MACアドレス参照テーブルを有し、前記正規フレーム/ダミーフレーム検出部は、前記正規フレームと前記ダミーフレームとをMACアドレスに基づいて検出し、レイヤ2レベルにおいて帯域制限するようにしたことを特徴とする。
【0020】
【発明の実施の形態】
以下、図示した実施の形態例に基づいて本発明を詳細に説明する。
図1は本発明に係わる帯域制御回路の実施の形態例を示す機能ブロック図であり、説明を簡略化するために片方向の信号の流れに対し帯域制御を行なう場合の構成としている。なお、この帯域制御回路は、ここでは図2に示す如くメディアコンバータに内蔵したものとして以下に説明する。
【0021】
まず、図2は本発明に係わる帯域制御回路をメディアコンバータに適用した例を示す図であり、図8に示した従来のメディアコンバータと同様の機能ブロックについては同一の記号を付してその説明を省略する。
この図に示すメディアコンバータ26は、物理層デバイス22とメディアコンバータ回路23の間に帯域制御回路1を設けて構成している。
なお、帯域制御回路1の入出力インタフェース部分は、「MII」、または「RMII」である。イーサネットの多くは搬送波感知多重アクセス/衝突検出(CSMA/CD)規格に準拠しており、このCSMA/CDの802モデルにおいて、メディア独立インタフェース(MII)規格によって定義されたインタフェースである。
【0022】
図1に戻って説明する。この例に示す帯域制御回路1は、受信フレーム2を監視するトラフィック監視部2と、トラフィック監視部2からの帯域制御情報に基づいてダミーフレームを生成するダミーフレーム生成部3と、ポート4a〜4cを有するスイッチ部5と、正規フレーム/ダミーフレーム検出部6とを備えており、前記スイッチ部5のポート4aは送信フレーム2及び受信フレーム2に対応する入出力ポートであり、ポート4bはダミーフレーム生成部3に対応する入力ポートであり、ポート4cは受信フレーム1及び送信フレーム2に対応する入出力ポートである。なお、前記正規フレーム/ダミーフレーム検出部6はスイッチ部5のポート4cに接続し、正規フレーム/ダミーフレーム検出部6の出力が送信フレーム1となる。
【0023】
更に、前記スイッチ部5は、以下の機能ブロックを備える。即ち、ポート4aに対応するポートインタフェース7aとポート4bに対応するポートインタフェース7bとポート4cに対応するポートインタフェース7cを有するインタフェース(I/F)部8と、ポートインタフェース7aからの信号を一旦蓄積しポート4aに送出する送信バッファ10aと、ポート4aからの信号を一旦蓄積しポートインタフェース7aに送出する受信バッファ9aと、ポート4bからの信号を一旦蓄積しポートインタフェース7bに送出する受信バッファ9bと、ポート4cからの信号を一旦蓄積しポートインタフェース7cに送出する受信バッファ9cと、ポートインタフェース7cの一方の出力からの信号を一旦蓄積し優先判定部11に送出する送信バッファ10bと、ポートインタフェース7cのもう一方の出力からの信号を一旦蓄積し優先判定部11に送出する送信バッファ10cと、前記送信バッファ10b及び10cからの信号を予め設定された優先度に基づいて順次ポート4cに送出する優先判定部11とを備える。
【0024】
前記送信バッファ10b及び10cには優先度が定められており、この優先度設定はI/F部8にI/F部設定として予め設定される。これにより、ここでは、送信バッファ10bは優先度が低く、送信バッファ10cは優先度が高く設定されている。なお、この優先度設定の情報は、優先判定部11へも通知される。
【0025】
この図に示す帯域制御回路は以下のように機能する。即ち、トラフィック監視部2は、受信フレーム2としてポート4aに到来するイーサネットフレーム(これを、正規フレームという)の単位時間当りの利用帯域幅を監視しており、トラフィック監視部2に予め設定さたユーザ利用可能帯域値(契約伝送速度)と比較した結果を帯域制御情報として常に、或いは定期的にダミーフレーム生成部3へ出力する。
【0026】
ダミーフレーム生成部3は、トラフィック監視部2からの帯域制御情報により、単位時間当りの利用帯域幅がユーザ利用可能帯域値を越えた時にダミーフレームを出力する。ここでいうダミーフレームとは、イーサネットフレームの形式に則ったもので、予め定めた特定パターンからなるデータを挿入し、且つヘッダ部分の宛先MACアドレス及び送信元MACアドレスはそれぞれ独自の固定アドレス(製造元で管理しているMACアドレスを2つ利用する)とした固定長のフレームである。
【0027】
このダミーフレームが、ポート4b及び受信バッファ9bを介してポートインタフェース7bへ入力されると、ポートインタフェース7bは経路選択としてポートインタフェース7cへ転送する。
ここで、経路選択について説明する。経路選択は、各ポートインタフェース7a〜7cが備えるMACアドレス参照テーブルに基づいて決定される。これらMACアドレス参照テーブルは、複数個のMACアドレスを記憶しておくことができ、更に、各々のポートから入力されるイーサネットフレームの送信元MACアドレスを随時更新記憶する、所謂、学習機能を有している。なお、MACアドレス参照テーブルには、ダミーフレームに付加される宛先MACアドレス及び送信元MACアドレスが予め設定記憶されており、これらアドレスについては更新によって破棄されないようになっている。
【0028】
次に、ポートインタフェース7cは、ポートインタフェース7bから転送されたダミーフレームを、送信バッファ10cに送出する。これはI/F部設定により設定された優先度に基くもので、ダミーフレームは優先度の高い送信バッファ10cに蓄積される。
【0029】
一方、受信フレーム2として到来する正規フレームがポート4a及び受信バッファ9aを介してポートインタフェース7aに入力されると、ポートインタフェース7aはMACアドレス参照テーブルに基づき、ポートインタフェース7cに転送する。そして、ポートインタフェース7cは、これを送信バッファ10bに出力する。
【0030】
次に、優先判定部11は、送信バッファ10b及び送信バッファ10cからの入力を、優先度の高い方から順次出力していく。つまり、送信バッファ10bより送信バッファ10cの方が、優先度が高いので、優先判定部11は、送信バッファ10c内にデータがある場合にはこちらから先に出力し、送信バッファ10c内にデータがない場合に送信バッファ10bからのデータを出力するのである。
こうして優先判定部11から出力されたイーサネットフレームは、ポート4cを介して正規フレーム/ダミーフレーム検出部6に入力される。
【0031】
正規フレーム/ダミーフレーム検出部6は、入力されたイーサネットフレームが、正規フレームであるか、ダミーフレームであるかを検出し、正規フレームであれば通過させ、ダミーフレームであれば破棄するよう動作する。
図3は、正規フレーム/ダミーフレーム検出部6の入力信号と出力信号の例を示す図であり、入力信号に正規フレームとダミーフレームとが混在している場面を示す。この入力信号が正規フレーム/ダミーフレーム検出部6を通過すると、出力信号に示す如く、正規フレームのみが出力される。
この検出は、正規フレーム/ダミーフレーム検出部6に予め記憶されたダミーフレームに挿入すべき宛先MACアドレスまたは送信元MACアドレスとの比較により行われる。
【0032】
一方、受信フレーム1としてポート4cに到来する正規フレームは、受信バッファ9cを介してポートインタフェース7cに入力され、ポートインタフェース7cは、MACアドレス参照テーブルに基づきこれをポートインタフェース7aに転送する。
ポートインタフェース7aから出力された正規フレームは、送信バッファ10a及びポート4aを介して送信フレーム2として出力される。
【0033】
以上のように、本発明に係わる帯域制御回路は、ユーザに設定された利用可能帯域を越えた時にダミーフレーム生成部3がダミーフレームを生成することでトラフィックを増大させ、且つ、優先判定部11により、正規フレームよりもダミーフレームを優先して通過させるので、正規フレームはダミーフレームの発生が大きくなるに連れて、帯域が少なくなるよう制限されることになる。トラフック監視部2は正規フレームの利用可能帯域を常に監視しつつ、ダミーフレームの生成の増減を帯域制御情報によりコントロールするのでユーザ利用帯域値は確保される。また、生成されたダミーフレームは、正規フレーム/ダミーフレーム検出部6にて破棄されるので、ダミーフレームは帯域制御回路内にて終始することになり、帯域制御回路から外にダミーフレームが送出されることはない。
【0034】
以上説明した本発明の実施の形態例においては、片方向の信号の流れに対し帯域制御を行なうという例を示したが、本発明の実施にあってはこの例に限らず、当然、双方向の信号の流れに対し帯域制御するよう構成することもできる。
図4は、本発明に係わる帯域制御回路の第二の実施の形態例を示す図であり、双方向の信号の流れに対し帯域制御する場合の構成例を示す。なお、上述の図1に示したものと同様の機能ブロックについては同一の符号を付してその説明を省略する。
【0035】
即ち、受信フレーム2から送信フレーム1への信号の流れを下り方向とすれば、受信フレーム1から送信フレーム2への上り方向に対しても帯域制御のための機能ブロックを付加して、双方向ともに対照的な構成とする。これにより図1の構成に、更に、トラフック監視部13とダミーフレーム生成部14とポート4dと受信バッファ9dとポートインタフェース7dと、送信バッファ10dと優先判定部17と正規フレーム/ダミーフレーム検出部15とを追加する。
そして、これら追加された機能ブロックも、上述と同様に機能することにより上り方向の利用帯域についても帯域制御が可能となる。
【0036】
以上のように、本発明に係わる帯域制御回路の第二の実施例は、双方向の信号の流れに対して帯域制御を行なうことができる。また、トラフィック監視部2とトラフィック監視部13のそれぞれに設定するユーザ利用可能帯域値を異ならせることにより、上り下りで非対称な帯域制御も可能となる。
【0037】
更に、本発明に係わる帯域制御回路は以下のように構成してもよい。
図5は本発明に係わる帯域制御回路の第三の実施の形態例を示す機能ブロック図である。なお、上述の図1に示したものと同様の機能ブロックについては同一の記号を付してその説明を省略する。つまり、この図に示す帯域制御回路18が上述した図1の構成と異なる点は、トラフィック監視部2に代えて、ユーザ利用帯域指定部19を設けた点であり、この例では、伝送路上(受信フレーム2)のトラフィックを監視することを不要としている。
【0038】
前記ユーザ利用帯域指定部19には、契約したユーザの利用可能帯域を、予めユーザ情報として設定する。即ち、例えば、アクセス回線が100BASE−FXであるとして、ユーザが契約した利用帯域が40Mb/sであったならば、ユーザ利用帯域指定部19には、40Mb/sのユーザ情報が設定される。そして、ユーザ利用帯域指定部19は、このユーザ情報に対応した帯域制御情報をダミーフレーム生成部3に供給すると、ダミーフレーム生成部3は60Mb/s相当のダミーフレームを常時送出するよう動作する。また、ユーザが契約した利用帯域が100Mb/sならば、ダミーフレーム生成部3はダミーフレームを常時送出しない。
【0039】
このように、本発明に係わる帯域制御回路の第三の実施の形態例にあっては、単位時間当りに正規フレームが通過可能な帯域を固定的に制限するようにすることにより、トラフィック監視のための煩雑な機能ブロック部分をを削減することができ、その分簡素な構成にて帯域制御を可能とする帯域制御回路とすることができる。
【0040】
【発明の効果】
以上のように本発明に係わる帯域制御回路は、正規フレームの流量を監視するトラフィック監視部と、トラフィック監視部による監視情報(帯域制御情報)に基づいてダミーフレームを生成するダミーフレーム生成部と、優先度が設定され正規フレームとダミーフレームとをそれぞれ一時蓄積する複数の送信バッファと、複数の送信バッファからの信号を優先度に応じて順次通過させる優先判定部と、ダミーフレームは破棄し、正規フレームのみ通過させる正規フレーム/ダミーフレーム検出部とを備えて構成し、ユーザ利用可能帯域値を越えた時にダミーフレームを送出して正規フレームのトラフィックを抑制するよう制御するので、アクセス回線毎の帯域制御を行なうことが可能な帯域制御回路が実現できる。
また、この帯域制御回路はレイヤ2レベルで帯域制御機能を実現するので、これをレイヤ2以下のネットワーク機器(例えば、メディアコンバータやレイヤ2スイッチングHUBなど)に組み込むことで、従来、帯域制御のために配置していたルータを不要とすることができ、局設備のコスト及び設備規模を低減することができる。
【図面の簡単な説明】
【図1】本発明に係る帯域制御回路の第一の実施例を示す機能ブロック図である。
【図2】本発明に係る帯域制御回路をメディアコンバータに適用した時のメディアコンバータの構成例を示す機能ブロック図である。
【図3】本発明に係る帯域制御回路の正規フレーム/ダミーフレーム検出部における入出力信号の例を示す図である。
【図4】本発明に係る帯域制御回路の第二の実施例を示す機能ブロック図である。
【図5】本発明に係る帯域制御回路の第三の実施例を示す機能ブロック図である。
【図6】イーサネットフレームの構成を説明するための図である。
【図7】IPネットワークサービスにおけるLAN直収サービスのシステム構成例を示す図である。
【図8】従来のメディアコンバータの構成例を示す機能ブロック図である。
【図9】LAN直収サービスのシステムにおける従来の帯域制御対応例を示す図である。
【符号の説明】
1・・・帯域制御回路
2・・・トラフィック監視部
3・・・ダミーフレーム生成部
4a〜4d・・・ポート
5・・・スイッチ部
6・・・正規フレーム/ダミーフレーム検出部
7a〜7d・・・ポートインタフェース
8・・・インタフェース(I/F)部
9a〜9d・・・受信バッファ
10a〜10d・・・送信バッファ
11・・・優先判定部
12・・・帯域制御回路
13・・・トラフィック監視部
14・・・ダミーフレーム生成部
15・・・正規フレーム/ダミーフレーム検出部
16・・・スイッチ部
17・・・優先判定部
18・・・帯域制御回路
19・・・ユーザ利用帯域指定部
20a、20b・・・メディアコンバータ
21・・・光モジュール
22・・・物理層デバイス
23・・・メディアコンバータ回路
24・・・物理層デバイス
25・・・トランス
26・・・メディアコンバータ
30・・・光ファイバ(アクセス回線)
40・・・HUB
50・・・端末装置
60・・・レイヤ2スイッチ(L2SW)
70・・・レイヤ3スイッチ(L3SW)
80・・・キャリアネットワーク(CN)
90・・・帯域制御装置(ルータ)

Claims (4)

  1. コネクションレス型ネットワーク中のQOS機能を備えていないレイヤレベルにおいて、到来した正規フレームが予め設定したユーザ利用帯域を越えて出力しないようユーザ毎に帯域制限を行なう帯域制御回路であって、
    到来する正規フレームの流量を常に或いは定期的に監視するトラフィック監視部と、
    前記トラフィック監視部からの帯域制御情報に基づいてダミーフレームを生成し送出するダミーフレーム生成部と、
    複数のポートインタフェースを有し、正規フレームが第1のポートインタフェースに入力されるとこれに対応する第3のポートインタフェースは優先度の低い第1の送信バッファへ出力し、ダミーフレームが第2のポートインタフェースに入力されるとこれに対応する第3のポートインタフェースは優先度の高い第2の送信バッファへ出力するI/F部と、
    前記第1の送信バッファ及び第2の送信バッファからの出力を優先度の高いほうから順に通過させる優先判定部と、
    前記優先判定部からの出力のうちダミーフレームは破棄し正規フレームは通過させる正規フレーム/ダミーフレーム検出部とを備え、帯域制御された正規フレームを出力することを特徴とする帯域制御回路。
  2. コネクションレス型ネットワーク中のQOS機能を備えていないレイヤレベルにおいて、到来した正規フレームが予め設定したユーザ利用帯域を越えて出力しないようユーザ毎に帯域制限を行なう帯域制御回路であって、
    到来する下り方向の正規フレームの流量を常に或いは定期的に監視する第1のトラフィック監視部と、
    到来する上り方向の正規フレームの流量を常に或いは定期的に監視する第2のトラフィック監視部と、
    前記第1のトラフィック監視部からの帯域制御情報に基づいてダミーフレームを生成し送出する第1のダミーフレーム生成部と、
    前記第2のトラフィック監視部からの帯域制御情報に基づいてダミーフレームを生成し送出する第2のダミーフレーム生成部と、
    複数のポートインタフェースを有し、下り方向の正規フレームが第1のポートインタフェースに入力されるとこれに対応する第3のポートインタフェースは優先度の低い第1の送信バッファへ出力し、第1のダミーフレーム生成部からのダミーフレームが第2のポートインタフェースに入力されるとこれに対応する第3のポートインタフェースは優先度の高い第2の送信バッファへ出力し、上り方向の正規フレームが第3のポートインタフェースに入力されるとこれに対応する第1のポートインタフェースは優先度の低い第3の送信バッファへ出力し、第2のダミーフレーム生成部からのダミーフレームが第4のポートインタフェースに入力されるとこれに対応する第1のポートインタフェースは優先度の高い第4の送信バッファへ出力するI/F部と、
    前記第1の送信バッファ及び第2の送信バッファからの出力を優先度の高いほうから順に通過させる第1の優先判定部と、
    前記第3の送信バッファ及び第4の送信バッファからの出力を優先度の高いほうから順に通過させる第2の優先判定部と、
    前記第1の優先判定部からの出力のうちダミーフレームは破棄し正規フレームは通過させる第1の正規フレーム/ダミーフレーム検出部と、
    前記第2の優先判定部からの出力のうちダミーフレームは破棄し正規フレームは通過させる第2の正規フレーム/ダミーフレーム検出部とを備え、帯域制御された正規フレームを出力することを特徴とする帯域制御回路。
  3. 前記トラフィック監視部に代えて、ユーザ利用帯域指定部を備え、該ユーザ利用帯域指定部は予め設定されるユーザ情報に基づいて帯域制御情報を前記ダミーフレーム生成部に供給し、ダミーフレーム生成部からは予め設定したユーザ利用帯域を越えないように常時一定(送出しない場合も含む)のダミーフレームが出力されるようにしたことを特徴とする前記請求項1または2記載の帯域制御回路。
  4. 前記各ポートインタフェースは、MACアドレス参照テーブルを有し、前記正規フレーム/ダミーフレーム検出部は、前記正規フレームと前記ダミーフレームとをMACアドレスに基づいて検出し、レイヤ2レベルにおいて帯域制限するようにしたことを特徴とする前記請求項1乃至3記載の帯域制御回路。
JP2001061825A 2001-03-06 2001-03-06 帯域制御回路 Expired - Fee Related JP4547816B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001061825A JP4547816B2 (ja) 2001-03-06 2001-03-06 帯域制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001061825A JP4547816B2 (ja) 2001-03-06 2001-03-06 帯域制御回路

Publications (2)

Publication Number Publication Date
JP2002271381A JP2002271381A (ja) 2002-09-20
JP4547816B2 true JP4547816B2 (ja) 2010-09-22

Family

ID=18921050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001061825A Expired - Fee Related JP4547816B2 (ja) 2001-03-06 2001-03-06 帯域制御回路

Country Status (1)

Country Link
JP (1) JP4547816B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005519711A (ja) 2002-04-17 2005-07-07 エルジー・エレクトロニクス・インコーポレーテッド 洗濯機
JP2010239369A (ja) * 2009-03-31 2010-10-21 Nec Corp 通信ネットワークにおける通信装置およびその通信制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750673A (ja) * 1993-08-06 1995-02-21 Mitsubishi Electric Corp 輻輳検出方式及び輻輳制御方式
JPH11252107A (ja) * 1998-03-05 1999-09-17 Hitachi Ltd Atmセル組立分解装置
JP2000244501A (ja) * 1999-02-23 2000-09-08 Nec Corp Atm通信システムおよびセル伝送速度の制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750673A (ja) * 1993-08-06 1995-02-21 Mitsubishi Electric Corp 輻輳検出方式及び輻輳制御方式
JPH11252107A (ja) * 1998-03-05 1999-09-17 Hitachi Ltd Atmセル組立分解装置
JP2000244501A (ja) * 1999-02-23 2000-09-08 Nec Corp Atm通信システムおよびセル伝送速度の制御方法

Also Published As

Publication number Publication date
JP2002271381A (ja) 2002-09-20

Similar Documents

Publication Publication Date Title
US5953340A (en) Adaptive networking system
US7177325B2 (en) Operations, administration and maintenance (OAM) systems and methods for packet switched data networks
US8855127B2 (en) Method and system for intelligent deep packet buffering
US7835369B2 (en) Data stream bonding device and method for bonding data streams
US6094439A (en) Arrangement for transmitting high speed packet data from a media access controller across multiple physical links
US7558872B1 (en) Point-to-point protocol flow control extension
US20040125809A1 (en) Ethernet interface over ATM Cell, UTOPIA xDSL in single and multiple channels converter/bridge on a single chip and method of operation
US7417995B2 (en) Method and system for frame relay and ethernet service interworking
US20020095662A1 (en) Utilizing powerline networking as a general purpose transport for a variety of signals
US20120320915A1 (en) Systems and methods to control flow and to define and interleave multiple channels
EP1190533A2 (en) Switching device and method for traffic policing over a network
US6813279B1 (en) Ethernet to ATM converter
US7046664B2 (en) Point-to-multipoint network interface
Norris Gigabit ethernet technology and applications
US9036640B2 (en) Encapsulation of data
US6330248B1 (en) Arrangement for transmitting data packets from a media access controller across multiple physical links
JP2005522159A (ja) 基地局と制御局を接続する低費用ネットワークシステム及びこれを利用したデータ伝送方法
JP4547816B2 (ja) 帯域制御回路
CN115250389A (zh) 一种光网络终端
Cisco
Cisco
Cisco
Cisco
Cisco
Cisco

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees