JP4541922B2 - Antenna device - Google Patents

Antenna device Download PDF

Info

Publication number
JP4541922B2
JP4541922B2 JP2005044478A JP2005044478A JP4541922B2 JP 4541922 B2 JP4541922 B2 JP 4541922B2 JP 2005044478 A JP2005044478 A JP 2005044478A JP 2005044478 A JP2005044478 A JP 2005044478A JP 4541922 B2 JP4541922 B2 JP 4541922B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
antenna
cavity
antenna device
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005044478A
Other languages
Japanese (ja)
Other versions
JP2006229871A (en
Inventor
洋子 古閑
一史 西澤
有 西野
幸久 吉田
裕章 宮下
滋 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005044478A priority Critical patent/JP4541922B2/en
Publication of JP2006229871A publication Critical patent/JP2006229871A/en
Application granted granted Critical
Publication of JP4541922B2 publication Critical patent/JP4541922B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、マイクロマシニング技術を用いて高誘電率基板上に平面アンテナを製作するアンテナ装置に関するものである。   The present invention relates to an antenna device for manufacturing a planar antenna on a high dielectric constant substrate using micromachining technology.

近年、マイクロ波およびミリ波帯での通信システムの開発に伴いアンテナの需要も高まっている。ここで、半導体技術をベースとするマイクロマシニング技術を用いれば、シリコン等の安価な半導体材料を用いてミリ波帯用に小型のアンテナを作成できる。ウェーハレベルで製作するため量産に適し、非常に低コストである。   In recent years, the demand for antennas has increased with the development of communication systems in the microwave and millimeter wave bands. Here, if a micromachining technology based on semiconductor technology is used, a small antenna for the millimeter wave band can be created using an inexpensive semiconductor material such as silicon. Since it is manufactured at the wafer level, it is suitable for mass production and very low cost.

RF帯で用いられるアンテナは、薄型・小型であること、加工の簡易性から、平面アンテナが多用される。この平面アンテナの典型例であるマイクロストリップアンテナ(Micro Strip Antenna、以下MSAと称す)は、円形または方形の開放境界を有する銅などの導体を基板上に構成し放射器としての機能をもたせたものである。給電法の多種性、アレー化の簡易性も、MSAが多用される理由である。   As the antenna used in the RF band, a planar antenna is frequently used because of its thinness and small size and ease of processing. A typical example of this planar antenna is a microstrip antenna (hereinafter referred to as MSA), which is made of a conductor such as copper having a circular or square open boundary on a substrate and has a function as a radiator. It is. The variety of power feeding methods and the simplicity of arraying are also reasons why MSA is frequently used.

マイクロマシニング技術を用いてMSAを作成する場合、シリコンやGaAs等半導体基板は、比誘電率がそれぞれ11.9、10.2と高いことから、誘電体損が増大し放射効率が低下する問題があり、RF帯では特にその影響が顕著である。   When creating an MSA using micromachining technology, the relative dielectric constants of semiconductor substrates such as silicon and GaAs are as high as 11.9 and 10.2, respectively, which increases the dielectric loss and lowers the radiation efficiency. In particular, the influence is remarkable in the RF band.

この問題を考慮した、マイクロマシニング技術を用いた従来の平面アンテナの一例として、アンテナの直下に空洞部を設け、誘電体の等価比誘電率を下げるといった手法を取るものがある(例えば、非特許文献1参照)。   As an example of a conventional planar antenna using micromachining technology that takes this problem into account, there is a method of providing a hollow portion directly under the antenna to reduce the equivalent relative permittivity of the dielectric (for example, non-patent Reference 1).

IEEE Transaction on Antennas and Propagation, 1998, I. Papapolymerou, L. P. B. Katehi, "Micromachined Patch Antennas", Fig. 8IEEE Transaction on Antennas and Propagation, 1998, I. Papapolymerou, L. P. B. Katehi, "Micromachined Patch Antennas", Fig. 8

しかし、上述したようにしてアンテナを作成する際、既存のシリコンウェハー厚は規定されている。このウェハーの薄膜化はできるが、基板を一様に薄くした場合にはその後のプロセスにおいて強度に問題があり、シリコンの厚みはある大きさ以下にできず、実現できる空洞部の深さ、すなわち実現できる等価比誘電率には制限があった。このため、アンテナ特性を調整、最適化するにも限界があった。   However, when an antenna is formed as described above, the existing silicon wafer thickness is defined. Although this wafer can be thinned, there is a problem in strength in the subsequent process when the substrate is uniformly thinned, and the thickness of the silicon cannot be reduced below a certain size, that is, the depth of the cavity that can be realized, that is, There is a limit to the equivalent dielectric constant that can be realized. For this reason, there is a limit to adjusting and optimizing the antenna characteristics.

この発明は上述した点に鑑みてなされたもので、マイクロマシニング技術を用いて高誘電率基板上に平面アンテナを製作する際に等価比誘電率により自由度の高い調整を可能にするアンテナ装置を得ることを目的とする。   The present invention has been made in view of the above points, and an antenna device that enables adjustment with a high degree of freedom by an equivalent relative dielectric constant when a planar antenna is manufactured on a high dielectric constant substrate using micromachining technology. The purpose is to obtain.

この発明に係るアンテナ装置は、マイクロマシン技術により半導体基板の片側に作製された、空洞部底面にパッチアンテナがパターニングされた第1の半導体基板と、同様にマイクロマシン技術により半導体基板の片側に作製された、空洞部の底面を含む空洞部開口側の一部あるいは全面をグランドとなる導体によって覆われた第2の半導体基板との積層構造で構成され、前記第1の半導体基板は、パッチアンテナのパターニングされた面を上向きに配置し、前記第2の半導体基板は、空洞開口部が前記第1の半導体基板の前記パッチアンテナがパターニングされていない面に対向するように前記第1の半導体基板の下に配置したことを特徴とする。 The antenna device according to the present invention is manufactured on one side of a semiconductor substrate by a micromachine technique, and is manufactured on one side of a semiconductor substrate by a micromachine technique. , it consists of a layered structure of a second semiconductor substrate covered by a conductor as a ground portion or the entire surface of the cavity opening side including the bottom surface of the cavity, the first semiconductor substrate, the patch antenna patterning The second semiconductor substrate is placed under the first semiconductor substrate so that the cavity opening faces the surface of the first semiconductor substrate on which the patch antenna is not patterned. It is characterized by having been arranged in.

この発明のアンテナ装置によれば、マイクロマシニング技術を用いて高誘電率基板上に平面アンテナを製作する際に等価比誘電率により自由度の高い調整を可能にすることができ、高誘電率基板として安価なシリコンのみ用いるので量産性があるため、低コストとなる。   According to the antenna device of the present invention, when a planar antenna is manufactured on a high dielectric constant substrate using micromachining technology, adjustment with a high degree of freedom can be made possible by an equivalent relative dielectric constant. Since only inexpensive silicon is used, there is mass production, resulting in low cost.

以下、この発明の実施の形態について図面を参照して示す。
実施の形態1.
図1は、この発明の実施の形態1に係るアンテナ装置を示すもので、(a)は斜視図、(b)は(a)に示すa−a'線断面図、(c)は(a)の上面からみた上視図である。
図1に示すように、第1の半導体基板11には、任意の深さをもつ空洞部12が設けられ、空洞部12の底面にパッチアンテナ13がパターニングされている。また、第2の半導体基板14には、空洞部15が設けられ、空洞部15の底面を含む第2の半導体基板14の表面はグランド(導体)16により覆われている。
Embodiments of the present invention will be described below with reference to the drawings.
Embodiment 1 FIG.
1A and 1B show an antenna device according to Embodiment 1 of the present invention, in which FIG. 1A is a perspective view, FIG. 1B is a cross-sectional view along line aa ′ shown in FIG. 1A, and FIG. It is a top view seen from the upper surface of).
As shown in FIG. 1, a cavity 12 having an arbitrary depth is provided in the first semiconductor substrate 11, and a patch antenna 13 is patterned on the bottom surface of the cavity 12. The second semiconductor substrate 14 is provided with a cavity 15, and the surface of the second semiconductor substrate 14 including the bottom surface of the cavity 15 is covered with a ground (conductor) 16.

すなわち、図1に示すアンテナ装置は、マイクロマシニング技術を用いて高誘電率基板上に平面アンテナを製作する際に等価比誘電率により自由度の高い調整を可能にするもので、空洞部12底面にパッチアンテナ13がパターニングされた第1の半導体基板11と、空洞部15の底面を含む空洞部開口側の一部あるいは全面をグランド16となる導体によって覆われた第2の半導体基板14との積層構造で構成され、第1の半導体基板11は、パッチアンテナ13のパターニングされた面を上向きに配置し、第2の半導体基板14は、空洞部15の開口側が第1の半導体基板11のパッチアンテナ13がパターニングされていない面に対向するように第1の半導体基板11の下に配置されている。   That is, the antenna device shown in FIG. 1 enables adjustment with a high degree of freedom by an equivalent relative permittivity when a planar antenna is manufactured on a high permittivity substrate using micromachining technology. Between the first semiconductor substrate 11 on which the patch antenna 13 is patterned and the second semiconductor substrate 14 in which a part or the entire surface of the cavity opening side including the bottom surface of the cavity 15 is covered with a conductor serving as a ground 16. The first semiconductor substrate 11 has a laminated structure, the patterned surface of the patch antenna 13 is arranged upward, and the second semiconductor substrate 14 is a patch of the first semiconductor substrate 11 with the opening side of the cavity 15 being the opening side. The antenna 13 is disposed under the first semiconductor substrate 11 so as to face the surface that is not patterned.

図1の構造のとき、第1の半導体基板11に設置されたパッチアンテナ13下の半導体基板厚と第2の半導体基板14の空洞部15の厚みによって等価比誘電率が決定されるため、半導体基板/空気層比を調整することにより、設計周波数で比帯域幅を調節できる。   In the structure of FIG. 1, the equivalent relative dielectric constant is determined by the thickness of the semiconductor substrate below the patch antenna 13 installed on the first semiconductor substrate 11 and the thickness of the cavity 15 of the second semiconductor substrate 14. By adjusting the substrate / air layer ratio, the specific bandwidth can be adjusted at the design frequency.

次に、この発明の実施の形態1に係るアンテナ装置への給電方式について説明する。
MSAへの給電方式としてよく知られている方法として、MSAの端部にマイクロストリップ線路を接続し直接給電する方式、MSAの地導体に設けたスロット孔を介して、別基板に設けたマイクロストリップ線路またはトリプレート線路から給電する電磁界結合方式、MSA裏面に同軸線路を接続する方式等が挙げられる。
Next, a power feeding method to the antenna device according to Embodiment 1 of the present invention will be described.
As a well-known method for supplying power to the MSA, a method of directly supplying power by connecting a microstrip line to the end of the MSA, a microstrip provided on a separate substrate through a slot hole provided in the ground conductor of the MSA Examples include an electromagnetic field coupling method in which power is supplied from a line or a triplate line, and a method in which a coaxial line is connected to the back surface of the MSA.

ミリ波帯においては同軸線路の接続が困難であるため、半導体技術により一体化が可能な電磁結合かストリップ線路による直接給電が給電方法として考えられる。また、電磁結合方式によるものは、他の方式に比べて給電線路の製作が容易であること、マイクロストリップ線路をパターニングした基板をMSA基板と積層する簡易な工程で製作できること、といった利点がある。   In the millimeter wave band, it is difficult to connect a coaxial line, and therefore, an electromagnetic coupling that can be integrated by a semiconductor technology or direct feeding by a strip line can be considered as a feeding method. In addition, the electromagnetic coupling method has advantages in that it is easier to manufacture a feeder line than other methods and that it can be manufactured by a simple process of laminating a substrate on which a microstrip line is patterned with an MSA substrate.

ここで、この発明の実施の形態1に係るアンテナ装置に対する給電法として電磁結合によるものを取り上げ、図2を参照して説明する。図2において、(a)は斜視図、(b)は(a)のa−a'線断面図、(c)は(a)においてbの方向からみた透視図である。
図2に示すように、第1の半導体基板21に任意の深さをもつ空洞部22が設けられ、空洞部22の底面にパッチアンテナ23がパターニングされている。また、第2の半導体基板24には、空洞部25が設けられ、空洞部25の底面を含む第2の半導体基板24の表面はグランド26により覆われている。
Here, as a power feeding method for the antenna device according to the first embodiment of the present invention, a method using electromagnetic coupling will be taken up and described with reference to FIG. 2A is a perspective view, FIG. 2B is a cross-sectional view taken along the line aa ′ in FIG. 2A, and FIG. 2C is a perspective view seen from the direction b in FIG.
As shown in FIG. 2, a cavity 22 having an arbitrary depth is provided in the first semiconductor substrate 21, and a patch antenna 23 is patterned on the bottom surface of the cavity 22. The second semiconductor substrate 24 is provided with a cavity 25, and the surface of the second semiconductor substrate 24 including the bottom surface of the cavity 25 is covered with a ground 26.

また、第2の半導体基板24の空洞部25の底面部分のグランド26にはスロット孔27が設けられ、第2の半導体基板24の裏面にはマイクロストリップ線路28がパターニングされ、マイクロストリップ線路28は、スロット孔27と直交するように配置されており、このマイクロストリップ線路28からスロット孔27を介して給電するようになっている。   In addition, a slot hole 27 is provided in the ground 26 at the bottom of the cavity 25 of the second semiconductor substrate 24, and a microstrip line 28 is patterned on the back surface of the second semiconductor substrate 24. The microstrip line 28 is arranged so as to be orthogonal to the slot hole 27, and power is supplied through the slot hole 27.

そして、スロット孔27の長さは、中心周波数にて共振させるように半波長程度とする。マイクロストリップ線路28の開放端はスロット孔からλg/4の位置で開放したスタブとすれば、スロット孔直下に流れる電流が最大となり、それの作る磁界も最大となる。よって、このとき、スロット孔27に強く結合し、アンテナへ効率よく電力を供給する。ここで、λgはマイクロストリップ線路28の管内波長である。このとき、スロット孔27の幅、スタブとしてのマイクロストリップ線路28の幅を変えることによって、それぞれの特性インピーダンスを変え、MSL線路との整合をとる。   The length of the slot hole 27 is about half a wavelength so as to resonate at the center frequency. If the open end of the microstrip line 28 is a stub opened at a position of λg / 4 from the slot hole, the current flowing directly under the slot hole becomes maximum, and the magnetic field generated by the stub becomes maximum. Therefore, at this time, it is strongly coupled to the slot hole 27 and efficiently supplies power to the antenna. Here, λg is the in-tube wavelength of the microstrip line 28. At this time, by changing the width of the slot hole 27 and the width of the microstrip line 28 as a stub, the respective characteristic impedances are changed to achieve matching with the MSL line.

なお、スロット孔27は空洞部25の底面に設けられているが、マイクロマシニングプロセスではまず空洞部を彫りこんだ後に実際のパターンよりも小さいサイズのマスクを使うなどの方法をとることで、このようなパターニングも可能である。また、スロット孔27の形状は図のような長方形に限らず、H型やドッグボーン型でもよい。スロット孔27の形状を変えればパッチアンテナ23への結合量を広帯域に亘って調整することができる。   The slot hole 27 is provided on the bottom surface of the cavity 25. In the micromachining process, first, the cavity is engraved and then a mask having a size smaller than the actual pattern is used. Such patterning is also possible. Further, the shape of the slot hole 27 is not limited to a rectangle as shown in the figure, but may be an H shape or a dog bone shape. If the shape of the slot hole 27 is changed, the amount of coupling to the patch antenna 23 can be adjusted over a wide band.

次に、スロット孔27を介して上面に給電がなされたときの動作について説明する。
このアンテナは、スロット孔27を共振させパッチアンテナ23の大きさを最適に選ぶことにより設計周波数にて共振させることができる。パッチアンテナ23がなくスロット孔27のみでは空洞部25の存在により下方により多く電磁波が放射するが、パッチアンテナ23が導波器として働き上面へ電波を放射するようになる。
Next, the operation when power is supplied to the upper surface through the slot hole 27 will be described.
This antenna can resonate at the design frequency by resonating the slot hole 27 and selecting the size of the patch antenna 23 optimally. If there is no patch antenna 23 and only the slot hole 27 is present, more electromagnetic waves are radiated downward due to the presence of the cavity 25, but the patch antenna 23 acts as a waveguide and radiates radio waves to the upper surface.

本構造のアンテナの利点として、空洞部22と25の深さを調節することにより比誘電率を調整し、比帯域幅を可変できるということがある。このことを示す数値解析結果を以下に示す。今、図2(b)において、第1の半導体基板21と第2の半導体基板24の半導体ウェハー厚dは規定されている。よって、アンテナ基板厚(t1+t2)=dという束縛条件のもと、t1/t2比を変えたときのアンテナ基板厚(Substrate depth)と比帯域幅(Bandwidth)の関係を数値解析した結果を図3に示す。図3において、31はt1=0.17dの場合、32はt1=0.3dの場合である。ここで、比帯域幅とは、設計周波数にて共振させたときにスロット孔27からアンテナ側をみた入力インピーダンスにて規格化した値である。この入力インピーダンスが給電線のインピーダンスとずれている場合でも、給電線のマイクロストリップ線路28にスタブや変成器を設けるといった手法を取ることで整合は可能である。
As an advantage of the antenna of this structure, the relative permittivity can be adjusted by adjusting the depth of the cavities 22 and 25, and the specific bandwidth can be varied. Numerical analysis results showing this are shown below. In FIG. 2B, the semiconductor wafer thickness d of the first semiconductor substrate 21 and the second semiconductor substrate 24 is defined. Therefore, the result of numerical analysis of the relationship between the antenna substrate thickness (Substrate depth) and the specific bandwidth (Bandwidth) when the t1 / t2 ratio is changed under the constraint condition that the antenna substrate thickness (t1 + t2) = d is shown in FIG. Shown in In FIG. 3, 31 is a case where t1 = 0.17d, and 32 is a case where t1 = 0.3d. Here, the specific bandwidth is a value normalized by the input impedance viewed from the slot hole 27 toward the antenna side when resonating at the design frequency. Even when this input impedance is deviated from the impedance of the feeder line, matching is possible by adopting a method of providing a stub or a transformer on the microstrip line 28 of the feeder line.

図3に示されたように、基板厚に比例して比帯域幅は大きくなることがわかる。また、t1/t2比が異なった場合には、t1が小さいものが比帯域幅は大きい。また、本構造のアンテナは、図3に示す数値解析例では最大で18%程度の比帯域が得られており、通常のパッチアンテナと比較して広帯域性を有する。これは、t2が厚い場合は空洞部26を主としたキャビティアンテナにおいてパッチアンテナ23が摂動素子として動作するためと考えられる。   As shown in FIG. 3, it can be seen that the specific bandwidth increases in proportion to the substrate thickness. Also, when the t1 / t2 ratio is different, the smaller the t1 is, the larger the specific bandwidth is. Further, in the numerical analysis example shown in FIG. 3, the antenna having this structure has a specific bandwidth of about 18% at the maximum, and has a broadband property compared with a normal patch antenna. This is presumably because when t2 is thick, the patch antenna 23 operates as a perturbation element in the cavity antenna mainly composed of the cavity 26.

前記した実施の形態1のアンテナにおいて、t1、t2の厚みが共に大きくなるとパッチアンテナ23のサイズが小さくなり、加工精度が厳しくなる。このときの対応策を、図4を参照に示す。図4において、図2と同様のものには同一の符号を付し、その説明は省略する。図4(a)、(b)は図2(a)、(b)に対応し、図4(c)は、図4(b)の上面からみた透視図である。図4に示すように、第1の半導体基板21のパッチアンテナ23のパターニングされた基板の部分に多数の孔41を開けることにより、比誘電率が低下し整合するパッチアンテナ23のサイズが大きくなる。このように、アンテナ基板厚が大きくなっても厳しい加工精度に設定しなくてもよい効果がある。   In the antenna according to the first embodiment described above, when both the thicknesses t1 and t2 are increased, the size of the patch antenna 23 is reduced, and the processing accuracy becomes severe. A countermeasure at this time is shown in FIG. In FIG. 4, the same components as those in FIG. 2 are denoted by the same reference numerals, and the description thereof is omitted. 4 (a) and 4 (b) correspond to FIGS. 2 (a) and 2 (b), and FIG. 4 (c) is a perspective view seen from the upper surface of FIG. 4 (b). As shown in FIG. 4, by making a large number of holes 41 in the patterned substrate portion of the patch antenna 23 of the first semiconductor substrate 21, the dielectric constant is lowered and the size of the matching patch antenna 23 is increased. . Thus, there is an effect that it is not necessary to set a strict processing accuracy even when the antenna substrate thickness is increased.

次に、この発明の実施の形態1に対する給電法の第2の例を、図5を参照して示す。
図5において、前記図2と同様のものには同一の符号を付し、その説明は省略する。図5(a)、(b)は図2(a)、(b)に対応し、図5(c)は、図5(a)においてb方向からみた透視図である。図5において、61は樹脂基板を示し、樹脂基板61の裏面にはグランド62が塗布され、樹脂基板61の表面にはグランド62とグランド26によって構成されるトリプレート線路の信号線63が形成されている。また、樹脂基板61と第2の半導体基板24とを貫通するビア64が設けられている。このように、樹脂基板61を設けてトリプレート線路とすると、樹脂基板61の下に移相器や増幅器を設けた基板を積層する際に、それら回路素子への給電線路からの放射をなくすことができるという利点がある。
Next, a second example of the power feeding method for the first embodiment of the present invention will be described with reference to FIG.
In FIG. 5, the same components as those in FIG. 5 (a) and 5 (b) correspond to FIGS. 2 (a) and 2 (b), and FIG. 5 (c) is a perspective view seen from the direction b in FIG. 5 (a). In FIG. 5, reference numeral 61 denotes a resin substrate. A ground 62 is applied to the back surface of the resin substrate 61, and a triplate line signal line 63 constituted by the ground 62 and the ground 26 is formed on the surface of the resin substrate 61. ing. In addition, a via 64 penetrating the resin substrate 61 and the second semiconductor substrate 24 is provided. As described above, when the resin substrate 61 is provided to form a triplate line, when a substrate provided with a phase shifter and an amplifier is laminated under the resin substrate 61, radiation from the feeder line to these circuit elements is eliminated. There is an advantage that can be.

トリプレート線路の信号線63は、スロット孔27の直下よりλg/4程度のばして開放スタブとする。このとき、スロット孔27の設けられたアンテナの地導体であるグランド26とそれに平行なトリプレート線路の地導体であるグランド62とで平行平板モードを引き起こすことを防ぐため、スロット孔27の近傍には導通のためのビア64を数本打つ必要がある。図の限りではなく、必要本数を最適な位置に任意に配置する。ここで、ビア64間で共振することを防ぐため、ビア64の間隔はλg/4以下でうつようにする。マイクロマシニングプロセスでは、このようなビア64をうつことも可能である。ここで、ビア64の最小径は基板とのアスペクト比に依存する。例えば、アスペクト比が3で基板厚みが300μmのとき、この基板に打つことができるビア64の最小径は100μmとなる。   The signal line 63 of the triplate line is an open stub extending about λg / 4 from directly below the slot hole 27. At this time, in order to prevent the parallel plate mode from being caused by the ground 26 which is the ground conductor of the antenna provided with the slot hole 27 and the ground 62 which is the ground conductor of the triplate line parallel to the ground 26, in the vicinity of the slot hole 27. Need to make several vias 64 for conduction. The required number is arbitrarily arranged at an optimal position, not limited to the figure. Here, in order to prevent resonance between the vias 64, the interval between the vias 64 is set to λg / 4 or less. In the micromachining process, it is possible to pass such a via 64. Here, the minimum diameter of the via 64 depends on the aspect ratio with the substrate. For example, when the aspect ratio is 3 and the substrate thickness is 300 μm, the minimum diameter of the via 64 that can be hit on the substrate is 100 μm.

実施の形態2.
図6は、この発明の実施の形態2に係るアンテナ装置を示すもので、図6(a)、(b)は図2(a)、(b)に対応し、図6(c)は図6(b)の上面からみた上視図である。図6において、図2と同様のものには同一の符号を付し、その説明は省略する。第1の半導体基板21の空洞部底面にパターニングされたパッチアンテナ23にはストリップ線路となる給電信号線81である導体がパターニングされて伸張され、この第1の半導体基板21の裏面には信号線83である導体がパターニングされ、信号線81の端部で第1の半導体基板21を貫通するビア82が設けられて信号線81と信号線83とが導通するようになっている。また、第2の半導体基板24の空洞部25内部のグランド26の側面にはコプレーナ線路84がパターニングされ、この第2の半導体基板24の裏面には信号線86である導体がパターニングされ、コプレーナ線路84の信号線と信号線86とを導通するビア85が設けられ、第2の半導体基板24の裏面からの貫通構造によりコプレーナ線路84を給電する構造となっている。なお、グランド26には、図2に示す如くスロット孔27は設けられていない。
Embodiment 2. FIG.
FIG. 6 shows an antenna apparatus according to Embodiment 2 of the present invention. FIGS. 6 (a) and 6 (b) correspond to FIGS. 2 (a) and 2 (b), and FIG. It is the top view seen from the upper surface of 6 (b). In FIG. 6, the same components as those in FIG. 2 are denoted by the same reference numerals, and the description thereof is omitted. The patch antenna 23 patterned on the bottom surface of the cavity of the first semiconductor substrate 21 is patterned and extended with a conductor as a feed signal line 81 serving as a strip line, and a signal line is formed on the back surface of the first semiconductor substrate 21. The conductor 83 is patterned, and a via 82 penetrating the first semiconductor substrate 21 is provided at the end of the signal line 81 so that the signal line 81 and the signal line 83 are electrically connected. Further, a coplanar line 84 is patterned on the side surface of the ground 26 inside the cavity 25 of the second semiconductor substrate 24, and a conductor which is a signal line 86 is patterned on the back surface of the second semiconductor substrate 24. A via 85 that conducts the signal line 84 and the signal line 86 is provided, and the coplanar line 84 is fed by a penetrating structure from the back surface of the second semiconductor substrate 24. The ground 26 is not provided with the slot hole 27 as shown in FIG.

次に動作について説明する。今、信号線86からRF信号が入力されると、ビア85、コプレーナ線路86、信号線83、ビア82、信号線81を伝わってパッチアンテナ23にRF信号が到達する。実施の形態1と異なり、電磁界結合ではなく信号線によりMSAに直接給電するため、前記実施の形態1ではキャビティアンテナと導波器として動作していたが、本形態ではパッチアンテナとして動作する。   Next, the operation will be described. Now, when an RF signal is input from the signal line 86, the RF signal reaches the patch antenna 23 through the via 85, the coplanar line 86, the signal line 83, the via 82, and the signal line 81. Unlike the first embodiment, since the MSA is directly fed with a signal line rather than electromagnetic coupling, the first embodiment operates as a cavity antenna and a director, but in this embodiment, it operates as a patch antenna.

前記実施の形態2のアンテナでも、実施の形態1と同様にパッチアンテナ23下方の基板に空気孔を多数設けることで比誘電率を調整し、比帯域幅やアンテナの大きさを変えることができる。また、実施の形態1と同様に比励振素子を積層することで、広帯域化が図れる。   In the antenna of the second embodiment, as in the first embodiment, the relative permittivity can be adjusted by providing a large number of air holes in the substrate below the patch antenna 23, and the specific bandwidth and the size of the antenna can be changed. . Further, as in the first embodiment, by stacking the specific excitation elements, the bandwidth can be increased.

前記した実施の形態1〜2において、半導体基板同士の積層・接着には、金(Au)とクロム(Cr)を混合したものを基板上に塗布し圧着する方法、またははんだを塗布し熱圧着する方法が取られる。   In the first and second embodiments described above, for the lamination and adhesion of semiconductor substrates, a method in which a mixture of gold (Au) and chromium (Cr) is applied onto a substrate and crimped, or solder is applied and thermocompression bonded. The way to do is taken.

また、前記した実施の形態1〜2において、空洞部の内部が空気で充填され封止されると、エッチングされた半導体基板の薄い層がダイアフラムとなり、気圧により空洞部の形状が変化するおそれがある。このことを防ぐには、半導体基板に微小な孔を開ければよい。   In the first and second embodiments described above, when the inside of the cavity is filled and sealed with air, the thin layer of the etched semiconductor substrate becomes a diaphragm, and the shape of the cavity may change due to atmospheric pressure. is there. In order to prevent this, a minute hole may be formed in the semiconductor substrate.

また、前記した実施の形態1〜2において、空洞部の内部には低誘電率な誘電体を充填してもよい。例として、比誘電率3.5をもつポリイミド、シリコンに空気孔をあけ硬化させ、この空気の比率を調整することで比誘電率の調整が可能なポーラスシリコンなどが挙げられる。   In the first and second embodiments, the cavity may be filled with a dielectric having a low dielectric constant. Examples include polyimide having a relative dielectric constant of 3.5, porous silicon capable of adjusting the relative dielectric constant by making air holes in the silicon, curing it, and adjusting the ratio of the air.

実施の形態3.
図7は、この発明の実施の形態3に係るアンテナ装置を示す断面図である。
図7に示すように、実施の形態3に係るアンテナ装置では、空洞部73底面にパッチアンテナ71がパターニングされた第3の半導体基板72を備え、実施の形態1及び2と同様なアンテナ装置の第1の半導体基板21上に、第1の半導体基板21の空洞部22の開口部が第3の半導体基板72のパッチアンテナ71がパターニングされていない面に対向するように、第3の半導体基板72を積層している。
Embodiment 3 FIG.
FIG. 7 is a cross-sectional view showing an antenna apparatus according to Embodiment 3 of the present invention.
As shown in FIG. 7, the antenna device according to the third embodiment includes a third semiconductor substrate 72 on which a patch antenna 71 is patterned on the bottom surface of the cavity 73, and is the same antenna device as in the first and second embodiments. The third semiconductor substrate 21 is formed on the first semiconductor substrate 21 such that the opening of the cavity 22 of the first semiconductor substrate 21 faces the surface of the third semiconductor substrate 72 where the patch antenna 71 is not patterned. 72 are stacked.

このため、パッチアンテナ71も非励振素子として働き、その結果、さらに帯域を広げることができる。このとき、半導体基板72の空洞部73のサイズ、厚みを調整することによって、ビーム幅、ビームの指向性をも制御できる。   For this reason, the patch antenna 71 also functions as a non-excitation element, and as a result, the band can be further expanded. At this time, the beam width and beam directivity can also be controlled by adjusting the size and thickness of the cavity 73 of the semiconductor substrate 72.

さらに、前記した実施の形態1ないし3に係るアンテナ装置をアレー化し、ビーム走査など高機能性を持たせることも可能である。   Furthermore, the antenna devices according to Embodiments 1 to 3 described above can be arrayed to provide high functionality such as beam scanning.

この発明の実施の形態1に係るアンテナ装置を示す図である。It is a figure which shows the antenna apparatus which concerns on Embodiment 1 of this invention. この発明の実施の形態1に係るアンテナ装置への第1の給電法を説明するための図である。It is a figure for demonstrating the 1st electric power feeding method to the antenna device which concerns on Embodiment 1 of this invention. この発明の実施の形態1に係るアンテナ装置の効果を示す図である。It is a figure which shows the effect of the antenna device which concerns on Embodiment 1 of this invention. この発明の実施の形態1に係るアンテナ装置のアンテナ基板厚が大きくなりってパッチアンテナのサイズが小さくなり、加工精度が厳しくなるときの対応策を説明するための図である。It is a figure for demonstrating a countermeasure when the antenna board | substrate thickness of the antenna apparatus which concerns on Embodiment 1 of this invention becomes large, the size of a patch antenna becomes small, and processing precision becomes severe. この発明の実施の形態1に係るアンテナ装置への第2の給電法を説明するための図である。It is a figure for demonstrating the 2nd electric power feeding method to the antenna apparatus which concerns on Embodiment 1 of this invention. この発明の実施の形態2に係るアンテナ装置を示す図である。It is a figure which shows the antenna apparatus which concerns on Embodiment 2 of this invention. この発明の実施の形態3に係るアンテナ装置を示す図である。It is a figure which shows the antenna apparatus which concerns on Embodiment 3 of this invention.

符号の説明Explanation of symbols

1 導体、2 空洞部、3 グランド、4 信号導体、5 誘電体、11、14 半導体基板、12、15 空洞部、13 パッチアンテナ、16 グランド、21、24 半導体基板、22、25 空洞部、26 グランド、27 スロット孔、28 マイクロストリップ線路、41、42 孔、51 ビア、61 樹脂基板、62 グランド、63 信号線、64 ビア、71 パッチアンテナ、72 半導体基板、73 空洞部、81 信号線、82、85 ビア、83、86 信号線、84 コプレーナ線路。   DESCRIPTION OF SYMBOLS 1 Conductor, 2 Cavity part, 3 Ground, 4 Signal conductor, 5 Dielectric, 11, 14 Semiconductor substrate, 12, 15 Cavity part, 13 Patch antenna, 16 Ground, 21, 24 Semiconductor substrate, 22, 25 Cavity part, 26 Ground, 27 slot hole, 28 microstrip line, 41, 42 hole, 51 via, 61 resin substrate, 62 ground, 63 signal line, 64 via, 71 patch antenna, 72 semiconductor substrate, 73 cavity, 81 signal line, 82 , 85 vias, 83, 86 signal lines, 84 coplanar lines.

Claims (5)

マイクロマシン技術により半導体基板の片側に作製された、空洞部底面にパッチアンテナがパターニングされた第1の半導体基板と、同様にマイクロマシン技術により半導体基板の片側に作製された、空洞部の底面を含む空洞部開口側の一部あるいは全面をグランドとなる導体によって覆われた第2の半導体基板との積層構造で構成され、
前記第1の半導体基板は、パッチアンテナのパターニングされた面を上向きに配置し、
前記第2の半導体基板は、空洞開口部が前記第1の半導体基板の前記パッチアンテナがパターニングされていない面に対向するように前記第1の半導体基板の下に配置した
ことを特徴とするアンテナ装置。
A first semiconductor substrate manufactured on one side of a semiconductor substrate by micromachine technology and patterned with a patch antenna on the bottom surface of the cavity, and a cavity including the bottom surface of the cavity portion similarly manufactured on one side of the semiconductor substrate by micromachine technology It is composed of a laminated structure with a second semiconductor substrate covered with a conductor serving as a ground on a part or the entire surface on the part opening side,
The first semiconductor substrate is arranged with the patterned surface of the patch antenna facing upward,
The second semiconductor substrate is disposed under the first semiconductor substrate such that a cavity opening faces a surface of the first semiconductor substrate on which the patch antenna is not patterned. apparatus.
請求項1に記載のアンテナ装置において、
前記第2の半導体基板の前記空洞部底面にスロット孔を設け、前記第2の半導体基板の底面に前記空洞部底面がグランドとなるマイクロストリップ線路を前記スロット孔と直交するように配置し、前記マイクロストリップ線路から前記スロット孔を介して給電する
ことを特徴とするアンテナ装置。
The antenna device according to claim 1,
A slot hole is provided in the bottom surface of the cavity portion of the second semiconductor substrate, and a microstrip line having the bottom surface of the cavity portion as a ground is disposed on the bottom surface of the second semiconductor substrate so as to be orthogonal to the slot hole, An antenna device, wherein power is fed from a microstrip line through the slot hole.
請求項1に記載のアンテナ装置において、
前記第2の半導体基板の前記空洞部内部の導体上にコプレーナ線路を設け、前記第2の半導体基板の裏面からの貫通構造により前記コプレーナ線路を給電する構造と共に、前記パッチアンテナからストリップ線路を伸長し、当該ストリップ線路の端部で前記第1の半導体基板を貫通するビアを設け、前記コプレーナ線路と接続した構造とした
ことを特徴とするアンテナ装置。
The antenna device according to claim 1,
A coplanar line is provided on the conductor inside the hollow portion of the second semiconductor substrate, and the coplanar line is fed by a through structure from the back surface of the second semiconductor substrate, and a strip line is extended from the patch antenna. The antenna device is characterized in that a via that penetrates the first semiconductor substrate is provided at an end portion of the strip line and is connected to the coplanar line.
請求項1から3のいずれか1項に記載のアンテナ装置において、
空洞部底面にパッチアンテナがパターニングされた第3の半導体基板をさらに備え、
前記第3の半導体基板を、前記第1の半導体基板上に当該第1の半導体基板の空洞部開口部が前記第3の半導体基板の前記パッチアンテナがパターニングされていない面に対向するように積層した
ことを特徴とするアンテナ装置。
In the antenna device according to any one of claims 1 to 3,
A third semiconductor substrate having a patch antenna patterned on the bottom of the cavity,
Laminating the third semiconductor substrate on the first semiconductor substrate such that the cavity opening of the first semiconductor substrate faces the surface of the third semiconductor substrate on which the patch antenna is not patterned. An antenna device characterized by that.
請求項1から4のいずれか1項に記載のアンテナ装置を同一基板上にアレー化した
ことを特徴とするアンテナ装置。
The antenna device according to any one of claims 1 to 4, wherein the antenna device is arrayed on the same substrate.
JP2005044478A 2005-02-21 2005-02-21 Antenna device Expired - Fee Related JP4541922B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005044478A JP4541922B2 (en) 2005-02-21 2005-02-21 Antenna device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005044478A JP4541922B2 (en) 2005-02-21 2005-02-21 Antenna device

Publications (2)

Publication Number Publication Date
JP2006229871A JP2006229871A (en) 2006-08-31
JP4541922B2 true JP4541922B2 (en) 2010-09-08

Family

ID=36990785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005044478A Expired - Fee Related JP4541922B2 (en) 2005-02-21 2005-02-21 Antenna device

Country Status (1)

Country Link
JP (1) JP4541922B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2908931B1 (en) * 2006-11-21 2009-02-13 Centre Nat Rech Scient INTEGRATED TERAHERTZ ANTENNA AND TRANSMITTER / RECEIVER, AND PROCESS FOR THEIR MANUFACTURE.
DE112008003704T5 (en) 2008-02-04 2010-12-09 AGC Automotive Americas R&D, Inc., Ypsilanti Cavity-coupled multi-element antenna
US7696930B2 (en) * 2008-04-14 2010-04-13 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US10361476B2 (en) * 2015-05-26 2019-07-23 Qualcomm Incorporated Antenna structures for wireless communications
WO2017110639A1 (en) * 2015-12-25 2017-06-29 株式会社村田製作所 High-frequency module
JPWO2018147381A1 (en) * 2017-02-13 2019-12-12 日立金属株式会社 Planar antenna
JP7005357B2 (en) * 2017-02-21 2022-01-21 京セラ株式会社 Antenna board
US10903545B2 (en) * 2018-05-29 2021-01-26 3D Glass Solutions, Inc. Method of making a mechanically stabilized radio frequency transmission line device
KR102565703B1 (en) * 2018-07-18 2023-08-10 삼성전기주식회사 Package substrate and chip package having the same
CN112771725B (en) * 2018-09-27 2023-06-20 株式会社村田制作所 Antenna module, communication device and array antenna
JP2020127079A (en) * 2019-02-01 2020-08-20 ソニーセミコンダクタソリューションズ株式会社 Antenna device and wireless communication device
JP7417448B2 (en) * 2019-03-23 2024-01-18 京セラ株式会社 Antenna board and antenna module
CN112420526A (en) * 2019-08-20 2021-02-26 江苏长电科技股份有限公司 Double-substrate laminated structure and packaging method thereof
KR102221818B1 (en) * 2019-09-06 2021-03-03 중앙대학교 산학협력단 Multi-layer antenna using dielectric open type cavity
JP2021061502A (en) 2019-10-04 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 Antenna device and wireless communication device
WO2022034732A1 (en) * 2020-08-13 2022-02-17 株式会社村田製作所 Multilayer dielectric substrate, and method for manufacturing multilayer dielectric substrate
WO2024019933A1 (en) * 2022-07-18 2024-01-25 Texas Instruments Incorporated Patch antennas in packages

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62203404A (en) * 1986-03-04 1987-09-08 Nippon Hoso Kyokai <Nhk> Microstrip antenna
JPH01135105A (en) * 1987-11-20 1989-05-26 Fujitsu Ltd Patch antenna
JPH0730323A (en) * 1993-07-15 1995-01-31 Nec Corp Active antenna
JPH07154131A (en) * 1993-10-04 1995-06-16 Nec Corp Monolithic antenna module
JPH0951224A (en) * 1995-05-29 1997-02-18 Nippon Telegr & Teleph Corp <Ntt> Microstrip antenna made of plural kinds of multi-layer dielectric films
JPH10233621A (en) * 1997-02-20 1998-09-02 Sharp Corp Combination microwave millimeter wave circuit and antenna
JPH11214916A (en) * 1998-01-21 1999-08-06 Toyota Motor Corp Antenna system and manufacture thereof
JP2002217638A (en) * 2001-01-23 2002-08-02 Mitsubishi Electric Corp Antenna unit
JP2003204211A (en) * 2002-09-30 2003-07-18 Nec Corp Microwave/millimeter wave circuit device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62203404A (en) * 1986-03-04 1987-09-08 Nippon Hoso Kyokai <Nhk> Microstrip antenna
JPH01135105A (en) * 1987-11-20 1989-05-26 Fujitsu Ltd Patch antenna
JPH0730323A (en) * 1993-07-15 1995-01-31 Nec Corp Active antenna
JPH07154131A (en) * 1993-10-04 1995-06-16 Nec Corp Monolithic antenna module
JPH0951224A (en) * 1995-05-29 1997-02-18 Nippon Telegr & Teleph Corp <Ntt> Microstrip antenna made of plural kinds of multi-layer dielectric films
JPH10233621A (en) * 1997-02-20 1998-09-02 Sharp Corp Combination microwave millimeter wave circuit and antenna
JPH11214916A (en) * 1998-01-21 1999-08-06 Toyota Motor Corp Antenna system and manufacture thereof
JP2002217638A (en) * 2001-01-23 2002-08-02 Mitsubishi Electric Corp Antenna unit
JP2003204211A (en) * 2002-09-30 2003-07-18 Nec Corp Microwave/millimeter wave circuit device

Also Published As

Publication number Publication date
JP2006229871A (en) 2006-08-31

Similar Documents

Publication Publication Date Title
JP4541922B2 (en) Antenna device
US10403954B2 (en) Printed circuit board with substrate-integrated waveguide transition
US9698487B2 (en) Array antenna
US6903687B1 (en) Feed structure for antennas
JP4803172B2 (en) Planar antenna module, triplate type planar array antenna, and triplate line-waveguide converter
US7119745B2 (en) Apparatus and method for constructing and packaging printed antenna devices
EP3776737B1 (en) Single and dual polarized dual-resonant cavity backed slot antenna (d-cbsa) elements
US7999753B2 (en) Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
KR100797398B1 (en) PIFA, RFID Tag Using the Same and Manufacturing Method therefor
KR20180105833A (en) Dipole antenna device and array antenna device unsing the same
EP0343322A2 (en) Notch antenna with microstrip feed
US8164535B2 (en) Coplanar waveguide FED planar log-periodic antenna
US20220005770A1 (en) Integrated structures with antenna elements and ic chips employing edge contact connections
CN113615004B (en) Dual-polarized substrate integrated beam steering antenna
Bhutani et al. 122 GHz aperture-coupled stacked patch microstrip antenna in LTCC technology
KR20120078697A (en) Precision waveguide interface
US20130044037A1 (en) Circuitry-isolated mems antennas: devices and enabling technology
JP2012175624A (en) Post wall waveguide antenna and antenna module
US6191750B1 (en) Traveling wave slot antenna and method of making same
KR101784501B1 (en) High-efficient rf transmission line structure and its trx array antenna with dual orthogonal pualpolarization using the structure
JP2005051331A (en) Coupling structure between microstrip line and dielectric waveguide
US5446471A (en) Printed dual cavity-backed slot antenna
JP6815514B2 (en) High frequency polymers in metal radiators
JP4574635B2 (en) Antenna and manufacturing method thereof
JP2001077608A (en) Transmission line

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100624

R150 Certificate of patent or registration of utility model

Ref document number: 4541922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees