JP4536403B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP4536403B2 JP4536403B2 JP2004067261A JP2004067261A JP4536403B2 JP 4536403 B2 JP4536403 B2 JP 4536403B2 JP 2004067261 A JP2004067261 A JP 2004067261A JP 2004067261 A JP2004067261 A JP 2004067261A JP 4536403 B2 JP4536403 B2 JP 4536403B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- current
- electro
- active element
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000005401 electroluminescence Methods 0.000 description 83
- 239000003990 capacitor Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 101001109993 Artemia salina 60S acidic ribosomal protein P2 Proteins 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 239000012212 insulator Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000005484 gravity Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910001148 Al-Li alloy Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、有機EL(Electro Luminescence)ディスプレイやFED(Field Emission Display)等の電気光学素子を用いた表示装置に関するものである。 The present invention relates to a display device using an electro-optical element such as an organic EL (Electro Luminescence) display or FED (Field Emission Display).
近年、有機EL(Electro Luminescence)ディスプレイ、無機ELディスプレイやLED(Light Emitting Diode)ディスプレイ、FED(Field Emission Display)等、素子に供給される電荷量(電流量)に応じてその発光量が制御される電気光学素子を用いた表示装置に関する研究が活発に行われている。特に有機ELディスプレイは、低電圧・低消費電力で発光可能なディスプレイとして、携帯機器への応用商品として注目されている。 In recent years, the amount of light emission is controlled in accordance with the amount of electric charge (current amount) supplied to the element, such as an organic EL (Electro Luminescence) display, an inorganic EL display, an LED (Light Emitting Diode) display, and an FED (Field Emission Display). Research on display devices using electro-optical elements has been actively conducted. In particular, an organic EL display is attracting attention as an application product for portable devices as a display capable of emitting light with low voltage and low power consumption.
有機ELディスプレイに用いられる電気光学素子(有機EL素子)の駆動方法としては、単純マトリックス方式とアクティブマトリックス方式がある。単純マトリックス方式を採用した有機ELディスプレイは構造が単純であるものの、大型で高精細なディスプレイの実現が困難である。このため、アクティブマトリックス方式を採用した有機ELディスプレイの開発が盛んに行われている。 As a driving method of an electro-optical element (organic EL element) used in an organic EL display, there are a simple matrix method and an active matrix method. Although the organic EL display adopting the simple matrix system has a simple structure, it is difficult to realize a large and high-definition display. For this reason, development of an organic EL display employing an active matrix method has been actively conducted.
アクティブマトリックス方式にて駆動する場合、アクティブマトリックス回路は、有機EL素子に供給される電流を制御するためのアクティブ素子(スイッチ用素子)を有している。このアクティブ素子としては、ダイオードやMIM(Metal Insulator Metal)があるが、スイッチ特性が優れた薄膜トランジスタ(Thin Film Transistor:以下「TFT」と略する)がより好ましく用いられる。このTFTのシリコン膜はアモルファスであってもよいが、より小型で、アモルファスよりも電流を多く供給して駆動できる、多結晶シリコンや非特許文献2に示すような連続粒界結晶シリコン(Continuous Grain Silicon:以下「CGシリコン」と略する)、単結晶シリコン等の結晶化されたシリコン膜が好ましく用いられる。 When driven by the active matrix method, the active matrix circuit has an active element (switching element) for controlling the current supplied to the organic EL element. Examples of the active element include a diode and MIM (Metal Insulator Metal), and a thin film transistor (hereinafter referred to as “TFT”) having excellent switching characteristics is more preferably used. The silicon film of this TFT may be amorphous, but it is smaller in size and can be driven by supplying more current than amorphous, as well as continuous grain boundary crystalline silicon (Continuous Grain Silicon as shown in Non-Patent Document 2). Silicon: hereinafter abbreviated as “CG silicon”), a crystallized silicon film such as single crystal silicon is preferably used.
上記多結晶シリコンやCGシリコン等を用いたTFTをスイッチング素子とし、有機EL素子を電気光学素子として用いた場合の画素構成例を図14に示す。有機EL素子の基本的構成については、非特許文献3等に記載されているので、ここではその詳細な説明は省略する。図14の画素回路Aijは、定電流型制御方式を用いた画素回路構成の図である。なお、画素回路Aijは、画素がM×Nのマトリックス状に配置された表示装置の画素1個分を示し、RGBの各画素がある場合にはその1個分を示す。
FIG. 14 shows a pixel configuration example in the case where a TFT using polycrystalline silicon, CG silicon, or the like is used as a switching element and an organic EL element is used as an electro-optical element. Since the basic configuration of the organic EL element is described in
画素回路Aijには、電流駆動型の有機EL素子EL10、nチャネル型(n型)のTFT素子Q10・Q20、pチャネル型(p型)のTFT素子Q30、コンデンサC10、ゲート配線Ei110、電源配線PW210、および制御配線Gi910が配置されている。 The pixel circuit Aij includes a current-driven organic EL element EL10, n-channel (n-type) TFT elements Q10 and Q20, p-channel (p-type) TFT element Q30, capacitor C10, gate wiring Ei110, and power supply wiring. A PW 210 and a control wiring Gi 910 are arranged.
電源配線PW210にはTFT素子Q30が接続されている。TFT素子Q30のゲート端子はゲート配線Ei110に接続されている。また、TFT素子Q30の電源配線PW210との接続点と反対側に、TFT素子Q10と有機EL素子EL10とが、TFT素子Q10をTFT素子Q30側として直列に接続されている。有機EL素子EL10の陽極はTFT素子Q10側となっており、有機EL素子の陰極側には共通電圧510が配置されている。
A TFT element Q30 is connected to the power supply wiring PW210. The gate terminal of the TFT element Q30 is connected to the gate wiring Ei110. Further, the TFT element Q10 and the organic EL element EL10 are connected in series with the TFT element Q10 on the TFT element Q30 side on the side opposite to the connection point of the TFT element Q30 with the power supply wiring PW210. The anode of the organic EL element EL10 is on the TFT element Q10 side, and a
コンデンサC10は、TFT素子Q10のゲート端子とソース端子との間に接続されている。TFT素子Q20は、TFT素子Q10のゲート端子とTFT素子Q30との間に接続されている。TFT素子Q20のゲート端子は、制御配線Gi910に接続されている。また上記電源配線PW210には、電流源回路310と電圧源回路410とが切り替え可能に接続されている。 The capacitor C10 is connected between the gate terminal and the source terminal of the TFT element Q10. The TFT element Q20 is connected between the gate terminal of the TFT element Q10 and the TFT element Q30. The gate terminal of the TFT element Q20 is connected to the control wiring Gi910. A current source circuit 310 and a voltage source circuit 410 are switchably connected to the power supply wiring PW210.
ところで、上記の定電流型制御方式とは、有機EL素子に直列に接続した駆動TFT(図14ではTFT素子Q10)のゲート−ソース間電流を、画素外部にあるドライバIC等の電流源回路の電流階調データによって与え、この電流値で有機EL素子の発光量を制御する方式を意味している。 By the way, the above-described constant current control method is a method in which a gate-source current of a driving TFT (TFT element Q10 in FIG. 14) connected in series to an organic EL element is converted to a current source circuit such as a driver IC outside the pixel. This means a method of giving the current gradation data and controlling the light emission amount of the organic EL element by this current value.
図14に示す画素回路では、画素内の開口率(1画素内の発光面積の割合)をできるだけ多くとり、歩留まりが向上するように工夫されている。例えば、図15に示すように、非特許文献1では、電流を書き込むためのソース配線PW218と、有機ELに電圧を供給するための電源配線PW219とが別々に用いられている。図14に示す画素回路では、各配線を共通線に統一して用いたり、またTFT数を減らしたりした簡素な画素構成になっており、歩留まりの向上、及び開口率をより多く取れる工夫をしている。
The pixel circuit shown in FIG. 14 is devised so that the aperture ratio in the pixel (the ratio of the light emitting area in one pixel) is as large as possible to improve the yield. For example, as shown in FIG. 15, in
そのため、各画素に有機EL素子の電流の値を設定するときには電源配線PW210に電流源回路310を接続して、この電流源回路310から供給される電流値を用いて有機EL素子の電流値を設定している。つまり、TFT素子Q10に供給される電流値をゲート端子に印加される電圧を保持することによって固定し、その電流の値を設定した後に、電源配線PW210の接続を電圧源回路410に切り替える。これにより、TFT素子Q30が導通状態である期間では、電圧源回路410からの印加電圧によって、他の画素の有機EL素子の駆動状態に関わらずに、有機EL素子を設定した値の電流で駆動することができる。 Therefore, when setting the current value of the organic EL element for each pixel, the current source circuit 310 is connected to the power supply wiring PW210, and the current value of the organic EL element is determined using the current value supplied from the current source circuit 310. It is set. That is, the current value supplied to the TFT element Q10 is fixed by holding the voltage applied to the gate terminal, and after setting the current value, the connection of the power supply wiring PW210 is switched to the voltage source circuit 410. As a result, during the period in which the TFT element Q30 is in a conductive state, the organic EL element is driven with a current having a set value by the applied voltage from the voltage source circuit 410 regardless of the driving state of the organic EL elements of other pixels. can do.
また、画素回路AijがM×Nのマトリックス状に配置されている構成においては、電流源回路410の電流値の数以上に(つまりアナログ動作より)細かい階調表示を確保するために、所定期間に有機EL素子に電流が供給された期間の総和に応じて(つまり時分割のデジタル階調方式によって)、所定期間内に複数回、電流設定動作+発光動作を行っている。 Further, in the configuration in which the pixel circuits Aij are arranged in a matrix of M × N, in order to ensure a gradation display that is finer than the number of current values of the current source circuit 410 (that is, more than analog operation), a predetermined period of time is ensured. In addition, the current setting operation + the light emission operation is performed a plurality of times within a predetermined period in accordance with the total period during which the current is supplied to the organic EL element (that is, by a time-division digital gradation method).
ここで、上記図14の画素回路Aijにおいて、所定期間内に複数回、電流設定動作+発光動作を繰り返す際の、表示装置内の1画素の基本動作について説明する。画素回路Aijは、図15の画素回路と異なり、電流書き込み配線と電源配線とが統一された配線になっているため、複数の画素がある場合には電流書き込み後、すぐに発光期間に入ることができない。そのため、表示装置全ての画素に電流設定動作を行った後、発光動作を全画素同時に行うことが必要であるが、この方法では、動画偽輪郭が目立つことが予想される。 Here, a basic operation of one pixel in the display device when the current setting operation + the light emission operation is repeated a plurality of times within a predetermined period in the pixel circuit Aij in FIG. 14 will be described. Unlike the pixel circuit of FIG. 15, the pixel circuit Aij has a unified current writing wiring and power supply wiring. Therefore, if there are a plurality of pixels, the pixel circuit Aij enters the light emission period immediately after current writing. I can't. Therefore, after the current setting operation for all pixel display device, although the light emitting operation is necessary that intends all pixels simultaneously row, in this way, it is expected that dynamic false contour is conspicuous.
その動画偽輪郭を低減する方法としては、例えば、1フレーム期間をN個の単位期間に分割し、更に各単位期間をA個の選択期間に分割し、上記各単位期間を構成するA個の選択期間を各々第1占有期間から第A占有期間として、各アクティブ素子へ出力する設定された電流値にそれぞれ対応する、複数個(A個)のデータを各々第1データから第Aデータとし、上記各占有期間に上記各アクティブ素子へ出力する設定された電流値が、上記第1データから第Aデータのうち何れか1つに固定された電流値とする駆動方法を用いることが好ましい(NもAも正の整数)。
上記の動画偽輪郭を低減する駆動方法を実現するためには、例えば、図16のタイミングチャート(図16では説明をわかりやすくするため表示装置内の1画素分に着目し、フレーム期間を分割した時間一つ分を表示している)に示すように、最初のフィールド期間にてTFT素子Q30の導通状態が続いている間に、予め設定された電流が電流源回路310から供給されると、TFT素子Q20を導通して、TFT素子Q10に設定電流が供給されるようなゲート電圧を書き込む。その後、TFT素子Q20のスイッチを遮断し、電圧源回路410に切り替え、電圧源回路410から印加された電圧によって画素内に設定された電流が有機EL素子EL10に供給される。 In order to realize the driving method for reducing the above moving image false contour, for example, the timing chart of FIG. 16 (in FIG. 16, the frame period is divided by focusing on one pixel in the display device for easy understanding). When a current set in advance is supplied from the current source circuit 310 while the conduction state of the TFT element Q30 continues in the first field period, as shown in FIG. The TFT element Q20 is turned on, and a gate voltage is written so that a set current is supplied to the TFT element Q10. Thereafter, the switch of the TFT element Q20 is cut off and switched to the voltage source circuit 410, and the current set in the pixel by the voltage applied from the voltage source circuit 410 is supplied to the organic EL element EL10.
そして、所定期間内での次の電流書き込み期間が到来するまで、該画素は同じ電源配線PW210上にある他の画素が電流源回路310から電流書き込みを行っている間は、TFT素子Q30を遮断し、電源配線PW210が電圧源回路410に切り替わるとTFT素子Q30を導通状態にして、有機EL素子EL10が発光と非発光との動作を繰り返すことによって、できるだけ発光時間を確保することができるようになる。 Then, until the next current writing period within a predetermined period comes, the pixel blocks the TFT element Q30 while other pixels on the same power supply wiring PW210 are writing current from the current source circuit 310. When the power supply wiring PW210 is switched to the voltage source circuit 410, the TFT element Q30 is turned on, and the organic EL element EL10 repeats the operation of light emission and non-light emission, so that the light emission time can be secured as much as possible. Become.
しかしながら、上記有機EL素子EL10が発光と非発光の動作を繰り返す際の、TFT素子Q30のスイッチが遮断されている間では、画素内の電圧は有機EL素子EL10に印加され、有機EL素子EL10の陰極側にある共通電圧510に等しくなるように近づく。このため、電流源回路310から電圧源回路410に切り替えた後、TFT素子Q30を導通させると、共通電圧510と電源配線PW210との電位差が発生しているために、画素内部に急激な電流(オーバーシュート電流)が一瞬時流れる。
However, while the organic EL element EL10 repeats the light emission and non-light emission operations, the voltage in the pixel is applied to the organic EL element EL10 while the switch of the TFT element Q30 is cut off. It approaches to be equal to the
所定期間内に複数回、電流設定動作および発光動作を繰り返す際に、この発光と非発光とを繰り返す期間が長くなると、オーバーシュート電流が画素内の各TFT素子のスイッチ状態(導通、遮断またはこれらの中間の状態)を誤動作させてしまう。このため、TFT素子Q10のゲート・ソース間の電位差が初期に設定された電位差に対して経時的に変化し、有機EL素子EL10の発光輝度が設定よりも大きくなり(あるいは小さくなり)、所望していた階調の輝度が実際には大きくなる(あるいは小さくなる)。その結果、各階調が直線的に変化せず(あるいはコントラストが悪くなる)、動画等の画像に表示むらを招く原因となる。 When the current setting operation and the light emission operation are repeated a plurality of times within a predetermined period, if the period of repeating this light emission and non-light emission becomes long, the overshoot current is switched to the switch state (conduction, cutoff or these of each TFT element in the pixel). In the middle state). For this reason, the potential difference between the gate and the source of the TFT element Q10 changes over time with respect to the initially set potential difference, and the light emission luminance of the organic EL element EL10 becomes larger (or smaller) than the setting, which is desired. The brightness of the gray level that has been actually increased (or decreased). As a result, each gradation does not change linearly (or the contrast deteriorates), causing display unevenness in an image such as a moving image.
上記問題を解決するために、例えば、ゲート信号Ei110の信号のオン切り替え時間を緩やかに(延長)して、画素内に電圧源回路410からの電圧が緩やかに入るようにすると、オーバーシュート電流を防ぐことができる。しかしながら、上記オン切り替え時間は、画素内と電源配線PW210の電位差にもよるものの、ゲート信号Ei110に存在する容量・抵抗の配線負荷よって波形なまりによる誤差が発生するため、オーバーシュートが起こらないように設定したスイープ波形をゲート電圧に与えて制御することは困難であると予想される。また、信号の伝搬遅延を持たせるために抵抗を新たに挿入する方法もあるが、その分消費電力の増大を招くので好ましくない。 In order to solve the above problem, for example, if the on-switching time of the gate signal Ei110 is moderately (extended) so that the voltage from the voltage source circuit 410 gradually enters the pixel, the overshoot current is reduced. Can be prevented. However, although the on-switching time depends on the potential difference between the pixel and the power supply wiring PW210, an error due to waveform rounding occurs due to the wiring load of the capacitance / resistance existing in the gate signal Ei110, so that overshoot does not occur. It is expected that it is difficult to control the set sweep waveform by applying it to the gate voltage. In addition, there is a method of newly inserting a resistor in order to give a signal propagation delay, but this is not preferable because power consumption is increased accordingly.
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電気光学素子に対して、設定した値の電流を供給する画素回路構成を有する表示装置において、所望の輝度をもつ直線的な階調を得るとともに、動画像等を滑らかに表示することのできる表示装置を提供することにある。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a display device having a pixel circuit configuration that supplies a current having a set value to an electro-optical element, and has a desired luminance. An object of the present invention is to provide a display device capable of obtaining a linear gradation and smoothly displaying a moving image or the like.
本発明に係る表示装置は、上記課題を解決するために、電気光学素子を備える各画素に該電気光学素子に供給する電流の値を設定して、電気光学素子を該電流値で駆動する表示装置において、上記各画素には、上記電気光学素子に上記電流を供給するための第1の配線と、上記第1の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第1のアクティブ素子と、上記経路に、電気光学素子および第1のアクティブ素子と直列に挿入されるとともに、導通/遮断用の制御端子を有する第2のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通抵抗の制御電圧として、第1のアクティブ素子の制御端子に印加する第1の電荷保持手段と、上記第1の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通/遮断用の制御端子を有し、遮断によって第1の電荷保持手段に蓄積した電荷を保持させる第3のアクティブ素子と、上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線と、上記第1のアクティブ素子と第2のアクティブ素子との間に一方が接続され、一定の電圧を印加する第4の配線に他方が接続された第2の電荷保持手段とが配置され、上記第1の配線には定電流源回路と定電圧源回路とが切り替え可能に接続され、上記電気光学素子の発光期間中に、定電流源回路と定電圧源回路との切り替えを繰り返すことを特徴としている。 In order to solve the above problems, a display device according to the present invention sets a value of a current supplied to each electro-optical element to each pixel including the electro-optical element, and drives the electro-optical element with the current value. In the apparatus, each pixel has a first wiring for supplying the current to the electro-optical element and a path for supplying a current from the first wiring to the electro-optical element in series with the electro-optical element. A first active element that is inserted and has a control terminal for conduction resistance; and a first active element that is inserted in series with the electro-optic element and the first active element in the path and has a control terminal for conduction / cutoff. 2 active elements and a first charge holding unit that applies charges to the control terminal of the first active element as a control voltage for the conduction resistance of the first active element. And a third stage inserted on the charge supply path for the first charge holding means and having a control terminal for conduction / cutoff, and holds the charge accumulated in the first charge hold means by the cutoff. An active element, a second wiring that applies a control voltage for conduction / cutoff to the control terminal of the second active element, and a control voltage for conduction / cutoff are applied to the control terminal of the third active element. A second charge holding means in which one is connected between the third wiring and the first active element and the second active element, and the other is connected to the fourth wiring for applying a constant voltage; The constant current source circuit and the constant voltage source circuit are switchably connected to the first wiring, and the constant current source circuit and the constant voltage source circuit are switched during the light emission period of the electro-optical element. as characterized by repeating the That.
上記の構成によれば、各画素において、第2および第3の配線からの制御端子への制御電圧印加により第2および第3のアクティブ素子を導通させると、第1の配線から第1のアクティブ素子を介して電気光学素子に所定の値の電流を供給することが可能な状態となる。このとき、第1の電荷保持手段に上記値の電流値に対応した電荷が蓄積されるようにし、この後、第3の配線からの制御電圧印加により第3のアクティブ素子を遮断すれば、上記値の電流が第1のアクティブ素子に供給されるような制御電圧が第1のアクティブ素子の制御端子に印加されるように、第1の電荷保持手段が電荷を保持する。従って、これにより電気光学素子に供給する電流の値を設定することができる。 According to the above configuration, in each pixel, when the second and third active elements are turned on by applying a control voltage from the second and third wirings to the control terminal, the first active line is connected to the first active line. The electric current of a predetermined value can be supplied to the electro-optical element through the element. At this time, if the charge corresponding to the current value is accumulated in the first charge holding means, and then the third active element is cut off by applying the control voltage from the third wiring, The first charge holding means holds the charge so that a control voltage is applied to the control terminal of the first active element such that a current of value is supplied to the first active element. Accordingly, the value of the current supplied to the electro-optical element can be set thereby.
そして、第2の配線からの制御電圧印加により第2のアクティブ素子を遮断すれば、第1の電荷保持手段が上記電荷を保持した状態で電気光学素子へ供給される電流を遮断することができる。この遮断期間には、例えば同一の第1配線につながる別の画素において電気光学素子に供給する電流の値を設定することができる。このようにして各画素に電気光学素子の電流の値を設定し、再び第2のアクティブ素子を導通させれば、設定した値の電流で電気光学素子を駆動することができる。 If the second active element is cut off by applying a control voltage from the second wiring, the current supplied to the electro-optic element can be cut off while the first charge holding unit holds the charge. . In this cutoff period, for example, the value of the current supplied to the electro-optical element in another pixel connected to the same first wiring can be set. If the current value of the electro-optical element is set in each pixel in this way and the second active element is turned on again, the electro-optical element can be driven with the set current.
また、上記第1のアクティブ素子と第2のアクティブ素子との間に一方が接続され、一定の電圧を印加する第4の配線に他方が接続された第2の電荷保持手段が配置されていることにより、上記第2のアクティブ素子を再び導通する際の第1のアクティブ素子と第3のアクティブ素子との電圧変化が緩やかになり、オーバーシュート電流を緩和することができる。 In addition, a second charge holding means is arranged in which one is connected between the first active element and the second active element, and the other is connected to a fourth wiring for applying a constant voltage. As a result, the voltage change between the first active element and the third active element when the second active element is turned on again becomes gentle, and the overshoot current can be reduced.
これにより、画素内の各アクティブ素子のスイッチ状態を誤動作させることを回避することができる。また、第1のアクティブ素子のゲート/ソース間の初期に設定された電位差は、時間の経過にかかわらずほぼ一定となるように保持される。そのため、電気光学素子は所望の階調の輝度で発光することが可能になるとともに、直線的な階調を得ることが可能となる。その結果、動画像等を滑らかに表示することができるという効果を奏する。 Thereby, it is possible to avoid malfunctioning of the switch state of each active element in the pixel. Further, the initially set potential difference between the gate and source of the first active element is held so as to be substantially constant regardless of the passage of time. Therefore, the electro-optic element can emit light with a desired gradation of luminance, and can obtain a linear gradation. As a result, there is an effect that a moving image or the like can be displayed smoothly.
なお、上記電気光学素子とは、該素子に供給される電荷量(電流量)に応じて発光量が制御される素子を意味する。電気光学素子としては、例えば、有機EL素子、LED(Light Emitting Diode)、FED(Field Emission Display)等を挙げることができる。 The electro-optical element means an element whose light emission amount is controlled in accordance with the amount of electric charge (current amount) supplied to the element. Examples of the electro-optical element include an organic EL element, LED (Light Emitting Diode), and FED (Field Emission Display).
また、上記アクティブ素子とは、電流を制御する(電流を導通または遮断もスイッチする)ために用いられ、該素子に供給される導通抵抗を変化させることができる素子を意味する。アクティブ素子としては、例えば、ダイオード素子、MIM(metal Insulator Metal)素子、薄膜トランジスタ(TFT)等を挙げることができる。中でも、スイッチ特性に優れたTFT素子が好ましく用いられる。 The active element means an element that is used for controlling a current (switching between current conduction and interruption) and can change a conduction resistance supplied to the element. Examples of the active element include a diode element, a MIM (metal insulator metal) element, and a thin film transistor (TFT). Of these, TFT elements having excellent switching characteristics are preferably used.
本発明に係る表示装置では、上記第1の配線には電流源回路と電圧源回路とが切り替え可能に接続されているため、従来のように個々の配線に接続している場合と比較して、画素内のTFT素子の数や配線数を減らすことができる。これにより、TFT素子等の歩留まりを向上させるとともに、輝度階調の表示を正確に行うことができる。なお、上記電流源回路とは、ある値に設定した電流を常に供給し続けることができる回路を意味する。また、電圧源回路とは、ある値に設定した電圧を常に印加し続けることができる回路を意味する。 In the display device according to the present invention, the first wiring as compared with the case where connecting a current source circuit and a voltage source circuit because the are that is connected switching to the individual wiring as in the prior art Thus, the number of TFT elements and the number of wirings in the pixel can be reduced. As a result, the yield of TFT elements and the like can be improved, and luminance gradation can be accurately displayed. The current source circuit means a circuit that can always supply a current set to a certain value. The voltage source circuit means a circuit that can continuously apply a voltage set to a certain value.
本発明に係る表示装置では、上記電流源回路を第1の配線に接続し、電気光学素子に供給する電流の値を各画素に設定する第1の動作を行った後、上記電圧源回路を第1の配線に接続し、各画素の電気光学素子に第1の動作で設定した値の電流を供給する第2の動作を行うようになっており、上記電流源回路が出力することのできる電流値は複数通りあり、上記第1の動作を行うとともに、第1の動作の後に第2の動作を行うことを、所定期間に複数回行うことが好ましい。 In the display device according to the aspect of the invention, the voltage source circuit is connected after the first operation of connecting the current source circuit to the first wiring and setting the value of the current supplied to the electro-optic element to each pixel. A second operation is performed to connect the first wiring and supply the current of the value set in the first operation to the electro-optic element of each pixel, and the current source circuit can output the second operation. There are a plurality of current values, and it is preferable to perform the first operation and perform the second operation after the first operation a plurality of times in a predetermined period.
上記の構成によれば、第1の動作により電流源回路からの電流で各画素に電気光学素子の電流の値を設定することができ、その後、第2の動作により、第1の動作で設定された値の電流を電圧源回路から電気光学素子に供給して電気光学素子を駆動することができる。 According to the above configuration, the current value of the electro-optic element can be set in each pixel by the current from the current source circuit by the first operation, and then set by the first operation by the second operation. The electro-optical element can be driven by supplying a current having a value obtained from the voltage source circuit to the electro-optical element.
また、上記の構成によれば、第1の動作によって各画素に設定することのできる電気光学素子の電流値の種類、すなわち電流源回路から出力できる電流値の種類が、設定した階調数より少ない状態に制限されるような場合があっても、次のようにして多階調表示を行うことができる。すなわち、第1の動作を行うとともに第1の動作の後に第2の動作を行うことを、所定期間に複数回行う。これは、所定期間内に複数回、電流設定動作+発光動作を行うことに等しい。これにより、所定期間に電気光学素子に電流が供給された期間の長さの総和に応じて、電流源回路の電流値の数以上に細かい階調表示を確保することができる。 Further, according to the above configuration, the type of current value of the electro-optic element that can be set for each pixel by the first operation, that is, the type of current value that can be output from the current source circuit is more than the set number of gradations. Even if there are cases where the number is limited, it is possible to perform multi-gradation display as follows. That is, performing the first operation and performing the second operation after the first operation are performed a plurality of times in a predetermined period. This is equivalent to performing the current setting operation + the light emission operation a plurality of times within a predetermined period. Accordingly, it is possible to ensure gradation display that is finer than the number of current values of the current source circuit according to the total length of the periods in which current is supplied to the electro-optical element in a predetermined period.
特に、第1の配線に接続される電流源回路がTFT等で作られている場合には、電流源回路から出力することのできる電流値の数に制限がある、すなわち出力電流値の数がゼロを含めて2以上のある整数値に制限される場合が多いので、本発明の階調表示が有効である。 In particular, when the current source circuit connected to the first wiring is made of a TFT or the like, the number of current values that can be output from the current source circuit is limited, that is, the number of output current values is The gradation display of the present invention is effective because it is often limited to an integer value of 2 or more including zero.
本発明に係る表示装置では、上記第3の配線と第4の配線とが同じ配線であることが好ましい。上記の構成によれば、画素を高精細化することができるとともに、開口率を向上させることができる。 In the display device according to the present invention, it is preferable that the third wiring and the fourth wiring are the same wiring. According to said structure, while being able to make a pixel high-definition, an aperture ratio can be improved.
また、本発明の参考に係る表示装置は、上記課題を解決するために、電気光学素子を備える各画素に該電気光学素子に供給する電流の値を設定して、電気光学素子を該電流値で駆動する表示装置において、上記各画素には、上記電気光学素子に上記電流を供給するための第1の配線と、上記第1の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第1のアクティブ素子と、上記経路に、電気光学素子および第1のアクティブ素子と直列に挿入されるとともに、導通/遮断用の制御端子を有する第2のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通抵抗の制御電圧として、第1のアクティブ素子の制御端子に印加する第1の電荷保持手段と、上記第1の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通/遮断用の制御端子を有し、遮断によって第1の電荷保持手段に蓄積した電荷を保持させる第3のアクティブ素子と、上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線と、上記第1のアクティブ素子と第2のアクティブ素子との間に一方が接続され、信号電圧を印加する第5の配線に他方が接続された第4のアクティブ素子とが配置されていることを特徴としている。 The display device according to the reference of the present invention, in order to solve the above problem, by setting the value of the current supplied to each pixel comprising an electro-optical element in the electro-optical element, said current value an electro-optical element In the display device driven by the above, each of the pixels is provided with a first wiring for supplying the current to the electro-optical element and a path for supplying a current from the first wiring to the electro-optical element. A first active element inserted in series with the element and having a control terminal for conduction resistance, and an electro-optic element and the first active element inserted in series in the path, and control for conduction / cutoff A second active element having a terminal, a charge that is accumulated, and a voltage corresponding to the accumulated charge is applied to the control terminal of the first active element as a control voltage for the conduction resistance of the first active element. A charge holding means and a charge supply path for the first charge holding means, and has a control terminal for conduction / cutoff, and holds the charge accumulated in the first charge hold means by being cut off. A third active element; a second wiring for applying a control voltage for conduction / cutoff to the control terminal of the second active element; and a control voltage for conduction / cutoff to the control terminal of the third active element. And a fourth active element in which one is connected between the first active element and the second active element and the other is connected to a fifth wiring for applying a signal voltage And are arranged.
上記の構成によれば、各画素において、第2および第3の配線からの制御端子への制御電圧印加により第2および第3のアクティブ素子を導通させると、第1の配線から第1のアクティブ素子を介して電気光学素子に所定の値の電流を供給することが可能な状態となる。このとき、第1の電荷保持手段に上記値の電流に対応した電荷が蓄積されるようにし、この後、第3の配線からの制御電圧印加により第3のアクティブ素子を遮断すれば、上記値の電流が第1のアクティブ素子に供給されるような制御電圧が第1のアクティブ素子の制御端子に印加されるように、第1の電荷保持手段が電荷を保持する。従って、これにより電気光学素子に供給する電流の値を設定することができる。 According to the above configuration, in each pixel, when the second and third active elements are turned on by applying a control voltage from the second and third wirings to the control terminal, the first active line is connected to the first active line. The electric current of a predetermined value can be supplied to the electro-optical element through the element. At this time, if the charge corresponding to the current of the above value is accumulated in the first charge holding means, and then the third active element is cut off by applying the control voltage from the third wiring, the above value can be obtained. The first charge holding means holds the electric charge so that a control voltage is applied to the control terminal of the first active element so that the current is supplied to the first active element. Accordingly, the value of the current supplied to the electro-optical element can be set thereby.
そして、第2の配線からの制御電圧印加により第2のアクティブ素子を遮断すれば、第1の電荷保持手段が上記電荷を保持した状態で電気光学素子へ供給される電流を遮断することができる。この遮断期間には、例えば同一の第1配線につながる別の画素において電気光学素子に供給する電流の値を設定することができる。 If the second active element is cut off by applying a control voltage from the second wiring, the current supplied to the electro-optic element can be cut off while the first charge holding unit holds the charge. . In this cutoff period, for example, the value of the current supplied to the electro-optical element in another pixel connected to the same first wiring can be set.
その後、上記第1のアクティブ素子と第2のアクティブ素子との間に一方が接続され、信号電圧を印加する第5の配線に他方が接続された第4のアクティブ素子が配置されていることにより、その第5の配線から電圧を与えて電気光学素子を発光させる。その動作により電気光学素子の駆動中に第2のアクティブ素子の導通または遮断の動作を繰り返し行う必要がなくなるため、オーバーシュート電流が長期間に渡って繰り返し発生する問題を無くすことができる。 After that, a fourth active element is arranged in which one is connected between the first active element and the second active element, and the other is connected to the fifth wiring for applying the signal voltage. Then, a voltage is applied from the fifth wiring to cause the electro-optical element to emit light. This operation eliminates the need to repeatedly conduct or cut off the second active element during driving of the electro-optic element, thereby eliminating the problem that the overshoot current repeatedly occurs over a long period of time.
これにより、画素内の各アクティブ素子のスイッチ状態を誤動作させることを回避することができる。また、第1のアクティブ素子のゲート/ソース間の初期に設定された電位差は、時間の経過にかかわらずほぼ一定となるように保持される。そのため、電気光学素子は所望の階調の輝度で発光することが可能になるとともに、直線的な階調を得ることが可能となる。その結果、動画像等を滑らかに表示することができるという効果を奏する。 Thereby, it is possible to avoid malfunctioning of the switch state of each active element in the pixel. Further, the initially set potential difference between the gate and source of the first active element is held so as to be substantially constant regardless of the passage of time. Therefore, the electro-optic element can emit light with a desired gradation of luminance, and can obtain a linear gradation. As a result, there is an effect that a moving image or the like can be displayed smoothly.
なお、上記電気光学素子とは、該素子に供給される電荷量(電流量)に応じて発光量が制御される素子を意味する。電気光学素子としては、例えば、有機EL素子、LED(Light Emitting Diode)、FED(Field Emission Display)等を挙げることができる。 The electro-optical element means an element whose light emission amount is controlled in accordance with the amount of electric charge (current amount) supplied to the element. Examples of the electro-optical element include an organic EL element, LED (Light Emitting Diode), and FED (Field Emission Display).
また、上記アクティブ素子とは、電流を制御する(電流を導通または遮断もスイッチする)ために用いられ、該素子に供給される導通抵抗を変化させることができる素子を意味する。アクティブ素子としては、例えば、ダイオード素子、MIM(metal Insulator Metal)素子、薄膜トランジスタ(TFT)等を挙げることができる。中でも、スイッチ特性に優れたTFT素子が好ましく用いられる。 The active element means an element that is used for controlling a current (switching between current conduction and interruption) and can change a conduction resistance supplied to the element. Examples of the active element include a diode element, a MIM (metal insulator metal) element, and a thin film transistor (TFT). Of these, TFT elements having excellent switching characteristics are preferably used.
本発明の参考に係る表示装置では、上記第4のアクティブ素子は、ダイオード素子、または、上記第5の配線に接続された導通/遮断用の制御端子を有する薄膜トランジスタであることが好ましい。 In the display device according to the reference of the present invention , the fourth active element is preferably a diode element or a thin film transistor having a conduction / cutoff control terminal connected to the fifth wiring.
上記の構成によれば、第4のアクティブ素子と第5の配線とを電気光学素子への供給電源として利用することができる。この場合、電気光学素子に供給する電流の値を設定する際には画素外部への電流漏れを防止することができる。また、電気光学素子を駆動する際には、電気光学素子に対して自発的に所定の電流を供給することができる。その結果、オーバーシュート電流の発生を無くすことができる。 According to the above configuration, the fourth active element and the fifth wiring can be used as a power supply for the electro-optical element. In this case, current leakage to the outside of the pixel can be prevented when setting the value of the current supplied to the electro-optical element. Further, when driving the electro-optical element, a predetermined current can be spontaneously supplied to the electro-optical element. As a result, generation of overshoot current can be eliminated.
また、第5の配線に接続された導通/遮断用の制御端子を有する薄膜トランジスタは、ダイオード素子と同様の働きを持つようゲート端子を配線している。このため、ダイオード素子の場合と同様に、オーバーシュート電流の発生を無くすことができる。 Further, the thin film transistor having the conduction / interruption control terminal connected to the fifth wiring has the gate terminal wired so as to have the same function as the diode element. For this reason, generation of overshoot current can be eliminated as in the case of the diode element.
本発明の参考に係る表示装置では、上記第1の配線に電流源回路が接続されているとともに、上記第5の配線から印加される信号電圧を電気光学素子の電圧源として用いることが好ましい。また、本発明の参考に係る表示装置では、上記電気光学素子に供給する電流の値を各画素に設定する第3の動作を行った後、上記第5の配線から印加された信号電圧を利用して、各画素の電気光学素子に第3の動作で設定した値の電流を供給する第4の動作を行うようになっていることが好ましい。 In the display device according to the reference of the present invention , it is preferable that a current source circuit is connected to the first wiring, and a signal voltage applied from the fifth wiring is used as a voltage source of the electro-optical element. Further, in the display device according to the reference of the present invention , after performing the third operation for setting the value of the current supplied to the electro-optic element to each pixel, the signal voltage applied from the fifth wiring is used. In addition, it is preferable that the fourth operation for supplying the current of the value set in the third operation to the electro-optical element of each pixel is performed.
上記の構成によれば、第1の配線に電流源回路が接続されているため、第3の動作により電流源回路からの電流で各画素に電気光学素子の電流の値を設定することができる。また、第5の配線から印加される信号電圧を電気光学素子の電圧源として用いるため、第3の動作の後、第4の動作を行うことにより、第3の動作で設定された値の電流を第5の配線から電気光学素子に供給して電気光学素子を駆動することができる。なお、上記電流源回路とは、ある値に設定した電流を常に供給し続けることができる回路を意味する。 According to the above configuration, since the current source circuit is connected to the first wiring, the current value of the electro-optic element can be set in each pixel by the current from the current source circuit by the third operation. . In addition, since the signal voltage applied from the fifth wiring is used as the voltage source of the electro-optic element, the fourth operation is performed after the third operation, so that the current of the value set in the third operation is obtained. Can be supplied to the electro-optical element from the fifth wiring to drive the electro-optical element. The current source circuit means a circuit that can always supply a current set to a certain value.
本発明の参考に係る表示装置では、上記第4のアクティブ素子が、pチャネル型またはnチャネル型の薄膜トランジスタであり、上記第5の配線と第2の配線とが同じ配線であることが好ましい。 In the display device according to the reference of the present invention , it is preferable that the fourth active element is a p-channel or n-channel thin film transistor, and the fifth wiring and the second wiring are the same wiring.
上記の構成によれば、第4のアクティブ素子をpチャネル型またはnチャネル型の薄膜トランジスタとし、第5の配線と第2の配線とを同じ配線にすることによって、一方の配線が不要となり、画素を高精細化することができるとともに、開口率を向上させることができる。 According to the above configuration, when the fourth active element is a p-channel or n-channel thin film transistor and the fifth wiring and the second wiring are the same wiring, one wiring becomes unnecessary, and the pixel The aperture ratio can be improved.
本発明に係る表示装置では、上記第1の配線にはプリチャージ回路が接続されていることが好ましい。上記の構成によれば、画素へ電流を書き込む時間を早めて、より確実に所望の電流書き込みを行うことができるため、動画像等をより滑らかに表現することができる。 In the display device according to the present invention, it is preferable that a precharge circuit is connected to the first wiring. According to the above configuration, the time for writing current to the pixel can be shortened and desired current writing can be performed more reliably, so that a moving image or the like can be expressed more smoothly.
本発明に係る表示装置では、上記画素は、トップエミッション構造であることが好ましい。上記の構成によれば、電気光学素子の表示寿命を改善しながら、輝度階調の表示を正確に行うことができる。 In the display device according to the present invention, the pixel preferably has a top emission structure. According to the above configuration, luminance gradation can be accurately displayed while improving the display life of the electro-optic element.
本発明に係る表示装置は、以上のように、各画素には、上記電気光学素子に上記電流を供給するための第1の配線と、上記第1の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第1のアクティブ素子と、上記経路に、電気光学素子および第1のアクティブ素子と直列に挿入されるとともに、導通/遮断用の制御端子を有する第2のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通抵抗の制御電圧として、第1のアクティブ素子の制御端子に印加する第1の電荷保持手段と、上記第1の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通/遮断用の制御端子を有し、遮断によって第1の電荷保持手段に蓄積した電荷を保持させる第3のアクティブ素子と、上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線と、上記第1のアクティブ素子と第2のアクティブ素子との間に一方が接続され、一定の電圧を印加する第4の配線に他方が接続された第2の電荷保持手段とが配置され、上記第1の配線には定電流源回路と定電圧源回路とが切り替え可能に接続され、上記電気光学素子の発光期間中に、定電流源回路と定電圧源回路との切り替えを繰り返す。 In the display device according to the present invention, as described above, each pixel is supplied with the first wiring for supplying the current to the electro-optical element and the current from the first wiring to the electro-optical element. A first active element inserted into the path in series with the electro-optic element and having a control terminal for conduction resistance, and inserted into the path in series with the electro-optic element and the first active element and conducted. A second active element having a control terminal for blocking / blocking, and a control terminal of the first active element using a voltage corresponding to the stored charge as a control voltage for the conduction resistance of the first active element. A first charge holding means to be applied to the first charge holding means and a charge supply path for the first charge holding means, and has a control terminal for conduction / cutoff. A third active element that holds the generated charge, a second wiring that applies a control voltage for conduction / cutoff to the control terminal of the second active element, and a conduction / conduction to the control terminal of the third active element. One is connected between the third wiring for applying the control voltage for blocking and the first active element and the second active element, and the other is connected to the fourth wiring for applying a constant voltage. A second charge holding means , a constant current source circuit and a constant voltage source circuit are switchably connected to the first wiring, and the constant current source circuit is connected during the light emission period of the electro-optical element. And switching between the constant voltage source circuit is repeated .
また、本発明の参考に係る表示装置は、以上のように、各画素には、上記電気光学素子に上記電流を供給するための第1の配線と、上記第1の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第1のアクティブ素子と、上記経路に、電気光学素子および第1のアクティブ素子と直列に挿入されるとともに、導通/遮断用の制御端子を有する第2のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通抵抗の制御電圧として、第1のアクティブ素子の制御端子に印加する第1の電荷保持手段と、上記第1の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通/遮断用の制御端子を有し、遮断によって第1の電荷保持手段に蓄積した電荷を保持させる第3のアクティブ素子と、上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線と、上記第1のアクティブ素子と第2のアクティブ素子との間に一方が接続され、信号電圧を印加する第5の配線に他方が接続された第4のアクティブ素子とが配置されている。 In the display device according to the reference of the present invention, as described above, each pixel has a first wiring for supplying the current to the electro-optical element, and the first wiring to the electro-optical element. A first active element that is inserted in series with the electro-optical element in a path for supplying current and that has a control terminal for conduction resistance is inserted in series with the electro-optical element and the first active element in the path. And a second active element having a control terminal for conduction / cut-off, and a first active element using the voltage corresponding to the accumulated charge as a control voltage for the conduction resistance of the first active element. First charge holding means to be applied to the control terminal of the element, and inserted on the charge supply path to the first charge holding means, and has a control terminal for conduction / cutoff. A third active element for holding the charge accumulated in the holding means; a second wiring for applying a control voltage for conduction / cutoff to the control terminal of the second active element; and control of the third active element One is connected between the third wiring for applying the control voltage for conduction / cutoff to the terminal and the first active element and the second active element, and the other is connected to the fifth wiring for applying the signal voltage. Is connected to the fourth active element.
これにより、オーバーシュート電流を緩和する、或いは無くすことができる。そのため、電気光学素子は所望の階調の輝度で発光することが可能になるとともに、直線的な階調を得ることが可能となる。その結果、動画像等を滑らかに表示することができるという効果を奏する。 Thereby, the overshoot current can be relaxed or eliminated. Therefore, the electro-optic element can emit light with a desired gradation of luminance, and can obtain a linear gradation. As a result, there is an effect that a moving image or the like can be displayed smoothly.
以下、種々の実施の形態を挙げて本発明の詳細な説明を行う。 Hereinafter, the present invention will be described in detail with reference to various embodiments.
本発明に用いられる各スイッチング素子としては、ダイオード、MIM(Metal Insulator Metal)、アモルファスシリコンTFT、多結晶シリコンTFT、CGシリコンTFT等を用いることができる。中でも、スイッチ特性に優れている点で、多結晶シリコンTFTやCGシリコンTFTを用いることが好ましい。以下に示す実施の形態では、一例としてCGシリコンTFTを用いて説明する。なお、CGシリコンTFTプロセスに関しては、上記非特許文献2等で発表されているので、ここではその詳細な説明は省略する。
As each switching element used in the present invention, a diode, MIM (Metal Insulator Metal), amorphous silicon TFT, polycrystalline silicon TFT, CG silicon TFT, or the like can be used. Among them, it is preferable to use a polycrystalline silicon TFT or a CG silicon TFT in terms of excellent switching characteristics. In the embodiment described below, a CG silicon TFT will be described as an example. Regarding the CG silicon TFT process, so that it has been published in the
また、以下に示す実施の形態では、本発明に用いられる電気光学素子の一例として、有機EL素子を挙げて説明する。この有機EL素子の構成については、非特許文献3等で発表されているので、ここではその詳細な説明は省略する。
In the following embodiments, an organic EL element will be described as an example of an electro-optical element used in the present invention. Since the configuration of this organic EL element has been announced in
また、以下に示す実施の形態では、画素サイズが100PPI(Pixel Per Inch)で構成された表示装置を用いて説明するが、本発明に適用できる表示装置はこれに限定されるものではない。 In the following embodiment, a display device having a pixel size of 100 PPI (Pixel Per Inch) will be described, but the display device applicable to the present invention is not limited to this.
また、以下に示す本発明の実施の形態および参考の形態の表示装置は、画素サイズが100PPI(Pixel Per Inch)で構成されたものを例に挙げて説明するが、これに限定されるものではない。本実施の形態および参考の形態の表示装置は、図2に示すように、画素表示部、選択信号出力部(ゲート部)、画像信号出力部(ソース部)、電流供給部、駆動信号発生部を有している。駆動信号発生部は、表示装置を駆動する際の駆動信号を生成し、選択信号出力部および画像信号出力部に出力するものである。電流供給部は、所定の電流値を画像信号出力部に供給するものである。選択信号出力部は、駆動信号発生部より入力した駆動信号に基づいて、選択信号を画像表示部へ出力するものである。画像信号出力部は、駆動信号発生部より入力した駆動信号に基づき、電流供給部から供給された電流値に対応する画像信号を画像表示部へ出力するものである。画像表示部は、M×Nのマトリクス状に配置された画素を有しており、選択信号出力部および画像信号出力部より出力された信号に基づいた画像を表示するようになっている。 Further, the form of the display device in the form status Contact and reference of the present invention is described below, is described as an example what pixel size is composed 100PPI (Pixel Per Inch), it is limited to It is not a thing. The display device of this embodiment forms condition Contact and reference embodiment, as shown in FIG. 2, the pixel display part, the selection signal output section (gate portion), the image signal output unit (source unit), a current supply unit, the driving signal It has a generating part. The drive signal generator generates a drive signal for driving the display device, and outputs the drive signal to the selection signal output unit and the image signal output unit. The current supply unit supplies a predetermined current value to the image signal output unit. The selection signal output unit outputs a selection signal to the image display unit based on the drive signal input from the drive signal generation unit. The image signal output unit outputs an image signal corresponding to the current value supplied from the current supply unit to the image display unit based on the drive signal input from the drive signal generation unit. The image display unit includes pixels arranged in an M × N matrix, and displays an image based on signals output from the selection signal output unit and the image signal output unit.
〔実施の形態〕
本発明の実施の形態について図1ないし図9に基づいて説明すると以下の通りである。図1は、本実施の形態に係る表示装置の画素回路Aij(1)を示す回路図である。画素回路Aij(1)は、画素1つ分を示し、RGBの各画素がある場合にはその1つ分を示す。
[Form state of implementation]
For implementation of the embodiment of the present invention are described below with reference to FIGS. 1 to 9. FIG. 1 is a circuit diagram showing a pixel circuit Aij (1) of the display device according to the present embodiment. The pixel circuit Aij (1) indicates one pixel, and if there are RGB pixels, indicates one.
画素回路Aij(1)には、電流駆動型の有機EL素子(電気光学素子)EL11、nチャネル型(n型)のTFT素子(第1アクティブ素子・第3アクティブ素子)Q11・Q21、p型のTFT素子(第2アクティブ素子)Q31、コンデンサ(第1の電荷保持手段)C11、ゲート配線(第2の配線)Ei111、電源配線(第1の配線)PW211、および制御配線(第3の配線)Gi911が配置されている。なお、上記n型のTFT素子Q21は、電荷保持能力に優れたLDD(Lightly Doped Drain)構造を有している。 The pixel circuit Aij (1) includes a current-driven organic EL element (electro-optical element) EL11, n-channel (n-type) TFT elements (first active element / third active element) Q11 / Q21, and p-type. TFT element (second active element) Q31, capacitor (first charge holding means) C11, gate wiring (second wiring) Ei111, power supply wiring (first wiring) PW211 and control wiring (third wiring) ) Gi911 is arranged. The n-type TFT element Q21 has an LDD (Lightly Doped Drain) structure with excellent charge retention capability.
電源配線PW211にはTFT素子Q31のソース端子が接続されている。TFT素子Q31のゲート端子は、ゲート配線Ei111に接続されている。また、TFT素子Q31の電源配線PW211との接続点と反対側には、TFT素子Q11と有機EL素子EL11とが直列に接続されている。有機EL素子EL11は、その陽極(ITO(Indium Tin Oxide)等の透明電極を使用)側がTFT素子Q11側と接続されており、陰極(例えば、Al−Li等の金属を使用)側には、共通電圧511が配置されている。
The source terminal of the TFT element Q31 is connected to the power supply wiring PW211. The gate terminal of the TFT element Q31 is connected to the gate wiring Ei111. The TFT element Q11 and the organic EL element EL11 are connected in series on the opposite side of the connection point of the TFT element Q31 with the power supply wiring PW211. The organic EL element EL11 has an anode (using a transparent electrode such as ITO (Indium Tin Oxide)) connected to the TFT element Q11 side, and a cathode (for example, using a metal such as Al-Li) on the side. A
コンデンサC11は、TFT素子Q11のゲート端子とソース端子との間に接続されている。TFT素子Q21は、TFT素子Q11のゲート端子とTFT素子Q31のドレイン端子との間に接続されている。TFT素子Q21のゲート端子は、制御配線Gi911に接続されている。TFT素子Q21とTFT素子Q11とTFT素子Q31の間には、コンデンサC22が接続されている。コンデンサ(第2の電荷保持手段)C22は、その一方がある一定の電圧である定電圧配線(第4の配線)611に接続されている。また、電源配線PW211には、電流源回路311と電圧源回路411とが切り替え可能に接続されている。 The capacitor C11 is connected between the gate terminal and the source terminal of the TFT element Q11. The TFT element Q21 is connected between the gate terminal of the TFT element Q11 and the drain terminal of the TFT element Q31. The gate terminal of the TFT element Q21 is connected to the control wiring Gi911. A capacitor C22 is connected between the TFT element Q21, the TFT element Q11, and the TFT element Q31. One of the capacitors (second charge holding means) C22 is connected to a constant voltage wiring (fourth wiring) 611 having a certain voltage. Further, a current source circuit 311 and a voltage source circuit 411 are switchably connected to the power supply wiring PW211.
また、電源配線PW211には、プリチャージ回路811が接続されている。プリチャージ回路811は、所望の電流値が有機EL素子EL11に供給されるように、TFT素子Q11のゲート側に決められる電圧値を、電流源回路311から画素内へ電流を書き込む前に、その電圧値をTFT素子Q11のゲートに与え、画素内の電流書き込み時間を短縮できるように用意された回路である。 Further, a precharge circuit 811 is connected to the power supply wiring PW211. The precharge circuit 811 has a voltage value determined on the gate side of the TFT element Q11 so that a desired current value is supplied to the organic EL element EL11 before the current is written from the current source circuit 311 into the pixel. This is a circuit prepared so that a voltage value is given to the gate of the TFT element Q11 and the current writing time in the pixel can be shortened.
また、有機EL素子EL11を所定期間非発光させるために、TFT素子Q11のゲート端子側に非発光用電圧を印加する非発光用電圧源を配置している(図示せず)。非発光用電圧源は、電源配線PW211に接続されている。 Further, a non-light emitting voltage source for applying a non-light emitting voltage is arranged on the gate terminal side of the TFT element Q11 in order to cause the organic EL element EL11 to emit no light for a predetermined period (not shown). The non-light emitting voltage source is connected to the power supply wiring PW211.
本実施の形態では、電流源回路311の電流設定値を1.6μA、電圧源回路の電圧値を9V、制御配線Gi911およびゲート配線Ei111の電圧を16Vまたは0V、共通電圧を0V、定電圧配線の電圧値を0V、プリチャージ回路から印加される電圧を9.4Vと設定している。ただし、電流値の設定、電圧値の設定、または有機EL素子の内部層、陽極層、陰極層等の素子構成は、上記に限定されるものではない。 In the present embodiment, the current setting value of the current source circuit 311 is 1.6 μA, the voltage value of the voltage source circuit is 9 V, the voltage of the control wiring Gi911 and the gate wiring Ei111 is 16 V or 0 V, the common voltage is 0 V, and the constant voltage wiring Is set to 0V, and the voltage applied from the precharge circuit is set to 9.4V. However, the setting of the current value, the setting of the voltage value, or the element configuration such as the inner layer, the anode layer, and the cathode layer of the organic EL element is not limited to the above.
また、上記各TFT素子に関しても上記に限定されるものではなく、n型、p型のどちらであってもよいが、画素内の全てのTFT素子が同型であることが好ましい。すなわち、ゲート配線Ei111や制御配線Gi911から入力するオンの信号またはオフの信号をn型またはp型に合わせた信号電圧にしたり、TFT素子Q11のn型またはp型に合わせて、ゲート−ソース間側にコンデンサC11を、ゲート−ドレイン間側にTFT素子Q21を配置したりする必要がある。画素内のTFT素子が全て同型である場合、例えば画素内の全てのTFT素子がn型で構成されている場合には、p型のTFT素子を作成するためのマスクが不要になるため、コスト削減につながる。 The TFT elements are not limited to the above, and may be either n-type or p-type, but it is preferable that all TFT elements in the pixel are the same type. That is, an ON signal or an OFF signal input from the gate wiring Ei111 or the control wiring Gi911 is changed to a signal voltage that matches the n-type or p-type, or between the gate and the source according to the n-type or p-type of the TFT element Q11. It is necessary to dispose the capacitor C11 on the side and the TFT element Q21 on the side between the gate and the drain. When all the TFT elements in the pixel are of the same type, for example, when all the TFT elements in the pixel are configured as an n-type, a mask for creating a p-type TFT element becomes unnecessary, and thus the cost is reduced. It leads to reduction.
次に、上記構成を有する表示装置の駆動方法について説明する。有機EL素子は、供給される電流の大きさによってその明るさが変わる。このため、例えば、1出力からの電流のレベルが256段階に別れている場合には、256階調の表示を行うことができる。従って、設定した階調数を表現するために、階調数と同じ個数の電流値を用いることが考えられる。 Next, a driving method of the display device having the above configuration will be described. The brightness of the organic EL element varies depending on the magnitude of the supplied current. For this reason, for example, when the level of current from one output is divided into 256 levels, 256 gradation display can be performed. Therefore, in order to express the set number of gradations, it is conceivable to use the same number of current values as the number of gradations.
しかしながら、実際の電流値は微小であるため、特に電流源回路をTFT素子で構成している場合などには技術的な問題から達成できる電流値の数が階調数よりも少なくなることがある。また、発光素子が発光している状態と発光していない状態とに分けるためには、電流値はゼロを含めて2つ以上必要になる。 However, since the actual current value is very small, the number of current values that can be achieved due to technical problems may be less than the number of gradations, particularly when the current source circuit is composed of TFT elements. . In order to divide the light emitting element into the light emitting state and the non-light emitting state, two or more current values including zero are required.
このような制約の中で所定の階調数を得るためには、例えば足りない電流値の数を補うように所定期間内に複数回発光動作を繰り返し、その回数と発光時間とを掛け合わせることでビット数に対応する重みをつけて階調を表現する時間分割階調法を用いることが考えられる。 In order to obtain a predetermined number of gradations under such restrictions, for example, the light emission operation is repeated a plurality of times within a predetermined period so as to compensate for the number of insufficient current values, and the number of times is multiplied by the light emission time. It is conceivable to use a time-division gradation method that expresses gradations with weights corresponding to the number of bits.
このため、電流源回路は、複数の階調を表現するために、電流値を少なくとも2以上の複数の値を持つようにし、本実施の形態においては、少なくとも発光と非発光とに分けるために、ゼロの場合を含めて2以上の複数の値を持つようにしている。発光回数と共に電流値を複数の値に設定することにより、回路の設計および素子の駆動条件設定が容易になるという利点が生じる。 For this reason, in order to express a plurality of gradations, the current source circuit has a current value having a plurality of values of at least 2 or more, and in this embodiment, at least to divide into light emission and non-light emission. , So that it has a plurality of values of 2 or more including the case of zero. By setting the current value to a plurality of values along with the number of times of light emission, there is an advantage that circuit design and element drive condition setting are facilitated.
すなわち、本実施の形態の表示装置は、2値の電流値を持つ時間分割による階調駆動で実施している。本発明をより分かりやすくするため、M×Nのマトリックス状に配置されたAij(1画素分)の基本動作に着目して説明する。 In other words, the display device of this embodiment is implemented by gradation driving by time division having a binary current value. In order to make the present invention easier to understand, the basic operation of Aij (for one pixel) arranged in an M × N matrix will be described.
本実施の形態の表示装置は、1フレーム期間内(1/60秒≒16.66ミリ秒)に複数回(本実施の形態では7回)の電流設定動作および発光動作(電流設定動作+発光動作)を繰り返している。この7回の動作に対して、例えば、1:2:4:7:14:14:21:0という時間的な重み(分割比重)をつけた場合には、それに対応する発光期間の割り当ては、およそ0.3:0.5:1.1:1.9:3.7:3.7:5.6:0となる。この発光期間は電流書き込み時間を含むため、正確な時間配分とは若干異なるものの、電流書き込み時間は発光期間に比べて短く、本発明の内容には影響しないため考慮しないでよい。割り当て1個当たりの電流書き込み時間は、1フレーム期間を画素数と分割数で割った値である。本実施の形態のシミュレーションでは103画素×103画素(7画素はダミー画素)の画素数で行っており、電流書き込み時間(+発光時間)は、およそ20マイクロ秒となる。 In the display device of this embodiment, the current setting operation and the light emission operation (current setting operation + light emission) are performed a plurality of times (in this embodiment, 7 times) within one frame period (1/60 seconds≈16.66 milliseconds). Operation). For example, when a temporal weight (division specific gravity) of 1: 2: 4: 7: 14: 14: 21: 0 is given to the seven operations, the corresponding light emission period is assigned. 0.3: 0.5: 1.1: 1.9: 3.7: 3.7: 5.6: 0. Therefore light emission period including a current write time, although different from the exact time allocation slightly, the current writing time is shorter than the emission period, may not considered because it does not affect the contents of the present invention. The current writing time per allocation is a value obtained by dividing one frame period by the number of pixels and the number of divisions. In the simulation of the present embodiment, the number of pixels is 103 pixels × 103 pixels (7 pixels are dummy pixels), and the current writing time (+ light emission time) is about 20 microseconds.
本実施の形態では、上記分割比重を図3に示すように割り当てることにより、63階調+1階調(非発光)の64階調を表現する。ただし、図3は発光期間中における有機EL素子EL11の電流低下または上昇(輝度低下または上昇)が全く起こらない(あるいは限りなく電流変化が0%に近い)ものとして、所望の階調が得られる場合を示しており、電流変化が起こる場合には後述に示す見た目の発光輝度の量を表すS1〜S7の値に変化が生じる。また、上記時間分割による階調表現の分割比重は単なる1例であり、これに限定されるものではない。 In the present embodiment, 64 gradations of 63 gradations + 1 gradation (non-light emission) are expressed by assigning the division specific gravity as shown in FIG. However, in FIG. 3, a desired gradation is obtained on the assumption that no current decrease or increase (luminance decrease or increase) of the organic EL element EL11 occurs during the light emission period (or the current change is close to 0%). In the case where a current change occurs, a change occurs in the values of S1 to S7 representing the amount of apparent light emission luminance described later. Further, the division specific gravity of the gradation expression by the time division is merely an example, and is not limited to this.
また、図4に1フレーム期間(フィールド期間×複数個)を分割した時間の1つ分における各配線の電圧を示すタイミングチャートを示す。図4では、説明を分かりやすくするために、表示装置内の1画素分に着目して示している。図4に示すように、最初のフィールド期間(電流書き込み期間+発光期間)におけるTFT素子Q31の導通状態が続いている間、電流源回路311から設定された電流が供給されると、TFT素子Q21を導通して、TFT素子Q11に設定電流が供給されるようなゲート電圧を書き込む(第1の動作)。これにより、TFT素子Q11のゲート−ソース間電圧が所望の電位となるように、コンデンサC11に電荷が供給される。 FIG. 4 is a timing chart showing the voltage of each wiring in one time period obtained by dividing one frame period (field period × plurality). In FIG. 4, in order to make the explanation easy to understand, attention is paid to one pixel in the display device. As shown in FIG. 4, when the current set from the current source circuit 311 is supplied while the conduction state of the TFT element Q31 continues in the first field period (current writing period + light emission period), the TFT element Q21. And a gate voltage is written such that a set current is supplied to the TFT element Q11 (first operation). As a result, charges are supplied to the capacitor C11 so that the gate-source voltage of the TFT element Q11 becomes a desired potential.
その後、所定期間内の次の電流書き込み期間となるまで、該画素は同じ電源配線PW211上にある他画素が電流源回路311から電流書き込みを行っている間は、TFT素子Q31のスイッチを遮断しておく。そして、電源配線PW211の接続が電圧源回路411に切り替わるとTFT素子Q31を導通状態にする(第2の動作)。これにより、有機EL素子EL11が発光と非発光の動作を繰り返す。 After that, until the next current writing period within a predetermined period, the other pixel on the same power supply wiring PW211 is writing current from the current source circuit 311 while the pixel is turned off. Keep it. When the connection of the power supply wiring PW211 is switched to the voltage source circuit 411, the TFT element Q31 is turned on (second operation). Thereby, the organic EL element EL11 repeats the light emission and non-light emission operations.
上述のように、本実施の形態では、TFT素子Q11に電流を書き込むための電流源回路311と、有機EL素子EL11に電流を供給するための電圧源回路411とが電源配線PW211に統一されている。すなわち、電流書込み期間中は電流源回路311を使用するため、すでに書き込みが終了した画素は、電圧源回路411に切り替わるまでは有機EL素子EL11に電流(電圧源回路411からの電圧)が供給されないため発光せず、電圧源回路411に切り替わると有機EL素子EL11に電流が供給されて発光する。 As described above, in this embodiment, the current source circuit 311 for writing current to the TFT element Q11 and the voltage source circuit 411 for supplying current to the organic EL element EL11 are unified to the power supply wiring PW211. Yes. That is, since the current source circuit 311 is used during the current writing period, current (voltage from the voltage source circuit 411) is not supplied to the organic EL element EL11 until the pixel that has already been written is switched to the voltage source circuit 411. Therefore, when the voltage source circuit 411 is switched without emitting light, current is supplied to the organic EL element EL11 to emit light.
また、電流の書き込みを行う時間(他画素を含む)と発光時間(全画素共通時間)との比は、どのような比であってもよいが、本実施の形態では1:1=10マイクロ秒:10マイクロ秒と設定している。もし、電流書き込み時間を多くした場合には、発光時間が短くなるため、見た目の平均輝度が1:1の割り当てに比べて下がる。また、発光時間を多くした場合には、電流書き込み時間が減り、画素内TFT素子Q11に必要な電流値の設定が出来ないまま発光してしまい、発光のばらつきが生じる。このため、電流書き込み時間(他画素を含む)と発光時間(全画素共通時間)との比は、表示装置で使用する画素数、TFT素子の負荷容量、配線負荷、設定電流値等の設計条件に応じて適宜選択すればよい。 The ratio of the current writing time (including other pixels) and the light emission time (all pixel common time) may be any ratio, but in this embodiment, 1: 1 = 10 μm. Second: 10 microseconds is set. If the current writing time is increased, the light emission time is shortened, so that the apparent average luminance is lower than the assignment of 1: 1. Further, when the light emission time is increased, the current writing time is reduced, light is emitted without setting the current value necessary for the in-pixel TFT element Q11, and the light emission varies. For this reason, the ratio between the current writing time (including other pixels) and the light emission time (common time for all pixels) depends on the design conditions such as the number of pixels used in the display device, the load capacity of the TFT elements, the wiring load, and the set current value. It may be appropriately selected depending on the situation.
なお、有機EL素子は、該素子に供給される電流と発光輝度とがほぼ比例関係にあることが一般に知られている。上記電流書き込み時間(他画素を含む)と発光時間(全画素共通時間)との比が1:1である場合には、発光期間中における所望の発光輝度が図15に示す画素構成に比べて1/2になることを意味している。このため、例えば所望の発光輝度とするための電流源回路の電流設定値が0.8μAである場合には、本実施の形態では0.8μAの2倍となる1.6μAの設定電流値を必要とする。 Note that it is generally known that an organic EL element has a substantially proportional relationship between a current supplied to the element and light emission luminance. When the ratio of the current writing time (including other pixels) and the light emission time (all pixel common time) is 1: 1, the desired light emission luminance during the light emission period is compared with the pixel configuration shown in FIG. It means to become 1/2. For this reason, for example, when the current setting value of the current source circuit for obtaining a desired light emission luminance is 0.8 μA, in this embodiment, a setting current value of 1.6 μA, which is twice 0.8 μA, is set. I need.
ここで、最も長い発光期間中(上記設定では約5.6ミリ秒時間)、有機EL素子EL11の発光と非発光とを繰り返す時間の輝度を平均化(上記設定では1/2)し、発光が継続的に行われているとする。この場合、5.6ミリ秒中に、該画素内部が外部と遮断され外部影響(例えば、電源配線PW211の急激な電位の変動)を受けないとすると、画素内にあるTFT素子のリーク電流等の影響により、有機EL素子EL11に供給される電流値はほぼ指数関数的に経時変化するものと考えられる。 Here, during the longest light emission period (about 5.6 milliseconds in the above setting), the luminance of the time during which the organic EL element EL11 repeats light emission and non-light emission is averaged (1/2 in the above setting) to emit light. Is ongoing. In this case, if the inside of the pixel is cut off from the outside within 5.6 milliseconds and is not affected by external influences (for example, a sudden change in potential of the power supply wiring PW211), the leakage current of the TFT elements in the pixel, etc. It is considered that the current value supplied to the organic EL element EL11 changes with time almost exponentially due to the influence of the above.
そこで、時間分割した中の最大発光時間をT(ここでは約5.6ミリ秒)、発光初期の電流値を1とした場合のt時間後の電流の低下割合をX、発光初期の時間で規格化された電流値をIとすると、I=exp(−kt)、k=ln(1−X)/Tで表される。見た目の発光輝度の量はこの電流値Iの積分値S=1/k*(1−exp(−kt))となり、各階調は上記7回に分割されてできる積分値S1〜S7の合計値Qによって表される。 Therefore, the maximum light emission time in the time division is T (here, about 5.6 milliseconds), the current decrease rate after t time when the current value of the initial light emission is 1, X is the time of the initial light emission. Assuming that the normalized current value is I, I = exp (−kt) and k = ln (1−X) / T. The apparent light emission luminance amount is an integral value S = 1 / k * (1-exp (−kt)) of the current value I, and each gradation is a total value of the integral values S1 to S7 that can be divided into the above seven times. It is represented by Q.
図14に示す従来の画素構成では、このXが−2.180となり、このX値を元に上記S式と図3に示す階調割り当てを利用して、各階調に対する出力電流を算出する。本実施の形態では、有機EL素子EL11を使用しており、この出力電流は、電流と比例関係にある出力輝度を意味する。出力電流の算出結果に基づいて、表示装置から入力された階調と実際に画素から出力される輝度(所望の出力輝度の最大値を1として規格化する)とを表すと、図5に示すように、所望の階調とは異なる、歪んだ線を描く。このため、動画像を滑らかに表示することができない。 In the conventional pixel configuration shown in FIG. 14, X is −2.180, and the output current for each gradation is calculated based on the X value using the above-described equation S and gradation assignment shown in FIG. 3. In the present embodiment, the organic EL element EL11 is used, and this output current means output luminance proportional to the current. Based on the calculation result of the output current, the gradation inputted from the display device and the luminance actually outputted from the pixel (normalized with the maximum value of the desired output luminance being 1) are shown in FIG. Thus, a distorted line different from the desired gradation is drawn. For this reason, a moving image cannot be displayed smoothly.
本発明では、上記コンデンサC22を設けることにより所望の輝度を得ることができるようになっている。図6は、5.6ミリ秒発光期間後のコンデンサC22の各容量値に対するTFT素子Q11のゲート−ソース間電位差ΔGATE(V)および有機EL素子EL11に供給される電流の変化量ΔIOLED(%)を示すグラフである。図6に示すように、コンデンサC22をある容量値以上とすることにより、5.6ミリ秒後に指数関数的に発生していたΔGATEを抑制することができ、ΔIOLEDを大幅に抑制することができる。その結果、X値を大幅に抑制することが可能となる。例えば、コンデンサC22が300(fF)の場合には、X値が−0.040となり、低下割合が0に近いことから、図5に示すように、所望の輝度とほぼ同じ輝度を得ることができるとともに、階調表示が各階調毎にほぼ直線的に表現できる。このため、動画等を滑らかに表示することが可能となる。 In the present invention, by providing the capacitor C22, a desired luminance can be obtained. FIG. 6 shows the gate-source potential difference ΔGATE (V) of the TFT element Q11 and the change amount ΔIOLED (%) of the current supplied to the organic EL element EL11 with respect to each capacitance value of the capacitor C22 after the light emission period of 5.6 milliseconds. It is a graph which shows. As shown in FIG. 6, by setting the capacitor C22 to a certain capacitance value or more, ΔGATE generated exponentially after 5.6 milliseconds can be suppressed, and ΔIOLED can be significantly suppressed. . As a result, the X value can be significantly suppressed. For example, when the capacitor C22 is 300 (fF), the X value is −0.040, and the decrease rate is close to 0. Therefore, as shown in FIG. In addition, gradation display can be expressed almost linearly for each gradation. For this reason, it becomes possible to display a moving image etc. smoothly.
ここで、電圧の立ち上がりは、Vo(出力電圧)=Vi(入力電圧)(1−e−t/RC)で表され、時定数τ=RCによって大きく左右される。本発明では、コンデンサC22を設けているため、急激な電圧の立ち上がりを遅らせる(オーバーシュート電流を抑制する)ことができる。これにより、TFT素子Q11のスイッチ状態の一瞬の誤動作によって発生するΔGATEを抑制することができる。また、上記誤動作が何百回と繰り返された場合に、ΔGATEが大きな変化となって、有機EL素子EL11に供給される電流が初期値よりも大きくずれてしまうといった問題を回避することもできる。 Here, the rise of the voltage is expressed by Vo (output voltage) = Vi (input voltage) (1−e −t / RC ), and greatly depends on the time constant τ = RC. In the present invention, since the capacitor C22 is provided, it is possible to delay the rapid voltage rise (suppress overshoot current). As a result, it is possible to suppress ΔGATE that occurs due to an instantaneous malfunction of the switch state of the TFT element Q11. In addition, when the above malfunction is repeated hundreds of times, it is possible to avoid the problem that ΔGATE becomes a large change and the current supplied to the organic EL element EL11 is greatly deviated from the initial value.
コンデンサC22は、容量値が大きければ大きい程上記オーバーシュート電流を抑制することができる効果を得ることができるものの、容量値が小さすぎる場合にはその抑制効果を十分に得ることができない。また、容量値が大きすぎる場合には、コンデンサC22の画素内に示す割合が大きくなり、開口率が大幅に減少あるいは高精細画素設計が困難になるといった問題がある。このため、コンデンサC22の容量値は、300fF〜700fFであることが好ましい。 The capacitor C22 can obtain the effect of suppressing the overshoot current as the capacitance value increases, but cannot sufficiently obtain the suppression effect when the capacitance value is too small. Further, when the capacitance value is too large, the ratio shown in the pixel of the capacitor C22 increases, and there is a problem that the aperture ratio is greatly reduced or high-definition pixel design becomes difficult. For this reason, it is preferable that the capacitance value of the capacitor C22 is 300 fF to 700 fF.
また、上記制御配線Gi911の電位は、発光期間中は0Vと固定電位になっている。このような発光期間中に一定電圧を与える配線等が存在する場合には、図7に示すように、図1の定電圧配線611を制御配線Gi911に統一することによっても同等の効果を得ることができる。また、図7では、画素外部にある定電圧配線の電源回路を省くことができるとともに、図1の画素構成に比べて画素内配線を少なくすることができ、開口率をより向上させることができる。このため、TFT素子が設けられた基板(TFT基板)側に向かって有機EL素子の発光を外部へ取り出すボトムエミッション構造の場合には、特に好適に用いることができる。
The potential of the control wiring Gi911 is a fixed potential of 0 V during the light emission period. When there is a wiring or the like that applies a constant voltage during such a light emission period, the same effect can be obtained by unifying the
また、例えば、図8に示すようなTFT基板の反対側から有機EL素子の発光を外部へ取り出すトップエミッション構造の画素構成の場合であっても本発明の効果を得ることができる。 Further, for example, the effect of the present invention can be obtained even in the case of a pixel configuration of a top emission structure in which light emission of the organic EL element is extracted from the opposite side of the TFT substrate as shown in FIG.
ここで、上記ボトムエミッション構造とは、例えば図9に示す構造のことである。また、トップエミッション構造とは、図9の構造のうち、陽極と陰極とが逆である構造のことである。ただし、上記の両構造に限らず、例えば陰極に透明電極を使用すれば、ボトムエミッション構造でもTFT基板の反対側から有機EL素子の発光を外部へ取り出すトップエミッション構造と同様の発光が可能な構造とすることができる。この場合、図9に示すボトムエミッション構造と比べて、TFT素子やコンデンサ等の発光面積分だけ、発光面積を大きくする(つまり発光量を大きく得る)ことができる。これにより、輝度を上げると寿命が短くなる有機EL素子といった発光素子の寿命を長くすることができるという効果を得ることができる。 Here, the bottom emission structure is, for example, the structure shown in FIG. The top emission structure is a structure in which the anode and the cathode are reversed in the structure of FIG. However, the structure is not limited to the above two structures. For example, if a transparent electrode is used for the cathode, the bottom emission structure can emit light similar to the top emission structure in which the light emission of the organic EL element is extracted from the opposite side of the TFT substrate. It can be. In this case, compared with the bottom emission structure shown in FIG. 9, the light emission area can be increased (that is, the light emission amount can be increased) by the light emission area of the TFT element, the capacitor, and the like. Thereby, the effect that the lifetime of the light emitting element such as the organic EL element whose lifetime is shortened when the luminance is increased can be increased.
〔参考の形態〕
本発明の参考の形態について図10ないし図13に基づいて説明すれば以下のとおりである。図10は、本参考の形態に係る表示装置の画素回路Aij(2)を示す回路図である。画素回路Aij(2)は、画素1つ分を示し、RGBの各画素がある場合にはその1つ分を示す。
[Reference of form state]
A reference embodiment of the present invention will be described below with reference to FIGS. Figure 10 is a circuit diagram showing a pixel circuit Aij of a display device according to this reference embodiment (2). The pixel circuit Aij (2) indicates one pixel, and if there are RGB pixels, indicates one.
画素回路Aij(2)には、電流駆動型の有機EL素子(電気光学素子)EL12、nチャネル型(n型)のTFT素子(第1のアクティブ素子・第3のアクティブ素子)Q12・Q22、pチャネル型(p型)のTFT素子(第2のアクティブ素子)Q32、コンデンサ(第1の電荷保持手段)C12、ゲート配線(第2の配線)Ei112、電源配線(第1の配線)PW212、および制御配線(第3の配線)Gi912が配置されている。なお、上記n型のTFT素子Q22は、電荷保持能力に優れたLDD(Lightly Doped Drain)構造を有している。 The pixel circuit Aij (2) includes a current-driven organic EL element (electro-optic element) EL12, n-channel (n-type) TFT elements (first active element / third active element) Q12, Q22, p-channel type (p-type) TFT element (second active element) Q32, capacitor (first charge holding means) C12, gate wiring (second wiring) Ei112, power supply wiring (first wiring) PW212, In addition, a control wiring (third wiring) Gi912 is arranged. The n-type TFT element Q22 has an LDD (Lightly Doped Drain) structure with excellent charge holding capability.
電源配線PW212にはTFT素子Q32のソース端子が接続されている。TFT素子Q32のゲート端子は、ゲート配線Ei112に接続されている。また、TFT素子Q32と電源配線PW212との接続点と反対側には、TFT素子Q12と有機EL素子EL12とが直列に接続されている。有機EL素子EL12は、その陽極(ITO(Indium Tin Oxide)等の透明電極を使用)側がTFT素子Q12側と接続されており、陰極(例えば、Al−Li等の金属を使用)側には、共通電圧512が配置されている。
The source terminal of the TFT element Q32 is connected to the power supply wiring PW212. The gate terminal of the TFT element Q32 is connected to the gate wiring Ei112. The TFT element Q12 and the organic EL element EL12 are connected in series on the side opposite to the connection point between the TFT element Q32 and the power supply wiring PW212. The organic EL element EL12 has an anode (using a transparent electrode such as ITO (Indium Tin Oxide)) side connected to the TFT element Q12 side, and a cathode (for example, using a metal such as Al-Li) side. A
コンデンサC12は、TFT素子Q12のゲート端子とソース端子との間に接続されている。TFT素子Q22は、TFT素子Q12のゲート端子とTFT素子Q32のドレイン端子との間に接続されている。TFT素子Q22のゲート端子は、制御配線Gi912に接続されている。TFT素子Q22とTFT素子Q12とTFT素子Q32の間には、n型のTFT素子(第4のアクティブ素子)Q42が接続されている。TFT素子Q42の一方は、画素内へ電流書き込み期間中は電流が遮断され、発光期間中は導通状態にできる信号を送る信号配線(第5の配線)712に接続されている。また、電源配線PW212は、電流源回路312と接続されている。 The capacitor C12 is connected between the gate terminal and the source terminal of the TFT element Q12. The TFT element Q22 is connected between the gate terminal of the TFT element Q12 and the drain terminal of the TFT element Q32. The gate terminal of the TFT element Q22 is connected to the control wiring Gi912. An n-type TFT element (fourth active element) Q42 is connected between the TFT element Q22, the TFT element Q12, and the TFT element Q32. One of the TFT elements Q <b> 42 is connected to a signal wiring (fifth wiring) 712 that transmits a signal that can be turned off during a current writing period into the pixel and can be turned on during a light emission period. The power supply wiring PW212 is connected to the current source circuit 312.
本参考の形態に係る構成では、走査線である信号配線712が有機EL素子EL12の発光時に電圧を与える電圧源回路を兼ねている。なお、画素内への電流書き込み期間中は、信号配線712に電流が分配されないような(電流リークがないような)電圧に変える必要がある。このため、信号配線712は、一定の電圧を供給する電圧源回路ではなく、2値電圧で動作する電圧源回路となっている。
In the arrangement according to this reference embodiment, the
また、電源配線PW212には、上記実施の形態と同様にプリチャージ回路812が接続されている。また、上記実施の形態と同様に、有機EL素子EL12を所定期間発光させるために、TFT素子Q12のゲート端子側に非発光用電圧を印加する非発光用電圧源を配置している(図示せず)。なお、非発光用電圧源は、電源配線PW212に接続されている。
Further, the power supply wiring PW212, on purpose likewise form of the above-described precharge circuit 812 is connected. Further, the shape on purpose likewise the above embodiment, the organic
上記TFT素子Q42は、有機EL素子EL12に供給される電流の向きと同じ向きに一方だけに所望の電流を供給することができる素子であれば特に限定されるものではない。この条件を満たす素子としては、ダイオード素子や、ダイオード素子と同様の働きを有する素子を好適に用いることができる。本実施の形態では、TFT素子Q42のゲート端子を信号配線712に接続することによって、ダイオード素子と同様の働きを持たせている。
The TFT element Q42 is not particularly limited as long as an element capable of supplying a desired current to only one in the same direction as the direction of the current supplied to the organic
本参考の形態における表示装置の駆動方法は、上記実施の形態と同様に時間分割階調駆動法を採用している。本参考の形態においても、2値の電流値を持つ時間分割による階調駆動で実施しており、その階調表現方法(分割方法)も実施の形態と同様に行っているためここではその説明を省略する。 The driving method of the display device in the present reference embodiment employs a shape on purpose similar time division gray scale driving method described above. Also in the present reference, is carried out in gradation driving by time division with a current value of the binary, where since the similarly performed on the gray scale expression method (division method) form also performed on purpose its Description is omitted.
本参考の形態では、電流源回路312の電流設定値を0.8μA、制御配線Gi912、ゲート配線Ei112および信号配線712の電圧を16Vまたは0V、共通電圧を0V、プリチャージ回路から印加される電圧を8.4Vと設定している。ただし、電流値の設定、電圧値の設定、または有機EL素子の内部層、陽極層、陰極層等の素子構成は、上記に限定されるものではない。
In this reference embodiment, 0.8Myuei the current setting value of the current source circuit 312, the control wire Gi912, the voltage of the gate wiring Ei112 and the
また、上記各TFT素子に関しても上記に限定されるものではなく、n型、p型のどちらであってもよいが、画素内の全てのTFT素子が同型であることが好ましい。すなわち、ゲート配線Ei112や制御配線Gi912から入力するオンの信号またはオフの信号をn型またはp型に合わせた信号電圧にしたり、TFT素子Q12のn型またはp型に合わせて、ゲート−ソース間側にコンデンサC12を、ゲート−ドレイン間側にTFT素子Q22を配置したりする必要がある。画素内のTFT素子が全て同型である場合、例えば画素内の全てのTFT素子がn型で構成されている場合には、p型のTFT素子を作成するためのマスクが不要になるため、コスト削減につながる。 The TFT elements are not limited to the above, and may be either n-type or p-type, but it is preferable that all TFT elements in the pixel are the same type. That is, an ON signal or an OFF signal input from the gate wiring Ei112 or the control wiring Gi912 is changed to a signal voltage that matches n-type or p-type, or between the gate and source according to the n-type or p-type of the TFT element Q12. It is necessary to dispose the capacitor C12 on the side and the TFT element Q22 on the side between the gate and the drain. When all the TFT elements in the pixel are of the same type, for example, when all the TFT elements in the pixel are configured as an n-type, a mask for creating a p-type TFT element becomes unnecessary, and thus the cost is reduced. It leads to reduction.
次に、上記構成を有する表示装置の駆動方法について説明する。本実施の形態では、より分かりやすくするため、M×Nのマトリックス状に配置された画素Aij(1画素分)の基本動作に着目して説明する。 Next, a driving method of the display device having the above configuration will be described. In the present embodiment, in order to make it easier to understand, a description will be given focusing on the basic operation of the pixels Aij (for one pixel) arranged in an M × N matrix.
図11に1フレーム期間(フィールド期間×複数個)を分割した時間の1つ分における各配線の電圧を示すタイミングチャートを示す。図11では説明を分かりやすくするために、表示装置内の1画素分に着目して示している。図11に示すように、最初のフィールド期間(電流書き込み期間+発光期間)におけるTFT素子Q32の導通状態が続いている間、電流源回路312から設定された電流が供給されると、TFT素子Q22を導通して、TFT素子Q12に設定電流が供給されるようなゲート電圧を書き込む(第3の動作)。これにより、TFT素子Q12のゲート−ソース間電圧が所望の電位となるように、コンデンサC12に電荷が供給される。 FIG. 11 is a timing chart showing the voltage of each wiring in one time period obtained by dividing one frame period (field period × plurality). In FIG. 11, for ease of explanation, attention is paid to one pixel in the display device. As shown in FIG. 11, when the current set from the current source circuit 312 is supplied while the conduction state of the TFT element Q32 continues in the first field period (current writing period + light emission period), the TFT element Q22. And a gate voltage is written such that a set current is supplied to the TFT element Q12 (third operation). Thereby, charges are supplied to the capacitor C12 so that the gate-source voltage of the TFT element Q12 becomes a desired potential.
その後、TFT素子Q22のスイッチと、TFT素子Q32のスイッチとを遮断し、信号配線712の電圧をHIGH電圧(16V)として、TFT素子Q42へ画素内に設定された電流が供給されるように、決められた電位をTFT素子Q12のドレイン側へ与える(第4の動作)。このように、TFT素子Q12のドレイン側に与えられた電圧を有機EL素子EL12の電圧源回路の電源として利用することにより、画素内に設定された電流が有機EL素子EL12に供給され、有機EL素子EL12が発光する。
Thereafter, the switch of the TFT element Q22 and the switch of the TFT element Q32 are cut off, and the voltage set in the pixel is supplied to the TFT element Q42 by setting the voltage of the
ここで、図11のタイミングチャートに示すように、発光期間中のTFT素子Q32は、継続してスイッチがオフの状態となっている。このため、発光期間中は信号配線712から設定電流に合わせた一定の電圧が印加され、有機EL素子EL12は他の画素への電流書き込み期間に関係なく継続して発光し続ける。その結果、従来の課題とされていたオーバーシュート電流の発生そのものを回避することができる。
Here, as shown in the timing chart of FIG. 11, the TFT element Q32 during the light emission period is continuously in the OFF state. For this reason, a constant voltage corresponding to the set current is applied from the
また、本参考の形態においても、実施の形態と同様にしてX値を算出すると、X値は−0.065となり、低下割合が0に近いことから所望の輝度とほぼ同じ輝度を得ることができるとともに、階調表示が各階調毎にほぼ直線的に表現できる。このため、動画等を滑らかに表示することが可能となる。 It is also in the present reference, if you deliberately same form of embodiment calculates the X value, X value to obtain substantially the same luminance as desired luminance since become -0.065, the reduction ratio is close to 0 In addition, gradation display can be expressed almost linearly for each gradation. For this reason, it becomes possible to display a moving image etc. smoothly.
また、有機EL素子は、該素子に供給される電流(または該素子の輝度)を上げて発光するほど表示寿命が短くなることが一般に知られている。本参考の形態では、従来の画素構成や実施の形態の画素構成に比べ、見た目の発光輝度が同じ場合であっても供給する電流値を小さくすることができるため、有機EL素子の寿命をより延ばすことが可能となり表示装置にとって好ましい形態である。なお、ここで言う表示寿命とは、輝度が初期輝度から半減するまでの時間を意味している。 Further, it is generally known that the display life of an organic EL element is shortened as light is emitted by increasing the current supplied to the element (or the luminance of the element). In this reference embodiment, as compared to the pixel configuration of a conventional pixel configuration and implementation form status of, since it is the emission intensity of the appearance to decrease the value of current supplied even if the same, the lifetime of the organic EL device This is a preferred mode for a display device. Note that the display life referred to here means the time until the luminance is halved from the initial luminance.
なお、本参考の形態ではTFT素子Q42としてn型のTFT素子を使用しているが、p型を用いることもできる。TFT素子Q42がp型である場合には、TFT素子Q42のゲート線をTFT素子Q12側へ接続すればよい。 Note that in the present reference embodiment uses an n-type TFT device as TFT elements Q42, it is also possible to use a p-type. When the TFT element Q42 is p-type, the gate line of the TFT element Q42 may be connected to the TFT element Q12 side.
また、上記ゲート配線Ei112の電位は、p型のTFT素子Q32のスイッチ特性に合わせて、画素内に電流を書き込む期間中は0V、発光期間中は16Vの電位になっており、信号配線712と同じ信号電圧動作をしている。このため、ダイオードと同様の働きを持つTFT素子Q42に供給される電流の方向と有機EL素子EL12に供給される電流の方向とを同じにするとともに、発光期間中に有機EL素子EL12が発光できるような高い電位(ここでは16V)にできる信号線(ここではゲート配線Ei112)が他に存在する場合には、例えば図12に示すように、n型TFT素子Q42で使用していた信号配線712をゲート配線Ei112に統一してもよく、同等の効果を得ることができる。
Further, the potential of the gate wiring Ei112 is 0V during the period of writing current in the pixel and 16V during the light emission period in accordance with the switching characteristics of the p-type TFT element Q32. Same signal voltage operation. Therefore, the direction of the current supplied to the TFT element Q42 having the same function as that of the diode is made the same as the direction of the current supplied to the organic EL element EL12, and the organic EL element EL12 can emit light during the light emission period. When there is another signal line (here, the gate line Ei112) that can be set to such a high potential (here, 16V), for example, as shown in FIG. 12, the
さらに、図12では、画素外部にある上記信号配線の信号を送り出す回路を省くことができるとともに、図10に比べて画素内配線を少なくすることができ、開口率をより向上させることができる。このため、TFT素子が設けられた基板(TFT基板)側に向かって有機EL素子の発光を外部へ取り出すボトムエミッション構造の場合には、特に好適に用いることができる。 Further, in FIG. 12, a circuit for sending a signal of the signal wiring outside the pixel can be omitted, and the wiring in the pixel can be reduced as compared with FIG. 10, and the aperture ratio can be further improved. For this reason, in the case of the bottom emission structure which takes out the light emission of an organic EL element toward the board | substrate (TFT board | substrate) side in which the TFT element was provided, it can use especially suitably.
また、例えば、図13に示すようなTFT基板の反対側から有機EL素子の発光を外部へ取り出すトップエミッション構造の画素構成の場合であっても効果を得ることができる。 Further, for example, it can be obtained effects from the opposite side of the TFT substrate in the case of a pixel structure of a top emission structure in which light is extracted in the organic EL device to the outside as shown in FIG. 13.
トップエミッション構造の画素構成の場合であっても、ダイオードと同様の働きを持つp型TFT素子Q42に供給される電流の方向と有機EL素子Q42に供給される電流の方向とを同じにするとともに、発光期間中に有機EL素子Q42が発光できるような低い電位にすることができる場合には、ゲート配線Ei112と信号配線とを共有することができる。 Even in the case of the pixel configuration of the top emission structure, the direction of the current supplied to the p-type TFT element Q42 having the same function as the diode and the direction of the current supplied to the organic EL element Q42 are made the same. When the potential can be lowered so that the organic EL element Q42 can emit light during the light emission period, the gate wiring Ei112 and the signal wiring can be shared.
また、上記実施の形態と同様に、陰極に透明電極を使用すれば、ボトムエミッション構造でもTFT基板の反対側から有機EL素子の発光を外部へ取り出すトップエミッション構造と同様の発光が可能な構造とすることができる。 Further, the shape on purpose likewise the above embodiment, using a transparent electrode as a cathode, capable of emitting the same top emission is taken out from the opposite side of the TFT substrate light emission of the organic EL element to the outside at a bottom emission structure structure It can be.
この場合、図9に示すボトムエミッション構造と比べて、TFT素子の発光面積分だけ、発光面積を大きくする(つまり発光量を大きく得る)ことができる。これにより、輝度を上げると寿命が短くなる有機EL素子といった発光素子の寿命を長くすることができるという効果を得ることができる。 In this case, compared with the bottom emission structure shown in FIG. 9, the light emission area can be increased (that is, the light emission amount can be increased) by the light emission area of the TFT element. Thereby, the effect that the lifetime of the light emitting element such as the organic EL element whose lifetime is shortened when the luminance is increased can be increased.
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope shown in the claims. That is, embodiments obtained by combining technical means appropriately modified within the scope of the claims are also included in the technical scope of the present invention.
以上のように、本発明に係る表示装置は、各画素内にオーバーシュート電流を抑制するためのコンデンサ、ダイオード素子またはTFT素子等を配置している。それゆえ、本発明に係る表示装置は、所望の輝度をもつ直線的な階調を得るとともに、動画像等を滑らかに表示することができる。 As described above, in the display device according to the present invention, the capacitor, the diode element, the TFT element, or the like for suppressing the overshoot current is arranged in each pixel. Therefore, the display device according to the present invention can obtain a linear gradation having a desired luminance and can smoothly display a moving image or the like.
したがって、本発明は、電気光学発光素子を備えた有機ELディスプレイやFEDディスプレイ等を製造する産業分野や、その部品を製造する産業分野に好適に用いることができる。 Therefore, the present invention can be suitably used in an industrial field for manufacturing an organic EL display, an FED display, or the like provided with an electro-optical light emitting element and an industrial field for manufacturing the component.
Aij(1)、Aij(2) 画素回路(画素)
EL11、EL12 有機EL素子(電気光学素子)
Q11、Q12 TFT素子(第1のアクティブ素子)
Q21、Q22 TFT素子(第3のアクティブ素子)
Q31、Q32 TFT素子(第2のアクティブ素子)
Q42 TFT素子(第4のアクティブ素子)
C11、C12 コンデンサ(第1の電荷保持手段)
C22 コンデンサ(第2の電荷保持手段)
Ei111、Ei112 ゲート配線(第2の配線)
PW211、PW212 電源配線(第1の配線)
Gi911、Gi912 制御配線(第3の配線)
311、312 電流源回路
411、412 電圧源回路
611 定電圧配線(第4の配線)
712 信号配線(第5の配線)
811、812 プリチャージ回路
Aij (1), Aij (2) Pixel circuit (pixel)
EL11, EL12 Organic EL element (electro-optic element)
Q11, Q12 TFT element (first active element)
Q21, Q22 TFT element (third active element)
Q31, Q32 TFT element (second active element)
Q42 TFT element (fourth active element)
C11, C12 capacitors (first charge holding means)
C22 capacitor (second charge holding means)
Ei111, Ei112 Gate wiring (second wiring)
PW211, PW212 Power supply wiring (first wiring)
Gi911, Gi912 control wiring (third wiring)
311, 312 Current source circuit 411, 412
712 Signal wiring (5th wiring)
811 and 812 precharge circuit
Claims (5)
上記各画素には、
上記電気光学素子に上記電流を供給するための第1の配線と、
上記第1の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第1のアクティブ素子と、
上記経路に、電気光学素子および第1のアクティブ素子と直列に挿入されるとともに、導通/遮断用の制御端子を有する第2のアクティブ素子と、
電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通抵抗の制御電圧として、第1のアクティブ素子の制御端子に印加する第1の電荷保持手段と、
上記第1の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通/遮断用の制御端子を有し、遮断によって第1の電荷保持手段に蓄積した電荷を保持させる第3のアクティブ素子と、
上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、
上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線と、
上記第1のアクティブ素子と第2のアクティブ素子との間に一方が接続され、一定の電圧を印加する第4の配線に他方が接続された第2の電荷保持手段とが配置され、
上記第1の配線には定電流源回路と定電圧源回路とが切り替え可能に接続され、上記電気光学素子の発光期間中に、定電流源回路と定電圧源回路との切り替えを繰り返すことを特徴とする表示装置。 In a display device that sets a value of a current supplied to the electro-optic element to each pixel including the electro-optic element, and drives the electro-optic element with the current value.
In each of the above pixels,
A first wiring for supplying the current to the electro-optic element;
A first active element inserted in series with the electro-optic element in a path for supplying a current from the first wiring to the electro-optic element, and having a conduction resistance control terminal;
A second active element inserted into the path in series with the electro-optic element and the first active element and having a control terminal for conduction / cutoff;
First charge holding means for accumulating electric charge and applying a voltage corresponding to the accumulated electric charge as a control voltage for the conduction resistance of the first active element to a control terminal of the first active element;
A third active element that is inserted on the charge supply path for the first charge holding means and has a control terminal for conduction / cutoff, and holds the charge accumulated in the first charge holding means by being cut off; ,
A second wiring for applying a control voltage for conduction / cutoff to the control terminal of the second active element;
A third wiring for applying a control voltage for conduction / cutoff to the control terminal of the third active element;
A second charge holding means having one connected between the first active element and the second active element and the other connected to a fourth wiring for applying a constant voltage ;
A constant current source circuit and a constant voltage source circuit are switchably connected to the first wiring, and switching between the constant current source circuit and the constant voltage source circuit is repeated during the light emission period of the electro-optic element. Characteristic display device.
上記各画素には、
上記電気光学素子に上記電流を供給するための第1の配線と、
上記第1の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第1のアクティブ素子と、
上記経路に、電気光学素子および第1のアクティブ素子と直列に挿入されるとともに、導通/遮断用の制御端子を有する第2のアクティブ素子と、
電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通抵抗の制御電圧として、第1のアクティブ素子の制御端子に印加する第1の電荷保持手段と、
上記第1の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通/遮断用の制御端子を有し、遮断によって第1の電荷保持手段に蓄積した電荷を保持させる第3のアクティブ素子と、
上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、
上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線と、
上記第1のアクティブ素子と第2のアクティブ素子との間に一方が接続され、一定の電圧を印加する第4の配線に他方が接続された第2の電荷保持手段とが配置され、
上記第1の配線には電流源回路と電圧源回路とが切り替え可能に接続され、
上記電流源回路を第1の配線に接続し、電気光学素子に供給する電流の値を各画素に設定する第1の動作を行った後、上記電圧源回路を第1の配線に接続し、各画素の電気光学素子に第1の動作で設定した値の電流を供給する第2の動作を行うようになっており、
上記電流源回路が出力することのできる電流値は複数通りあり、
上記第1の動作を行うとともに、第1の動作の後に第2の動作を行うことを、所定期間に複数回行うことを特徴とする表示装置。 In a display device that sets a value of a current supplied to the electro-optic element to each pixel including the electro-optic element, and drives the electro-optic element with the current value.
In each of the above pixels,
A first wiring for supplying the current to the electro-optic element;
A first active element inserted in series with the electro-optic element in a path for supplying a current from the first wiring to the electro-optic element, and having a conduction resistance control terminal;
A second active element inserted into the path in series with the electro-optic element and the first active element and having a control terminal for conduction / cutoff;
First charge holding means for accumulating electric charge and applying a voltage corresponding to the accumulated electric charge as a control voltage for the conduction resistance of the first active element to a control terminal of the first active element;
A third active element that is inserted on the charge supply path to the first charge holding means and has a control terminal for conduction / cutoff, and holds the charge accumulated in the first charge holding means by being cut off; ,
A second wiring for applying a control voltage for conduction / cutoff to the control terminal of the second active element;
A third wiring for applying a control voltage for conduction / cutoff to the control terminal of the third active element;
A second charge holding means having one connected between the first active element and the second active element and the other connected to a fourth wiring for applying a constant voltage;
A current source circuit and a voltage source circuit are switchably connected to the first wiring,
After the first operation of connecting the current source circuit to the first wiring and setting the value of the current supplied to the electro-optic element to each pixel, the voltage source circuit is connected to the first wiring, A second operation for supplying a current having a value set in the first operation to the electro-optical element of each pixel is performed;
There are multiple current values that the current source circuit can output,
A display device characterized by performing the first operation and performing the second operation after the first operation a plurality of times in a predetermined period.
上記各画素には、
上記電気光学素子に上記電流を供給するための第1の配線と、
上記第1の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第1のアクティブ素子と、
上記経路に、電気光学素子および第1のアクティブ素子と直列に挿入されるとともに、導通/遮断用の制御端子を有する第2のアクティブ素子と、
電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通抵抗の制御電圧として、第1のアクティブ素子の制御端子に印加する第1の電荷保持手段と、
上記第1の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通/遮断用の制御端子を有し、遮断によって第1の電荷保持手段に蓄積した電荷を保持させる第3のアクティブ素子と、
上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、
上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線と、
上記第1のアクティブ素子と第2のアクティブ素子との間に一方が接続され、
上記電気光学素子の発光期間中に、上記遮断用の制御電圧として一定の電圧を印加する上記第3の配線に他方が接続された第2の電荷保持手段とが配置され、
上記第1の配線には定電流源回路と定電圧源回路とが切り替え可能に接続され、上記電気光学素子の発光期間中に、定電流源回路と定電圧源回路との切り替えを繰り返すことを特徴とする表示装置。 In a display device that sets a value of a current supplied to the electro-optic element to each pixel including the electro-optic element, and drives the electro-optic element with the current value.
In each of the above pixels,
A first wiring for supplying the current to the electro-optic element;
A first active element inserted in series with the electro-optic element in a path for supplying a current from the first wiring to the electro-optic element, and having a conduction resistance control terminal;
A second active element inserted into the path in series with the electro-optic element and the first active element and having a control terminal for conduction / cutoff;
First charge holding means for accumulating electric charge and applying a voltage corresponding to the accumulated electric charge as a control voltage for the conduction resistance of the first active element to a control terminal of the first active element;
A third active element that is inserted on the charge supply path to the first charge holding means and has a control terminal for conduction / cutoff, and holds the charge accumulated in the first charge holding means by being cut off; ,
A second wiring for applying a control voltage for conduction / cutoff to the control terminal of the second active element;
A third wiring for applying a control voltage for conduction / cutoff to the control terminal of the third active element;
One is connected between the first active element and the second active element;
A second charge holding unit having the other connected to the third wiring for applying a constant voltage as the blocking control voltage during the light emission period of the electro-optic element;
A constant current source circuit and a constant voltage source circuit are switchably connected to the first wiring, and switching between the constant current source circuit and the constant voltage source circuit is repeated during the light emission period of the electro-optic element. Characteristic display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004067261A JP4536403B2 (en) | 2004-03-10 | 2004-03-10 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004067261A JP4536403B2 (en) | 2004-03-10 | 2004-03-10 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005257878A JP2005257878A (en) | 2005-09-22 |
JP4536403B2 true JP4536403B2 (en) | 2010-09-01 |
Family
ID=35083680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004067261A Expired - Fee Related JP4536403B2 (en) | 2004-03-10 | 2004-03-10 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4536403B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008286897A (en) * | 2007-05-16 | 2008-11-27 | Sony Corp | Display device, method for driving the display device, and electronic equipment |
JP2014109703A (en) | 2012-12-03 | 2014-06-12 | Samsung Display Co Ltd | Display device, and drive method |
JP2015045830A (en) | 2013-08-29 | 2015-03-12 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | Electro-optic device |
JP6561413B2 (en) * | 2014-04-28 | 2019-08-21 | 株式会社Joled | Display device, driving method, and electronic apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002049354A (en) * | 2000-05-08 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | Self-luminescence device and electric appliance using the same |
JP2002514320A (en) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | Active matrix light emitting diode pixel structure and method |
JP2004233960A (en) * | 2002-12-05 | 2004-08-19 | Sharp Corp | Display device |
JP2005099621A (en) * | 2003-09-26 | 2005-04-14 | Sharp Corp | Light emitting display device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
-
2004
- 2004-03-10 JP JP2004067261A patent/JP4536403B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002514320A (en) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | Active matrix light emitting diode pixel structure and method |
JP2002049354A (en) * | 2000-05-08 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | Self-luminescence device and electric appliance using the same |
JP2004233960A (en) * | 2002-12-05 | 2004-08-19 | Sharp Corp | Display device |
JP2005099621A (en) * | 2003-09-26 | 2005-04-14 | Sharp Corp | Light emitting display device |
Also Published As
Publication number | Publication date |
---|---|
JP2005257878A (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101202040B1 (en) | Organic light emitting diode display and driving method thereof | |
CN113140179B (en) | Pixel driving circuit, driving method thereof and display panel | |
US11164520B2 (en) | Power off method of display device, and display device | |
US7271785B2 (en) | Organic electroluminescence display panel and display apparatus using thereof | |
US9852687B2 (en) | Display device and driving method | |
US11398187B2 (en) | Display device and method for driving same | |
KR101157979B1 (en) | Driving Circuit for Organic Light Emitting Diode and Organic Light Emitting Diode Display Using The Same | |
US6870553B2 (en) | Drive circuit to be used in active matrix type light-emitting element array | |
KR101034825B1 (en) | Current source circuit, display device using the same and driving method thereof | |
JP5738270B2 (en) | Display device | |
WO2002075713A1 (en) | Drive circuit for driving active-matrix light-emitting element | |
JP2014182345A (en) | Gradation voltage generator circuit and display device | |
KR101495342B1 (en) | Organic Light Emitting Diode Display | |
KR20150107995A (en) | Display apparatus, and method for driving the display apparatus | |
JP2019101098A (en) | Display device | |
AU2015263831A1 (en) | High resolution OLED display operation circuit | |
US11521547B2 (en) | Display device | |
JP4536403B2 (en) | Display device | |
JP2016009135A (en) | Display device and drive method of the same | |
US20210035500A1 (en) | Display device | |
KR101474023B1 (en) | Organic light emitting diode display device | |
KR100595108B1 (en) | Pixel and Light Emitting Display and Driving Method Thereof | |
KR100741979B1 (en) | Pixel Circuit of Organic Electroluminescence Display Device | |
JP2004287046A (en) | Display device | |
KR100511787B1 (en) | Apparatus and method for driving electro-luminescence display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091030 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4536403 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |