KR101495342B1 - Organic Light Emitting Diode Display - Google Patents

Organic Light Emitting Diode Display Download PDF

Info

Publication number
KR101495342B1
KR101495342B1 KR20070124076A KR20070124076A KR101495342B1 KR 101495342 B1 KR101495342 B1 KR 101495342B1 KR 20070124076 A KR20070124076 A KR 20070124076A KR 20070124076 A KR20070124076 A KR 20070124076A KR 101495342 B1 KR101495342 B1 KR 101495342B1
Authority
KR
South Korea
Prior art keywords
voltage
light emitting
organic light
emitting diode
driving
Prior art date
Application number
KR20070124076A
Other languages
Korean (ko)
Other versions
KR20090057484A (en
Inventor
박세영
이정윤
황순재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20070124076A priority Critical patent/KR101495342B1/en
Publication of KR20090057484A publication Critical patent/KR20090057484A/en
Application granted granted Critical
Publication of KR101495342B1 publication Critical patent/KR101495342B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 구동소자의 문턱전압 변화를 보상하도록 한 유기발광다이오드 표시장치에 관한 것이다.The present invention relates to an organic light emitting diode display device which compensates for a change in threshold voltage of a driving element.

본 발명은 다수의 데이터라인과 다수의 게이트라인이 교차되어 화상을 표시하는 다수의 화소가 형성되는 유효표시영역과, 상기 유효표시영역 바깥쪽에 배치되는 비표시영역이 포함된 표시패널을 가지는 유기발광다이오드 표시장치에 있어서, 스캔펄스를 생성하여 상기 게이트라인에 순차 공급하는 게이트 구동회로; 및 상기 게이트라인에 접속되어 상기 게이트라인으로부터 스캔펄스를 입력받고, 상기 스캔펄스를 반대 위상의 출력신호로 변환하여 상기 화소에 공급하는 다수의 인버터를 구비하고; 상기 화소는, 고전위 구동전압원과 기저전압원 사이에 흐르는 전류에 의해 발광되는 유기발광다이오드; 제1 노드에 접속된 게이트전극과 상기 기저전압원에 접속된 소스전극 간 전압(Vgs)에 따라 상기 유기발광다이오드에 흐르는 전류를 제어하는 구동소자; 상기 제1 노드와 상기 데이터라인 사이에 형성된 제1 커패시터; 및 상기 스캔펄스 및 상기 인버터의 출력신호에 응답하여, 상기 제1 커패시터에 저장된 전압을 방전시켜 상기 제1 노드의 전위를 상기 구동소자의 문턱전압으로 셋팅한 후, 상기 데이터라인으로부터의 데이터전압을 상기 제1 커패시터에 인가하여 상기 제1 노드의 전위를 상기 데이터전압에 상기 구동소자의 문턱전압이 합산된 보상전압으로 유지시킨 다음, 상기 고전위 구동전압원과 상기 기저전압원 사이의 전류패스를 도통시키는 스위치회로를 구비하는 것을 특징으로 한다.The present invention relates to an organic light emitting display having a display panel including an effective display area where a plurality of pixels for displaying an image intersect with a plurality of data lines and a plurality of gate lines and a non-display area disposed outside the effective display area, A diode display device comprising: a gate driving circuit for generating scan pulses and sequentially supplying scan pulses to the gate lines; And a plurality of inverters connected to the gate lines, receiving scan pulses from the gate lines, converting the scan pulses into output signals of opposite phases, and supplying the output signals to the pixels; The pixel includes: an organic light emitting diode that emits light by a current flowing between a high potential driving voltage source and a ground voltage source; A driving element for controlling a current flowing in the organic light emitting diode according to a gate electrode connected to the first node and a source electrode voltage (Vgs) connected to the ground voltage source; A first capacitor formed between the first node and the data line; And discharging the voltage stored in the first capacitor to set the potential of the first node to the threshold voltage of the driving element in response to the scan pulse and the output signal of the inverter, Applying a voltage to the first capacitor to maintain the potential of the first node at a compensation voltage obtained by adding the threshold voltage of the driving device to the data voltage and then to conduct the current path between the high potential driving voltage source and the base voltage source And a switch circuit.

Description

유기발광다이오드 표시장치{Organic Light Emitting Diode Display}[0001] The present invention relates to an organic light emitting diode (OLED) display,

본 발명은 유기발광다이오드 표시장치에 관한 것으로 특히, 구동소자의 문턱전압 변화를 보상하도록 한 유기발광다이오드 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting diode (OLED) display device, and more particularly, to an organic light emitting diode display device that compensates for a change in threshold voltage of a driving device.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들(Flat Panel Display, FPD)이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 한다), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다) 및 전계발광소자(Electroluminescence Device) 등이 있다. 2. Description of the Related Art In recent years, various flat panel displays (FPDs) have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such a flat panel display device includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP) And a light emitting device (Electroluminescence Device).

PDP는 구조와 제조공정이 단순하기 때문에 경박단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단 점이 있다. 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : 이하 "TFT" 라 함)가 적용된 TFT LCD는 가장 널리 사용되고 있는 평판표시소자이지만 비발광소자이기 때문에 시야각이 좁고 응답속도가 낮은 문제점이 있다. 이에 비하여, 전계발광소자는 발광층의 재료에 따라 무기발광다이오드 표시장치와 유기발광다이오드 표시장치로 대별되며, 이 중 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. PDP has attracted attention as a display device that is most advantageous for large screen size but large screen size because of its simple structure and manufacturing process, but it has a problem of low luminous efficiency, low luminance, and large power consumption. A TFT LCD to which a thin film transistor (hereinafter referred to as "TFT") is applied as a switching element is the most widely used flat panel display device, but has a problem of a narrow viewing angle and a low response speed because it is a non-light emitting device. On the other hand, the electroluminescent devices are roughly classified into an inorganic light emitting diode display device and an organic light emitting diode display device depending on the material of the light emitting layer. Among them, the organic light emitting diode display device is a self light emitting device which emits itself, And a large viewing angle.

유기발광다이오드 표시장치는 도 1과 같이 유기발광다이오드를 가진다. 유기발광다이오드는 애노드전극과 캐소드전극 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 구비한다. The organic light emitting diode display device has an organic light emitting diode as shown in FIG. The organic light emitting diode has organic compound layers (HIL, HTL, EML, ETL, EIL) formed between the anode electrode and the cathode electrode.

유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer EIL).

애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발산하게 한다. When a driving voltage is applied to the anode electrode and the cathode electrode, holes passing through the HTL and electrons passing through the ETL are transferred to the EML to form excitons, And causes visible light to be emitted.

유기발광다이오드 표시장치는 도 1과 같은 유기발광다이오드를 가지는 화소를 매트릭스 형태로 배열하고 그 화소들을 데이터전압과 스캔전압으로 선택적으로 제어함으로써 화상을 표시한다. The organic light emitting diode display device displays an image by arranging pixels having organic light emitting diodes as shown in FIG. 1 in a matrix form and selectively controlling the pixels with a data voltage and a scan voltage.

이와 같은 유기발광다이오드 표시장치는 패씨브 매트릭스(passive matrix) 방식 또는, 스위칭소자로써 TFT를 이용하는 액티브 매트릭스(active matrix) 방식의 표시장치로 나뉘어진다. 이 중 액티브 매트릭스 방식은 능동소자인 TFT를 선택적으로 턴-온시켜 화소를 선택하고 스토리지 커패시터(Storage Capacitor)에 유지되는 전압으로 화소의 발광을 유지한다. The organic light emitting diode display device is divided into a passive matrix type display device or an active matrix type display device using a TFT as a switching device. Among them, the active matrix method selectively turns on the TFT as the active element to select the pixel and maintains the light emission of the pixel with the voltage held in the storage capacitor.

도 2는 액티브 매트릭스 방식의 유기발광다이오드 표시장치에 있어서 일반적인 2T1C(2개의 트랜지스터와 1개의 커패시터를 포함)의 화소에 대한 등가 회로도이다. 2 is an equivalent circuit diagram of a pixel of a general 2T1C (including two transistors and one capacitor) in an active matrix type organic light emitting diode display.

도 2를 참조하면, 액티브 매트릭스 방식의 유기발광다이오드 표시장치의 화소는 유기발광다이오드(OLED), 서로 교차하는 데이터라인(DL) 및 게이트라인(GL), 스위치 TFT(SW), 구동 TFT(DR), 및 스토리지 커패시터(Cst)를 구비한다.Referring to FIG. 2, the pixels of the active matrix type organic light emitting diode display include organic light emitting diodes (OLED), data lines DL and gate lines GL intersecting with each other, a switch TFT SW, a driving TFT DR ), And a storage capacitor (Cst).

스위치 TFT(SW)는 게이트라인(GL)으로부터의 스캔펄스에 응답하여 턴-온됨으로써 자신의 소스전극과 드레인전극 사이의 전류패스를 도통시킨다. 이 스위치 TFT(SW)의 온타임기간 동안 데이터라인(DL)으로부터의 데이터전압은 스위치 TFT(SW)의 소스전극과 드레인전극을 경유하여 구동 TFT(DR)의 게이트전극과 스토리지 커패시터(Cst)에 인가된다. The switch TFT SW is turned on in response to a scan pulse from the gate line GL, thereby making the current path between the source electrode and the drain electrode conductive. The data voltage from the data line DL during the ON time period of the switch TFT SW is applied to the gate electrode of the drive TFT DR and the storage capacitor Cst via the source electrode and the drain electrode of the switch TFT SW .

구동 TFT(DR)는 자신의 게이트전극에 인가되는 데이터전압에 따라 유기발광다이오드(OLED)에 흐르는 전류를 제어한다. The driving TFT DR controls the current flowing in the organic light emitting diode OLED according to the data voltage applied to its gate electrode.

스토리지 커패시터(Cst)는 데이터전압과 저전위 전원전압(VSS) 사이의 차전압을 저장한 후, 한 프레임기간동안 일정하게 유지시킨다. The storage capacitor Cst stores the difference voltage between the data voltage and the low potential power supply voltage VSS, and then maintains the difference voltage for one frame period.

이러한 구조를 갖는 화소의 밝기는 유기발광다이오드(OLED)에 흐르는 전류량 에 의해 조절되는데, 이 전류량은 구동 TFT(DR)의 문턱전압(Vth)에 크게 영향받는다. 왜냐하면, 동일한 데이터전압을 구동 TFT(DR)의 게이트전극에 인가하더라도 구동 TFT(DR)의 문턱전압(Vth) 변화에 따라 유기발광다이오드(OLED)에 흐르는 전류량이 달라지기 때문이다. The brightness of a pixel having such a structure is controlled by the amount of current flowing through the organic light emitting diode OLED, which is greatly affected by the threshold voltage Vth of the driving TFT DR. This is because even if the same data voltage is applied to the gate electrode of the driving TFT DR, the amount of current flowing through the organic light emitting diode OLED varies with the change of the threshold voltage Vth of the driving TFT DR.

일반적으로 동일한 극성의 게이트전압이 구동 TFT(DR)의 게이트전극으로 장시간 인가되면 게이트-바이어스 스트레스(Gate-Bias Stress)가 증가하여 구동 TFT(DR)의 문턱전압(Vth)이 커지게 되고, 이로 인해 구동 TFT(DR)의 동작특성이 변동하게 된다. 이러한 구동 TFT(DR)의 동작특성 변화는 도 3의 실험결과에서도 알 수 있다. Generally, when the gate voltage of the same polarity is applied to the gate electrode of the driving TFT DR for a long time, the gate-bias stress is increased and the threshold voltage Vth of the driving TFT DR is increased, The operating characteristics of the driving TFT DR fluctuate. The change in the operating characteristics of the driving TFT DR can be seen from the experimental results shown in Fig.

도 3은 채널폭/채널길이(W/L)가 120μm/6μm인 시료용 수소화된 비정질 실리콘 TFT(A-Si:H TFT)에 포지티브 게이트-바이어스 스트레스(Positive Gate-Bias Stress)를 인가하였을 때 그 시료용 A-Si:H TFT의 특성 변화를 초래한다는 것을 보여 주는 실험 결과이다. 도 3에 있어서 횡축은 시료용 A-Si:H TFT의 게이트전압[V]이며 종축은 시료용 A-Si:H TFT의 소스전극과 드레인전극 사이의 전류[A]를 나타낸다. FIG. 3 is a graph showing a relationship between a gate-bias stress and a gate-bias stress when a hydrogenated amorphous silicon TFT (A-Si: H TFT) having a channel width / channel length W / L of 120 μm / And this results in a change in the characteristics of the A-Si: H TFT for the sample. 3, the horizontal axis represents the gate voltage [V] of the sample A-Si: H TFT, and the vertical axis represents the current [A] between the source electrode and the drain electrode of the sample A-Si: H TFT.

도 3은 시료용 A-Si:H TFT의 게이트전극에 +30V의 전압을 인가할 때 전압 인가 시간에 따른 TFT의 문턱전압과 전달 특성 곡선의 이동을 보여 준다. 도 3에서 알 수 있는 바, A-Si:H TFT의 게이트전극에 정극성의 전압이 인가되는 시간이 길어질수록 TFT의 전달 특성 곡선이 우측으로 이동하고 그 A-Si:H TFT의 문턱전압이 상 승한다. (Vth1 에서 Vth4 로 문턱 전압이 상승) 3 shows the shift of the threshold voltage and the transfer characteristic curve of the TFT according to the voltage application time when a voltage of +30 V is applied to the gate electrode of the sample A-Si: H TFT. As can be seen from FIG. 3, as the time for applying the positive voltage to the gate electrode of the A-Si: H TFT becomes longer, the transfer characteristic curve of the TFT shifts to the right and the threshold voltage of the A- I win. (The threshold voltage rises from Vth 1 to Vth 4 )

구동 TFT(DR)의 문턱전압이 상승하게 되면 구동 TFT(DR)의 열화에 의해 동작이 불안정하게 되므로, 동일한 데이터전압이 인가되더라도 유기발광다이오드(OLED)에 흐르는 전류는 감소하게 된다. When the threshold voltage of the driving TFT DR rises, the operation becomes unstable due to deterioration of the driving TFT DR, so that the current flowing through the organic light emitting diode OLED decreases even if the same data voltage is applied.

이러한 구동 TFT의 열화로 인한 문턱전압 변동을 방지하기 위해 종래 여러가지 보상방식들이 제안된 바 있다. 문턱전압 변동을 방지하기 위한 보상방식은 크게 전류구동 보상회로를 통한 보상방식과 전압구동 보상회로를 통한 보상방식으로 대별된다. In order to prevent the threshold voltage variation due to the deterioration of the driving TFT, various compensation methods have been proposed. The compensation method for preventing the threshold voltage fluctuation is broadly divided into a compensation method using a current drive compensation circuit and a compensation method using a voltage drive compensation circuit.

전류구동 보상회로를 통한 보상방식은 미러 TFT를 이용하거나, 구동 TFT의 게이트전극과 드레인전극의 전기적인 접속을 스위치 TFT를 이용하여 다이오드 커넥션시켜 원하는 전류를 흘려주기 위한 데이터전압을 직접 셋팅하는 방식이다. 하지만, 이 보상방식은 저계조 구동시, 즉 낮은 데이터 전류에 의해 구동될 때 데이터 라인에 존재하는 기생용량의 영향에 의해 데이터 라인에 대한 충전특성이 나빠져 주어진 시간내에 원하는 데이터전압을 충전하는 것이 매우 어렵다. 이런 문제점은 빠른 주파수로 구동되는 고해상도 디스플레이에서 더욱 두드러지게 나타난다. 따라서, 전류구동 보상회로의 경우 대면적 또는 고해상도 디스플레이에 적용하기는 어렵게 된다.In the compensation method through the current drive compensation circuit, a mirror TFT is used, or a data voltage for flowing a desired current is directly set by diode connection using an electric connection between a gate electrode and a drain electrode of a drive TFT using a switch TFT . However, in this compensation method, when the data line is driven by a low data current, the charging characteristic for the data line is deteriorated due to the influence of the parasitic capacitance existing in the data line, so that it is very difficult to charge the desired data voltage within a given time it's difficult. This problem is more pronounced in high-resolution displays driven by fast frequencies. Therefore, it becomes difficult to apply the current drive compensation circuit to a large-area or high-resolution display.

전압구동 보상회로를 통한 보상방식은 구동 TFT의 게이트전극과 드레인전극의 전기적인 접속이 스위치 TFT를 통해 제어되는 다이오드 커넥션을 이용하여 변화 되는 구동 TFT의 문턱전압을 커패시터에 저장함으로써 구동 TFT의 문턱전압 변화를 보상하는 방식이다. 하지만, 이 보상방식을 구현하기 위해서는 화소의 등가회로 내에 많은 수의 TFT가 필요하게 되며 또한, 증가되는 TFT 수에 비례하여 각각의 TFT들을 구동하기 위한 많은 수의 신호공급단들 및 신호배선들이 요구되게 된다. 따라서, 전압구동 보상회로의 경우 신호배선들 증가로 인해 패널설계가 어려운 문제점이 있으며, 신호공급단들 증가로 인해 구동회로가 복잡해지고 구동회로의 가격이 상승하는 문제점이 있다. In the compensation method using the voltage drive compensation circuit, the threshold voltage of the drive TFT, which is changed by using the diode connection in which the electrical connection between the gate electrode and the drain electrode of the drive TFT is controlled through the switch TFT, is stored in the capacitor, It is a way to compensate for change. However, in order to realize this compensation method, a large number of TFTs are required in the equivalent circuit of the pixel, and a large number of signal supply terminals and signal lines for driving the respective TFTs in proportion to the number of TFTs to be increased are required . Therefore, in the case of the voltage-driven compensation circuit, there is a problem that the panel design is difficult due to an increase in the number of signal lines, and the driving circuit is complicated and the price of the driving circuit is increased due to an increase in signal supply stages.

따라서, 본 발명의 목적은 구동 TFT의 문턱전압 변동을 보상하여 표시 품질을 높임과 아울러 디스플레이의 수명을 연장할 수 있도록 한 유기발광다이오드 표시장치를 제공하는 데 있다.SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an organic light emitting diode display device capable of compensating a threshold voltage variation of a driving TFT to improve the display quality and to prolong the life of the display.

본 발명의 다른 목적은 구동 TFT의 문턱전압 변동을 보상하는 데 있어 신호공급단 수 및 신호배선 수를 감소시킴으로써 패널설계를 용이하게 하고 구동회로 간소화를 통해 비용을 절감할 수 있도록 한 유기발광다이오드 표시장치를 제공하는 데 있다.It is another object of the present invention to provide an organic light emitting diode display which can reduce the number of signal supply stages and the number of signal lines in compensating a threshold voltage variation of a driving TFT, Device.

본 발명의 또 다른 목적은 구동 TFT의 문턱전압 변동을 보상하는 데 있어 대면적 또는 고해상도 디스플레이에도 적용가능 하도록 한 유기발광다이오드 표시장치를 제공하는 데 있다.It is still another object of the present invention to provide an organic light emitting diode display device that can be applied to a large-area or high-resolution display for compensating a threshold voltage variation of a driving TFT.

상기 목적을 달성하기 위해, 본 발명은 다수의 데이터라인과 다수의 게이트라인이 교차되어 화상을 표시하는 다수의 화소가 형성되는 유효표시영역과, 상기 유효표시영역 바깥쪽에 배치되는 비표시영역이 포함된 표시패널을 가지는 유기발광다이오드 표시장치에 있어서, 스캔펄스를 생성하여 상기 게이트라인에 순차 공급하는 게이트 구동회로; 및 상기 게이트라인에 접속되어 상기 게이트라인으로부터 스캔펄스를 입력받고, 상기 스캔펄스를 반대 위상의 출력신호로 변환하여 상기 화소에 공급하는 다수의 인버터를 구비하고; 상기 화소는, 고전위 구동전압원과 기저전압원 사이에 흐르는 전류에 의해 발광되는 유기발광다이오드; 제1 노드에 접속된 게이트전극과 상기 기저전압원에 접속된 소스전극 간 전압(Vgs)에 따라 상기 유기발광다이오드에 흐르는 전류를 제어하는 구동소자; 상기 제1 노드와 상기 데이터라인 사이에 형성된 제1 커패시터; 및 상기 스캔펄스 및 상기 인버터의 출력신호에 응답하여, 상기 제1 커패시터에 저장된 전압을 방전시켜 상기 제1 노드의 전위를 상기 구동소자의 문턱전압으로 셋팅한 후, 상기 데이터라인으로부터의 데이터전압을 상기 제1 커패시터에 인가하여 상기 제1 노드의 전위를 상기 데이터전압에 상기 구동소자의 문턱전압이 합산된 보상전압으로 유지시킨 다음, 상기 고전위 구동전압원과 상기 기저전압원 사이의 전류패스를 도통시키는 스위치회로를 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention includes an effective display area where a plurality of data lines and a plurality of gate lines intersect to form a plurality of pixels for displaying an image, and a non-display area disposed outside the effective display area The organic light emitting diode display device comprising: a gate driving circuit for generating scan pulses and sequentially supplying scan pulses to the gate lines; And a plurality of inverters connected to the gate lines, receiving scan pulses from the gate lines, converting the scan pulses into output signals of opposite phases, and supplying the output signals to the pixels; The pixel includes: an organic light emitting diode that emits light by a current flowing between a high potential driving voltage source and a ground voltage source; A driving element for controlling a current flowing in the organic light emitting diode according to a gate electrode connected to the first node and a source electrode voltage (Vgs) connected to the ground voltage source; A first capacitor formed between the first node and the data line; And discharging the voltage stored in the first capacitor to set the potential of the first node to the threshold voltage of the driving element in response to the scan pulse and the output signal of the inverter, Applying a voltage to the first capacitor to maintain the potential of the first node at a compensation voltage obtained by adding the threshold voltage of the driving device to the data voltage and then to conduct the current path between the high potential driving voltage source and the base voltage source And a switch circuit.

삭제delete

본 발명에 따른 유기발광다이오드 표시장치는 구동 TFT의 문턱전압 변동을 보상하여 표시 품질을 높임과 아울러 디스플레이의 수명을 연장할 수 있다.The organic light emitting diode display device according to the present invention can compensate the threshold voltage variation of the driving TFT to improve the display quality and extend the lifetime of the display.

또한, 본 발명에 따른 유기발광다이오드 표시장치는 구동 TFT의 문턱전압 변동을 보상하는 데 있어 비표시영역에 형성되는 인버터를 이용하여 신호공급단 수 및 신호배선 수를 감소시킴으로써 패널설계를 용이하게 하고, 데이터 구동회로를 간소화시킴으로써 제조비용 및 소비전력을 절감할 수 있다.In addition, the organic light emitting diode display device according to the present invention facilitates panel design by reducing the number of signal supply stages and the number of signal lines by using an inverter formed in a non-display region in compensating a threshold voltage variation of a driving TFT , The manufacturing cost and the power consumption can be reduced by simplifying the data driving circuit.

나아가, 본 발명에 따른 유기발광다이오드 표시장치는 구동 TFT의 문턱전압 변동을 보상하는 데 있어 전압보상 방식을 이용함으로써 대면적 또는 고해상도 디스플레이의 보상에도 적용할 수 있다. Further, the organic light emitting diode display device according to the present invention can be applied to compensation of a large-area or high-resolution display by using a voltage compensation method in compensating a threshold voltage variation of a driving TFT.

더 나아가, 본 발명에 따른 유기발광다이오드 표시장치는 상부발광 방식을 이용하여 인버터를 화소내에 배치하고 비정질 실리콘층을 이용하여 구동 TFT를 형성함으로써 개구율 저하 없이 기생용량에 의한 신호지연을 없앨 수 있으며, 구동 TFT들 간 문턱전압 변화량이 거의 일정하여 보상의 효과를 극대화 할 수 있다.Further, the organic light emitting diode display device according to the present invention can eliminate the signal delay due to the parasitic capacitance without reducing the aperture ratio by disposing the inverter in the pixel using the top emission type and forming the driver TFT using the amorphous silicon layer, The amount of change in the threshold voltage between the driving TFTs is almost constant and the effect of compensation can be maximized.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention will become apparent from the following description of embodiments with reference to the accompanying drawings.

이하, 도 4 내지 도 22를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 4 to 22. FIG.

도 4 내지 도 9는 본 발명의 제1 실시 예를 나타낸다.4 to 9 show a first embodiment of the present invention.

도 4는 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치를 나타내는 블럭도이고, 도 5는 도 4의 유기발광다이오드 표시장치에 공급되는 구동신호들(Sn-1,Sn,Vdata)의 타이밍도이다.FIG. 4 is a block diagram showing an organic light emitting diode display according to a first embodiment of the present invention. FIG. 5 is a timing chart showing the driving signals Sn-1, Sn and Vdata supplied to the organic light emitting diode display of FIG. Timing diagram.

도 4 및 도 5를 참조하면, 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치는 m×n (m,n은 양의 정수)개의 화소들(12)이 형성되는 표시패널(10)과, 데이터라인들(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(20)와, 데이터라인들(D1 내지 Dm)과 교차하는 게이트라인들(G0 내지 Gn)에 스캔펄스(S1 내지 Sn)를 공급하기 위한 게이트 구동회로(30)와, 데이터 구동회로(20) 및 게이트 구동회로(30)를 제어하기 위한 타이밍 콘트롤러(40)와, 게이트라인들(G1 내지 Gn)에 일대일로 접속되어 입력되는 스캔펄스(S1 내지 Sn)를 반대 위상으로 변환하여 화소들(12)에 공급하는 다수의 인버터(15)를 구비한다. 4 and 5, the organic light emitting diode display according to the first embodiment of the present invention includes a display panel 10 on which m x n (m, n is a positive integer) pixels 12 are formed, A data driving circuit 20 for supplying data to the data lines D1 to Dm and a plurality of data lines D1 to Dm for applying scan pulses S1 to Sn to the gate lines G0 to Gn crossing the data lines D1 to Dm, A timing controller 40 for controlling the data driving circuit 20 and the gate driving circuit 30 and the gate lines G1 to Gn are connected in a one-to-one manner to the gate lines G1 to Gn And a plurality of inverters 15 for converting the input scan pulses S1 to Sn into opposite phases and supplying the inverted signals to the pixels 12. [

표시패널(10)은 n 개의 게이트라인들(G1 내지 Gn)과 m 개의 데이터라인들(D1 내지 Dm)의 교차로 정의된 화소 영역들을 구비하는 유효표시영역(A)과, 유효표시영역(A)의 바깥쪽에 형성되는 비표시영역(B)을 포함한다. 유효표시영역(A)에는 화소들(12)이 형성됨과 아울러, 화소들(12)에 고전위 구동전압, 기저전압 및 인버터(15) 출력신호를 공급하기 위한 신호배선들이 형성된다. 비표시영역(B)에는 구동신호들을 전송하는 버스배선들과 인버터(15)가 형성된다. 특히, 인버터(15)는 비표시영역(B) 중 유기발광다이오드 표시장치의 실장 부품을 외부로부터의 물리적 또는 화학적 파괴로부터 보호하는 베젤(Bezel) 영역에 형성되는 것이 바람직하다.The display panel 10 includes an effective display region A having pixel regions defined by intersections of n gate lines G1 to Gn and m data lines D1 to Dm, And a non-display region (B) formed on the outer side of the non-display region (B). The pixels 12 are formed in the effective display area A and signal wirings for supplying the high potential driving voltage, the base voltage and the output signal of the inverter 15 to the pixels 12 are formed. In the non-display area (B), bus lines and an inverter (15) for transmitting driving signals are formed. In particular, it is preferable that the inverter 15 is formed in a bezel region that protects the mounted components of the organic light emitting diode display device in the non-display region B from physical or chemical destruction from the outside.

한편, 표시패널(10)에는 화소들(12)로 구동전압을 공급하기 위한 구동전압원(VDD)과, 화소들(12)로 기저전압을 공급하기 위한 기저전압원(GND)이 접속된다. 화소들(12) 각각은 도 6과 같이 유기발광다이오드소자(OLED), 1 개의 구동 TFT(DR), 3 개의 스위치 TFT(SW1 내지 SW3), 및 3 개의 커패시터(Cst1 내지 Cst3)를 구비한다. On the other hand, a driving voltage source VDD for supplying a driving voltage to the pixels 12 and a ground voltage source (GND) for supplying a ground voltage to the pixels 12 are connected to the display panel 10. Each of the pixels 12 includes an organic light emitting diode OLED, a driving TFT DR, three switch TFTs SW1 to SW3, and three capacitors Cst1 to Cst3 as shown in FIG.

데이터 구동회로(20)는 타이밍 콘트롤러(40)로부터의 디지털 비디오 데이터(RGB)를 아날로그 데이터전압(Vrd)으로 변환한다. 이 데이터 구동회로(20)는 타이밍 콘트롤러(40)로부터의 제어신호(DDC)에 응답하여 변환된 아날로그 데이터전 압(Vrd)과 기준전압(Vref)을 데이터전압(Vdata)으로 하여 데이터라인들(D1 내지 Dm)에 공급한다. 여기서, 기준전압(Vref)은 1 수평기간 중 아날로그 데이터전압(Vrd)이 공급되지 않는 전반기 기간 동안 데이터라인들(D1 내지 Dm)에 공급된다. The data driving circuit 20 converts the digital video data RGB from the timing controller 40 into an analog data voltage Vrd. The data driving circuit 20 converts the analog data voltage Vrd and the reference voltage Vref converted in response to the control signal DDC from the timing controller 40 into data voltages Vdata D1 to Dm. Here, the reference voltage Vref is supplied to the data lines D1 to Dm during the first half period in which the analog data voltage Vrd is not supplied during one horizontal period.

게이트 구동회로(30)는 타이밍 콘트롤러(40)로부터의 제어신호(GDC)에 응답하여 도 5에 도시된 스캔펄스(S0 내지 Sn)를 게이트라인들(G0 내지 Gn)에 순차적으로 공급한다. 이 스캔펄스는 게이트라인들(G1 내지 Gn)에 접속된 화소들(12)에 공급된다.The gate drive circuit 30 sequentially supplies the scan pulses S0 to Sn shown in Fig. 5 to the gate lines G0 to Gn in response to the control signal GDC from the timing controller 40. [ This scan pulse is supplied to the pixels 12 connected to the gate lines G1 to Gn.

타이밍 콘트롤러(40)는 디지털 비디오 데이터(RGB)를 데이터 구동회로(20)에 공급하고 수직/수평 동기신호와 도트클럭신호 등을 이용하여 게이트 구동회로(30)와 데이터 구동회로(20)의 동작 타이밍을 제어하기 위한 제어신호(DDC, GDC)를 발생한다. The timing controller 40 supplies the digital video data RGB to the data driving circuit 20 and controls the operations of the gate driving circuit 30 and the data driving circuit 20 using a vertical / horizontal synchronizing signal, a dot clock signal, And generates control signals DDC and GDC for controlling the timing.

도 5의 타이밍도에서, "A"는 화소들(12) 내에 배치되는 구동 TFT의 게이트전극 전위를 일정 수준 이상으로 프리차지 시키기 위한 프리차지 구간이고, "B"는 프리차지 전압을 방전시켜 구동 TFT의 문턱전압을 센싱하는 문턱전압 센싱구간이며, "C"는 아날로그 데이터전압(Vrd)을 인가하여 구동 TFT의 게이트전극의 전위를 센싱된 문턱전압과 아날로그 데이터전압(Vrd)의 합산전압으로 높이는 보상구간이고, "D"는 보상된 합산전압을 이용하여 화소들(12)의 내의 유기발광다이오드(OLED)를 발광시키는 발광구간이다. 5, "A" is a pre-charge period for precharging the gate electrode potential of the driving TFT disposed in the pixels 12 to a predetermined level or higher, "B & "C" is a threshold voltage sensing period for sensing the threshold voltage of the TFT, and the analog data voltage Vrd is applied to raise the potential of the gate electrode of the driver TFT to the sum of the sensed threshold voltage and the analog data voltage Vrd Quot; D "is a light emission period in which the organic light emitting diode (OLED) in the pixels 12 emits light using the compensated sum voltage.

도 6은 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치의 화소(12) 및 인버터(15)의 등가 회로도이고, 도 7은 본 발명의 제1 실시 예에 따른 발광방식을 설명하기 위한 단면도이다. 6 is an equivalent circuit diagram of the pixel 12 and the inverter 15 of the organic light emitting diode display device according to the first embodiment of the present invention, and FIG. 7 is a circuit diagram for explaining the light emitting method according to the first embodiment of the present invention Sectional view.

도 6을 참조하면, 본 발명의 제1 실시 예에 따른 화소(12)는 데이터 라인(D1 내지 Dm)과 게이트 라인(G0 내지 Gn) 및 인버터(15)로부터 공급되는 구동신호에 따라 유기발광다이오드(OLED)를 구동시키기 위한 구동회로(121)와, 구동회로(121)와 고전위 구동전압원(VDD) 사이에 접속되어 구동신호에 따라 발광되는 유기발광다이오드(OLED)를 구비한다. 6, the pixel 12 according to the first embodiment of the present invention includes an organic light emitting diode (OLED) according to a driving signal supplied from the data lines D1 to Dm, the gate lines G0 to Gn, A driving circuit 121 for driving the organic light emitting diode OLED and an organic light emitting diode OLED which is connected between the driving circuit 121 and the high potential driving voltage source VDD and emits light in response to a driving signal.

유기발광다이오드(OLED)는 구동회로(121)와 고전위 구동전압원(VDD) 사이에 접속되어 구동신호에 따라 발광됨으로써 계조를 구현한다. 유기발광다이오드(OLED)의 애노드전극은 고전위 구동전압원(VDD)에 접속되고, 캐소드전극은 구동회로(121)내에 배치되는 제1 스위치 TFT(SW1)의 드레인전극에 접속된다. 이러한 유기발광다이오드(OLED)는 도 7과 같이 투명 애노드전극(72), 불투명 캐소드전극(76) 및 이들(72,74) 사이에 형성되는 발광층(74)을 포함한다. 투명 애노드전극(72)이 TFT들이 형성되는 기판쪽으로 형성되기 때문에 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치는 하부 발광(Botom Emission) 방식에 의해 발광한다. 발광층(74)의 구조는 도 1과 실질적으로 동일하다.The organic light emitting diode OLED is connected between the driving circuit 121 and the high potential driving voltage source VDD and emits light according to the driving signal to realize the gray level. The anode electrode of the organic light emitting diode OLED is connected to the high potential driving voltage source VDD and the cathode electrode is connected to the drain electrode of the first switch TFT SW1 disposed in the driving circuit 121. The organic light emitting diode OLED includes a transparent anode electrode 72, an opaque cathode electrode 76, and a light emitting layer 74 formed between these electrodes 72 and 74, as shown in FIG. Since the transparent anode electrode 72 is formed on the substrate on which the TFTs are formed, the organic light emitting diode display according to the first embodiment emits light by a bottom emission method. The structure of the light emitting layer 74 is substantially the same as in Fig.

n 번째 수평라인에 배치된 화소들(12)을 제어하는 인버터(15)는 고전위 전압원(VH)과 저전위 전압원(VL) 사이에 직렬 접속된 제1 및 제2 TFT(T1,T2)를 구비한다. 제1 TFT(T1)의 게이트전극 및 드레인전극은 고전위 전압원(VH)에 공통접속되어 다이오드 커넥션되고, 제1 TFT(T1)의 소스전극은 출력노드(no)에 접속된다. 제2 TFT(T2)의 게이트전극은 입력노드(ni)를 경유하여 현재단 게이트라인(Gn)에 접속 되고, 제2 TFT(T2)의 드레인전극은 출력노드(no)를 경유하여 구동회로(121)에 접속되며, 제2 TFT(T2)의 소스전극은 저전위 전압원(VL)에 접속된다. 이에 따라, 입력노드(ni)로부터 공급되는 현재단 스캔펄스(Sn)가 하이논리전압을 유지하는 기간 동안에는 저전위 전압이 출력노드(no)를 통해 구동회로(121)에 출력되는 반면, 입력노드(ni)로부터 공급되는 현재단 스캔펄스(Sn)가 로우논리전압을 유지하는 기간 동안에는 고전위 전압이 출력노드(no)를 통해 구동회로(121)에 출력되게 된다. 인버터(15)는 현재단 스캔펄스(Sn)가 하이논리전압으로 유지되는 도 5의 문턱전압 센싱구간(B) 및 보상구간(C) 동안 저전위 전압을 구동회로(121)에 공급하여 유기발광다이오드(OLED)가 발광되지 못하도록 하는 역할을 한다. 여기서, 인버터(15)는 하부 발광(Botom Emission) 방식에 따른 개구율 저하를 방지하기 위해 표시패널의 비표시영역, 바람직하게는 베젤(Bezel) 영역에 형성되는 것이 바람직하다.The inverter 15 for controlling the pixels 12 arranged on the n-th horizontal line includes first and second TFTs T1 and T2 connected in series between a high potential source VH and a low potential source VL Respectively. The gate electrode and the drain electrode of the first TFT T1 are connected in common to the high potential voltage source VH and diode connected, and the source electrode of the first TFT T1 is connected to the output node no. The gate electrode of the second TFT T2 is connected to the current stage gate line Gn via the input node ni and the drain electrode of the second TFT T2 is connected to the drive circuit 121, and the source electrode of the second TFT T2 is connected to the low potential voltage source VL. Thus, during a period in which the current stage scan pulse Sn supplied from the input node ni maintains the high logic voltage, the low potential voltage is outputted to the driving circuit 121 via the output node no, the high potential voltage is outputted to the driving circuit 121 through the output node no during the period in which the current short scan pulse Sn supplied from the scan electrode ni maintains the low logic voltage. The inverter 15 supplies a low potential voltage to the driving circuit 121 during the threshold voltage sensing period B and the compensation period C of FIG. 5 in which the current short scan pulse Sn is maintained at the high logic voltage, Thereby preventing the diode OLED from emitting light. Here, the inverter 15 is preferably formed in a non-display region, preferably a bezel region, of the display panel in order to prevent a decrease in the aperture ratio according to a bottom emission method.

구동회로(121)는 구동 TFT(DR), 제1 내지 제3 스위치 TFT(SW1 내지 SW3) 및 제1 커패시터(Cst1)를 구비하며, 나아가 제2 및 제3 커패시터(Cst2,Cst3)를 더 구비할 수 있다. 여기서, TFT들은 N 타입 전자 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, MetAl-Oxide SemiConduCtor Field EffeCt TrAnsistor)이다. TFT들의 반도체층은 비정질 실리콘층 또는 폴리 실리콘층 중 어느 하나를 포함하여 형성될 수 있으나, 하부 발광(Botom Emission) 방식에 따른 개구율 저하를 방지하기 위해 폴리 실리콘층을 포함하여 형성되도록 함이 바람직하다.The driving circuit 121 includes the driving TFT DR, the first to third switching TFTs SW1 to SW3 and the first capacitor Cst1 and further includes the second and third capacitors Cst2 and Cst3 can do. Here, the TFTs are N-type metal-oxide-semiconductor field effect transistors (MOSFETs, Met Al-Oxide Semiconductor Field Effect Cnt TrAnsistors). The semiconductor layer of the TFTs may be formed to include any one of an amorphous silicon layer and a polysilicon layer, but it is preferable that the semiconductor layer includes a polysilicon layer in order to prevent lowering of an aperture ratio according to a bottom emission method .

구동 TFT(DR)의 게이트전극은 제1 노드(n1)에 접속되고, 구동 TFT(DR)의 드레인전극은 제2 노드(n2)에 접속되며, 구동 TFT(DR)의 소스전극은 기저전압원(VSS) 에 접속된다. 이 구동 TFT(DR)는 제1 노드(n1)에 인가되는 전압, 즉 자신의 게이트전극에 인가되는 전압에 따라 유기발광다이오드(OLED)에 흐르는 전류를 제어하는 역할을 한다.The gate electrode of the driving TFT DR is connected to the first node n1 and the drain electrode of the driving TFT DR is connected to the second node n2 and the source electrode of the driving TFT DR is connected to the ground voltage source VSS. The driving TFT DR controls the current flowing in the organic light emitting diode OLED according to the voltage applied to the first node n1, that is, the voltage applied to the gate electrode thereof.

제1 스위치 TFT(SW1)의 게이트전극은 인버터(15)의 출력노드(no)에 접속되고, 제1 스위치 TFT(SW1)의 드레인전극은 유기발광다이오드(OLED)의 캐소드전극에 접속되며, 제1 스위치 TFT(SW1)의 소스전극은 제2 노드(n2)에 접속된다. 이 제1 스위치 TFT(SW1)는, 구동 TFT(DR)의 문턱전압을 센싱하고 아날로그 데이터전압을 셋팅하는 동안 유기발광다이오드(OLED)의 이상 발광을 방지하기 위해 유기발광다이오드(OLED)를 오프시키는 역할을 한다.The gate electrode of the first switch TFT SW1 is connected to the output node no of the inverter 15, the drain electrode of the first switch TFT SW1 is connected to the cathode electrode of the organic light emitting diode OLED, The source electrode of the 1-switch TFT (SW1) is connected to the second node (n2). The first switch TFT SW1 senses the threshold voltage of the drive TFT DR and turns off the organic light emitting diode OLED to prevent abnormal light emission of the organic light emitting diode OLED while setting the analog data voltage It plays a role.

제2 스위치 TFT(SW2)의 게이트전극은 전단 게이트라인(Gn-1)에 접속되고, 제2 스위치 TFT(SW2)의 드레인전극은 제2 노드(n2)에 접속되며, 제2 스위치 TFT(SW2)의 소스전극은 제1 노드(n1)에 접속된다. 이 제2 스위치 TFT(SW2)는 전단 게이트라인(Gn-1)으로부터의 스캔펄스(Sn-1)에 응답하여 구동 TFT(DR)의 문턱전압을 센싱하여 일측 전극이 제1 노드(n1)에 접속된 제1 커패시터에 저장시키는 역할을 한다. The gate electrode of the second switch TFT SW2 is connected to the previous gate line Gn-1, the drain electrode of the second switch TFT SW2 is connected to the second node n2, and the second switch TFT SW2 ) Is connected to the first node (n1). The second switch TFT SW2 senses the threshold voltage of the drive TFT DR in response to the scan pulse Sn-1 from the previous gate line Gn-1, and one electrode is connected to the first node n1 And stores it in the connected first capacitor.

제3 스위치 TFT(SW3)의 게이트전극은 인버터(15)의 입력노드(ni)를 경유하여 현재단 게이트라인(Gn)에 접속되고, 제3 스위치 TFT(SW3)의 드레인전극은 데이터라인에 접속되며, 제3 스위치 TFT(SW3)의 소스전극은 제1 커패시터(Cst1)의 타측 전극에 접속된다. 이 제3 스위치 TFT(SW3)는 현재단의 게이트라인(Gn)으로부터 공급되는 스캔펄스(Sn)에 응답하여 데이터라인으로부터의 데이터전압(Vdata)을 제1 커 패시터(Cst1)의 타측 전극으로 스위칭 시키는 역할을 한다.The gate electrode of the third switch TFT SW3 is connected to the current stage gate line Gn via the input node ni of the inverter 15 and the drain electrode of the third switch TFT SW3 is connected to the data line And the source electrode of the third switch TFT SW3 is connected to the other electrode of the first capacitor Cst1. The third switch TFT SW3 supplies the data voltage Vdata from the data line to the other electrode of the first capacitor Cst1 in response to the scan pulse Sn supplied from the gate line Gn of the current stage Switching function.

제1 커패시터(Cst1)의 일측 전극은 제1 노드(n1)에 접속되고, 제1 커패시터(Cst1)의 타측 전극은 제3 스위치 TFT(SW3)의 소스전극에 접속된다. 이 제1 커패시터(Cst1)는 센싱된 구동 TFT(DR)의 문턱전압을 대략 한 프레임 기간 동안 유지시키는 역할을 한다.One electrode of the first capacitor Cst1 is connected to the first node n1 and the other electrode of the first capacitor Cst1 is connected to the source electrode of the third switch TFT SW3. The first capacitor Cst1 serves to maintain the threshold voltage of the sensed driving TFT DR for approximately one frame period.

제2 커패시터(Cst2)의 일측 전극은 제1 노드(n1)에 접속되고, 제2 커패시터(Cst2)의 타측 전극은 저전위 전압원(VSS)에 접속된다. 이 제2 커패시터(Cst2)는 제1 커패시터(Cst1)가 접속된 제1 노드(n1)의 전위를 안정화시키는 역할을 한다.One electrode of the second capacitor Cst2 is connected to the first node n1 and the other electrode of the second capacitor Cst2 is connected to the low potential voltage source VSS. The second capacitor Cst2 serves to stabilize the potential of the first node n1 connected to the first capacitor Cst1.

제3 커패시터(Cst3)의 일측 전극은 유기발광다이오드(OLED)의 캐소드전극 및 제1 스위치 TFT(SW1)의 드레인전극에 공통접속되고, 제3 커패시터(Cst3)의 타측 전극은(n1)은 제2 노드(n2)에 접속된다. 이러한 제3 커패시터(Cst3)는 제1 스위치 TFT(SW1)가 온-오프 될 때 유기발광다이오드(OLED)의 캐소드전극과 구동 TFT(DR)의 드레인전극 간 양단을 안정화시켜 유기발광다이오드(OLED)의 기생용량으로 인하여 휘도가 출렁이는 것을 방지하는 역할을 함으로써, 구동 TFT(DR)의 문턱전압 센싱이 보다 효과적으로 이루어지도록 하는 역할을 한다.One electrode of the third capacitor Cst3 is commonly connected to the cathode electrode of the organic light emitting diode OLED and the drain electrode of the first switch TFT SW1 and the other electrode of the third capacitor Cst3 is connected to the 2 node n2. The third capacitor Cst3 stabilizes both ends between the cathode electrode of the organic light emitting diode OLED and the drain electrode of the driving TFT DR when the first switch TFT SW1 is turned on and off to form the organic light emitting diode OLED, The threshold voltage of the driving TFT DR can be more effectively sensed by preventing the parasitic capacitance of the driving TFT DR from leaking.

이러한 화소(12)의 동작을 도 8 내지 도 11을 참조하여 단계적으로 설명하면 다음과 같다.The operation of the pixel 12 will be described step by step with reference to FIGS. 8 to 11. FIG.

도 8은 도 5의 프리차지 구간(A)에 대한 인버터(15) 및 화소(12)의 등가 회로도이다. 8 is an equivalent circuit diagram of the inverter 15 and the pixel 12 with respect to the pre-charge period A of FIG.

도 8을 참조하면, 프리차지 구간(A) 동안 전단 스캔펄스(Sn-1)는 하이논리전압으로 발생되어 제2 스위치 TFT(SW2)를 턴 온 시키고, 현재단 스캔펄스(Sn)는 로우논리전압으로 발생되어 제3 스위치 TFT(SW3)를 턴 오프 시킨다. 또한, 로우논리전압으로 발생되는 현재단 스캔펄스(Sn)는 인버터(15)를 통해 하이논리전압으로 위상이 반전되어 제1 스위이 TFT(SW1)를 턴 온 시킨다. 이에 따라, 고전위 구동전압원(VDD)으로부터 공급되는 전압은 유기발광다이오드(OLED), 제1 스위치 TFT(SW1) 및 제2 스위치 TFT(SW2)를 경유하면서 일정부분 전압이 강하된 후 프리차지전압(Vp)으로써 제1 노드(n1)에 인가된다. 이 프리차지전압(Vp)은 프리차지 구간(A) 동안 제1 커패시터(Cst1)에 저장된다. 8, the pre-scan pulse Sn-1 is generated at the high logic voltage during the pre-charge period A to turn on the second switch TFT SW2, So that the third switch TFT SW3 is turned off. In addition, the current short scan pulse Sn generated at the low logic voltage is inverted in phase to the high logic voltage through the inverter 15 to turn on the first switch SW1. Accordingly, the voltage supplied from the high potential driving voltage source VDD is supplied to the pixel electrode of the organic light emitting diode OLED, the first switch TFT SW1, and the second switch TFT SW2, (Vp) to the first node (n1). The precharge voltage Vp is stored in the first capacitor Cst1 during the precharge period A. [

도 9는 도 5의 문턱전압 센싱구간(B)에 대한 인버터(15) 및 화소(12)의 등가 회로도이다. 9 is an equivalent circuit diagram of the inverter 15 and the pixel 12 with respect to the threshold voltage sensing period B of FIG.

도 9를 참조하면, 문턱전압 센싱구간(B) 동안 전단 스캔펄스(Sn-1)는 하이논리전압으로 유지되어 제2 스위치 TFT(SW2)를 계속적으로 턴 온 시키고, 현재단 스캔펄스(Sn)는 하이논리전압으로 상태가 반전되어 제3 스위치 TFT(SW3)를 턴 온 시킨다. 또한, 하이논리전압으로 반전된 현재단 스캔펄스(Sn)는 인버터(15)를 통해로우논리전압으로 위상이 재반전되어 제1 스위치 TFT(SW1)를 턴 오프 시킨다. 제3 스위치 TFT(SW3)에 접속된 데이터라인에는 데이터 구동회로로부터 기준전압(Vref)가 공급된다. 이에 따라, 제1 노드(n1)를 경유하여 제1 커패시터(Cst1)의 일측 전극에 인가되어 유지되던 프리차지전압(Vp)은, 제2 스위치 TFT(SW2)와 구동 TFT(DR)의 다이오드 커넥션을 통해 기저전압원(VSS) 쪽으로 점차적으로 방전된다. 방전은 제1 노드(n1)의 전위가 구동 TFT(DR)의 문턱전압(Vth) 값에 수렴될 때까지 이뤄지므로, 이를 이용하여 구동 TFT(DR)의 문턱전압(Vth)이 센싱될 수 있다. 여기서, 데이터라인 및 제3 스위치 TFT(SW3)를 경유하여 제1 커패시터(Cst1)의 타측 전극에 인가되는 기준전압(Vref)은 구동 TFT(DR)의 문턱전압(Vth) 센싱에 있어 기준점을 제공하는 역할을 한다. 9, the previous scan pulse Sn-1 is maintained at the high logic voltage during the threshold voltage sensing period B to continuously turn on the second switch TFT SW2, Is turned to the high logic voltage to turn on the third switch TFT (SW3). Further, the current short scan pulse Sn inverted to the high logic voltage is phase-reversed to the low logic voltage through the inverter 15 to turn off the first switch TFT SW1. The data line connected to the third switch TFT (SW3) is supplied with the reference voltage (Vref) from the data driving circuit. The precharge voltage Vp applied to one electrode of the first capacitor Cst1 via the first node n1 is applied to the diode connection of the second switch TFT SW2 and the drive TFT DR, To the base voltage source (VSS). The discharge is performed until the potential of the first node n1 converges to the threshold voltage Vth of the driving TFT DR so that the threshold voltage Vth of the driving TFT DR can be sensed using the discharge . The reference voltage Vref applied to the other electrode of the first capacitor Cst1 via the data line and the third switch TFT SW3 serves as a reference point for sensing the threshold voltage Vth of the driving TFT DR .

도 10a 및 도 10b는 도 5의 보상구간(C)에 대한 인버터(15) 및 화소(12)의 등가 회로도이다. 보상구간(C)은 도 5에 도시된 바와 같이 제1 보상구간(C1)과 제2 보상구간(C2)으로 세분화된다.10A and 10B are equivalent circuit diagrams of the inverter 15 and the pixel 12 for the compensation period C of FIG. The compensation period C is subdivided into a first compensation period C1 and a second compensation period C2 as shown in FIG.

도 10a를 참조하면, 제1 보상구간(C1) 동안 전단 스캔펄스(Sn-1)는 하이논리전압으로 유지되어 제2 스위치 TFT(SW2)를 계속적으로 턴 온 시키고, 현재단 스캔펄스(Sn)는 하이논리전압으로 유지되어 제3 스위치 TFT(SW3)를 계속적으로 턴 온 시킨다. 하이논리전압으로 유지되는 현재단 스캔펄스(Sn)는 인버터(15)를 통해 로우논리전압으로 위상이 반전되어 제1 스위치 TFT(SW1)의 턴 오프 상태를 유지시킨다. 제3 스위치 TFT(SW3)에 접속된 데이터라인에는 데이터 구동회로로부터 아날로그 데이터전압(Vrd)가 공급된다. 이에 따라, 제3 스위치 TFT(SW3)를 경유하여 제1 커패시터(Cst1)의 타측 전극에 인가되는 아날로그 데이터전압(Vrd)은, 제1 커패시터(n1)의 일측 전극에 접속된 제1 노드(n1)의 전위를 구동 TFT(DR)의 문턱전압(Vth)에서 구동 TFT(DR)의 문턱전압(Vth)과 아날로그 데이터전압(Vrd)의 합산전압(Vth+Vrd)으로 상승시킨다. 이 합산전압(Vth+Vrd)은 구동 TFT(DR)의 문턱전압(Vth) 변화를 보상하여 구동 TFT(DR)가 인가되는 아날로그 데이터전압(Vrd)에 의 해서만 유기발광다이오드(OLED)를 제어하도록 하는 보상전압이다.10A, during the first compensation period C1, the front stage scan pulse Sn-1 is maintained at the high logic voltage to continuously turn on the second switch TFT SW2, Is kept at the high logic voltage to turn on the third switch TFT SW3 continuously. The current short scan pulse Sn maintained at the high logic voltage is inverted in phase to the low logic voltage through the inverter 15 to maintain the turn-off state of the first switch TFT SW1. The analog data voltage Vrd is supplied from the data driving circuit to the data line connected to the third switch TFT (SW3). Thus, the analog data voltage Vrd applied to the other electrode of the first capacitor Cst1 via the third switch TFT SW3 is supplied to the first node n1 (n1) connected to one electrode of the first capacitor n1 To the sum voltage (Vth + Vrd) of the threshold voltage (Vth) of the drive TFT (DR) and the analog data voltage (Vrd) at the threshold voltage (Vth) of the drive TFT (DR). This sum voltage Vth + Vrd compensates for the change in the threshold voltage Vth of the driving TFT DR and controls the organic light emitting diode OLED only by the analog data voltage Vrd applied to the driving TFT DR. .

도 10b를 참조하면, 제2 보상구간(C2) 동안 전단 스캔펄스(Sn-1)는 로우논리전압으로 상태가 반전되어 제2 스위치 TFT(SW2)를 턴 오프 시키고, 현재단 스캔펄스(Sn)는 하이논리전압으로 유지되어 제3 스위치 TFT(SW3)를 계속적으로 턴 온 시킨다. 하이논리전압으로 유지되는 현재단 스캔펄스(Sn)는 인버터(15)를 통해 로우논리전압으로 위상이 반전되어 제1 스위치 TFT(SW1)의 턴 오프 상태를 유지시킨다. 제3 스위치 TFT(SW3)에 접속된 데이터라인에는 데이터 구동회로로부터 아날로그 데이터전압(Vrd)가 계속해서 공급된다. 이에 따라, 제1 노드(n1)의 전위는 구동 TFT(DR)의 문턱전압 변화를 보상하기 위한 보상전압(Vth+Vrd)으로 안정적으로 유지된다.Referring to FIG. 10B, during the second compensation period C2, the front stage scan pulse Sn-1 is inverted to a low logic voltage to turn off the second switch TFT SW2, Is kept at the high logic voltage to turn on the third switch TFT SW3 continuously. The current short scan pulse Sn maintained at the high logic voltage is inverted in phase to the low logic voltage through the inverter 15 to maintain the turn-off state of the first switch TFT SW1. The analog data voltage Vrd is continuously supplied from the data driving circuit to the data line connected to the third switch TFT (SW3). Thus, the potential of the first node n1 is stably maintained at the compensation voltage (Vth + Vrd) for compensating the threshold voltage change of the driving TFT DR.

도 11은 도 5의 발광구간(D)에 대한 인버터(15) 및 화소(12)의 등가 회로도이다.11 is an equivalent circuit diagram of the inverter 15 and the pixel 12 with respect to the light emission period D of FIG.

도 11을 참조하면, 발광구간(D) 동안 전단 스캔펄스(Sn-1)는 로우논리전압으로 유지되어 제2 스위치 TFT(SW2)를 계속적으로 턴 오프 시키고, 현재단 스캔펄스(Sn)는 로우논리전압으로 상태가 반전되어 제3 스위치 TFT(SW3)를 턴 오프 시킨다. 로우논리전압으로 반전된 현재단 스캔펄스(Sn)는 인버터(15)를 통해 하이논리전압으로 위상이 재반전되어 제1 스위치 TFT(SW1)를 턴 온 시킨다. 이에 따라, 유기발광다이오드(OLED)를 발광시키기 위한 구동전류(Ioled)는 아래의 수학식 1과 같이 된다.11, the front stage scan pulse Sn-1 is maintained at a low logic voltage during the light emission period D so that the second switch TFT SW2 is continuously turned off, And the state is inverted to the logic voltage to turn off the third switch TFT (SW3). The current short scan pulse Sn inverted to the low logic voltage is inverted to the high logic voltage through the inverter 15 to turn on the first switch TFT SW1. Accordingly, the driving current Ioled for causing the organic light emitting diode OLED to emit light is expressed by Equation 1 below.

Figure 112007086765384-pat00001
Figure 112007086765384-pat00001

여기서, Ioled는 구동전류, k는 구동 TFT(DR)의 이동도와 기생용량에 의해 결정되는 상수값, Vgs는 구동 TFT(DR)의 게이트전극과 소스전극 간 차전압, Vrd는 아날로그 데이터전압을 각각 의미한다. Here, Ioled denotes a driving current, k denotes a constant value determined by the mobility and parasitic capacitance of the driving TFT DR, Vgs denotes a difference voltage between the gate electrode and the source electrode of the driving TFT DR, and Vrd denotes an analog data voltage it means.

수학식 1에서 보는 바와 같이, 구동전류(Ioled)는 아날로그 데이터전압(Vrd)만의 함수로 결정되므로, 구동 TFT(DR)의 문턱전압(Vth)이 게이트 바이어스 스트레스로 인해 변화되더라도 구동전류(Ioled)에는 전혀 영향을 미치지 않게 된다.The driving current Ioled is determined as a function of only the analog data voltage Vrd so that the threshold voltage Vth of the driving TFT DR is changed to the driving current Ioled even if the threshold voltage Vth is changed due to the gate bias stress, There is no influence at all.

이와 같은, 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치는 구동 TFT(DR)의 문턱전압(Vth) 변화를 센싱하고 보상하기 위한 구간 동안 유기발광다이오드(OLED)의 발광을 방지하기 위해 비표시영역에 형성된 인버터(15)를 이용함으로써, 신호 공급단 수 및 유효표시영역내의 신호배선 수를 줄여 패널설계를 용이하게 할 수 있다. 또한, 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치는 전압구동 보상방식을 이용함으로써 대면적 또는 고해상도 디스플레이에도 유용하게 적용할 수 있다. The organic light emitting diode display according to the first exemplary embodiment of the present invention can prevent emission of the organic light emitting diode OLED during a period for sensing and compensating for a change in the threshold voltage Vth of the driving TFT DR By using the inverter 15 formed in the non-display area, the number of signal supply stages and the number of signal wirings in the effective display area can be reduced to facilitate the design of the panel. In addition, the organic light emitting diode display according to the first embodiment of the present invention can be advantageously applied to a large-area or high-resolution display by using a voltage drive compensation scheme.

도 12 내지 도 17은 본 발명의 제2 실시 예를 나타낸다.12 to 17 show a second embodiment of the present invention.

도 12는 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치를 나타내는 블럭도이고, 도 13은 도 12의 유기발광다이오드 표시장치에 공급되는 구동신호들(Sn-1,Sn,Vdata)의 타이밍도이다.FIG. 12 is a block diagram showing an organic light emitting diode display according to a second embodiment of the present invention. FIG. 13 is a timing chart showing the driving signals Sn-1, Sn and Vdata supplied to the organic light emitting diode display of FIG. Timing diagram.

도 12 및 도 13을 참조하면, 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치는 m×n 개의 화소들(112)이 형성되는 표시패널(110)과, 데이터라인들(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(120)와, 데이터라인들(D1 내지 Dm)과 교차하는 게이트라인들(G0 내지 Gn)에 스캔펄스(S0 내지 Sn)를 공급하기 위한 게이트 구동회로(130)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위한 타이밍 콘트롤러(140)와, 게이트라인들(G0 내지 Gn-1)에 일대일로 접속되어 입력되는 스캔펄스(S0 내지 Sn-1)를 반대 위상으로 변환하여 화소들(112)에 공급하는 다수의 인버터(115)를 구비한다. 12 and 13, an organic light emitting diode display device according to a second embodiment of the present invention includes a display panel 110 in which m × n pixels 112 are formed, a data line D1 to Dm A gate driving circuit 120 for supplying scan pulses S0 to Sn to gate lines G0 to Gn crossing the data lines D1 to Dm, A timing controller 140 for controlling the data driving circuit 120 and the gate driving circuit 130 and a plurality of scanning pulses S0 to S7 connected to the gate lines G0 to Gn- Sn-1) to the opposite phases and supplies the inverted signals to the pixels 112.

표시패널(110)은 인버터(115)와 화소들(112)의 접속 구조를 제외하고는 제1 실시 예와 실질적으로 동일하다. 제1 실시 예에서는 n번째 게이트라인에 접속된 인버터가 n번째 수평라인에 배치된 화소들을 제어하는 데 반해, 제2 실시 예에서는 n-1번째 게이트라인에 접속된 인버터(115)가 n번째 수평라인에 배치된 화소들을 제어하게 된다. The display panel 110 is substantially the same as the first embodiment except for the connection structure of the inverter 115 and the pixels 112. In the first embodiment, the inverter connected to the n-th gate line controls the pixels arranged in the n-th horizontal line. In contrast, in the second embodiment, the inverter 115 connected to the n- Thereby controlling the pixels arranged in the line.

데이터 구동회로(120)는 타이밍 콘트롤러(140)로부터의 디지털 비디오 데이터(RGB)를 아날로그 데이터전압(Vdata)으로 변환한 후, 타이밍 콘트롤러(140)로부터의 제어신호(DDC)에 응답하여 데이터라인들(D1 내지 Dm)에 공급한다. 제2 실시 예에 따른 데이터 구동회로(120)는 1 수평기간을 분할하여 기준전압과 아날로그 데 이터전압을 교대로 데이터라인들(D1 내지 Dm)에 공급하던 제1 실시 예에 비해, 1 수평기간 동안 아날로그 데이터전압만으로 구성되는 데이터전압(Vdata)만을 데이터라인들(D1 내지 Dm)에 공급함으로써, 구동회로의 간소화를 통한 제조 비용 절감 및 구동주파수를 감소를 통한 소비전력 감소에 기여할 수 있다. The data driving circuit 120 converts the digital video data RGB from the timing controller 140 into an analog data voltage Vdata and then outputs the analog data voltage Vdata to the data lines Vdata in response to the control signal DDC from the timing controller 140. [ (D1 to Dm). The data driving circuit 120 according to the second embodiment differs from the first embodiment in that one horizontal period is divided to supply the reference voltage and the analog data voltage alternately to the data lines D1 to Dm, Only the data voltage (Vdata) composed only of the analog data voltage is supplied to the data lines (D1 to Dm), thereby contributing to the reduction of the manufacturing cost through the simplification of the driving circuit and the reduction of the power consumption by reducing the driving frequency.

게이트 구동회로(130)는 타이밍 콘트롤러(140)로부터의 제어신호(GDC)에 응답하여 도 13에 도시된 스캔펄스(S0 내지 Sn)를 게이트라인들(G0 내지 Gn)에 순차적으로 공급한다. 인접하는 스캔펄스들 간에는 제1 실시 예와는 달리 서로 중첩되지 않는다.The gate driving circuit 130 sequentially supplies the scan pulses S0 to Sn shown in Fig. 13 to the gate lines G0 to Gn in response to the control signal GDC from the timing controller 140. [ The adjacent scan pulses do not overlap each other unlike the first embodiment.

타이밍 콘트롤러(40)의 기능은 제1 실시 예와 실질적으로 동일하다. The function of the timing controller 40 is substantially the same as that of the first embodiment.

도 13의 타이밍도에서, "E"는 이전 프레임에서 화소들(112) 내에 형성되는 구동 TFT의 게이트전극에 인가된 데이터전압을 방전시켜 구동 TFT의 문턱전압을 센싱하는 문턱전압 센싱구간이며, "F"는 데이터전압(Vdata)을 인가하여 구동 TFT의 게이트전극의 전위를 센싱된 문턱전압과 현재 프레임에서의 데이터전압(Vdata)의 합산전압으로 높이는 보상구간이고, "G"는 보상된 합산전압을 이용하여 화소들(112)의 내의 유기발광다이오드(OLED)를 발광시키는 발광구간이다. 13, "E" is a threshold voltage sensing period for sensing the threshold voltage of the driving TFT by discharging the data voltage applied to the gate electrode of the driving TFT formed in the pixels 112 in the previous frame, F "is a compensation period for applying a data voltage (Vdata) to raise the potential of the gate electrode of the driving TFT to the sum of the sensed threshold voltage and the data voltage (Vdata) in the current frame," G " The organic light emitting diode OLED emits light within the pixels 112 by using the organic light emitting diode OLED.

도 14는 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치의 화소(112) 및 인버터(115)의 등가 회로도이다. 14 is an equivalent circuit diagram of the pixel 112 and the inverter 115 of the organic light emitting diode display device according to the second embodiment of the present invention.

도 14를 참조하면, 본 발명의 제2 실시 예에 따른 화소(112)는 제1 실시 예와 마찬가지로 구동회로(1112) 및 유기발광다이오드(OLED)를 구비한다. Referring to FIG. 14, a pixel 112 according to the second embodiment of the present invention includes a driving circuit 1112 and an organic light emitting diode (OLED) as in the first embodiment.

유기발광다이오드(OLED)의 접속구조 및 기능은 제1 실시 예와 실질적으로 동 일하며, 도 7과 같이 하부 발광(Botom Emission) 방식에 의해 발광한다. The connection structure and function of the organic light emitting diode (OLED) are substantially the same as those of the first embodiment, and emit light by a bottom emission method as shown in FIG.

n 번째 수평라인에 배치된 화소들(112)을 제어하는 인버터(115)는 고전위 전압원(VH)과 저전위 전압원(VL) 사이에 직렬 접속된 제1 및 제2 TFT(T1,T2)를 구비한다. 제1 TFT(T1)의 게이트전극 및 드레인전극은 고전위 전압원(VH)에 공통접속되어 다이오드 커넥션되고, 제1 TFT(T1)의 소스전극은 출력노드(no)에 접속된다. 제2 TFT(T2)의 게이트전극은 입력노드(ni)를 경유하여 전단 게이트라인(Gn-1)에 접속되고, 제2 TFT(T2)의 드레인전극은 출력노드(no)를 경유하여 구동회로(1121)에 접속되며, 제2 TFT(T2)의 소스전극은 저전위 전압원(VL)에 접속된다. 이에 따라, 입력노드(ni)로부터 공급되는 전단 스캔펄스(Sn-1)가 하이논리전압을 유지하는 기간 동안에는 저전위 전압이 출력노드(no)를 통해 구동회로(1121)에 출력되는 반면, 입력노드(ni)로부터 공급되는 전단 스캔펄스(Sn-1)가 로우논리전압을 유지하는 기간 동안에는 고전위 전압이 출력노드(no)를 통해 구동회로(1121)에 출력되게 된다. 이러한 인버터(15)는 전단 스캔펄스(Sn-1)가 하이논리전압으로 유지되는 도 13의 문턱전압 센싱구간(E) 및 보상구간(F) 동안 저전위 전압을 구동회로(1121)에 공급하여 유기발광다이오드(OLED)가 발광되지 못하도록 하는 역할을 한다. 여기서, 인버터(115)는 제1 실시 예와 마찬가지로 하부 발광(Botom Emission) 방식에 따른 개구율 저하를 방지하기 위해 표시패널의 비표시영역, 바람직하게는 베젤(Bezel) 영역에 형성되는 것이 바람직하다.The inverter 115 for controlling the pixels 112 disposed on the nth horizontal line includes first and second TFTs T1 and T2 connected in series between a high potential source VH and a low potential power source VL Respectively. The gate electrode and the drain electrode of the first TFT T1 are connected in common to the high potential voltage source VH and diode connected, and the source electrode of the first TFT T1 is connected to the output node no. The gate electrode of the second TFT T2 is connected to the front gate line Gn-1 via the input node ni and the drain electrode of the second TFT T2 is connected to the driving circuit And the source electrode of the second TFT T2 is connected to the low potential voltage source VL. Accordingly, during a period in which the front stage scan pulse Sn-1 supplied from the input node ni maintains the high logic voltage, the low potential voltage is outputted to the driving circuit 1121 through the output node no, The high potential voltage is outputted to the driving circuit 1121 through the output node no during the period in which the front stage scan pulse Sn-1 supplied from the node ni holds the row logic voltage. The inverter 15 supplies a low potential voltage to the driving circuit 1121 during the threshold voltage sensing period E and the compensation period F of FIG. 13 in which the front end scan pulse Sn-1 is maintained at the high logic voltage Thereby preventing the organic light emitting diode (OLED) from emitting light. Here, the inverter 115 is preferably formed in a non-display area, preferably a bezel area, of the display panel in order to prevent a decrease in the aperture ratio according to a botton emission method as in the first embodiment.

구동회로(1121)는 구동 TFT(DR), 제1 내지 제3 스위치 TFT(SW1 내지 SW3) 및 제1 커패시터(Cst1)를 구비하며, 나아가 제2 및 제3 커패시터(Cst2, Cst3)를 더 구 비할 수 있다. 여기서, TFT들은 N 타입 전자 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, MetAl-Oxide SemiConduCtor Field EffeCt TrAnsistor)이다. TFT들의 반도체층은 비정질 실리콘층 또는 폴리 실리콘층 중 어느 하나를 포함하여 형성될 수 있으나, 하부 발광(Botom Emission) 방식에 따른 개구율 저하를 방지하기 위해 폴리 실리콘층을 포함하여 형성되도록 함이 바람직하다.The driving circuit 1121 includes the driving TFT DR, the first to third switching TFTs SW1 to SW3 and the first capacitor Cst1 and further includes the second and third capacitors Cst2 and Cst3, Can be compared. Here, the TFTs are N-type metal-oxide-semiconductor field effect transistors (MOSFETs, Met Al-Oxide Semiconductor Field Effect Cnt TrAnsistors). The semiconductor layer of the TFTs may be formed to include any one of an amorphous silicon layer and a polysilicon layer, but it is preferable that the semiconductor layer includes a polysilicon layer in order to prevent lowering of an aperture ratio according to a bottom emission method .

구동 TFT(DR)의 게이트전극은 제1 노드(n1)에 접속되고, 구동 TFT(DR)의 드레인전극은 제2 노드(n2)에 접속되며, 구동 TFT(DR)의 소스전극은 기저전압원(VSS)에 접속된다. 이 구동 TFT(DR)는 제1 노드(n1)에 인가되는 전압, 즉 자신의 게이트전극에 인가되는 전압에 따라 유기발광다이오드(OLED)에 흐르는 전류를 제어하는 역할을 한다.The gate electrode of the driving TFT DR is connected to the first node n1 and the drain electrode of the driving TFT DR is connected to the second node n2 and the source electrode of the driving TFT DR is connected to the ground voltage source VSS. The driving TFT DR controls the current flowing in the organic light emitting diode OLED according to the voltage applied to the first node n1, that is, the voltage applied to the gate electrode thereof.

제1 스위치 TFT(SW1)의 게이트전극은 인버터(115)의 출력노드(no)에 접속되고, 제1 스위치 TFT(SW1)의 드레인전극은 유기발광다이오드(OLED)의 캐소드전극에 접속되며, 제1 스위치 TFT(SW1)의 소스전극은 제2 노드(n2)에 접속된다. 이 제1 스위치 TFT(SW1)는, 구동 TFT(DR)의 문턱전압을 센싱하고 아날로그 데이터전압을 셋팅하는 동안, 유기발광다이오드(OLED)의 이상 발광을 방지하기 위해 유기발광다이오드(OLED)를 오프시키는 역할을 한다.The gate electrode of the first switch TFT SW1 is connected to the output node no of the inverter 115. The drain electrode of the first switch TFT SW1 is connected to the cathode electrode of the organic light emitting diode OLED, The source electrode of the 1-switch TFT (SW1) is connected to the second node (n2). The first switch TFT SW1 turns off the organic light emitting diode OLED in order to prevent abnormal light emission of the organic light emitting diode OLED while sensing the threshold voltage of the drive TFT DR and setting the analog data voltage. .

제2 스위치 TFT(SW2)의 게이트전극은 인버터(115)의 입력노드(ni)를 경유하여 전단 게이트라인(Gn-1)에 접속되고, 제2 스위치 TFT(SW2)의 드레인전극은 제2 노드(n2)에 접속되며, 제2 스위치 TFT(SW2)의 소스전극은 제1 노드(n1)에 접속된다. 이 제2 스위치 TFT(SW2)는 전단 게이트라인(Gn-1)으로부터의 스캔펄스(Sn-1) 에 응답하여 구동 TFT(DR)의 문턱전압을 센싱하여 일측 전극이 제1 노드(n1)에 접속된 제1 커패시터에 저장시키는 역할을 한다. The gate electrode of the second switch TFT SW2 is connected to the previous gate line Gn-1 via the input node ni of the inverter 115 and the drain electrode of the second switch TFT SW2 is connected to the second node (n2), and the source electrode of the second switch TFT (SW2) is connected to the first node (n1). The second switch TFT SW2 senses the threshold voltage of the drive TFT DR in response to the scan pulse Sn-1 from the previous gate line Gn-1, and one electrode is connected to the first node n1 And stores it in the connected first capacitor.

제3 스위치 TFT(SW3)의 게이트전극은 현재단 게이트라인(Gn)에 접속되고, 제3 스위치 TFT(SW3)의 드레인전극은 데이터라인에 접속되며, 제3 스위치 TFT(SW3)의 소스전극은 제1 커패시터(Cst1)의 타측 전극에 접속된다. 이 제3 스위치 TFT(SW3)는 현재단의 게이트라인(Gn)으로부터 공급되는 스캔펄스(Sn)에 응답하여 데이터라인으로부터의 데이터전압(Vdata)을 제1 커패시터(Cst1)의 타측 전극으로 스위칭 시키는 역할을 한다.The gate electrode of the third switch TFT (SW3) is connected to the current terminal gate line Gn, the drain electrode of the third switch TFT (SW3) is connected to the data line, and the source electrode of the third switch TFT And is connected to the other electrode of the first capacitor Cst1. The third switch TFT SW3 switches the data voltage Vdata from the data line to the other electrode of the first capacitor Cst1 in response to the scan pulse Sn supplied from the gate line Gn of the current stage It plays a role.

제1 커패시터(Cst1)의 일측 전극은 제1 노드(n1)에 접속되고, 제1 커패시터(Cst1)의 타측 전극은 제3 스위치 TFT(SW3)의 소스전극에 접속된다. 이 제1 커패시터(Cst1)는 센싱된 구동 TFT(DR)의 문턱전압을 대략 한 프레임 기간 동안 유지시키는 역할을 한다.One electrode of the first capacitor Cst1 is connected to the first node n1 and the other electrode of the first capacitor Cst1 is connected to the source electrode of the third switch TFT SW3. The first capacitor Cst1 serves to maintain the threshold voltage of the sensed driving TFT DR for approximately one frame period.

제2 커패시터(Cst2)의 일측 전극은 제1 노드(n1)에 접속되고, 제2 커패시터(Cst2)의 타측 전극은 저전위 전압원(VSS)에 접속된다. 이 제2 커패시터(Cst2)는 제1 커패시터(Cst1)가 접속된 제1 노드(n1)의 전위를 안정화시키는 역할을 한다.One electrode of the second capacitor Cst2 is connected to the first node n1 and the other electrode of the second capacitor Cst2 is connected to the low potential voltage source VSS. The second capacitor Cst2 serves to stabilize the potential of the first node n1 connected to the first capacitor Cst1.

제3 커패시터(Cst3)의 일측 전극은 유기발광다이오드(OLED)의 캐소드전극 및 제1 스위치 TFT(SW1)의 드레인전극에 공통접속되고, 제3 커패시터(Cst3)의 타측 전극은(n1)은 제2 노드(n2)에 접속된다. 이러한 제3 커패시터(Cst3)는 제1 스위치 TFT(SW1)가 온-오프 될 때 유기발광다이오드(OLED)의 캐소드전극과 구동 TFT(DR)의 드레인전극 간 양단을 안정화시켜 유기발광다이오드(OLED)의 기생용량으로 인하여 휘도가 출렁이는 것을 방지하는 역할을 함으로써, 구동 TFT(DR)의 문턱전압 센싱이 보다 효과적으로 이루어지도록 하는 역할을 한다.One electrode of the third capacitor Cst3 is commonly connected to the cathode electrode of the organic light emitting diode OLED and the drain electrode of the first switch TFT SW1 and the other electrode of the third capacitor Cst3 is connected to the 2 node n2. The third capacitor Cst3 stabilizes both ends between the cathode electrode of the organic light emitting diode OLED and the drain electrode of the driving TFT DR when the first switch TFT SW1 is turned on and off to form the organic light emitting diode OLED, The threshold voltage of the driving TFT DR can be more effectively sensed by preventing the parasitic capacitance of the driving TFT DR from leaking.

이러한 화소(112)의 동작을 도 15 내지 도 17을 참조하여 단계적으로 설명하면 다음과 같다.The operation of the pixel 112 will be described step by step with reference to FIG. 15 to FIG.

도 15는 도 13의 문턱전압 센싱구간(E)에 대한 인버터(115) 및 화소(112)의 등가 회로도이다. 15 is an equivalent circuit diagram of the inverter 115 and the pixel 112 with respect to the threshold voltage sensing period E of FIG.

도 15를 참조하면, 문턱전압 센싱구간(E) 동안 전단 스캔펄스(Sn-1)는 하이논리전압으로 발생되어 제2 스위치 TFT(SW2)를 턴 온 시키고, 현재단 스캔펄스(Sn)는 로우논리전압으로 발생되어 제3 스위치 TFT(SW3)를 턴 오프 시킨다. 하이논리전압으로 발생된 전단 스캔펄스(Sn-1)는 인버터(15)를 통해 로우논리전압으로 위상이 반전되어 제1 스위치 TFT(SW1)를 턴 오프 시킨다. 이에 따라, 이전 프레임 동안 제1 커패시터(Cst1)의 일측 전극에 인가되어 유지되던 이전 데이터전압은, 제2 스위치 TFT(SW2)와 구동 TFT(DR)의 다이오드 커넥션을 통해 기저전압원(VSS) 쪽으로 점차적으로 방전된다. 방전은 제1 노드(n1)의 전위가 구동 TFT(DR)의 문턱전압(Vth) 값에 수렴될 때까지 이뤄지므로, 이를 이용하여 구동 TFT(DR)의 문턱전압(Vth)이 센싱될 수 있다. Referring to FIG. 15, during the threshold voltage sensing period E, the front stage scan pulse Sn-1 is generated with a high logic voltage to turn on the second switch TFT SW2, And is generated as a logic voltage to turn off the third switch TFT SW3. The front stage scan pulse Sn-1 generated by the high logic voltage is inverted in phase to the low logic voltage through the inverter 15 to turn off the first switch TFT SW1. The previous data voltage applied to one electrode of the first capacitor Cst1 during the previous frame is gradually increased toward the base voltage source VSS through the diode connection of the second switch TFT SW2 and the drive TFT DR . The discharge is performed until the potential of the first node n1 converges to the threshold voltage Vth of the driving TFT DR so that the threshold voltage Vth of the driving TFT DR can be sensed using the discharge .

도 16은 도 13의 보상구간(F)에 대한 인버터(115) 및 화소(112)의 등가 회로도이다. 16 is an equivalent circuit diagram of the inverter 115 and the pixel 112 with respect to the compensation period F of FIG.

도 16을 참조하면, 보상구간(F) 동안 전단 스캔펄스(Sn-1)는 로우논리전압으 로 반전되어 제2 스위치 TFT(SW2)를 턴 오프 시키고, 현재단 스캔펄스(Sn)는 하이논리전압으로 반전되어 제3 스위치 TFT(SW3)를 턴 온 시킨다. 로우논리전압으로 상태가 반전된 전단 스캔펄스(Sn-1)는 인버터(115)를 통해 하이논리전압으로 위상이 재반전되어 제1 스위치 TFT(SW1)를 턴 온 시킨다. 이때, 제3 스위치 TFT(SW3)에 접속된 데이터라인에는 데이터 구동회로로부터 데이터전압(Vdata)가 공급된다. 이에 따라, 제3 스위치 TFT(SW3)를 경유하여 제1 커패시터(Cst1)의 타측 전극에 인가되는 데이터전압(Vdata)은, 제1 커패시터(n1)의 일측 전극에 접속된 제1 노드(n1)의 전위를 구동 TFT(DR)의 문턱전압(Vth)에서 구동 TFT(DR)의 문턱전압(Vth)과 데이터전압(Vdata)의 합산전압(Vth+Vdata)으로 상승시킨다. 이 합산전압(Vth+Vdata)은 구동 TFT(DR)의 문턱전압(Vth) 변화를 보상하여 구동 TFT(DR)가 인가되는 데이터전압(Vdata)에 의해서만 유기발광다이오드(OLED)를 제어하도록 하는 보상전압이다. 한편, 제1 스위치 TFT(SW1)가 턴 온 된 상태이기 때문에 유기발광다이오드(OLED)에는 아래의 수학식 2와 같은 구동전류(Ioled)가 흐르게 된다.16, the front stage scan pulse Sn-1 is inverted to the low logic voltage to turn off the second switch TFT SW2 during the compensation period F, And the third switch TFT SW3 is turned on. The front stage scan pulse Sn-1 whose state is inverted to the low logic voltage is inverted in phase to the high logic voltage through the inverter 115 to turn on the first switch TFT SW1. At this time, the data voltage Vdata is supplied from the data driving circuit to the data line connected to the third switch TFT (SW3). The data voltage Vdata applied to the other electrode of the first capacitor Cst1 via the third switch TFT SW3 is supplied to the first node n1 connected to one electrode of the first capacitor n1, To the sum voltage (Vth + Vdata) of the threshold voltage (Vth) of the driving TFT (DR) and the data voltage (Vdata) at the threshold voltage (Vth) of the driving TFT (DR). This sum voltage (Vth + Vdata) compensates for the change in the threshold voltage (Vth) of the driving TFT (DR) and compensates for controlling the organic light emitting diode (OLED) only by the data voltage (Vdata) Voltage. On the other hand, since the first switch TFT SW1 is turned on, a driving current Ioled as shown in the following Equation 2 flows through the organic light emitting diode OLED.

Figure 112007086765384-pat00002
Figure 112007086765384-pat00002

여기서, Ioled는 구동전류, k는 구동 TFT(DR)의 이동도와 기생용량에 의해 결정되는 상수값, Vgs는 구동 TFT(DR)의 게이트전극과 소스전극 간 차전압, Vdata는 데이터전압을 각각 의미한다. Here, Ioled denotes a driving current, k denotes a constant value determined by the mobility and parasitic capacitance of the driving TFT DR, Vgs denotes a difference voltage between the gate electrode and the source electrode of the driving TFT DR, and Vdata denotes a data voltage, respectively do.

도 17은 도 13의 발광구간(G)에 대한 인버터(115) 및 화소(112)의 등가 회로도이다.FIG. 17 is an equivalent circuit diagram of the inverter 115 and the pixel 112 with respect to the light emission period G in FIG.

도 17을 참조하면, 발광구간(G) 동안 전단 스캔펄스(Sn-1)는 로우논리전압으로 유지되어 제2 스위치 TFT(SW2)를 계속적으로 턴 오프 시키고, 현재단 스캔펄스(Sn)는 로우논리전압으로 상태가 반전되어 제3 스위치 TFT(SW3)를 턴 오프 시킨다. 로우논리전압으로 유지되는 전단 스캔펄스(Sn-1)는 인버터(115)를 통해 하이논리전압으로 위상이 반전되어 계속해서 제1 스위치 TFT(SW1)를 턴 온 시킨다. 이에 따라, 유기발광다이오드(OLED)를 발광시키기 위한 구동전류(Ioled)는 위의 수학식 2과 같이 된다.17, the previous scan pulse Sn-1 is maintained at a low logic voltage during the light emission period G to continuously turn off the second switch TFT SW2, And the state is inverted to the logic voltage to turn off the third switch TFT (SW3). The front stage scan pulse Sn-1 held at the low logic voltage inverts the phase to the high logic voltage via the inverter 115 to turn on the first switch TFT SW1. Accordingly, the drive current Ioled for causing the organic light emitting diode OLED to emit light is expressed by Equation (2).

수학식 2에서 보는 바와 같이, 구동전류(Ioled)는 데이터전압(Vdata)만의 함수로 결정되므로, 구동 TFT(DR)의 문턱전압(Vth)이 게이트 바이어스 스트레스로 인해 변화되더라도 구동전류(Ioled)에는 전혀 영향을 미치지 않게 된다.Since the driving current Ioled is determined as a function of only the data voltage Vdata, even if the threshold voltage Vth of the driving TFT DR is changed due to the gate bias stress, the driving current Ioled is There is no influence at all.

이와 같은, 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치는 구동 TFT(DR)의 문턱전압(Vth) 변화를 센싱하고 보상하기 위한 구간 동안 유기발광다이오드(OLED)의 발광을 방지하기 위해 비표시영역에 형성된 인버터(15)를 이용함으로써, 신호 공급단 수 및 유효표시영역내의 신호배선 수를 줄여 패널설계를 용이하게 할 수 있다. 또한, 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치는 전압구동 보상방식을 이용함으로써 대면적 또는 고해상도 디스플레이에도 유용 하게 적용할 수 있다. 나아가, 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치는 이전 프레임동안 저장되어 있던 데이터전압을 프리차지 전압으로 이용함으로써 데이터 구동회로를 간소화시킬 수 있음은 물론이고 데이터 구동회로의 구동주파수를 더욱 낮출 수 있다.The organic light emitting diode display device according to the second embodiment of the present invention is capable of preventing the light emission of the organic light emitting diode OLED during a period for sensing and compensating for a change in the threshold voltage Vth of the driving TFT DR By using the inverter 15 formed in the non-display area, the number of signal supply stages and the number of signal wirings in the effective display area can be reduced to facilitate the design of the panel. In addition, the organic light emitting diode display according to the first embodiment of the present invention can be advantageously applied to a large-area or high-resolution display by using a voltage drive compensation scheme. Furthermore, the organic light emitting diode display according to the second embodiment of the present invention can simplify the data driving circuit by using the data voltage stored during the previous frame as the pre-charge voltage, Can be further lowered.

도 18은 본 발명의 제3 실시 예에 따른 유기발광다이오드 표시장치의 화소(212) 및 인버터(215)의 등가 회로도를 나타낸다. 18 shows an equivalent circuit diagram of the pixel 212 and the inverter 215 of the organic light emitting diode display device according to the third embodiment of the present invention.

도 18을 참조하면, 본 발명의 제3 실시 예에 따른 유기발광다이오드 표시장치는 본 발명의 제2 실시 예에 비해 제4 스위치 TFT(SW4)가 부가된 것만 제외하고는 제2 실시 예와 실질적으로 동일하다. 이러한 제3 실시 예에 의하면, 인버터(215)의 입력노드(ni)를 경유하여 전단 게이트라인(Gn-1)에 접속되는 게이트전극, 제3 노드(n3)를 통해 스위치 TFT(SW3)의 소스전극과 제1 커패시터(Cst1)의 타측 전극에 공통접속되는 드레인전극, 및 기저전압원에 접속되는 소스전극을 가지는 제4 스위치 TFT(SW4)를 이용하여 데이터전압(Vdata)을 셋팅하는 보상기간 동안 제3 노드(n3)의 전위를 일정하게 초기화시킨 후 유지시킴으로써, 제2 실시 예에 비해 더욱 정확한 보상전압을 셋팅하는 것이 가능하게 된다. 따라서, 제3 실시 예는 제2 실시 예에 의한 효과 외에 구동 TFT의 문턱전압 변동을 더욱 정확하게 보상하여 표시 품질 향상에 크게 기여하는 효과가 있다.18, the organic light emitting diode display device according to the third embodiment of the present invention is substantially identical to the second embodiment except that the fourth switch TFT (SW4) is added as compared with the second embodiment of the present invention. . According to this third embodiment, the gate electrode connected to the previous gate line Gn-1 via the input node ni of the inverter 215, the source of the switch TFT SW3 through the third node n3, During the compensation period in which the data voltage (Vdata) is set by using the fourth switch TFT (SW4) having the electrode and the drain electrode commonly connected to the other electrode of the first capacitor (Cst1) and the source electrode connected to the base voltage source It is possible to set a more accurate compensation voltage than the second embodiment by initializing and holding the potential of the third node n3 constant. Therefore, the third embodiment has the effect of more accurately compensating for the threshold voltage fluctuation of the driving TFT in addition to the effect of the second embodiment, contributing greatly to the improvement of the display quality.

한편, 이상 설명한 제1 내지 제3 실시 예에서는 다수의 게이트라인들에 각각 일대일로 접속되도록 다수의 인버터들을 비표시영역의 일측에만 형성하는 것으로 설명하였다. 그런데, 디스플레이가 대화면화되는 추세에 부응하여 도 19와 같이 유효표시영역을 사이에 두고 양측 비표시영역 모두에 인버터를 형성함으로써 게이트라인의 기생용량으로 인한 신호 지연을 최소로 할 수도 있다.On the other hand, in the first to third embodiments described above, a plurality of inverters are formed on only one side of the non-display region so as to be connected to the plurality of gate lines in a one-to-one manner. However, in response to the tendency that the display becomes a large screen, as shown in FIG. 19, by forming inverters in both the non-display areas with the effective display area in between, the signal delay due to the parasitic capacitance of the gate line can be minimized.

나아가, 유기발광다이오드(OLED)가 도 20과 같이 불투명 애노드전극(172), 투명 캐소드전극(176) 및 이들(172,174) 사이에 형성되는 발광층(74)을 포함하여 상부 발광(Top emission) 방식에 의해 발광하는 경우에는, 본 발명의 제4 실시 예에 대한 도 21과 같이 인버터를 유효표시영역내의 화소에 포함시켜 형성할 수도 있다. 이 제4 실시 예에서는 유기발광다이오드(OLED)의 발광이 인버터가 형성되는 기판의 반대쪽(윗쪽)으로 이뤄지기 때문에 TFT들의 반도체층을 비정질 실리콘층으로 형성하더라도 인버터 및 TFT들로 인한 개구율의 저하가 전혀 없다. 이렇게 비정질 실리콘층을 이용하여 구동 TFT를 형성하면, 폴리 실리콘층을 이용하는 경우에 비해 전계효과 이동도는 떨어지지만, 별도의 폴리 실리콘 결정화 공정을 거치지 않으므로 패널내의 구동 TFT들 간 문턱전압을 일정하게 할 수 있다는 장점이 있다. 또한, 제4 실시 예서는 화소마다 인버터를 형성함으로써, 신호라인의 기생용량으로 인한 신호 지연을 완전히 없앨 수 있게 된다.Further, the organic light emitting diode OLED includes an opaque anode electrode 172, a transparent cathode electrode 176, and a light emitting layer 74 formed between the opaque anode electrode 172 and the transparent cathode electrode 174, as shown in FIG. 20, The inverter may be formed by including the inverter in the pixels in the effective display area as shown in Fig. 21 for the fourth embodiment of the present invention. In this fourth embodiment, since the light emission of the organic light emitting diode OLED is performed on the opposite side (upper side) of the substrate on which the inverter is formed, even if the semiconductor layer of the TFT is formed of the amorphous silicon layer, Not at all. When the driving TFT is formed using the amorphous silicon layer, the field effect mobility is lowered as compared with the case of using the polysilicon layer. However, since no polysilicon crystallization process is performed, the threshold voltage between the driving TFTs in the panel is made constant There is an advantage that it can be. Further, in the fourth embodiment, by forming an inverter for each pixel, the signal delay due to the parasitic capacitance of the signal line can be completely eliminated.

도 22는 구동 TFT(DR)의 문턱전압 증가에 따른 유기발광다이오드(OLED)에 흐르는 전류 변화를 보상 구동시와 비 보상 구동시를 비교하여 나타내는 시뮬레이션 결과도이다. 도 22에서, 횡축은 구동 TFT의 문턱전압(Vth)을, 종축은 유기발광다이오드(OLED)에 흐르는 전류 변화율(CHR)을 각각 나타낸다.FIG. 22 is a simulation result showing the change in current flowing through the organic light emitting diode OLED according to an increase in the threshold voltage of the driving TFT DR, in comparison between the compensation driving and the non-compensation driving. 22, the horizontal axis represents the threshold voltage (Vth) of the driving TFT, and the vertical axis represents the current change rate (CHR) flowing through the organic light emitting diode (OLED).

도 22를 참조하면, 종래 구동 TFT(DR)의 문턱전압 변화가 보상되지 않는 2T1C 구조의 유기발광다이오드 표시장치에서는 동일한 데이터전압이 인가되더라도 구동 TFT(DR)의 문턱전압이 증가함에 따라 동일한 화소내의 유기발광다이오드에 흐르는 전류는 도시된 M 곡선과 같이 점점 감소하게 된다.22, in the organic light emitting diode display device of the 2T1C structure in which the threshold voltage change of the conventional driving TFT DR is not compensated, even when the same data voltage is applied, as the threshold voltage of the driving TFT DR increases, The current flowing through the organic light emitting diode gradually decreases as shown in the M curve.

이에 반해, 본 발명의 제1 내지 제4 실시 예에 따른 유기발광다이오드 표시장치에서는 구동 TFT(DR)의 문턱전압이 증가하더라도 동일한 데이터전압에 대응하여 동일한 화소내의 유기발광다이오드에 흐르는 전류는 도시된 N 곡선과 같이 거의 감소하지 않게 된다.In contrast, in the organic light emitting diode display according to the first to fourth embodiments of the present invention, even when the threshold voltage of the driving TFT DR increases, the current flowing in the organic light emitting diode in the same pixel corresponding to the same data voltage is shown N curves.

상술한 바와 같이, 본 발명의 실시 예에 따른 유기발광다이오드 표시장치는 구동 TFT의 문턱전압 변동을 보상하여 표시 품질을 높임과 아울러 디스플레이의 수명을 연장할 수 있다.As described above, the organic light emitting diode display device according to the embodiment of the present invention compensates for the threshold voltage variation of the driving TFT, thereby improving the display quality and extending the lifetime of the display.

또한, 본 발명의 실시 예에 따른 유기발광다이오드 표시장치는 구동 TFT의 문턱전압 변동을 보상하는 데 있어 비표시영역에 형성되는 인버터를 이용하여 신호공급단 수 및 신호배선 수를 감소시킴으로써 패널설계를 용이하게 하고, 데이터 구동회로를 간소화시킴으로써 제조비용 및 소비전력을 절감할 수 있다.Further, in the organic light emitting diode display device according to the embodiment of the present invention, in order to compensate the threshold voltage variation of the driving TFT, the number of signal supply stages and the number of signal lines are reduced by using an inverter formed in a non- And the data driving circuit is simplified, so that the manufacturing cost and the power consumption can be reduced.

나아가, 본 발명의 실시 예에 따른 유기발광다이오드 표시장치는 구동 TFT의 문턱전압 변동을 보상하는 데 있어 전압보상 방식을 이용함으로써 대면적 또는 고해상도 디스플레이의 보상에도 적용할 수 있다. Further, the organic light emitting diode display device according to the embodiment of the present invention can be applied to compensation of a large-area or high-resolution display by using a voltage compensation method in compensating a threshold voltage variation of a driving TFT.

더 나아가, 본 발명의 실시 예에 따른 유기발광다이오드 표시장치는 상부발광 방식을 이용하여 인버터를 화소내에 배치하고 비정질 실리콘층을 이용하여 구동 TFT를 형성함으로써 개구율 저하 없이 기생용량에 의한 신호지연을 없앨 수 있으며, 구동 TFT들 간 문턱전압 변화량이 거의 일정하여 보상의 효과를 극대화 할 수 있다.Further, the organic light emitting diode display device according to the embodiment of the present invention disposes the inverter in the pixel using the top emission type and forms the driver TFT using the amorphous silicon layer, thereby eliminating the signal delay due to the parasitic capacitance without lowering the aperture ratio And the variation of the threshold voltage between the driving TFTs is almost constant, so that the effect of compensation can be maximized.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에서는 TFT들을 N 타입 MOSFET으로 설명하였지만, 본 발명의 기술적 사상은 이에 한정되지 않고 P 타입 MOSFET에도 적용 가능하다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. For example, although the TFTs have been described as N-type MOSFETs in the embodiments of the present invention, the technical idea of the present invention is not limited to this and is also applicable to P-type MOSFETs. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

도 1은 일반적인 유기발광다이오드 표시장치의 발광원리를 설명하는 다이어그램을 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram showing a diagram for explaining the principle of light emission of a general organic light emitting diode display device. Fig.

도 2는 종래 2T1C를 가지는 화소의 등가 회로도.2 is an equivalent circuit diagram of a pixel having a conventional 2T1C.

도 3은 구동 TFT의 문턱전압 특성 변화를 보여 주는 실험 결과도.3 is an experimental result showing a change in threshold voltage characteristic of the driving TFT.

도 4는 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치를 나타내는 블럭도.FIG. 4 is a block diagram showing an organic light emitting diode display device according to a first embodiment of the present invention; FIG.

도 5는 도 4의 유기발광다이오드 표시장치에 공급되는 구동신호들(Sn-1,Sn,Vdata)의 타이밍도.5 is a timing chart of driving signals (Sn-1, Sn, Vdata) supplied to the organic light emitting diode display device of FIG.

도 6은 본 발명의 제1 실시 예에 따른 유기발광다이오드 표시장치의 화소(12) 및 인버터(15)의 등가 회로도.6 is an equivalent circuit diagram of the pixel 12 and the inverter 15 of the organic light emitting diode display device according to the first embodiment of the present invention.

도 7은 본 발명의 일 실시 예에 따른 발광방식을 설명하기 위한 단면도.7 is a cross-sectional view illustrating a light emitting method according to an embodiment of the present invention.

도 8은 도 5의 프리차지 구간(A)에 대한 인버터(15) 및 화소(12)의 등가 회로도.8 is an equivalent circuit diagram of the inverter 15 and the pixel 12 with respect to the pre-charge period A of FIG.

도 9는 도 5의 문턱전압 센싱구간(B)에 대한 인버터(15) 및 화소(12)의 등가 회로도.9 is an equivalent circuit diagram of the inverter 15 and the pixel 12 with respect to the threshold voltage sensing period B of FIG.

도 10a 및 도 10b는 도 5의 보상구간(C)에 대한 인버터(15) 및 화소(12)의 등가 회로도.10A and 10B are equivalent circuit diagrams of the inverter 15 and the pixel 12 with respect to the compensation period C of FIG.

도 11은 도 5의 발광구간(D)에 대한 인버터(15) 및 화소(12)의 등가 회로도.11 is an equivalent circuit diagram of the inverter 15 and the pixel 12 with respect to the light emission period D of FIG.

도 12는 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치를 나타내 는 블럭도.12 is a block diagram showing an organic light emitting diode display device according to a second embodiment of the present invention.

도 13은 도 12의 유기발광다이오드 표시장치에 공급되는 구동신호들(Sn-1,Sn,Vdata)의 타이밍도.13 is a timing chart of driving signals (Sn-1, Sn, Vdata) supplied to the organic light emitting diode display device of FIG.

도 14는 본 발명의 제2 실시 예에 따른 유기발광다이오드 표시장치의 화소(112) 및 인버터(115)의 등가 회로도.14 is an equivalent circuit diagram of the pixel 112 and the inverter 115 of the organic light emitting diode display device according to the second embodiment of the present invention.

도 15는 도 13의 문턱전압 센싱구간(E)에 대한 인버터(115) 및 화소(112)의 등가 회로도.15 is an equivalent circuit diagram of the inverter 115 and the pixel 112 with respect to the threshold voltage sensing period E in Fig.

도 16은 도 13의 보상구간(F)에 대한 인버터(115) 및 화소(112)의 등가 회로도.16 is an equivalent circuit diagram of the inverter 115 and the pixel 112 for the compensation period F in Fig.

도 17은 도 13의 발광구간(G)에 대한 인버터(115) 및 화소(112)의 등가 회로도.17 is an equivalent circuit diagram of the inverter 115 and the pixel 112 with respect to the light emission period G in Fig.

도 18은 본 발명의 제3 실시 예에 따른 유기발광다이오드 표시장치의 화소(212) 및 인버터(215)의 등가 회로도.18 is an equivalent circuit diagram of the pixel 212 and the inverter 215 of the organic light emitting diode display device according to the third embodiment of the present invention.

도 19는 유효표시영역을 사이에 두고 양측 비표시영역 모두에 인버터를 형성하는 것을 설명하기 위한 도면.19 is a view for explaining formation of an inverter in both non-display areas with the effective display area in between;

도 20은 본 발명의 다른 실시 예에 따른 발광방식을 설명하기 위한 단면도.20 is a sectional view for explaining a light emitting method according to another embodiment of the present invention.

도 21은 본 발명의 제4 실시 예에 따라 인버터를 유효표시영역내의 화소에 포함시켜 형성시키는 것을 설명하기 위한 도면.FIG. 21 is a diagram for explaining how an inverter is included in a pixel in an effective display area according to a fourth embodiment of the present invention; FIG.

도 22는 구동 TFT(DR)의 문턱전압 증가에 따른 유기발광다이오드(OLED)에 흐르는 전류 변화를 보상 구동시와 비 보상 구동시를 비교하여 나타내는 시뮬레이션 결과도.FIG. 22 is a simulation result showing a change in current flowing through the organic light emitting diode OLED as a result of an increase in the threshold voltage of the drive TFT DR, in comparison between the compensated driving and the non-compensated driving.

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

10,110 : 표시패널 12,112,212 : 화소10, 110: display panel 12, 112, 212: pixel

15,115,215 : 인버터 20,120 : 데이터 구동회로15, 115, 215: inverters 20, 120: data driving circuit

30,130 : 게이트 구동회로 40,140 : 타이밍 콘트롤러30, 130: Gate drive circuit 40, 140: Timing controller

121,1121 : 구동회로 A : 유효표시영역121,1121: Driving circuit A: Effective display area

B : 비표시영역B: non-display area

Claims (25)

다수의 데이터라인과 다수의 게이트라인이 교차되어 화상을 표시하는 다수의 화소가 형성되는 유효표시영역과, 상기 유효표시영역 바깥쪽에 배치되는 비표시영역이 포함된 표시패널을 가지는 유기발광다이오드 표시장치에 있어서,An organic light emitting diode display device having a display panel including an effective display area where a plurality of pixels for displaying an image intersect with a plurality of data lines and a plurality of gate lines and a non-display area disposed outside the effective display area, In this case, 스캔펄스를 생성하여 상기 게이트라인에 순차 공급하는 게이트 구동회로; 및A gate driving circuit for generating scan pulses and sequentially supplying the generated scan pulses to the gate lines; And 상기 게이트라인에 접속되어 상기 게이트라인으로부터 스캔펄스를 입력받고, 상기 스캔펄스를 반대 위상의 출력신호로 변환하여 상기 화소에 공급하는 다수의 인버터를 구비하고;And a plurality of inverters connected to the gate line, receiving a scan pulse from the gate line, and converting the scan pulse into an output signal having an opposite phase to supply the scan pulse to the pixel; 상기 화소는,The pixel includes: 고전위 구동전압원과 기저전압원 사이에 흐르는 전류에 의해 발광되는 유기발광다이오드;An organic light emitting diode emitting light by a current flowing between a high potential driving voltage source and a ground voltage source; 제1 노드에 접속된 게이트전극과 상기 기저전압원에 접속된 소스전극 간 전압(Vgs)에 따라 상기 유기발광다이오드에 흐르는 전류를 제어하는 구동소자; A driving element for controlling a current flowing in the organic light emitting diode according to a gate electrode connected to the first node and a source electrode voltage (Vgs) connected to the ground voltage source; 상기 제1 노드와 상기 데이터라인 사이에 형성된 제1 커패시터; 및A first capacitor formed between the first node and the data line; And 상기 스캔펄스 및 상기 인버터의 출력신호에 응답하여, 상기 제1 커패시터에 저장된 전압을 방전시켜 상기 제1 노드의 전위를 상기 구동소자의 문턱전압으로 셋팅한 후, 상기 데이터라인으로부터의 데이터전압을 상기 제1 커패시터에 인가하여 상기 제1 노드의 전위를 상기 데이터전압에 상기 구동소자의 문턱전압이 합산된 보상전압으로 유지시킨 다음, 상기 고전위 구동전압원과 상기 기저전압원 사이의 전류패스를 도통시키는 스위치회로를 구비하고;And a data driver for driving the data lines in response to the scan pulse and the output signal of the inverter to set the potential of the first node to the threshold voltage of the driving element by discharging the voltage stored in the first capacitor, A switch for applying a potential of the first node to the first capacitor to maintain the data voltage at a compensation voltage obtained by adding a threshold voltage of the driving element to the first capacitor and then conducting a current path between the high potential driving voltage source and the base voltage source; Circuit; 상기 스위치회로는,The switch circuit includes: 상기 인버터의 출력노드에 접속되는 게이트전극, 상기 유기발광다이오드의 캐소드전극에 접속되는 드레인전극, 및 제2 노드를 경유하여 상기 구동소자의 드레인전극에 접속되는 소스전극을 갖는 제1 스위치소자와, A first switch element having a gate electrode connected to the output node of the inverter, a drain electrode connected to the cathode electrode of the organic light emitting diode, and a source electrode connected to the drain electrode of the driving element via the second node, n-1(n은 양의 정수) 번째 게이트라인에 접속되는 게이트전극, 상기 제2 노드에 접속되는 드레인전극, 및 상기 제1 노드에 접속되는 소스전극을 갖는 제2 스위치소자와, a second switch element having a gate electrode connected to the n-1th (n is a positive integer) gate line, a drain electrode connected to the second node, and a source electrode connected to the first node, n 번째 게이트라인에 접속되는 게이트전극, 상기 데이터라인에 접속되는 드레인전극, 및 상기 제1 커패시터에 접속되는 소스전극을 갖는 제3 스위치소자를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.a third switch element having a gate electrode connected to the nth gate line, a drain electrode connected to the data line, and a source electrode connected to the first capacitor. 제 1 항에 있어서,The method according to claim 1, 상기 다수의 인버터는 상기 비표시영역에 형성되고;Wherein the plurality of inverters are formed in the non-display area; 상기 유기발광다이오드는 투명 애노드전극, 불투명 캐소드전극 및 이들 사이에 형성되는 발광층을 구비하며;The organic light emitting diode includes a transparent anode electrode, an opaque cathode electrode, and a light emitting layer formed therebetween; 상기 투명 애노드전극이 상기 구동소자 및 스위치회로가 형성되는 기판쪽으로 형성되어 하부 발광 방식에 의해 발광되는 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the transparent anode electrode is formed on the substrate on which the driving element and the switch circuit are formed, and is emitted by the lower emission method. 제 1 항에 있어서,The method according to claim 1, 상기 인버터 중 어느 하나는 상기 n(n은 양의 정수) 번째 게이트라인을 통해 공급되는 n 번째 스캔펄스를 상기 출력신호로 변환하고, 상기 출력신호를 상기 n 번째 스캔펄스에 의해 도통되는 화소들에 공급하는 것을 특징으로 하는 유기발광다이오드 표시장치.One of the inverters converts an nth scan pulse supplied through the n (n is a positive integer) gate line into the output signal, and outputs the output signal to pixels electrically connected to the nth scan pulse The organic light emitting diode display device comprising: 제 3 항에 있어서,The method of claim 3, 상기 스위치회로는 상기 구동소자의 문턱전압을 셋팅하기에 앞서 상기 제1 커패시터에 상기 구동소자의 문턱전압 보다 높은 프리차지전압을 공급하는 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the switch circuit supplies a pre-charge voltage higher than a threshold voltage of the driving element to the first capacitor before setting a threshold voltage of the driving element. 제 4 항에 있어서,5. The method of claim 4, 상기 제1 스위치소자는 상기 인버터의 출력신호에 응답하여 상기 고전위 구동전압원과 상기 기저전압원 사이의 전류패스를 절환하고;Wherein the first switching element switches a current path between the high potential driving voltage source and the ground voltage source in response to an output signal of the inverter; 상기 제2 스위치소자는 하이논리구간의 일부가 상기 n 번째 스캔펄스와 중첩되며 상기 n-1 번째 게이트라인을 통해 공급되는 n-1번째 스캔펄스에 응답하여 상기 제1 노드의 전위를 상기 프리차지전압으로 높인 후 상기 구동소자의 문턱전압 값으로 낮추며;Wherein the second switch element overlaps the n-th scan pulse in a part of the high logic period and supplies the potential of the first node to the pre-charge in response to the (n-1) Voltage to a threshold voltage value of the driving element; 상기 제3 스위치소자는 상기 n 번째 스캔펄스에 응답하여 상기 데이터전압을 상기 제1 커패시터에 인가하여 상기 제1 노드의 전위를 상기 데이터전압에 상기 구동소자의 문턱전압이 합산된 보상전압으로 유지시키는 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the third switch element applies the data voltage to the first capacitor in response to the nth scan pulse to maintain the potential of the first node at a compensation voltage at which the threshold voltage of the driving element is added to the data voltage And an organic light emitting diode (OLED) display device. 삭제delete 제 3 항에 있어서,The method of claim 3, 상기 인버터는, The inverter includes: 고전위 전압원과 저전위 전압원 사이에 직렬 접속된 제1 및 제2 TFT를 구비하고; First and second TFTs connected in series between a high potential source and a low potential source; 상기 제1 TFT의 게이트전극 및 드레인전극은 상기 고전위 전압원에 공통접속되어 다이오드 커넥션되고, 상기 제1 TFT의 소스전극은 상기 출력노드에 접속되며;The gate electrode and the drain electrode of the first TFT are commonly connected to the high potential voltage source and are diode connected, and the source electrode of the first TFT is connected to the output node; 상기 제2 TFT의 게이트전극은 상기 n 번째 게이트라인에 접속되고, 상기 제2 TFT의 드레인전극은 상기 출력노드에 접속되며, 상기 제2 TFT의 소스전극은 상기 저전위 전압원에 접속되는 것을 특징으로 하는 유기발광다이오드 표시장치.A gate electrode of the second TFT is connected to the n-th gate line, a drain electrode of the second TFT is connected to the output node, and a source electrode of the second TFT is connected to the low potential voltage source The organic light emitting diode display device. 제 1 항에 있어서,The method according to claim 1, 상기 화소는,The pixel includes: 상기 제1 노드의 전위를 안정화시키기 위해 상기 제1 노드와 상기 기저 전압원 사이에 접속되는 제2 커패시터를 더 구비하며;Further comprising a second capacitor connected between the first node and the ground voltage source to stabilize the potential of the first node; 상기 제1 스위치소자가 온-오프 될 때 상기 유기발광다이오드의 캐소드전극과 상기 구동소자의 드레인전극 간 양단을 안정화시키기 위해 상기 제1 스위치소자의 드레인전극과 소스전극 사이에 접속되는 제3 커패시터를 더 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.A third capacitor connected between the drain electrode and the source electrode of the first switch element to stabilize both ends between the cathode electrode of the organic light emitting diode and the drain electrode of the driving element when the first switch element is turned on and off, The organic light emitting diode display device comprising: 제 2 항에 있어서,3. The method of claim 2, 상기 인버터는 상기 n-1 (n은 양의 정수) 번째 게이트라인을 통해 공급되는 n-1 번째 스캔펄스를 상기 출력신호로 변환하고, 상기 출력신호를 상기 n 번째 게이트라인을 통해 공급되는 n 번째 스캔펄스에 의해 도통되는 화소들에 공급하는 것을 특징으로 하는 유기발광다이오드 표시장치.The inverter converts an (n-1) th scan pulse supplied through the n-1 (n is a positive integer) gate line into the output signal, and outputs the output signal to the nth And supplies the voltage to the pixels that are turned on by the scan pulse. 제 9 항에 있어서,10. The method of claim 9, 상기 제1 스위치소자는 상기 인버터의 출력신호에 응답하여 상기 고전위 구동전압원과 상기 기저전압원 사이의 전류패스를 절환하고;Wherein the first switching element switches a current path between the high potential driving voltage source and the ground voltage source in response to an output signal of the inverter; 상기 제2 스위치소자는 상기 n-1번째 스캔펄스에 응답하여 이전 프레임 동안 상기 제1 커패시터에 저장되어 있던 전압을 방전시켜 상기 제1 노드의 전위를 상기 구동소자의 문턱전압 값으로 낮추며;The second switch element discharges a voltage stored in the first capacitor during a previous frame in response to the (n-1) th scan pulse to lower the potential of the first node to a threshold voltage value of the driving element; 상기 제3 스위치소자는 상기 n 번째 스캔펄스에 응답하여 상기 데이터전압을 상기 제1 커패시터에 인가하여 상기 제1 노드의 전위를 상기 데이터전압에 상기 구동소자의 문턱전압이 합산된 보상전압으로 유지시키는 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the third switch element applies the data voltage to the first capacitor in response to the nth scan pulse to maintain the potential of the first node at a compensation voltage at which the threshold voltage of the driving element is added to the data voltage And an organic light emitting diode (OLED) display device. 삭제delete 제 9 항에 있어서,10. The method of claim 9, 상기 인버터는, The inverter includes: 고전위 전압원과 저전위 전압원 사이에 직렬 접속된 제1 및 제2 TFT를 구비하고; First and second TFTs connected in series between a high potential source and a low potential source; 상기 제1 TFT의 게이트전극 및 드레인전극은 상기 고전위 전압원에 공통접속되어 다이오드 커넥션되고, 상기 제1 TFT의 소스전극은 상기 출력노드에 접속되며;The gate electrode and the drain electrode of the first TFT are commonly connected to the high potential voltage source and are diode connected, and the source electrode of the first TFT is connected to the output node; 상기 제2 TFT의 게이트전극은 상기 n-1 번째 게이트라인에 접속되고, 상기 제2 TFT의 드레인전극은 상기 출력노드에 접속되며, 상기 제2 TFT의 소스전극은 상기 저전위 전압원에 접속되는 것을 특징으로 하는 유기발광다이오드 표시장치.The gate electrode of the second TFT is connected to the (n-1) th gate line, the drain electrode of the second TFT is connected to the output node, and the source electrode of the second TFT is connected to the low potential voltage source Characterized in that the organic light emitting diode display device. 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,The method according to claim 1, 상기 다수의 인버터 각각은 상기 유효표시영역 내의 화소에 형성되고;Each of the plurality of inverters is formed in a pixel in the effective display area; 상기 유기발광다이오드는 불투명 애노드전극, 투명 캐소드전극 및 이들 사이에 형성되는 발광층을 구비하며;Wherein the organic light emitting diode has an opaque anode electrode, a transparent cathode electrode, and a light emitting layer formed therebetween; 상기 투명 캐소드전극이 상기 구동소자 및 스위치회로가 형성되는 기판의 반대쪽으로 형성되어 상부 발광 방식에 의해 발광되는 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the transparent cathode electrode is formed on the opposite side of the substrate on which the driving device and the switch circuit are formed, and is emitted by the top emission type. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR20070124076A 2007-12-03 2007-12-03 Organic Light Emitting Diode Display KR101495342B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070124076A KR101495342B1 (en) 2007-12-03 2007-12-03 Organic Light Emitting Diode Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070124076A KR101495342B1 (en) 2007-12-03 2007-12-03 Organic Light Emitting Diode Display

Publications (2)

Publication Number Publication Date
KR20090057484A KR20090057484A (en) 2009-06-08
KR101495342B1 true KR101495342B1 (en) 2015-02-24

Family

ID=40988237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070124076A KR101495342B1 (en) 2007-12-03 2007-12-03 Organic Light Emitting Diode Display

Country Status (1)

Country Link
KR (1) KR101495342B1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065418B1 (en) 2010-02-19 2011-09-16 삼성모바일디스플레이주식회사 Display device and driving method thereof
KR101682691B1 (en) 2010-07-20 2016-12-07 삼성디스플레이 주식회사 Pixel and Organic Light Emitting Display Device Using the same
KR101964456B1 (en) * 2011-12-09 2019-04-02 엘지디스플레이 주식회사 Organic light emitting diode display device
KR101411621B1 (en) * 2012-12-24 2014-07-02 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
WO2015167227A1 (en) * 2014-04-30 2015-11-05 네오뷰코오롱 주식회사 Apparatus and method for compensating brightness deviation of organic light emitting display device
KR102226422B1 (en) * 2014-10-13 2021-03-12 삼성디스플레이 주식회사 Orgainic light emitting display and driving method for the same
KR102286762B1 (en) * 2017-03-14 2021-08-05 주식회사 실리콘웍스 Measuring apparatus of oled and measuring method thereof
JP7118618B2 (en) * 2017-10-17 2022-08-16 株式会社ジャパンディスプレイ Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685833B1 (en) * 2005-08-17 2007-02-22 삼성에스디아이 주식회사 Emission driver and organic electroluminescent display device having the same
KR20070027265A (en) * 2005-09-06 2007-03-09 엘지.필립스 엘시디 주식회사 A electro-luminescence display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685833B1 (en) * 2005-08-17 2007-02-22 삼성에스디아이 주식회사 Emission driver and organic electroluminescent display device having the same
KR20070027265A (en) * 2005-09-06 2007-03-09 엘지.필립스 엘시디 주식회사 A electro-luminescence display device

Also Published As

Publication number Publication date
KR20090057484A (en) 2009-06-08

Similar Documents

Publication Publication Date Title
US8305303B2 (en) Organic light emitting diode display and method of driving the same
KR101194861B1 (en) Organic light emitting diode display
US7889160B2 (en) Organic light-emitting diode display device and driving method thereof
JP5080733B2 (en) Display device and driving method thereof
KR101285537B1 (en) Organic light emitting diode display and driving method thereof
KR101432126B1 (en) Organic Light Emitting Display
US8289234B2 (en) Organic light emitting display (OLED)
KR100624137B1 (en) Pixel circuit of organic electroluminiscence display device and driving method the same
JP5209905B2 (en) Driving method of organic light emitting diode display device
KR100858618B1 (en) Organic light emitting display and driving method thereof
KR101495342B1 (en) Organic Light Emitting Diode Display
US20070296651A1 (en) Organic electroluminescent display device and driving method of the same
KR101295876B1 (en) Organic Light Emitting Diode DisplAy And Driving Method Thereof
KR101257930B1 (en) Organic Light Emitting Diode DisplAy And Driving Method Thereof
KR20080082118A (en) Organic light emitting diode display and driving method thereof
KR101837198B1 (en) Organic light-emitting display device
KR101322171B1 (en) Organic Light Emitting Diode Display And Driving Method Thereof
KR20090095913A (en) Organic Light Emitting Diode Display And Driving Method Thereof
KR20100035424A (en) Organic light emitting diode display
KR101960054B1 (en) Organic Light Emitting diode display and method of driving the same
KR101474023B1 (en) Organic light emitting diode display device
KR20080048831A (en) Organic light emitting diode display and driving method thereof
KR100741979B1 (en) Pixel Circuit of Organic Electroluminescence Display Device
KR101202041B1 (en) Organic light emitting diode display and driving method thereof
KR101048951B1 (en) Organic light emitting display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5