JP4534311B2 - Dry etching method and manufacturing method of semiconductor dynamic quantity sensor - Google Patents

Dry etching method and manufacturing method of semiconductor dynamic quantity sensor Download PDF

Info

Publication number
JP4534311B2
JP4534311B2 JP2000173917A JP2000173917A JP4534311B2 JP 4534311 B2 JP4534311 B2 JP 4534311B2 JP 2000173917 A JP2000173917 A JP 2000173917A JP 2000173917 A JP2000173917 A JP 2000173917A JP 4534311 B2 JP4534311 B2 JP 4534311B2
Authority
JP
Japan
Prior art keywords
soi substrate
dry etching
etching
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000173917A
Other languages
Japanese (ja)
Other versions
JP2001351904A (en
Inventor
毅 深田
祥司 尾添
浩司 武藤
真吾 井上
浩樹 野口
一志 浅海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Denso Corp
Nippon Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nippon Soken Inc filed Critical Denso Corp
Priority to JP2000173917A priority Critical patent/JP4534311B2/en
Publication of JP2001351904A publication Critical patent/JP2001351904A/en
Application granted granted Critical
Publication of JP4534311B2 publication Critical patent/JP4534311B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、ドライエッチング方に関するもので、特に半導体加速度センサや半導体角速度センサ等の半導体力学量センサに用いて好適である。
【0002】
【従来の技術】
近年、半導体センサの製造にSOI基板を利用することが多くなりつつある。これは、可動電極や固定電極等からなる微細な構造体(センシング部)を作る過程で、SOI基板の埋め込み酸化膜(絶縁膜)をエッチング除去用の犠牲層として利用できるためである。
【0003】
従来では、SOI基板の酸化膜除去に、フッ酸等を用いたウェットエッチングが主に用いられてきたが、ウェットエッチングによると、液体の表面張力によって構造体同士がくっついてしまうといういわゆるスティッキング(固着)現象が発生しやすい。
【0004】
このスティッキング現象が発生することを避けるため、最近ではSOI基板の酸化膜除去に、プラズマを用いたドライエッチングが用いられるようになった。このドライエッチングでは、平行平板電極が設けられた処理室を有する装置を用意し、平板電極の一方の電極上にSOI基板を配置し、処理室内にエッチングガスを導入すると共に平行電極に高周波電力を印加してプラズマを発生させ、酸化膜を除去するようにしている。
【0005】
【発明が解決しようとする課題】
しかしながら、ドライエッチングによってSOI基板の酸化膜除去を行うと、SOI基板面内においてエッチングレートが不均一になるという問題が発生した。
【0006】
このようなエッチングレートの不均一が生じると、シリコンと酸化膜とのエッチング選択比を十分に取ったとしてもシリコンがエッチングされるため、構造体が部分的にオーバエッチングされて可動電極と固定電極との間隔がばらつき、可動電極と固定電極との間隔によって決定される容量が設計位置から変化してしまう。
【0007】
本発明は上記点に鑑みて成され、基板の絶縁膜除去をドライエッチングで行う場合において、基板面内におけるエッチングレートの均一性を向上させることを目的とする。
【0008】
【課題を解決するための手段】
本発明者らは、エッチングレートを不均一にする要因としてウェハに蓄積される電荷が関わっていると考え、ドライエッチング時に蓄積される電荷についての検討を行った。図4にドライエッチング装置の概略図を示す。以下、図4に基づきドライエッチング方法について説明する。
【0009】
まず、ドライエッチングを行うSOI基板100、すなわち活性層100aを選択的にエッチングすることによって可動電極や固定電極等からなる構造体を形成し、支持層100bを選択的にエッチングすることによって酸化膜100cまで達する開口部100dを形成したSOI基板100を用意する。
【0010】
このSOI基板100を石英板101に形成したザグリ内に配置する。このとき、支持層100b側が上部電極102側を向くようにする。そして、装置内にエッチングガスを導入すると共に、下部電極103に高周波電源(RF電源)104より高周波電力を印加してプラズマ105を発生させる。これにより、エッチングガスがイオンやラジカル(活性種)に分解され、酸化膜100cがドライエッチングされる。
【0011】
このような方法でドライエッチングを行っているが、SOI基板100をエッチングする場合、活性層100aと支持層100bが酸化膜100cによって絶縁されていることからSOI基板100に蓄積された電荷が逃げにくく、チャージアップしやすい。
【0012】
さらに加速度センサや角速度センサのような微細な構造体では、可動電極と固定電極を各々絶縁してコンデンサを形成するべく、トレンチ100eによる絶縁分離を行っているため、トレンチ100eによって島状の微小領域に絶縁される。
【0013】
このため、図4のドライエッチング装置の等価回路は図5の回路構成で示される。すなわち、プラズマ105が抵抗R1、プラズマ105とSOI基板100との境界部となるいわゆるシース106がコンデンサC1とダイオードD1の並列回路、酸化膜100cがコンデンサC2、トレンチ100eがコンデンサC3に相当する回路構成となる。
【0014】
このような回路構成となるため、トレンチ100eによる容量(トレンチ100eと等価なコンデンサC3)がチャージアップされると、プラズマで生成される正電荷や負電荷の偏りから、SOI基板100の面内のチャージアップ(電荷の帯電)に分布が生じ、プラズマ105によって分解されたイオンの入射量がSOI基板100の面内でばらつき、エッチレート均一性が悪化すると考えられる。
【0015】
そこで、請求項1に記載の発明では、対向配置される一対の電極(3、4)を設けた処理室(2)内における一対の電極のうち、一方の電極(3)上に、絶縁膜(20c)の一面側に活性層(20a)が配置されていると共に、他面側に支持層(20b)が配置されたSOI基板(20)を配置し、処理室内にエッチングガスを導入すると共に一対の電極に高周波電力を印加することで、絶縁膜を除去するドライエッチング方法において、処理室内にエッチングガスを導入すると共に高周波電力を制御し、絶縁膜をドライエッチングする工程と、SOI基板に導電性部材(13)を接触させることにより、SOI基板に帯電された電荷を放出させる除電工程とを含み、ドライエッチングと除電工程とを交互に繰り返し行うことにより、絶縁膜を除去することを特徴としている。
【0016】
このように、除電工程を行うことにより、ドライエッチング時にSOI基板がチャージアップされても除電工程によってSOI基板に帯電された電荷を放出することができるため、SOI基板面内におけるチャージアップ分布をなくすことができる。これにより、SOI基板面内におけるイオン入射量のバラツキが無くなり、エッチングレートの均一性を向上させることができる。
【0017】
具体的には、請求項2に記載の発明のように、対向配置される第1及び第2の電極(3、4)を設けた処理室(2)内における第1及び第2の電極間のうち、第1の電極(3)上に、絶縁膜(20c)の一面側に活性層(20a)が配置されていると共に、他面側に支持層(20b)が配置されたSOI基板(20)を配置し、処理室内にエッチングガスを導入すると共に第1及び第2の電極に高周波電力を印加することで、絶縁膜を除去するドライエッチング方法において、第1の電極に対し該第1の電極の厚み方向に貫通した穴(3b)を形成し、SOI基板の活性層側を第1の電極側に向けて、SOI基板を第1の電極上に配置し、処理室内にエッチングガスを導入すると共に高周波電力を制御し、絶縁膜をドライエッチングする工程と、穴を通してSOI基板の活性層側に導電性部材(13)を接触させることにより、SOI基板に帯電された電荷を放出させる除電工程とを含み、ドライエッチング工程を行った後に除電工程を行い、当該除電工程を行った後にドライエッチング工程を行うようにすると良い。
【0019】
また、請求項1および2の発明においては、請求項に記載の発明のように、SOI基板のうちドライエッチング時に帯電される電荷が多い領域に対して導電性部材を接触させると好適である。
【0020】
また、請求項1〜に示したドライエッチング方法は、請求項に示すようにSOI基板(20)を用意した後、活性層を選択的にエッチングすることでトレンチ(20e)を形成し、力学量測定のための可動電極と固定電極とを有した構造体を構成する工程と、支持層を選択的にエッチングすることで、絶縁膜に達する開口部(20d)を形成する工程と、絶縁膜をドライエッチングし、構造体をリリースする工程と、を含んでなる半導体力学量センサの製造方法において、絶縁膜をドライエッチングする際に適用すると好適である。
【0021】
そして、請求項4の発明においては、請求項に記載の発明のように、絶縁膜をドライエッチングする工程では、SOI基板の支持層側から開口部を通じて行うと好適である。
【0022】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0023】
【発明の実施の形態】
(第1実施形態)
以下、本発明を図に示す実施形態について説明する。図1に、ドライエッチング方法の実施に用いるエッチング装置1の断面構成を示す。また、図2に、ドライエッチングが施されるSOI基板20の断面構成を示す。
【0024】
図2に示すSOI基板20は半導体力学量センサ(例えば、半導体加速度センサや半導体角速度センサ)の製造工程途中のものである。すなわち、このSOI基板20は、半導体力学量センサの製造工程のうち、活性層20a(シリコンからなる)に可動電極及び固定電極等からなる構造体を構成する工程と、支持層20b(シリコンからなる)に酸化膜(絶縁膜)20cまで達する開口部20dを形成する工程とを施したものである。
【0025】
例えば、活性層20aを選択的にエッチングし、酸化膜20cまで達するトレンチ20eを形成することによって構造体が構成され、支持層20bをKOH水溶液等によって選択的にエッチングすることで、酸化膜20cまで達する開口部20dが形成される。このような構造のSOI基板20の酸化膜20cを図1に示すエッチング装置1によりドライエッチングする。
【0026】
図1に示すように、このエッチング装置1には処理室2が備えられている。この処理室2内でSOI基板20のドライエッチングが行われる。処理室には、一対の電極3、4が配置されており、この一対の電極3、4はドライエッチングを施すSOI基板20が配置される下部電極(請求項でいう第1の電極あるいは一方の電極)3と、この下部電極3と対向するように配置された上部電極(請求項でいう第2の電極)4とからなる。
【0027】
下部電極3には上部電極4側に石英等からなる絶縁性の板3aが備えられている。この絶縁性の板3aがSOI基板20を固定するサセプタとなっている。そして、下部電極3には厚み方向に貫通する穴3bが形成されている。この穴3bはSOI基板20と対向する部分に形成され、穴3bの大きさはSOI基板20よりも小さくなっている。また、処理室2内には、この穴3bに嵌入させることができ、可動式である導電性部材13が備えられている。この導電性部材13としては、例えばステンレスからなるものを用いることができる。導電性部材13は、SOI基板20に接触させる板状の部分と、この板状の部分を上下に移動させるための棒状の部分とからなる。なお、この導電性部材13は図示していないが、接地されているものとする。
【0028】
下部電極3には、高周波電源5より例えば13.56MHzの高周波電力(RF電力)が印加できるようになっている。上部電極4は下部電極3と対向する側において等間隔に配置された複数のガス供給孔4aを有しており、エッチングガスをシャワー状に流せるように構成されている。これら下部電極3と上部電極4は、図示しない冷却水によって冷却可能となっている。
【0029】
また、エッチング装置1には、各種ガスを供給するためのガス導入口6が設けられている。このガス導入口6は上部電極4の上方に配置され、ガス導入口6より供給された各種ガスが上部電極4のガス供給孔4aを通じて処理室2内に供給されるようになっている。
【0030】
ガス導入口6には、バルブ7aが備えられたガス導入管7が接続されている。ガス導入管7には、各種ガスの供給源8、9、10に接続された複数本(本実施形態では3本)のガス導入管8a、9a、10aが接続されている。本実施形態では、各ガス導入管8a、9a、10aよりCHF3ガス、CF4ガス、Arガスがそれぞれ供給されるようになっている。また、これら各ガス導入管8a、9a、10aには、各ガス導入管8a、9a、10aの開閉を行うバルブ8b、9b、10b、及びガス流量調節のためのマスフローコントローラ8c、9c、10cが備えられている。
【0031】
一方、処理室2の下部には、排気管11が接続されている。この排気管11を通じて、処理室2内を真空ポンプ等の真空引き手段12によって減圧できるようになっている。このような構成により、ガス供給源8、9、10からガスを供給した状態で、処理室2内を例えば1.33Pa〜133Pa(10mTorr〜1Torr)程度の真空度に保持できるようになっている。
【0032】
このように構成されたドライエッチング装置1を用い、以下のようにしてドライエッチングを行う。まず、SOI基板20の一面側(活性層20a側)を下部電極3側に向けて、下部電極3及び絶縁性の板3aに形成された穴3bがSOI基板20のほぼ中央に位置するように、SOI基板20を下部電極3上に配置する。これにより、SOI基板20の外縁部が保持された状態になる。そして、以下の工程を行う。
【0033】
〔エッチング工程〕
バルブ8b〜10bを全て開き、処理室2内にCHF3/CF4/Arの混合ガスを導入する。このとき、マスフローコントローラ8c〜10cによって各ガスの流量を制御する。また、真空引き手段12によって処理室2内のガス圧力を所定の値となるように設定する。
【0034】
そして、上部電極4をアース電位にし、高周波電源5より例えば13.56MHzの高周波電力を下部電極3に印加し、RFパワーが例えば2.5kWとなるようにする。これにより、処理室2内の気体がグロー放電を起こして上部電極4と下部電極3との間にプラズマが発生し、プラズマによって各種ガスが荷電イオンやラジカル、電子に分解され、SOI基板20の酸化膜20cがSOI基板20の他面側(支持層20b側)からドライエッチングされる。
【0035】
このドライエッチングは、上部電極4と下部電極3との電位差によって、上記荷電イオンが加速されて酸化膜20cの表面に衝突して物理的に酸化膜20cを除去することにより行われたり、化学的に極めて活性なラジカルが酸化膜20cの表面に引き込まれて酸化膜20cと反応することにより行われたりする。
【0036】
このようなドライエッチングを進めていくと、荷電イオンの飛来によってSOI基板20が部分的に周りに対して相対的に+に帯電するようになる。その結果、電気的な反発力によって荷電イオンが酸化膜20cに到達できなくなり、エッチングレートが遅くなる。また、SOI基板20における帯電の分布により、エッチングレートの均一性が低下してしまう。
【0037】
そこで、エッチングの均一性が悪化しない時間内(例えば、数分程度)でエッチングを停止し、次に示す除電工程を行う。なお、この〔エッチング工程〕は、導電性部材がSOI基板20に接触していない状態で行う。
【0038】
〔除電工程〕
上記エッチングを停止、つまり、高周波電力の印加を停止する。その後、下部電極3及び絶縁性の板3aに形成された穴3bを通して、導電性部材13をSOI基板20の一面側に接触させる。これにより、SOI基板20に帯電された電荷が導電性部材13を介して放出される。
【0039】
そして、再び、SOI基板20に電荷が帯電され、エッチングの均一性が悪化しない時間内で〔エッチング工程〕を行った後、帯電された電荷を放出するために〔除電工程〕を行う。その後、適宜、同様にして〔エッチング工程〕と〔除電工程〕とを交互に繰り返し、酸化膜20cが除去されるまでドライエッチングを行う。これにより、活性層20aに形成された可動電極や固定電極からなる構造体がリリースされ、半導体力学量センサが製造される。
【0040】
このように、〔エッチング工程〕と〔除電工程〕とを交互に繰り返すことによって、SOI基板20の面内におけるエッチングレートの均一性を向上させ、エッチングレートのばらつきが小さいドライエッチングを行うことができる。このため、可動電極や固定電極の間隔が均一となり、良好な特性の半導体力学量センサを製造することができる。
【0041】
ところで、仮に導電性部材を常時SOI基板に接触させておくと、SOI基板の電位をプラズマ発生時の最適な電位に制御することが困難になる。そして、この制御は本実施形態のように導電性部材が接地されていると、より困難である。その結果、酸化膜とシリコンとのエッチング選択比が悪化したり、SOI基板面内のエッチングレートの分布が悪化したりする。
【0042】
しかし、本実施形態では、SOI基板20に対して導電性部材13を間欠的に接触させるようにしているため、SOI基板20の電位を好適に制御しつつ、SOI基板20に帯電された電荷を放出することができる。
【0043】
なお、本実施形態では〔エッチング工程〕と〔除電工程〕とを繰り返し行うようにしているが、可能であれば、〔エッチング工程〕と〔除電工程〕とを行った後、〔エッチング工程〕を行うだけでも良い。
【0044】
(第2実施形態)
第1実施形態では、常時、導電性部材を接触させることの不具合について述べたが、本実施形態は、その不具合を解消するものである。図3に、本実施形態のドライエッチング方法の実施に用いるエッチング装置の断面構成を示す。以下、主として第1実施形態と異なる点について述べ、同一部分は図中同一符号を付して説明を省略する。
【0045】
図3に示すように、導電性部材としての下部電極3は平板になっており、SOI基板20を固定するサセプタの役割も果たしている。この下部電極3の材料としては、例えば、ステンレスを用いることができる。また、ガス導入管7には、4種のガス供給源31、32、33、34に接続された4本のガス導入管31a、32a、33a、34aが接続されている。本実施形態では、各ガス導入管31a〜34aにより、C48ガス、CHF3ガス、O2ガス、Arガスがそれぞれ供給されるようになっている。また、これら各ガス導入管31a〜34aには、各ガス導入管31a〜34aの開閉を行うバルブ31b、32b、33b、34b及びガス流量調節のためのマスフローコントローラ31c、32c、33c、34cが備えられている。
【0046】
そして、以下のようにしてドライエッチングを行う。まず、下部電極3上に、SOI基板20の一面側の全て(図2において島状になった活性層20aの全て)が下部電極3と接触するように配置する。そして、下部電極3にSOI基板20を接触させた状態で、SOI基板20の酸化膜20cをSOI基板20の一面側からドライエッチングする。このような状態でドライエッチングを行うと、SOI基板20に帯電した電荷が下部電極3(導電性部材)を介して放出されるため、上述のような荷電イオンによるSOI基板20における電荷の帯電を防ぐことができる。しかしながら、常時、SOI基板20が導電性部材に接触しているため、上述のように、エッチング選択比が低下したり、エッチングレートの面内分布が悪化したりする。
【0047】
そこで、このエッチング選択比の低下を補う程度にエッチング選択比を大きくしたエッチング条件、つまり、導電性部材をSOI基板20に接触させることに起因するエッチングレートの面内分布が無視できる程度にエッチング選択比を大きくした条件で酸化膜20cのエッチングを行う。
【0048】
そのような条件としては、例えば、C48ガスとCHF3ガスとO2ガスを3〜15:10〜50:1の割合とし、かつArガスの流量が総ガス流量の60〜80%となるような混合ガスになるように、各ガスの流量を制御すると良い。なお、この酸化膜とシリコンとのエッチング選択比が高い条件でのドライエッチング方法は、本発明者らが先に出願した特願平11−193322号に記載の技術を参考にすることができる。なお、本実施形態では、ドライエッチング時に下部電極3を介して常にSOI基板20が除電されていることになる。
【0049】
このように、SOI基板20を導電性部材に接触させ、かつ、エッチング選択比の高い条件でエッチングを行うことにより、SOI基板20におけるエッチングレートの均一性を向上させることができる。
【0050】
なお、上述のエッチングガスは一例を示すものであり、所望のエッチング選択比が確保できれば、どのようなエッチングガスを用いても良い。また、下部電極3がサセプタの役割も兼ねている例について示したが、下部電極上にこの下部電極とは材質の異なる導電性部材からなるサセプタを配置し、そのサセプタにSOI基板を接触させて配置しても良い。
【0051】
(他の実施形態)
上記第1及び第2実施形態では、SOI基板20の一面側のほぼ全面を導電性部材に接触させる例について示したが、必ずしも全面に接触させなくても良い。例えば、SOI基板のうちドライエッチング時に帯電される電荷が多い領域に対して導電性部材を接触させることにより、第1及び第2実施形態と同様の効果を発揮することができる。
【0052】
この場合には、第1実施形態のように除電工程を行うドライエッチング方法では、導電性部材の板状の部分を小さくすれば良い。また、第2実施形態のようにSOI基板20を常に導電性部材に接触させておくドライエッチング方法では、導電性のサセプタをSOI基板のうちドライエッチング時に帯電される電荷が多い領域と対向する部分に設けたり、サセプタのうちこの領域と対向する部分がSOI基板側に突出した形状にしたりすることができる。また、サセプタの所望の領域を導電性部材にして、SOI基板の所望の領域と接触させても良い。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るドライエッチングの実施に用いるエッチング装置の断面構成を示す図である。
【図2】ドライエッチングが施されるSOI基板の断面構成を示す図である。
【図3】本発明の第2実施形態に係るドライエッチングの実施に用いるエッチング装置の断面構成を示す図である。
【図4】従来のドライエッチングの概略を示す図である。
【図5】図4に示すドライエッチングを行ったときの様子を等価回路で示す図である。
【符号の説明】
1…エッチング装置、2…処理室、3…下部電極、3a…絶縁性の板、
3b…穴、4…上部電極、5…高周波電源、6…ガス導入口、7…ガス導入管、
7a…バルブ、8〜10、31〜34…ガスの供給源、
8a〜10a、31a〜34a…ガス導入管、
8b〜10b、31b〜34b…バルブ、
8c〜10c、31c〜34c…マスフローコントローラ、
11…排気管、12…真空引き手段、13…導電性部材、20…SOI基板、
20a…活性層、20b…支持層、20c…酸化膜、20d…開口部、
20e…トレンチ。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a dry etching how, is suitable in particular used in semiconductor dynamic quantity sensor, such as a semiconductor acceleration sensor or a semiconductor angular velocity sensor.
[0002]
[Prior art]
In recent years, an SOI substrate is increasingly used for manufacturing a semiconductor sensor. This is because the buried oxide film (insulating film) of the SOI substrate can be used as a sacrificial layer for etching removal in the process of making a fine structure (sensing part) composed of a movable electrode, a fixed electrode, and the like.
[0003]
Conventionally, wet etching using hydrofluoric acid or the like has been mainly used for removing an oxide film from an SOI substrate. However, wet etching causes so-called sticking (adhesion) that structures adhere to each other due to the surface tension of a liquid. ) The phenomenon is easy to occur.
[0004]
In order to avoid the occurrence of this sticking phenomenon, dry etching using plasma has recently been used to remove the oxide film of the SOI substrate. In this dry etching, an apparatus having a processing chamber provided with parallel plate electrodes is prepared, an SOI substrate is disposed on one of the plate electrodes, an etching gas is introduced into the processing chamber, and high frequency power is applied to the parallel electrodes. This is applied to generate plasma and remove the oxide film.
[0005]
[Problems to be solved by the invention]
However, when the oxide film is removed from the SOI substrate by dry etching, there arises a problem that the etching rate becomes nonuniform within the surface of the SOI substrate.
[0006]
When such an etching rate non-uniformity occurs, even if a sufficient etching selection ratio between silicon and oxide film is taken, silicon is etched, so that the structure is partially over-etched, and the movable electrode and the fixed electrode And the capacitance determined by the distance between the movable electrode and the fixed electrode changes from the design position.
[0007]
The present invention has been made in view of the above points, and an object of the present invention is to improve the uniformity of the etching rate in the substrate surface when the insulating film of the substrate is removed by dry etching.
[0008]
[Means for Solving the Problems]
The present inventors considered that the charge accumulated on the wafer is involved as a factor for making the etching rate non-uniform, and examined the charge accumulated during dry etching. FIG. 4 shows a schematic diagram of a dry etching apparatus. Hereinafter, the dry etching method will be described with reference to FIG.
[0009]
First, an SOI substrate 100 to be dry-etched, that is, an active layer 100a is selectively etched to form a structure including a movable electrode and a fixed electrode, and a support layer 100b is selectively etched to form an oxide film 100c. An SOI substrate 100 in which an opening 100d reaching up to 100 mm is formed is prepared.
[0010]
This SOI substrate 100 is placed in a counterbore formed on the quartz plate 101. At this time, the support layer 100b side faces the upper electrode 102 side. Then, an etching gas is introduced into the apparatus, and high-frequency power is applied to the lower electrode 103 from a high-frequency power source (RF power source) 104 to generate plasma 105. Thereby, the etching gas is decomposed into ions and radicals (active species), and the oxide film 100c is dry-etched.
[0011]
Although dry etching is performed by such a method, when the SOI substrate 100 is etched, since the active layer 100a and the support layer 100b are insulated by the oxide film 100c, the charges accumulated in the SOI substrate 100 are difficult to escape. Easy to charge up.
[0012]
Further, in a fine structure such as an acceleration sensor or an angular velocity sensor, since the insulating separation is performed by the trench 100e in order to form a capacitor by insulating the movable electrode and the fixed electrode, an island-shaped minute region is formed by the trench 100e. Insulated.
[0013]
Therefore, the equivalent circuit of the dry etching apparatus of FIG. 4 is shown by the circuit configuration of FIG. That is, a circuit configuration in which the plasma 105 corresponds to the resistor R1, the so-called sheath 106 that serves as a boundary between the plasma 105 and the SOI substrate 100 is a parallel circuit of the capacitor C1 and the diode D1, the oxide film 100c corresponds to the capacitor C2, and the trench 100e corresponds to the capacitor C3. It becomes.
[0014]
Due to such a circuit configuration, when the capacitance by the trench 100e (capacitor C3 equivalent to the trench 100e) is charged up, the in-plane of the SOI substrate 100 is caused by the bias of positive charge and negative charge generated by plasma. It is considered that the distribution of charge-up (charge charging) occurs, the incident amount of ions decomposed by the plasma 105 varies in the plane of the SOI substrate 100, and the etch rate uniformity deteriorates.
[0015]
Therefore, according to the first aspect of the present invention, an insulating film is formed on one electrode (3) of the pair of electrodes in the processing chamber (2) provided with the pair of electrodes (3, 4) arranged to face each other. (20c) An active layer (20a) is disposed on one side and an SOI substrate (20) having a support layer (20b) is disposed on the other side, and an etching gas is introduced into the processing chamber. by applying high-frequency power to the pair of electrodes, conductive dry etching process for removing the insulating film, and controls the high frequency power is introduced an etching gas into the processing chamber, an insulating film and a step of dry etching, the SOI substrate by contacting the sexual member (13), and a charge eliminating step for releasing the charged charges on the SOI substrate, by repeating alternately the discharging process and dry etching, the insulating It is characterized by removing the.
[0016]
In this manner, by performing the discharging process, since it is possible SOI substrate during dry etching releases the charge on the SOI substrate by be charged up charge eliminating step, eliminating the charge-up distribution in the SOI substrate plane be able to. Thereby, there is no variation in the amount of incident ions within the SOI substrate surface, and the uniformity of the etching rate can be improved.
[0017]
Specifically, as in the invention described in claim 2, between the first and second electrodes in the processing chamber (2) provided with the first and second electrodes (3, 4) arranged to face each other. Among them, on the first electrode (3), an SOI substrate in which an active layer (20a) is disposed on one surface side of the insulating film (20c) and a support layer (20b) is disposed on the other surface side ( 20), in the dry etching method for removing the insulating film by introducing an etching gas into the processing chamber and applying high-frequency power to the first and second electrodes, the first electrode with respect to the first electrode A hole (3b) penetrating in the thickness direction of the electrode is formed, the active layer side of the SOI substrate is directed to the first electrode side, the SOI substrate is disposed on the first electrode, and an etching gas is introduced into the processing chamber. Introducing and controlling the high frequency power and dry etching the insulating film , By contacting the conductive member (13) on the active layer side of the SOI substrate through the holes, viewed it contains a charge eliminating step for releasing the charged charges in the SOI substrate, subjected to discharging process after the dry etching process Then, it is preferable to perform the dry etching process after performing the static elimination process .
[0019]
In the first and second aspects of the invention, as in the third aspect of the invention, it is preferable that the conductive member is in contact with a region of the SOI substrate where a large amount of charge is charged during dry etching. .
[0020]
Further, in the dry etching method described in claims 1 to 3 , as shown in claim 4 , after preparing the SOI substrate (20), the active layer is selectively etched to form the trench (20e). A step of forming a structure having a movable electrode and a fixed electrode for measuring a mechanical quantity, a step of selectively etching the support layer to form an opening (20d) reaching the insulating film, In the method of manufacturing a semiconductor dynamic quantity sensor comprising the steps of dry etching the insulating film and releasing the structure, it is preferable to apply the method when dry etching the insulating film.
[0021]
In the invention of claim 4, as in the invention of claim 5 , it is preferable that the step of dry etching the insulating film is performed from the support layer side of the SOI substrate through the opening.
[0022]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below. FIG. 1 shows a cross-sectional configuration of an etching apparatus 1 used for carrying out the dry etching method. FIG. 2 shows a cross-sectional configuration of the SOI substrate 20 on which dry etching is performed.
[0024]
The SOI substrate 20 shown in FIG. 2 is in the process of manufacturing a semiconductor dynamic quantity sensor (for example, a semiconductor acceleration sensor or a semiconductor angular velocity sensor). That is, the SOI substrate 20 includes a step of forming a structure including a movable electrode and a fixed electrode on the active layer 20a (made of silicon) and a support layer 20b (made of silicon) of the manufacturing process of the semiconductor dynamic quantity sensor. ), And a step of forming an opening 20d reaching the oxide film (insulating film) 20c.
[0025]
For example, the structure is formed by selectively etching the active layer 20a and forming the trench 20e reaching the oxide film 20c, and by selectively etching the support layer 20b with a KOH aqueous solution or the like, the oxide film 20c is reached. A reaching opening 20d is formed. The oxide film 20c of the SOI substrate 20 having such a structure is dry-etched by the etching apparatus 1 shown in FIG.
[0026]
As shown in FIG. 1, the etching apparatus 1 includes a processing chamber 2. Dry etching of the SOI substrate 20 is performed in the processing chamber 2. In the processing chamber, a pair of electrodes 3 and 4 are arranged, and the pair of electrodes 3 and 4 is a lower electrode on which an SOI substrate 20 to be dry-etched is arranged (the first electrode or one of the claims). Electrode) 3 and an upper electrode (second electrode in the claims) 4 arranged so as to face the lower electrode 3.
[0027]
The lower electrode 3 is provided with an insulating plate 3a made of quartz or the like on the upper electrode 4 side. This insulating plate 3 a serves as a susceptor for fixing the SOI substrate 20. The lower electrode 3 is formed with a hole 3b penetrating in the thickness direction. The hole 3 b is formed in a portion facing the SOI substrate 20, and the size of the hole 3 b is smaller than that of the SOI substrate 20. In the processing chamber 2, a movable conductive member 13 that can be fitted into the hole 3 b is provided. As this electroconductive member 13, what consists of stainless steel, for example can be used. The conductive member 13 includes a plate-like portion that is brought into contact with the SOI substrate 20 and a rod-like portion for moving the plate-like portion up and down. The conductive member 13 is not shown, but is assumed to be grounded.
[0028]
For example, a high frequency power (RF power) of 13.56 MHz can be applied to the lower electrode 3 from a high frequency power source 5. The upper electrode 4 has a plurality of gas supply holes 4a arranged at equal intervals on the side facing the lower electrode 3, and is configured to allow the etching gas to flow in a shower-like manner. These lower electrode 3 and upper electrode 4 can be cooled by cooling water (not shown).
[0029]
The etching apparatus 1 is provided with a gas inlet 6 for supplying various gases. The gas introduction port 6 is disposed above the upper electrode 4, and various gases supplied from the gas introduction port 6 are supplied into the processing chamber 2 through the gas supply holes 4 a of the upper electrode 4.
[0030]
A gas introduction pipe 7 having a valve 7 a is connected to the gas introduction port 6. The gas introduction pipe 7 is connected with a plurality (three in this embodiment) of gas introduction pipes 8 a, 9 a, 10 a connected to various gas supply sources 8, 9, 10. In the present embodiment, CHF 3 gas, CF 4 gas, and Ar gas are supplied from the gas introduction pipes 8a, 9a, and 10a, respectively. The gas introduction pipes 8a, 9a, and 10a have valves 8b, 9b, and 10b for opening and closing the gas introduction pipes 8a, 9a, and 10a, and mass flow controllers 8c, 9c, and 10c for adjusting the gas flow rate. Is provided.
[0031]
On the other hand, an exhaust pipe 11 is connected to the lower part of the processing chamber 2. Through this exhaust pipe 11, the inside of the processing chamber 2 can be depressurized by a vacuuming means 12 such as a vacuum pump. With such a configuration, the inside of the processing chamber 2 can be maintained at a degree of vacuum of, for example, about 1.33 Pa to 133 Pa (10 mTorr to 1 Torr) while supplying gas from the gas supply sources 8, 9, and 10. .
[0032]
Using the dry etching apparatus 1 configured as described above, dry etching is performed as follows. First, the one surface side (active layer 20a side) of the SOI substrate 20 is directed to the lower electrode 3 side, and the hole 3b formed in the lower electrode 3 and the insulating plate 3a is positioned substantially at the center of the SOI substrate 20. The SOI substrate 20 is disposed on the lower electrode 3. As a result, the outer edge portion of the SOI substrate 20 is held. Then, the following steps are performed.
[0033]
[Etching process]
All the valves 8 b to 10 b are opened, and a mixed gas of CHF 3 / CF 4 / Ar is introduced into the processing chamber 2. At this time, the flow rate of each gas is controlled by the mass flow controllers 8c to 10c. Further, the gas pressure in the processing chamber 2 is set to a predetermined value by the vacuuming means 12.
[0034]
Then, the upper electrode 4 is set to the ground potential, and high frequency power of 13.56 MHz, for example, is applied from the high frequency power source 5 to the lower electrode 3 so that the RF power becomes 2.5 kW, for example. As a result, the gas in the processing chamber 2 generates a glow discharge, and plasma is generated between the upper electrode 4 and the lower electrode 3. Various gases are decomposed into charged ions, radicals, and electrons by the plasma, and the SOI substrate 20 The oxide film 20c is dry-etched from the other surface side (support layer 20b side) of the SOI substrate 20.
[0035]
This dry etching is performed by accelerating the charged ions by the potential difference between the upper electrode 4 and the lower electrode 3 and colliding with the surface of the oxide film 20c to physically remove the oxide film 20c. In some cases, the radicals that are extremely active are drawn into the surface of the oxide film 20c and react with the oxide film 20c.
[0036]
As such dry etching proceeds, the SOI substrate 20 is partially charged relatively to the surroundings due to the arrival of charged ions. As a result, the charged ions cannot reach the oxide film 20c due to the electric repulsive force, and the etching rate becomes slow. In addition, the uniformity of the etching rate is reduced due to the distribution of charge in the SOI substrate 20.
[0037]
Therefore, the etching is stopped within a time (for example, about several minutes) in which the uniformity of etching does not deteriorate, and the following static elimination process is performed. The [etching step] is performed in a state where the conductive member is not in contact with the SOI substrate 20.
[0038]
[Static elimination process]
The etching is stopped, that is, the application of high frequency power is stopped. Thereafter, the conductive member 13 is brought into contact with the one surface side of the SOI substrate 20 through the hole 3b formed in the lower electrode 3 and the insulating plate 3a. Thereby, the electric charge charged in the SOI substrate 20 is released through the conductive member 13.
[0039]
Then, after the [etching step] is performed within a time period in which the SOI substrate 20 is charged with electric charges and etching uniformity is not deteriorated, the [static elimination step] is performed to release the charged charges. Thereafter, the [etching step] and the [static elimination step] are alternately repeated as appropriate, and dry etching is performed until the oxide film 20c is removed. Thereby, the structure which consists of the movable electrode and fixed electrode formed in the active layer 20a is released, and a semiconductor dynamic quantity sensor is manufactured.
[0040]
As described above, by alternately repeating the [etching step] and the [static elimination step], it is possible to improve the uniformity of the etching rate within the surface of the SOI substrate 20 and perform dry etching with a small variation in the etching rate. . For this reason, the distance between the movable electrode and the fixed electrode is uniform, and a semiconductor dynamic quantity sensor having good characteristics can be manufactured.
[0041]
By the way, if the conductive member is always kept in contact with the SOI substrate, it becomes difficult to control the potential of the SOI substrate to the optimum potential at the time of plasma generation. This control is more difficult when the conductive member is grounded as in this embodiment. As a result, the etching selectivity between the oxide film and silicon is deteriorated, and the distribution of the etching rate in the SOI substrate surface is deteriorated.
[0042]
However, in the present embodiment, since the conductive member 13 is intermittently brought into contact with the SOI substrate 20, the electric charge charged on the SOI substrate 20 is controlled while suitably controlling the potential of the SOI substrate 20. Can be released.
[0043]
In this embodiment, the [etching step] and the [static elimination step] are repeatedly performed. If possible, the [etching step] is performed after the [etching step] and the [static elimination step]. Just do it.
[0044]
(Second Embodiment)
In 1st Embodiment, although the malfunction of making a conductive member contact always was described, this embodiment eliminates the malfunction. FIG. 3 shows a cross-sectional configuration of an etching apparatus used for carrying out the dry etching method of the present embodiment. In the following, differences from the first embodiment will be mainly described, and the same portions are denoted by the same reference numerals in the drawings, and description thereof will be omitted.
[0045]
As shown in FIG. 3, the lower electrode 3 as a conductive member is a flat plate and also serves as a susceptor for fixing the SOI substrate 20. As the material of the lower electrode 3, for example, stainless steel can be used. The gas introduction pipe 7 is connected with four gas introduction pipes 31 a, 32 a, 33 a, 34 a connected to the four types of gas supply sources 31, 32, 33, 34. In the present embodiment, C 4 F 8 gas, CHF 3 gas, O 2 gas, and Ar gas are supplied through the gas introduction pipes 31a to 34a, respectively. The gas introduction pipes 31a to 34a are provided with valves 31b, 32b, 33b and 34b for opening and closing the gas introduction pipes 31a to 34a and mass flow controllers 31c, 32c, 33c and 34c for adjusting the gas flow rate. It has been.
[0046]
Then, dry etching is performed as follows. First, on the lower electrode 3, the entire surface of the SOI substrate 20 (all of the island-shaped active layer 20 a in FIG. 2) is arranged in contact with the lower electrode 3. Then, with the SOI substrate 20 in contact with the lower electrode 3, the oxide film 20 c of the SOI substrate 20 is dry etched from one surface side of the SOI substrate 20. When dry etching is performed in such a state, the charge charged on the SOI substrate 20 is released through the lower electrode 3 (conductive member), so that the charge on the SOI substrate 20 is charged by the charged ions as described above. Can be prevented. However, since the SOI substrate 20 is always in contact with the conductive member, the etching selectivity is lowered and the in-plane distribution of the etching rate is deteriorated as described above.
[0047]
Therefore, the etching conditions with the etching selectivity increased to compensate for the decrease in the etching selectivity, that is, the etching selection to such an extent that the in-plane distribution of the etching rate caused by bringing the conductive member into contact with the SOI substrate 20 can be ignored. The oxide film 20c is etched under the condition where the ratio is increased.
[0048]
Such conditions, for example, the C 4 F 8 gas and CHF 3 gas and O 2 gas 3 to 15: 10 to 50: 1 and a ratio, and 60-80% Ar gas flow rate is the total gas flow rate It is preferable to control the flow rate of each gas so as to obtain a mixed gas. For the dry etching method under the condition that the etching selectivity between the oxide film and silicon is high, the technique described in Japanese Patent Application No. 11-193322 filed earlier by the present inventors can be referred to. In the present embodiment, the SOI substrate 20 is always neutralized via the lower electrode 3 during dry etching.
[0049]
As described above, the uniformity of the etching rate in the SOI substrate 20 can be improved by bringing the SOI substrate 20 into contact with the conductive member and performing etching under conditions with a high etching selectivity.
[0050]
Note that the etching gas described above is an example, and any etching gas may be used as long as a desired etching selectivity can be ensured. Moreover, although the example in which the lower electrode 3 also serves as a susceptor has been shown, a susceptor made of a conductive member made of a material different from that of the lower electrode is disposed on the lower electrode, and the SOI substrate is brought into contact with the susceptor. It may be arranged.
[0051]
(Other embodiments)
In the first and second embodiments, an example in which almost the entire surface on one surface side of the SOI substrate 20 is brought into contact with the conductive member has been described. For example, the same effect as in the first and second embodiments can be exhibited by bringing a conductive member into contact with a region of an SOI substrate where a large amount of charge is charged during dry etching.
[0052]
In this case, in the dry etching method in which the charge removal process is performed as in the first embodiment, the plate-like portion of the conductive member may be reduced. Further, in the dry etching method in which the SOI substrate 20 is always in contact with the conductive member as in the second embodiment, the conductive susceptor is a portion of the SOI substrate that faces a region charged with a large amount of charge during dry etching. Or a portion of the susceptor that faces this region protrudes toward the SOI substrate. Further, a desired region of the susceptor may be made into a conductive member and brought into contact with a desired region of the SOI substrate.
[Brief description of the drawings]
FIG. 1 is a diagram showing a cross-sectional configuration of an etching apparatus used for dry etching according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a cross-sectional configuration of an SOI substrate subjected to dry etching.
FIG. 3 is a diagram showing a cross-sectional configuration of an etching apparatus used for dry etching according to a second embodiment of the present invention.
FIG. 4 is a diagram showing an outline of conventional dry etching.
FIG. 5 is a diagram showing an equivalent circuit when the dry etching shown in FIG. 4 is performed.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Etching apparatus, 2 ... Processing chamber, 3 ... Lower electrode, 3a ... Insulating plate,
3b ... hole, 4 ... upper electrode, 5 ... high frequency power supply, 6 ... gas inlet, 7 ... gas inlet tube,
7a ... Valve, 8-10, 31-34 ... Gas supply source,
8a-10a, 31a-34a ... gas introduction pipe,
8b-10b, 31b-34b ... valve,
8c-10c, 31c-34c ... mass flow controller,
DESCRIPTION OF SYMBOLS 11 ... Exhaust pipe, 12 ... Vacuum evacuation means, 13 ... Conductive member, 20 ... SOI substrate,
20a ... active layer, 20b ... support layer, 20c ... oxide film, 20d ... opening,
20e ... trench.

Claims (5)

対向配置される一対の電極(3、4)が設けられた処理室(2)内における前記一対の電極のうち、一方の電極(3)上に、絶縁膜(20c)の一面側に活性層(20a)が配置されていると共に、他面側に支持層(20b)が配置されたSOI基板(20)を配置し、前記処理室内にエッチングガスを導入すると共に前記一対の電極に高周波電力を印加することで、前記絶縁膜を除去するドライエッチング方法において、
前記処理室内にエッチングガスを導入すると共に前記高周波電力を制御し、前記絶縁膜をドライエッチングする工程と、
前記SOI基板に導電性部材(13)を接触させることにより、前記SOI基板に帯電された電荷を放出させる除電工程とを含み、
前記ドライエッチングと前記除電工程とを交互に繰り返し行うことにより、前記絶縁膜を除去することを特徴とするドライエッチング方法。
Of the pair of electrodes in the processing chamber (2) provided with a pair of electrodes (3, 4) arranged to face each other, an active layer is formed on one surface of the insulating film (20c) on one electrode (3). (20a) is disposed, and an SOI substrate (20) having a support layer (20b) disposed on the other side is disposed , an etching gas is introduced into the processing chamber, and high-frequency power is applied to the pair of electrodes. In the dry etching method for removing the insulating film by applying,
Introducing an etching gas into the processing chamber and controlling the high-frequency power to dry-etch the insulating film;
By contacting the conductive member to the SOI substrate (13), and a charge eliminating step of releasing said charged to a SOI substrate charge,
A dry etching method, wherein the insulating film is removed by alternately and repeatedly performing the dry etching and the charge removal step.
対向配置される第1及び第2の電極(3、4)が設けられた処理室(2)内における前記第1及び第2の電極間のうち、前記第1の電極(3)上に、絶縁膜(20c)の一面側に活性層(20a)が配置されていると共に、他面側に支持層(20b)が配置されたSOI基板(20)を配置し、前記処理室内にエッチングガスを導入すると共に前記第1及び第2の電極に高周波電力を印加することで、前記絶縁膜を除去するドライエッチング方法において、
前記第1の電極に対し、該第1の電極の厚み方向に貫通した穴(3b)を形成し、前記SOI基板の前記活性層側を前記第1の電極側に向けて、前記SOI基板を前記第1の電極上に配置し、
前記処理室内にエッチングガスを導入すると共に前記高周波電力を制御し、前記絶縁膜をドライエッチングする工程と、
前記穴を通して、前記SOI基板の前記活性層側に導電性部材(13)を接触させることにより、前記SOI基板に帯電された電荷を放出させる除電工程とを含み、
前記ドライエッチング工程を行った後に前記除電工程を行い、当該除電工程を行った後に前記ドライエッチング工程を行うことを特徴とするドライエッチング方法。
Among the first and second electrodes in the processing chamber (2) provided with the first and second electrodes (3, 4) arranged to face each other, on the first electrode (3), An SOI substrate (20) having an active layer (20a) disposed on one side of the insulating film (20c) and a support layer (20b) disposed on the other side is disposed, and an etching gas is introduced into the processing chamber. In the dry etching method of removing the insulating film by introducing and applying high frequency power to the first and second electrodes,
A hole (3b) penetrating in the thickness direction of the first electrode is formed in the first electrode, the active layer side of the SOI substrate is directed to the first electrode side, and the SOI substrate is Disposed on the first electrode;
Introducing an etching gas into the processing chamber and controlling the high-frequency power to dry-etch the insulating film;
Through said hole, said by contacting the conductive member (13) on the active layer side of the SOI substrate, seen including a neutralization step of releasing said charged to a SOI substrate charge,
A dry etching method comprising: performing the static elimination process after performing the dry etching process; and performing the dry etching process after performing the static elimination process .
前記SOI基板のうち前記ドライエッチング時に帯電される電荷が多い領域に対して前記導電性部材を接触させることを特徴とする請求項1または2に記載のドライエッチング方法。 3. The dry etching method according to claim 1, wherein the conductive member is brought into contact with a region of the SOI substrate where a large amount of charge is charged during the dry etching. 前記SOI基板(20)を用意した後、前記活性層を選択的にエッチングすることでトレンチ(20e)を形成し、力学量測定のための可動電極と固定電極とを有した構造体を構成する工程と、前記支持層を選択的にエッチングすることで、前記絶縁膜に達する開口部(20d)を形成する工程と、前記絶縁膜をドライエッチングし、前記構造体をリリースする工程と、を含んでなる半導体力学量センサの製造方法において、
前記絶縁膜をドライエッチングする際に、請求項1乃至のいずれか1つに記載のドライエッチング方法を適用することを特徴とする半導体力学量センサの製造方法。
After preparing the SOI substrate (20), said active layer is selectively formed a trench (20e) by etching a constitute a structure having a movable electrode and the fixed electrode for mechanical quantity measurement A step of selectively etching the support layer to form an opening (20d) reaching the insulating film; and a step of dry-etching the insulating film to release the structure. In the manufacturing method of the semiconductor dynamic quantity sensor consisting of:
Wherein an insulating film during dry etching, a method of manufacturing a semiconductor dynamic quantity sensor, characterized by applying the dry etching method according to any one of claims 1 to 3.
前記絶縁膜をドライエッチングする工程では、前記SOI基板の前記支持層側から前記開口部を通じて行うことを特徴とする請求項4に記載の半導体力学量センサの製造方法。 The method of manufacturing a semiconductor dynamic quantity sensor according to claim 4, wherein the step of dry etching the insulating film is performed from the support layer side of the SOI substrate through the opening .
JP2000173917A 2000-06-09 2000-06-09 Dry etching method and manufacturing method of semiconductor dynamic quantity sensor Expired - Fee Related JP4534311B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000173917A JP4534311B2 (en) 2000-06-09 2000-06-09 Dry etching method and manufacturing method of semiconductor dynamic quantity sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000173917A JP4534311B2 (en) 2000-06-09 2000-06-09 Dry etching method and manufacturing method of semiconductor dynamic quantity sensor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009123962A Division JP2009239292A (en) 2009-05-22 2009-05-22 Method of dry etching and dry etching apparatus used therefor

Publications (2)

Publication Number Publication Date
JP2001351904A JP2001351904A (en) 2001-12-21
JP4534311B2 true JP4534311B2 (en) 2010-09-01

Family

ID=18676052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000173917A Expired - Fee Related JP4534311B2 (en) 2000-06-09 2000-06-09 Dry etching method and manufacturing method of semiconductor dynamic quantity sensor

Country Status (1)

Country Link
JP (1) JP4534311B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326180A (en) * 1993-05-17 1994-11-25 Tokyo Electron Ltd Releasing device for electrostatically attracted material
JPH11219934A (en) * 1998-01-30 1999-08-10 Sharp Corp Manufacture of semiconductor device
JP2000031502A (en) * 1998-05-08 2000-01-28 Denso Corp Manufacture of semiconductor dynamic quantity sensor, and semiconductor dynamic quantity sensor
JP2000077510A (en) * 1998-08-31 2000-03-14 Hiroshima Nippon Denki Kk Electrostatic chuck and method thereof, and plasma etching device provided therewith

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326180A (en) * 1993-05-17 1994-11-25 Tokyo Electron Ltd Releasing device for electrostatically attracted material
JPH11219934A (en) * 1998-01-30 1999-08-10 Sharp Corp Manufacture of semiconductor device
JP2000031502A (en) * 1998-05-08 2000-01-28 Denso Corp Manufacture of semiconductor dynamic quantity sensor, and semiconductor dynamic quantity sensor
JP2000077510A (en) * 1998-08-31 2000-03-14 Hiroshima Nippon Denki Kk Electrostatic chuck and method thereof, and plasma etching device provided therewith

Also Published As

Publication number Publication date
JP2001351904A (en) 2001-12-21

Similar Documents

Publication Publication Date Title
US4176003A (en) Method for enhancing the adhesion of photoresist to polysilicon
EP0145015B1 (en) Dry etching method and apparatus
JP3533105B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
JP3959200B2 (en) Semiconductor device manufacturing equipment
JPH04130723A (en) Reactive ion etching apparatus
JP4534311B2 (en) Dry etching method and manufacturing method of semiconductor dynamic quantity sensor
JP4273628B2 (en) Dry etching method and dry etching apparatus used in this method
JPH104085A (en) Dry etching and apparatus therefor
JP2009239292A (en) Method of dry etching and dry etching apparatus used therefor
JP3520831B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP2001313281A (en) Method of dry etching and dry etching apparatus used therefor
JP2978857B2 (en) Plasma etching equipment
JP2001351880A (en) Method of dry etching and dry etching apparatus used therein
JP2001351905A (en) Dry etching method and dry etching apparatus using the same
JPH0758083A (en) Semiconductor manufacturing apparatus
JPH0653192A (en) Dry etching method
JPS6248759B2 (en)
JP2004260071A (en) Dry etching method
RU2672033C1 (en) Method for formation of silica areas in silicon plate
JP4301628B2 (en) Dry etching method
JPS63131519A (en) Dry etching apparatus
JP3208931B2 (en) Plasma processing apparatus and plasma processing method using the same
JP2885150B2 (en) Dry cleaning method for dry etching equipment
JP2003174014A (en) Dry etching system and its plasma cleaning method
JPH0220021A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140625

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees