JP4532890B2 - Recording head and recording apparatus provided with the recording head - Google Patents

Recording head and recording apparatus provided with the recording head Download PDF

Info

Publication number
JP4532890B2
JP4532890B2 JP2003413811A JP2003413811A JP4532890B2 JP 4532890 B2 JP4532890 B2 JP 4532890B2 JP 2003413811 A JP2003413811 A JP 2003413811A JP 2003413811 A JP2003413811 A JP 2003413811A JP 4532890 B2 JP4532890 B2 JP 4532890B2
Authority
JP
Japan
Prior art keywords
recording
recording head
ink
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003413811A
Other languages
Japanese (ja)
Other versions
JP2005169868A5 (en
JP2005169868A (en
Inventor
將貴 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003413811A priority Critical patent/JP4532890B2/en
Publication of JP2005169868A publication Critical patent/JP2005169868A/en
Publication of JP2005169868A5 publication Critical patent/JP2005169868A5/ja
Application granted granted Critical
Publication of JP4532890B2 publication Critical patent/JP4532890B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は記録ヘッドおよび該記録ヘッドを備えた記録装置に関し、特に、共通の電源に接続された複数の記録素子の駆動条件を等しくすることができる記録ヘッドおよび該記録ヘッドを備えた記録装置に関するものである。   The present invention relates to a recording head and a recording apparatus including the recording head, and more particularly to a recording head capable of equalizing the driving conditions of a plurality of recording elements connected to a common power source and a recording apparatus including the recording head. Is.

例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行うプリンタがある。   For example, as an information output device in a word processor, personal computer, facsimile, or the like, there is a printer that records information such as desired characters and images on a sheet-like recording medium such as paper or film.

プリンタの記録方式としては様々な方式が知られているが、用紙等の記録媒体に非接触記録が可能である、カラー化が容易である、静粛性に富む、等の理由でインクジェット方式が近年特に注目されており、又その構成としては所望される記録情報に応じてインクを吐出する記録ヘッドを装着すると共に用紙等の記録媒体の送り方向と直角な方向に往復走査しながら記録を行なうシリアル記録方式が安価で小型化が容易などの点から一般的に広く用いられている。   Various types of recording methods are known for printers, but inkjet methods have recently been used for reasons such as non-contact recording on recording media such as paper, easy colorization, and high quietness. It has attracted particular attention, and as its configuration, a serial head that performs recording while mounting a recording head that ejects ink according to desired recording information and reciprocating scanning in a direction perpendicular to the feeding direction of a recording medium such as paper In general, the recording method is widely used because it is inexpensive and easy to downsize.

特に、インクに接するヒータに数μ秒程度通電することで発生する熱エネルギーにより誘発されるインクの発泡現象をインク液滴の吐出に利用するサーマルインクジェット方式は、高密度に多数のノズルを記録ヘッドに形成することが可能である。そして、多数のノズルを記録ヘッドに形成できることは、記録速度の向上などの点から効果的であるので、特に、注目されている。   In particular, the thermal ink jet method that uses the ink bubbling phenomenon induced by the thermal energy generated by energizing the heater in contact with the ink for several microseconds to eject ink droplets has a high density of nozzles on the recording head. Can be formed. The fact that a large number of nozzles can be formed in the recording head is particularly noticeable because it is effective in terms of improving the recording speed.

このようなサーマルインクジェット方式の記録ヘッド(以下、記録ヘッドという)は、シリコン単結晶基板などに半導体集積回路プロセスによりインク加熱を行うヒータとその保護膜、及びヒータに電流を流すためのドライバ回路とその制御を行う論理回路などを一体で形成した記録素子基体(以下、ヒータボードという)を用いている。   Such a thermal ink jet recording head (hereinafter referred to as a recording head) includes a heater for heating ink on a silicon single crystal substrate or the like by a semiconductor integrated circuit process, a protective film for the heater, and a driver circuit for supplying current to the heater. A recording element substrate (hereinafter referred to as a heater board) integrally formed with a logic circuit for performing the control is used.

以下、従来の記録ヘッドのヒータボードに用いられている制御の例を説明する。   Hereinafter, an example of control used for a heater board of a conventional recording head will be described.

図7は従来のヒータボード回路の概略構成を示すブロック図である。図中の矢印は記録動作を制御するための論理信号の流れを模式的に示しているものである。   FIG. 7 is a block diagram showing a schematic configuration of a conventional heater board circuit. The arrows in the figure schematically show the flow of logic signals for controlling the recording operation.

図7に示されているように、シリコン基板101の中央部には記録ヘッドの各ノズルへのインク導入を行うインク供給口102がエッチングなどにより形成されている。さらに、インク供給口102に対向するように隣接して、複数のヒータを形成した2つのヒータアレイ103が配置されている。   As shown in FIG. 7, an ink supply port 102 for introducing ink to each nozzle of the recording head is formed in the center of the silicon substrate 101 by etching or the like. Further, two heater arrays 103 each having a plurality of heaters are disposed adjacent to the ink supply port 102 so as to face each other.

入力端子109に記録装置本体から電源電圧や記録情報に対応した複数の論理信号が供給される。ここで、入力される論理信号は、ESD保護や入力波形整形を目的として配置された入力回路108を経て論理回路107に入力される。   A plurality of logic signals corresponding to the power supply voltage and recording information are supplied to the input terminal 109 from the recording apparatus main body. Here, the input logic signal is input to the logic circuit 107 through the input circuit 108 arranged for the purpose of ESD protection and input waveform shaping.

論理回路107には、シフトレジスタやデコーダなどが配置されており、入力信号に対して、適宜パラレル−シリアル変換、デコード、および論理演算などが行われる。論理回路107からの出力信号は、もう1つの論理回路106に送られる。   The logic circuit 107 is provided with a shift register, a decoder, and the like, and appropriately performs parallel-serial conversion, decoding, logic operation, and the like on the input signal. An output signal from the logic circuit 107 is sent to another logic circuit 106.

論理回路106は、論理回路107からの信号を元にヒータアレイ103に配置された複数のヒータを個別に駆動制御できるように、ヒータと同じ数だけの論理信号の出力を有している。   The logic circuit 106 has the same number of logic signal outputs as the heaters so that the plurality of heaters arranged in the heater array 103 can be individually driven and controlled based on the signal from the logic circuit 107.

論理回路106から出力される論理信号は、ヒータアレイ103に対応して配置されたレベル変換回路アレイ105に送られる。ここで、論理信号の電圧振幅がより高いものにレベル変換される。   The logic signal output from the logic circuit 106 is sent to the level conversion circuit array 105 arranged corresponding to the heater array 103. Here, the level of the logic signal is converted to a higher voltage amplitude.

通常、論理回路では5Vや3.3V程度の低い電圧を用いて回路動作しているが、ヒータに電流を通電するパワートランジスタを駆動するには、7Vから15V、あるいはそれ以上の高い電圧で駆動制御することにより効率が向上するため、このレベル変換が行われるものである。そして、レベル変換回路アレイ105からの信号は、パワートランジスタアレイ104に送られ、選択されたパワートランジスタが駆動される。   Normally, a logic circuit operates using a low voltage of about 5V or 3.3V, but to drive a power transistor that supplies current to the heater, drive at a high voltage of 7V to 15V or higher. Since the efficiency is improved by the control, this level conversion is performed. Then, the signal from the level conversion circuit array 105 is sent to the power transistor array 104, and the selected power transistor is driven.

以上のように、論理回路106からの出力信号の内、アクティブとなった論理信号に対応するヒータにのみ通電されインクが発泡、該当するノズルからインクが吐出され記録動作が行われる。   As described above, among the output signals from the logic circuit 106, only the heater corresponding to the activated logic signal is energized, the ink is foamed, the ink is ejected from the corresponding nozzle, and the recording operation is performed.

図8は、図7に示した回路から1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した回路図である。   FIG. 8 is a circuit diagram in which a logic circuit, a level conversion circuit, a power transistor, and the heater for driving one heater are extracted from the circuit shown in FIG.

図8において、論理回路106−1は、論理回路106の出力部のみを示したものである。ここで、論理回路の電源電圧はVDDであり、その値は3.3Vや5Vなどである。レベル変換回路105−1は、論理回路106−1からの出力信号をより高い電圧VHTにレベル変換するための回路であり、VHTの値は7〜15V程度である。パワートランジスタ104−1は、レベル変換回路105−1からの出力信号をそのゲートに入力して通電のオンおよびオフを行うためのスイッチとして機能する。ヒータ103−1は通電することで発熱する電気熱変換体であり、保護膜などを介して接するインクを過熱、発泡させる。ここでヒータに電流を流すための電源電圧VHの値は10〜30V程度である。
特開平10−034898号公報 特開平11−129479号公報
In FIG. 8, the logic circuit 106-1 shows only the output part of the logic circuit 106. Here, the power supply voltage of the logic circuit is VDD, and its value is 3.3V or 5V. The level conversion circuit 105-1 is a circuit for level-converting the output signal from the logic circuit 106-1 to a higher voltage VHT, and the value of VHT is about 7 to 15V. The power transistor 104-1 functions as a switch for inputting and outputting the output signal from the level conversion circuit 105-1 to its gate. The heater 103-1 is an electrothermal converter that generates heat when energized, and overheats and foams ink that is in contact via a protective film or the like. Here, the value of the power supply voltage VH for passing a current through the heater is about 10 to 30V.
Japanese Patent Laid-Open No. 10-034898 JP-A-11-129479

さて、回路構成上、明らかなことであるが、ロジック電源電圧VDDがオープンとなった場合、論理演算の結果が不定となる。ここで、パワートランジスタの駆動電源電圧VHTと、ヒータ駆動電源電圧VHが印加されると、論理演算の結果が不定であるために、ヒータ電源電圧に異常電流が流れる場合がある。   As is apparent from the circuit configuration, when the logic power supply voltage VDD is opened, the result of the logic operation becomes indefinite. Here, when the drive power supply voltage VHT of the power transistor and the heater drive power supply voltage VH are applied, an abnormal current may flow in the heater power supply voltage because the result of the logical operation is indefinite.

この異常電流は、論理回路が不定である時間流れつづける可能性があり、場合によってはヒータの損傷を招くために大きな問題である。   This abnormal current may continue to flow for an indefinite period of time for the logic circuit, which is a serious problem because it may cause damage to the heater.

このような破壊が生じないように、記録装置本体から記録ヘッドへ電源電圧を印加する場合には、例えば、ロジック電源電圧VDDを最初に印加して論理を確定した後に、パワートランジスタ駆動電源電圧VHTおよびヒータ駆動電源電圧VHを印加するようにするなど、異なるタイミングでの電源投入順序を取る必要があった。   When a power supply voltage is applied from the recording apparatus main body to the recording head so that such destruction does not occur, for example, after the logic power supply voltage VDD is first applied to determine the logic, the power transistor drive power supply voltage VHT is applied. In addition, it is necessary to take a power-on sequence at different timings such as applying the heater drive power supply voltage VH.

同様に、電源供給を切断する場合においてもヒータ駆動電源電圧VHの印加を最初に切断した後に、パワートランジスタ駆動電源電圧VHTの印加を切断、最後にロジック電源電圧VDDの印加を切断する必要などがあった。   Similarly, when the power supply is cut off, it is necessary to first cut off the application of the power transistor drive power supply voltage VHT after first cutting off the application of the heater drive power supply voltage VH, and finally cut off the application of the logic power supply voltage VDD. there were.

しかしながら、このような電源投入/切断順序を実現することは記録装置本体側の電源供給回路を複雑なものとさせており、その結果、装置の生産コストの上昇を招いてしまうという問題があった。   However, realizing such a power-on / off sequence complicates the power supply circuit on the recording apparatus main body side, and as a result, there is a problem in that the production cost of the apparatus increases. .

本発明は上記従来例に鑑みてなされたもので、電源投入/切断順序を意識する必要のない簡単な構成の記録ヘッド、及びその記録ヘッドを備えた記録装置を提供することを目的とする。   The present invention has been made in view of the above conventional example, and an object of the present invention is to provide a recording head having a simple configuration that does not need to be aware of the power-on / off sequence, and a recording apparatus including the recording head.

上記目的を達成するために本発明の記録ヘッドは、以下のような構成からなる。   In order to achieve the above object, the recording head of the present invention has the following configuration.

即ち、複数の記録素子と、前記記録素子を駆動する駆動素子とを有し、第1の電圧の振幅をもつ入力信号に従って、前記駆動素子の駆動を制御する記録ヘッドであって、前記入力信号を処理するシフトレジスタとデコーダとを有する第1の論理回路と、前記第1の論理回路から出力された信号に基づいて前記複数の記録素子を個別に駆動制御するための制御信号を出力する第2の論理回路と、前記第2の論理回路から出力された前記第1の電圧の振幅をもつ制御信号の信号振幅を前記第1の電圧より大きい第2の電圧の信号振幅をもつ制御信号に昇圧して前記駆動素子に出力する昇圧回路とを有し前記第2の論理回路は、前記第1の電圧の電源線を接地電圧側にプルダウンするためのプルダウン抵抗を有することを特徴とする。 That has a plurality of printing elements, and driving elements for driving the recording elements according to the input signal having the amplitude of the first voltage, a recording head for controlling the driving of the drive element, the input signal A first logic circuit having a shift register and a decoder for processing the signal, and a control signal for individually controlling driving of the plurality of recording elements based on a signal output from the first logic circuit. and second logic circuit, a control signal having a signal amplitude of the second said output from the logic circuit of the first voltage the first voltage is greater than the second voltage signal amplitude of the control signal having an amplitude of boosting and a step-up circuit for outputting to the driving element, the second logic circuit is characterized in that it has a pull-down resistors for pulling down the ground voltage side power line of the first voltage .

前記昇圧回路はインバータとして動作する構成であることが望ましい。   The booster circuit is preferably configured to operate as an inverter.

その昇圧回路の詳細な構成として、前記制御信号をゲート入力する第1のnMOSトランジスタと前記第1のnMOSトランジスタのドレインと前記第2の電圧との間に直列接続される負荷とから形成される第1のインバータ回路と、第2のnMOSトランジスタと第1のpMOSトランジスタとから構成される第2のインバータ回路とを有し、前記第1のインバータ回路の出力が前記第2のインバータ回路の入力に接続され、前記第2のインバータ回路の出力が駆動信号として前記駆動素子に入力されることが望ましい。   As a detailed configuration of the booster circuit, the booster circuit is formed of a first nMOS transistor that inputs the control signal to a gate, a load connected in series between the drain of the first nMOS transistor and the second voltage. A first inverter circuit; and a second inverter circuit composed of a second nMOS transistor and a first pMOS transistor, and an output of the first inverter circuit is an input of the second inverter circuit The output of the second inverter circuit is preferably input to the drive element as a drive signal.

前記負荷の具体的な構成としては、(1)抵抗体であっても良いし、(2)前記制御信号を前記第1のnMOSトランジスタと共通にゲート入力する第2のpMOSトランジスタであっても良いし、(3)直列接続された複数のpMOSトランジスタであり、それらの複数のpMOSトランジスタのいずれか1つのゲートに前記制御信号が入力される構成であっても良い。   The specific configuration of the load may be (1) a resistor, or (2) a second pMOS transistor that gate-inputs the control signal in common with the first nMOS transistor. (3) A plurality of pMOS transistors connected in series, and the control signal may be input to any one of the plurality of pMOS transistors.

なお、上記記録ヘッドは、各記録素子からインクを吐出して記録を行うインクジェット記録ヘッドであることが好適であり、その場合、熱エネルギーを利用してインクを吐出するべく、インクに与える熱エネルギーを発生するための電気熱変換体を各記録素子に備えていることが望ましい。   The recording head is preferably an ink jet recording head that performs recording by ejecting ink from each recording element. In that case, thermal energy applied to the ink in order to eject ink using thermal energy. It is desirable that each recording element is provided with an electrothermal transducer for generating the above.

また他の発明によれば、上記構成の記録ヘッドによって記録を行う記録装置を備える。   According to another aspect of the invention, a recording apparatus that performs recording with the recording head having the above-described configuration is provided.

従って本発明によれば、第1の電圧の振幅をもつ信号を入力する信号線がたとえオープンであっても、その電圧がプルダウン抵抗により0Vに固定されるので、入力信号に従って制御信号を発生する駆動制御回路からの出力も0Vになるので、その制御信号により誤って駆動素子が駆動されることが防止されるという効果がある。   Therefore, according to the present invention, even if the signal line for inputting the signal having the amplitude of the first voltage is open, the voltage is fixed to 0 V by the pull-down resistor, so that the control signal is generated according to the input signal. Since the output from the drive control circuit is also 0V, it is possible to prevent the drive element from being erroneously driven by the control signal.

これにより、記録素子が誤動作することがなくなり、記録ヘッドが損傷から保護されるという利点がある。   Accordingly, there is an advantage that the recording element does not malfunction and the recording head is protected from damage.

一方、この記録ヘッドを搭載する記録装置側では、記録ヘッドを動作させるために、信号を入力する信号線がオープンであるかどうかを意識した電源投入順序を考慮しなくとも良いため、記録装置に備えられる記録ヘッドへの電源供給回路の構成を簡略化することができ、記録装置の生産コストの削減に貢献する。   On the other hand, the recording apparatus equipped with this recording head does not need to consider the power-on sequence in consideration of whether or not the signal line for inputting the signal is open in order to operate the recording head. The configuration of the power supply circuit to the recording head provided can be simplified, which contributes to the reduction of the production cost of the recording apparatus.

以下添付図面を参照して本発明の好適な実施例について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

なお、この明細書において、「記録」(「プリント」という場合もある)とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。   In this specification, “recording” (sometimes referred to as “printing”) is not only for forming significant information such as characters and figures, but also for human beings visually perceived regardless of significance. Regardless of whether or not it has been manifested, it also represents a case where an image, a pattern, a pattern, or the like is widely formed on a recording medium or the medium is processed.

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。   “Recording medium” refers not only to paper used in general recording apparatuses but also widely to cloth, plastic film, metal plate, glass, ceramics, wood, leather, and the like that can accept ink. Shall.

さらに、「インク」(「液体」と言う場合もある)とは、上記「記録(プリント)」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理(例えば記録媒体に付与されるインク中の色剤の凝固または不溶化)に供され得る液体を表すものとする。   Furthermore, “ink” (sometimes referred to as “liquid”) is to be interpreted broadly in the same way as the definition of “recording (printing)” above. It represents a liquid that can be used for forming a pattern or the like, processing a recording medium, or processing an ink (for example, solidification or insolubilization of a colorant in ink applied to the recording medium).

またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。   Furthermore, unless otherwise specified, the “nozzle” collectively refers to an ejection port or a liquid channel communicating with the ejection port and an element that generates energy used for ink ejection.

以下に用いる「素子基体」とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた基体を示すものである。なお、素子基体の形状は、板形状であっても良い。   The “element base” used below does not indicate a simple base made of a silicon semiconductor but a base provided with each element, wiring, and the like. The element substrate may have a plate shape.

さらに、「素子基体上」とは、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作り込み」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子基体上に一体的に形成、製造することを示すものである。   Furthermore, “on the element substrate” not only indicates the element substrate, but also indicates the surface of the element substrate and the inside of the element substrate near the surface. In addition, the term “built-in” in the present invention is not a word indicating that each individual element is simply placed on the substrate, but each element is integrated on the element substrate by a semiconductor circuit manufacturing process or the like. It shows that it is formed and manufactured.

<インクジェット記録装置の説明(図1)>
図1は本発明の代表的な実施形態であるインクジェット記録装置1の構成の概要を示す外観斜視図である。
<Description of Inkjet Recording Apparatus (FIG. 1)>
FIG. 1 is an external perspective view showing an outline of the configuration of an ink jet recording apparatus 1 which is a typical embodiment of the present invention.

図1に示すように、インクジェット記録装置(以下、記録装置という)は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド3を搭載したキャリッジ2にキャリッジモータM1によって発生する駆動力を伝達機構4より伝え、キャリッジ2を矢印A方向に往復移動させるとともに、例えば、記録紙などの記録媒体Pを給紙機構5を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド3から記録媒体Pにインクを吐出することで記録を行なう。   As shown in FIG. 1, an ink jet recording apparatus (hereinafter referred to as a recording apparatus) transmits a driving force generated by a carriage motor M1 to a carriage 2 on which a recording head 3 that performs recording by discharging ink according to an ink jet system is mounted. 4, the carriage 2 is reciprocated in the direction of arrow A, and for example, a recording medium P such as recording paper is fed through a paper feeding mechanism 5 and conveyed to a recording position. Recording is performed by ejecting ink onto the recording medium P.

また、記録ヘッド3の状態を良好に維持するためにキャリッジ2を回復装置10の位置まで移動させ、間欠的に記録ヘッド3の吐出回復処理を行う。   Further, in order to maintain the state of the recording head 3 satisfactorily, the carriage 2 is moved to the position of the recovery device 10 and the ejection recovery process of the recording head 3 is intermittently performed.

記録装置1のキャリッジ2には記録ヘッド3を搭載するのみならず、記録ヘッド3に供給するインクを貯留するインクカートリッジ6を装着する。インクカートリッジ6はキャリッジ2に対して着脱自在になっている。   In addition to mounting the recording head 3 on the carriage 2 of the recording apparatus 1, an ink cartridge 6 for storing ink to be supplied to the recording head 3 is mounted. The ink cartridge 6 is detachable from the carriage 2.

図1に示した記録装置1はカラー記録が可能でり、そのためにキャリッジ2にはマゼンタ(M)、シアン(C)、イエロ(Y)、ブラック(K)のインクを夫々、収容した4つのインクカートリッジを搭載している。これら4つのインクカートリッジは夫々独立に着脱可能である。   The recording apparatus 1 shown in FIG. 1 can perform color recording. For this reason, the carriage 2 contains four inks containing magenta (M), cyan (C), yellow (Y), and black (K) inks, respectively. An ink cartridge is installed. These four ink cartridges are detachable independently.

さて、キャリッジ2と記録ヘッド3とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド3は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施形態の記録ヘッド3は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用しており、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。   Now, the carriage 2 and the recording head 3 can achieve and maintain a required electrical connection by properly contacting the joint surfaces of both members. The recording head 3 applies energy according to a recording signal to selectively eject ink from a plurality of ejection ports for recording. In particular, the recording head 3 of this embodiment employs an ink jet system that ejects ink using thermal energy, and responds by applying a pulse voltage to a corresponding electrothermal transducer in accordance with a recording signal. Ink is ejected from the ejection port.

さらに、図1において、14は記録媒体Pを搬送するために搬送モータM2によって駆動される搬送ローラである。   Further, in FIG. 1, reference numeral 14 denotes a transport roller that is driven by a transport motor M2 to transport the recording medium P.

<インクジェット記録装置の制御構成(図2)>
図2は図1に示した記録装置の制御構成を示すブロック図である。
<Control Configuration of Inkjet Recording Apparatus (FIG. 2)>
FIG. 2 is a block diagram showing a control configuration of the recording apparatus shown in FIG.

図2に示すように、コントローラ600は、MPU601、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したROM602、キャリッジモータM1の制御、搬送モータM2の制御、及び、記録ヘッド3の制御のための制御信号を生成する特殊用途集積回路(ASIC)603、画像データの展開領域やプログラム実行のための作業用領域等を設けたRAM604、MPU601、ASIC603、RAM604を相互に接続してデータの授受を行うシステムバス605、以下に説明するセンサ群からのアナログ信号を入力してA/D変換し、デジタル信号をMPU601に供給するA/D変換器606などで構成される。   As shown in FIG. 2, the controller 600 includes an MPU 601, a program corresponding to a control sequence to be described later, a required table, a ROM 602 that stores other fixed data, a carriage motor M1, a conveyance motor M2, and a recording. A special purpose integrated circuit (ASIC) 603 that generates a control signal for controlling the head 3, and a RAM 604, an MPU 601, an ASIC 603, and a RAM 604, which are provided with image data development areas and program execution areas, are connected to each other. A system bus 605 for transferring data, and an A / D converter 606 for inputting analog signals from the sensor group described below, A / D converting them, and supplying digital signals to the MPU 601 and the like.

また、図2において、610は画像データの供給源となるコンピュータ(或いは、画像読取り用のリーダやデジタルカメラなど)でありホスト装置と総称される。ホスト装置610と記録装置1との間ではインタフェース(I/F)611を介して画像データ、コマンド、ステータス信号等を送受信する。   In FIG. 2, reference numeral 610 denotes a computer (or a reader for image reading, a digital camera, etc.) serving as a supply source of image data, and is collectively referred to as a host device. Image data, commands, status signals, and the like are transmitted and received between the host apparatus 610 and the recording apparatus 1 via an interface (I / F) 611.

さらに、620はスイッチ群であり、電源スイッチ621、プリント開始を指令するためのプリントスイッチ622、及び記録ヘッド3のインク吐出性能を良好な状態に維持するための処理(回復処理)の起動を指示するための回復スイッチ623など、操作者による指令入力を受けるためのスイッチから構成される。630はホームポジションhを検出するためのフォトカプラなどの位置センサ631、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ632等から構成される装置状態を検出するためのセンサ群である。   Further, reference numeral 620 denotes a switch group, which instructs activation of a power switch 621, a print switch 622 for instructing printing start, and a process (recovery process) for maintaining the ink ejection performance of the recording head 3 in a good state. For example, a recovery switch 623 for receiving a command input from the operator. Reference numeral 630 denotes a position sensor 631 such as a photocoupler for detecting the home position h, a temperature sensor 632 provided at an appropriate location of the recording apparatus for detecting the environmental temperature, and the like. It is a sensor group.

さらに、640はキャリッジ2を矢印A方向に往復走査させるためのキャリッジモータM1を駆動させるキャリッジモータドライバ、642は記録媒体Pを搬送するための搬送モータM2を駆動させる搬送モータドライバである。   Further, 640 is a carriage motor driver that drives a carriage motor M1 for reciprocating scanning of the carriage 2 in the direction of arrow A, and 642 is a conveyance motor driver that drives a conveyance motor M2 for conveying the recording medium P.

ASIC603は、記録ヘッド3による記録走査の際に、RAM602の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子(ヒータ)の駆動データ(DATA)を転送する。   The ASIC 603 transfers drive data (DATA) of the recording element (heater) to the recording head while directly accessing the storage area of the RAM 602 during recording scanning by the recording head 3.

<記録ヘッドのインク流路とインク吐出口の構造(図9)>
図9は記録ヘッド3の内、ブラックインクを吐出する部分の立体的な構造を示す斜視図である。
<Structure of ink flow path and ink discharge port of recording head (FIG. 9)>
FIG. 9 is a perspective view showing a three-dimensional structure of a portion of the recording head 3 that ejects black ink.

図9からブラック(K)のインクを収容したインクカートリッジ6Kから供給されるインクの流れが明らかになる。図9に示されているように、記録ヘッド3には、ブラック(K)インクを供給するインク供給チャネル1102があり、インクカートリッジ6Kからはインク供給チャネル102に基板1100の裏面側からブラックインクを供給する供給路(不図示)が備えられている。   From FIG. 9, the flow of ink supplied from the ink cartridge 6K containing black (K) ink becomes clear. As shown in FIG. 9, the recording head 3 has an ink supply channel 1102 for supplying black (K) ink. From the ink cartridge 6K, black ink is supplied to the ink supply channel 102 from the back side of the substrate 1100. A supply path (not shown) for supplying is provided.

このインクチャネルを経てブラックインクは夫々、インク流路30によって基板上に設けられた電気熱変換体(ヒータ)40まで導かれる。そして、電気熱変換体(ヒータ)40に対して後述する回路を通して通電されると、電気熱変換体(ヒータ)40上にあるインクに熱が与えられ、インクが沸騰し、その結果、生じた泡によって吐出口35からインク液滴90が吐出される。   Through this ink channel, the black ink is guided to the electrothermal transducer (heater) 40 provided on the substrate by the ink flow path 30. When the electrothermal transducer (heater) 40 is energized through a circuit to be described later, heat is applied to the ink on the electrothermal transducer (heater) 40 and the ink is boiled. Ink droplets 90 are ejected from the ejection port 35 by the bubbles.

なお、図9において、1100は後で詳述する電気熱変換体やこれを駆動する種々の回路、メモリ、キャリッジ2との電気的接点となる種々のパッド、種々の信号線が形成される記録ヘッド用基板(以下、ヘッド基板、或いはヒータボードという)である。   In FIG. 9, reference numeral 1100 denotes an electrothermal transducer to be described in detail later, various circuits for driving the memory, memory, various pads serving as electrical contacts with the carriage 2, and recording on which various signal lines are formed. A head substrate (hereinafter referred to as a head substrate or a heater board).

また、1つの電気熱変換体(ヒータ)、これを駆動するMOS−FET、及び電気熱変換体(ヒータ)をまとめて記録素子といい、複数の記録素子を総称して記録素子部という。   One electrothermal transducer (heater), a MOS-FET for driving the electrothermal transducer, and the electrothermal transducer (heater) are collectively referred to as a recording element, and a plurality of recording elements are collectively referred to as a recording element section.

図9では記録ヘッド3の内、ブラックインクを吐出する部分に対応する立体的な構造を示したが、他の3つのカラーインクを吐出するために用いる記録ヘッド3の対応部分も同様な構造をしている。ただし、その構造は図3に示す構成の3倍である。即ち、インクチャネルは3つであり、ヘッド基板の規模も約3倍程度となる。   Although FIG. 9 shows a three-dimensional structure corresponding to the portion for ejecting black ink in the recording head 3, the corresponding portion of the recording head 3 used for ejecting the other three color inks also has the same structure. is doing. However, the structure is three times that shown in FIG. That is, there are three ink channels, and the size of the head substrate is about three times as large.

<ヘッドカートリッジの構成(図10)>
なお、上述のように、インクカートリッジと記録ヘッドとは分離可能に形成されて交換可能な構成としても良いが、これらインクカートリッジと記録ヘッドとを一体的に構成したヘッドカートリッジとして、インクがなくなったときにはそのヘッドカートリッジ全体を交換できるようにしても良い。
<Configuration of head cartridge (FIG. 10)>
As described above, the ink cartridge and the recording head may be formed so as to be separable and replaceable. However, as the head cartridge in which the ink cartridge and the recording head are integrally configured, the ink is used up. Sometimes the entire head cartridge may be replaced.

図10は、インクカートリッジと記録ヘッドとが一体構成となったヘッドカートリッジIJCの構成を示す外観斜視図である。ヘッドカートリッジIJCは、図10に示すように、点線Kの部分から左側がインクカートリッジ部ITであり、右側が記録ヘッド部IJHとなっている。そして、このようなヘッドカートリッジIJCにはキャリッジに搭載されたときに、キャリッジ側から供給される電気信号を受け取るための電極(不図示)が設けられており、この電気信号によって、記録ヘッドが駆動されてインクが吐出される。   FIG. 10 is an external perspective view showing a configuration of a head cartridge IJC in which an ink cartridge and a recording head are integrated. In the head cartridge IJC, as shown in FIG. 10, the left side from the dotted line K is the ink cartridge part IT, and the right side is the recording head part IJH. Such a head cartridge IJC is provided with an electrode (not shown) for receiving an electric signal supplied from the carriage side when mounted on the carriage, and the recording head is driven by this electric signal. Ink is discharged.

なお、図10において、500はインク吐出口列である。また、インクカートリッジ部ITにはインクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられ、インクが充填されている。   In FIG. 10, reference numeral 500 denotes an ink discharge port array. Further, the ink cartridge portion IT is provided with a fibrous or porous ink absorber for holding ink, and is filled with ink.

以下、上記のインクジェット記録装置に搭載される、本発明に従う記録ヘッドの実施例について説明する。   Hereinafter, embodiments of the recording head according to the present invention mounted on the above-described ink jet recording apparatus will be described.

なお、本発明に従う記録ヘッド3が実装するヒータボードの全体的な構成は、図7に示したような構成をとるものであるが、その詳細な構成は、以下の実施例で説明するように特徴的な構成をもっている。また、その説明では、ヒータボードに備えられる複数のヒータの内、1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータに注目する。   The overall configuration of the heater board mounted on the recording head 3 according to the present invention is as shown in FIG. 7, but the detailed configuration will be described in the following embodiments. Has a characteristic structure. In the description, attention is paid to a logic circuit, a level conversion circuit, a power transistor, and the heater for driving one heater among a plurality of heaters provided in the heater board.

[第1実施例]
図3は、本発明の第1実施例に従う記録ヘッドの素子基体上に作り込まれた1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。なお、図3において、既に図7〜図8を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
[First embodiment]
FIG. 3 is an equivalent circuit diagram excerpting a logic circuit, a level conversion circuit, a power transistor, and the heater for driving one heater built on the element base of the recording head according to the first embodiment of the present invention. It is. In FIG. 3, the same components as those already described with reference to FIGS. 7 to 8 are denoted by the same reference numerals, and the description thereof is omitted.

ここで、論理回路の電源電圧VDDの値は従来例と同様に3.3Vや5Vなどであり、レベル変換回路105−1から出力信号電圧VHTの値も従来例と同様に7〜15V程度であり、ヒータ電源電圧VHの値も従来例と同様に、10〜30V程度である。   Here, the value of the power supply voltage VDD of the logic circuit is 3.3 V or 5 V as in the conventional example, and the value of the output signal voltage VHT from the level conversion circuit 105-1 is about 7 to 15 V as in the conventional example. In addition, the value of the heater power supply voltage VH is about 10 to 30 V as in the conventional example.

図3に示す回路には、プルダウン抵抗106−2が設けられており、このプルダウン抵抗は論理回路の電源電圧VDDが不定となっている場合に、その電圧を基板電圧に確定するために用いる、数十から数百kΩの抵抗である。   The circuit shown in FIG. 3 is provided with a pull-down resistor 106-2, and this pull-down resistor is used to determine the voltage as the substrate voltage when the power supply voltage VDD of the logic circuit is indefinite. It is a resistance of several tens to several hundreds kΩ.

また、この実施例において、論理回路の出力部106−1からレベル変換回路105−1へ伝達される信号はノード306からの信号のみであり、レベル変換回路からパワートランジスタ104−1へ伝達される信号はノード307からの信号のみとなっている。   In this embodiment, the signal transmitted from the output unit 106-1 of the logic circuit to the level conversion circuit 105-1 is only the signal from the node 306, and is transmitted from the level conversion circuit to the power transistor 104-1. The signal is only the signal from the node 307.

ノード306からの信号は、論理回路の電源電圧VDDがオープンとなった場合、その電圧がプルダウン抵抗305により0(ゼロ)Vに固定されるため、その出力はほぼ0Vとなる。この状態で、パワートランジスタ駆動電源電圧VHT及びヒータ駆動電源電圧VHが印加されると、レベル変換回路はノード306からの入力信号がほぼ0(ゼロ)Vであるため、ノード307での出力信号は0(ゼロ)Vとなる。そのためパワートランジスタ104−1はオフとなり、ヒータ103−1に通電することはない。   When the power supply voltage VDD of the logic circuit is opened, the signal from the node 306 is fixed to 0 (zero) V by the pull-down resistor 305, so that the output is almost 0 V. In this state, when the power transistor drive power supply voltage VHT and the heater drive power supply voltage VH are applied, since the input signal from the node 306 is almost 0 (zero) V in the level conversion circuit, the output signal at the node 307 is 0 (zero) V. Therefore, the power transistor 104-1 is turned off and the heater 103-1 is not energized.

従って以上説明した実施例に従えば、たとえ論理回路の電源電圧VDDがオープンとなっても、それが原因となってヒータに通電されて誤動作をすることがない。   Therefore, according to the embodiment described above, even if the power supply voltage VDD of the logic circuit is open, the heater is energized and does not malfunction.

[第2実施例]
図4は、本発明の第2実施例に従う記録ヘッドの素子基体上に作り込まれた1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。なお、図4において、既に、図3、図7〜図8を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
[Second Embodiment]
FIG. 4 is an equivalent circuit diagram excerpting a logic circuit, a level conversion circuit, a power transistor, and the heater for driving one heater built on the element base of the recording head according to the second embodiment of the present invention. It is. In FIG. 4, the same components as those already described with reference to FIGS. 3 and 7 to 8 are denoted by the same reference numerals, and the description thereof is omitted.

ここで、論理回路の電源電圧VDDの値、レベル変換回路105−1からの出力信号電圧VHTの値、ヒータ電源電圧VHの値は、従来例や第1実施例と同様である。   Here, the value of the power supply voltage VDD of the logic circuit, the value of the output signal voltage VHT from the level conversion circuit 105-1, and the value of the heater power supply voltage VH are the same as those in the conventional example and the first embodiment.

この実施例に示す構成を第1実施例と比較すると、第1実施例では、レベル変換回路105−1内の論理回路の出力部106−1側に同じ極性の3つのMOSトランジスタが直列接続される(図3で一点鎖線で囲まれた領域)構成を用いていたが、その部分がこの実施例では、負荷抵抗308で置換される構成となっている。   When the configuration shown in this embodiment is compared with the first embodiment, in the first embodiment, three MOS transistors having the same polarity are connected in series on the output unit 106-1 side of the logic circuit in the level conversion circuit 105-1. (Region surrounded by a one-dot chain line in FIG. 3) is used, but this portion is configured to be replaced with a load resistor 308 in this embodiment.

また、この実施例において、負荷抵抗308を、例えば、pMOSトランジスタで置換する構成としても良い。   In this embodiment, the load resistor 308 may be replaced with, for example, a pMOS transistor.

図5は、第2実施例の変形例として1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した回路図である。   FIG. 5 is a circuit diagram in which a logic circuit for driving one heater, a level conversion circuit, a power transistor, and the heater are extracted as a modification of the second embodiment.

図4と図5とを比較すると分かるように、負荷抵抗308がpMOSトランジスタ309で置換されている。このpMOSトランジスタ309のゲートには、論理回路の出力部106−1のノード306からの出力信号が印加されるため、論理回路の電源電圧VDDよりも高い電圧は印加されない。また、パワートランジスタ駆動電源電圧VHTと論理回路の電源電圧VDDとの電位差がpMOSトランジスタ309の閾値よりも高い場合には、pMOSトランジスタ309はオフ状態となることはなく、抵抗負荷として機能することとなる。そのため動作としては、図4に示す抵抗負荷308を有した回路と同様のものとなる。   As can be seen from a comparison between FIG. 4 and FIG. 5, the load resistor 308 is replaced with a pMOS transistor 309. Since the output signal from the node 306 of the output unit 106-1 of the logic circuit is applied to the gate of the pMOS transistor 309, a voltage higher than the power supply voltage VDD of the logic circuit is not applied. When the potential difference between the power transistor drive power supply voltage VHT and the power supply voltage VDD of the logic circuit is higher than the threshold value of the pMOS transistor 309, the pMOS transistor 309 does not turn off and functions as a resistive load. Become. Therefore, the operation is the same as that of the circuit having the resistance load 308 shown in FIG.

なお、pMOSトランジスタ309は機能的に抵抗素子として配置されているものであり、図5においては、一つのpMOSトランジスタとして示しているが、実際には、例えば、第1実施例の図3に示すように、複数の同一のサイズないし異なるサイズのpMOSトランジスタを直列に配置したものとしても良い。またさらに、負荷としてpMOSトランジスタと抵抗とを複数ないし単数ずつ混在させたものとしても良い。   Note that the pMOS transistor 309 is functionally arranged as a resistance element and is shown as one pMOS transistor in FIG. 5, but actually, for example, as shown in FIG. 3 of the first embodiment. As described above, a plurality of pMOS transistors having the same size or different sizes may be arranged in series. Furthermore, a plurality of or one pMOS transistor and one resistor may be mixed as a load.

さて、ノード306からの信号は、論理回路の電源電圧VDDがオープンとなった場合に、その電源電圧VDDがプルダウン抵抗106−2により0(ゼロ)Vに固定されるため、その出力電圧はほぼ0(ゼロ)Vとなる。この状態で、パワートランジスタ駆動電源電圧VHT及びヒータ駆動電源電圧VHが印加されると、レベル変換回路はノード306からの入力信号がほぼ0(ゼロ)Vであるため、ノード307での出力信号は0(ゼロ)Vとなる。そのためパワートランジスタ104−1はオフとなり、ヒータ103−1に通電することはない。   Now, since the power supply voltage VDD is fixed to 0 (zero) V by the pull-down resistor 106-2 when the power supply voltage VDD of the logic circuit is opened, the signal from the node 306 is almost equal to the output voltage. 0 (zero) V. In this state, when the power transistor drive power supply voltage VHT and the heater drive power supply voltage VH are applied, since the input signal from the node 306 is almost 0 (zero) V in the level conversion circuit, the output signal at the node 307 is 0 (zero) V. Therefore, the power transistor 104-1 is turned off and the heater 103-1 is not energized.

従って以上説明した実施例に従えば、たとえ論理回路の電源電圧VDDがオープンとなっても、それが原因となってヒータに通電されて誤動作をすることがない。   Therefore, according to the embodiment described above, even if the power supply voltage VDD of the logic circuit is open, the heater is energized and does not malfunction.

[第3実施例]
図6は、本発明の第3実施例に従う記録ヘッドの素子基体上に作り込まれた1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。なお、図6において、既に、図3、図7〜図8を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
[Third embodiment]
FIG. 6 is an equivalent circuit diagram excerpted from a logic circuit, a level conversion circuit, a power transistor, and the heater for driving one heater built on the element substrate of the recording head according to the third embodiment of the present invention. It is. In FIG. 6, the same components as those already described with reference to FIGS. 3 and 7 to 8 are denoted by the same reference numerals, and the description thereof is omitted.

ここで、論理回路の電源電圧VDDの値、レベル変換回路105−1からの出力信号電圧VHTの値、ヒータ電源電圧VHの値は、従来例や第1実施例と同様である。   Here, the value of the power supply voltage VDD of the logic circuit, the value of the output signal voltage VHT from the level conversion circuit 105-1, and the value of the heater power supply voltage VH are the same as those in the conventional example and the first embodiment.

この実施例では、レベル変換回路105−1のnMOSトランジスタ608のゲート609にはバイアス回路(不図示)から、論理回路の電源電圧VDD以下で、かつnMOSトランジスタ608の閾値電圧(Vth)以上の電圧(Vbias)が印加されている。   In this embodiment, the gate 609 of the nMOS transistor 608 of the level conversion circuit 105-1 is supplied from a bias circuit (not shown) to a voltage not higher than the power supply voltage VDD of the logic circuit and not lower than the threshold voltage (Vth) of the nMOS transistor 608. (Vbias) is applied.

論理回路の出力部106−1のノード306からの出力電圧が0(ゼロ)Vのとき、nMOSトランジスタ608のゲート・ソース間電圧としてバイアス回路から論理回路の電源電圧VDD以下でかつ閾値電圧以上の電圧がそのまま印加されることとなり、nMOSトランジスタ608はオン状態となる。従って、nMOSトランジスタ608は常にON抵抗をもつ抵抗として動作する。   When the output voltage from the node 306 of the output unit 106-1 of the logic circuit is 0 (zero) V, the voltage between the gate and the source of the nMOS transistor 608 is not more than the power supply voltage VDD of the logic circuit and not less than the threshold voltage. The voltage is applied as it is, and the nMOS transistor 608 is turned on. Therefore, the nMOS transistor 608 always operates as a resistor having an ON resistance.

そのため、パワートランジスタ駆動電源電圧VHTの印加側から、pMOSトランジスタ611、nMOSトランジスタ608、nMOSトランジスタ613夫々のソース・ドレインを経由して電流が接地電圧VSS側へと流れる。さらに、nMOSトランジスタ610はそのゲート電位が0(ゼロ)Vであるためオフ状態となっている。   Therefore, a current flows from the power transistor drive power supply voltage VHT application side to the ground voltage VSS side via the source / drain of each of the pMOS transistor 611, the nMOS transistor 608, and the nMOS transistor 613. Further, the nMOS transistor 610 is in an off state because its gate potential is 0 (zero) V.

一方、pMOSトランジスタ612は電流が流れるpMOSトランジスタ611とカレントミラー回路を形成しているため、pMOSトランジスタ612はオン状態となる。そのため、ノード614の電圧はパワートランジスタ駆動電源電圧VHTとなり、インバータを介して接続されるパワートランジスタ604のゲート307の電圧は0(ゼロ)Vとなる。従って、論理回路の信号が0(ゼロ)Vの時にはヒータ103−1に電流は流れない。   On the other hand, since the pMOS transistor 612 forms a current mirror circuit with the pMOS transistor 611 through which a current flows, the pMOS transistor 612 is turned on. Therefore, the voltage at the node 614 becomes the power transistor drive power supply voltage VHT, and the voltage at the gate 307 of the power transistor 604 connected via the inverter becomes 0 (zero) V. Accordingly, when the logic circuit signal is 0 (zero) V, no current flows through the heater 103-1.

一方、論理回路の出力部106−1のノード306からの出力電圧が論理回路の電源電圧VDDである時、nMOSトランジスタ608のゲート・ソース間電圧(VGS)は(Vbias−VDD)となる。ここで、バイアス電圧(Vbias)はnMOSトランジスタ608の閾値電圧(Vth)以上で、かつ論理回路の電源電圧VDD以下の電圧に設定しているため、VGS≦0(ゼロ)Vとなる。そのため、nMOSトランジスタ608はオフ状態となり、pMOSトランジスタ611には電流が流れない。従って、電流が流れないpMOSトランジスタ611とカレントミラーを形成するpMOSトランジスタ612もオフ状態となる。 On the other hand, when the output voltage from the node 306 of the output unit 106-1 of the logic circuit is the power supply voltage VDD of the logic circuit, the gate-source voltage (V GS ) of the nMOS transistor 608 is (Vbias−VDD). Here, since the bias voltage (Vbias) is set to a voltage equal to or higher than the threshold voltage (Vth) of the nMOS transistor 608 and lower than the power supply voltage VDD of the logic circuit, V GS ≦ 0 (zero) V. Therefore, the nMOS transistor 608 is turned off and no current flows through the pMOS transistor 611. Therefore, the pMOS transistor 611 that does not flow current and the pMOS transistor 612 that forms a current mirror are also turned off.

ここで、ノード306からの出力信号がゲートに接続されたnMOSトランジスタ610はオン状態となるので、ノード614の信号電圧は0(ゼロ)Vとなる。そのため、ノード614からインバータを介して接続されるパワートランジスタ604のゲート電位607はパワートランジスタ駆動電源電圧VHTとなり、パワートランジスタ104−1はオン状態となり、ヒータ103−1に電流が流れる。   Here, since the nMOS transistor 610 to which the output signal from the node 306 is connected to the gate is turned on, the signal voltage at the node 614 becomes 0 (zero) V. Therefore, the gate potential 607 of the power transistor 604 connected from the node 614 via the inverter becomes the power transistor drive power supply voltage VHT, the power transistor 104-1 is turned on, and a current flows through the heater 103-1.

さて、ノード306からの信号は、論理回路の電源電圧VDDがオープンとなった場合に、その電源電圧VDDがプルダウン抵抗106−2により0(ゼロ)Vに固定されるため、その出力電圧はほぼ0(ゼロ)Vとなる。この状態で、パワートランジスタ駆動電源電圧VHT及びヒータ駆動電源電圧VHが印加されると、レベル変換回路はノード306からの入力信号がほぼ0(ゼロ)Vであるため、ノード307での出力信号は0(ゼロ)Vとなる。そのためパワートランジスタ104−1はオフとなり、ヒータ103−1に通電することはない。   Now, since the power supply voltage VDD is fixed to 0 (zero) V by the pull-down resistor 106-2 when the power supply voltage VDD of the logic circuit is opened, the signal from the node 306 is almost equal to the output voltage. 0 (zero) V. In this state, when the power transistor drive power supply voltage VHT and the heater drive power supply voltage VH are applied, since the input signal from the node 306 is almost 0 (zero) V in the level conversion circuit, the output signal at the node 307 is 0 (zero) V. Therefore, the power transistor 104-1 is turned off and the heater 103-1 is not energized.

従って以上説明した実施例に従えば、たとえ論理回路の電源電圧VDDがオープンとなっても、それが原因となってヒータに通電されて誤動作をすることがない。   Therefore, according to the embodiment described above, even if the power supply voltage VDD of the logic circuit is open, the heater is energized and does not malfunction.

このように以上説明した実施例では、たとえ論理回路の電源電圧VDDがオープンとなっても、それが原因となってヒータに通電されて誤動作をすることがないので、記録ヘッドを搭載する記録装置本体側では、従来のように、電源投入シーケンスや電源切断シーケンスを意識することなく、電源投入/切断を行なうことができ、記録装置本体側の電源供給回路を簡単な構成をすることができる。これにより、記録装置の生産コストの削減が実現できる。   In the embodiment described above, even if the power supply voltage VDD of the logic circuit is open, the heater is energized and does not malfunction. On the main body side, it is possible to turn on / off the power without being conscious of the power-on sequence or the power-off sequence as in the prior art, and the power supply circuit on the recording apparatus main body side can be simply configured. Thereby, the production cost of the recording apparatus can be reduced.

[他の実施例]
以上説明した実施例は、発熱体(ヒータ)によりインクを急激に加熱、気化させ、発生した気泡の圧力によりインク液滴をオリフィスから吐出させる、いわゆるバブルジェット(登録商標)方式のインクジェット記録ヘッドを例に挙げて説明したが、これ以外の方式によって記録を行う記録ヘッドに対しても本発明が適用できることは明らかであろう。
[Other embodiments]
The embodiment described above is a so-called bubble jet (registered trademark) type ink jet recording head in which ink is rapidly heated and vaporized by a heating element (heater) and ink droplets are ejected from an orifice by the pressure of the generated bubbles. Although described by way of example, it will be apparent that the present invention can be applied to recording heads that perform recording by other methods.

この場合、上記各実施例におけるヒータ抵抗の代わりに、各方式で使用する素子がそれぞれ設けられることとなる。   In this case, instead of the heater resistance in each of the above-described embodiments, elements used in each system are provided.

なお、以上の実施例において、記録ヘッドから吐出される液滴はインクであるとして説明し、さらにインクタンクに収容される液体はインクであるとして説明したが、その収容物はインクに限定されるものではない。例えば、記録画像の定着性や耐水性を高めたり、その画像品質を高めたりするために記録媒体に対して吐出される処理液のようなものがインクタンクに収容されていても良い。   In the above embodiments, the liquid droplets ejected from the recording head have been described as ink, and the liquid stored in the ink tank has been described as ink. However, the storage is limited to ink. It is not a thing. For example, a treatment liquid discharged to the recording medium may be accommodated in the ink tank in order to improve the fixability and water resistance of the recorded image or to improve the image quality.

以上の実施例は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段(例えば電気熱変換体)を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。   The above embodiments include means (for example, an electrothermal converter) that generates thermal energy as energy used for ink ejection, particularly in the ink jet recording system, and changes the state of the ink by the thermal energy. High density and high definition of the recording can be achieved by using the generating method.

その代表的な構成や原理については、例えば、米国特許第4723129号明細書、同第4740796号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能である。特に、オンデマンド型の場合には、液体(インク)が保持されている液路に対応して配置されている電気熱変換体に、記録情報に対応していて膜沸騰を越える急速な温度上昇を与える少なくとも1つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に1対1で対応した液体(インク)内の気泡を形成できるので有効である。この気泡の成長、収縮により吐出用開口を介して液体(インク)を吐出させて、少なくとも1つの滴を形成する。この駆動信号をパルス形状をすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体(インク)の吐出が達成でき、より好ましい。   As its typical configuration and principle, for example, those performed using the basic principle disclosed in US Pat. Nos. 4,723,129 and 4,740,796 are preferable. This method can be applied to both a so-called on-demand type and a continuous type. In particular, in the case of the on-demand type, a rapid temperature rise exceeding the film boiling corresponding to the recorded information is applied to the electrothermal transducer disposed corresponding to the liquid path holding the liquid (ink). By applying at least one drive signal that gives the heat, heat energy is generated in the electrothermal transducer, and film boiling occurs on the heat acting surface of the recording head, resulting in a one-to-one correspondence to this drive signal. This is effective because bubbles in the liquid (ink) can be formed. By the growth and contraction of the bubbles, liquid (ink) is ejected through the ejection opening to form at least one droplet. When the drive signal is pulse-shaped, the bubble growth and contraction is performed immediately and appropriately, and thus it is possible to achieve the discharge of the liquid (ink) with particularly excellent responsiveness, which is more preferable.

さらに、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された1個の記録ヘッドとしての構成のいずれでもよい。   Furthermore, as a full-line type recording head having a length corresponding to the width of the maximum recording medium that can be recorded by the recording apparatus, the length is satisfied by a combination of a plurality of recording heads as disclosed in the above specification. Either a configuration or a configuration as a single recording head formed integrally may be used.

加えて、上記の実施例で説明した記録ヘッド自体に一体的にインクタンク(容器)が設けられたカートリッジタイプの記録ヘッドカートリッジでも良く、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドの構成であってもよい。なお、記録ヘッドカートリッジのインクタンクにはインクが充填もしくは再充填されているものであってもよい。   In addition, it may be a cartridge type recording head cartridge in which an ink tank (container) is provided integrally with the recording head itself described in the above-described embodiment. It may be a replaceable chip type recording head configuration that allows easy connection and supply of ink from the apparatus main body. The ink tank of the recording head cartridge may be filled or refilled with ink.

本発明の代表的な実施例であるインクジェット記録装置の構成の概要を示す外観斜視図である。1 is an external perspective view showing an outline of a configuration of an ink jet recording apparatus that is a typical embodiment of the present invention. 図1のインクジェット記録装置の制御回路の構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of a control circuit of the ink jet recording apparatus of FIG. 1. 本発明の第1実施例に従う記録ヘッドの1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。FIG. 3 is an equivalent circuit diagram in which a logic circuit, a level conversion circuit, a power transistor, and the heater for driving one heater of the recording head according to the first embodiment of the present invention are extracted. 本発明の第2実施例に従う記録ヘッドの1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。FIG. 7 is an equivalent circuit diagram in which a logic circuit, a level conversion circuit, a power transistor, and the heater for driving one heater of a recording head according to a second embodiment of the present invention are extracted. 本発明の第2実施例の変形例に従う記録ヘッドの1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した回路図である。FIG. 9 is a circuit diagram excerpting a logic circuit, a level conversion circuit, a power transistor, and a heater for driving one heater of a recording head according to a modification of the second embodiment of the present invention. 本発明の第3実施例に従う記録ヘッドの1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した等価回路図である。FIG. 7 is an equivalent circuit diagram in which a logic circuit, a level conversion circuit, a power transistor, and the heater for driving one heater of a recording head according to a third embodiment of the present invention are extracted. 従来のヒータボード回路の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the conventional heater board circuit. 図7に示した回路から1つのヒータを駆動するための論理回路、レベル変換回路、パワートランジスタ、及びそのヒータを抜粋した回路図である。FIG. 8 is a circuit diagram in which a logic circuit, a level conversion circuit, a power transistor, and the heater for driving one heater are extracted from the circuit shown in FIG. 7. 記録ヘッド3の内、ブラックインクを吐出する部分の立体的な構造を示す斜視図である。FIG. 3 is a perspective view showing a three-dimensional structure of a portion of the recording head 3 that ejects black ink. インクカートリッジと記録ヘッドとが一体構成となったヘッドカートリッジIJCの構成を示す外観斜視図である。2 is an external perspective view showing a configuration of a head cartridge IJC in which an ink cartridge and a recording head are integrated. FIG.

符号の説明Explanation of symbols

3 記録ヘッド
103−1 ヒータ
104−1 パワートランジスタ
105−1 レベル変換回路
106−1 論理回路の出力部
106−2 プルダウン抵抗
306、307 ノード
308 負荷抵抗
309 pMOSトランジスタ
608、610、613 nMOSトランジスタ
609 バイアス入力
611、612 pMOSトランジスタ
3 Recording Head 103-1 Heater 104-1 Power Transistor 105-1 Level Conversion Circuit 106-1 Output Unit 106-2 of Logic Circuit Pull-down Resistor 306, 307 Node 308 Load Resistor 309 pMOS Transistors 608, 610, 613 nMOS Transistor 609 Bias Input 611, 612 pMOS transistor

Claims (9)

複数の記録素子と、前記記録素子を駆動する駆動素子とを有し、第1の電圧の振幅をもつ入力信号に従って、前記駆動素子の駆動を制御する記録ヘッドであって、
前記入力信号を処理するシフトレジスタとデコーダとを有する第1の論理回路と、
前記第1の論理回路から出力された信号に基づいて前記複数の記録素子を個別に駆動制御するための前記第1の電圧の振幅をもつ制御信号を出力する第2の論理回路と、
前記第2の論理回路から出力された前記第1の電圧の振幅をもつ制御信号の信号振幅を前記第1の電圧より大きい第2の電圧の信号振幅をもつ制御信号に昇圧して前記駆動素子に出力する昇圧回路とを有し
前記第2の論理回路は、前記第1の電圧の電源線を接地電圧側にプルダウンするためのプルダウン抵抗を有することを特徴とする記録ヘッド。
Has a plurality of printing elements, and driving elements for driving the recording elements according to the input signal having the amplitude of the first voltage, a recording head for controlling the driving of the drive element,
A first logic circuit having a shift register and a decoder for processing the input signal;
A second logic circuit that outputs a control signal having an amplitude of the first voltage for individually driving and controlling the plurality of recording elements based on a signal output from the first logic circuit;
Boosting the signal amplitude of the control signal having the amplitude of the first voltage output from the second logic circuit to a control signal having a signal amplitude of the second voltage larger than the first voltage, the driving element and a booster circuit for outputting a,
The recording head, wherein the second logic circuit has a pull-down resistor for pulling down the power line of the first voltage to the ground voltage side .
前記昇圧回路はインバータとして動作する構成を有することを特徴とする請求項1に記載の記録ヘッド。   The recording head according to claim 1, wherein the booster circuit has a configuration that operates as an inverter. 前記昇圧回路は、
前記制御信号をゲート入力する第1のnMOSトランジスタと前記第1のnMOSトランジスタのドレインと前記第2の電圧との間に直列接続される負荷とから形成される第1のインバータ回路と、
第2のnMOSトランジスタと第1のpMOSトランジスタとから構成される第2のインバータ回路とを有し、
前記第1のインバータ回路の出力が前記第2のインバータ回路の入力に接続され、前記第2のインバータ回路の出力が駆動信号として前記駆動素子に入力されることを特徴とする請求項2に記載の記録ヘッド。
The booster circuit includes:
A first inverter circuit formed by a first nMOS transistor that gate-inputs the control signal, a load connected in series between the drain of the first nMOS transistor and the second voltage;
A second inverter circuit composed of a second nMOS transistor and a first pMOS transistor;
The output of the first inverter circuit is connected to the input of the second inverter circuit, and the output of the second inverter circuit is input to the drive element as a drive signal. Recording head.
前記負荷は、抵抗体であることを特徴とする請求項3に記載の記録ヘッド。   The recording head according to claim 3, wherein the load is a resistor. 前記負荷は、前記制御信号を前記第1のnMOSトランジスタと共通にゲート入力する第2のpMOSトランジスタであることを特徴とする請求項3に記載の記録ヘッド。   4. The recording head according to claim 3, wherein the load is a second pMOS transistor that gate-inputs the control signal in common with the first nMOS transistor. 前記負荷は、直列接続された複数のpMOSトランジスタであり、
該複数のpMOSトランジスタのいずれか1つのゲートに前記制御信号が入力されることを特徴とする請求項3に記載の記録ヘッド。
The load is a plurality of pMOS transistors connected in series,
The recording head according to claim 3, wherein the control signal is input to any one gate of the plurality of pMOS transistors.
前記記録ヘッドは、前記記録素子からインクを吐出して記録を行うインクジェット記録ヘッドであることを特徴とする請求項1乃至のいずれか1項に記載の記録ヘッド。 The recording head is a recording head according to any one of claims 1 to 6, characterized in that an ink jet recording head for recording by discharging ink from the recording element. 前記記録素子は、熱エネルギーを利用してインクを吐出するため、インクに与える熱エネルギーを発生する電気熱変換体であることを特徴とする請求項に記載の記録ヘッド。 The recording head according to claim 7 , wherein the recording element is an electrothermal transducer that generates thermal energy to be applied to ink in order to eject ink using thermal energy. 請求項1乃至のいずれか1項に記載の記録ヘッドによって記録を行う記録装置。 Recording apparatus for recording by the recording head according to any one of claims 1 to 8.
JP2003413811A 2003-12-11 2003-12-11 Recording head and recording apparatus provided with the recording head Expired - Fee Related JP4532890B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003413811A JP4532890B2 (en) 2003-12-11 2003-12-11 Recording head and recording apparatus provided with the recording head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003413811A JP4532890B2 (en) 2003-12-11 2003-12-11 Recording head and recording apparatus provided with the recording head

Publications (3)

Publication Number Publication Date
JP2005169868A JP2005169868A (en) 2005-06-30
JP2005169868A5 JP2005169868A5 (en) 2007-02-08
JP4532890B2 true JP4532890B2 (en) 2010-08-25

Family

ID=34733836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003413811A Expired - Fee Related JP4532890B2 (en) 2003-12-11 2003-12-11 Recording head and recording apparatus provided with the recording head

Country Status (1)

Country Link
JP (1) JP4532890B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014048B2 (en) * 2006-10-04 2012-08-29 キヤノン株式会社 Element substrate and recording head, head cartridge, and recording apparatus using the element substrate
JP4995150B2 (en) * 2007-06-26 2012-08-08 キヤノン株式会社 Inkjet recording head substrate, inkjet recording head, and inkjet recording apparatus
JP5571888B2 (en) * 2007-09-03 2014-08-13 キヤノン株式会社 Head substrate, recording head, head cartridge
US7866798B2 (en) 2007-09-03 2011-01-11 Canon Kabushiki Kaisha Head cartridge, printhead, and substrate having downsized level conversion elements that suppress power consumption
JP5909049B2 (en) * 2011-03-31 2016-04-26 キヤノン株式会社 Liquid discharge head and liquid discharge apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1034898A (en) * 1996-07-26 1998-02-10 Canon Inc Recording head and recording apparatus using the same
JP2000141660A (en) * 1998-11-11 2000-05-23 Canon Inc Recording head and recorder employing it

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1034898A (en) * 1996-07-26 1998-02-10 Canon Inc Recording head and recording apparatus using the same
JP2000141660A (en) * 1998-11-11 2000-05-23 Canon Inc Recording head and recorder employing it

Also Published As

Publication number Publication date
JP2005169868A (en) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100653795B1 (en) Element board for printhead, printhead and printhead control method
JP4933057B2 (en) Head substrate, recording head, and recording apparatus
JP2705994B2 (en) Recording method, recording apparatus, and recording head
JP4194313B2 (en) Recording head
JP4859213B2 (en) Element base of recording head, recording head, recording apparatus
US8282180B2 (en) Element substrate, recording head using the element substrate, and recording apparatus
JP5032964B2 (en) Head substrate, recording head, head cartridge, and recording apparatus
JP4532890B2 (en) Recording head and recording apparatus provided with the recording head
JP4502358B2 (en) RECORDING HEAD SUBSTRATE, RECORDING HEAD, AND RECORDING DEVICE
JP4006437B2 (en) Inkjet recording head substrate and drive control method, inkjet recording head, inkjet recording head cartridge, and inkjet recording apparatus
KR100435011B1 (en) Printing apparatus and printing control method
JP4678825B2 (en) Head substrate, recording head, head cartridge, and recording apparatus using the recording head or head cartridge
JP7465084B2 (en) Element substrate, liquid ejection head, and recording apparatus
JP4799389B2 (en) Head substrate, recording head, head cartridge, and recording apparatus
JP2006007762A (en) Substrate for recording head, recording head, head cartridge, and recorder
JP4612807B2 (en) Liquid discharge head and recording apparatus using the same
JP2005169866A (en) Recording head and recording apparatus using it
JP4455013B2 (en) Recording head driving method, recording head, and recording apparatus
JPH1044411A (en) Heat insulating control device of ink jet printing head, ink jet printing head, and ink jet printer
JP4261874B2 (en) Recording head and recording apparatus
JP2005169867A (en) Recording head element substrate, recording head and recording device
JP2000127400A (en) Ink jet recording head and recorder
JP2009125943A (en) Head for discharging liquid, its controlling method, and recorder
JP2005138425A (en) Recording head and recorder provided with the same
JP4289976B2 (en) Recording head driving method, recording head element substrate, recording head, head cartridge, and recording apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4532890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees