JP4529447B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4529447B2
JP4529447B2 JP2004008294A JP2004008294A JP4529447B2 JP 4529447 B2 JP4529447 B2 JP 4529447B2 JP 2004008294 A JP2004008294 A JP 2004008294A JP 2004008294 A JP2004008294 A JP 2004008294A JP 4529447 B2 JP4529447 B2 JP 4529447B2
Authority
JP
Japan
Prior art keywords
circuit layer
resin
semiconductor device
electrode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004008294A
Other languages
Japanese (ja)
Other versions
JP2005202682A (en
Inventor
正仁 渋谷
裕宣 石坂
耕司 田崎
耕輔 田中
正久 新沢
克也 岩田
秀彦 殿塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2004008294A priority Critical patent/JP4529447B2/en
Publication of JP2005202682A publication Critical patent/JP2005202682A/en
Application granted granted Critical
Publication of JP4529447B2 publication Critical patent/JP4529447B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Credit Cards Or The Like (AREA)

Description

本発明は、非接触式ICカードなどアンテナコイルを含む回路構成の半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device having a circuit configuration including an antenna coil, such as a non-contact IC card, and a manufacturing method thereof.

現在広く用いられているキャッシュカード、クレジットカード等は、プラスチックカードに磁気ストライプを設け、これに記録された情報を読み取りできるようにしたものである。このような磁気記録方式のものでは、第三者によって情報が解読され易い、記録可能な情報量が少ないといった欠点がある。   Cash cards, credit cards, and the like that are widely used at present are provided with a magnetic stripe on a plastic card so that information recorded thereon can be read. Such a magnetic recording system has the drawbacks that information can be easily decoded by a third party and the amount of information that can be recorded is small.

そこで近年、メモリ、CPU等の機能を有するICチップを装備したICカードが開発され実用段階に達しつつある。中でも、非接触で信号の送受信を行う非接触ICカードとして、質問器(リーダ/ライタ)が発した電磁波により、応答器(非接触式ICカード)のアンテナコイルに誘導電圧を発生させ電源として利用すると共に、データの通信を行うものが注目されている。   Therefore, in recent years, an IC card equipped with an IC chip having functions such as a memory and a CPU has been developed and is reaching a practical stage. Above all, as a non-contact IC card that transmits and receives signals in a non-contact manner, an induction voltage is generated in the antenna coil of the responder (non-contact IC card) using electromagnetic waves emitted from an interrogator (reader / writer) and used as a power source. At the same time, attention has been focused on data communication.

このような非接触式ICカードとして、その基本的な回路構成は、プラスチックフィルムの一方の面にアンテナコイルパターンと回路パターンを形成し、その裏面側にアンテナコイルパターンと回路パターンとをスルーホールを介して接続するジャンパーパターンが形成された基板に、異方導電フィルムを介してICチップをフェイスダウン式に直接接続し、ICカードの外層となるプラスチックフィルムで挟んだICカードが、特許文献1に提案されている。   As such a non-contact IC card, the basic circuit configuration is that an antenna coil pattern and a circuit pattern are formed on one side of a plastic film, and a through-hole is formed on the back side of the antenna coil pattern and circuit pattern. Patent Document 1 discloses an IC card in which an IC chip is directly connected face-down to a substrate on which a jumper pattern to be connected is formed via an anisotropic conductive film and sandwiched between plastic films which are outer layers of the IC card. Proposed.

従来、ICカードのような半導体装置に使用されているICチップは、ICの回路形成面(下面)にアンテナに接続する接続電極が金メッキにより形成されており、接続電極に異方導電フィルムを介してアンテナ回路パターンに接続されている。   Conventionally, in an IC chip used for a semiconductor device such as an IC card, a connection electrode connected to an antenna is formed on the circuit formation surface (lower surface) of the IC by gold plating, and an anisotropic conductive film is interposed on the connection electrode. Connected to the antenna circuit pattern.

図2に従来の半導体装置の1つの実施例を示した。回路層基板に搭載するICチップ102には、下面の回路形成面にアンテナに接続する接続端子が設けられており、接続端子には、サイズ100〜200μmで高さが15〜20μmのバンプ(突起)が形成され、異方導電フィルム103を介して、回路層基板101に加熱・圧着されることにより、接続される。
特開平8−310172号公報
FIG. 2 shows one embodiment of a conventional semiconductor device. The IC chip 102 mounted on the circuit layer substrate is provided with a connection terminal connected to the antenna on the circuit formation surface on the lower surface. ) And is connected to the circuit layer substrate 101 by heating and pressure bonding via the anisotropic conductive film 103.
JP-A-8-310172

ICカードのようなプラスチックフィルムにて積層したカードの中にICチップ102を搭載する場合、チップサイズが2mm角以上大きく、かつチップ厚さが厚い(150μm以上)と、曲げ、捻れ等での機械的信頼性に弱いという課題があった。   When the IC chip 102 is mounted in a card laminated with a plastic film such as an IC card, if the chip size is 2 mm square or more and the chip thickness is thick (150 μm or more), the machine for bending, twisting, etc. There was a problem that it was weak in the reliability of the system.

一方、ICの片面バンプによる接続では、チップサイズが1mm角以下に小さくなった場合、アンテナ回路接続部のライン/スペースが狭くなってしまい、高精細な回路形成技術が必要になると共に、チップ実装時の位置合せが難しく、チップ搭載に対して高精度な位置精度が要求される。   On the other hand, in the connection by single-sided bumps of IC, when the chip size is reduced to 1 mm square or less, the line / space of the antenna circuit connection portion is narrowed, which requires high-definition circuit formation technology and chip mounting. Position alignment is difficult, and high positional accuracy is required for chip mounting.

また、半導体装置の通信特性・信頼性の点においては、異方導電フィルム103のみによる接続では導電粒子を介してICのバンプとアンテナ回路とを接続している為、接触面積が少なく、通信特性の不安定化を招いたり、長期的な接続信頼性に欠けるという課題があった。   Further, in terms of communication characteristics and reliability of the semiconductor device, the connection using only the anisotropic conductive film 103 connects the IC bump and the antenna circuit through the conductive particles, so that the contact area is small, and the communication characteristics. There has been a problem of instability of the network and lack of long-term connection reliability.

本発明は、ICのチップサイズが1mm角以下に小さくなった場合でも、搭載位置に対する位置精度が大きく、かつ接続の信頼性にすぐれた半導体装置及びその製造方法を提供することを目的とする。   An object of the present invention is to provide a semiconductor device having a high positional accuracy with respect to a mounting position and having excellent connection reliability even when the chip size of an IC is reduced to 1 mm square or less, and a manufacturing method thereof.

前述の課題を解決するために、本発明に係る半導体装置は、表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置において、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とがそれぞれ超音波による金属接合により接続されている。   In order to solve the above-described problems, a semiconductor device according to the present invention includes a first circuit layer having a conductive layer formed on a surface, an IC element having electrodes formed on both surfaces, and a conductive layer formed on the surface. In the semiconductor device including the second circuit layer, the one electrode of the first circuit layer and the IC element, and the other electrode of the IC element and the second circuit layer are each made of metal by ultrasonic waves. Connected by bonding.

また、本発明に係る半導体装置は、表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置において、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層に加え、前記第一及び第二の回路層とがそれぞれ超音波による金属接合により接続されている。   In addition, a semiconductor device according to the present invention includes a first circuit layer having a conductive layer formed on the surface, an IC element having electrodes formed on both sides, and a second circuit layer having a conductive layer formed on the surface. In addition to the first electrode of the first circuit layer and the IC element and the second electrode layer of the IC element and the second circuit layer, the first and second circuit layers include: Each is connected by ultrasonic metal bonding.

前記回路層の導電層と前記IC素子の電極は、金属接合により接続されることが好ましい。前記第一及び第二の導電層は、金属箔であることが好ましい。   The conductive layer of the circuit layer and the electrode of the IC element are preferably connected by metal bonding. The first and second conductive layers are preferably metal foils.

前記第一の回路層の導電層にスリットが設けられていることが好ましい。   It is preferable that a slit is provided in the conductive layer of the first circuit layer.

前記スリットは、L字型又はT字型であることが好ましい。   The slit is preferably L-shaped or T-shaped.

前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とは、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続されていることが好ましい。   An anisotropic conductive film or an anisotropic conductive adhesive is interposed between the first electrode of the first circuit layer and the IC element, and the other electrode of the IC element and the second circuit layer, respectively, The first circuit layer and the one electrode of the IC element, and the other electrode of the IC element and the second circuit layer are each ultrasonically transmitted through an anisotropic conductive film or an anisotropic conductive adhesive. It is preferable that they are connected by metal bonding.

前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層とは、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続されていることが好ましい。   Anisotropic conductive films between the first circuit layer and one electrode of the IC element, the other electrode of the IC element and the second circuit layer, and the first and second circuit layers, respectively Alternatively, an anisotropic conductive adhesive is interposed, and the first circuit layer and one electrode of the IC element, the other electrode of the IC element and the second circuit layer, and the first and second circuits The layers are preferably connected to each other by ultrasonic metal bonding via an anisotropic conductive film or an anisotropic conductive adhesive.

前記第一又は第二の回路層の導電層は、アルミニウム箔であることが好ましい。   The conductive layer of the first or second circuit layer is preferably an aluminum foil.

前記IC素子の厚みが100μm以下であることが好ましい。   The IC element preferably has a thickness of 100 μm or less.

前記IC素子の大きさが1mm角以下であることが好ましい。   The size of the IC element is preferably 1 mm square or less.

本発明に係る半導体装置の製造方法は、表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置の製造方法であって、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とをそれぞれ超音波による金属接合により接続するステップを有する。   A method of manufacturing a semiconductor device according to the present invention includes a first circuit layer having a conductive layer formed on a surface, an IC element having electrodes formed on both surfaces, and a second circuit layer having a conductive layer formed on the surface. A method of manufacturing a semiconductor device including: one electrode of the first circuit layer and the IC element; and the other electrode of the IC element and the second circuit layer are respectively joined by ultrasonic waves. The step of connecting by.

前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記接続するステップは、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とを、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続することが好ましい。   An anisotropic conductive film or an anisotropic conductive adhesive is interposed between the first electrode of the first circuit layer and the IC element, and the other electrode of the IC element and the second circuit layer, respectively, The step of connecting comprises connecting one electrode of the first circuit layer and the IC element, the other electrode of the IC element and the second circuit layer via an anisotropic conductive film or an anisotropic conductive adhesive. In addition, it is preferable that the connection is performed by metal bonding using ultrasonic waves.

また、本発明に係る半導体装置の製造方法は、表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置の製造方法であって、前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層とをそれぞれ超音波による金属接合により接続するステップを有する。   The method for manufacturing a semiconductor device according to the present invention includes a first circuit layer having a conductive layer formed on a surface, an IC element having electrodes formed on both surfaces, and a second circuit layer having a conductive layer formed on the surface. A method of manufacturing a semiconductor device including a circuit layer, wherein the first circuit layer and one electrode of the IC element, the other electrode of the IC element and the second circuit layer, the first and There is a step of connecting the second circuit layer to each other by metal bonding using ultrasonic waves.

前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層との間にそれぞれ異方導電フィルム又は異方導電接着剤が介在し、前記接続するステップは、前記第一の回路層と前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層と、前記第一及び第二の回路層とを、異方導電フィルム又は異方導電接着剤を介して、それぞれ超音波による金属接合により接続することが好ましい。   Anisotropic conductive films between the first circuit layer and one electrode of the IC element, the other electrode of the IC element and the second circuit layer, and the first and second circuit layers, respectively Or the anisotropic conductive adhesive is interposed, and the connecting step includes the first circuit layer, one electrode of the IC element, the other electrode of the IC element, the second circuit layer, and the first circuit layer. The first and second circuit layers are preferably connected to each other by metal bonding using ultrasonic waves via an anisotropic conductive film or an anisotropic conductive adhesive.

以上の本発明によって、IC素子のチップサイズが1mm角以下に小さくなった場合、両面に電極が形成されたIC素子を用いることにより、IC素子の一方の面に形成されたバンプと回路層、ICの他方の面に形成されたバンプと接続カバー及び接続カバーと回路層とを超音波により金属接合する為、搭載位置に対する実装位置精度が大きく確保でき、かつ接続の信頼性にすぐれた半導体装置を提供することが可能となる。   When the chip size of the IC element is reduced to 1 mm square or less by the present invention, bumps and circuit layers formed on one surface of the IC element by using an IC element having electrodes formed on both sides, Since the bump formed on the other surface of the IC, the connection cover, and the connection cover and the circuit layer are metal-bonded by ultrasonic waves, the mounting position accuracy with respect to the mounting position can be largely secured, and the semiconductor device has excellent connection reliability. Can be provided.

本発明を図面を用いて説明する。図1は、本発明の半導体装置を示す図である。図1(a)は、半導体装置を上面から見た上面図であり、図1(b)は半導体装置を右側面から見た断面図である。   The present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a semiconductor device of the present invention. FIG. 1A is a top view of the semiconductor device as viewed from above, and FIG. 1B is a cross-sectional view of the semiconductor device as viewed from the right side.

本発明に用いる回路層1には、図1(b)に示したように、基材としてプラスチックフィルム5を用い、その表面にアルミニウム箔4を接着剤により貼り合わせたものを用いた。回路層1は、図1(a)に示すように、2.5mm(巾)×55mm(長さ)のサイズに中央に長さ5mm、巾0.5mmの励振スリット10を形成してある。アンテナ回路として動作する回路層1は、事前にアルミニウム箔4上にグラビア印刷方式により、エッチングレジストを印刷し、乾燥後、エッチング加工を行って形成してある。エッチング加工後の励振スリット10巾は、出来上がり寸法値0.5±0.1mmであった。回路層1に搭載するIC素子2は、サイズが0.5mm×0.5mm、厚みは、バックグラインド加工により50μmとしたものを用いた。IC素子2に形成される回路層1の基板に接続する電極は、IC素子2の上下に各々形成され、バンプサイズは、300μm×400μm、高さ15μmのAuバンプである。   As the circuit layer 1 used in the present invention, as shown in FIG. 1B, a plastic film 5 was used as a substrate, and an aluminum foil 4 was bonded to the surface thereof with an adhesive. As shown in FIG. 1A, the circuit layer 1 is formed with an excitation slit 10 having a size of 2.5 mm (width) × 55 mm (length) and a length of 5 mm and a width of 0.5 mm. The circuit layer 1 that operates as an antenna circuit is formed by printing an etching resist on the aluminum foil 4 in advance by a gravure printing method, drying, and performing etching. The width of the excitation slit 10 after the etching process was a finished dimension value of 0.5 ± 0.1 mm. The IC element 2 mounted on the circuit layer 1 was 0.5 mm × 0.5 mm in size and 50 μm in thickness by back grinding. The electrodes connected to the substrate of the circuit layer 1 formed on the IC element 2 are formed on the upper and lower sides of the IC element 2, respectively, and the bump size is an Au bump having a size of 300 μm × 400 μm and a height of 15 μm.

IC素子2の下部に形成されたAuバンプ7と回路層1とは、異方導電フィルム3を介して、超音波を用いて加熱・圧着して接合され、回路層1表面のアルミニウム箔4上の酸化層12を突き破り、超音波接合部13においてAu―アルミの接合が行われている。一方、IC素子2の上部に形成されるAuバンプ7についても異方導電フィルム3を介して、上部の接続カバー8と超音波により加熱・圧着し、超音波接合部13において接合されている(Au−アルミ接合)。   The Au bump 7 formed on the lower part of the IC element 2 and the circuit layer 1 are joined by heating and pressure bonding using ultrasonic waves through the anisotropic conductive film 3, and the aluminum foil 4 on the surface of the circuit layer 1. Then, the Au-aluminum bonding is performed at the ultrasonic bonding portion 13. On the other hand, the Au bump 7 formed on the upper part of the IC element 2 is also heated and pressure-bonded with the upper connection cover 8 by ultrasonic waves through the anisotropic conductive film 3 and bonded at the ultrasonic bonding portion 13 ( Au-aluminum bonding).

下部の第一の回路層1と上部の第二の回路層8は、上記と同様、異方導電フィルム3を介して接続ポイント9の超音波接合部13において、超音波を用いて加熱・圧着され、接合されている(アルミーアルミ接合)。これら第一の回路層1と第二の回路層8の少なくとも1つ以上の層は、送信受信又は送受信機能を有することができる。   The lower first circuit layer 1 and the upper second circuit layer 8 are heated and pressure-bonded using ultrasonic waves at the ultrasonic bonding portion 13 of the connection point 9 through the anisotropic conductive film 3 as described above. And bonded (aluminum-aluminum bonding). At least one or more of the first circuit layer 1 and the second circuit layer 8 can have a transmission / reception function or a transmission / reception function.

本発明の回路層1のアルミニウム箔4に代わって、銅などの金属箔を用いることができるが、量産時のコストの面では、アルミニウムが好ましい。この金属箔の厚さは、5〜30μmであることが好ましい。厚さが5μm未満であると、抵抗値が大きく回路として実用的でなく、50μmを超えると、厚くなり過ぎ、エッチングして回路の形状を形成することが困難となる。   In place of the aluminum foil 4 of the circuit layer 1 of the present invention, a metal foil such as copper can be used, but aluminum is preferable in terms of cost during mass production. The thickness of the metal foil is preferably 5 to 30 μm. If the thickness is less than 5 μm, the resistance value is large and is not practical as a circuit. If the thickness exceeds 50 μm, it becomes too thick and it becomes difficult to form a circuit shape by etching.

本発明で用いる回路層1は金属張積層板によって形成され、この金属張積層板は、金属箔に対してプラスチックフィルム、あるいは、強化材/樹脂複合材などの基材を接着剤で貼り合せ積層したり、金属箔を基材に直接に張り合わせたものを用いることが好ましい。紙、ガラス繊維などの強化材に用いる樹脂として、熱硬化性樹脂、熱可塑性樹脂が用いられる。   The circuit layer 1 used in the present invention is formed of a metal-clad laminate, and this metal-clad laminate is obtained by laminating a metal foil with a base material such as a plastic film or a reinforcing material / resin composite with an adhesive. It is preferable to use a metal foil directly bonded to a substrate. Thermosetting resins and thermoplastic resins are used as resins used for reinforcing materials such as paper and glass fiber.

熱硬化性樹脂として、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタクリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂などが挙げられる。   As thermosetting resin, phenol resin, urea resin, melamine resin, alkyd resin, acrylic resin, unsaturated polyester resin, diallyl phthalate resin, epoxy resin, silicone resin, resin synthesized from cyclopentadiene, tris (2-hydroxyethyl) Resin containing isocyanurate, resin synthesized from aromatic nitrile, trimerized aromatic dicyanamide resin, resin containing triallyltrimethacrylate, furan resin, ketone resin, xylene resin, thermosetting resin containing condensed polycyclic aromatic Etc.

熱可塑性樹脂として、ポリエチレン、ポリプロピレンや、4−メチルペンテン−1樹脂、ポリブテン−1樹脂、及び高圧法エチレンコポリマーなどのポリオレフィン樹脂、スチレン系樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリビニルアルコール樹脂、ポリアクリロニトリル樹脂、ポリアクリル酸系プラスチック樹脂、ジエン系プラスチック樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリカーボネート樹脂、ポリアセタール樹脂、フッ素系樹脂、ポリウレタン系プラスチック樹脂、ポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリウレタン系熱可塑性エラストマー、ポリエステル系熱可塑性エラストマー、ポリアミド系熱可塑性エラストマー、低結晶性1,2−ポリブタジエン、塩素化ポリマー系熱可塑性エラストマー、フッ素系熱可塑性エラストマー、あるいはイオン架橋熱可塑性エラストマーなどの熱可塑性エラストマーなどが挙げられる。   As thermoplastic resins, polyolefin resins such as polyethylene, polypropylene, 4-methylpentene-1 resin, polybutene-1 resin, and high-pressure ethylene copolymer, styrene resins, polyvinyl chloride resins, polyvinylidene chloride resins, polyvinyl alcohol resins , Polyacrylonitrile resin, polyacrylic acid plastic resin, diene plastic resin, polyimide resin, polyester resin, polycarbonate resin, polyacetal resin, fluorine resin, polyurethane plastic resin, polystyrene thermoplastic elastomer, polyolefin thermoplastic elastomer, Polyurethane thermoplastic elastomer, polyester thermoplastic elastomer, polyamide thermoplastic elastomer, low crystalline 1,2-polybutadiene, chlorinated Rimmer type thermoplastic elastomers, fluorine-based thermoplastic elastomer, or a thermoplastic elastomer, such as ion crosslinked thermoplastic elastomers.

接着剤には、熱硬化性樹脂、熱可塑性樹脂、ゴム、あるいは嫌気性接着剤を用いることができる。熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、シアノアクリレート樹脂、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、ベンゾシクロブテン樹脂などが挙げられ、必要な場合に、その硬化剤、硬化促進剤などを混合したもの、あるいはこれらを加熱し、半硬化状にしたものが使用できる。   As the adhesive, a thermosetting resin, a thermoplastic resin, rubber, or an anaerobic adhesive can be used. Thermosetting resins include epoxy resin, bismaleimide triazine resin, polyimide resin, cyanoacrylate resin, phenol resin, unsaturated polyester resin, melamine resin, urea resin, polyisocyanate resin, furan resin, resorcinol resin, xylene resin, benzoguanamine Resin, diallyl phthalate resin, siloxane-modified epoxy resin, siloxane-modified polyamideimide resin, benzocyclobutene resin, and the like, if necessary, a mixture of the curing agent, curing accelerator, etc., or heating these, A semi-cured one can be used.

熱可塑性樹脂としては、ポリカーボネート樹脂、ポリスルフォン樹脂、ポリエーテルイミド樹脂、熱可塑性ポリイミド樹脂、四フッ化ポリエチレン樹脂、六フッ化ポリプロピレン樹脂、ポリエーテルエーテルケトン樹脂、塩化ビニル樹脂、ポリエチレン樹脂、ポリアミドイミド樹脂、ポリフェニレンスルフィド樹脂、ポリオキシベンゾエート樹脂などが挙げられ、必要な場合に、その硬化剤、硬化促進剤などを混合したもの、あるいはこれらを加熱し、半硬化状にしたものが使用できる。   As thermoplastic resins, polycarbonate resins, polysulfone resins, polyetherimide resins, thermoplastic polyimide resins, tetrafluoroethylene resins, hexafluoropolypropylene resins, polyetheretherketone resins, vinyl chloride resins, polyethylene resins, polyamideimides Examples thereof include resins, polyphenylene sulfide resins, polyoxybenzoate resins, and the like, and if necessary, those obtained by mixing their curing agents, curing accelerators, etc., or those that are heated to be semi-cured can be used.

ゴムとしては、天然ゴム、ニトリルゴム、ブタジエンゴム、シリコーンゴム、イソブチレンゴムなどが挙げられ、必要な場合に、その架橋剤などを混合したものが使用できる。この接着剤の厚さは、3〜50μmであることが好ましい。   Examples of the rubber include natural rubber, nitrile rubber, butadiene rubber, silicone rubber, isobutylene rubber, and the like, and a mixture of such a crosslinking agent can be used when necessary. The thickness of the adhesive is preferably 3 to 50 μm.

プラスチックフィルムとして、ポリエチレンテレフタレート樹脂(PET)、ポリエチレンナフタレート樹脂(PEN)などのポリエステル類、ポリエチレン樹脂、ポリプロピレン樹脂、ポリスチレン樹脂、EVAなどのポリオレフィン類、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂などのビニル系樹脂、ポリサルホン樹脂、ポリエーテルサルホン樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリエーテルイミド樹脂、熱可塑性ポリイミド樹脂、四フッ化ポリエチレン樹脂、六フッ化ポリプロピレン樹脂、ポリエーテルエーテルケトン樹脂、ポリフェニレンスルフィド樹脂、ポリオキシベンゾエート樹脂などのフィルムが挙げられる。   As plastic films, polyesters such as polyethylene terephthalate resin (PET) and polyethylene naphthalate resin (PEN), polyolefins such as polyethylene resin, polypropylene resin, polystyrene resin and EVA, vinyl such as polyvinyl chloride resin and polyvinylidene chloride resin Resin, polysulfone resin, polyethersulfone resin, polycarbonate resin, polyamide resin, polyamideimide resin, polyimide resin, acrylic resin, polycarbonate resin, polyetherimide resin, thermoplastic polyimide resin, tetrafluoropolyethylene resin, hexafluoride Examples thereof include films of polypropylene resin, polyether ether ketone resin, polyphenylene sulfide resin, polyoxybenzoate resin and the like.

図1(a)に示すように、金属箔として厚さ9μmのアルミニウム箔4を、基材5として厚さ50μmのポリエチレンテレフタレートフィルムに貼り合わせた積層板を用い、アルミニウム箔4の表面の回路となる箇所に、グラビア印刷方式によりエッチングレジスト(熱乾燥型アルカリ可溶塗料)を印刷、乾燥して形成し、不要な箇所のアルミニウム箔4を塩化第二鉄溶液にてエッチング除去して、図1(a)に示すように、回路層1を2.5mm(巾)×55mm(長さ)のサイズで中央に長さ5mm、巾0.5mmの励振スリット10を形成した。エッチング加工後の励振スリット10巾は、出来上がり寸法値0.5±0.1mmであった。回路層1に搭載するIC素子2として、サイズが0.5mm×0.5mm、厚み50μmを用いた。IC素子2の上下には、各々、バンプサイズ、300μm×400μm、高さ15μmのAuバンプが形成されている。IC素子2に形成された回路層1に接続する電極は、IC素子2の下部に形成されたAuバンプ7と回路層11とは、異方導電フィルム3を介して超音波により加熱・圧着され、超音波接合部13において接合(Au−アルミ接合)されている。   As shown in FIG. 1 (a), a laminated plate obtained by bonding an aluminum foil 4 having a thickness of 9 μm as a metal foil to a polyethylene terephthalate film having a thickness of 50 μm as a substrate 5 is used. 1 is formed by printing and drying an etching resist (heat drying type alkali-soluble paint) by a gravure printing method, and unnecessary portions of the aluminum foil 4 are removed by etching with a ferric chloride solution. As shown in (a), an excitation slit 10 having a size of 2.5 mm (width) × 55 mm (length) and a length of 5 mm and a width of 0.5 mm was formed in the circuit layer 1. The width of the excitation slit 10 after the etching process was a finished dimension value of 0.5 ± 0.1 mm. As the IC element 2 mounted on the circuit layer 1, a size of 0.5 mm × 0.5 mm and a thickness of 50 μm was used. Au bumps having a bump size of 300 μm × 400 μm and a height of 15 μm are formed above and below the IC element 2, respectively. As for the electrode connected to the circuit layer 1 formed on the IC element 2, the Au bump 7 formed on the lower part of the IC element 2 and the circuit layer 11 are heated and pressure-bonded by ultrasonic waves through the anisotropic conductive film 3. The ultrasonic bonding portion 13 is bonded (Au-aluminum bonding).

一方、IC素子2の上部に形成されたAuバンプ7についても異方導電フィルム3を介して、上部の接続カバー8と超音波により超音波接合部13において加熱・圧着により接合(Au−アルミ接合)した。   On the other hand, the Au bump 7 formed on the upper part of the IC element 2 is also bonded to the upper connection cover 8 by ultrasonic waves at the ultrasonic bonding portion 13 via the anisotropic conductive film 3 (Au-aluminum bonding). )did.

下部の回路層1と上部の接続カバー8は、上記と同様、異方導電フィルム3を介して接続ポイント9にて超音波により加熱・圧着され、超音波接合部13において接合(アルミ−アルミ接合)して、半導体装置を作製した。   The lower circuit layer 1 and the upper connection cover 8 are heated and pressure-bonded by ultrasonic waves at the connection point 9 through the anisotropic conductive film 3 and bonded at the ultrasonic bonding portion 13 (aluminum-aluminum bonding). ) To fabricate a semiconductor device.

なお、本実施の形態によると、IC素子のチップサイズが1mm角以下と小さく、かつチップ厚みを100μm以下と薄いものを用いることで、カード又はタグ形状に成形した場合、曲げ・捻れに対して強くなり、機械的な信頼性の高い半導体装置を提供することができる。   In addition, according to the present embodiment, when the chip size of the IC element is as small as 1 mm square or less and the chip thickness is as thin as 100 μm or less, when it is molded into a card or tag shape, it is resistant to bending and twisting. A semiconductor device that is strong and has high mechanical reliability can be provided.

本発明による半導体装置の1つの実施例を示す図である。It is a figure which shows one Example of the semiconductor device by this invention. 従来の技術による半導体装置の1つの実施例の断面図である。It is sectional drawing of one Example of the semiconductor device by a prior art.

符号の説明Explanation of symbols

1.第一の回路層
2.IC素子
3.異方導電フィルム
4.アルミニウム箔(導電層)
5.基材(プラスチックフィルム)
7.Auバンプ(電極)
8.第二の回路層
9.接続ポイント
10.励振スリット
12.アルミニウム酸化層
13.超音波接合部
101.回路層
102.片面バンプ付きIC
103.異方導電フィルム
1. First circuit layer IC element 3. Anisotropic conductive film Aluminum foil (conductive layer)
5). Base material (plastic film)
7). Au bump (electrode)
8). Second circuit layer 9. Connection point 10. Excitation slit 12. Aluminum oxide layer 13. Ultrasonic bonding part 101. Circuit layer 102. IC with single-sided bump
103. Anisotropic conductive film

Claims (7)

表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置において、
前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び前記第二の回路層とに加え、前記第一及び第二の回路層とがそれぞれ超音波による金属接合により接続されていること
を特徴とする半導体装置。
In a semiconductor device including a first circuit layer having a conductive layer formed on a surface, an IC element having electrodes formed on both surfaces, and a second circuit layer having a conductive layer formed on the surface,
In addition to the first electrode of the first circuit layer and the IC element, the other electrode of the IC element and the second circuit layer, the first and second circuit layers are each made of ultrasonic metal. A semiconductor device characterized by being connected by bonding.
前記第一の回路層の導電層にスリットが設けられていることを特徴とする請求項記載の半導体装置。 The semiconductor device according to claim 1 , wherein a slit is provided in the conductive layer of the first circuit layer. 前記スリットは、L字型又はT字型であることを特徴とする請求項記載の半導体装置。 The semiconductor device according to claim 2 , wherein the slit is L-shaped or T-shaped. 前記第一又は第二の回路層の導電層は、アルミニウム箔であることを特徴とする請求項1乃至のいずれかに記載の半導体装置。 The conductive layer of the first or second circuit layer, a semiconductor device according to any one of claims 1 to 3, characterized in that an aluminum foil. 前記IC素子の厚みが100μm以下であることを特徴とする請求項1乃至のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 4, wherein a thickness of the IC elements is 100μm or less. 前記IC素子の大きさが1mm角以下であることを特徴とする請求項1乃至のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 5, wherein the size of the IC element is below 1mm square. 表面に導電層が形成された第一の回路層と、両面に電極が形成されたIC素子と、表面に導電層が形成された第二の回路層とを含む半導体装置の製造方法であって、
前記第一の回路層及び前記IC素子の一方の電極と、前記IC素子の他方の電極及び第二の回路層と、前記第一及び第二の回路層とをそれぞれ超音波による金属接合により接続するステップを有すること
を特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device, comprising: a first circuit layer having a conductive layer formed on a surface; an IC element having electrodes formed on both sides; and a second circuit layer having a conductive layer formed on the surface. ,
The first electrode of the first circuit layer and the IC element, the other electrode of the IC element and the second circuit layer, and the first and second circuit layers are connected by metal bonding using ultrasonic waves, respectively. A method for manufacturing a semiconductor device, comprising the step of:
JP2004008294A 2004-01-15 2004-01-15 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4529447B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004008294A JP4529447B2 (en) 2004-01-15 2004-01-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004008294A JP4529447B2 (en) 2004-01-15 2004-01-15 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2005202682A JP2005202682A (en) 2005-07-28
JP4529447B2 true JP4529447B2 (en) 2010-08-25

Family

ID=34821695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004008294A Expired - Fee Related JP4529447B2 (en) 2004-01-15 2004-01-15 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4529447B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000036555A1 (en) * 1998-12-17 2000-06-22 Hitachi, Ltd. Semiconductor device and production method thereof
JP2002366917A (en) * 2001-06-07 2002-12-20 Hitachi Ltd Ic card incorporating antenna
JP2003317058A (en) * 2002-04-19 2003-11-07 Oji Paper Co Ltd Ic chip mounted body

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000036555A1 (en) * 1998-12-17 2000-06-22 Hitachi, Ltd. Semiconductor device and production method thereof
JP2002366917A (en) * 2001-06-07 2002-12-20 Hitachi Ltd Ic card incorporating antenna
JP2003317058A (en) * 2002-04-19 2003-11-07 Oji Paper Co Ltd Ic chip mounted body

Also Published As

Publication number Publication date
JP2005202682A (en) 2005-07-28

Similar Documents

Publication Publication Date Title
US20110011939A1 (en) Contact-less and dual interface inlays and methods for producing the same
JP3687459B2 (en) IC card
TWI337423B (en) Method for manufacturing a chip card antenna on a thermoplastic support and chip card obtained by said method
JP4241147B2 (en) IC card manufacturing method
JP2005129019A (en) Ic card
TW200903898A (en) Semiconductor device and manufacturing method thereof
JPH10193848A (en) Circuit chip-mounted card and circuit chip module
WO1999032304A1 (en) Semiconductor device
WO2007034764A1 (en) Noncontact information storage medium and method for manufacturing same
JP4620836B2 (en) Wafer manufacturing method
TWI284842B (en) Communication medium capable of carrying out contactless communication and method of producing the same
KR20110010766A (en) Antenna circuit configuring body for ic card/tag, and ic card
KR100846236B1 (en) A smart card web and a method for its manufacture
JP4529447B2 (en) Semiconductor device and manufacturing method thereof
JP2003006588A (en) Ic module, manufacturing method therefor and ic card manufacturing method
US7768459B2 (en) Transponder card
JP2005149375A (en) Semiconductor device
JP2017227959A (en) Contactless type information medium and contactless type information medium manufacturing method
JP2004046549A (en) Contactless ic card
JP2002334309A (en) Ic card and its manufacturing method
JP2002304613A (en) Non-contact type ic card and its manufacturing method
JP2005078101A (en) Contact type/non-contact type hybrid ic module and contact type/non-contact type hybrid ic card using the same
JPH11134458A (en) Ic card
JP3986641B2 (en) Non-contact type IC module manufacturing method and non-contact type IC card manufacturing method
JP4752122B2 (en) Non-contact type IC card and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees