JP4529170B2 - Thin film transistor, TFT substrate, and liquid crystal display device - Google Patents
Thin film transistor, TFT substrate, and liquid crystal display device Download PDFInfo
- Publication number
- JP4529170B2 JP4529170B2 JP2004027171A JP2004027171A JP4529170B2 JP 4529170 B2 JP4529170 B2 JP 4529170B2 JP 2004027171 A JP2004027171 A JP 2004027171A JP 2004027171 A JP2004027171 A JP 2004027171A JP 4529170 B2 JP4529170 B2 JP 4529170B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- film
- shielding film
- light shielding
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 107
- 239000000758 substrate Substances 0.000 title claims description 66
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 37
- 239000010408 film Substances 0.000 claims description 256
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 12
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 76
- 238000005530 etching Methods 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 28
- 238000000206 photolithography Methods 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 4
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、薄膜半導体デバイス、液晶表示装置、及び、それらの製造方法に関し、特に、薄膜半導体デバイスのリーク電流を低減できる薄膜半導体デバイスおよび液晶表示装置に関する。 The present invention relates to a thin film semiconductor device, a liquid crystal display device, and manufacturing methods thereof, and more particularly, to a thin film semiconductor device and a liquid crystal display device that can reduce leakage current of the thin film semiconductor device.
近年、OA(Office Automation)機器用表示装置として、液晶表示装置を用いた各種の表示装置の開発が行われている。各種の液晶表示装置のなかでも、能動素子である薄膜トランジスタ(TFT)をスイッチング素子として使用するアクティブマトリクス型液晶表示装置では、走査線数が増加した場合であっても、コントラストや応答速度があまり低下しないという利点がある。このため、高品位のOA機器用表示装置やハイビジョンTV用表示装置には、アクティブマトリクス型液晶表示装置が用いられることが多い。また、アクティブマトリクス型液晶表示装置を、プロジェクタ等の投射型表示装置のライトバルブとして使用した場合には、大画面表示が容易に得られるという利点がある。 In recent years, various display devices using liquid crystal display devices have been developed as display devices for OA (Office Automation) devices. Among various liquid crystal display devices, in an active matrix liquid crystal display device using a thin film transistor (TFT), which is an active element, as a switching element, the contrast and response speed are greatly reduced even when the number of scanning lines is increased. There is an advantage of not. For this reason, active matrix liquid crystal display devices are often used for high-quality OA equipment display devices and high-definition TV display devices. Further, when the active matrix type liquid crystal display device is used as a light valve of a projection type display device such as a projector, there is an advantage that a large screen display can be easily obtained.
液晶表示装置を、投射型表示装置のライトバルブとして使用する場合には、液晶表示装置は、光源と、光源からの光を投射する光学系との間に配置される。このとき、液晶表示装置は、光源が液晶表示装置の対向基板側に、光学系が液晶表示装置の薄膜半導体デバイス・アレイ基板(TFT基板)側になるように配置される。液晶表示装置は、光源から入射する比較的高輝度の光のうち、光学系側に透過する光の強度を、画面情報に基づいて制御する。より詳細には、液晶表示装置は、薄膜トランジスタをスイッチング駆動し、画素ごとに液晶層に印加する電界を制御して各画素の透過率を変化させることで、透過光の強度を調整する。液晶表示装置を通過した光は、レンズなどで構成された投影用の光学系を介して拡大投影される。 When the liquid crystal display device is used as a light valve of a projection display device, the liquid crystal display device is disposed between a light source and an optical system that projects light from the light source. At this time, the liquid crystal display device is arranged such that the light source is on the counter substrate side of the liquid crystal display device and the optical system is on the thin film semiconductor device array substrate (TFT substrate) side of the liquid crystal display device. The liquid crystal display device controls the intensity of light transmitted to the optical system side out of relatively high-luminance light incident from the light source based on the screen information. More specifically, the liquid crystal display device adjusts the intensity of transmitted light by switching the thin film transistor and controlling the electric field applied to the liquid crystal layer for each pixel to change the transmittance of each pixel. The light that has passed through the liquid crystal display device is magnified and projected through a projection optical system that includes a lens or the like.
通常、アクティブマトリクス型液晶表示装置では、アモルファスシリコン(amorphous silicon)や多結晶シリコンなどの半導体層が、薄膜トランジスタの活性層として使用される。この活性層に光が入射すると、光励起によるリーク電流(光リーク電流)が発生し、コントラストの低下などによって、液晶表示装置の表示性能が低下する。特に、アクティブマトリクス型液晶表示装置を、投影型表示装置のライトバルブとして用いる場合には、液晶表示装置には高輝度の光が入射するため、発生する光リーク電流による影響が大きくなる。また、この場合、液晶表示装置には、光源からの光だけでなく、投影用の光学系で反射した光も薄膜トランジスタの活性層に入射するため、光リーク電流による影響は一層大きくなる。近年では、投射型表示装置の小型化や高輝度化が進んでおり、ライトバルブとして使用される液晶表示装置に入射する光の輝度が増加する傾向にある。このため、光リーク電流の問題はより深刻なものとなっている。 Normally, in an active matrix liquid crystal display device, a semiconductor layer such as amorphous silicon or polycrystalline silicon is used as an active layer of a thin film transistor. When light is incident on the active layer, a leak current (light leak current) is generated by photoexcitation, and the display performance of the liquid crystal display device is degraded due to a decrease in contrast. In particular, when an active matrix type liquid crystal display device is used as a light valve of a projection type display device, high-intensity light is incident on the liquid crystal display device, so that the influence of the generated light leakage current is increased. In this case, not only the light from the light source but also the light reflected by the projection optical system is incident on the active layer of the thin film transistor, so that the influence of the light leakage current is further increased. In recent years, projection-type display devices have become smaller and have higher brightness, and the brightness of light incident on a liquid crystal display device used as a light valve tends to increase. For this reason, the problem of light leakage current has become more serious.
光リーク電流による影響を低減する技術として、例えば、特開2000−338903号公報では、薄膜半導体デバイス・アレイ基板(TFT基板)上に遮蔽膜を設けた構造において、
また、特開2001−033771号公報、特開平06−160899号公報、特開平11−084422号公報に、薄膜トランジスタに入射する戻り光を遮光して、その光量を低減する技術が記載されている。
As a technique for reducing the influence of light leakage current, for example, in Japanese Patent Laid-Open No. 2000-338903, in a structure in which a shielding film is provided on a thin film semiconductor device array substrate (TFT substrate),
Japanese Patent Laid-Open Nos. 2001-033771, JP-A 06-160899, and JP-A 11-084422 describe techniques for shielding the return light incident on the thin film transistor and reducing the amount of light.
また、特願2003−024473においては、光リークの低減のためには光の回り込みを抑制するために遮光膜と薄膜トランジスタの距離が短い方が良く、一方、遮光膜によるバックゲート効果の影響を避けるためには遮光膜と薄膜トランジスタの距離が長い方が良い、という、相反する案件に対する解決案として、以下のような提案がなされている。 In Japanese Patent Application No. 2003-024473, in order to reduce light leakage, it is preferable that the distance between the light shielding film and the thin film transistor is short in order to suppress the wraparound of light, while avoiding the influence of the back gate effect due to the light shielding film. For this purpose, the following proposal has been made as a solution to the conflicting case that a longer distance between the light shielding film and the thin film transistor is better.
タングステンシリサイド膜からなる第1遮光膜と、薄膜トランジスタの活性層との間に、アモルファスシリコン膜からなる光透過性を有しない第2遮光膜を配置し、その第2遮光膜の薄膜トランジスタの活性層に対向する表面部分のキャリア濃度を1017atoms/cm3以下に設定することで、
(1)第2遮光膜と活性層の距離を短くして、第2遮光膜と活性層の間に入り込む光の量を減らし、また、入った光の一部はアモルファスシリコン膜で吸収して、活性に到達する光量を低減する
(2)薄膜トランジスタの活性層に対向する第2遮光膜の表面部分のキャリア濃度を1017atoms/cm3以下と低く設定することで第1遮光膜および第2遮光膜によるバックゲート効果を低減させることにより、リーク電流を低く抑えることができ、かつ、遮光膜によるバックゲート効果を抑制して、薄膜トランジスタのスイッチング特性を良好にできる。
A non-light-transmitting second light-shielding film made of an amorphous silicon film is disposed between the first light-shielding film made of a tungsten silicide film and the active layer of the thin film transistor, and the second light-shielding film has an active layer of the thin film transistor. By setting the carrier concentration of the opposing surface portion to 10 17 atoms / cm 3 or less,
(1) The distance between the second light-shielding film and the active layer is shortened to reduce the amount of light entering between the second light-shielding film and the active layer, and a part of the incident light is absorbed by the amorphous silicon film. (2) By setting the carrier concentration of the surface portion of the second light-shielding film facing the active layer of the thin film transistor to be as low as 10 17 atoms / cm 3 or less, the first light-shielding film and the second light-shielding film By reducing the back gate effect due to the light shielding film, the leakage current can be kept low, and the back gate effect due to the light shielding film can be suppressed to improve the switching characteristics of the thin film transistor.
図5は、従来例の一実施形態例の液晶表示装置の薄膜トランジスタ付近を平面図として示し、図6は、図5のA−A′断面を示している。以下、図5及び図6を参照して、アクティブマトリクス型液晶表示装置を構成する薄膜トランジスタ・アレイ基板(TFT基板)32の構造について詳述する。なお、図5及び図6では、TFT基板32に含まれる複数の薄膜トランジスタのうちの1つを示している。
FIG. 5 shows a plan view of the vicinity of a thin film transistor of a liquid crystal display device according to an embodiment of the prior art, and FIG. 6 shows a cross section taken along the line AA ′ of FIG. Hereinafter, the structure of the thin film transistor array substrate (TFT substrate) 32 constituting the active matrix liquid crystal display device will be described in detail with reference to FIGS. 5 and 6 show one of a plurality of thin film transistors included in the
図5に示すように、TFT基板32は、マトリクス状に配置される複数の薄膜トランジスタ33を有し、各薄膜トランジスタ33は、互いに平行にY方向に沿って延びる複数のデータ線28aと、互いに平行にX方向に沿って延びる複数のゲート線26aとの交点付近に形成される。ゲート線26aは、キャリアがドープされたポリシリコン膜やシリサイド膜などからなり、データ線28aは、アルミニウム膜などからなる。ブラックマトリクス34は、遮光性を有するクロム膜などからなり、ゲート線26a、データ線28a、及び、薄膜トランジスタ33に空間的に重なるように形成される。画素領域31は、ゲート線26aとデータ線28aとによって(ブラックマトリクス34によって)区画され、画素領域31には、透明電極からなる、ほぼ矩形状の画素電極23が配置される。
As shown in FIG. 5, the
図6に示すように、TFT基板32は、下層側から順次に積層された基板1、下地絶縁膜2、第1遮光膜3、第2遮光膜5、第2絶縁膜6、及び、活性層7を有する。また、活性層7の上層側に、ゲート絶縁膜10と、ゲート電極13と、第1層間絶縁膜14と、ソース電極15と、ドレイン電極16と、第2層間絶縁膜17と、下部電極18と、容量絶縁膜19と、上部電極20と、第3層間絶縁膜21と、平坦化膜22と、画素電極23とが形成される。
As shown in FIG. 6, the
下地絶縁膜2は、酸化シリコンからなり、高歪点ガラス基板からなる基板1上の全面に形成される。第1遮光膜3は、導電性を有し、光を反射するタングステンシリサイドからなり、基板1側から入射する光を遮断する。第1遮光膜3は、図5に示すように、データ線28aに対応する領域3a、ゲート線26aに対応する領域3b、及び、薄膜トランジスタ33に対応する領域3cに形成される。第1遮光膜3は、薄膜トランジスタ33に対応する領域3cの下層側では、X方向に関して活性層7に重なる領域に、或いは、活性層7よりも少し広めの領域に形成される。
The base
第2遮光膜5は、非光透過性を有し、光の吸収が可能なアモルファスシリコンからなり、図5に示すように、ゲート線26aに対応する領域5a、及び、薄膜トランジスタ33に対応する領域5bに形成される。第2遮光膜5は、薄膜トランジスタ33に対応する領域の下層側では、X方向に関して活性層7に重なる領域に、或いは、活性層7よりも少し広めの領域に形成される。また、第2遮光膜5の活性層7に対向する表面部分のキャリア濃度は、1017atoms/cm3以下に設定される。第2遮光膜5は、第1遮光膜3と空間的に重なるように、或いは、第1遮光膜3よりも内側に入るように配置される。第2絶縁膜6は、酸化シリコンからなり、第2遮光膜5と活性層7との間に、150nm程度の膜厚で形成される。
The second light-
活性層7は、第2絶縁膜6上に形成され、薄膜トランジスタ33(図5)の活性層を構成する。活性層7のX方向の両端では、中央部に比して、Y方向の幅が広く形成される。活性層7のX方向の一端付近には、キャリア濃度が高く設定されるソース領域8が形成され、X方向の他端付近には、キャリア濃度が高く設定されるドレイン領域9が形成される。ソース領域8は、第1データ線28aと空間的に重なるように配置され(図5)、アルミニウムシリコンからなるソース電極15(コンタクトホール29a)を介して、第1データ線28aと接続する。ドレイン領域9は、第2データ線28bと空間的に重なるように配置され(図5)、アルミニウムシリコンからなるドレイン電極16(コンタクトホール29b)を介して、第2データ線28bと接続する。
The
活性層7上には、酸化シリコンからなるゲート絶縁膜10が形成され、ゲート絶縁膜10上には、活性層7のX方向に関して中央付近に、タングステンシリサイドからなるゲート電極13が形成される。ソース領域8とゲート電極の直下のチャネル領域27との間には低濃度キャリア領域11が形成され、ドレイン領域9とチャネル領域27との間には別の低濃度キャリア領域12が形成される。チャネル領域27は、ゲート線26aから突き出した配線26bと空間的に重なるように配置され(図5)、ゲート電極13とゲート線26(26aおよび26b)とは、コンタクトホールを介して接続される。ゲート絶縁膜10上及びゲート電極13上には、酸化シリコンからなる第1層間絶縁膜14が形成される。
A
第2層間絶縁膜17は、窒化シリコンからなり、第1層間絶縁膜14、ソース電極15、及び、ドレイン電極16上に形成される。第2層間絶縁膜17上には、クロムと微結晶化シリコンとの積層からなる下部電極18が形成される。下部電極18の上部には、窒化シリコンからなる容量絶縁膜19が形成され、その容量絶縁膜19上には、チタン、アルミニウムシリコン、及び、微結晶化シリコンの積層からなる上部電極20が形成される。上部電極20は、第2データ線28b(図5)を介してドレイン電極16に接続される。上部電極10と下部電極18とは、容量絶縁膜19を挟んで対向し、画素容量を構成する。上部電極20上には、窒化シリコンからなる第3層間絶縁膜21が形成される。
The second interlayer
平坦化膜22は、アクリル樹脂からなり、第3層間絶縁膜21上に形成される。平坦化膜22は、薄膜半導体デバイス・アレイ基板32の表面の平坦性を高める。
The
画素電極23は、ITO(インジウム−錫酸化物)からなり、画素領域31(図5)に形成される透明電極として構成される。画素電極23は、平坦化膜22上に形成され、コンタクトホールを介して上部電極20と接続する。液晶表示装置では、図示しない液晶に印加される電界を、画素電極23に与える電位を変化させることで制御し、基板1側(光源側)からの光の透過量が制御される。
The
また、このような構造の薄膜トランジスタを作製する上では、第1遮光膜3の電位を制御するために電気的な接続が必要であり、模式的には図7に示すような構造になる。即ち、活性層7から離れた位置で第1遮光膜3と遮光電極73が遮光コンタクトホール70を介して接続される。なお、遮光コンタクトホール70は複数の薄膜トランジスタに対して共用されるものであって、例えば、図5において1画素が示されているが、実際には隣り合う画素により、第1遮光膜3はX方向に延びており、画素アレイの終端部において遮光コンタクトホール70が1箇所形成され、このX方向の1ラインがY方向に繰り返される。
In order to manufacture the thin film transistor having such a structure, electrical connection is necessary to control the potential of the first light-shielding
このような構造において、第1遮光膜3と遮光電極73とを接続する方法としては、例えば図8のような方法がとられる。図8には第1遮光膜3と遮光電極73が接続されるまでの工程を示す。
In such a structure, as a method of connecting the first
まず、図8(a)に示すように、透明絶縁物からなる基板1に下地絶縁膜2、第1遮光膜3および第2遮光膜5が形成され、続いて第2絶縁膜6、活性層7およびゲート絶縁膜10が形成され、さらにゲート電極13が形成され、図示しないソース領域15およびドレイン領域16が形成され、続いて第1層間膜14が形成された後に、フォトレジスト91をマスクに第1層間膜14、ゲート絶縁膜10および第2絶縁膜6をエッチングし、続いて第2遮光膜5をエッチングして第1遮光膜3の界面までエッチングすることで遮光コンタクトホール70が形成される。
First, as shown in FIG. 8A, a
次に、図8(b)に示すように、例えばアルミニウムを500nm厚に成膜した後、フォトリフォグラフィおよびエッチングを用いて遮光電極73が形成される。 Next, as shown in FIG. 8B, for example, aluminum is deposited to a thickness of 500 nm, and then a light-shielding electrode 73 is formed using photolithography and etching.
しかしながら、このような構造においては、遮光コンタクトホール70を形成する際に、第2遮光膜5をエッチングして第1遮光膜3との界面でエッチングを停止させることが難しく、第1遮光膜3の電位を安定させることが困難になるという問題がある。
However, in such a structure, when the light
これは、第2遮光膜5がキャリア濃度を1017atoms/cm3以下とするため高抵抗アモルファスシリコンからなり、第1遮光膜3が約80%のシリコンを含むタングステンシリサイド膜からなっていることに起因している。遮光コンタクトホール70を形成する場合においては、第1遮光膜3と第2遮光膜5のそれぞれの膜に含まれるシリコン量の比率が近いため、例えば、CF4とO2のガス比を4:1とし、ガス圧を6Pa、エッチングパワーを500wとしてエッチングを行うと、選択比が約1となって、図9に示すように、第1遮光膜3の表面で止まらずに、第1遮光膜3の底部までエッチングされやすい。このため、遮光コンタクトホール直下に安定して第1遮光膜3を残すことができず、第1遮光膜3の電位を安定させることが困難になるという問題がある。
This is because the second light-shielding
また、通常エッチング装置内では、場所によりエッチングレートのばらつきが存在するため、エッチングする基板の面内方向でのエッチング量がばらつき、このために第1遮光膜3が完全に除去されてしまうという不良が発生しやすいという問題もある。
Further, in the normal etching apparatus, since there is a variation in etching rate depending on the location, the amount of etching in the in-plane direction of the substrate to be etched varies, so that the first
本発明は、薄膜トランジスタのチャネル領域に入射する光を抑えるための第1遮光膜および第2遮光膜からなる積層遮光膜を用いた薄膜トランジスタにおいて、第1遮光膜に良好な電気的接続が得られるコンタクト構造を提供して、薄膜トランジスタの光リーク電流を低減でき、かつ、遮光膜によるバックゲート効果が薄膜トランジスタに与える影響を低く抑えることができる薄膜トランジスタ、TFT基板、及び、液晶表示装置を提供することを目的とする。 The present invention relates to a thin film transistor using a laminated light-shielding film composed of a first light-shielding film and a second light-shielding film for suppressing light incident on a channel region of the thin-film transistor, and a contact capable of obtaining good electrical connection to the first light-shielding film. An object is to provide a thin film transistor, a TFT substrate, and a liquid crystal display device that can reduce the light leakage current of the thin film transistor and suppress the influence of the back gate effect due to the light shielding film on the thin film transistor by providing the structure. And
以下に、[発明を実施するための最良の形態]で使用する符号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために付加されたものであるが、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。 Hereinafter, means for solving the problems will be described using the reference numerals used in [Best Mode for Carrying Out the Invention] in parentheses. These numbers and symbols are added to clarify the correspondence between the description of [Claims] and the description of [Best Mode for Carrying Out the Invention]. It should not be used to interpret the technical scope of the invention described in “
本発明の薄膜トランジスタは、導電性の第1遮光膜(3)によって遮光される活性層(7)を有し、第1遮光膜(3)と活性層(7)との間に第1遮光膜(3)に接して第2遮光膜(5)を有し、第2遮光膜(5)の活性層(7)に対向する表面部分のキャリア濃度が1017atoms/cm3以下であることを特徴とする薄膜トランジスタであって、第1遮光膜(3)と電気的接続をするための低抵抗層(51)を第2遮光膜(5)の一部に有し、低抵抗層(51)の上部に遮光コンタクトホール(70)を有していることを特徴とする薄膜トランジスタ。 The thin film transistor of the present invention has an active layer (7) shielded by the conductive first light shielding film (3), and the first light shielding film between the first light shielding film (3) and the active layer (7). (2) having a second light-shielding film (5) in contact with it, and the carrier concentration of the surface portion of the second light-shielding film (5) facing the active layer (7) being 10 17 atoms / cm 3 or less. A thin film transistor characterized by having a low resistance layer (51) for electrical connection with the first light shielding film (3) as a part of the second light shielding film (5), and the low resistance layer (51) A thin film transistor having a light-shielding contact hole (70) on the top of the thin film transistor.
また、本発明の薄膜トランジスタは、導電性の第1遮光膜(3)によって遮光される活性層(7)を有し、第1遮光膜(3)と活性層(7)との間に第2遮光膜(5)を有し、第1遮光膜(3)と電気的接続をするための低抵抗層(51)を第2遮光膜(5)の一部に有し、低抵抗層(51)の上部に遮光コンタクトホール(70)を有し、該第2遮光膜(5)の活性層(7)に対向する表面部分の電界強度が、第1遮光膜(3)に対向する表面部分の電界強度の80%以下としたことを特徴とする。 In addition, the thin film transistor of the present invention has an active layer (7) shielded by the conductive first light-shielding film (3), and a second layer between the first light-shielding film (3) and the active layer (7). The light-shielding film (5) has a low-resistance layer (51) for electrical connection with the first light-shielding film (3) as part of the second light-shielding film (5), and the low-resistance layer (51 ) Has a light shielding contact hole (70) above the surface portion of the second light shielding film (5) facing the active layer (7) and the electric field strength of the surface portion facing the first light shielding film (3). It is characterized by being 80% or less of the electric field strength.
また、本発明の薄膜トランジスタは、第2遮光膜(5)と活性層(7)との間の距離が100〜350nmであることを特徴とする、請求項2に記載の薄膜トランジスタ。
The thin film transistor according to
また、本発明の薄膜トランジスタは、活性層(7)は、ソース領域(8)とチャネル領域(27)との間、及び、ドレイン領域(9)とチャネル領域(27)との間に、ソース領域(8)及びドレイン領域(9)と同じ導電型で且つソース領域(8)及びドレイン領域(9)よりも不純物濃度が低い低濃度キャリア領域(11),(12)を有し、第2遮光膜(5)は、チャネル領域(27)及び低濃度キャリア領域(11),(12)と、平面的に重なり合う部分を有することを特徴とする、請求項1から3の何れかに記載の薄膜トランジスタ。
In the thin film transistor of the present invention, the active layer (7) has a source region between the source region (8) and the channel region (27) and between the drain region (9) and the channel region (27). (8) and drain region (9) having the same conductivity type and having a lower concentration carrier region (11), (12) having a lower impurity concentration than the source region (8) and drain region (9), The thin film transistor according to any one of
また、本発明の薄膜トランジスタは、第2遮光膜(5)が、半導体膜であることを特徴とする、請求項1から4の何れかに記載の薄膜トランジスタ。
5. The thin film transistor according to
また、本発明の薄膜トランジスタは、第2遮光膜(5)が光吸収性を有することを特徴とする、請求項1から4の何れかに記載の薄膜トランジスタ。
The thin film transistor according to any one of
また、本発明のTFT基板は、光透過性の基板(1)と、基板上に形成された複数の薄膜トランジスタから成るトランジスタアレイと、基板(1)と薄膜トランジスタとの間に配設された導電性の第1遮光膜(3)とを備えるTFT基板において、第1遮光膜(3)によって遮光される活性層(7)を有し、第1遮光膜(3)と活性層(7)との間に第1遮光膜(3)に接して第2遮光膜(5)を有し、第2遮光膜(5)の、活性層(7)に対向する表面部分のキャリア濃度が1017atoms/cm3以下であって、第1遮光膜(3)と電気的接続をするための低抵抗層(51)を第2遮光膜(5)の一部に有し、低抵抗層(51)の上部に遮光コンタクトホール(70)を有していることを特徴とする。 The TFT substrate of the present invention includes a light-transmitting substrate (1), a transistor array composed of a plurality of thin film transistors formed on the substrate, and a conductive material disposed between the substrate (1) and the thin film transistors. The TFT substrate having the first light-shielding film (3) has an active layer (7) shielded by the first light-shielding film (3), and includes the first light-shielding film (3) and the active layer (7). There is a second light-shielding film (5) in contact with the first light-shielding film (3) between them, and the carrier concentration of the surface portion of the second light-shielding film (5) facing the active layer (7) is 10 17 atoms / a cm 3 or less, a low-resistance layer to the first light-shielding film and (3) electrical connections (51) to a portion of the second light-shielding film (5), the low-resistance layer (51) The light-shielding contact hole (70) is provided on the upper part.
また、本発明のTFT基板は、複数の薄膜トランジスタのそれぞれに対応して画素電極(23)を備え、画素電極(23)は対応する薄膜トランジスタによって駆動されることを特徴とする、請求項7に記載のTFT基板。 The TFT substrate of the present invention includes a pixel electrode (23) corresponding to each of the plurality of thin film transistors, and the pixel electrode (23) is driven by the corresponding thin film transistor. TFT substrate.
また、本発明のTFT基板は、画素電極(23)に並列に画素容量が接続されることを特徴とする、請求項8に記載のTFT基板。
9. The TFT substrate according to
また、本発明のTFT基板は、複数の薄膜トランジスタとは別の薄膜トランジスタを備え、該別の薄膜トランジスタには第1遮光膜(3)及び第2遮光膜(5)の何れもが配設されないことを特徴とする請求項7又は8に記載のTFT基板。
Further, the TFT substrate of the present invention includes a thin film transistor different from the plurality of thin film transistors, and neither the first light shielding film (3) nor the second light shielding film (5) is disposed on the other thin film transistor. The TFT substrate according to
また、本発明の液晶表示装置は、請求項7〜10の何れかに記載のTFT基板と、該TFT基板に対向して配設される対向基板と、TFT基板と対向基板との間に配設された液晶層とを備えることを特徴とする。
A liquid crystal display device according to the present invention is disposed between the TFT substrate according to any one of
このようにして作製された液晶ディスプレイ用TFT基板であれば、
タングステンシリサイドからなる第1遮光膜の上部にアモルファスシリコンからなる第2遮光膜積層された遮光膜においても、第2遮光膜をエッチングする工程が無いため、従来例の第2遮光膜のエッチングの際に第1遮光膜もエッチングされるという問題が解消され、第1遮光膜の電気的接続も第2遮光膜の低抵抗層を介することで容易に行うことができる。従って、第1遮光膜によりTFT基板の外部からの遮光が図れ、かつ、第2遮光膜と薄膜トランジスタ底部の距離を適切に設定することで、TFT基板内に進入した光の低減が図れるので、光リークが低減した薄膜トランジスタを得ることができる。また、第2遮光膜と薄膜トランジスタ底部の距離を適切に設定することで、遮光膜によるバックゲート効果の影響を低く抑えることができ、スイッチング特性が良好な薄膜トランジスタを作製できる。
If it is a TFT substrate for a liquid crystal display manufactured in this way,
Even in the light shielding film in which the second light shielding film made of amorphous silicon is stacked on the first light shielding film made of tungsten silicide, there is no step of etching the second light shielding film. In addition, the problem that the first light-shielding film is also etched is solved, and electrical connection of the first light-shielding film can be easily performed through the low resistance layer of the second light-shielding film. Therefore, light from the outside of the TFT substrate can be shielded by the first light shielding film, and light entering the TFT substrate can be reduced by appropriately setting the distance between the second light shielding film and the bottom of the thin film transistor. A thin film transistor with reduced leakage can be obtained. Further, by appropriately setting the distance between the second light-shielding film and the bottom of the thin film transistor, the influence of the back gate effect by the light-shielding film can be suppressed low, and a thin film transistor with favorable switching characteristics can be manufactured.
従来の問題を解消するために、本発明においては、第2遮光膜をエッチングする工程を行わず、かつ、第2遮光膜に低抵抗層を有することで第1遮光膜と電気的接続を図ることを特徴とする。 In order to solve the conventional problem, in the present invention, the step of etching the second light shielding film is not performed, and a low resistance layer is provided in the second light shielding film, thereby achieving electrical connection with the first light shielding film. It is characterized by that.
以下、図面を参照し、本発明の実施形態に基づいて、本発明を更に詳細に説明する。 Hereinafter, the present invention will be described in more detail based on embodiments of the present invention with reference to the drawings.
(第1の実施の形態)
まず、図1Aに示すように、透明絶縁物からなる基板1に例えば膜厚200nmの酸化シリコンを成膜して下地絶縁膜2を形成し、続いて例えば100nm膜厚のタングステンシリサイド(WSi)膜および50nm膜厚のアモルファスシリコン(a−Si)膜を連続して成膜した後、フォトリソグラフィおよびエッチングにより第1遮光膜3および第2遮光膜5を形成する。
(First embodiment)
First, as shown in FIG. 1A, for example, a silicon oxide film having a thickness of 200 nm is formed on a
次に、図1Bに示すように、フォトリソグラフィおよびイオンドーピングを用いて、第2遮光膜5に例えば不純物40としてリンを用い、1×1015/cm2の注入量で第2遮光膜5に注入して低抵抗層51を形成する。
Next, as shown in FIG. 1B, by using photolithography and ion doping, for example, phosphorus is used as the impurity 40 in the second light-shielding
続いて、図1Cに示すように、第2絶縁膜6を200nmで成膜した後、50nm膜厚のシリコン層および20nm膜厚の絶縁膜を連続して成膜した後、フォトリソグラフィおよびエッチングを用いて活性層7およびゲート絶縁膜10を形成する。
Subsequently, as shown in FIG. 1C, after the second
続いて、図1Dに示すようにフォトリソグラフィおよびイオンドーピングを用いて活性層7に例えば不純物41としてリンを用い、1×1015/cm2の注入量で活性層7に注入してソース領域8およびドレイン領域9を形成する。
Subsequently, as shown in FIG. 1D, for example, phosphorus is used as the impurity 41 in the
続いて、図1Eに示すように、例えば20nm膜厚の第2ゲート絶縁膜61を成膜する。さらに続けて例えば150nm膜厚のWSiを成膜した後、フォトリフォグラフィおよびエッチングを用いてゲート電極13を形成する。
Subsequently, as shown in FIG. 1E, a second
続いて、図1Fに示すように、例えば400nm膜厚の第1層間絶縁膜14を成膜してフォトリフォグラフィおよびエッチングを用いて第1コンタクトホール71および遮光コンタクトホール70を形成する。
Subsequently, as shown in FIG. 1F, for example, a first
続いて、図1Gに示すように、アルミニウムを0.3μm厚に成膜して、フォトリフォグラフィおよびエッチングを用いてソース電極15、ドレイン電極16および遮光電極73を形成する。
Subsequently, as shown in FIG. 1G, aluminum is formed to a thickness of 0.3 μm, and the
続いて、図1Hに示すように、例えば膜厚400nmの窒化シリコンを成膜して第3層間絶縁膜21を成膜した後、例えば最も薄い部分が200nmとなるように平坦化膜22を成膜し、フォトリフォグラフィおよびエッチングを用いて第2コンタクトホール72を形成した後、100nm膜厚のITOを成膜して、フォトリフォグラフィおよびエッチングを用いて画素電極23を形成して液晶ディスプレイ用TFT基板を作製できる。
Subsequently, as shown in FIG. 1H, for example, a silicon nitride film having a thickness of 400 nm is formed and the third
このようにして作製した薄膜トランジスタであれば、従来の方式でアモルファスシリコン層からなる第2遮光膜5とタングステンシリサイドからなる第1遮光膜3が積層している場合に、第1遮光膜3と電気的接続をとるために遮光コンタクトホール70越しに第2遮光膜5をエッチングする必要が無く、第1遮光膜3のオーバーエッチングの問題が解消され、また、遮光コンタクトホール70直下の第2遮光膜が低抵抗層51で形成されているためにコンタクト抵抗の増大という問題も解消される。
In the case of the thin film transistor manufactured as described above, when the second light-shielding
(第2の実施の形態)
以下、図面を参照し、本発明の第2の実施形態を詳細に説明する。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described in detail with reference to the drawings.
まず、図2Aに示すように、透明絶縁物からなる基板1に例えば膜厚200nmの酸化シリコンを成膜して下地絶縁膜2を形成し、続いて例えば膜厚100nmのタングステンシリサイド(WSi)膜および膜厚50nmのアモルファスシリコン(a−Si)膜を連続して成膜した後、フォトリソグラフィおよびエッチングにより第1遮光膜3および第2遮光膜5を形成する。
First, as shown in FIG. 2A, for example, a silicon oxide film having a thickness of 200 nm is formed on a
次に、図2Bに示すように、例えば膜厚200nmの第2絶縁膜6を成膜した後、例えば膜厚50nmのシリコン層および膜厚20nmの絶縁膜を連続して成膜した後、フォトリソグラフィおよびエッチングを用いて活性層7およびゲート絶縁膜10を形成する。
Next, as shown in FIG. 2B, for example, after the second
続いて、図2Cに示すように、フォトリソグラフィおよびエッチングを用いて第2絶縁膜6に第1遮光コンタクトホール76を形成する。
Subsequently, as shown in FIG. 2C, a first light shielding
続いて、図2Dに示すようにフォトリソグラフィおよびイオンドーピングを用いて活性層7に例えば不純物40としてリンを用い、1×1015/cm2の注入量で導入して活性層7にソース領域8およびドレイン領域9を、また同時に、第2遮光膜に低抵抗層51を形成する。
Subsequently, as shown in FIG. 2D, for example, phosphorus is used as the impurity 40 in the
続いて、図2Eに示すように、例えば膜厚20nmの第2ゲート絶縁膜61を成膜し、さらに続けて例えば膜厚150nmのタングステンシリサイドを成膜した後、フォトリフォグラフィおよびエッチングを用いてゲート電極13を形成する。
Subsequently, as shown in FIG. 2E, a second
続いて、図2Fに示すように、例えば膜厚400nmの酸化シリコンを成膜して第1層間絶縁膜14を形成した後、フォトリフォグラフィおよびエッチングを用いて第2遮光コンタクトホール77を形成する。
Subsequently, as shown in FIG. 2F, for example, a silicon oxide film having a thickness of 400 nm is formed to form the first
続いて、図1G〜Hと同じ工程を行って、図2Gに示すように、液晶ディスプレイ用TFT基板を作製できる。 Then, the same process as FIG. 1G-H is performed, and as shown to FIG. 2G, the TFT substrate for liquid crystal displays can be produced.
このようにして作製した薄膜トランジスタであれば、従来の方式でシリコン層からなるる第2遮光膜5とタングステンシリサイドからなる第1遮光膜3が積層している場合に、第1遮光膜3と電気的接続をとるために遮光コンタクトホール70越しに第2遮光膜5をエッチングする必要が無く、第1遮光膜3のオーバーエッチングの問題が解消され、また、第1遮光コンタクトホール76直下の第2遮光膜5に低抵抗層51が形成されているためにコンタクト抵抗の増大という問題も解消される。
In the case of the thin film transistor manufactured as described above, when the second light-shielding
また、(第1の実施の形態)では、イオンドーピング工程を2回行っていたが、(第2の実施の形態)ではソース領域15、ドレイン領域16および低抵抗層51を1回のイオンドーピング工程で形成できるという利点もある。
In the (first embodiment), the ion doping process is performed twice. In the (second embodiment), the
(第3の実施の形態)
まず、図3Aに示すように、透明絶縁物からなる基板1に例えば酸化シリコンを200nmの膜厚で成膜して下地絶縁膜2を形成し、続いて例えば膜厚が100nmのタングステンシリサイド(WSi)膜および50nm膜厚のアモルファスシリコン膜を連続して成膜した後、フォトリソグラフィおよびエッチングにより第1遮光膜3および第2遮光膜5を形成する。
(Third embodiment)
First, as shown in FIG. 3A, a
次に、図3Bに示すように、例えば膜厚が200nmの酸化シリコンを成膜して第2絶縁膜6を形成した後、フォトレジスト91をマスクにエッチングを行い、第1遮光コンタクトホール76を形成する。
Next, as shown in FIG. 3B, for example, a silicon oxide film having a thickness of 200 nm is formed to form the second
続いて、図3Cに示すように、例えば膜厚が10nmの酸化シリコンを成膜して保護膜60を形成する。
Subsequently, as shown in FIG. 3C, for example, a
続いて、図3Dに示すように例えば膜厚が50nmのシリコン層および膜厚が20nm絶縁膜を連続して成膜した後、フォトレジスト91をマスクにエッチングを行い、活性層7およびゲート絶縁膜10を形成する。
Subsequently, as shown in FIG. 3D, for example, a silicon layer having a film thickness of 50 nm and an insulating film having a film thickness of 20 nm are continuously formed, and then etching is performed using the
続いて、図3Eに示すように、フォトレジスト93をマスクに例えば不純物40としてリンを用い、1×1015/cm2の注入量でイオンドーピングを行い、活性層7にソース領域8およびドレイン領域9を、また、同時に第2遮光膜5に低抵抗層51を形成する。
Subsequently, as shown in FIG. 3E, using the
続いて、図2F〜図2Gと同じ工程を行って、図3Fに示すように、液晶ディスプレイ用TFT基板を作製できる。 Subsequently, the same steps as in FIGS. 2F to 2G are performed, and a TFT substrate for a liquid crystal display can be manufactured as shown in FIG. 3F.
このようにして作製した薄膜トランジスタであれば、従来の方式でアモルファスシリコンからなる第2遮光膜5とタングステンシリサイドからなる第1遮光膜3が積層している場合に、第1遮光膜3と電気的接続をとるために遮光コンタクトホール70越しに第2遮光膜5をエッチングする必要が無く、第1遮光膜3のオーバーエッチングの問題が解消され、また、第2遮光コンタクトホール77直下の第2遮光膜5に低抵抗層が形成されているためにコンタクト抵抗の増大という問題も解消される。
In the thin film transistor manufactured as described above, when the second light-shielding
また、(第1の実施の形態)では、イオンドーピング工程を2回行っていたが、(第3の実施の形態)ではソース領域8、ドレイン領域9および低抵抗層51を1回のイオンドーピング工程で形成できるという利点もある。
In the (first embodiment), the ion doping process is performed twice. In the (third embodiment), the
また、(第3の実施の形態)では、第2遮光膜5に不純物の導入を保護膜60越しに行っているため、(第2の実施の形態)に対して、不純物による第2遮光膜5表面のダメージを低減できる。
In the (third embodiment), since the impurity is introduced into the second light-shielding
(第4の実施の形態)
第4の実施の形態においては、まず第3の実施の形態に示した、図3A〜図3Dの工程を行なうことで、基板1上に下地絶縁膜2、第1遮光膜3、第2遮光膜5、第2絶縁膜、第1遮光コンタクトホール76、活性層7およびゲート絶縁膜10が形成される。
(Fourth embodiment)
In the fourth embodiment, first, the
次に、図4Aに示すように、例えば膜厚が20nmの酸化シリコンを成膜して第2ゲート絶縁膜61を形成した後、膜厚が200nmのタングステンシリサイドを成膜して、フォトリソグラフィおよびエッチングによりゲート電極13を形成する。
Next, as shown in FIG. 4A, for example, after forming a second
続いて、図4Bに示すように、ゲート電極13および第2絶縁膜6をマスクとして用い、例えば不純物60としてリンを1×1015/cm2の注入量でイオンドーピングすることで活性層7にソース領域8およびドレイン領域9を、また、同時に第2遮光膜5に低抵抗層51を形成する。
Subsequently, as shown in FIG. 4B, the
続いて、図4Cに示すように、例えば膜厚が400nmの酸化シリコンを成膜して、第1層間絶縁膜14を成膜してフォトリフォグラフィおよびエッチングを用いて第1コンタクトホール71および第2遮光コンタクトホール77を形成する。
Subsequently, as shown in FIG. 4C, for example, a silicon oxide film having a thickness of 400 nm is formed, a first
続いて、図1G〜図1Hと同じ工程を行って、図1Hと同様の液晶ディスプレイ用TFT基板を作製できる。 Subsequently, the same steps as in FIGS. 1G to 1H are performed, and a liquid crystal display TFT substrate similar to that in FIG. 1H can be manufactured.
第4の実施の形態によれば、イオンドーピング用のフォトリソグラフィ工程を行わずに液晶ディスプレイ用TFT基板を作成できるという利点と、薄膜トランジスタのソース領域8およびドレイン領域9をセルフアライメント方式で作製することができる。
According to the fourth embodiment, it is possible to produce a TFT substrate for a liquid crystal display without performing a photolithography process for ion doping, and to produce the
なお、第1の実施の形態〜第4の実施の形態では、不純物としてリンを用いるn型TFTの作製を例にとっているが、例えば不純物としてボロンを用いたp型TFTとすることも可能である。 In the first to fourth embodiments, an n-type TFT using phosphorus as an impurity is taken as an example. However, for example, a p-type TFT using boron as an impurity may be used. .
1:基板
2:下地絶縁膜
3:第1遮光膜
5:第2遮光膜
6:第2絶縁膜
7:薄膜トランジスタの活性層
8:ソース領域
9:ドレイン領域
10:ゲート絶縁膜
11、12:低濃度キャリア領域
13:ゲート電極
14:第1層間絶縁膜
15:ソース電極
16:ドレイン電極
17:第2層間絶縁膜
18:画素容量の下部電極
19:画素容量絶縁膜
20:画素容量の上部電極
21:第3層間絶縁膜
22:平坦化膜
23:画素電極
26:ゲート線
27:チャネル領域
28:データ線
31:画素領域
32:薄膜トランジスタ・アレイ基板(TFT基板)
33:薄膜トランジスタ
34:ブラックマトリクス膜
40:不純物
51:低抵抗層
60:保護膜
61:第2ゲート絶縁膜
70:遮光コンタクトホール
71:第1コンタクトホール
73:遮光電極
76:第1遮光コンタクトホール
77:第2遮光コンタクトホール
91、92、93:フォトレジスト
1: Substrate 2: Base insulating film 3: First light-shielding film 5: Second light-shielding film 6: Second insulating film 7: Thin film transistor active layer 8: Source region 9: Drain region 10:
14: first interlayer insulating film 15: source electrode 16: drain electrode 17: second interlayer insulating film 18: pixel capacitor lower electrode 19: pixel capacitor insulating film 20: pixel capacitor upper electrode 21: third interlayer insulating film 22 : Flattening film 23: pixel electrode 26: gate line 27: channel region 28: data line 31: pixel region 32: thin film transistor array substrate (TFT substrate)
33: thin film transistor 34: black matrix film 40: impurity 51: low resistance layer 60: protective film 61: second gate insulating film 70: light shielding contact hole 71: first contact hole 73: light shielding electrode 76: first light shielding contact hole 77 : Second light shielding contact holes 91, 92, 93: photoresist
Claims (8)
前記第2遮光膜は、アモルファスシリコン膜により形成されることを特徴とする、請求項1又は2に記載の薄膜トランジスタ。 The thin film transistor according to claim 1, wherein the second light shielding film is formed of an amorphous silicon film.
第1遮光膜によって遮光される活性層を有し、前記第1遮光膜と前記活性層との間に前記第1遮光膜に接して第2遮光膜を有し、前記第2遮光膜の、前記活性層に対向する表面部分のキャリア濃度が10E17atoms/cm3以下であって、前記第1遮光膜と電気的接続をするための低抵抗層を前記第2遮光膜の一部に有し、前記低抵抗層の上部に遮光コンタクトホールを有し、前記第2遮光膜は半導体膜であることを特徴とするTFT基板。 In a TFT substrate comprising: a light transmissive substrate; a transistor array comprising a plurality of thin film transistors formed on the substrate; and a conductive first light-shielding film disposed between the substrate and the thin film transistor.
An active layer shielded by the first light-shielding film; and a second light-shielding film in contact with the first light-shielding film between the first light-shielding film and the active layer; A carrier concentration of a surface portion facing the active layer is 10E 17 atoms / cm 3 or less, and a low resistance layer for electrical connection with the first light shielding film is included in a part of the second light shielding film. A TFT substrate having a light shielding contact hole above the low resistance layer , wherein the second light shielding film is a semiconductor film .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004027171A JP4529170B2 (en) | 2004-02-03 | 2004-02-03 | Thin film transistor, TFT substrate, and liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004027171A JP4529170B2 (en) | 2004-02-03 | 2004-02-03 | Thin film transistor, TFT substrate, and liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223015A JP2005223015A (en) | 2005-08-18 |
JP4529170B2 true JP4529170B2 (en) | 2010-08-25 |
Family
ID=34998434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004027171A Expired - Lifetime JP4529170B2 (en) | 2004-02-03 | 2004-02-03 | Thin film transistor, TFT substrate, and liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4529170B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011135896A1 (en) * | 2010-04-27 | 2011-11-03 | シャープ株式会社 | Semiconductor device, and manufacturing method for same |
WO2011136071A1 (en) * | 2010-04-27 | 2011-11-03 | シャープ株式会社 | Semiconductor device, and manufacturing method for same |
JP2016134388A (en) | 2015-01-15 | 2016-07-25 | 株式会社ジャパンディスプレイ | Display device |
KR102407521B1 (en) * | 2015-01-28 | 2022-06-10 | 엘지디스플레이 주식회사 | Organic light emitting display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243967A (en) * | 1999-02-22 | 2000-09-08 | Sony Corp | Manufacture of semiconductor device |
JP2001100250A (en) * | 1999-09-30 | 2001-04-13 | Nec Corp | Transmission liquid crystal panel, image display device and method for manufacturing panel |
JP2002122857A (en) * | 2000-08-07 | 2002-04-26 | Seiko Epson Corp | Electro-optical device, electronic equipment substrate for electro-optical device, method of manufacturing substrate for electro-optical device, and light shielding film |
JP2003131261A (en) * | 2001-08-03 | 2003-05-08 | Nec Corp | Thin film transistor array substrate and active matrix type liquid crystal display device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4021014B2 (en) * | 1997-09-11 | 2007-12-12 | セイコーエプソン株式会社 | Liquid crystal display panel and thin film transistor array substrate |
-
2004
- 2004-02-03 JP JP2004027171A patent/JP4529170B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243967A (en) * | 1999-02-22 | 2000-09-08 | Sony Corp | Manufacture of semiconductor device |
JP2001100250A (en) * | 1999-09-30 | 2001-04-13 | Nec Corp | Transmission liquid crystal panel, image display device and method for manufacturing panel |
JP2002122857A (en) * | 2000-08-07 | 2002-04-26 | Seiko Epson Corp | Electro-optical device, electronic equipment substrate for electro-optical device, method of manufacturing substrate for electro-optical device, and light shielding film |
JP2003131261A (en) * | 2001-08-03 | 2003-05-08 | Nec Corp | Thin film transistor array substrate and active matrix type liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JP2005223015A (en) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3340301B1 (en) | Substrate for display device and display device including the same | |
JP5020428B2 (en) | Top gate polysilicon thin film transistor manufacturing method | |
KR101987218B1 (en) | Array substrate, manufacturing method thereof, and display apparatus | |
US6927809B2 (en) | Active matrix substrate and display device | |
JP4139346B2 (en) | Flat panel display device and manufacturing method thereof | |
JP3941032B2 (en) | Thin film transistor liquid crystal display element having vertical thin film transistor | |
TWI401802B (en) | Thin film transistor plate and method of fabricating the same | |
US20160126258A1 (en) | Low temperature poly-silicon array substrate and forming method thereof | |
JP2006163389A (en) | Thin film transistor liquid crystal display, laminated storage capacitor, and method of fabricating the same | |
JP2008041865A (en) | Display, and manufacturing method thereof | |
JP4423659B2 (en) | Thin film transistor, TFT substrate, and liquid crystal display device | |
KR100224704B1 (en) | Thin film transistor liquid crystal display device and its manufacturing method | |
US20020149054A1 (en) | Flat panel display device and method of manufacturing the same | |
JP2000275680A (en) | Reflection type liquid crystal display device and display panel using the same | |
JP5243310B2 (en) | Liquid crystal display panel and manufacturing method thereof | |
CN111415963B (en) | Display panel and preparation method thereof | |
JPH10142636A (en) | Active matrix type display circuit | |
JP4529170B2 (en) | Thin film transistor, TFT substrate, and liquid crystal display device | |
WO2020232926A1 (en) | Array substrate and method for manufacturing array substrate | |
JPH10133233A (en) | Active matrix type display circuit and its manufacture | |
KR101760946B1 (en) | Method for fabricating Array substrate having Thin Film Transistor | |
JP4381063B2 (en) | Array substrate and flat display device | |
JP3777873B2 (en) | Thin film transistor, active matrix substrate, electro-optical device, and electronic apparatus | |
KR20070049741A (en) | An array substrate of lcd and method of fabricating of the same | |
KR102092544B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4529170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |