JP4520847B2 - 集積回路における不揮発性メモリからのデータをフェッチするための方法及び対応する集積回路 - Google Patents
集積回路における不揮発性メモリからのデータをフェッチするための方法及び対応する集積回路 Download PDFInfo
- Publication number
- JP4520847B2 JP4520847B2 JP2004502189A JP2004502189A JP4520847B2 JP 4520847 B2 JP4520847 B2 JP 4520847B2 JP 2004502189 A JP2004502189 A JP 2004502189A JP 2004502189 A JP2004502189 A JP 2004502189A JP 4520847 B2 JP4520847 B2 JP 4520847B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- volatile memory
- processor
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
Description
・データが、プロセッサによって不揮発性メモリから要求されると、前記データに対応するアドレスは不揮発性メモリに転送される。
・アドレスが変化させられているシステムクロックサイクル内のストローブ信号(strobe signal)は不揮発性メモリに向けられる(ダイレクトされる)。
・アドレスに対応する不揮発性メモリにおけるデータが使用可能になるとすぐにデータはプロセッサに向けられる。
1. 読み出し要求
1.1. AMBAバスアドレスba[...]の変化の1/2クロック後、CACO−SMはRead(読み出し)状態になる。
1.2. バスアドレスba[...]はレジスタバスアドレスrba[...]に登録される。
1.3. タグキャッシュは比較し、フラッシュヒット信号f_hit<=0となる。
2. ミス認識
2.1. フラッシュヒット信号f_hit=0となるとすぐにCACO−SMはフラッシュバス要求状態Fbreqになる。
2.2. 内部バスを要求する内部バス要求信号rd_fbus_reqはハイになる。
3. 同期及びアービトレーション(arbitration)
3.1. 異なるクロックドメインがもたらされている場合に必要とされる、同期プロセスの1クロックサイクル後、フラッシュバス要求信号rd_fbus_reqはアービタSMフラッシュバス読み出し要求信号に転送されるf_fbrdreq<=rd_fbus_req。
3.2. CACO−SMはミス状態Missになる。
4. フラッシュメモリバス承認(grant)
4.1. f_fbrdreqがハイになると、アービタはFBEDGNT1になる。
4.2. バスアドレスrba[...]は最終的にフラッシュメモリアドレスに渡される。
5. フラッシュメモリアクセス
5.1. 2分の1(1/2)クロック後、フラッシュストローブ信号f_clはハイになり、リアルフラッシュストローブ信号Flash CLに渡される。この場合リアルフラッシュ読み出し動作が開始される。
同期モードにおいて、フラッシュメモリ602はアドレスAdd[...]をフラッシュ同期ストローブ信号CLでラッチする。AMBAアドレスba[...]は接続されたままであり、デバイス選択部においてすぐに使用可能である。従って、ミスが安定である場合、情報を待つために必要とされるほんの半分(1/2)のクロックサイクル後、フラッシュメモリ602はストローブされる。これにより、図2乃至5に記載の上記実施例と比較して3.5クロックサイクルが節減される。フラッシュストローブ信号CLはそれからフラッシュメモリのレディ(準備完了)信号(ready signal)Flash Readyによって非同期にリセットされる。この解決策により、フラッシュストローブ信号CLが再びドライブされ得る前にフルクロックサイクルを待つことは不要となる。大きな改善点は、このメカニズムの場合、非常に低い周波数において、フラッシュメモリのアクセス期間がクロック周期よりも短いとき、キャッシュ601におけるミスはいかなる待機状態も示唆しないであろうということにある。実際フラッシュメモリのレディ信号Flash Readyは次のサイクルの前にもたらされるので、たとえミスが発生して、フラッシュメモリ602がストローブされても、マイクロコントローラ(以下ARM又はプロセッサ603とも称される)は待機状態に移行されないと共に、次のクロックサイクルにおいて新たなデータを既に要求していることが可能である。ストローブ信号CLがリセットされた後、他のサイクルに対して前記マイクロコントローラは動作可能状態にある。
DCモード(DC mode)により、最も速いアクセス期間がもたらされるが、より高い消費電力を伴う。上記の実施例において、読み出しの終わりでフラッシュメモリ602をスイッチオフするメカニズムがもたらされているが、無駄な第一のクロックサイクルを費やすことにより、消費電力は増大させられる。従って以下に記載の同期モードとの違いは、読み出し動作が自身のアドレス変化によってトリガされるので、ミス及びDCモード情報が安定になるために必要とされる、AMBA要求の半分1/2クロックサイクル後、ストローブ信号DCRはストローブ信号CLの代わりにドライブされ、フラッシュメモリアドレスバスは、AMBAアドレスrba[...]の登録バージョン(registerd version)で再ドライブ(redrive)されることにある。このように、アドレスは全ての読み出し動作に対して安定になることが仮定され得る。最終的に両方の場合、データFlashOut Q[...]がフラッシュメモリ602から使用可能になるとすぐに、当該データはAMBAデータバス604上でも使用可能になる。従ってプロセッサ603に対する待機信号の解放(release)は、上記アーキテクチャにおいて予想され得る解放よりも少なくとも1クロック早く予期され得る。これは、フラッシュメモリ602から内部キャッシュレジスタ601にデータを渡すために必要とされる期間である。
Claims (11)
- プロセッサ及び前記プロセッサを不揮発性メモリに接続するインタフェイス部を備える集積回路に組み込まれる前記不揮発性メモリからのデータをフェッチするための方法であって、
新たなデータが、前記プロセッサによって前記不揮発性メモリから要求されるとき、前記新たなデータに対応するアドレスは、前記不揮発性メモリと、前記不揮発性メモリに対してキャッシュとして機能する前記インタフェイス部に埋め込まれたキャッシュに同時に指定されるステップと、
要求されたアドレスが、アドレスの同時指定からシステムクロックの同じ第1の半サイクル内に前記キャッシュに記憶されているかを決定するステップと、
要求されたアドレスがキャッシュに記憶されているときには、データは前記キャッシュから前記プロセッサに供給されるステップと、
要求されたアドレスがキャッシュに記憶されていないときには、前記アドレスが変化させられているシステムクロックサイクル内でストローブ信号は前記不揮発性メモリに向けられるステップと、
前記アドレスに対応する前記不揮発性メモリにおける前記データが使用可能になると前記データは前記プロセッサに向けられるステップと
を有する方法。 - 前記インタフェイス部は、前記ストローブ信号を生成すると共に前記新たなデータアドレスと前記ストローブ信号との両方を前記不揮発性メモリに向けさせる請求項1に記載のデータをフェッチするための方法。
- 同期モードにおいて、前記ストローブ信号が活性化されているときにのみ、前記不揮発性メモリに前記新たなデータアドレスがもたらされる請求項1又は2に記載のデータをフェッチするための方法。
- 非同期モードにおいて、前記新たなデータが伝送されるまで常時前記不揮発性メモリに前記新たなデータアドレスがもたらされる請求項1又は2に記載のデータをフェッチするための方法。
- 前記インタフェイス部は、前記キャッシュされたデータが前記新たなデータアドレスに対応していないことを検出したとき、前記不揮発性メモリからデータをアクセスするのに必要な時間、待機信号が生成される請求項1に記載のデータをフェッチするための方法。
- 前記インタフェイス部は、前記キャッシュされたデータが前記新たなデータアドレスに対応していないことを検出したとき、前記新たなデータは、使用可能時に前記不揮発性メモリから直接前記プロセッサに向けられる請求項5に記載のデータをフェッチするための方法。
- プロセッサ、不揮発性メモリ、システムクロック部、及び前記プロセッサを前記不揮発性メモリに接続するインタフェイス部、このインタフェイス部に埋め込まれたキャッシュを備える集積回路であって、
前記インタフェイス部は、要求された新たなデータに対応する新たなアドレスが前記プロセッサによってもたらされるときはいつでも
−新たなアドレスを同時に前記不揮発性メモリおよび前記キャッシュにもたらし、同時アドレス供給が発生してから、システムクロックの同じ第1の半サイクル内に前記キャッシュ中に前記新たなアドレスが利用可能であるかを決定し、
−前記キャッシュ中に前記新たなアドレスが利用可能でないときには、前記アドレスが変化させられる同じシステムクロックサイクル内でストローブ信号を生成すると共に、当該信号を前記不揮発性メモリに向けさせ、前記不揮発性メモリに前記アドレス内のデータを供するように合図し、
−前記要求された新たなデータが前記不揮発性メモリから使用可能になるとき、前記新たなデータを前記プロセッサに向けさせるように設けられる集積回路。 - 前記不揮発性メモリがフラッシュメモリである請求項7に記載の集積回路。
- 前記インタフェイス部は、前記プロセッサによってもたらされる前記アドレスをタグと比較するアドレス比較器を備える請求項7又は8に記載の集積回路。
- 前記アドレス比較器は、前記プロセッサによってもたらされる前記アドレスを前記タグと永久的に比較すると共に、前記アドレスが安定であると即座に出力信号をもたらす永久アドレス比較器であり、それによって前記出力信号は、前記アドレスが新たなものであるかどうかを示す請求項9に記載の集積回路。
- 前記インタフェイス部は、前記キャッシュにおけるデータが前記プロセッサによってもたらされる前記新たなデータアドレスに対応していないことを検出したとき、前記不揮発性メモリからデータをアクセスするのに必要な時間、待機信号を生成し、前記データを前記不揮発性メモリから前記プロセッサに向けさせる、請求項7乃至10の何れか一項に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02009727 | 2002-04-30 | ||
PCT/IB2003/001636 WO2003094036A1 (en) | 2002-04-30 | 2003-04-29 | Method for fetching data from a non-volatile memory in an integrated circuit and corresponding integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005524175A JP2005524175A (ja) | 2005-08-11 |
JP4520847B2 true JP4520847B2 (ja) | 2010-08-11 |
Family
ID=29286104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004502189A Expired - Fee Related JP4520847B2 (ja) | 2002-04-30 | 2003-04-29 | 集積回路における不揮発性メモリからのデータをフェッチするための方法及び対応する集積回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7536509B2 (ja) |
EP (1) | EP1502202B1 (ja) |
JP (1) | JP4520847B2 (ja) |
CN (1) | CN100445983C (ja) |
AT (1) | ATE503229T1 (ja) |
AU (1) | AU2003222384A1 (ja) |
DE (1) | DE60336461D1 (ja) |
WO (1) | WO2003094036A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101085406B1 (ko) * | 2004-02-16 | 2011-11-21 | 삼성전자주식회사 | 불 휘발성 메모리를 제어하기 위한 컨트롤러 |
KR100541642B1 (ko) * | 2004-03-11 | 2006-01-10 | 삼성전자주식회사 | 플래시 메모리의 데이터 관리 장치 및 방법 |
TWI282140B (en) * | 2005-11-10 | 2007-06-01 | Realtek Semiconductor Corp | Display controller and method for updating parameters of the same |
US7995543B2 (en) * | 2006-05-05 | 2011-08-09 | Marvell World Trade Ltd. | Network device for implementing multiple access points and multiple client stations |
TWI338839B (en) | 2007-06-27 | 2011-03-11 | Etron Technology Inc | Memory control system and memory data fetching method |
US8122322B2 (en) | 2007-07-31 | 2012-02-21 | Seagate Technology Llc | System and method of storing reliability data |
US9201790B2 (en) * | 2007-10-09 | 2015-12-01 | Seagate Technology Llc | System and method of matching data rates |
KR20150098649A (ko) | 2012-12-22 | 2015-08-28 | 퀄컴 인코포레이티드 | 비-휘발성 메모리의 이용을 통한 휘발성 메모리의 전력 소비 감소 |
US11042315B2 (en) * | 2018-03-29 | 2021-06-22 | Intel Corporation | Dynamically programmable memory test traffic router |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60250454A (ja) * | 1984-05-25 | 1985-12-11 | Yokogawa Hokushin Electric Corp | メモリ制御装置 |
JPH03132852A (ja) * | 1989-10-19 | 1991-06-06 | Pfu Ltd | バス非同期制御方式 |
JPH08314795A (ja) * | 1994-05-19 | 1996-11-29 | Hitachi Ltd | 記憶装置の読み出し回路及び記憶システム |
US5696917A (en) * | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
US5497355A (en) * | 1994-06-03 | 1996-03-05 | Intel Corporation | Synchronous address latching for memory arrays |
JP3153078B2 (ja) * | 1994-09-09 | 2001-04-03 | 日本電気株式会社 | データ処理装置 |
JPH08314794A (ja) | 1995-02-28 | 1996-11-29 | Matsushita Electric Ind Co Ltd | 安定記憶装置へのアクセス待ち時間を短縮するための方法およびシステム |
US6009496A (en) * | 1997-10-30 | 1999-12-28 | Winbond Electronics Corp. | Microcontroller with programmable embedded flash memory |
US6263399B1 (en) * | 1998-06-01 | 2001-07-17 | Sun Microsystems, Inc. | Microprocessor to NAND flash interface |
GB2338321B (en) * | 1998-06-11 | 2000-04-26 | Winbond Electronics Corp | Single-chip micro-controller with an internal flash memory |
CN2350805Y (zh) * | 1998-09-11 | 1999-11-24 | 朱健 | 单片机高容量存储管理装置 |
JP5076133B2 (ja) * | 2000-06-27 | 2012-11-21 | インベンサス、コーポレーション | フラッシュを備えた集積回路 |
US6697918B2 (en) * | 2001-07-18 | 2004-02-24 | Broadcom Corporation | Cache configured to read evicted cache block responsive to transmitting block's address on interface |
-
2003
- 2003-04-29 AT AT03717470T patent/ATE503229T1/de not_active IP Right Cessation
- 2003-04-29 EP EP03717470A patent/EP1502202B1/en not_active Expired - Lifetime
- 2003-04-29 AU AU2003222384A patent/AU2003222384A1/en not_active Abandoned
- 2003-04-29 DE DE60336461T patent/DE60336461D1/de not_active Expired - Lifetime
- 2003-04-29 WO PCT/IB2003/001636 patent/WO2003094036A1/en active Application Filing
- 2003-04-29 US US10/512,621 patent/US7536509B2/en not_active Expired - Fee Related
- 2003-04-29 JP JP2004502189A patent/JP4520847B2/ja not_active Expired - Fee Related
- 2003-04-29 CN CNB038097044A patent/CN100445983C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1502202B1 (en) | 2011-03-23 |
US7536509B2 (en) | 2009-05-19 |
JP2005524175A (ja) | 2005-08-11 |
WO2003094036A1 (en) | 2003-11-13 |
DE60336461D1 (de) | 2011-05-05 |
CN100445983C (zh) | 2008-12-24 |
AU2003222384A1 (en) | 2003-11-17 |
ATE503229T1 (de) | 2011-04-15 |
US20050166004A1 (en) | 2005-07-28 |
EP1502202A1 (en) | 2005-02-02 |
CN1650288A (zh) | 2005-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6574142B2 (en) | Integrated circuit with flash memory | |
US7721123B2 (en) | Method and apparatus for managing the power consumption of a data processing system | |
US6836829B2 (en) | Peripheral device interface chip cache and data synchronization method | |
US20030177316A1 (en) | Read exclusive for fast, simple invalidate | |
US20020013880A1 (en) | Integrated circuit with flash bridge and autoload | |
US11500797B2 (en) | Computer memory expansion device and method of operation | |
KR20070049676A (ko) | 버스를 통해 메모리 프리-페치 명령들을 전송하기 위한방법 및 장치 | |
JP2005502120A (ja) | キャッシュミスに応答してタスクを切り替えることによってキャッシュベース埋め込みプロセッサのスループットを改善する方法および装置 | |
EP0663087A1 (en) | Method and apparatus for non-snoop window reduction | |
JPH0628254A (ja) | ライトスルーキャッシュおよびパイプラインスヌープサイクルを備えたメモリシステムを有するパーソナルコンピュータ | |
JP4520847B2 (ja) | 集積回路における不揮発性メモリからのデータをフェッチするための方法及び対応する集積回路 | |
JP2005524170A (ja) | 不揮発性メモリを備える集積回路及び前記メモリからのデータをフェッチするための方法 | |
JP3665030B2 (ja) | バス制御方法及び情報処理装置 | |
TWI223153B (en) | Memory control for multiple read requests | |
JP3444154B2 (ja) | メモリアクセス制御回路 | |
US6754779B1 (en) | SDRAM read prefetch from multiple master devices | |
US20150177816A1 (en) | Semiconductor integrated circuit apparatus | |
JP2001282704A (ja) | データ処理装置及びデータ処理方法とデータ処理システム | |
US7296109B1 (en) | Buffer bypass circuit for reducing latency in information transfers to a bus | |
JPH11134077A (ja) | データ処理装置及びデータ処理システム | |
JP2002342162A (ja) | メモリアクセス制御方式及びホストブリッジ | |
JP3914404B2 (ja) | 省電力インターフェース装置及び省電力方法 | |
JP2001229074A (ja) | メモリ制御装置と情報処理装置及びメモリ制御チップ | |
JP3669616B2 (ja) | マイクロコンピュータ及びデータ処理システム | |
JPH01112451A (ja) | キャッシュメモリ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060428 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080125 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081014 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090731 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091102 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100423 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |