JP4516115B2 - 流体噴射装置 - Google Patents

流体噴射装置 Download PDF

Info

Publication number
JP4516115B2
JP4516115B2 JP2007509489A JP2007509489A JP4516115B2 JP 4516115 B2 JP4516115 B2 JP 4516115B2 JP 2007509489 A JP2007509489 A JP 2007509489A JP 2007509489 A JP2007509489 A JP 2007509489A JP 4516115 B2 JP4516115 B2 JP 4516115B2
Authority
JP
Japan
Prior art keywords
signal
address
shift register
transistor
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007509489A
Other languages
English (en)
Other versions
JP2007532366A (ja
Inventor
ベンジャミン，トルディ，エル
アクステル，ジェイムス，ピー
トージャーソン，ジョセフ，エム
ミラー，マイケル，ディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34965225&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4516115(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2007532366A publication Critical patent/JP2007532366A/ja
Application granted granted Critical
Publication of JP4516115B2 publication Critical patent/JP4516115B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/05—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers produced by the application of heat
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04521—Control methods or devices therefor, e.g. driver circuits, control circuits reducing number of signal lines needed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04543—Block driving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04573—Timing; Delays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0458—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Fire-Extinguishing By Fire Departments, And Fire-Extinguishing Equipment And Control Thereof (AREA)
  • X-Ray Techniques (AREA)
  • Surgical Instruments (AREA)

Description

関連出願の相互参照
本願は、「Fluid Ejection Device」と題する米国特許出願第１０／８２７０３０号（代理人整理番号２００２１０１５２−１）、「Fluid Ejection Device With Address Generator」と題する米国特許出願第１０／８２７１６３号（代理人整理番号２００２０８７８０−１）、「Device With Gates Configured In Loop Structures」と題する米国特許出願第１０／８２７０４５号（代理人整理番号２００３１１４８５−１）、「Fluid Ejection Device」と題する米国特許出願第１０／８２７１４２号（代理人整理番号２００３０９５５９−１）、及び「Fluid Ejection Device With Identification Cells」と題する米国特許出願第１０／８２７１３５号（代理人整理番号２００３０９２３７−１）に関連し、これら特許文献は、本願の譲受人に譲渡され、本願と同日付けで出願され、それぞれをあたかも本明細書にすべて記載するかのように参照により本明細書にその全体を組み込む。
背景
インクジェット印字システムは、流体噴射システムの一実施形態として、プリントヘッド、液体インクをプリントヘッドに提供するインク供給部、及びプリントヘッドを制御する電子コントローラを含むことができる。プリントヘッドは、流体噴射装置の一実施形態として、複数のオリフィス又はノズルを通してインク滴を噴射する。インクは、１枚の用紙等の印字媒体に向けて発射されて、印字媒体上に画像を印字する。ノズルは通常、プリントヘッド及び印字媒体が互いに対して移動する際に、ノズルから適切な順序でインクを噴射することによって文字又は他の画像が印字媒体上に印字されるように１つ又は複数のアレイに配置される。
典型的なサーマルインクジェット印字システムでは、プリントヘッドは、気化室にある少量のインクを急速に加熱することにより、ノズルを通してインク滴を噴射する。インクは、本明細書では噴射抵抗と呼ぶ薄膜抵抗等の小型電気ヒータで加熱される。インクを加熱することにより、インクは気化し、ノズルを通して噴射される。
一滴のインクを噴射するには、プリントヘッドを制御する電子コントローラが、プリントヘッドの外部の電源からの電流を導通状態にする。電流は選択された噴射抵抗を通過して、対応する選択された気化室内のインクを加熱し、対応するノズルを通してインクを噴射する。既知の液滴発生器は、噴射抵抗、対応する気化室、及び対応するノズルを含む。
インクジェットプリントヘッドが進化したため、プリントヘッドの液滴発生器の数が増加して、印字速度及び／又は印字品質が向上した。プリントヘッド１個当たりの液滴発生器の数が増大した結果、それに対応して、増大した数の噴射抵抗を付勢するために必要な、プリントヘッドダイ上の入力パッドの数が増大した。１つのタイプのプリントヘッドでは、各噴射抵抗は対応する入力パッドに結合されて、噴射抵抗を付勢するための電力を供給される。噴射抵抗１個当たりに１個の入力パッドは、噴射抵抗の数が増大するにつれて非実用的になっている。
入力パッド１個当たりの液滴発生器の数は、プリミティブを有する別のタイプのプリントヘッドで大幅に増大する。単一の電力リード線が１個のプリミティブ内のすべての噴射抵抗に電力を供給する。各噴射抵抗は、電力リード線及び対応する電界効果トランジスタ（ＦＥＴ）のドレイン−ソース経路に直列結合される。プリミティブ内の各ＦＥＴのゲートは、複数のプリミティブにより共有される別個に付勢可能なアドレスリード線に結合される。
製造業者等は、入力パッドの数を低減し、プリントヘッドダイ上の液滴発生器の数を増大し続けている。入力パッドの少ないプリントヘッドは通常、入力パッドの多いプリントヘッドよりもコストが低い。また、液滴発生器の多いプリントヘッドほど通常、高い品質及び／又は印字速度で印字する。コストを保ち、特定の印字スワス（幅帯状区画）の高さを提供するために、プリントヘッドダイのサイズは、液滴発生器の数の増大に伴って大幅に変えることができない。液滴発生器の密度が増大し、入力パッドの数が減少するにつれ、プリントヘッドダイのレイアウトはますます複雑になる可能性がある。
これら及び他の理由により、本発明が必要とされている。
詳細な説明
以下の詳細な説明において、本明細書の一部を成し、本発明を実施できる特定の実施形態を例として示す添付図面を参照する。この点に関して、「上」、「下」、「前」、「後」、「先端」、「後端」等の方向を示す用語は、説明されている図（単数または複数）の向きに関して使用される。本発明の実施形態の構成要素は多数の異なる向きで位置決めされることができるため、方向を示す用語は決して制限ではなく例示のために使用される。他の実施形態を利用することが可能であり、構造的又は論理的な変更を本発明の範囲から逸脱することなく行うことができることを理解されたい。したがって、以下の詳細な説明は、限定の意味で解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって規定される。
図１は、インクジェット印字システム２０の一実施形態を示す。インクジェット印字システム２０は、インクジェットプリントヘッドアセンブリ２２等の流体噴射装置及びインク供給アセンブリ２４等の流体供給アセンブリを含む流体噴射システムの一実施形態を構成する。また、インクジェット印字システム２０は、マウントアセンブリ２６、媒体搬送アセンブリ２８、及び電子コントローラ３０も含む。少なくとも１つの電源３２が、インクジェット印字システム２０の各種電気構成要素に電力を供給する。
一実施形態では、インクジェットプリントヘッドアセンブリ２２は、複数のオリフィス又はノズル３４を通してインク滴を印字媒体３６に向けて噴射して、印字媒体３６上に印字する少なくとも１つのプリントヘッド又はプリントヘッドダイ４０を含む。プリントヘッド４０は、流体噴射装置の一実施形態である。印字媒体３６は、紙、カード用紙、透明シート、マイラー（Mylar）（登録商標）、布等、あらゆる種類の適したシート材料とすることができる。一般に、ノズル３４は、インクジェットプリントヘッドアセンブリ２２及び印字媒体３６が互いに対して移動する際に、ノズル３４から適切な順序で噴射されるインクが、文字、記号、及び／又は他の図形若しくは画像を印字媒体３６上に印字するような１つ又は複数の列又はアレイに配置される。以下の説明はプリントヘッドアセンブリ２２からのインク噴射に関係するが、透明流体を含む、他の液体、流体、又は流動性を有する材料をプリントヘッドアセンブリ２２から噴射できることは理解されたい。
流体供給アセンブリの一実施形態としてのインク供給アセンブリ２４は、インクをプリントヘッドアセンブリ２２に提供し、インクを格納するためのリザーバ３８を含む。したがって、インクはリザーバ３８からインクジェットプリントヘッドアセンブリ２２に流れる。インク供給アセンブリ２４及びインクジェットプリントヘッドアセンブリ２２は、一方向インク搬送システム又は再循環インク搬送システムのいずれかを形成することができる。一方向インク搬送システムでは、インクジェットプリントヘッドアセンブリ２２に提供されるほぼすべてのインクが、印字中に消費される。再循環インク搬送システムでは、プリントヘッドアセンブリ２２に提供されるインクの一部のみが印字中に消費される。このため、印字中に消費されなかったインクはインク供給アセンブリ２４に戻される。
一実施形態では、インクジェットプリントヘッドアセンブリ２２及びインク供給アセンブリ２４は共に、インクジェットカートリッジ又はペンに収容される。インクジェットカートリッジ又はペンは、流体噴射装置の一実施形態である。別の実施形態では、インク供給アセンブリ２４はインクジェットプリントヘッドアセンブリ２２から分離しており、供給管（図示せず）等の連絡接続を通してインクをインクジェットプリントヘッドアセンブリ２２に提供する。いずれの実施形態でも、インク供給アセンブリ２４のリザーバ３８は取り外され、交換され、及び／又は補充されることができる。一実施形態では、インクジェットプリントヘッドアセンブリ２２及びインク供給アセンブリ２４が共にインクジェットカートリッジに収容される場合、リザーバ３８はカートリッジ内に配置されるローカルリザーバを含み、カートリッジから独立して配置された、より大型のリザーバを含むこともできる。この場合、別個のより大型のリザーバは、ローカルリザーバを補充する役割を果たす。このため、別個のより大型のリザーバ及び／又はローカルリザーバは取り外され、交換され、及び／又は補充されることができる。
マウントアセンブリ２６は、インクジェットプリントヘッドアセンブリ２２を媒体搬送アセンブリ２８に対して位置決めし、媒体搬送アセンブリ２８は印字媒体３６をインクジェットプリントヘッドアセンブリ２２に対して位置決めする。したがって、印字ゾーン３７が、ノズル３４に隣接して、インクジェットプリントヘッドアセンブリ２２と印字媒体３６との間の領域に画定される。一実施形態では、インクジェットプリントヘッドアセンブリ２２は走査型プリントヘッドアセンブリである。この場合、マウントアセンブリ２６は、インクジェットプリントヘッドアセンブリ２２を媒体搬送アセンブリ２８に対して移動させて印字媒体３６を走査するためのキャリッジ（図示せず）を含む。別の実施形態では、インクジェットプリントヘッドアセンブリ２２は非走査型プリントヘッドアセンブリである。この場合、マウントアセンブリ２６はインクジェットプリントヘッドアセンブリ２２を、媒体搬送アセンブリ２８に対して所定の位置に固定する。かくして、媒体搬送アセンブリ２８は印字媒体３６をインクジェットプリントヘッドアセンブリ２２に対して位置決めする。
電子コントローラ又はプリンタコントローラ３０は通常、プロセッサ、ファームウェア、及び他の電子回路、又はこれらの任意の組み合わせを含み、インクジェットプリントヘッドアセンブリ２２、マウントアセンブリ２６、及び媒体搬送アセンブリ２８と通信してこれらを制御する。電子コントローラ３０は、データ３９をコンピュータ等のホストシステムから受け取り、通常、データ３９を一時的に格納するためのメモリを含む。一般に、データ３９は、電子、赤外線、光、又は他の情報転送経路に沿ってインクジェット印字システム２０に送られる。データ３９は、例えば、印字されるべき原稿及び／又はファイルを表す。したがって、データ３９はインクジェット印字システム２０のプリントジョブを形成し、１つ又は複数のプリントジョブコマンド及び／又はコマンドパラメータを含む。
一実施形態では、電子コントローラ３０は、ノズル３４からインク滴を噴射するインクジェットプリントヘッドアセンブリ２２を制御する。したがって、電子コントローラ３０は、印字媒体３６上に文字、記号、及び／又は他の図形若しくは画像を形成する噴射インク滴のパターンを規定する。噴射インク滴のパターンは、プリントジョブコマンド及び／又はコマンドパラメータによって決定される。
一実施形態では、インクジェットプリントヘッドアセンブリ２２は１つのプリントヘッド４０を含む。別の実施形態では、インクジェットプリントヘッドアセンブリ２２はワイドアレイ又はマルチヘッドプリントヘッドアセンブリである。ワイドアレイの一実施形態では、インクジェットプリントヘッドアセンブリ２２は、プリントヘッドダイ４０を搬送し、プリントヘッドダイ４０と電子コントローラ３０との間に電気通信を提供し、プリントヘッドダイ４０とインク供給アセンブリ２４との間に流体連絡を提供するキャリアを含む。
図２は、プリントヘッドダイ４０の一実施形態の一部を示す図である。プリントヘッドダイ４０は、印字要素又は流体噴射要素４２のアレイを含む。印字要素４２は基板４４上に形成され、基板４４の内部にはインク給送スロット４６が形成される。そういうものだから、インク給送スロット４６は液体インクを印字要素４２に供給する。インク給送スロット４６は流体供給源の一実施形態である。流体供給源の他の実施形態は、以下に限定されないが、対応する気化室に供給する対応する個々のインク供給孔、及び対応する流体噴射要素群にそれぞれ供給する複数のより短いインク供給溝を含む。薄膜構造体４８の内部に、基板４４に形成されたインク給送スロット４６と連通するインク供給チャネル５４が形成される。オリフィス層５０が、前面５０ａ及び前面５０ａに形成されたノズル開口３４を有する。また、オリフィス層５０は、内部に形成され、ノズル開口３４及び薄膜構造体４８のインク供給チャネル５４に連通するノズル室又は気化室５６も有する。噴射抵抗５２が気化室５６内に配置され、リード線５８が、選択された噴射抵抗に電流を印加することを制御する回路に噴射抵抗５２を電気的に結合する。本明細書において参照される液滴発生器６０は、噴射抵抗５２、ノズル室又は気化室５６、及びノズル開口３４を含む。
印字中、インクはインク給送スロット４６からインク供給チャネル５４を介して気化室５６に流れる。噴射抵抗５２を付勢すると、ノズル開口３４は、気化室５６内のインク滴がノズル開口３４を通して（例えば、噴射抵抗５２の平面に対してほぼ垂直に）印字媒体３６に向けて噴射されるように噴射抵抗５２と関連して動作する。
プリントヘッドダイ４０の例示的な実施形態としては、サーマルプリントヘッド、圧電プリントヘッド、静電プリントヘッド、又は当該技術分野において既知であり、多層構造に集積可能な他の任意の種類の流体噴射装置が挙げられる。基板４４は、例えば、シリコン、ガラス、セラミック、又は安定ポリマーから形成され、薄膜構造体４８は、二酸化ケイ素、炭化ケイ素、窒化ケイ素、タンタル、ポリシリコンガラス、又は他の適した材料のうちの１つ又は複数のパッシベーション層又は絶縁層を含むように形成される。また、薄膜構造体４８は、噴射抵抗５２及びリード線５８を画定する少なくとも１つの導電層も含む。一実施形態では、導電層は、例えば、アルミニウム、金、タンタル、タンタルアルミニウム、又は他の金属若しくは金属合金からなる。一実施形態では、詳細に後述されるような噴射セル回路は、基板４４及び薄膜構造体４８等の基板及び薄膜層に実施される。
一実施形態では、オリフィス層５０は、感光性エポキシ樹脂、例えばマサチューセッツ州ニュートンのMicro-Chem社により市販されているＳＵ８と呼ばれるエポキシを含む。ＳＵ８又は他のポリマーを使用してオリフィス層５０を製造する例示的な技術が、米国特許第６，１６２，５８９号に詳述されており、この特許文献は参照により本明細書に組み込まれる。一実施形態では、オリフィス層５０は、障壁層（例えば、ドライフィルムフォトレジスト障壁層）及び障壁層の上に形成される金属オリフィス層（例えば、ニッケル、銅、鉄／ニッケル合金、パラジウム、金、又はロジウムの層）と呼ばれる２つの別個の層から形成される。しかし、他の適した材料をオリフィス層５０の形成に採用することもできる。
図３は、プリントヘッドダイ４０の一実施形態においてインク給送スロット４６に沿って配置される液滴発生器６０を示す図である。インク給送スロット４６は、対向するインク給送スロット側面４６ａ及び４６ｂを含む。液滴発生器６０は、対向するインク給送スロット側面４６ａ及び４６ｂのそれぞれに沿って配置される。総計でｎ個の液滴発生器６０がインク給送スロット４６に沿って配置され、ｍ個の液滴発生器６０がインク給送スロット側面４６ａに沿って配置され、ｎ−ｍ個の液滴発生器６０がインク給送スロット側面４６ｂに沿って配置される。一実施形態では、ｎはインク給送スロット４６に沿って配置される２００個の液滴発生器６０に等しく、ｍは対向するインク給送スロット側面４６ａ及び４６ｂのそれぞれに沿って配置される１００個の液滴発生器６０に等しい。他の実施形態では、任意の適した数の液滴発生器６０をインク給送スロット４６に沿って配置することができる。
インク給送スロット４６は、インク給送スロット４６に沿って配置されたｎ個の液滴発生器６０のそれぞれにインクを提供する。ｎ個の液滴発生器６０のそれぞれは、噴射抵抗５２、気化室５６、及びノズル３４を含む。ｎ個の気化室５６のそれぞれは、少なくとも１つのインク供給チャネル５４を通してインク給送スロット４６に流体的に連通するように結合される。液滴発生器６０の噴射抵抗５２は、制御された順番に付勢されて、流体を気化室５６からノズル３４を通して噴射して、画像を印字媒体３６上に印字する。
図４は、プリントヘッドダイ４０の一実施形態において採用される噴射セル７０の一実施形態を示す図である。噴射セル７０は、噴射抵抗５２、抵抗駆動スイッチ７２、及びメモリ回路７４を含む。噴射抵抗５２は液滴発生器６０の一部である。駆動スイッチ７２及びメモリ回路７４は、噴射抵抗５２を流れる電流の印加を制御する回路の一部である。噴射セル７０は薄膜構造体４８内、及び基板４４上に形成される。
一実施形態では、噴射抵抗５２は薄膜抵抗であり、駆動スイッチ７２は電界効果トランジスタ（ＦＥＴ）である。噴射抵抗５２は、噴射線７６及び駆動スイッチ７２のドレイン−ソース経路に電気的に結合される。また、駆動スイッチ７２のドレイン−ソース経路は、接地等の基準電圧に結合される基準線７８にも電気的に結合される。駆動スイッチ７２のゲートは、駆動スイッチ７２の状態を制御するメモリ回路７４に電気的に結合される。
メモリ回路７４はデータ線８０及びイネーブル線８２に電気的に結合される。データ線８０は、画像の部分を表すデータ信号を受け取り、イネーブル線８２はメモリ回路７４の動作を制御するイネーブル信号を受け取る。メモリ回路７４は、イネーブル信号によってイネーブルにされる際、１ビットのデータを格納する。格納されたデータビットの論理レベルが、駆動スイッチ７２の状態（例えば、オン又はオフ、導通状態又は非導通状態）を設定する。イネーブル信号は、１つ又は複数の選択信号、及び１つ又は複数のアドレス信号を含むことができる。
噴射線７６は、エネルギーパルスを含むエネルギー信号を受け取り、エネルギーパルスを噴射抵抗５２に提供する。一実施形態では、エネルギーパルスは、時間の定められた開始時刻及び時間の定められた持続期間を有するように電子コントローラ３０によって提供されて、所定量のエネルギーを提供して液滴発生器６０の気化室５６内の流体を加熱して気化させる。駆動スイッチ７２がオン（導通状態）の場合、エネルギーパルスは噴射抵抗５２を加熱して流体を加熱し、液滴発生器６０から流体を噴射させる。駆動スイッチ７２がオフ（非導通状態）の場合、エネルギーパルスは噴射抵抗５２を加熱せず、流体は液滴発生器６０に留まる。
図５は、１００で示すインクジェットプリントヘッド噴射セルアレイの一実施形態を示す概略図である。噴射セルアレイ１００は、ｎ個の噴射群１０２ａ〜１０２ｎに構成された複数の噴射セル７０を含む。一実施形態では、噴射セル７０は６個の噴射群１０２ａ〜１０２ｎに構成される。他の実施形態では、噴射セル７０は、４個又は５個以上の噴射群１０２ａ〜１０２ｎ等、任意の適した数の噴射群１０２ａ〜１０２ｎに構成され得る。
アレイ１００内の噴射セル７０はＬ行及びｍ列に概略的に構成される。Ｌ行の噴射セル７０は、イネーブル信号を受け取るイネーブル線１０４に電気的に結合される。各行の噴射セル７０（本明細書では噴射セル７０の行下位群又は下位群と呼ぶ）は、１組のイネーブル線下位群１０６ａ〜１０６Ｌに電気的に結合される。イネーブル線下位群１０６ａ〜１０６Ｌは、対応する噴射セル７０の下位群をイネーブルにする下位群イネーブル信号ＳＧ１、ＳＧ２、…、ＳＧＬを受け取る。
ｍ列は、データ信号Ｄ１、Ｄ２、…、Ｄｍをそれぞれ受け取るｍ本のデータ線１０８ａ〜１０８ｍに電気的に結合される。ｍ列のそれぞれは、ｎ個の噴射群１０２ａ〜１０２ｎのそれぞれの中の噴射セル７０を含み、各列の噴射セル７０（本明細書ではデータ線群又はデータ群と呼ぶ）は、データ線１０８ａ〜１０８ｍのうちの１つに電気的に結合される。換言すれば、各データ線１０８ａ〜１０８ｍは、各噴射群１０２ａ〜１０２ｎ内の噴射セル７０を含む、１列中の各噴射セル７０に電気的に結合される。例えば、データ線１０８ａは、噴射群１０２ａ〜１０２ｎのそれぞれの中の噴射セル７０を含む、一番左側の列中の各噴射セル７０に電気的に結合される。データ線１０８ｂは、隣接する列中の各噴射セル７０に電気的に結合され、噴射群１０２ａ〜１０２ｎのそれぞれの中の噴射セル７０を含む、一番右側の列中の各噴射セル７０に電気的に結合されるデータ線１０８ｍまで（データ線１０８ｍを含む）以下同様である。
一実施形態では、アレイ１００は６個の噴射群１０２ａ〜１０２ｎに構成され、６個の噴射群１０２ａ〜１０２ｎのそれぞれは１３個の下位群及び８個のデータ線群を含む。他の実施形態では、アレイ１００は任意の適した数の噴射群１０２ａ〜１０２ｎ及び任意の適した数の下位群及びデータ線群に構成してもよい。任意の実施形態では、噴射群１０２ａ〜１０２ｎは、同数の下位群及びデータ線群を有することに制限されない。代わりに、各噴射群１０２ａ〜１０２ｎは、他の任意の噴射群１０２ａ〜１０２ｎと比較して異なる数の下位群及び／又はデータ線群を有してもよい。さらに、各下位群は、他の任意の下位群と比較して異なる数の噴射セル７０を有してもよく、各データ線群は、他の任意のデータ線群と比較して異なる数の噴射セル７０を有してもよい。
各噴射群１０２ａ〜１０２ｎ内の噴射セル７０は、噴射線１１０ａ〜１１０ｎのうちの１本に電気的に結合される。噴射群１０２ａでは、各噴射セル７０は、噴射信号又はエネルギー信号ＦＩＲＥ１を受け取る噴射線１１０ａに電気的に結合される。噴射群１０２ｂでは、各噴射セル７０は、噴射信号又はエネルギー信号ＦＩＲＥ２を受け取る噴射線１１０ｂに電気的に結合され、各噴射セル７０が噴射信号又はエネルギー信号ＦＩＲＥｎを受け取る噴射線１１０ｎに電気的に結合される噴射群１０２ｎまで（噴射群１０２ｎを含む）以下同様である。さらに、各噴射群１０２ａ〜１０２ｎ内の各噴射セル７０は、接地に結合される共通基準線１１２に電気的に結合される。
動作において、下位群イネーブル信号ＳＧ１、ＳＧ２、…、ＳＧＬが下位群イネーブル線１０６ａ〜１０６Ｌに提供されて、噴射セル７０の１つの下位群をイネーブルにする。イネーブルにされた噴射セル７０は、データ線１０８ａ〜１０８ｍで提供されるデータ信号Ｄ１、Ｄ２、…、Ｄｍを格納する。データ信号Ｄ１、Ｄ２、…、Ｄｍは、イネーブルにされた噴射セル７０のメモリ回路７４に格納される。格納されたデータ信号Ｄ１、Ｄ２、…、Ｄｍのそれぞれは、イネーブルにされた噴射セル７０の１つの駆動スイッチ７２の状態を設定する。駆動スイッチ７２は、格納されたデータ信号値に基づいて導通状態又は非導通状態に設定される。
選択された駆動スイッチ７２の状態が設定された後、エネルギー信号ＦＩＲＥ１〜ＦＩＲＥｎが、噴射セル７０の選択された下位群を含む噴射群１０２ａ〜１０２ｎに対応する噴射線１１０ａ〜１１０ｎに提供される。エネルギー信号ＦＩＲＥ１〜ＦＩＲＥｎはエネルギーパルスを含む。エネルギーパルスは選択された噴射線１１０ａ〜１１０ｎに提供されて、導通状態の駆動スイッチ７２を有する噴射セル７０内の噴射抵抗５２を付勢する。付勢された噴射抵抗５２はインクを加熱して印字媒体３６上に噴射し、データ信号Ｄ１、Ｄ２、…、Ｄｍにより表される画像を印字する。噴射セル７０の下位群をイネーブルにし、データ信号Ｄ１、Ｄ２、…、Ｄｍをイネーブルにされた下位群に格納し、エネルギー信号ＦＩＲＥ１〜ＦＩＲＥｎを提供して、イネーブルにされた下位群中の噴射抵抗５２を付勢するプロセスは、印字が終了するまで続けられる。
一実施形態では、エネルギー信号ＦＩＲＥ１〜ＦＩＲＥｎが、選択された噴射群１０２ａ〜１０２ｎに提供される際、下位群イネーブル信号ＳＧ１、ＳＧ２、…、ＳＧＬが変化して異なる噴射群１０２ａ〜１０２ｎ中の別の下位群を選択してイネーブルにする。新たにイネーブルにされた下位群は、データ線１０８ａ〜１０８ｍに提供されたデータ信号Ｄ１、Ｄ２、…、Ｄｍを格納し、エネルギー信号ＦＩＲＥ１〜ＦＩＲＥｎが噴射線１１０ａ〜１１０ｎのうちの１本に提供されて、新たにイネーブルにされた噴射セル７０中の噴射抵抗５２を付勢する。どの時点においても、噴射セル７０の１個の下位群のみが下位群イネーブル信号ＳＧ１、ＳＧ２、…、ＳＧＬによってイネーブルにされて、データ線１０８ａ〜１０８ｍに提供されるデータ信号Ｄ１、Ｄ２、…、Ｄｍを格納する。この態様では、データ線１０８ａ〜１０８ｍ上のデータ信号Ｄ１、Ｄ２、…、Ｄｍは時分割多重化データ信号である。また、選択された噴射群１０２ａ〜１０２ｎ中の１つのみの下位群が、エネルギー信号ＦＩＲＥ１〜ＦＩＲＥｎが選択された噴射群１０２ａ〜１０２ｎに提供される間に導通するように設定される駆動スイッチ７２を含む。しかし、異なる噴射群１０２ａ〜１０２ｎに提供されるエネルギー信号ＦＩＲＥ１〜ＦＩＲＥｎは重複してもよく、実際に重複する。
図６は、プリチャージされる噴射セル（以降、プリチャージ噴射セルと称する）１２０の一実施形態を示す概略図である。プリチャージ噴射セル１２０は噴射セル７０の一実施形態である。プリチャージ噴射セル１２０は、噴射抵抗５２に電気的に結合された駆動スイッチ１７２を含む。一実施形態では、駆動スイッチ１７２は、一端が噴射抵抗５２の一方の端子に、他端が基準線１２２に電気的に結合されたドレイン−ソース経路を含むＦＥＴである。基準線１２２は接地等の基準電圧に結合される。噴射抵抗５２の他方の端子は、エネルギーパルスを含む噴射信号又はエネルギー信号ＦＩＲＥを受け取る噴射線１２４に電気的に結合される。エネルギーパルスは、駆動スイッチ１７２がオン（導通状態）の場合に、噴射抵抗５２を付勢する。
駆動スイッチ１７２のゲートは、プリチャージトランジスタ１２８及び選択トランジスタ１３０の順次的な活性化に従ってデータを格納するメモリ素子として機能するストレージノードキャパシタンス１２６を形成する。プリチャージトランジスタ１２８のドレイン−ソース経路及びゲートは、プリチャージ信号を受け取るプリチャージ線１３２に電気的に結合される。駆動スイッチ１７２のゲートは、プリチャージトランジスタ１２８のドレイン−ソース経路、及び選択トランジスタ１３０のドレイン−ソース経路に電気的に結合される。選択トランジスタ１３０のゲートは、選択信号を受け取る選択線１３４に電気的に結合される。ストレージノードキャパシタンス１２６は、駆動スイッチ１７２の一部であるため破線で示される。代案として、駆動スイッチ１７２とは別個のキャパシタをメモリ素子として使用してもよい。
データトランジスタ１３６、第１のアドレストランジスタ１３８、及び第２のアドレストランジスタ１４０は、電気的に並列に結合されたドレイン−ソース経路を含む。データトランジスタ１３６、第１のアドレストランジスタ１３８、及び第２のアドレストランジスタ１４０を並列に組み合わせたものは、選択トランジスタ１３０のドレイン−ソース経路と基準線１２２との間に電気的に結合される。データトランジスタ１３６、第１のアドレストランジスタ１３８、及び第２のアドレストランジスタ１４０を並列に組み合わせたものに結合された選択トランジスタ１３０を含む直列回路は、駆動スイッチ１７２のノードキャパシタンス１２６の両端に電気的に結合される。データトランジスタ１３６のゲートは、データ信号〜ＤＡＴＡを受け取るデータ線１４２に電気的に結合される。第１のアドレストランジスタ１３８のゲートは、アドレス信号〜ＡＤＤＲＥＳＳ１を受け取るアドレス線１４４に電気的に結合され、第２のアドレストランジスタ１４０のゲートは、アドレス信号〜ＡＤＤＲＥＳＳ２を受け取る第２のアドレス線１４６に電気的に結合される。データ信号〜ＤＡＴＡ及びアドレス信号〜ＡＤＤＲＥＳＳ１及び〜ＡＤＤＲＥＳＳ２は、信号名の冒頭にあるチルダ（〜）で示されるようにローのときにアクティブである。ノードキャパシタンス１２６、プリチャージトランジスタ１２８、選択トランジスタ１３０、データトランジスタ１３６、並びにアドレストランジスタ１３８及び１４０はメモリセルを形成する。
動作において、ノードキャパシタンス１２６が、プリチャージ線１３２に高レベル電圧パルスを提供することによって、プリチャージトランジスタ１２８を通じてプリチャージされる。一実施形態では、プリチャージ線１３２への高レベル電圧パルスの後、データ信号〜ＤＡＴＡがデータ線１４２に提供されてデータトランジスタ１３６の状態を設定し、アドレス信号〜ＡＤＤＲＥＳＳ１及び〜ＡＤＤＲＥＳＳ２がアドレス線１４４及び１４６に提供されて、第１のアドレストランジスタ１３８及び第２のアドレストランジスタ１４０の状態を設定する。十分な大きさの電圧パルスが選択線１３４に提供されて選択トランジスタ１３０をオンにし、データトランジスタ１３６、第１のアドレストランジスタ１３８、及び／又は第２のアドレストランジスタ１４０がオンの場合にノードキャパシタンス１２６が放電する。代案として、ノードキャパシタンス１２６は、データトランジスタ１３６、第１のアドレストランジスタ１３８、及び第２のアドレストランジスタ１４０がすべてオフの場合に充電されたままである。
プリチャージ噴射セル１２０は、アドレス信号〜ＡＤＤＲＥＳＳ１及び〜ＡＤＤＲＥＳＳ２の両方がローである場合にアドレス指定された噴射セルであり、ノードキャパシタンス１２６は、データ信号〜ＤＡＴＡがハイである場合に放電するか、又はデータ信号〜ＤＡＴＡがローの場合に充電されたままである。プリチャージ噴射セル１２０は、アドレス信号〜ＡＤＤＲＥＳＳ１及び〜ＡＤＤＲＥＳＳ２のうちの少なくとも一方がハイである場合には、アドレス指定された噴射セルではなく、ノードキャパシタンス１２６は、データ信号〜ＤＡＴＡの電圧レベルに関わりなく放電する。第１のアドレストランジスタ１３８及び第２のアドレストランジスタ１４０はアドレスデコーダを構成し、データトランジスタ１３６は、プリチャージ噴射セル１２０がアドレス指定されている場合にノードキャパシタンス１２６での電圧レベルを制御する。
プリチャージ噴射セル１２０は、上述した動作関係が保たれる限り、任意の数の他のトポロジー又は配置を利用することができる。例えば、ＯＲゲートをアドレス線１４４及び１４６に結合し、その出力を単一のトランジスタに結合してもよい。
図７は、インクジェットプリントヘッド噴射セルアレイ２００の一実施形態を示す概略図である。噴射セルアレイ２００は、６個の噴射群２０２ａ〜２０２ｆに配置された複数のプリチャージ噴射セル１２０を含む。各噴射群２０２ａ〜２０２ｆ中のプリチャージ噴射セル１２０は、１３行８列に概略的に配置される。アレイ２００内の噴射群２０２ａ〜２０２ｆ及びプリチャージ噴射セル１２０は、７８行８列に概略的に配置されるが、プリチャージ噴射セルの数、及びそれぞれのレイアウトは必要に応じて変更され得る。
８列のプリチャージ噴射セル１２０は、データ信号〜Ｄ１、〜Ｄ２、…、〜Ｄ８をそれぞれ受け取る８本のデータ線２０８ａ〜２０８ｈに電気的に結合される。８列のそれぞれ（本明細書ではデータ線群又はデータ群と呼ぶ）は、６個の噴射群２０２ａ〜２０２ｆのそれぞれの中にプリチャージ噴射セル１２０を含む。プリチャージ噴射セル１２０の各列における各噴射セル１２０は、データ線２０８ａ〜２０８ｈのうちの１本に電気的に結合される。データ線群中のすべてのプリチャージ噴射セル１２０は、列におけるプリチャージ噴射セル１２０中のデータトランジスタ１３６のゲートに電気的に結合される同じデータ線２０８ａ〜２０８ｈに電気的に結合される。
データ線２０８ａは、各噴射群２０２ａ〜２０２ｆのプリチャージ噴射セルを含む、一番左側の列における各プリチャージ噴射セル１２０に電気的に結合される。データ線２０８ｂは、隣接する列における各プリチャージ噴射セル１２０に電気的に結合され、各噴射群２０２ａ〜２０２ｆのプリチャージ噴射セル１２０を含む、一番右側の列における各プリチャージ噴射セル１２０に電気的に結合されるデータ線２０８ｈまで（データ線２０８ｈを含む）以下同様である。
プリチャージ噴射セル１２０の行は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７のそれぞれを受け取るアドレス線２０６ａ〜２０６ｇに電気的に結合される。プリチャージ噴射セル１２０の行における各プリチャージ噴射セル１２０（本明細書ではプリチャージ噴射セル１２０の行下位群又は下位群と呼ぶ）は、アドレス線２０６ａ〜２０６ｇのうちの２本に電気的に結合される。行下位群中のすべてのプリチャージ噴射セル１２０は、同じ２本のアドレス線２０６ａ〜２０６ｇに電気的に結合される。
噴射群２０２ａ〜２０２ｆの下位群は、噴射群１（ＦＧ１）２０２ａでは下位群ＳＧ１−１〜ＳＧ１−１３として識別され、噴射群２（ＦＧ２）２０２ｂでは下位群ＳＧ２−１〜ＳＧ２−１３として識別され、噴射群６（ＦＧ６）２０２ｆ中の下位群ＳＧ６−１〜ＳＧ６−１３まで（下位群ＳＧ６−１〜ＳＧ６−１３を含む）以下同様である。他の実施形態では、各噴射群２０２ａ〜２０２ｆは、１４個又は１５個以上の下位群等、任意の適した数の下位群を含むことができる。
プリチャージ噴射セル１２０の各下位群は、２本のアドレス線２０６ａ〜２０６ｇに電気的に結合される。下位群に対応する２本のアドレス線２０６ａ〜２０６ｇは、その下位群のすべてのプリチャージ噴射セル１２０中の第１のアドレストランジスタ１３８及び第２のアドレストランジスタ１４０に電気的に結合される。一方のアドレス線２０６ａ〜２０６ｇは、第１のアドレストランジスタ１３８及び第２のアドレストランジスタ１４０のうちの一方のゲートに電気的に結合され、他方のアドレス線２０６ａ〜２０６ｇは、第１のアドレストランジスタ１３８及び第２のアドレストランジスタ１４０のうちの他方のゲートに電気的に結合される。アドレス線２０６ａ〜２０６ｇはアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を受け取り、以下のようにアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をアレイ２００の下位群に提供するように結合される。
Figure 0004516115
プリチャージ噴射セル１２０の下位群は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をアドレス線２０６ａ〜２０６ｇに提供することによってアドレス指定される。一実施形態では、アドレス線２０６ａ〜２０６ｇは、プリントヘッドダイ４０に提供される１つ又は複数のアドレス発生器に電気的に結合される。
プリチャージ線２１０ａ〜２１０ｆはプリチャージ信号ＰＲＥ１、ＰＲＥ２、…、ＰＲＥ６を受け取り、プリチャージ信号ＰＲＥ１、ＰＲＥ２、…、ＰＲＥ６を対応する噴射群２０２ａ〜２０２ｆに提供する。プリチャージ線２１０ａは、ＦＧ１ ２０２ａ中のすべてのプリチャージ噴射セル１２０に電気的に結合される。プリチャージ線２１０ｂは、ＦＧ２ ２０２ｂ中のすべてのプリチャージ噴射セル１２０に電気的に結合され、ＦＧ６ ２０２ｆ中のすべてのプリチャージ噴射セル１２０に電気的に結合されるプリチャージ線２１０ｆ（プリチャージ線２１０ｆを含む）まで以下同様である。各プリチャージ線２１０ａ〜２１０ｆは、対応する噴射群２０２ａ〜２０２ｆ中のすべてのプリチャージトランジスタ１２８のゲート及びドレイン−ソース経路に電気的に結合され、噴射群２０２ａ〜２０２ｆ中のすべてのプリチャージ噴射セル１２０は１本のプリチャージ線２１０ａ〜２１０ｆのみに電気的に結合される。したがって、噴射群２０２ａ〜２０２ｆ中のすべてのプリチャージ噴射セル１２０のノードキャパシタンス１２６は、対応するプリチャージ信号ＰＲＥ１、ＰＲＥ２、…、ＰＲＥ６を対応するプリチャージ線２１０ａ〜２１０ｆに提供することによって充電される。
選択線２１２ａ〜２１２ｆは選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６を受け取り、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６を対応する噴射群２０２ａ〜２０２ｆに提供する。選択線２１２ａは、ＦＧ１ ２０２ａ中のすべてのプリチャージ噴射セル１２０に電気的に結合される。選択線２１２ｂは、ＦＧ２ ２０２ｂ中のすべてのプリチャージ噴射セル１２０に電気的に結合され、ＦＧ６ ２０２ｆ中のすべてのプリチャージ噴射セルに電気的に結合される選択線２１２ｆまで（選択線２１２ｆを含む）以下同様である。各選択線２１２ａ〜２１２ｆは、対応する噴射群２０２ａ〜２０２ｆ中のすべての選択トランジスタ１３０のゲートに電気的に結合され、噴射群２０２ａ〜２０２ｆ中のすべてのプリチャージ噴射セル１２０は、１本の選択線２１２ａ〜２１２ｆのみに電気的に結合される。
噴射線２１４ａ〜２１４ｆは噴射信号又はエネルギー信号ＦＩＲＥ１、ＦＩＲＥ２、…、ＦＩＲＥ６を受け取り、エネルギー信号ＦＩＲＥ１、ＦＩＲＥ２、…、ＦＩＲＥ６を対応する噴射群２０２ａ〜２０２ｆに提供する。噴射線２１４ａは、ＦＧ１ ２０２ａ中のすべてのプリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｂは、ＦＧ２ ２０２ｂ中のすべてのプリチャージ噴射セル１２０に電気的に結合され、ＦＧ６ ２０２ｆ中のすべてのプリチャージ噴射セル１２０に電気的に結合される噴射線２１４ｆまで（噴射線２１４ｆを含む）以下同様である。各噴射線２１４ａ〜２１４ｆは、対応する噴射群２０２ａ〜２０２ｆ中のすべての噴射抵抗５２に電気的に結合され、噴射群２０２ａ〜２０２ｆ中のすべてのプリチャージ噴射セル１２０は１本の噴射線２１４ａ〜２１４ｆのみに電気的に結合される。噴射線２１４ａ〜２１４ｆは、適切な連絡パッドにより外部供給回路に電気的に結合される（図２５Ａ及び図２５Ｂを参照）。アレイ２００中のすべてのプリチャージ噴射セル１２０は、接地等の基準電圧に結合される基準線２１６に電気的に結合される。したがって、プリチャージ噴射セル１２０の行下位群中のプリチャージ噴射セル１２０は、同じアドレス線２０６ａ〜２０６ｇ、プリチャージ線２１０ａ〜２１０ｆ、選択線２１２ａ〜２１２ｆ、及び噴射線２１４ａ〜２１４ｆに電気的に結合される。
動作において、一実施形態では、噴射群２０２ａ〜２０２ｆが連続して噴射するように選択される。ＦＧ１ ２０２ａはＦＧ２ ２０２ｂに先立って選択され、ＦＧ２ ２０２ｂはＦＧ３に先立って選択され、ＦＧ６ ２０２ｆまで以下同様である。ＦＧ６ ２０２ｆの後、噴射群サイクルはＦＧ１ ２０２ａから再び開始される。しかし、他の順番、及び非順次的な選択を利用してもよい。
アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は１３個の行下位群アドレスを循環した後、行下位群アドレスを繰り返す。アドレス線２０６ａ〜２０６ｇに提供されるアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、噴射群２０２ａ〜２０２ｆをそれぞれ循環する間に１つの行下位群アドレスに設定される。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、各噴射群２０２ａ〜２０２ｆのそれぞれの中から、噴射群２０２ａ〜２０２ｆにわたる１つのサイクルの間に１つの行下位群を選択する。噴射群２０２ａ〜２０２ｆにわたる次のサイクルに関して、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、各噴射群２０２ａ〜２０２ｆ中の別の行下位群を選択するように変更される。これは、噴射群２０２ａ〜２０２ｆ中の最後の行下位群を選択するアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７まで続けられる。最後の行下位群の後、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は最初の行下位群を選択して、アドレスサイクルを再び開始する。
動作の別の態様では、噴射群２０２ａ〜２０２ｆのうちの１つが、プリチャージ信号ＰＲＥ１、ＰＲＥ２、…、ＰＲＥ６を、１つの噴射群２０２ａ〜２０２ｆのプリチャージ線２１０ａ〜２１０ｆに提供することによって動作する。プリチャージ信号ＰＲＥ１、ＰＲＥ２、…、ＰＲＥ６は、１つの噴射群２０２ａ〜２０２ｆ中の各駆動スイッチ１７２上のノードキャパシタンス１２６が高電圧レベルまで充電されて、その１つの噴射群２０２ａ〜２０２ｆをプリチャージするプリチャージ時間間隔又は期間を規定する。
アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７はアドレス線２０６ａ〜２０６ｇに提供されて、プリチャージされた噴射群２０２ａ〜２０２ｆ中の１つの行下位群を含む各噴射群２０２ａ〜２０２ｆ中の１つの行下位群をアドレス指定する。データ信号〜Ｄ１、〜Ｄ２、…、〜Ｄ８がデータ線２０８ａ〜２０８ｈに提供されて、プリチャージされた噴射群２０２ａ〜２０２ｆ中のアドレス指定された行下位群を含むすべての噴射群２０２ａ〜２０２ｆにデータを提供する。
次に、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６が、プリチャージされた噴射群２０２ａ〜２０２ｆの選択線２１２ａ〜２１２ｆに提供されて、プリチャージされた噴射群２０２ａ〜２０２ｆを選択する。選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６は、選択された噴射群２０２ａ〜２０２ｆのアドレス指定されていない行下位群にあるか、又は選択された噴射群２０２ａ〜２０２ｆでアドレス指定されており、且つ高レベルデータ信号〜Ｄ１、〜Ｄ２、…、〜Ｄ８を受け取っているプリチャージ噴射セル１２０中の各駆動スイッチ１７２のノードキャパシタンス１２６を放電する放電時間間隔を規定する。ノードキャパシタンス１２６は、選択された噴射群２０２ａ〜２０２ｆ中でアドレス指定され、低レベルデータ信号〜Ｄ１、〜Ｄ２、…、〜Ｄ８を受け取っているプリチャージ噴射セル１２０では放電しない。ノードキャパシタンス１２６での高電圧レベルは、駆動スイッチ１７２をオン（導通状態）にする。
選択された噴射群２０２ａ〜２０２ｆ中の駆動スイッチ１７２が導通又は非導通に設定された後、エネルギーパルス又は電圧パルスが、選択された噴射群２０２ａ〜２０２ｆの噴射線２１４ａ〜２１４ｆに提供される。導通状態の駆動スイッチ１７２を有するプリチャージ噴射セル１２０は、噴射抵抗５２に電流を流してインクを加熱し、対応する液滴発生器６０からインクを噴射する。
連続して動作する噴射群２０２ａ〜２０２ｆの場合、１つの噴射群２０２ａ〜２０２ｆの選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６が、次の噴射群２０２ａ〜２０２ｆのプリチャージ信号ＰＲＥ１、ＰＲＥ２、…、ＰＲＥ６として使用される。１つの噴射群２０２ａ〜２０２ｆのプリチャージ信号ＰＲＥ１、ＰＲＥ２、…、ＰＲＥ６は、その１つの噴射群２０２ａ〜２０２ｆの選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６及びエネルギー信号ＦＩＲＥ１、ＦＩＲＥ２、…、ＦＩＲＥ６に先行する。プリチャージ信号ＰＲＥ１、ＰＲＥ２、…、ＰＲＥ６の後、データ信号〜Ｄ１、〜Ｄ２、…、〜Ｄ８は時分割多重化され、その１つの噴射群２０２ａ〜２０２ｆの、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６によりアドレス指定された行下位群に格納される。また、選択された噴射群２０２ａ〜２０２ｆの選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６は、次の噴射群２０２ａ〜２０２ｆのプリチャージ信号ＰＲＥ１、ＰＲＥ２、…、ＰＲＥ６でもある。選択された噴射群２０２ａ〜２０２ｆの選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６の完了後、次の噴射群２０２ａ〜２０２ｆの選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６が提供される。選択された下位群中のプリチャージ噴射セル１２０は、エネルギーパルスを含むエネルギー信号ＦＩＲＥ１、ＦＩＲＥ２、…、ＦＩＲＥ６が選択された噴射群２０２ａ〜２０２ｆに提供されると、格納されたデータ信号〜Ｄ１、〜Ｄ２、…、〜Ｄ８に基づいてインクを噴射又は加熱する。
図８は、噴射セルアレイ２００の一実施形態の動作を示すタイミング図である。噴射群２０２ａ〜２０２ｆは連続して選択されて、３００で示されるデータ信号〜Ｄ１、〜Ｄ２、…、〜Ｄ８に基づいてプリチャージ噴射セル１２０を付勢する。３００でのデータ信号〜Ｄ１、〜Ｄ２、…、〜Ｄ８は、３０２で示すように、各行下位群アドレスと噴射群２０２ａ〜２０２ｆの組み合わせ毎に、流体を噴射するべきノズルに応じて変化する。３０４におけるアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、アドレス線２０６ａ〜２０６ｇに提供されて、各噴射群２０２ａ〜２０２ｆから１つの行下位群をアドレス指定する。３０４におけるアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、３０６に示すように、噴射群２０２ａ〜２０２ｆにわたる１つのサイクルの間に１つのアドレスに設定される。そのサイクルが完了した後、３０４におけるアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は３０８において、各噴射群２０２ａ〜２０２ｆからの異なる行下位群をアドレス指定するように変更される。３０４におけるアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は行下位群にわたって増分されて、１から１３及び１３から１の連続した順序で、行下位群をアドレス指定する。他の実施形態では、３０４におけるアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、任意の適した順序で行下位群をアドレス指定するように設定され得る。
噴射群２０２ａ〜２０２ｆにわたるサイクルの間に、ＦＧ６ ２０２ｆに結合された選択線２１２ｆ及びＦＧ１ ２０２ａに結合されたプリチャージ線２１０ａは、ＳＥＬ６／ＰＲＥ１信号パルス３１０を含むＳＥＬ６／ＰＲＥ１信号３０９を受け取る。一実施形態では、選択線２１２ｆ及びプリチャージ線２１０ａは共に電気的に結合されて、同じ信号を受け取る。別の実施形態では、選択線２１２ｆ及びプリチャージ線２１０ａは共に電気的に結合されないが、同様の信号を受け取る。
プリチャージ線２１０ａの３１０におけるＳＥＬ６／ＰＲＥ１信号パルスは、ＦＧ１ ２０２ａ中のすべての噴射セル１２０をプリチャージする。ＦＧ１ ２０２ａ中の各プリチャージ噴射セル１２０のノードキャパシタンス１２６は、高電圧レベルに充電される。３１１で示す１つの行下位群ＳＧ１−Ｋ中のプリチャージ噴射セル１２０のノードキャパシタンス１２６は、３１２において高電圧レベルにプリチャージされる。３０６での行下位群アドレスが下位群ＳＧ１−Ｋを選択し、３１４でのデータ信号セットが、アドレス選択された行下位群ＳＧ１−Ｋを含むすべての噴射群２０２ａ〜２０２ｆのすべてのプリチャージ噴射セル１２０中のデータトランジスタ１３６に提供される。
ＦＧ１ ２０２ａの選択線２１２ａ及びＦＧ２ ２０２ｂのプリチャージ線２１０ｂは、ＳＥＬ１／ＰＲＥ２信号パルス３１６を含むＳＥＬ１／ＰＲＥ２信号３１５を受け取る。選択線２１２ａのＳＥＬ１／ＰＲＥ２信号パルス３１６は、ＦＧ１ ２０２ａ中の各プリチャージ噴射セル１２０中の選択トランジスタ１３０をオンにする。ＦＧ１ ２０２ａ内のプリチャージ噴射セル１２０のうち、アドレス選択された行下位群ＳＧ１−Ｋに属さないプリチャージ噴射セル１２０内のノードキャパシタンス１２６は全て、放電される。アドレス選択された行下位群ＳＧ１−Ｋにおいて、３１４でのデータが、３１８で示すように、行下位群ＳＧ１−Ｋ中の駆動スイッチ１７２のノードキャパシタンス１２６に格納されて、駆動スイッチをオン（導通状態）にするか、又はオフ（非導通状態）にする。
プリチャージ線２１０ｂの３１６でのＳＥＬ１／ＰＲＥ２信号パルスは、ＦＧ２ ２０２ｂ中のすべての噴射セル１２０をプリチャージする。ＦＧ２ ２０２ｂ中の各プリチャージ噴射セル１２０のノードキャパシタンス１２６は、高電圧レベルに充電される。３１９で示す１つの行下位群ＳＧ２−Ｋ中のプリチャージ噴射セル１２０のノードキャパシタンス１２６は、３２０において高電圧レベルにプリチャージされる。３０６での行下位群アドレスが下位群ＳＧ２−Ｋを選択し、３２８でのデータ信号セットが、アドレス選択された行下位群ＳＧ２−Ｋを含むすべての噴射群２０２ａ〜２０２ｆのすべてのプリチャージ噴射セル１２０中のデータトランジスタ１３６に提供される。
噴射線２１４ａは、３２２でのエネルギーパルスを含む、３２３で示すエネルギー信号ＦＩＲＥ１を受け取り、ＦＧ１ ２０２ａ中の、導通状態の駆動スイッチ１７２を有するプリチャージ噴射セル１２０中の噴射抵抗５２を付勢する。ＦＩＲＥ１エネルギーパルス３２２は、エネルギー信号ＦＩＲＥ１ ３２３上に３２４で示すように、ＳＥＬ１／ＰＲＥ２信号パルス３１６がハイであり、非導通状態の駆動スイッチ１７２のノードキャパシタンス１２６がアクティブにローに引かれている間にハイになる。ノードキャパシタンス１２６がアクティブにローに引かれている間にエネルギーパルス３２２をハイに切り替えることにより、エネルギーパルス３２２がハイになる際に、ノードキャパシタンス１２６が駆動スイッチ１７２を通じて偶発的に充電されることが防止される。ＳＥＬ１／ＰＲＥ２信号３１５はローになり、エネルギーパルス３２２がＦＧ１ ２０２ａに所定時間提供されて、インクを加熱し、導通状態のプリチャージ噴射セル１２０に対応するノズル３４を通じてインクを噴射する。
ＦＧ２ ２０２ｂの選択線２１２ｂ及びＦＧ３ ２０２ｃのプリチャージ線２１０ｃは、ＳＥＬ２／ＰＲＥ３信号パルス３２６を含むＳＥＬ２／ＰＲＥ３信号３２５を受け取る。ＳＥＬ１／ＰＲＥ２信号パルス３１６がローになった後、エネルギーパルス３２２がハイである間に、選択線２１２ｂ上のＳＥＬ２／ＰＲＥ３信号パルス３２６は、ＦＧ２ ２０２ｂ中の各プリチャージ噴射セル１２０中の選択トランジスタ１３０をオンにする。ＦＧ２ ２０２ｂ内のプリチャージ噴射セル１２０のうち、アドレス選択された行下位群ＳＧ２−Ｋに属さないプリチャージ噴射セル１２０内のノードキャパシタンス１２６は全て、放電される。下位群ＳＧ２−Ｋのデータ信号セット３２８が、３３０で示す下位群ＳＧ２−Ｋのプリチャージ噴射セル１２０に格納されて、駆動スイッチ１７２をオン（導通状態）又はオフ（非導通状態）にする。プリチャージ線２１０ｃ上のＳＥＬ２／ＰＲＥ３信号パルスは、ＦＧ３ ２０２ｃ中のすべてのプリチャージ噴射セル１２０をプリチャージする。
噴射線２１４ｂは、エネルギーパルス３３２を含む、３３１で示すエネルギー信号ＦＩＲＥ２を受け取り、導通状態の駆動スイッチ１７２を有するＦＧ２ ２０２ｂのプリチャージ噴射セル１２０中の噴射抵抗５２を付勢する。ＦＩＲＥ２エネルギーパルス３３２は、３３４で示すように、ＳＥＬ２／ＰＲＥ３信号パルス３２６がハイである間にハイになる。インクを加熱して、対応する液滴発生器６０から噴射するために、ＳＥＬ２／ＰＲＥ３信号パルス３２６はローになり、ＦＩＲＥ２エネルギーパルス３３２はハイのままである。
ＳＥＬ２／ＰＲＥ３信号パルス３２６がローになった後で、エネルギーパルス３３２がハイである間に、ＳＥＬ３／ＰＲＥ４信号が提供されて、ＦＧ３ ２０２ｃが選択され、ＦＧ４ ２０２ｄがプリチャージされる。プリチャージし、選択し、エネルギーパルスを含むエネルギー信号を提供するというプロセスは、ＦＧ６ ２０２ｆまで（ＦＧ６ ２０２ｆを含む）続けられる。
プリチャージ線２１０ｆでのＳＥＬ５／ＰＲＥ６信号パルスは、ＦＧ６ ２０２ｆ中のすべての噴射セル１２０をプリチャージする。ＦＧ６ ２０２ｆ中の各プリチャージ噴射セル１２０のノードキャパシタンス１２６は、高電圧レベルに充電される。３３９で示す１つの行下位群ＳＧ６−Ｋ中のプリチャージ噴射セル１２０のノードキャパシタンス１２６は、３４１において高電圧レベルにプリチャージされる。３０６での行下位群アドレスが下位群ＳＧ６−Ｋを選択し、３３８でのデータ信号セットが、アドレス選択された行下位群ＳＧ６−Ｋを含むすべての噴射群２０２ａ〜２０２ｆのすべてのプリチャージ噴射セル１２０中のデータトランジスタ１３６に提供される。
ＦＧ６ ２０２ｆの選択線２１２ｆ及びＦＧ１ ２０２ａのプリチャージ線２１０ａは、３３６での第２のＳＥＬ６／ＰＲＥ１信号パルスを受け取る。選択線２１２ｆの第２のＳＥＬ６／ＰＲＥ１信号パルス３３６は、ＦＧ６ ２０２ｆ中の各プリチャージ噴射セル１２０中の選択トランジスタ１３０をオンにする。ＦＧ６ ２０２ｆ内のプリチャージ噴射セル１２０のうち、アドレス選択された行下位群ＳＧ６−Ｋに属さないプリチャージ噴射セル１２０のノードキャパシタンス１２６は全て、放電される。アドレス選択された行下位群ＳＧ６−Ｋにおいて、３４０でのデータ３３８が、各駆動スイッチ１７２のノードキャパシタンス１２６に格納されて、駆動スイッチをオンにするか、又はオフにする。
プリチャージ線２１０ａ上のＳＥＬ６／ＰＲＥ１信号は、３４２で示すように、行下位群ＳＧ１−Ｋ中の噴射セル１２０を含む、ＦＧ１ ２０２ａ中のすべての噴射セル１２０のノードキャパシタンス１２６を高電圧レベルにプリチャージする。ＦＧ１ ２０２ａ中の噴射セル１２０は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ３０４が行下位群ＳＧ１−Ｋ、ＳＧ２−Ｋ、…、行下位群ＳＧ６−Ｋまでを選択する間にプリチャージされる。
噴射線２１４ｆは、３４４でのエネルギーパルスを含む、３４３で示すエネルギー信号ＦＩＲＥ６を受け取り、ＦＧ６ ２０２ｆ中の、導通状態の駆動スイッチ１７２を有するプリチャージ噴射セル１２０中の噴射抵抗５２を付勢する。エネルギーパルス３４４は、３４６で示すように、ＳＥＬ６／ＰＲＥ１信号パルス３３６がハイであり、非導通状態の駆動スイッチ１７２上のノードキャパシタンス１２６がアクティブにローに引かれている間にハイになる。ノードキャパシタンス１２６がアクティブにローに引かれている間にエネルギーパルス３４４をハイに切り替えることにより、エネルギーパルス３４４がハイになる際に、ノードキャパシタンス１２６が駆動スイッチ１７２を通じて偶発的に充電されることが防止される。ＳＥＬ６／ＰＲＥ１信号パルス３３６はローになり、エネルギーパルス３４４が所定時間ハイに維持されて、インクを加熱して、導通状態のプリチャージ噴射セル１２０に対応するノズル３４を通じてインクを噴射する。
ＳＥＬ６／ＰＲＥ１信号パルス３３６がローになった後で、エネルギーパルス３４４がハイである間、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ３０４は３０８において変更されて、別の下位群セットＳＧ１−Ｋ＋１、ＳＧ２−Ｋ＋１、…、ＳＧ６−Ｋ＋１まで選択する。ＦＧ１ ２０２ａの選択線２１２ａ及びＦＧ２ ２０２ｂのプリチャージ線２１０ｂは、３４８で示すＳＥＬ１／ＰＲＥ２信号パルスを受け取る。選択線２１２ａ上のＳＥＬ１／ＰＲＥ２信号パルス３４８は、ＦＧ１ ２０２ａ中の各プリチャージ噴射セル１２０の選択トランジスタ１３０をオンにする。ＦＧ１ ２０２ａ内のプリチャージ噴射セル１２０のうち、アドレス選択された下位群ＳＧ１−Ｋ＋１に属さないプリチャージ噴射セル１２０内のノードキャパシタンス１２６は全て、放電される。行下位群ＳＧ１−Ｋ＋１のデータ信号セット３５０が、下位群ＳＧ１−Ｋ＋１のプリチャージ噴射セル１２０に格納されて、駆動スイッチ１７２をオン又はオフにする。プリチャージ線２１０ｂ上のＳＥＬ１／ＰＲＥ２信号パルス３４８は、ＦＧ２ ２０２ｂ中のすべての噴射セル１２０をプリチャージする。
噴射線２１４ａはエネルギーパルス３５２を受け取り、導通状態の駆動スイッチ１７２を有する、ＦＧ１ ２０２ａのプリチャージ噴射セル１２０の噴射抵抗５２を付勢する。エネルギーパルス３５２は、ＳＥＬ１／ＰＲＥ２信号パルスが３４８においてハイである間にハイになる。インクを加熱して、対応する液滴発生器６０からインクを噴射するために、ＳＥＬ１／ＰＲＥ２信号パルス３４８はローになり、エネルギーパルス３５２はハイのままである。このプロセスは印字が完了するまで続けられる。
図９は、プリントヘッドダイ４０のアドレス発生器４００の一実施形態を示す図である。アドレス発生器４００は、シフトレジスタ４０２、方向回路４０４、及びロジックアレイ４０６を含む。シフトレジスタ４０２は、方向制御線４０８を介して方向回路４０４に電気的に結合される。また、シフトレジスタ４０２は、シフトレジスタ出力線４１０ａ〜４１０ｍを介してロジックアレイ４０６に電気的に結合される。
以下で説明される実施形態では、アドレス発生器４００はアドレス信号を噴射セル１２０に提供する。一実施形態では、アドレス発生器４００は、制御信号ＣＳＹＮＣ及び６個のタイミング信号Ｔ１〜Ｔ６を含む外部信号を受け取り（図２５Ａ及び図２５Ｂを参照）、これに応答して、７個のアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供する。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、各信号名の前にあるチルダで示されるように、低電圧レベルであるときにアクティブである。一実施形態では、タイミング信号Ｔ１〜Ｔ６は選択線（例えば、図７に示す選択線２１２ａ〜２１２ｆ）に提供される。アドレス発生器４００は、制御信号（例えば、ＣＳＹＮＣ）に応答してシーケンスを開始（例えば、アドレス〜Ａ１、〜Ａ２、…、〜Ａ７のシーケンスを順方向の順序で又は逆方向の順序で）して、噴射セル１２０を活性化のためにイネーブルにするように構成された制御回路の一実施形態である。
アドレス発生器４００は、タイミング信号Ｔ２、Ｔ４、及びＴ６を受け取る抵抗分割回路４１２、４１４、及び４１６を含む。抵抗分割回路４１２は、タイミング信号線４１８を介してタイミング信号Ｔ２を受け取り、タイミング信号Ｔ２の電圧レベルを分圧して、低減された電圧レベル（以降、低減電圧レベルと称する）のＴ２タイミング信号を第１の評価信号線４２０に提供する。抵抗分割回路４１４は、タイミング信号線４２２を介してタイミング信号Ｔ４を受け取り、タイミング信号Ｔ４の電圧レベルを分圧して、低減電圧レベルのＴ４タイミング信号を第２の評価信号線４２４に提供する。抵抗分割回路４１６は、タイミング信号線４２６を介してタイミング信号Ｔ６を受け取り、タイミング信号Ｔ６の電圧レベルを分圧して、低減電圧レベルのＴ６タイミング信号を第３の評価信号線４２８に提供する。
シフトレジスタ４０２は、制御信号線４３０を通じて制御信号ＣＳＹＮＣを受け取り、方向信号線４０８を通じて方向信号を受け取る。また、シフトレジスタ４０２は、タイミング信号線４３２を通じてタイミング信号Ｔ１を第１のプリチャージ信号ＰＲＥ１として受け取る。低減電圧レベルのＴ２タイミング信号が、第１の評価信号線４２０を通じて第１の評価信号ＥＶＡＬ１として受け取られる。タイミング信号Ｔ３が、タイミング信号線４３４を通じて第２のプリチャージ信号ＰＲＥ２として受け取られ、低減電圧レベルのＴ４タイミング信号が、第２の評価信号線４２４を通じて第２の評価信号ＥＶＡＬ２として受け取られる。シフトレジスタ４０２は、シフトレジスタ出力線４１０ａ〜４１０ｍ上にシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を提供する。
シフトレジスタ４０２は、１３個のシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を提供する１３個のシフトレジスタセル４０３ａ〜４０３ｍを含む。各シフトレジスタセル４０３ａ〜４０３ｍは、シフトレジスタ出力信号ＳＯ１〜ＳＯ１３のうちの１つを提供する。１３個のシフトレジスタセル４０３ａ〜４０３ｍは電気的に直列に結合されて、順方向及び逆方向でのシフトを提供する。他の実施形態では、シフトレジスタ４０２は、任意の適した数のシフトレジスタセル４０３を含み、任意の適した数のシフトレジスタ出力信号を提供して、所望の任意の数のアドレス信号を提供することができる。
シフトレジスタセル４０３ａは、シフトレジスタ出力信号ＳＯ１をシフトレジスタ出力線４１０ａに提供する。シフトレジスタセル４０３ｂは、シフトレジスタ出力信号ＳＯ２をシフトレジスタ出力線４１０ｂに提供する。シフトレジスタセル４０３ｃは、シフトレジスタ出力信号ＳＯ３をシフトレジスタ出力線４１０ｃに提供する。シフトレジスタセル４０３ｄは、シフトレジスタ出力信号ＳＯ４をシフトレジスタ出力線４１０ｄに提供する。シフトレジスタセル４０３ｅは、シフトレジスタ出力信号ＳＯ５をシフトレジスタ出力線４１０ｅに提供する。シフトレジスタセル４０３ｆは、シフトレジスタ出力信号ＳＯ６をシフトレジスタ出力線４１０ｆに提供する。シフトレジスタセル４０３ｇは、シフトレジスタ出力信号ＳＯ７をシフトレジスタ出力線４１０ｇに提供する。シフトレジスタセル４０３ｈは、シフトレジスタ出力信号ＳＯ８をシフトレジスタ出力線４１０ｈに提供する。シフトレジスタセル４０３ｉは、シフトレジスタ出力信号ＳＯ９をシフトレジスタ出力線４１０ｉに提供する。シフトレジスタセル４０３ｊは、シフトレジスタ出力信号ＳＯ１０をシフトレジスタ出力線４１０ｊに提供する。シフトレジスタセル４０３ｋは、シフトレジスタ出力信号ＳＯ１１をシフトレジスタ出力線４１０ｋに提供する。シフトレジスタセル４０３ｌは、シフトレジスタ出力信号ＳＯ１２をシフトレジスタ出力線４１０ｌに提供し、シフトレジスタセル４０３ｍは、シフトレジスタ出力信号ＳＯ１３をシフトレジスタ出力線４１０ｍに提供する。
方向回路４０４は、制御信号線４３０で制御信号ＣＳＹＮＣを受け取る。タイミング信号Ｔ３が、第４のプリチャージ信号ＰＲＥ４としてタイミング信号線４３４で受け取られる。低減電圧レベルのＴ４タイミング信号が、第４の評価信号ＥＶＡＬ４として評価信号線４２４で受け取られる。タイミング信号Ｔ５が、第３のプリチャージ信号ＰＲＥ３としてタイミング信号線４３６で受け取られ、低減電圧レベルのＴ６タイミング信号が、第３の評価信号ＥＶＡＬ３として評価信号線４２８で受け取られる。方向回路４０４は、方向信号線４０８を介して方向信号をシフトレジスタ４０２に提供する。
ロジックアレイ４０６は、アドレス線プリチャージトランジスタ４３８ａ〜４３８ｇ、アドレス評価トランジスタ４４０ａ〜４４０ｍ、評価阻止トランジスタ４４２ａ及び４４２ｂ、並びにロジック評価プリチャージトランジスタ４４４を含む。また、ロジックアレイ４０６は、シフトレジスタ出力線４１０ａ〜４１０ｍ上のシフトレジスタ出力信号ＳＯ１〜ＳＯ１３をデコードしてアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供するアドレストランジスタ対４４６、４４８、…、４７０を含む。ロジックアレイ４０６は、アドレス１トランジスタ４４６ａ及び４４６ｂ、アドレス２トランジスタ４４８ａ及び４４８ｂ、アドレス３トランジスタ４５０ａ及び４５０ｂ、アドレス４トランジスタ４５２ａ及び４５２ｂ、アドレス５トランジスタ４５４ａ及び４５４ｂ、アドレス６トランジスタ４５６ａ及び４５６ｂ、アドレス７トランジスタ４５８ａ及び４５８ｂ、アドレス８トランジスタ４６０ａ及び４６０ｂ、アドレス９トランジスタ４６２ａ及び４６２ｂ、アドレス１０トランジスタ４６４ａ及び４６４ｂ、アドレス１１トランジスタ４６６ａ及び４６６ｂ、アドレス１２トランジスタ４６８ａ及び４６８ｂ、並びにアドレス１３トランジスタ４７０ａ及び４７０ｂを含む。
アドレス線プリチャージトランジスタ４３８ａ〜４３８ｇは、Ｔ３信号線４３４及びアドレス線４７２ａ〜４７２ｇに電気的に結合される。アドレス線プリチャージトランジスタ４３８ａの、ゲート、及びドレイン−ソース経路の一方の側は、Ｔ３信号線４３４に電気的に結合される。アドレス線プリチャージトランジスタ４３８ａのドレイン−ソース経路の他方の側は、アドレス線４７２ａに電気的に結合される。アドレス線プリチャージトランジスタ４３８ｂの、ゲート、及びドレイン−ソース経路の一方の側は、Ｔ３信号線４３４に電気的に結合される。アドレス線プリチャージトランジスタ４３８ｂのドレイン−ソース経路の他方の側は、アドレス線４７２ｂに電気的に結合される。アドレス線プリチャージトランジスタ４３８ｃの、ゲート、及びドレイン−ソース経路の一方の側は、Ｔ３信号線４３４に電気的に結合される。アドレス線プリチャージトランジスタ４３８ｃのドレイン−ソース経路の他方の側は、アドレス線４７２ｃに電気的に結合される。アドレス線プリチャージトランジスタ４３８ｄの、ゲート、及びドレイン−ソース経路の一方の側は、Ｔ３信号線４３４に電気的に結合される。アドレス線プリチャージトランジスタ４３８ｄのドレイン−ソース経路の他方の側は、アドレス線４７２ｄに電気的に結合される。アドレス線プリチャージトランジスタ４３８ｅの、ゲート、及びドレイン−ソース経路の一方の側は、Ｔ３信号線４３４に電気的に結合される。アドレス線プリチャージトランジスタ４３８ｅのドレイン−ソース経路の他方の側は、アドレス線４７２ｅに電気的に結合される。アドレス線プリチャージトランジスタ４３８ｆの、ゲート、及びドレイン−ソース経路の一方の側は、Ｔ３信号線４３４に電気的に結合される。アドレス線プリチャージトランジスタ４３８ｆのドレイン−ソース経路の他方の側は、アドレス線４７２ｆに電気的に結合される。アドレス線プリチャージトランジスタ４３８ｇの、ゲート、及びドレイン−ソース経路の一方の側は、Ｔ３信号線４３４に電気的に結合される。アドレス線プリチャージトランジスタ４３８ｇのドレイン−ソース経路の他方の側は、アドレス線４７２ｇに電気的に結合される。一実施形態では、アドレス線プリチャージトランジスタ４３８ａ〜４３８ｇは、Ｔ３信号線４３４ではなくＴ４信号線４２２に電気的に結合される。Ｔ４信号線４２２は、各アドレス線プリチャージトランジスタ４３８ａ〜４３８ｇの、ゲート及びドレイン−ソース経路の一方の側に電気的に結合される。
各アドレス評価トランジスタ４４０ａ〜４４０ｍのゲートは、ロジック評価信号線４７４に電気的に結合される。各アドレス評価トランジスタ４４０ａ〜４４０ｍのドレイン−ソース経路の一方の側は電気的に接地に結合される。さらに、アドレス評価トランジスタ４４０ａのドレイン−ソース経路は、評価線４７６ａに電気的に結合される。アドレス評価トランジスタ４４０ｂのドレイン−ソース経路は、評価線４７６ｂに電気的に結合される。アドレス評価トランジスタ４４０ｃのドレイン−ソース経路は、評価線４７６ｃに電気的に結合される。アドレス評価トランジスタ４４０ｄのドレイン−ソース経路は、評価線４７６ｄに電気的に結合される。アドレス評価トランジスタ４４０ｅのドレイン−ソース経路は、評価線４７６ｅに電気的に結合される。アドレス評価トランジスタ４４０ｆのドレイン−ソース経路は、評価線４７６ｆに電気的に結合される。アドレス評価トランジスタ４４０ｇのドレイン−ソース経路は、評価線４７６ｇに電気的に結合される。アドレス評価トランジスタ４４０ｈのドレイン−ソース経路は、評価線４７６ｈに電気的に結合される。アドレス評価トランジスタ４４０ｉのドレイン−ソース経路は、評価線４７６ｉに電気的に結合される。アドレス評価トランジスタ４４０ｊのドレイン−ソース経路は、評価線４７６ｊに電気的に結合される。アドレス評価トランジスタ４４０ｋのドレイン−ソース経路は、評価線４７６ｋに電気的に結合される。アドレス評価トランジスタ４４０ｌのドレイン−ソース経路は、評価線４７６ｌに電気的に結合される。アドレス評価トランジスタ４４０ｍのドレイン−ソース経路は、評価線４７６ｍに電気的に結合される。
ロジック評価プリチャージトランジスタ４４４の、ゲート、及びドレイン−ソース経路の一方の側は、Ｔ５信号線４３６に電気的に結合され、ドレイン−ソース経路の他方の側はロジック評価信号線４７４に電気的に結合される。評価阻止トランジスタ４４２ａのゲートは、Ｔ３信号線４３４に電気的に結合される。評価阻止トランジスタ４４２ａのドレイン−ソース経路の一方の側はロジック評価信号線４７４に電気的に結合され、他方の側は４７８において基準に電気的に結合される。評価阻止トランジスタ４４２ｂのゲートは、Ｔ４信号線４２２に電気的に結合される。評価阻止トランジスタ４４２ｂのドレイン−ソース経路の一方の側は、ロジック評価信号線４７４に電気的に結合され、他方の側は４７８において基準に電気的に結合される。
アドレストランジスタ対４４６、４４８、…、４７０のドレイン−ソース経路は、アドレス線４７２ａ〜４７２ｇと評価線４７６ａ〜４７６ｍとの間に電気的に結合される。アドレストランジスタ対４４６、４４８、…、４７０のゲートは、シフトレジスタ出力信号線４１０ａ〜４１０ｍを介してシフトレジスタ出力信号ＳＯ１〜ＳＯ１３によって駆動される。
アドレス１トランジスタ４４６ａ及び４４６ｂのゲートは、シフトレジスタ出力信号線４１０ａに電気的に結合される。アドレス１トランジスタ４４６ａのドレイン−ソース経路の一方の側は、アドレス線４７２ａに電気的に結合され、他方の側は評価線４７６ａに電気的に結合される。アドレス１トランジスタ４４６ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｂに電気的に結合され、他方の側は評価線４７６ａに電気的に結合される。シフトレジスタ出力信号線４１０ａ上の高レベルのシフトレジスタ出力信号ＳＯ１は、ロジック評価信号線４７４の高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ａがオンになる際に、アドレス１トランジスタ４４６ａ及び４４６ｂをオンにする。アドレス１トランジスタ４４６ａ及びアドレス評価トランジスタ４４０ａは導通して、アドレス線４７２ａをアクティブに低電圧レベルに引く。アドレス１トランジスタ４４６ｂ及びアドレス評価トランジスタ４４０ａは導通して、アドレス線４７２ｂをアクティブに低電圧レベルに引く。
アドレス２トランジスタ４４８ａ及び４４８ｂのゲートは、シフトレジスタ出力線４１０ｂに電気的に結合される。アドレス２トランジスタ４４８ａのドレイン−ソース経路の一方の側は、アドレス線４７２ａに電気的に結合され、他方の側は評価線４７６ｂに電気的に結合される。アドレス２トランジスタ４４８ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｃに電気的に結合され、他方の側は評価線４７６ｂに電気的に結合される。シフトレジスタ出力信号線４１０ｂ上の高レベルのシフトレジスタ出力信号ＳＯ２は、ロジック評価信号線４７４の高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｂがオンになる際に、アドレス２トランジスタ４４８ａ及び４４８ｂをオンにする。アドレス２トランジスタ４４８ａ及びアドレス評価トランジスタ４４０ｂは導通して、アドレス線４７２ａをアクティブに低電圧レベルに引く。アドレス２トランジスタ４４８ｂ及びアドレス評価トランジスタ４４０ｂは導通して、アドレス線４７２ｃをアクティブに低電圧レベルに引く。
アドレス３トランジスタ４５０ａ及び４５０ｂのゲートは、シフトレジスタ出力信号線４１０ｃに電気的に結合される。アドレス３トランジスタ４５０ａのドレイン−ソース経路の一方の側は、アドレス線４７２ａに電気的に結合され、他方の側は評価線４７６ｃに電気的に結合される。アドレス３トランジスタ４５０ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｄに電気的に結合され、他方の側は評価線４７６ｃに電気的に結合される。シフトレジスタ出力信号線４１０ｃ上の高レベルのシフトレジスタ出力信号ＳＯ３は、ロジック評価信号線４７４の高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｃがオンになる際に、アドレス３トランジスタ４５０ａ及び４５０ｂをオンにする。アドレス３トランジスタ４５０ａ及びアドレス評価トランジスタ４４０ｃは導通して、アドレス線４７２ａをアクティブに低電圧レベルに引く。アドレス３トランジスタ４５０ｂ及びアドレス評価トランジスタ４４０ｃは導通して、アドレス線４７２ｄをアクティブに低電圧レベルに引く。
アドレス４トランジスタ４５２ａ及び４５２ｂのゲートは、シフトレジスタ出力信号線４１０ｄに電気的に結合される。アドレス４トランジスタ４５２ａのドレイン−ソース経路の一方の側は、アドレス線４７２ａに電気的に結合され、他方の側は評価線４７６ｄに電気的に結合される。アドレス４トランジスタ４５２ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｅに電気的に結合され、他方の側は評価線４７６ｄに電気的に結合される。シフトレジスタ出力信号線４１０ｄ上の高レベルのシフトレジスタ出力信号ＳＯ４は、ロジック評価信号線４７４の高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｄがオンになる際に、アドレス４トランジスタ４５２ａ及び４５２ｂをオンにする。アドレス４トランジスタ４５２ａ及びアドレス評価トランジスタ４４０ｄは導通して、アドレス線４７２ａをアクティブに低電圧レベルに引く。アドレス４トランジスタ４５２ｂ及びアドレス評価トランジスタ４４０ｄは導通して、アドレス線４７２ｅをアクティブに低電圧レベルに引く。
アドレス５トランジスタ４５４ａ及び４５４ｂのゲートは、シフトレジスタ出力信号線４１０ｅに電気的に結合される。アドレス５トランジスタ４５４ａのドレイン−ソース経路の一方の側は、アドレス線４７２ａに電気的に結合され、他方の側は評価線４７６ｅに電気的に結合される。アドレス５トランジスタ４５４ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｆに電気的に結合され、他方の側は評価線４７６ｅに電気的に結合される。シフトレジスタ出力信号線４１０ｅ上の高レベルのシフトレジスタ出力信号ＳＯ５は、高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｅがオンになる際に、アドレス５トランジスタ４５４ａ及び４５４ｂをオンにする。アドレス５トランジスタ４５４ａ及びアドレス評価トランジスタ４４０ｅは導通して、アドレス線４７２ａをアクティブに低電圧レベルに引く。アドレス５トランジスタ４５４ｂ及びアドレス評価トランジスタ４４０ｅは導通して、アドレス線４７２ｆをアクティブに低電圧レベルに引く。
アドレス６トランジスタ４５６ａ及び４５６ｂのゲートは、シフトレジスタ出力信号線４１０ｆに電気的に結合される。アドレス６トランジスタ４５６ａのドレイン−ソース経路の一方の側は、アドレス線４７２ａに電気的に結合され、他方の側は評価線４７６ｆに電気的に結合される。アドレス６トランジスタ４５６ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｇに電気的に結合され、他方の側は評価線４７６ｆに電気的に結合される。シフトレジスタ出力信号線４１０ｆ上の高レベルのシフトレジスタ出力信号ＳＯ６は、高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｆがオンになる際に、アドレス６トランジスタ４５６ａ及び４５６ｂをオンにして導通させる。アドレス６トランジスタ４５６ａ及びアドレス評価トランジスタ４４０ｆは導通して、アドレス線４７２ａをアクティブに低電圧レベルに引く。アドレス６トランジスタ４５６ｂ及びアドレス評価トランジスタ４４０ｆは導通して、アドレス線４７２ｇをアクティブに低電圧レベルに引く。
アドレス７トランジスタ４５８ａ及び４５８ｂのゲートは、シフトレジスタ出力信号線４１０ｇに電気的に結合される。アドレス７トランジスタ４５８ａのドレイン−ソース経路の一方の側は、アドレス線４７２ｂに電気的に結合され、他方の側は評価線４７６ｇに電気的に結合される。アドレス７トランジスタ４５８ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｃに電気的に結合され、他方の側は評価線４７６ｇに電気的に結合される。シフトレジスタ出力信号線４１０ｇ上の高レベルのシフトレジスタ出力信号ＳＯ７は、高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｇがオンになる際に、アドレス７トランジスタ４５８ａ及び４５８ｂをオンにする。アドレス７トランジスタ４５８ａ及びアドレス評価トランジスタ４４０ｇは導通して、アドレス線４７２ｂをアクティブに低電圧レベルに引く。アドレス７トランジスタ４５８ｂ及びアドレス評価トランジスタ４４０ｇは導通して、アドレス線４７２ｃをアクティブに低電圧レベルに引く。
アドレス８トランジスタ４６０ａ及び４６０ｂのゲートは、シフトレジスタ出力信号線４１０ｈに電気的に結合される。アドレス８トランジスタ４６０ａのドレイン−ソース経路の一方の側は、アドレス線４７２ｂに電気的に結合され、他方の側は評価線４７６ｈに電気的に結合される。アドレス８トランジスタ４６０ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｄに電気的に結合され、他方の側は評価線４７６ｈに電気的に結合される。シフトレジスタ出力信号線４１０ｈ上の高レベルのシフトレジスタ出力信号ＳＯ８は、高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｈがオンになる際に、アドレス８トランジスタ４６０ａ及び４６０ｂをオンにする。アドレス８トランジスタ４６０ａ及びアドレス評価トランジスタ４４０ｈは導通して、アドレス線４７２ｂをアクティブに低電圧レベルに引く。アドレス８トランジスタ４６０ｂ及びアドレス評価トランジスタ４４０ｈは導通して、アドレス線４７２ｄをアクティブに低電圧レベルに引く。
アドレス９トランジスタ４６２ａ及び４６２ｂのゲートは、シフトレジスタ出力信号線４１０ｉに電気的に結合される。アドレス９トランジスタ４６２ａのドレイン−ソース経路の一方の側は、アドレス線４７２ｂに電気的に結合され、他方の側は評価線４７６ｉに電気的に結合される。アドレス９トランジスタ４６２ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｅに電気的に結合され、他方の側は評価線４７６ｉに電気的に結合される。シフトレジスタ出力信号線４１０ｉ上の高レベルのシフトレジスタ出力信号ＳＯ９は、高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｉがオンになる際に、アドレス９トランジスタ４６２ａ及び４６２ｂをオンにして導通させる。アドレス９トランジスタ４６２ａ及びアドレス評価トランジスタ４４０ｉは導通して、アドレス線４７２ｂをアクティブに低電圧レベルに引く。アドレス９トランジスタ４６２ｂ及びアドレス評価トランジスタ４４０ｉは導通して、アドレス線４７２ｅをアクティブに低電圧レベルに引く。
アドレス１０トランジスタ４６４ａ及び４６４ｂのゲートは、シフトレジスタ出力信号線４１０ｊに電気的に結合される。アドレス１０トランジスタ４６４ａのドレイン−ソース経路の一方の側は、アドレス線４７２ｂに電気的に結合され、他方の側は評価線４７６ｊに電気的に結合される。アドレス１０トランジスタ４６４ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｆに電気的に結合され、他方の側は評価線４７６ｊに電気的に結合される。シフトレジスタ出力信号線４１０ｊ上の高レベルのシフトレジスタ出力信号ＳＯ１０は、高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｊがオンになる際に、アドレス１０トランジスタ４６４ａ及び４６４ｂをオンにする。アドレス１０トランジスタ４６４ａ及びアドレス評価トランジスタ４４０ｊは導通して、アドレス線４７２ｂをアクティブに低電圧レベルに引く。アドレス１０トランジスタ４６４ｂ及びアドレス評価トランジスタ４４０ｊは導通して、アドレス線４７２ｆをアクティブに低電圧レベルに引く。
アドレス１１トランジスタ４６６ａ及び４６６ｂのゲートは、シフトレジスタ出力信号線４１０ｋに電気的に結合される。アドレス１１トランジスタ４６６ａのドレイン−ソース経路の一方の側は、アドレス線４７２ｂに電気的に結合され、他方の側は評価線４７６ｋに電気的に結合される。アドレス１１トランジスタ４６６ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｇに電気的に結合され、他方の側は評価線４７６ｋに電気的に結合される。シフトレジスタ出力信号線４１０ｋ上の高レベルのシフトレジスタ出力信号ＳＯ１１は、高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｋがオンになる際に、アドレス１１トランジスタ４６６ａ及び４６６ｂをオンにする。アドレス１１トランジスタ４６６ａ及びアドレス評価トランジスタ４４０ｋは導通して、アドレス線４７２ｂをアクティブに低電圧レベルに引く。アドレス１１トランジスタ４６６ｂ及びアドレス評価トランジスタ４４０ｋは導通して、アドレス線４７２ｇをアクティブに低電圧レベルに引く。
アドレス１２トランジスタ４６８ａ及び４６８ｂのゲートは、シフトレジスタ出力信号線４１０ｌに電気的に結合される。アドレス１２トランジスタ４６８ａのドレイン−ソース経路の一方の側は、アドレス線４７２ｃに電気的に結合され、他方の側は評価線４７６ｌに電気的に結合される。アドレス１２トランジスタ４６８ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｄに電気的に結合され、他方の側は評価線４７６ｌに電気的に結合される。シフトレジスタ出力信号線４１０ｌ上の高レベルのシフトレジスタ出力信号ＳＯ１２は、高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｌがオンになる際に、アドレス１２トランジスタ４６８ａ及び４６８ｂをオンにする。アドレス１２トランジスタ４６８ａ及びアドレス評価トランジスタ４４０ｌは導通して、アドレス線４７２ｃをアクティブに低電圧レベルに引く。アドレス１２トランジスタ４６８ｂ及びアドレス評価トランジスタ４４０ｌは導通して、アドレス線４７２ｄをアクティブに低電圧レベルに引く。
アドレス１３トランジスタ４７０ａ及び４７０ｂのゲートは、シフトレジスタ出力信号線４１０ｍに電気的に結合される。アドレス１３トランジスタ４７０ａのドレイン−ソース経路の一方の側は、アドレス線４７２ｃに電気的に結合され、他方の側は評価線４７６ｍに電気的に結合される。アドレス１３トランジスタ４７０ｂのドレイン−ソース経路の一方の側はアドレス線４７２ｅに電気的に結合され、他方の側は評価線４７６ｍに電気的に結合される。シフトレジスタ出力信号線４１０ｍ上の高レベルのシフトレジスタ出力信号ＳＯ１３は、高電圧レベルの評価信号ＬＥＶＡＬによりアドレス評価トランジスタ４４０ｍがオンになる際に、アドレス１３トランジスタ４７０ａ及び４７０ｂをオンにする。アドレス１３トランジスタ４７０ａ及びアドレス評価トランジスタ４４０ｍは導通して、アドレス線４７２ｃをアクティブに低電圧レベルに引く。アドレス１３トランジスタ４７０ｂ及びアドレス評価トランジスタ４４０ｍは導通して、アドレス線４７２ｅをアクティブに低電圧レベルに引く。
シフトレジスタ４０２は、単一の高電圧レベルの出力信号を１本のシフトレジスタ出力信号線４１０ａ〜４１０ｍから次のシフトレジスタ出力信号線４１０ａ〜４１０ｍにシフトする。シフトレジスタ４０２は、制御線４３０上で制御信号ＣＳＹＮＣにおいて制御パルスを受け取るとともに、一連のタイミングパルスをタイミング信号Ｔ１〜Ｔ４から受け取り、受け取った制御パルスをシフトレジスタ４０２内へシフトする。これに応答して、シフトレジスタ４０２は、単一の高電圧レベルのシフトレジスタ出力信号ＳＯ１又はＳＯ１３を提供する。他のシフトレジスタ出力信号ＳＯ１〜ＳＯ１３はすべて、低電圧レベルで提供される。シフトレジスタ４０２は、別の一連のタイミングパルスをタイミング信号Ｔ１〜Ｔ４から受け取り、単一の高電圧レベルの出力信号を１つのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３から次のシフトレジスタ出力信号ＳＯ１〜ＳＯ１３にシフトし、他のシフトレジスタ出力信号ＳＯ１〜ＳＯ１３はすべて低電圧レベルで提供される。シフトレジスタ４０２は、繰り返す一連のタイミングパルスを受け取り、各一連のタイミングパルスに応じて、単一の高電圧レベルの出力信号をシフトして、一連の、１３個までの高電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を提供する。各高電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は２つのアドレストランジスタ対４４６、４４８、…、４７０をオンにして、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を噴射セル１２０に提供する。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１３個のシフトレジスタ出力信号ＳＯ１〜ＳＯ１３に対応する１３個のアドレスタイムスロットで提供される。別の実施形態では、シフトレジスタ４０２は、１４個等の任意の適した数のシフトレジスタ出力信号を含み、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を、１４個のアドレスタイムスロット等の任意の適した数のアドレスタイムスロットで提供することができる。
シフトレジスタ４０２は、方向回路４０４から方向信号線４０８を通じて方向信号を受け取る。方向信号は、シフトレジスタ４０２でのシフトの方向をセットアップする。シフトレジスタ４０２は、高電圧レベルの出力信号を、シフトレジスタ出力信号ＳＯ１からシフトレジスタ出力信号ＳＯ１３まで順方向に、又はシフトレジスタ出力信号ＳＯ１３からシフトレジスタ出力信号ＳＯ１まで逆方向にシフトするように設定され得る。
順方向では、シフトレジスタ４０２は制御信号ＣＳＹＮＣにおいて制御パルスを受け取り、高電圧レベルのシフトレジスタ出力信号ＳＯ１を提供する。他のシフトレジスタ出力信号ＳＯ２〜ＳＯ１３はすべて、低電圧レベルで提供される。シフトレジスタ４０２は次の一連のタイミングパルスを受け取り、高電圧レベルのシフトレジスタ出力信号ＳＯ２を提供し、他のシフトレジスタ出力信号ＳＯ１、ＳＯ３〜ＳＯ１３はすべて、低電圧レベルで提供される。シフトレジスタ４０２は次の一連のタイミングパルスを受け取り、高電圧レベルのシフトレジスタ出力信号ＳＯ３を提供し、他のシフトレジスタ出力信号ＳＯ１、ＳＯ２、ＳＯ４〜ＳＯ１３はすべて、低電圧レベルで提供される。シフトレジスタ４０２は、高電圧レベルのシフトレジスタ出力信号ＳＯ１３を提供する（他のシフトレジスタ出力信号ＳＯ１〜ＳＯ１２はすべて低電圧レベルで提供される）まで、各一連のタイミングパルスに応答して高電圧レベルの出力信号をシフトし続ける。高電圧レベルのシフトレジスタ出力信号ＳＯ１３を提供した後、シフトレジスタ４０２は次の一連のタイミングパルスを受け取り、低電圧レベルの信号をすべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３に提供する。制御信号ＣＳＹＮＣにおける別の制御パルスが提供されて、シフトレジスタ４０２は、シフトレジスタ出力信号ＳＯ１からシフトレジスタ出力信号ＳＯ１３に向けて順方向での一連の高電圧レベルの出力信号のシフトをスタート又は開始する。
逆方向では、シフトレジスタ４０２は制御信号ＣＳＹＮＣにおいて制御パルスを受け取り、高電圧レベルのシフトレジスタ出力信号ＳＯ１３を提供する。他のシフトレジスタ出力信号ＳＯ１〜ＳＯ１２はすべて、低電圧レベルで提供される。シフトレジスタ４０２は次の一連のタイミングパルスを受け取り、高電圧レベルのシフトレジスタ出力信号ＳＯ１２を提供し、他のシフトレジスタ出力信号ＳＯ１〜ＳＯ１１、ＳＯ１３はすべて、低電圧レベルで提供される。シフトレジスタ４０２は次の一連のタイミングパルスを受け取り、高電圧レベルのシフトレジスタ出力信号ＳＯ１１を提供し、他のシフトレジスタ出力信号ＳＯ１〜ＳＯ１０、ＳＯ１２、ＳＯ１３はすべて、低電圧レベルで提供される。シフトレジスタ４０２は、高電圧レベルのシフトレジスタ出力信号ＳＯ１を提供する（他のシフトレジスタ出力信号ＳＯ２〜ＳＯ１３はすべて低電圧レベルで提供される）まで、各一連のタイミングパルスに応答して高電圧レベルの出力信号をシフトし続ける。高電圧レベルのシフトレジスタ出力信号ＳＯ１を提供した後、シフトレジスタ４０２は次の一連のタイミングパルスを受け取り、低電圧レベルの信号をすべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３に提供する。制御信号ＣＳＹＮＣにおける別の制御パルスが提供されて、シフトレジスタ４０２は、シフトレジスタ出力信号ＳＯ１３からシフトレジスタ出力信号ＳＯ１に向けて逆方向での一連の高電圧出力信号のシフトをスタート又は開始する。
方向回路４０４は、方向信号線４０８を通じて２つの方向信号を提供する。方向信号は、シフトレジスタ４０２での順方向／逆方向シフト方向を設定する。また、方向信号を使用して、シフトレジスタ４０２から高電圧レベルの出力信号をクリアすることができる。
方向回路４０４は、繰り返される一連のタイミングパルスをタイミング信号Ｔ３〜Ｔ６から受け取る。さらに、方向回路４０４は、制御線４３０上で制御信号ＣＳＹＮＣの制御パルスを受け取る。方向回路４０４は、タイミング信号Ｔ４からのタイミングパルスと同期して制御パルスを受け取ることに応答して、順方向信号を提供する。順方向信号は、シフトレジスタ出力信号ＳＯ１からシフトレジスタ出力信号ＳＯ１３に向けて順方向にシフトするようにシフトレジスタ４０２を設定する。方向回路４０４は、タイミング信号Ｔ６からのタイミングパルスと同期して制御パルスを受け取ることに応答して、逆方向信号を提供する。逆方向信号は、シフトレジスタ出力信号ＳＯ１３からシフトレジスタ出力信号ＳＯ１に向けて逆方向にシフトするようにシフトレジスタ４０２を設定する。方向回路４０４は、タイミング信号Ｔ４からのタイミングパルス及びタイミング信号Ｔ６からのタイミングパルスの両方と同期して制御パルスを受け取ったことに応答して、シフトレジスタ４０２をクリアする方向信号を提供する。
ロジックアレイ４０６は、シフトレジスタ出力信号ＳＯ１〜ＳＯ１３をシフトレジスタ出力信号線４１０ａ〜４１０ｍで受け取るとともに、タイミング信号Ｔ３〜Ｔ５からのタイミングパルスをタイミング信号線４３４、４２２、及び４３６で受け取る。シフトレジスタ出力信号ＳＯ１〜ＳＯ１３での単一の高電圧レベルの出力信号及びタイミング信号Ｔ３〜Ｔ５からのタイミングパルスに応答して、ロジックアレイ４０６は、７個のアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７の中から２つの低電圧レベルのアドレス信号を提供する。
ロジックアレイ４０６は、評価阻止トランジスタ４４２ａをオンにして評価信号線４７４を低電圧レベルに引き、アドレス評価トランジスタ４４０をオフにする、タイミング信号Ｔ３からタイミングパルスを受け取る。また、タイミング信号Ｔ３からのタイミングパルスは、アドレス線プリチャージトランジスタ４３８を通じてアドレス線４７２ａ〜４７２ｇを高電圧レベルに帯電させる。一実施形態では、タイミング信号Ｔ３からのタイミングパルスは、タイミング信号Ｔ４からのタイミングパルスで置き換えられて、アドレス線プリチャージトランジスタ４３８を通じてアドレス線４７２ａ〜４７２ｇを高電圧レベルに帯電させる。
タイミング信号Ｔ４からのタイミングパルスは、評価阻止トランジスタ４４２ｂをオンにして評価信号線４７４を低電圧レベルに引き、アドレス評価トランジスタ４４０をオフにする。シフトレジスタ出力信号ＳＯ１〜ＳＯ１３は、タイミング信号Ｔ４からのタイミングパルスの間に有効な出力信号に整定される。シフトレジスタ出力信号ＳＯ１〜ＳＯ１３における単一の高電圧レベルの出力信号が、ロジックアレイ４０６中のアドレストランジスタ対４４６、４４８、…、４７０のゲートに提供される。タイミング信号Ｔ５からのタイミングパルスは評価信号線４７４を高電圧レベルに帯電させて、アドレス評価トランジスタ４４０をオンにする。アドレス評価トランジスタ４４０がオンになると、高電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を受け取るロジックアレイ４０６内のアドレストランジスタ対４４６、４４８、…、又は４７０は導通して、対応するアドレス線４７２を放電する。対応するアドレス線４７２は、導通状態のアドレストランジスタ対４４６、４４８、…、４７０及び導通状態のアドレス評価トランジスタ４４０を通じてアクティブにローに引かれる。他のアドレス線４７２は高電圧レベルに帯電されたままである。
ロジックアレイ４０６は、７個のアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７の中から２つの低電圧レベルのアドレス信号を各アドレスタイムスロットで提供する。シフトレジスタ出力信号ＳＯ１が高電圧レベルにある場合、アドレス１トランジスタ４４６ａ及び４４６ｂは導通して、アドレス線４７２ａ及び４７２ｂを低電圧レベルに引き、アクティブローアドレス信号〜Ａ１及び〜Ａ２を提供する。シフトレジスタ出力信号ＳＯ２が高電圧レベルにある場合、アドレス２トランジスタ４４８ａ及び４４８ｂが導通してアドレス線４７２ａ及び４７２ｃを低電圧レベルに引き、アクティブローアドレス信号〜Ａ１及び〜Ａ３を提供する。シフトレジスタ出力信号ＳＯ３が高電圧レベルにある場合、アドレス３トランジスタ４５０ａ及び４５０ｂは導通して、アドレス線４７２ａ及び４７２ｄを低電圧レベルに引き、アクティブローアドレス信号〜Ａ１及び〜Ａ４を提供し、シフトレジスタ出力信号ＳＯ４〜ＳＯ１３のそれぞれの場合も以下同様である。シフトレジスタ出力信号ＳＯ１〜ＳＯ１３に相関する１３個それぞれのアドレスタイムスロットに対するアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を以下の表に示す。
Figure 0004516115
別の実施形態では、ロジックアレイ４０６は、以下の表に示すように１３個それぞれのアドレスタイムスロットにアクティブなアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供することができる。
Figure 0004516115
また、他の実施形態では、ロジックアレイ４０６は、任意の適した数の低電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を各高電圧レベルの出力信号ＳＯ１〜ＳＯ１３に、任意の適した順番の低電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７で提供するアドレストランジスタを含むことができる。これは例えば、任意の２本の所望のアドレス線６７２ａ〜ｇを放電するように各トランジスタ対４４６、４４８、…、４７０を適切に配置することによって行うことができる。
さらに、他の実施形態では、ロジックアレイ４０６は任意の適した数のアドレス線を含み、任意の適した数のアドレス信号を任意の適した数のアドレスタイムスロットで提供することができる。
動作において、繰り返される一連の６個のタイミングパルスが、タイミング信号Ｔ１〜Ｔ６から提供される。各タイミング信号Ｔ１〜Ｔ６は、各一連の６個のタイミングパルスで１個のタイミングパルスを提供する。タイミング信号Ｔ１からのタイミングパルスの後に、タイミング信号Ｔ２からのタイミングパルスが続き、その後にタイミング信号Ｔ３からのタイミングパルスが続き、その後にタイミング信号Ｔ４からのタイミングパルスが続き、その後にタイミング信号Ｔ５からのタイミングパルスが続き、その後にタイミング信号Ｔ６からのタイミングパルスが続く。一連の６個のタイミングパルスは、繰り返される一連の６個のタイミングパルスにおいて繰り返される。
一連の６個のタイミングパルスでは、方向回路４０４が、第４のプリチャージ信号ＰＲＥ４においてタイミング信号Ｔ３からタイミングパルスを受け取る。第４のプリチャージ信号ＰＲＥ４でのタイミングパルスは、方向線４０８のうちの第１の方向線を高電圧レベルに帯電させる。方向回路４０４は、第４の評価信号ＥＶＡＬ４においてタイミング信号Ｔ４から低減電圧レベルのタイミングパルスを受け取る。方向回路４０４は、第４の評価信号ＥＶＡＬ４と同期して（同時に）制御信号ＣＳＹＮＣの制御パルスを受け取る場合、第１の方向線４０８を放電する。方向４０４は、第４の評価信号ＥＶＡＬ４でのタイミングパルスと同期して低電圧レベルの制御信号ＣＳＹＮＣを受け取る場合、第１の方向線４０８は高電圧レベルに帯電されたままである。
次に、方向回路４０４は、第３のプリチャージ信号ＰＲＥ３においてタイミング信号Ｔ５からタイミングパルスを受け取る。第３のプリチャージ信号ＰＲＥ３のタイミングパルスは、方向線４０８のうちの第２の方向線を帯電させる。方向回路４０４は、第３の評価信号ＥＶＡＬ３においてタイミング信号Ｔ６から低減電圧レベルのタイミングパルスを受け取る。方向回路４０４は、第３の評価信号ＥＶＡＬ３でのタイミングパルスと同期して制御信号ＣＳＹＮＣの制御パルスを受け取る場合、第２の方向線４０８を放電させて低電圧レベルにする。方向回路４０４が第３の評価信号ＥＶＡＬ３でのタイミングパルスと同期して低電圧レベルの制御信号ＣＳＹＮＣを受け取る場合、第２の方向線４０８は高電圧レベルに帯電されたままである。
第１の方向線４０８が放電されて低電圧レベルであり、第２の方向線４０８が高電圧レベルのままの場合、第１の方向線４０８及び第２の方向線４０８上の信号レベルは、順方向にシフトするようにシフトレジスタ４０２をセットアップする。第１の方向線４０８が高電圧レベルのままであり、第２の方向線４０８が放電されて低電圧レベルである場合、方向線４０８上の信号レベルは、逆方向でシフトするようにシフトレジスタ４０２をセットアップする。第１の方向線４０８及び第２の方向線４０８がともに放電されて低電圧レベルにある場合、シフトレジスタ４０２は、高電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３の提供を阻止される。方向線４０８上の方向信号は、各一連の６個のタイミングパルス中に設定される。
始めに、方向は一連の６個のタイミングパルスにおいて設定され、シフトレジスタ４０２は次の一連の６個のタイミングパルスにおいて開始される。シフトレジスタ４０２を開始するために、シフトレジスタ４０２は、第１のプリチャージ信号ＰＲＥ１においてタイミング信号Ｔ１からタイミングパルスを受け取る。第１のプリチャージ信号ＰＲＥ１のタイミングパルスは、４０３ａ〜４０３ｍで示す１３個それぞれのシフトレジスタセル中の内部ノードをプリチャージする。シフトレジスタ４０２は、第１の評価信号ＥＶＡＬ１においてタイミング信号Ｔ２から低減電圧レベルのタイミングパルスを受け取る。シフトレジスタ４０２は、制御信号ＣＳＹＮＣの制御パルスを第１の評価信号ＥＶＡＬ１のタイミングパルスと同期して受け取る場合、１３個のシフトレジスタセルのうちの１個の内部ノードを放電して、放電された内部ノードに低電圧レベルを提供する。制御信号ＣＳＹＮＣが第１の評価信号ＥＶＡＬ１のタイミングパルスと同期して低電圧レベルにとどまっている場合、１３個のシフトレジスタセルそれぞれの内部ノードは高電圧レベルのままである。
シフトレジスタ４０２は、第２のプリチャージ信号ＰＲＥ２においてタイミング信号Ｔ３からタイミングパルスを受け取る。第２のプリチャージ信号ＰＲＥ２のタイミングパルスは、１３本それぞれのシフトレジスタ出力線４１０ａ〜４１０ｍをプリチャージして、高電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を提供する。シフトレジスタ４０２は、第２の評価信号ＥＶＡＬ２においてタイミング信号Ｔ４から低減電圧レベルのタイミングパルスを受け取る。シフトレジスタセル４０３の内部ノードが、第１の評価信号ＥＶＡＬ１のタイミングパルスと同期して制御信号ＣＳＹＮＣからの制御パルスを受け取った後等、低電圧レベルにある場合、シフトレジスタ４０２はシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を高電圧レベルに維持する。シフトレジスタセル４０３の内部ノードが、他のすべてのシフトレジスタセル４０３のように高電圧レベルにある場合、シフトレジスタ４０２はシフトレジスタ出力線４１０ａ〜４１０ｍを放電して低電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を提供する。シフトレジスタ４０２は、一連の６個のタイミングパルスにおいて開始される。シフトレジスタ出力信号ＳＯ１〜ＳＯ１３は、第２の評価信号ＥＶＡＬ２でのタイミング信号Ｔ４からのタイミングパルスの間に有効になり、次の一連の６個のタイミングパルスでのタイミング信号Ｔ３からのタイミングパルスまで有効な状態のままである。続く各一連の６個のタイミングパルスにおいて、シフトレジスタ４０２は高電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を１つのシフトレジスタセル４０３から次のシフトレジスタセル４０３にシフトする。
ロジックアレイ４０６は、シフトレジスタ出力信号ＳＯ１〜ＳＯ１３を受け取る。一実施形態では、ロジックアレイ４０６は、タイミング信号Ｔ３からのタイミングパルスを受け取り、アドレス線４７２をプリチャージし、アドレス評価トランジスタ４４０をオフにする。一実施形態では、ロジックアレイ４０６は、タイミング信号Ｔ３からタイミングパルスを受け取ってアドレス評価トランジスタ４４０をオフにし、タイミング信号Ｔ４からのタイミングパルスを受け取ってアドレス線４７２をプリチャージする。
ロジックアレイ４０６は、シフトレジスタ出力信号ＳＯ１〜ＳＯ１３が有効なシフトレジスタ出力信号ＳＯ１〜ＳＯ１３に整定される際に、タイミング信号Ｔ４からタイミングパルスを受け取ってアドレス評価トランジスタ４４０をオフにする。シフトレジスタ４０２が開始される場合、１つのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は、タイミング信号Ｔ４からのタイミングパルスの後に高電圧レベルのままである。ロジックアレイ４０６は、タイミング信号Ｔ５からタイミングパルスを受け取り、評価信号線４７４を帯電させ、アドレス評価トランジスタ４４０をオンにする。高電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を受け取るアドレストランジスタ対４４６、４４８、…、４７０は、オンにされて７本のアドレス線４７２ａ〜４７２ｇのうちの２本を低電圧レベルに引く。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７での２つの低電圧レベルのアドレス信号を使用して、噴射セル１２０及び噴射セル下位群を活性化のためにイネーブルにする。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、タイミング信号Ｔ５からのタイミングパルスの間に有効になり、次の一連の６個のタイミングパルスでのタイミング信号Ｔ３からのタイミングパルスまで有効な状態のままである。
シフトレジスタ４０２が開始されない場合、すべてのシフトレジスタ出力線４１０は放電されて、低電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を提供する。低電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は、アドレストランジスタ対４４６、４４８、…、４７０をオフにし、アドレス線４７２は帯電されたままであり、高電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供する。高電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、噴射セル１２０及び噴射セル下位群が活性化のためにイネーブルにされないようにする。
図９はアドレス回路の一実施形態を説明するが、異なるロジック要素及び構成要素を採用した他の実施形態を利用してもよい。例えば、上述した入力信号、例えば信号Ｔ１〜Ｔ６を受け取り、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供するコントローラを利用してもよい。
図１０Ａは、シフトレジスタ４０２における１個のシフトレジスタセル４０３ａを示す図である。シフトレジスタ４０２は、１３個のシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を提供する１３個のシフトレジスタセル４０３ａ〜４０３ｍを含む。各シフトレジスタセル４０３ａ〜４０３ｍは、シフトレジスタ出力信号ＳＯ１〜ＳＯ１３のうちの１つを提供し、シフトレジスタセル４０３ａと同様である。１３個のシフトレジスタセル４０３は電気的に直列に結合されて、順方向及び逆方向でのシフトを提供する。他の実施形態では、シフトレジスタ４０２は、任意の適した数のシフトレジスタセル４０３を含み、任意の適した数のシフトレジスタ出力信号を提供することができる。
シフトレジスタセル４０３ａは、破線５００で示す入力段である第１の段、及び破線５０２で示す出力段である第２の段を含む。第１の段５００は、第１のプリチャージトランジスタ５０４、第１の評価トランジスタ５０６、順方向入力トランジスタ５０８、逆方向入力トランジスタ５１０、順方向トランジスタ５１２、及び逆方向トランジスタ５１４を含む。第２の段５０２は、第２のプリチャージトランジスタ５１６、第２の評価トランジスタ５１８、及び内部ノードトランジスタ５２０を含む。
第１の段５００では、第１のプリチャージトランジスタ５０４の、ゲート、及びドレイン−ソース経路の一方の側は、タイミング信号線４３２に電気的に結合される。タイミング信号線４３２は、第１のプリチャージ信号ＰＲＥ１としてタイミング信号Ｔ１をシフトレジスタ４０２に提供する。第１のプリチャージトランジスタ５０４のドレイン−ソース経路の他方の側は、第１の評価トランジスタ５０６のドレイン−ソース経路の一方の側、及び内部ノード５２２を介して内部ノードトランジスタ５２０のゲートに電気的に結合される。内部ノード５２２は、段５００と段５０２との間で、シフトレジスタ内部ノード信号ＳＮ１を、内部ノードトランジスタ５２０のゲートに提供する。
第１の評価トランジスタ５０６のゲートは、第１の評価信号線４２０に電気的に結合される。第１の評価信号線４２０は、第１の評価信号ＥＶＡＬ１として低減電圧レベルのＴ２タイミング信号をシフトレジスタ４０２に提供する。第１の評価トランジスタ５０６のドレイン−ソース経路の他方の側は、内部経路５２４を介して順方向入力トランジスタ５０８のドレイン−ソース経路の一方の側、及び逆方向入力トランジスタ５１０のドレイン−ソース経路の一方の側に電気的に結合される。
順方向入力トランジスタ５０８のドレイン−ソース経路の他方の側は、５２６において順方向トランジスタ５１２のドレイン−ソース経路の一方の側に電気的に結合され、逆方向入力トランジスタ５１０のドレイン−ソース経路の他方の側は、５２８において逆方向トランジスタ５１４のドレイン−ソース経路の一方の側に電気的に結合される。順方向トランジスタ５１２及び逆方向トランジスタ５１４のドレイン−ソース経路は、５３０において接地等の基準に電気的に結合される。
順方向トランジスタ５１２のゲートは、順方向信号ＤＩＲＦを方向回路４０４から受け取る方向線４０８ａに電気的に結合される。逆方向トランジスタ５１４のゲートは、逆方向信号ＤＩＲＲを方向回路４０４から受け取る方向線４０８ｂに電気的に結合される。
第２の段５０２では、第２のプリチャージトランジスタ５１６の、ゲート、及びドレイン−ソース経路の一方の側は、タイミング信号線４３４に電気的に結合される。タイミング信号線４３４は、第２のプリチャージ信号ＰＲＥ２としてタイミング信号Ｔ３をシフトレジスタ４０２に提供する。第２のプリチャージトランジスタ５１６のドレイン−ソース経路の他方の側は、第２の評価トランジスタ５１８のドレイン−ソース経路の一方の側、及びシフトレジスタ出力線４１０ａに電気的に結合される。第２の評価トランジスタ５１８のドレイン−ソース経路の他方の側は、５３２において内部ノードトランジスタ５２０のドレイン−ソース経路の一方の側に電気的に結合される。第２の評価トランジスタ５１８のゲートは、第２の評価信号線４２４に電気的に結合されて、第２の評価信号ＥＶＡＬ２として低減電圧レベルのＴ４タイミング信号をシフトレジスタ４０２に提供する。内部ノードトランジスタ５２０のゲートは内部ノード５２２に電気的に結合され、内部ノードトランジスタ５２０のドレイン−ソース経路の他方の側は、５３４において接地等の基準に電気的に結合される。内部ノードトランジスタ５２０のゲートは、５３６において、シフトレジスタセルの内部ノード信号ＳＮ１を格納するためのキャパシタンスを含む。シフトレジスタ出力信号線４１０ａは、５３８において、シフトレジスタ出力信号ＳＯ１を格納するためのキャパシタンスを含む。
一連の１３個のシフトレジスタセル４０３中の各シフトレジスタセル４０３ａ〜４０３ｍは、シフトレジスタセル４０３ａと同様である。各シフトレジスタセル４０３ａ〜４０３ｍの順方向トランジスタ５０８のゲートは、制御線４３０又はシフトレジスタ出力線４１０ａ〜４１０ｌのうちの１本に電気的に結合されて、順方向にシフトする。各シフトレジスタセル４０３ａ〜４０３ｍの逆方向トランジスタ５１０のゲートは、制御線４３０又はシフトレジスタ出力線４１０ｂ〜４１０ｍのうちの１本に電気的に結合されて、逆方向にシフトする。シフトレジスタ出力信号線４１０は、シフトレジスタ出力信号線４１０ａ及び４１０ｍを除き、１個の順方向トランジスタ５０８及び１個の逆方向トランジスタ５１０に電気的に結合される。シフトレジスタ出力信号線４１０ａは、シフトレジスタセル４０３ｂの順方向トランジスタ５０８に電気的に結合されるが、逆方向トランジスタ５１０には電気的に結合されない。シフトレジスタ出力信号線４１０ｍは、シフトレジスタセル４０３ｌの逆方向トランジスタ５１０に電気的に結合されるが、順方向トランジスタ５０８には電気的に結合されない。
シフトレジスタセル４０３ａは、シフトレジスタ４０２が順方向にシフトする場合、一連の１３個のシフトレジスタ４０３中の１番目のシフトレジスタ４０３である。シフトレジスタセル４０３ａの順方向入力トランジスタ５０８のゲートは制御信号線４３０に電気的に結合されて、制御信号ＣＳＹＮＣを受け取る。２番目のシフトレジスタセル４０３ｂは、シフトレジスタ出力線４１０ａに電気的に結合されてシフトレジスタ出力信号ＳＯ１を受け取る順方向入力トランジスタのゲートを含む。３番目のシフトレジスタセル４０３ｃは、シフトレジスタ出力線４１０ｂに電気的に結合されてシフトレジスタ出力信号ＳＯ２を受け取る順方向入力トランジスタのゲートを含む。４番目のシフトレジスタセル４０３ｄは、シフトレジスタ出力線４１０ｃに電気的に結合されてシフトレジスタ出力信号ＳＯ３を受け取る順方向入力トランジスタのゲートを含む。５番目のシフトレジスタセル４０３ｅは、シフトレジスタ出力線４１０ｄに電気的に結合されてシフトレジスタ出力信号ＳＯ４を受け取る順方向入力トランジスタのゲートを含む。６番目のシフトレジスタセル４０３ｆは、シフトレジスタ出力線４１０ｅに電気的に結合されてシフトレジスタ出力信号ＳＯ５を受け取る順方向入力トランジスタのゲートを含む。７番目のシフトレジスタセル４０３ｇは、シフトレジスタ出力線４１０ｆに電気的に結合されてシフトレジスタ出力信号ＳＯ６を受け取る順方向入力トランジスタのゲートを含む。８番目のシフトレジスタセル４０３ｈは、シフトレジスタ出力線４１０ｇに電気的に結合されてシフトレジスタ出力信号ＳＯ７を受け取る順方向入力トランジスタのゲートを含む。９番目のシフトレジスタセル４０３ｉは、シフトレジスタ出力線４１０ｈに電気的に結合されてシフトレジスタ出力信号ＳＯ８を受け取る順方向入力トランジスタのゲートを含む。１０番目のシフトレジスタセル４０３ｊは、シフトレジスタ出力線４１０ｉに電気的に結合されてシフトレジスタ出力信号ＳＯ９を受け取る順方向入力トランジスタのゲートを含む。１１番目のシフトレジスタセル４０３ｋは、シフトレジスタ出力線４１０ｊに電気的に結合されてシフトレジスタ出力信号ＳＯ１０を受け取る順方向入力トランジスタのゲートを含む。１２番目のシフトレジスタセル４０３ｌは、シフトレジスタ出力線４１０ｋに電気的に結合されてシフトレジスタ出力信号ＳＯ１１を受け取る順方向入力トランジスタのゲートを含む。１３番目のシフトレジスタセル４０３ｍは、シフトレジスタ出力線４１０ｌに電気的に結合されてシフトレジスタ出力信号ＳＯ１２を受け取る順方向入力トランジスタのゲートを含む。
シフトレジスタセル４０３ａは、シフトレジスタ４０２が逆方向でシフトする場合、一連の１３個のシフトレジスタセル４０３の中の最後のシフトレジスタセル４０３である。シフトレジスタセル４０３ａの逆方向入力トランジスタ５１０のゲートは、前のシフトレジスタ出力線４１０ｂに電気的に結合されて、シフトレジスタ出力信号ＳＯ２を受け取る。シフトレジスタセル４０３ｂは、シフトレジスタ出力線４１０ｃに電気的に結合されてシフトレジスタ出力信号ＳＯ３を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｃは、シフトレジスタ出力線４１０ｄに電気的に結合されてシフトレジスタ出力信号ＳＯ４を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｄは、シフトレジスタ出力線４１０ｅに電気的に結合されてシフトレジスタ出力信号ＳＯ５を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｅは、シフトレジスタ出力線４１０ｆに電気的に結合されてシフトレジスタ出力信号ＳＯ６を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｆは、シフトレジスタ出力線４１０ｇに電気的に結合されてシフトレジスタ出力信号ＳＯ７を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｇは、シフトレジスタ出力線４１０ｈに電気的に結合されてシフトレジスタ出力信号ＳＯ８を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｈは、シフトレジスタ出力線４１０ｉに電気的に結合されてシフトレジスタ出力信号ＳＯ９を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｉは、シフトレジスタ出力線４１０ｊに電気的に結合されてシフトレジスタ出力信号ＳＯ１０を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｊは、シフトレジスタ出力線４１０ｋに電気的に結合されてシフトレジスタ出力信号ＳＯ１１を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｋは、シフトレジスタ出力線４１０ｌに電気的に結合されてシフトレジスタ出力信号ＳＯ１２を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｌは、シフトレジスタ出力線４１０ｍに電気的に結合されてシフトレジスタ出力信号ＳＯ１３を受け取る逆方向入力トランジスタのゲートを含む。シフトレジスタセル４０３ｍは、制御信号線４３０に電気的に結合されて制御信号ＣＳＹＮＣを受け取る逆方向入力トランジスタのゲートを含む。また、シフトレジスタ出力線４１０ａ〜４１０ｍはロジックアレイ４０６にも電気的に結合される。
シフトレジスタ４０２は、制御信号ＣＳＹＮＣの制御パルスを受け取り、単一の高電圧レベルの出力信号を提供する。上述したように、及び詳細に後述するように、シフトレジスタ４０２のシフト方向は、方向信号ＤＩＲＦ及びＤＩＲＲに応じて設定され、これら方向信号は、制御信号線４３０上の制御信号ＣＳＹＮＣに基づいてタイミング信号Ｔ３〜Ｔ６のタイミングパルスの間に生成される。シフトレジスタ４０２は、順方向にシフトしている場合、制御パルス及びタイミング信号Ｔ１〜Ｔ４でのタイミングパルスに応答してシフトレジスタ出力線４１０ａ及びシフトレジスタ出力信号ＳＯ１を高電圧レベルに設定する。シフトレジスタ４０２は、逆方向にシフトしている場合、制御パルス及びタイミング信号Ｔ１〜Ｔ４のタイミングパルスに応答してシフトレジスタ出力線４１０ｍ及びシフトレジスタ出力信号ＳＯ１３を高電圧レベルに設定する。高電圧レベルの出力信号ＳＯ１又はＳＯ１３は、タイミング信号Ｔ１〜Ｔ４のタイミングパルスに応答して、１つのシフトレジスタセル４０３から次のシフトレジスタセル４０３にシフトレジスタ４０２を通してシフトされる。
シフトレジスタ４０２は制御パルスでシフトし、２つのプリチャージ動作及び２つの評価動作を用いて単一の高電圧出力信号を１つのシフトレジスタセル４０３から次のシフトレジスタセル４０３にシフトする。各シフトレジスタセル４０３の第１の段５００は、順方向信号ＤＩＲＦ及び逆方向信号ＤＩＲＲを受け取る。また、各シフトレジスタ４０３の第１の段５００は、順方向シフトレジスタ入力信号ＳＩＦ及び逆方向シフトレジスタ入力信号ＳＩＲを受け取る。シフトレジスタ４０２中のすべてのシフトレジスタセル４０３は同じ方向に、タイミング信号Ｔ１〜Ｔ４で受け取るタイミングパルスと同時にシフトするように設定される。
各シフトレジスタセル４０３の第１の段５００は、順方向シフトレジスタ入力信号ＳＩＦ又は逆方向シフトレジスタ入力信号ＳＩＲのいずれかでシフトする。高電圧レベル又は低電圧レベルの、選択されたシフトレジスタ入力信号ＳＩＦ又はＳＩＲは、シフトレジスタ出力信号ＳＯ１〜ＳＯ１３として提供される。各シフトレジスタセル４０３の第１の段５００は、タイミング信号Ｔ１からのタイミングパルスの間に内部ノード５２２をプリチャージし、タイミング信号Ｔ２からのタイミングパルスの間に、選択されたシフトレジスタ入力信号ＳＩＦ又はＳＩＲを評価する。各シフトレジスタセル４０３の第２の段５０２は、タイミング信号Ｔ３からのタイミングパルスの間にシフトレジスタ出力線４１０ａ〜４１０ｍをプリチャージし、タイミング信号Ｔ４からのタイミングパルスの間に内部ノード信号ＳＮ（例えば、ＳＮ１）を評価する。
方向信号ＤＩＲＦ及びＤＩＲＲは、シフトレジスタ４０２中のシフトレジスタセル４０３ａ及び他のすべてのシフトレジスタセル４０３での順方向／逆方向のシフト方向を設定する。シフトレジスタ４０２は、順方向信号ＤＩＲＦが高電圧レベルであり、且つ逆方向信号ＤＩＲＲが低電圧レベルにある場合、順方向にシフトする。シフトレジスタ４０２は、逆方向信号ＤＩＲＲが高電圧レベルであり、且つ順方向信号ＤＩＲＦが低電圧レベルである場合、逆方向にシフトする。方向信号ＤＩＲＦ及びＤＩＲＲがともに低電圧レベルの場合、シフトレジスタ４０２はいずれの方向でもシフトせず、すべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３がクリアされてイナクティブの低電圧レベルになる。
シフトレジスタセル４０３ａを順方向にシフトする動作において、順方向信号ＤＩＲＦは高電圧レベルに設定され、逆方向信号ＤＩＲＲは低電圧レベルに設定される。高電圧レベルの順方向信号ＤＩＲＦは、順方向トランジスタ５１２をオンにし、低電圧レベルの逆方向信号ＤＩＲＲは、逆方向トランジスタ５１４をオフにする。タイミング信号Ｔ１からのタイミングパルスが、第１のプリチャージ信号ＰＲＥ１においてシフトレジスタ４０２に提供されて、第１のプリチャージトランジスタ５０４を通じて内部ノード５２２を高電圧レベルに帯電させる。次に、タイミング信号Ｔ２からのタイミングパルスが抵抗分割回路４１２に提供され、低減電圧レベルのＴ２タイミングパルスが第１の評価信号ＥＶＡＬ１においてシフトレジスタ４０２に提供される。第１の評価信号ＥＶＡＬ１でのタイミングパルスは、第１の評価トランジスタ５０６をオンにする。順方向シフトレジスタ入力信号ＳＩＦが高電圧レベルである場合、順方向入力トランジスタ５０８はオンになり、順方向トランジスタ５１２はすでにオンになっており、内部ノード５２２は放電して低電圧レベルの内部ノード信号ＳＮ１を提供する。内部ノード５２２は、第１の評価トランジスタ５０６、順方向入力トランジスタ５０８、及び順方向トランジスタ５１２を通して放電する。順方向シフトレジスタ入力信号ＳＩＦが低電圧レベルである場合、順方向入力トランジスタ５０８はオフになり、内部ノード５２２は帯電された状態を維持して、高電圧レベルの内部ノード信号ＳＮ１を提供する。逆方向シフトレジスタ入力信号ＳＩＲが、逆方向入力トランジスタ５１０を制御する。しかし、逆方向トランジスタ５１４は、内部ノード５２２が逆方向入力トランジスタ５１０を通じて放電することができないようにオフになる。
内部ノード５２２上の内部ノード信号ＳＮ１は、内部ノードトランジスタ５２０を制御する。低電圧レベルの内部ノード信号ＳＮ１は内部ノードトランジスタ５２０をオフにし、高電圧レベルの内部ノード信号ＳＮ１は内部ノードトランジスタ５２０をオンにする。
タイミング信号Ｔ３からのタイミングパルスが、第２のプリチャージ信号ＰＲＥ２としてシフトレジスタ４０２に提供される。第２のプリチャージ信号ＰＲＥ２のタイミングパルスは、第２のプリチャージトランジスタ５１６を通じてシフトレジスタ出力線４１０ａを高電圧レベルに帯電させる。次に、タイミング信号Ｔ４からのタイミングパルスが抵抗分割回路４１４に提供されて、低減電圧レベルのＴ４タイミングパルスが、第２の評価信号ＥＶＡＬ２としてシフトレジスタ４０２に提供される。第２の評価信号ＥＶＡＬ２のタイミングパルスは、第２の評価トランジスタ５１８をオンにする。内部ノードトランジスタ５２０がオフの場合、シフトレジスタ出力線４１０ａは高電圧レベルに帯電したままである。内部ノードトランジスタ５２０がオンの場合、シフトレジスタ出力線４１０ａは放電して低電圧レベルになる。シフトレジスタ出力信号ＳＯ１は、順方向シフトレジスタ入力信号ＳＩＦの高／低を逆にしたものであった内部ノード信号ＳＮ１の高／低を逆にしたものである。順方向シフトレジスタ入力信号ＳＩＦのレベルは、シフトレジスタ出力信号ＳＯ１にシフトされた。
シフトレジスタセル４０３ａでは、順方向シフトレジスタ入力信号ＳＩＦは、制御線４３０上の制御信号ＣＳＹＮＣである。内部ノード５２２を放電して低電圧レベルにするために、制御信号ＣＳＹＮＣの制御パルスは、第１の評価信号ＥＶＡＬ１のタイミングパルスと同時に提供される。タイミング信号Ｔ２からのタイミングパルスと同期した制御信号ＣＳＹＮＣの制御パルスにより、シフトレジスタ４０２が順方向でのシフトを開始する。
シフトレジスタセル４０３ａを逆方向にシフトする動作において、順方向信号ＤＩＲＦは低電圧レベルに設定され、逆方向信号ＤＩＲＲは高電圧レベルに設定される。低電圧レベルの順方向信号ＤＩＲＦは、順方向トランジスタ５１２をオフにし、高電圧レベルの逆方向信号ＤＩＲＲは、逆方向トランジスタ５１４をオンにする。タイミング信号Ｔ１からのタイミングパルスが、第１のプリチャージ信号ＰＲＥ１において提供されて、第１のプリチャージトランジスタ５０４を通じて内部ノード５２２を高電圧レベルに帯電させる。次に、タイミング信号Ｔ２からのタイミングパルスが抵抗分割回路４１２に提供され、低減電圧レベルのＴ２タイミングパルスが第１の評価信号ＥＶＡＬ１において提供される。第１の評価信号ＥＶＡＬ１のタイミングパルスは、第１の評価トランジスタ５０６をオンにする。逆方向シフトレジスタ入力信号ＳＩＲが高電圧レベルである場合、逆方向入力トランジスタ５１０はオンになり、逆方向トランジスタ５１４はすでにオンになっており、内部ノード５２２は放電して低電圧レベルの内部ノード信号ＳＮ１を提供する。内部ノード５２２は、第１の評価トランジスタ５０６、逆方向入力トランジスタ５１０、及び逆方向トランジスタ５１４を通じて放電する。逆方向シフトレジスタ入力信号ＳＩＲが低電圧レベルである場合、逆方向入力トランジスタ５１０はオフになり、内部ノード５２２は帯電された状態を維持して、高電圧レベルの内部ノード信号ＳＮ１を提供する。順方向シフトレジスタ入力信号ＳＩＦが、順方向入力トランジスタ５０８を制御する。しかし、順方向トランジスタ５１２は、内部ノード５２２が順方向入力トランジスタ５０８を通じて放電することができないようにオフになる。
タイミング信号Ｔ３からのタイミングパルスが、第２のプリチャージ信号ＰＲＥ２において提供される。第２のプリチャージ信号ＰＲＥ２のタイミングパルスは、第２のプリチャージトランジスタ５１６を通じてシフトレジスタ出力線４１０ａを高電圧レベルに帯電させる。次に、タイミング信号Ｔ４からのタイミングパルスが抵抗分割回路４１４に提供されて、低減電圧レベルのＴ４タイミングパルスが、第２の評価信号ＥＶＡＬ２において提供される。第２の評価信号ＥＶＡＬ２のタイミングパルスは、第２の評価トランジスタ５１８をオンにする。内部ノードトランジスタ５２０がオフの場合、シフトレジスタ出力線４１０ａは高電圧レベルに帯電したままである。内部ノードトランジスタ５２０がオンの場合、シフトレジスタ出力線４１０ａは放電して低電圧レベルになる。シフトレジスタ出力信号ＳＯ１は、逆方向シフトレジスタ入力信号ＳＩＲの高／低を逆にしたものであった内部ノード信号ＳＮ１の高／低を逆にしたものである。逆方向シフトレジスタ入力信号ＳＩＲのレベルは、シフトレジスタ出力信号ＳＯ１にシフトされた。
シフトレジスタセル４０３ａでは、逆方向シフトレジスタ入力信号ＳＩＲは、シフトレジスタ出力線４１０ｂ上のシフトレジスタ出力信号ＳＯ２である。シフトレジスタセル４０３ｍでは、逆方向シフトレジスタ入力信号ＳＩＲは、制御線４３０上の制御信号ＣＳＹＮＣである。シフトレジスタセル４０３ｍ中の内部ノード５２２を放電して低電圧レベルにするために、制御信号ＣＳＹＮＣの制御パルスは、第１の評価信号ＥＶＡＬ１のタイミングパルスと同時に提供される。タイミング信号Ｔ２からのタイミングパルスと同期した制御信号ＣＳＹＮＣの制御パルスにより、シフトレジスタ４０２は、シフトレジスタセル４０３ｍからシフトレジスタセル４０３ａに向けて逆方向でのシフトを開始する。
シフトレジスタ４０２中のシフトレジスタセル４０３ａ及びすべてのシフトレジスタセル４０３をクリアする動作において、方向信号ＤＩＲＦ及びＤＩＲＲは低電圧レベルに設定される。低電圧レベルの順方向信号ＤＩＲＦは、順方向トランジスタ５１２をオフにし、低電圧レベルの逆方向信号ＤＩＲＲは、逆方向トランジスタ５１４をオフにする。タイミング信号Ｔ１からのタイミングパルスが、第１のプリチャージ信号ＰＲＥ１において提供されて内部ノード５２２を帯電させ、高電圧レベルの内部ノード信号ＳＮ１を提供する。タイミング信号Ｔ２からのタイミングパルスが、第１の評価信号ＥＶＡＬ１において低減電圧レベルのＴ２タイミングパルスとして提供されて、第１の評価トランジスタ５０６をオンにする。順方向トランジスタ５１２及び逆方向トランジスタ５１４はともに、内部ノード５２２が順方向入力トランジスタ５０８を通じて、又は逆方向入力トランジスタ５１０を通じて放電されないようにオフになる。
高電圧レベルの内部ノード信号ＳＮ１は、内部ノードトランジスタ５２０をオンにする。タイミング信号Ｔ３からのタイミングパルスが第２のプリチャージ信号ＰＲＥ２において提供されて、シフトレジスタ出力信号線４１０ａ及びすべてのシフトレジスタ出力信号線４１０を帯電させる。次に、タイミング信号Ｔ４からのタイミングパルスが、第２の評価信号ＥＶＡＬ２において低減電圧レベルのＴ４タイミングパルスとして提供されて、第２の評価トランジスタ５１８をオンにする。シフトレジスタ出力線４１０ａは第２の評価トランジスタ５１８及び内部ノードトランジスタ５２０を通じて放電して、低電圧レベルのシフトレジスタ出力信号ＳＯ１を提供する。また、他のすべてのシフトレジスタ出力線４１０は放電して、イナクティブな低電圧レベルのシフトレジスタ出力信号ＳＯ２〜ＳＯ１３を提供する。
図１０Ｂは、方向回路４０４を示す図である。方向回路４０４は、順方向信号回路５５０及び逆方向信号回路５５２を含む。順方向信号回路５５０は、第３のプリチャージトランジスタ５５４、第３の評価トランジスタ５５６、及び第１の制御トランジスタ５５８を含む。逆方向信号回路５５２は、第４のプリチャージトランジスタ５６０、第４の評価トランジスタ５６２、及び第２の制御トランジスタ５６４を含む。
第３のプリチャージトランジスタ５５４の、ゲート及びドレイン−ソース経路の一方の側は、タイミング信号線４３６に電気的に結合される。タイミング信号線４３６は、第３のプリチャージ信号ＰＲＥ３としてタイミング信号Ｔ５を方向回路４０４に提供する。第３のプリチャージトランジスタ５５４のドレイン−ソース経路の他方の側は、方向信号線４０８ａを介して第３の評価トランジスタ５５６のドレイン−ソース経路の一方の側に電気的に結合される。方向信号線４０８ａは、シフトレジスタセル４０３ａの順方向トランジスタ５１２のゲート等、シフトレジスタ４０２中の各シフトレジスタセル４０３の順方向トランジスタのゲートに順方向信号ＤＩＲＦを提供する。第３の評価トランジスタ５５６のゲートは、低減電圧レベルのＴ６タイミング信号を方向回路４０４に提供する第３の評価信号線４２８に電気的に結合される。第３の評価トランジスタ５５６のドレイン−ソース経路の他方の側は、５６６において制御トランジスタ５５８のドレイン−ソース経路に電気的に結合される。また、制御トランジスタ５５８のドレイン−ソース経路は、５６８において接地等の基準にも電気的に結合される。制御トランジスタ５５８のゲートは制御線４３０に電気的に結合されて、制御信号ＣＳＹＮＣを受け取る。
第４のプリチャージトランジスタ５６０の、ゲート及びドレイン−ソース経路の一方の側は、タイミング信号線４３４に電気的に結合される。タイミング信号線４３４は、第４のプリチャージ信号ＰＲＥ４としてタイミング信号Ｔ３を方向回路４０４に提供する。第４のプリチャージトランジスタ５６０のドレイン−ソース経路の他方の側は、方向信号線４０８ｂを介して第４の評価トランジスタ５６２のドレイン−ソース経路の一方の側に電気的に結合される。方向信号線４０８ｂは、シフトレジスタセル４０３ａの逆方向トランジスタ５１４のゲート等、シフトレジスタ４０２中の各シフトレジスタセル４０３の逆方向トランジスタのゲートに逆方向信号ＤＩＲＲを提供する。第４の評価トランジスタ５６２のゲートは、低減電圧レベルのＴ４タイミング信号を方向回路４０４に提供する第４の評価信号線４２４に電気的に結合される。第４の評価トランジスタ５６２のドレイン−ソース経路の他方の側は、５７０において制御トランジスタ５６４のドレイン−ソース経路に電気的に結合される。また、制御トランジスタ５６４のドレイン−ソース経路は、５７２において接地等の基準にも電気的に結合される。制御トランジスタ５６４のゲートは制御線４３０に電気的に結合されて、制御信号ＣＳＹＮＣを受け取る。
方向信号ＤＩＲＦ及びＤＩＲＲは、シフトレジスタ４０２でのシフト方向を設定する。順方向信号ＤＩＲＦが高電圧レベルに設定され、且つ逆方向信号ＤＩＲＲが低電圧レベルに設定されている場合、順方向トランジスタ５１２等の順方向トランジスタはオンになり、逆方向トランジスタ５１４等の逆方向トランジスタはオフになる。シフトレジスタ４０２は順方向でシフトする。順方向信号ＤＩＲＦが低電圧レベルに設定され、且つ逆方向信号ＤＩＲＲが高電圧レベルに設定されている場合、順方向トランジスタ５１２等の順方向トランジスタはオフになり、逆方向トランジスタ５１４等の逆方向トランジスタはオンになる。シフトレジスタ４０２は逆方向でシフトする。方向信号ＤＩＲＦ及びＤＩＲＲは、シフトレジスタ４０２が順方向又は逆方向のいずれかにアクティブにシフトする際、タイミング信号Ｔ３〜Ｔ６からの各一連のタイミングパルスの間に設定される。シフトレジスタ４０２のシフトを終了させる、又はシフトを阻止するには、方向信号ＤＩＲＦ及びＤＩＲＲは低電圧レベルに設定される。これは単一の高電圧レベルの信号をシフトレジスタ出力信号ＳＯ１〜ＳＯ１３からクリアし、それによってすべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は低電圧レベルになる。低電圧レベルのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は、すべてのアドレストランジスタ対４４６、４４８、…、４７０をオフにし、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は高電圧レベルのままであり、噴射セル１２０をイネーブルにしない。
動作において、タイミング信号線４３４は、第４のプリチャージ信号ＰＲＥ４においてタイミング信号Ｔ３からのタイミングパルスを方向回路４０４に提供する。第４のプリチャージ信号ＰＲＥ４のタイミングパルスは、逆方向信号線４０８ｂを帯電させて高電圧レベルにする。タイミング信号Ｔ４からのタイミングパルスは、第４の評価信号ＥＶＡＬ４において低減電圧レベルのＴ４タイミングパルスを方向回路４０４に提供する抵抗分割回路４１４に提供される。第４の評価信号ＥＶＡＬ４のタイミングパルスは、第４の評価トランジスタ５６２をオンにする。制御信号ＣＳＹＮＣからの制御パルスが、第４の評価信号ＥＶＡＬ４のタイミングパルスが第４の評価トランジスタ５６２に提供されるのと同時に制御トランジスタ５６４のゲートに提供される場合、逆方向信号線４０８ｂは放電して低電圧レベルになる。制御信号ＣＳＹＮＣが、第４の評価信号ＥＶＡＬ４のタイミングパルスが第４の評価トランジスタ５６２に提供される際に低電圧レベルのままである場合、逆方向信号線４０８ｂは高電圧レベルに帯電した状態を維持する。
タイミング信号線４３６は、第３のプリチャージ信号ＰＲＥ３においてタイミング信号Ｔ５からのタイミングパルスを方向回路４０４に提供する。第３のプリチャージ信号ＰＲＥ３のタイミングパルスは、順方向信号線４０８ａを帯電させて高電圧レベルにする。タイミング信号Ｔ６からのタイミングパルスは、第３の評価信号ＥＶＡＬ３において低減電圧レベルのＴ６タイミングパルスを方向回路４０４に提供する抵抗分割回路４１６に提供される。第３の評価信号ＥＶＡＬ３のタイミングパルスは、第３の評価トランジスタ５５６をオンにする。制御信号ＣＳＹＮＣからの制御パルスが、第３の評価信号ＥＶＡＬ３のタイミングパルスが第３の評価トランジスタ５５６に提供されるのと同時に制御トランジスタ５５８のゲートに提供される場合、順方向信号線４０８ａは放電して低電圧レベルになる。制御信号ＣＳＹＮＣが、第３の評価信号ＥＶＡＬ３のタイミングパルスが第３の評価トランジスタ５５６に提供される際に低電圧レベルのままである場合、順方向信号線４０８ａは高電圧レベルに帯電した状態を維持する。
図１１は、順方向でのアドレス発生器４００の動作を示すタイミング図である。タイミング信号Ｔ１〜Ｔ６は、繰り返す一連の６個のパルスを提供する。各タイミング信号Ｔ１〜Ｔ６は、一連の６個のパルスのうちの１個のパルスを提供する。
一連の６個のパルスにおいて、６００でのタイミング信号Ｔ１はタイミングパルス６０２を含み、６０４でのタイミング信号Ｔ２はタイミングパルス６０６を含み、６０８でのタイミング信号Ｔ３はタイミングパルス６１０を含み、６１２でのタイミング信号Ｔ４はタイミングパルス６１４を含み、６１６でのタイミング信号Ｔ５はタイミングパルス６１８を含み、６２０でのタイミング信号Ｔ６はタイミングパルス６２２を含む。６２４での制御信号ＣＳＹＮＣは、シフトレジスタ４０２でのシフト方向を設定する制御パルスを含み、シフトレジスタ４０２は、６２５で示すアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７の生成を開始する。
６００でのタイミング信号Ｔ１のタイミングパルス６０２は、第１のプリチャージ信号ＰＲＥ１においてシフトレジスタ４０２に提供される。タイミングパルス６０２の間に、各シフトレジスタセル４０３ａ〜４０３ｍの内部ノード５２２が帯電して、高電圧レベルの内部ノード信号ＳＮ１〜ＳＮ１３を提供する。６２６で示すすべてのシフトレジスタ内部ノード信号ＳＮは、６２８において高電圧レベルに設定される。高電圧レベルの内部ノード信号ＳＮ６２６は、各シフトレジスタセル４０３ａ〜４０３ｍの内部ノードトランジスタ５２０をオンにする。この例では、一連の６個のタイミングパルスは、タイミングパルス６０２に先立って提供されており、シフトレジスタ４０２はまだ開始されておらず、したがって、６３０で示すすべてのシフトレジスタ出力信号ＳＯは、６３２で示すように放電して低電圧レベルにあり、６２５でのすべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は６３３に示すように高電圧レベルのままである。
６０４でのタイミング信号Ｔ２のタイミングパルス６０６は、第１の評価信号ＥＶＡＬ１においてシフトレジスタ４０２に提供される。タイミングパルス６０６は、各シフトレジスタセル４０３ａ〜４０３ｍの第１の評価トランジスタ５０６をオンにする。制御信号ＣＳＹＮＣ６２４が６３４において低電圧レベルのままであり、すべてのシフトレジスタ出力信号ＳＯ６３０が６３６において低電圧レベルのままである間、各シフトレジスタセル４０３ａ〜４０３ｍの順方向入力トランジスタ５０８及び逆方向入力トランジスタ５１０はオフである。非導通状態の順方向入力トランジスタ５０８及び非導通状態の逆方向入力トランジスタ５１０により、各シフトレジスタセル４０３ａ〜４０３ｍの内部ノード５２２が放電して低電圧レベルになることが阻止される。すべてのシフトレジスタ内部ノード信号ＳＮ６２６は、６３８において高電圧レベルのままである。
６０８でのタイミング信号Ｔ３からのタイミングパルス６１０は、第２のプリチャージ信号ＰＲＥ２においてシフトレジスタ４０２に提供され、第４のプリチャージ信号ＰＲＥ４において方向回路４０４に提供され、ロジックアレイ４０６中のアドレス線プリチャージトランジスタ４３８及び評価阻止トランジスタ４４２ａに提供される。第２のプリチャージ信号ＰＲＥ２のタイミングパルス６１０の間に、すべてのシフトレジスタ出力信号ＳＯ６３０は、６４０において高電圧レベルに帯電する。また、第４のプリチャージ信号ＰＲＥ４のタイミングパルス６１０の間に、逆方向信号ＤＩＲＲ６４２が、６４４において高電圧レベルに帯電する。さらに、タイミングパルス６１０は、６４６においてすべてのアドレス信号６２５を高電圧レベルに帯電させ、評価阻止トランジスタ４４２ａをオンにして、６５０においてロジック評価信号ＬＥＶＡＬ６４８を低電圧レベルに引く。
６１２でのタイミング信号Ｔ４からのタイミングパルス６１４は、第２の評価信号ＥＶＡＬ２においてシフトレジスタ４０２に提供され、第４の評価信号ＥＶＡＬ４において方向回路４０４に提供され、ロジックアレイ４０６中の評価阻止トランジスタ４４２ｂに提供される。第２の評価信号ＥＶＡＬ２のタイミングパルス６１４は、各シフトレジスタセル４０３ａ〜４０３ｍの第２の評価トランジスタ５１８をオンにする。高電圧レベルの内部ノード信号ＳＮ６２６が各シフトレジスタセル４０３ａ〜４０３ｍの内部ノードトランジスタ５２０をオンした状態で、すべてのシフトレジスタ出力信号ＳＯ６３０は、６５２において放電して低電圧レベルになる。また、第４の評価信号ＥＶＡＬ４のタイミングパルス６１４は、第４の評価トランジスタ５６２をオンにする。６５４での制御信号ＣＳＹＮＣ６２４の制御パルスが、制御トランジスタ５６４をオンにする。第４の評価トランジスタ５６２及び制御トランジスタ５６４がオンになった状態で、６５６において方向信号ＤＩＲＲ６４２が放電して低電圧レベルになる。さらに、タイミングパルス６１４は評価阻止トランジスタ４４２ｂをオンにして、６５８においてロジック評価信号ＬＥＶＡＬ６４８を低電圧レベルに保つ。低電圧レベルのロジック評価信号ＬＥＶＡＬ６４８は、アドレス評価トランジスタ４４０をオフにする。
６１６でのタイミング信号Ｔ５のタイミングパルス６１８は、第３のプリチャージ信号ＰＲＥ３において方向回路４０４に提供され、ロジックアレイ４０６中のロジック評価プリチャージトランジスタ４４４に提供される。第３のプリチャージ信号ＰＲＥ３のタイミングパルス６１８の間に、順方向信号ＤＩＲＦ６５８は６６０において高電圧レベルに帯電する。高電圧レベルの順方向信号ＤＩＲＦ６５８は、各シフトレジスタセル４０３ａ〜４０３ｍの順方向トランジスタ５１２をオンにし、シフトレジスタ４０２を順方向でシフトするようにセットアップする。また、タイミングパルス６１８の間に、ロジック評価信号ＬＥＶＡＬ６４８は６６２において高電圧レベルに帯電し、これはすべてのロジック評価トランジスタ４４０をオンにする。すべてのシフトレジスタ出力信号ＳＯ６３０が低電圧レベルである状態で、すべてのアドレストランジスタ対４４６、４４８、…、４７０はオフになり、６２５におけるすべてのアドレス信号〜Ａ１、〜Ａ２、…、Ａ７は高電圧レベルのままである。
６２０でのタイミング信号Ｔ６からのタイミングパルス６２２は、第３の評価信号ＥＶＡＬ３として方向回路４０４に提供される。タイミングパルス６２２は第３の評価トランジスタ５５６をオンにする。制御信号ＣＳＹＮＣ６２４は６６４において低電圧レベルのままであるため、制御トランジスタ５５８はオフになり、順方向信号ＤＩＲＦ６５８は高電圧レベルのままである。高電圧レベルの順方向信号ＤＩＲＦ６５８及び低電圧レベルの逆方向信号ＤＩＲＲ６４２により、各シフトレジスタセル４０３ａ〜４０３ｍは順方向でシフトするようにセットアップされる。
次の一連の６個のタイミングパルスにおいて、タイミングパルス６６６がすべての内部ノード信号ＳＮ６２６を高電圧レベルに帯電させる。タイミングパルス６６８が、各シフトレジスタセル４０３ａ〜４０３ｍの第１の評価トランジスタ５０６をオンにする。制御信号ＣＳＹＮＣ６２４が、６７０において制御パルスをシフトレジスタセル４０３ａ中の順方向入力トランジスタ５０８に提供する。順方向トランジスタ５１２がすでにオンになっている状態で、シフトレジスタセル４０３ａでの内部ノード信号ＳＮ１は６７２に示すように放電して低電圧レベルになる。シフトレジスタ出力信号ＳＯ６３０は、６７４において低電圧レベルであり、これはシフトレジスタセル４０３ｂ〜４０３ｍの順方向入力トランジスタをオフにする。順方向入力トランジスタがオフの状態で、シフトレジスタセル４０３ｂ〜４０３ｍ中の他の各内部ノード信号ＳＮ２〜ＳＮ１３は、６７６で示すように高電圧レベルのままである。
タイミングパルス６７８の間に、すべてのシフトレジスタ出力信号ＳＯ６３０は、６８０において高電圧レベルに帯電し、逆方向信号ＤＩＲＲ６４２が６８２において高電圧レベルに帯電する。さらに、タイミングパルス６７８の間に、すべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ６２５は６８４において高電圧レベルに帯電し、ロジック評価信号ＬＥＶＡＬ６４８は６８６において放電されて低電圧レベルになる。低電圧レベルのロジック評価信号ＬＥＶＡＬ６４８は、アドレス評価トランジスタ４４０をオフにし、これはアドレストランジスタ対４４６、４４８、…、４７０がアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ６２５を低電圧レベルに引くことを阻止する。
タイミングパルス６８８の間に、シフトレジスタ出力信号ＳＯ２〜ＳＯ１３は、６９０において放電して低電圧レベルになる。シフトレジスタ出力信号ＳＯ１は、６７２での内部ノード信号ＳＮ１がシフトレジスタセル４０３ａの内部ノードトランジスタ５２０をオフにしたことに起因して、６９２で示すように高電圧レベルのままである。また、タイミングパルス６８８は第２の評価トランジスタ５６２をオンにし、制御パルス６９４は制御トランジスタ５６４をオンにして、６９６において逆方向信号ＤＩＲＲ６４２を放電させて低電圧レベルにする。さらに、タイミングパルス６８８は評価阻止トランジスタ４４２ｂをオンにして、ロジック評価信号ＬＥＶＡＬ６４８を６９８において低電圧レベルに引き、評価トランジスタ４４０をオフの状態に保つ。
タイミングパルス７００の間に、順方向信号ＤＩＲＦ６５８は高電圧レベルに維持され、ロジック評価信号ＬＥＶＡＬ６４８は、７０２において高電圧レベルに帯電する。７０２での高電圧レベルのロジック評価信号ＬＥＶＡＬ６４８は、評価トランジスタ４４０をオンにする。６９２での高レベルのシフトレジスタ出力信号ＳＯ１は、アドレストランジスタ対４４６ａ及び４４６ｂをオンにし、６２５でのアドレス信号〜Ａ１及び〜Ａ２は、７０４においてアクティブに低電圧レベルに引かれる。他のシフトレジスタ出力信号ＳＯ２〜ＳＯ１３は、６９０において低電圧レベルに引かれ、それにより、アドレストランジスタ４４８、４５０、…、４７０はオフになり、アドレス信号〜Ａ３、…、〜Ａ７は、７０６に示すように高電圧レベルのままである。６２５でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、６１６でのタイミング信号Ｔ５のタイミングパルス７００の間に有効になる。タイミングパルス７０８は、第３の評価トランジスタ５５６をオンにする。しかし、制御信号ＣＳＹＮＣ６２４は、７１０において低電圧レベルにあり、順方向信号ＤＩＲＦ６５８は、７１２において高電圧レベルのままである。
次の一連の６個のタイミングパルスにおいて、タイミングパルス７１４が、７１６においてすべての内部ノード信号ＳＮ６２６を高電圧レベルに帯電させる。タイミングパルス７１８は、各シフトレジスタセル４０３ａ〜４０３ｍの第１の評価トランジスタ５０６をオンにして、各シフトレジスタセル４０３ａ〜４０３ｍでの順方向入力信号ＳＩＦが高電圧レベルにある場合に、ノード５２２を放電できるようにする。シフトレジスタセル４０３ａでの順方向入力信号ＳＩＦは制御信号ＣＳＹＮＣ６２４であり、これは７２０において低電圧レベルにある。他の各シフトレジスタセル４０３ｂ〜４０３ｍでの順方向入力信号ＳＩＦは、前のシフトレジスタセル４０３のシフトレジスタ出力信号ＳＯ６３０である。シフトレジスタ出力信号ＳＯ１は、６９２において高電圧レベルにあり、第２のシフトレジスタセル４０３ｂの順方向入力信号ＳＩＦである。シフトレジスタ出力信号ＳＯ２〜ＳＯ１３はすべて、６９０において低電圧レベルにある。
シフトレジスタセル４０３ａ及び４０３ｃ〜４０３ｍは、低電圧レベルの順方向入力信号ＳＩＦを受け取り、これは各シフトレジスタセル４０３ａ及び４０３ｃ〜４０３ｍでの順方向入力トランジスタ５０８をオフにし、それにより、内部ノード信号ＳＮ１及びＳＮ３〜ＳＮ１３は７２２においてハイのままである。シフトレジスタセル４０３ｂは、順方向入力信号ＳＩＦとして高電圧レベルのシフトレジスタ出力信号ＳＯ１を受け取り、これは順方向入力トランジスタをオンにして、７２４において内部ノード信号ＳＮ２を放電させる。
タイミングパルス７２６の間に、すべてのシフトレジスタ出力信号ＳＯ６３０は、７２８において高電圧レベルに帯電し、逆方向信号ＤＩＲＲ６４２は７３０において高電圧レベルに帯電する。また、タイミングパルス７２６は、７３２においてすべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ６２５を高電圧レベルの方へ帯電させ、評価阻止トランジスタ４４２ａをオンにして、７３４においてＬＥＶＡＬ６４８を低電圧レベルに引く。
アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ６２５は、アドレス信号〜Ａ１及び〜Ａ２が７０４においてローに引かれたときから、７３２においてすべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ６２５がハイに引かれるまで有効であった。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ６２５は、前の一連の６個のタイミングパルスの６２０でのタイミング信号Ｔ６からのタイミングパルス７０８及び現在の一連の６個のタイミングパルスの６００でのタイミング信号Ｔ１からのタイミングパルス７１４及び６０４でのタイミング信号Ｔ２からのタイミングパルス７１８の間に有効である。
タイミングパルス７３６は、各シフトレジスタセル４０３ａ〜４０３ｍでの第２の評価トランジスタ５１８をオンにして、内部ノード信号ＳＮ６２６を評価する。内部ノード信号ＳＮ１及びＳＮ３〜ＳＮ１３は、７２２において高電圧レベルにあり、７３８においてシフトレジスタ出力信号ＳＯ１及びＳＯ３〜ＳＯ１３を放電して低電圧レベルにする。内部ノード信号ＳＮ２は７２４において低電圧レベルにあり、これはシフトレジスタセル４０３ｂの内部ノードトランジスタをオフにし、７４０においてシフトレジスタ出力信号ＳＯ２を高電圧レベルに維持する。
タイミングパルス７３６により第４の評価トランジスタ５６２がオンになり、ＣＳＹＮＣ６２４の制御パルス７４２が制御トランジスタ５６４をオンにすると、逆方向信号ＤＩＲＲ６４２が７４４において放電して低電圧レベルになる。方向信号ＤＩＲＲ６４２及びＤＩＲＦ６５８は、各一連の６個のタイミングパルスの間に設定される。さらに、タイミングパルス７３６は評価阻止トランジスタ４２２ｂをオンにして、７４６においてＬＥＶＡＬ６４８を低電圧レベルに維持する。
タイミングパルス７４８の間に、順方向信号ＤＩＲＦ６５８は７５０において高電圧レベルに維持され、ＬＥＶＡＬ６４８は７５２において高電圧レベルに帯電する。７５２での高電圧レベルのロジック評価信号ＬＥＶＡＬ６７８は、評価トランジスタ４４０をオンにする。７４０での高電圧レベルのシフトレジスタ出力信号ＳＯ２は、アドレストランジスタ４４８ａ及び４４８ｂをオンにして、７５４においてアドレス信号〜Ａ１及び〜Ａ３を低電圧レベルに引く。他のアドレス信号〜Ａ２及び〜Ａ４、…、〜Ａ７は７５６において高電圧レベルに維持される。
タイミングパルス７５８は、第３の評価トランジスタ５５６をオンにする。制御信号ＣＳＹＮＣ６２４は７６０において低電圧レベルのままであり、制御トランジスタ５５８をオフにし、順方向信号ＤＩＲＦ６４２を高電圧レベルに維持する。
次の一連の６個のタイミングパルスは、高電圧レベルのシフトレジスタ出力信号ＳＯ２を次のシフトレジスタセル４０３ｃにシフトし、シフトレジスタセル４０３ｃは高電圧レベルのシフトレジスタ出力信号ＳＯ３を提供する。シフトは、各一連の６個のタイミングパルスで、各シフトレジスタ出力信号ＳＯ１〜ＳＯ１３が一度はハイになるまで続けられる。シフトレジスタ出力信号ＳＯ１３がハイになった後、一連の高電圧レベルのシフトレジスタ出力信号ＳＯ６３０が停止する。シフトレジスタ４０２は、６０４でのタイミング信号Ｔ２からのタイミングパルスと同期して、制御信号ＣＳＹＮＣにおいて制御パルス６７０等の制御パルスを提供することによって再び開始することができる。
順方向動作では、制御信号ＣＳＹＮＣ６２４中の制御パルスは、６１２でのタイミング信号Ｔ４からのタイミングパルスと同期して提供されて、シフト方向を順方向に設定する。また、制御信号ＣＳＹＮＣ６２４からの制御パルスが、６０４でのタイミング信号Ｔ２からのタイミングパルスと同期して提供されことにより、シフトレジスタ４０２は、シフトレジスタ出力信号ＳＯ１〜ＳＯ１３を通して高電圧信号をシフトすることをスタート又は開始する。
図１２は、逆方向でのアドレス発生器４００の動作を示すタイミング図である。タイミング信号Ｔ１〜Ｔ６は繰り返す一連の６個のパルスを提供する。各タイミング信号Ｔ１〜Ｔ６は、一連の６個のパルスのうちの１個のパルスを提供する。一連の６個のパルスにおいて、８００でのタイミング信号Ｔ１はタイミングパルス８０２を含み、８０４でのタイミング信号Ｔ２はタイミングパルス８０６を含み、８０８でのタイミング信号Ｔ３はタイミングパルス８１０を含み、８１２でのタイミング信号Ｔ４はタイミングパルス８１４を含み、８１６でのタイミング信号Ｔ５はタイミングパルス８１８を含み、８２０でのタイミング信号Ｔ６はタイミングパルス８２２を含む。８２４での制御信号ＣＳＹＮＣは、シフトレジスタ４０２でのシフト方向を設定する制御パルスを含み、シフトレジスタ４０２は、８２５で示すアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７の生成を開始する。
タイミングパルス８０２は、第１のプリチャージ信号ＰＲＥ１においてシフトレジスタ４０２に提供される。タイミングパルス８０２の間に、各シフトレジスタセル４０３ａ〜４０３ｍの内部ノード５２２が帯電して、対応する高電圧レベルの内部ノード信号ＳＮ１〜ＳＮ１３を提供する。シフトレジスタ内部ノード信号ＳＮ８２６は、８２８において高電圧レベルに設定される。高電圧レベルの内部ノード信号ＳＮ８２６は、シフトレジスタセル４０３の内部ノードトランジスタ５２０をオンにする。この例では、一連の６個のタイミングパルスがタイミングパルス８０２に先立って、シフトレジスタ４０２を開始することなく提供されており、したがって、すべてのシフトレジスタ出力信号ＳＯ８３０は８３２で示すように放電して低電圧レベルにあり、８２５でのすべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、８３３に示すように高電圧レベルのままである。
タイミングパルス８０６は、第１の評価信号ＥＶＡＬ１においてシフトレジスタ４０２に提供される。タイミングパルス８０６は、各シフトレジスタセル４０３ａ〜４０３ｍの第１の評価トランジスタ５０６をオンにする。制御信号ＣＳＹＮＣ８２４は８３４において低電圧レベルのままであり、すべてのシフトレジスタ出力信号ＳＯ８３０は、８３６において低電圧レベルのままであり、各シフトレジスタセル４０３ａ〜４０３ｍの順方向入力トランジスタ５０８及び逆方向入力トランジスタ５１０をオフにする。非導通状態の順方向入力トランジスタ５０８及び逆方向入力トランジスタ５１０は、各シフトレジスタセル４０３ａ〜４０３ｍの内部ノード５２２が放電して低電圧レベルになることを阻止する。すべてのシフトレジスタ内部ノード信号ＳＮ８２６は、８３８において高電圧レベルのままである。
タイミングパルス８１０は、第２のプリチャージ信号ＰＲＥ２においてシフトレジスタ４０２に提供され、第４のプリチャージ信号ＰＲＥ４において方向回路４０４に提供され、ロジックアレイ４０６中のアドレス線プリチャージトランジスタ４３８及び評価阻止トランジスタ４４２ａに提供される。タイミングパルス８１０の間に、すべてのシフトレジスタ出力信号ＳＯ８３０は、８４０において帯電して高電圧レベルになる。また、タイミングパルス８１０の間に、逆方向信号ＤＩＲＲ８４２が、８４４において帯電して高電圧レベルになる。さらに、タイミングパルス８１０は、すべてのアドレス信号８２５を高電圧レベルに維持し、評価阻止トランジスタ４４２ａをオンにして、８５０においてロジック評価信号ＬＥＶＡＬ８４８を低電圧レベルに引く。
タイミングパルス８１４は、第２の評価信号ＥＶＡＬ２においてシフトレジスタ４０２に提供され、第４の評価信号ＥＶＡＬ４において方向回路４０４に提供され、ロジックアレイ４０６中の評価阻止トランジスタ４４２ｂに提供される。タイミングパルス８１４は、各シフトレジスタセル４０３ａ〜４０３ｍの第２の評価トランジスタ５１８をオンにする。内部ノード信号ＳＮ８２６が高電圧レベルにあり、これが各シフトレジスタセル４０３ａ〜４０３ｍの内部ノードトランジスタ５２０をオンにする状態で、すべてのシフトレジスタ出力信号ＳＯ８３０は、８５２において放電して低電圧レベルになる。また、タイミングパルス８１４は第４の評価トランジスタ５６２をオンにし、制御信号ＣＳＹＮＣ８２４は低電圧を提供して制御トランジスタ５６４をオフにする。制御トランジスタ５６４がオフになった状態で、逆方向信号ＤＩＲＲ８４２は高電圧レベルに帯電したままである。さらに、タイミングパルス８１４は評価阻止トランジスタ４４２ｂをオンにして、８５８においてロジック評価信号ＬＥＶＡＬ８４８を低電圧レベルに保つ。低電圧レベルのロジック評価信号ＬＥＶＡＬ８４８は、アドレス評価トランジスタ４４０をオフにする。
タイミングパルス８１８は、第３のプリチャージ信号ＰＲＥ３において方向回路４０４に提供され、ロジックアレイ４０６中のロジック評価プリチャージトランジスタ４４４に提供される。タイミングパルス８１８の間に、順方向信号ＤＩＲＦ８５８が８６０において帯電されて高電圧レベルになる。また、タイミングパルス８１８の間に、ロジック評価信号ＬＥＶＡＬ８４８が８６２において帯電されて高電圧レベルになり、すべてのロジック評価トランジスタ４４０をオンにする。すべてのシフトレジスタ出力信号ＳＯ８３０が低電圧レベルにある状態で、すべてのアドレストランジスタ対４４６、４４８、…、４７０はオフになり、８２５でのすべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は高電圧レベルのままである。
タイミングパルス８２２は、第３の評価信号ＥＶＡＬ３として方向回路４０４に提供される。タイミングパルス８２２は、第３の評価トランジスタ５５６をオンにする。制御信号ＣＳＹＮＣ８２４は制御パルス８６４を提供して制御トランジスタ５５８をオンにし、順方向信号ＤＩＲＦ８５８が、８６５において放電して低電圧レベルになる。低電圧レベルの順方向信号ＤＩＲＦ８５８及び高電圧レベルの逆方向信号ＤＩＲＲ８４２は、各シフトレジスタセル４０３ａ〜４０３ｍを逆方向でシフトするように設定する。
次の一連の６個のタイミングパルスにおいて、タイミングパルス８６６の間に、すべての内部ノード信号ＳＮ８２６は高電圧レベルに帯電する。タイミングパルス８６８は、各シフトレジスタセル４０３ａ〜４０３ｍの第１の評価トランジスタ５０６をオンにする。制御信号ＣＳＹＮＣ中にあることができる制御パルス８７０が提供されて、シフトレジスタセル４０３ｍの逆方向入力トランジスタをオンにし、逆方向トランジスタがオンになった状態で、内部ノード信号ＳＮ１３が放電して８７２に示す低電圧レベルになる。シフトレジスタ出力信号ＳＯ８３０は、８７４において低電圧レベルにあり、これはシフトレジスタセル４０３ａ〜４０３ｌの逆方向入力トランジスタをオフにする。逆方向入力トランジスタがオフの状態で、他の各内部ノード信号ＳＮ１〜ＳＮ１２は、８７６で示す高電圧レベルのままである。
タイミングパルス８７８の間に、すべてのシフトレジスタ出力信号ＳＯ８３０は、８８０において帯電して高電圧レベルになり、逆方向信号ＤＩＲＲ８４２は８８２において高電圧レベルに維持される。さらに、タイミングパルス８７８は、８８４においてすべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ８２５を高電圧レベルに維持し、８８６においてロジック評価信号ＬＥＶＡＬ８４８を低電圧レベルに引く。低電圧レベルのロジック評価信号ＬＥＶＡＬ８４８は評価トランジスタ４４０をオフにし、これはアドレストランジスタ対４４６、４４８、…、４７０がアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ８２５を低電圧レベルに引くことを阻止する。
タイミングパルス８８８の間に、シフトレジスタ出力信号ＳＯ１〜ＳＯ１２は８９０において放電して低電圧レベルになる。シフトレジスタ出力信号ＳＯ１３は、シフトレジスタセル４０３ｍの内部ノードトランジスタ５２０をオフにする８７２での低電圧レベルの内部ノード信号ＳＮ１３に基づいて、８９２に示すように高電圧レベルのままである。また、タイミングパルス８８８は第２の評価トランジスタをオンにし、制御信号ＣＳＹＮＣ８２４は制御トランジスタ５６４をオフにして、８９６において逆方向信号ＤＩＲＲ８４２を高電圧レベルに維持する。さらに、タイミングパルス８８８は評価阻止トランジスタ４４２ｂをオンにして、８９８においてロジック評価信号ＬＥＶＡＬ８４８を低電圧レベルに保ち、評価トランジスタ４４０をオフに保つ。シフトレジスタ出力信号ＳＯ８３０はタイミングパルス８８８の間に整定され、したがって、１つのシフトレジスタ出力信号ＳＯ１３が高電圧レベルにあり、他のすべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１２は低電圧レベルにある。
タイミングパルス９００の間に、順方向信号ＤＩＲＦ８５８は、９０１において高電圧レベルに帯電され、ロジック評価信号ＬＥＶＡＬ８４８は９０２において高電圧レベルに帯電される。９０２での高電圧レベルのロジック評価信号ＬＥＶＡＬ８４８は、評価トランジスタ４４０をオンにする。８９２での高電圧レベルのシフトレジスタ出力信号ＳＯ１３は、アドレストランジスタ４７０ａ及び４７０ｂをオンにし、アドレス信号〜Ａ３及び〜Ａ５は、９０４で示すようにアクティブに低電圧レベルに引かれる。他のシフトレジスタ出力信号ＳＯ１〜ＳＯ１２は、８９０において低電圧レベルに引かれ、したがって、アドレストランジスタ対４４６、４４８、…、４６８はオフになり、アドレス信号〜Ａ１、〜Ａ２、〜Ａ４、〜Ａ６、及び〜Ａ７は９０６に示すように高電圧レベルのままである。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ８２５は、タイミングパルス９００の間に有効になる。タイミングパルス９０８は第３の評価トランジスタ５５６をオンにし、制御信号ＣＳＹＮＣ８２４中の制御パルス９１０は制御トランジスタ５５８をオンにして、９１２において順方向信号ＤＩＲＦ８５８を放電して低電圧にする。
次の一連の６個のタイミングパルスにおいて、タイミングパルス９１４の間に、すべての内部ノード信号ＳＮ８２６が９１６において高電圧レベルに帯電する。タイミングパルス９１８は、各シフトレジスタセル４０３ａ〜４０３ｍの第１の評価トランジスタ５０６をオンにして、各シフトレジスタセル４０３ａ〜４０３ｍの逆方向入力信号ＳＩＲが高電圧レベルにある場合にノード５２２を放電させる。シフトレジスタセル４０３ｍでは、逆方向入力信号ＳＩＲは、制御信号ＣＳＹＮＣ８２４であり、これは９２０において低電圧レベルにある。他の各シフトレジスタセル４０３ａ〜４０３ｌでは、逆方向入力信号ＳＩＲは、後に続くシフトレジスタセル４０３のシフトレジスタ出力信号ＳＯ８３０である。シフトレジスタ出力信号ＳＯ１３は８９２において高電圧レベルにあり、シフトレジスタセル４０３ｌの逆方向入力信号ＳＩＲである。シフトレジスタ出力信号ＳＯ１〜ＳＯ１２はすべて、８９０において低電圧レベルにある。シフトレジスタセル４０３ａ〜４０３ｋ及び４０３ｍは、逆方向入力トランジスタ５１０をオフにする低電圧レベルの逆方向入力信号ＳＩＲを有し、したがって、内部ノード信号ＳＮ１〜ＳＮ１１及びＳＮ１３は、９２２において高電圧レベルのままである。シフトレジスタセル４０３ｌは、逆方向入力信号ＳＩＲとして高電圧レベルのシフトレジスタ出力信号ＳＯ１３を受け取り、これは逆方向入力トランジスタをオンにして、９２４において内部ノード信号ＳＮ１２を放電させる。
タイミングパルス９２６の間に、すべてのシフトレジスタ出力信号ＳＯ８３０は、９２８において高電圧レベルに帯電し、逆方向信号ＤＩＲＲ８４２は９３０において高電圧レベルに維持される。また、タイミングパルス９２６の間に、すべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ８２５は、９３２において高電圧レベルに帯電し、評価阻止トランジスタ４４２ａはオンになってＬＥＶＡＬ８４８を９３４において低電圧レベルに引く。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ８２５は、アドレス信号〜Ａ３及び〜Ａ５が９０４においてローに引かれたときから、すべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ８２５が９３２においてハイに引かれるまで有効であった。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７ ８２５は、タイミングパルス９０８、９１４、及び９１８の間に有効である。
タイミングパルス９３６は、各シフトレジスタセル４０３ａ〜４０３ｍの第２の評価トランジスタ５１８をオンにして、内部ノード信号ＳＮ８２６を評価する。内部ノード信号ＳＮ１〜ＳＮ１１及びＳＮ１３は、９２２において高電圧レベルにあり、９３８においてシフトレジスタ出力信号ＳＯ１〜ＳＯ１１及びＳＯ１３を放電して低電圧レベルにする。内部ノード信号ＳＮ１２は、９２４において低電圧レベルにあり、これはシフトレジスタセル４０３ｌの内部ノードトランジスタをオフにし、９４０においてシフトレジスタ出力信号ＳＯ１２を高電圧レベルに維持する。
また、タイミングパルス９３６は第４の評価トランジスタ５６２をオンにし、制御信号ＣＳＹＮＣ８２４は低電圧レベルにあり、制御トランジスタ５６４をオフにして、９４４において逆方向信号ＤＩＲＲ８４２を高電圧レベルに維持する。さらに、タイミングパルス９３６は評価阻止トランジスタ４４２ｂをオンにして、９４６においてＬＥＶＡＬ８４８を低電圧レベルに維持する。
タイミングパルス９４８の間に、順方向信号ＤＩＲＦ８５８は、９５０において高電圧レベルに帯電し、ＬＥＶＡＬ８４８は９５２において高電圧レベルに帯電する。９５２での高電圧レベルのロジック評価信号ＬＥＶＡＬ８４８は、評価トランジスタ４４０をオンにする。９４０での高電圧レベルのシフトレジスタ出力信号ＳＯ１２は、アドレストランジスタ４６８ａ及び４６８ｂをオンにして、９５４においてアドレス信号〜Ａ３及び〜Ａ４を低電圧レベルに引く。他のアドレス信号〜Ａ１、〜Ａ２及び〜Ａ５、…、〜Ａ７は、９５６において高電圧レベルに維持される。
タイミングパルス９５８は、第３の評価トランジスタ５５６をオンにする。制御信号ＣＳＹＮＣ８２４中の制御パルス９６０は、制御トランジスタ５５８をオンにし、順方向信号ＤＩＲＦ８５８は９６２において放電して低電圧レベルになる。
次の一連の６個のタイミングパルスは、高電圧レベルのシフトレジスタ出力信号ＳＯ１２を次のシフトレジスタセル４０３ｋにシフトし、シフトレジスタセル４０３ｋは高電圧レベルのシフトレジスタ出力信号ＳＯ１１を提供する。シフトは、各一連の６個のタイミングパルスで、各シフトレジスタ出力信号ＳＯ１〜ＳＯ１３が一度はハイになるまで続けられる。シフトレジスタ出力信号ＳＯ１がハイになった後、一連の高電圧レベルのシフトレジスタ出力信号ＳＯ８３０が停止する。シフトレジスタ４０２は、タイミング信号Ｔ２ ８０４からのタイミングパルスと同期して、制御パルス８７０等の制御パルスを提供することによって再び開始することができる。
逆方向動作では、ＣＳＹＮＣ８２４からの制御パルスは、８２０でのタイミング信号Ｔ６からのタイミングパルスと同期して提供されて、シフト方向を逆方向に設定する。また、ＣＳＹＮＣ８２４からの制御パルスは、タイミング信号Ｔ２ ８０４からのタイミングパルスと同期して提供されることにより、シフトレジスタ４０２は、シフトレジスタ出力信号ＳＯ１〜ＳＯ１３を通して高電圧レベルの信号をシフトすることをスタート即ち開始する。
図１３は、２個のアドレス発生器１０００と１００２、及び６個の噴射群１００４ａ〜１００４ｆの一実施形態を示すブロック図である。各アドレス発生器１０００及び１００２は、図９のアドレス発生器４００と同様であり、噴射群１００４ａ〜１００４ｆは図７に示す噴射群２０２ａ〜２０２ｆと同様である。アドレス発生器１０００は、第１のアドレス線１００６を介して噴射群１００４ａ〜１００４ｃに電気的に結合される。アドレス線１００６は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をアドレス発生器１０００から各噴射群１００４ａ〜１００４ｃに提供する。また、アドレス発生器１０００は制御線１０１０に電気的に結合される。制御線１０１０は制御信号ＣＳＹＮＣを受け取り、アドレス発生器１０００に伝える。一実施形態では、ＣＳＹＮＣ信号は、外部コントローラにより、２個のアドレス発生器１０００と１００２、及び６個の噴射群１００４ａ〜１００４ｆが製造されたプリントヘッドダイに提供される。さらに、アドレス発生器１０００は、選択線１００８ａ〜１００８ｆに電気的に結合される。選択線１００８ａ〜１００８ｆは、図７に示す選択線２１２ａ〜２１２ｆと同様である。選択線１００８ａ〜１００８ｆは選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６をアドレス発生器１０００に伝え、並びに対応する噴射群１００４ａ〜１００４ｆに伝える（図示せず）。
選択線１００８ａは選択信号ＳＥＬ１をアドレス発生器１０００に伝達し、その選択信号ＳＥＬ１は一実施形態ではタイミング信号Ｔ３、タイミング信号Ｔ６である。選択線１００８ｂは選択信号ＳＥＬ２をアドレス発生器１０００に伝達し、その選択信号ＳＥＬ２は一実施形態ではタイミング信号Ｔ４、タイミング信号Ｔ１である。選択線１００８ｃは選択信号ＳＥＬ３をアドレス発生器１０００に伝達し、その選択信号ＳＥＬ３は一実施形態ではタイミング信号Ｔ５、タイミング信号Ｔ２である。選択線１００８ｄは選択信号ＳＥＬ４をアドレス発生器１０００に伝達し、その選択信号ＳＥＬ４は一実施形態ではタイミング信号Ｔ６、タイミング信号Ｔ３である。選択線１００８ｅは選択信号ＳＥＬ５をアドレス発生器１０００に伝達し、その選択信号ＳＥＬ５は一実施形態ではタイミング信号Ｔ１、タイミング信号Ｔ４であり、選択線１００８ｆは選択信号ＳＥＬ６をアドレス発生器１０００に伝達し、その選択信号ＳＥＬ６は一実施形態ではタイミング信号Ｔ２、タイミング信号Ｔ５である。
アドレス発生器１００２は、第２のアドレス線１０１２を介して噴射群１００４ｄ〜１００４ｆに電気的に結合される。アドレス線１０１２は、アドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７をアドレス発生器１００２から各噴射群１００４ｄ〜１００４ｆに提供する。また、アドレス発生器１００２は、制御信号ＣＳＹＮＣをアドレス発生器１００２に伝達する制御線１０１０にも電気的に結合される。さらに、アドレス発生器１００２は選択線１００８ａ〜１００８ｆに電気的に結合される。選択線１００８ａ〜１００８ｆは、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６をアドレス発生器１００２に伝え、並びに対応する噴射群１００４ａ〜１００４ｆに伝える（図示せず）。
選択線１００８ａは、選択信号ＳＥＬ１をアドレス発生器１００２に伝達し、その選択信号ＳＥＬ１は一実施形態ではタイミング信号Ｔ３である。選択線１００８ｂは、選択信号ＳＥＬ２をアドレス発生器１００２に伝達し、その選択信号ＳＥＬ２は一実施形態ではタイミング信号Ｔ４である。選択線１００８ｃは、選択信号ＳＥＬ３をアドレス発生器１００２に伝達し、その選択信号ＳＥＬ３は一実施形態ではタイミング信号Ｔ５である。選択線１００８ｄは、選択信号ＳＥＬ４をアドレス発生器１００２に伝達し、その選択信号ＳＥＬ４は一実施形態ではタイミング信号Ｔ６である。選択線１００８ｅは、選択信号ＳＥＬ５をアドレス発生器１００２に伝達し、その選択信号ＳＥＬ５は一実施形態ではタイミング信号Ｔ１であり、選択線１００８ｆは、選択信号ＳＥＬ６をアドレス発生器１００２に伝達し、その選択信号ＳＥＬ６は一実施形態ではタイミング信号Ｔ２である。
選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６は、繰り返す一連の６個のパルスで繰り返す一連の６個のパルスを含む。各選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６は、一連の６個のパルスのうちの１個のパルスを含む。一実施形態では、選択信号ＳＥＬ１のパルスの後に、選択信号ＳＥＬ２のパルスが続き、その後に選択信号ＳＥＬ３のパルスが続き、その後に選択信号ＳＥＬ４のパルスが続き、その後に選択信号ＳＥＬ５のパルスが続き、その後に選択信号ＳＥＬ６のパルスが続く。選択信号ＳＥＬ６のパルスの後、一連のパルスが選択信号ＳＥＬ１のパルスから開始して繰り返される。制御信号ＣＳＹＮＣは、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６のパルスと同期したパルスを含み、アドレス発生器１０００及び１００２を起動し、例えば図１１及び図１２に関して考察したように、シフト方向又はアドレス発生器１０００及び１００２でのアドレス生成をセットアップする。アドレス発生器１０００からのアドレス生成を開始するために、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ３のタイミングパルスに対応するタイミング信号Ｔ２のタイミングパルスと同期した制御パルスを含む。
アドレス発生器１０００は、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６及び制御信号ＣＳＹＮＣに応答して、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を生成する。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、第１のアドレス線１００６を通じて噴射群１００４ａ〜１００４ｃに提供される。
アドレス発生器１０００では、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３のタイミングパルスに対応するタイミング信号Ｔ６、Ｔ１、及びＴ２のタイミングパルスの間に有効である。制御信号ＣＳＹＮＣは、選択信号ＳＥＬ５のタイミングパルスに対応するタイミング信号Ｔ４のタイミングパルスと同期した制御パルスを含み、アドレス発生器１０００を順方向でシフトするようにセットアップする。制御信号ＣＳＹＮＣは、選択信号ＳＥＬ１のタイミングパルスに対応するタイミング信号Ｔ６のタイミングパルスと同期した制御パルスを含み、アドレス発生器１０００を逆方向でシフトするようにセットアップする。
噴射群１００４ａ〜１００４ｃは、選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３のパルスの間に有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を受け取る。１００４ａでの噴射群１（ＦＧ１）がアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び選択信号ＳＥＬ１のパルスを受け取ると、選択された行下位群ＳＧ１の噴射セル１２０が、噴射信号ＦＩＲＥ１による活性化のためにイネーブルにされる。１００４ｂでの噴射群２（ＦＧ２）がアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び選択信号ＳＥＬ２のパルスを受け取ると、選択された行下位群ＳＧ２の噴射セル１２０が、噴射信号ＦＩＲＥ２による活性化のためにイネーブルにされる。１００４ｃでの噴射群３（ＦＧ３）がアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び選択信号ＳＥＬ３のパルスを受け取ると、選択された行下位群ＳＧ３の噴射セル１２０が噴射信号ＦＩＲＥ３による活性化のためにイネーブルにされる。
アドレス発生器１００２は、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６及び制御信号ＣＳＹＮＣに応答して、アドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を生成する。アドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、第２のアドレス線１０１２を通じて噴射群１００４ｄ〜１００４ｆに提供される。アドレス発生器１００２では、アドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、選択信号ＳＥＬ４、ＳＥＬ５、及びＳＥＬ６のタイミングパルスに対応するタイミング信号Ｔ６、Ｔ１、及びＴ２のタイミングパルスの間に有効である。制御信号ＣＳＹＮＣは、選択信号ＳＥＬ２のタイミングパルスに対応するタイミング信号Ｔ４のタイミングパルスと同期した制御パルスを含み、アドレス発生器１００２を順方向でシフトするようにセットアップする。制御信号ＣＳＹＮＣは、選択信号ＳＥＬ４のタイミングパルスに対応するタイミング信号Ｔ６のタイミングパルスと同期した制御パルスを含み、アドレス発生器１００２を逆方向でシフトするようにセットアップする。アドレス発生器１００２からのアドレス生成を開始するために、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ６のタイミングパルスに対応するタイミング信号Ｔ２のタイミングパルスと同期した制御パルスを含む。
噴射群１００４ｄ〜１００４ｆは、選択信号ＳＥＬ４、ＳＥＬ５、及びＳＥＬ６のパルスの間に有効なアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を受け取る。１００４ｄでの噴射群４（ＦＧ４）がアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７及び選択信号ＳＥＬ４のパルスを受け取ると、選択された行下位群ＳＧ４の噴射セル１２０が、噴射信号ＦＩＲＥ４による活性化のためにイネーブルにされる。１００４ｅでの噴射群５（ＦＧ５）がアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７及び選択信号ＳＥＬ５のパルスを受け取ると、選択された行下位群ＳＧ５の噴射セル１２０が、噴射信号ＦＩＲＥ５による活性化のためにイネーブルにされる。１００４ｆでの噴射群６（ＦＧ６）がアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７及び選択信号ＳＥＬ６のパルスを受け取ると、選択された行下位群ＳＧ６の噴射セル１２０が噴射信号ＦＩＲＥ６による活性化のためにイネーブルにされる。
一動作例では、一連の６個のパルスの間に、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ２及びＳＥＬ５のタイミングパルスと同期した制御パルスを含み、アドレス発生器１０００及び１００２を順方向でシフトするようにセットアップする。選択信号ＳＥＬ２のタイミングパルスと同期した制御パルスは、アドレス発生器１００２を順方向でシフトするようにセットアップする。選択信号ＳＥＬ５のタイミングパルスと同期した制御パルスは、アドレス発生器１０００を順方向でシフトするようにセットアップする。
次の一連の６個のパルスでは、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ２、ＳＥＬ３、ＳＥＬ５、及びＳＥＬ６のタイミングパルスと同期した制御パルスを含む。選択信号ＳＥＬ２及びＳＥＬ５のタイミングパルスと同期した制御パルスは、アドレス発生器１０００及び１００２でのシフト方向を順方向に設定する。選択信号ＳＥＬ３及びＳＥＬ６のタイミングパルスと同期した制御パルスにより、アドレス発生器１０００及び１００２はアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７の生成を開始する。選択信号ＳＥＬ３のタイミングパルスと同期した制御パルスはアドレス発生器１０００を起動し、選択信号ＳＥＬ６のタイミングパルスと同期した制御パルスはアドレス発生器１００２を起動する。
３回目の一連のタイミングパルスの間に、アドレス発生器１０００は、選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３のタイミングパルスの間に有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を生成する。有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１００４ａ〜１００４ｃの噴射群ＦＧ１、ＦＧ２、及びＦＧ３の行下位群ＳＧ１、ＳＧ２、及びＳＧ３の噴射セル１２０を活性化のためにイネーブルにするために使用される。３回目の一連のタイミングパルスの間に、アドレス発生器１００２は、選択信号ＳＥＬ４、ＳＥＬ５、及びＳＥＬ６のタイミングパルスの間に有効なアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を生成する。有効なアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、１００４ｄ〜１００４ｆの噴射群ＦＧ４、ＦＧ５、及びＦＧ６の行下位群ＳＧ４、ＳＧ５、及びＳＧ６の噴射セル１２０を活性化のためにイネーブルにするために使用される。
選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６の、３回目の一連のタイミングパルスの間に、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１３個のアドレスのうちの１個に対応する低電圧レベルの信号を含み、アドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、１３個のアドレスのうちの同じ１個のアドレスに対応する低電圧レベルの信号を含む。選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６からの、後続の各一連のタイミングパルスの間に、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及びアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、１３個のアドレスのうちの同じ１個に対応する低電圧レベルの信号を含む。各一連のタイミングパルスはアドレスタイムスロットであり、そのため、１３個のアドレスのうちの１個が各一連のタイミングパルスの間に提供される。
順方向動作では、アドレス１がまず、アドレス発生器１０００及び１００２によって提供され、その後にアドレス２が続き、アドレス１３まで以下同様である。アドレス１３の後、アドレス発生器１０００及び１００２は、すべて高電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。また、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６からの各一連のタイミングパルスの間に、制御パルスが選択信号ＳＥＬ２及びＳＥＬ５のタイミングパルスと同期して提供されて、順方向でのシフトを続ける。
別の動作例では、一連の６個のパルスの間に、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ１及びＳＥＬ４のタイミングパルスと同期した制御パルスを含み、アドレス発生器１０００及び１００２を逆方向でシフトするようにセットアップする。選択信号ＳＥＬ１のタイミングパルスと同期した制御パルスは、アドレス発生器１０００を逆方向でシフトするようにセットアップする。選択信号ＳＥＬ４のタイミングパルスと同期した制御パルスは、アドレス発生器１００２を逆方向でシフトするようにセットアップする。
次の一連の６個のパルスでは、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ１、ＳＥＬ３、ＳＥＬ４、及びＳＥＬ６のタイミングパルスと同期した制御パルスを含む。選択信号ＳＥＬ１及びＳＥＬ４のタイミングパルスと同期した制御パルスは、アドレス発生器１０００及び１００２でのシフト方向を逆方向に設定する。選択信号ＳＥＬ３及びＳＥＬ６のタイミングパルスと同期した制御パルスにより、アドレス発生器１０００及び１００２が、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７の生成を開始する。選択信号ＳＥＬ３のタイミングパルスと同期した制御パルスは、アドレス発生器１０００を起動し、選択信号ＳＥＬ６のタイミングパルスと同期した制御パルスは、アドレス発生器１００２を起動する。
３回目の一連のタイミングパルスの間に、アドレス発生器１０００は、選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３のタイミングパルスの間に有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を生成する。有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１００４ａ〜１００４ｃの噴射群ＦＧ１、ＦＧ２、及びＦＧ３の行下位群ＳＧ１、ＳＧ２、及びＳＧ３の噴射セル１２０を活性化のためにイネーブルにするために使用される。アドレス発生器１００２は、３回目の一連のタイミングパルスの間に、選択信号ＳＥＬ４、ＳＥＬ５、及びＳＥＬ６のタイミングパルスの間に有効なアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を生成する。有効なアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、１００４ｄ〜１００４ｆの噴射群ＦＧ４、ＦＧ５、及びＦＧ６の行下位群ＳＧ４、ＳＧ５、及びＳＧ６の噴射セル１２０を活性化のためにイネーブルにするために使用される。
逆方向動作での選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６の、３回目の一連のタイミングパルスの間に、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１３個のアドレスのうちの１個に対応する低電圧レベルの信号を含み、アドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、１３個のアドレスのうちの同じ１個のアドレスに対応する低電圧レベルの信号を含む。選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６からの、後続の各一連のタイミングパルスの間に、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、１３個のアドレスのうちの同じ１個に対応する低電圧レベルの信号を含む。各一連のタイミングパルスはアドレスタイムスロットであり、そのため、１３個のアドレスのうちの１個が各一連のタイミングパルスの間に提供される。
逆方向動作では、アドレス１３がまず、アドレス発生器１０００及び１００２によって提供され、その後にアドレス１２が続き、アドレス１まで以下同様である。アドレス１の後、アドレス発生器１０００及び１００２は、すべて高電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。また、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６からの各一連のタイミングパルスの間に、制御パルスが選択信号ＳＥＬ１及びＳＥＬ４のタイミングパルスと同期して提供されて、逆方向でのシフトを続ける。
アドレス生成を終了、又は阻止するために、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ４、及びＳＥＬ５のタイミングパルスと同期した制御パルスを含む。これは、アドレス発生器１０００及び１００２におけるシフトレジスタ４０２等のシフトレジスタをクリアする。また、制御信号ＣＳＹＮＣでの不変の高電圧レベル又は一連の高電圧パルスもアドレス生成を終了させるか、又は阻止するが、制御信号ＣＳＹＮＣでの不変の低電圧レベルは、アドレス発生器１０００及び１００２を起動しない。
図１４は、アドレス発生器１０００及び１００２の順方向動作及び逆方向動作を示すタイミング図である。順方向でのシフトに使用される制御信号は１１２４でのＣＳＹＮＣ（ＦＷＤ）であり、逆方向でのシフトに使用される制御信号は１１２６でのＣＳＹＮＣ（ＲＥＶ）である。１１２８でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、アドレス発生器１０００によって提供され、順方向及び逆方向の動作アドレスの参照を含む。１１３０でのアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、アドレス発生器１００２によって提供され、順方向及び逆方向の動作アドレスの参照を含む。
選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６は、繰り返す一連の６個のパルスを提供する。各選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ６は、一連の６個のパルスのうちの１個のパルスを含む。一連の繰り返す６個のパルスでは、１１００での選択信号ＳＥＬ１はタイミングパルス１１０２を含み、１１０４での選択信号ＳＥＬ２はタイミングパルス１１０６を含み、１１０８での選択信号ＳＥＬ３はタイミングパルス１１１０を含み、１１１２での選択信号ＳＥＬ４はタイミングパルス１１１４を含み、１１１６での選択信号ＳＥＬ５はタイミングパルス１１１８を含み、１１２０での選択信号ＳＥＬ６はタイミングパルス１１２２を含む。
順方向動作では、制御信号ＣＳＹＮＣ（ＦＷＤ）１１２４は、１１０４での選択信号ＳＥＬ２のタイミングパルス１１０６と同期した制御パルス１１３２を含む。制御パルス１１３２は、アドレス発生器１００２を順方向でシフトするようにセットアップする。また、制御信号ＣＳＹＮＣ（ＦＷＤ）１１２４は、１１１６での選択信号ＳＥＬ５のタイミングパルス１１１８と同期した制御パルス１１３４も含む。制御パルス１１３４は、アドレス発生器１０００を順方向でシフトするようにセットアップする。
次の繰り返す一連の６個のパルスでは、１１００での選択信号ＳＥＬ１はタイミングパルス１１３６を含み、１１０４での選択信号ＳＥＬ２はタイミングパルス１１３８を含み、１１０８での選択信号ＳＥＬ３はタイミングパルス１１４０を含み、１１１２での選択信号ＳＥＬ４はタイミングパルス１１４２を含み、１１１６での選択信号ＳＥＬ５はタイミングパルス１１４４を含み、１１２０での選択信号ＳＥＬ６はタイミングパルス１１４６を含む。
制御信号ＣＳＹＮＣ（ＦＷＤ）１１２４は、アドレス発生器１００２を順方向でシフトするように設定することを継続するための、タイミングパルス１１３８と同期した制御パルス１１４８を含み、また、アドレス発生器１０００を順方向でシフトするように設定することを継続するための、タイミングパルス１１４４と同期した制御パルス１１５２を含む。また、制御信号ＣＳＹＮＣ（ＦＷＤ）１１２４は、１１０８での選択信号ＳＥＬ３のタイミングパルス１１４０と同期した制御パルス１１５０を含む。制御パルス１１５０により、アドレス発生器１０００は、１１２８におけるアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７の生成を開始する。さらに、制御信号ＣＳＹＮＣ（ＦＷＤ）１１２４は、１１２０での選択信号ＳＥＬ６のタイミングパルス１１４６と同期した制御パルス１１５４を含む。制御パルス１１５４により、アドレス発生器１００２は、１１３０におけるアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７の生成を開始する。
次の、即ち３回目の一連の６個のパルスにおいて、１１００での選択信号ＳＥＬ１はタイミングパルス１１５６を含み、１１０４での選択信号ＳＥＬ２はタイミングパルス１１５８を含み、１１０８での選択信号ＳＥＬ３はタイミングパルス１１６０を含み、１１１２での選択信号ＳＥＬ４はタイミングパルス１１６２を含み、１１１６での選択信号ＳＥＬ５はタイミングパルス１１６４を含み、１１２０での選択信号ＳＥＬ６はタイミングパルス１１６６を含む。制御信号ＣＳＹＮＣ（ＦＷＤ）１１２４は、アドレス発生器１００２を順方向でシフトするように設定することを継続するための、タイミングパルス１１５８と同期した制御パルス１１６８を含み、また、アドレス発生器１０００を順方向でシフトするように設定することを継続するための、タイミングパルス１１６４と同期した制御パルス１１７０を含む。
アドレス発生器１０００は、１１２８でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供する。順方向動作で開始された後、アドレス発生器１０００、及び１１２８でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１１７２においてアドレス１を提供する。１１７２でのアドレス１は、１１２０での選択信号ＳＥＬ６のタイミングパルス１１４６の間に有効になり、１１１２での選択信号ＳＥＬ４のタイミングパルス１１６２まで有効であり続ける。１１７２でのアドレス１は、１１００での選択信号ＳＥＬ１、１１０４でのＳＥＬ２、及び１１０８でのＳＥＬ３のタイミングパルス１１５６、１１５８、及び１１６０の間に有効である。
アドレス発生器１００２は、１１３０でのアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。順方向動作で開始された後、アドレス発生器１００２、及び１１３０でのアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、１１７４においてアドレス１を提供する。１１７４でのアドレス１は、１１０８での選択信号ＳＥＬ３のタイミングパルス１１６０の間に有効になり、１１００での選択信号ＳＥＬ１のタイミングパルス１１７６まで有効であり続ける。１１７４でのアドレス１は、１１１２での選択信号ＳＥＬ４、１１１６でのＳＥＬ５、及び１１２０でのＳＥＬ６のタイミングパルス１１６２、１１６４、及び１１６６の間に有効である。
１１２８でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び１１３０でのアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、同じアドレスであるアドレス１を１１７２及び１１７４において提供する。アドレス１は、タイミングパルス１１５６で始まり、タイミングパルス１１６６で終わる一連の６個のタイミングパルスの間に提供され、これはアドレス１のアドレスタイムスロットである。タイミングパルス１１７６で始まる次の一連の６個のパルスの間に、１１２８でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は１１７８においてアドレス２を提供し、１１３０でのアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７もアドレス２を提供する。このように、アドレス発生器１０００及び１００２は、アドレス１からアドレス１３まで順方向にアドレスを提供する。アドレス１３の後、アドレス発生器１０００及び１００２は再び開始されて、有効なアドレスにわたって再び同じ態様で繰り返す。
逆方向動作では、制御信号ＣＳＹＮＣ（ＲＥＶ）１１２６は、１１００での選択信号ＳＥＬ１のタイミングパルス１１０２と同期した制御パルス１１８０を含む。制御パルス１１８０は、アドレス発生器１０００を逆方向でシフトするようにセットアップする。また、制御信号ＣＳＹＮＣ（ＲＥＶ）１１２６は、１１１２での選択信号ＳＥＬ４のタイミングパルス１１１４と同期した制御パルス１１８２も含む。制御パルス１１８２は、アドレス発生器１００２を逆方向でシフトするようにセットアップする。
制御信号ＣＳＹＮＣ（ＲＥＶ）１１２６は、アドレス発生器１０００を逆方向でシフトするように設定することを継続するための、タイミングパルス１１３６と同期した制御パルス１１８４を含み、アドレス発生器１００２を逆方向でシフトするように設定することを継続するための、タイミングパルス１１４２と同期した制御パルス１１８８を含む。また、制御信号ＣＳＹＮＣ（ＲＥＶ）１１２６は、１１０８での選択信号ＳＥＬ３のタイミングパルス１１４０と同期した制御パルス１１８６を含む。制御パルス１１８６により、アドレス発生器１０００は、１１２８におけるのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７の生成を開始する。さらに、制御信号ＣＳＹＮＣ（ＲＥＶ）１１２６は、１１２０での選択信号ＳＥＬ６のタイミングパルス１１４６と同期した制御パルス１１９０を含む。制御パルス１１９０により、アドレス発生器１００２は、１１３０におけるアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７の生成を開始する。
制御信号ＣＳＹＮＣ（ＲＥＶ）１１２６は、アドレス発生器１０００を逆方向にシフトするように設定することを継続するための、タイミングパルス１１５６と同期した制御パルス１１９２を含み、また、アドレス発生器１００２を逆方向にシフトするように設定することを継続するための、タイミングパルス１１６２と同期した制御パルス１１９４を含む。
アドレス発生器１０００は、１１２８におけるアドレス信号〜Ａ１〜Ａ７を提供する。逆方向動作で開始された後、アドレス発生器１０００、及び１１２８におけるアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１１７２においてアドレス１３を提供する。１１７２でのアドレス１３は、タイミングパルス１１４６の間に有効になり、タイミングパルス１１６２まで有効であり続ける。１１７２でのアドレス１３は、１１００での選択信号ＳＥＬ１、１１０４でのＳＥＬ２、及び１１０８でのＳＥＬ３のタイミングパルス１１５６、１１５８、及び１１６０の間に有効である。
アドレス発生器１００２は、１１３０におけるアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。逆方向動作で開始された後、アドレス発生器１００２及び１１３０におけるアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、１１７４においてアドレス１３を提供する。１１７４でのアドレス１３は、タイミングパルス１１６０の間に有効になり、タイミングパルス１１７６まで有効であり続ける。１１７４でのアドレス１３は、１１１２での選択信号ＳＥＬ４、１１１６でのＳＥＬ５、及び１１２０でのＳＥＬ６のタイミングパルス１１６２、１１６４、及び１１６６の間に有効である。
１１２８でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び１１３０での〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、同じアドレスであるアドレス１３を１１７２及び１１７４において提供する。アドレス１３は、タイミングパルス１１５６で始まり、タイミングパルス１１６６で終わる一連の６個のタイミングパルスの間に提供され、これはアドレス１３のアドレスタイムスロットである。タイミングパルス１１７６で始まる次の一連の６個のパルスの間に、１１２８でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は１１７８においてアドレス１２を提供し、１１３０でのアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７もアドレス１２を提供する。アドレス発生器１０００及び１００２は、アドレス１３からアドレス１まで逆方向にアドレスを提供する。アドレス１の後、アドレス発生器１０００及び１００２は再び開始されて、有効なアドレスを再び提供する。
図１５は、プリントヘッドダイ４０における、アドレス発生器１２００、ラッチ回路１２０２、及び６個の噴射群１２０４ａ〜１２０４ｆの一実施形態を示すブロック図である。アドレス発生器１２００は図９のアドレス発生器４００と同様であり、噴射群１２０４ａ〜１２０４ｆは図７に示す噴射群２０２ａ〜２０２ｆと同様である。
アドレス発生器１２００は、アドレス線１２０６を介して噴射群１２０４ａ〜１２０４ｃ及びラッチ回路１２０２に電気的に結合される。また、アドレス発生器１２００は、制御信号ＣＳＹＮＣをアドレス発生器１２００に伝達する制御線１２１０にも電気的に結合される。さらに、アドレス発生器１２００は選択線１２０８ａ〜１２０８ｆに電気的に結合される。選択線１２０８ａ〜１２０８ｆは、図７に示す選択線２１２ａ〜２１２ｆと同様である。選択線１２０８ａ〜１２０８ｆは、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６をアドレス発生器１２００に伝え、並びに対応する噴射群１２０４ａ〜１２０４ｆに伝える（図示せず）。
選択線１２０８ａは、一実施形態ではタイミング信号Ｔ６である選択信号ＳＥＬ１をアドレス発生器１２００に伝達する。選択線１２０８ｂは、一実施形態ではタイミング信号Ｔ１である選択信号ＳＥＬ２をアドレス発生器１２００に伝達する。選択線１２０８ｃは、一実施形態ではタイミング信号Ｔ２である選択信号ＳＥＬ３をアドレス発生器１２００に伝達する。選択線１２０８ｄは、一実施形態ではタイミング信号Ｔ３である選択信号ＳＥＬ４をアドレス発生器１２００に伝達する。選択線１２０８ｅは、一実施形態ではタイミング信号Ｔ４である選択信号ＳＥＬ５をアドレス発生器１２００に伝達し、選択線１２０８ｆは、一実施形態ではタイミング信号Ｔ５である選択信号ＳＥＬ６をアドレス発生器１２００に伝達する。
ラッチ回路１２０２は、アドレス線１２１２を介して噴射群１２０４ｃ〜１２０４ｆに電気的に結合される。また、ラッチ回路１２０２は、選択線１２０８ａ〜１２０８ｆ並びに評価信号線１２１４に電気的に結合される。選択線１２０８ａ及び１２０８ｆは、選択信号ＳＥＬ１及びＳＥＬ６を受け取り、受け取った選択信号ＳＥＬ１及びＳＥＬ６をラッチ回路１２０２に提供する。評価線１２１４は、選択信号ＳＥＬ１の反転したものと同様の評価信号ＥＶＡＬをラッチ回路１２０２に伝達する。さらに、ラッチ回路１２０２は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をラッチ回路１２０２に伝達するアドレス線１２０６に電気的に結合される。一実施形態では、評価信号ＥＶＡＬはプリントヘッドダイ４０上で選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６から生成される。
選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６は、図１３及び図１４に関して説明したように、繰り返す一連の６個のパルスで繰り返す一連の６個のパルスを提供する。制御信号ＣＳＹＮＣは、アドレス発生器１２００を開始させ、アドレス発生器１２００でのシフト方向及びアドレス生成をセットアップするための、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６のパルスと同期したパルスを含む。
アドレス発生器１２００は、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６及び制御信号ＣＳＹＮＣに応答してアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を生成する。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、アドレス線１２０６を通じて噴射群１２０４ａ〜１２０４ｃに提供される。アドレス発生器１２００では、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３のタイミングパルスに対応するタイミング信号Ｔ６、Ｔ１、及びＴ２のタイミングパルスの間に有効である。制御信号ＣＳＹＮＣは、選択信号ＳＥＬ５のタイミングパルスに対応するタイミング信号Ｔ４のタイミングパルスと同期した制御パルスを含み、アドレス発生器１２００を順方向でシフトするようにセットアップする。制御信号ＣＳＹＮＣは、選択信号ＳＥＬ１のタイミングパルスに対応するタイミング信号Ｔ６のタイミングパルスと同期した制御パルスを含み、アドレス発生器１２００を逆方向でシフトするようにセットアップする。アドレス発生器１２００からのアドレス生成を開始するために、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ３のタイミングパルスに対応するタイミング信号Ｔ２のタイミングパルスと同期した制御パルスを含む。
ラッチ回路１２０２は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７、選択信号ＳＥＬ１及びＳＥＬ６、並びに評価信号ＥＶＡＬを受け取ったことに応答してアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。アドレスラッチ１２０２は、選択信号ＳＥＬ１のタイミングパルスの間に有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を受け取り、有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をラッチしてアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、１つのアドレスタイムスロットの間に噴射群１２０４ａ〜１２０４ｆに同じアドレスを提供する。アドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、アドレス線１２１２を通じて噴射群１２０４ｃ〜１２０４ｆに提供される。アドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、選択信号ＳＥＬ３、ＳＥＬ４、ＳＥＬ５、及びＳＥＬ６のタイミングパルスの間に有効である。
例示的な一動作では、一連の６個のパルスの間に、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ５のタイミングパルスと同期した制御パルスを含み、アドレス発生器１２００を順方向でシフトするようにセットアップするか、又は選択信号ＳＥＬ１のタイミングパルスと同期した制御パルスを含み、アドレス発生器１２００を逆方向でシフトするようにセットアップする。アドレス発生器１２００は、この一連の６個のパルスの間では開始されず、この例では、すべて高電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供する。ラッチ回路１２０２は、高電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をラッチして、高電圧レベルのアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。
次の一連の６個のタイミングパルスにおいて、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ５又は選択信号ＳＥＬ１のタイミングパルスと同期した制御パルスを含み、アドレス発生器１２００に選択されたシフト方向をセットアップする。また、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ３のタイミングパルスと同期した制御パルスを含み、アドレス発生器１２００による有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７の生成を開始させる。この２回目の一連の６個のパルスの間に、アドレス発生器１２００はすべて高電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供し、ラッチ１２０２はアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をラッチしてすべて高電圧レベルのアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。
次の一連の６個のタイミングパルスにおいて、制御信号ＣＳＹＮＣは、選択信号ＳＥＬ５又はＳＥＬ１のタイミングパルスと同期した制御パルスを含み、アドレス発生器１２００に選択されたシフト方向をセットアップする。この３回目の一連の６個のパルスの間に、アドレス発生器１２００は、選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３からのタイミングパルスの間に低電圧レベルの信号を含む有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供する。有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を使用して、１２０４ａ〜１２０４ｃにおける噴射群ＦＧ１、ＦＧ２、及びＦＧ３の行下位群ＳＧ１、ＳＧ２、及びＳＧ３の噴射セル１２０を活性化のためにイネーブルにする。ラッチ回路１２０２は有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をラッチし、有効なアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。ラッチ回路１２０２は、選択信号ＳＥＬ３、ＳＥＬ４、ＳＥＬ５、及びＳＥＬ６からのタイミングパルスの間に有効なアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。有効なアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を使用して、１２０４ｃ〜１２０４ｆにおける噴射群ＦＧ３、ＦＧ４、ＦＧ５、及びＦＧ６の行下位群ＳＧ３、ＳＧ４、ＳＧ５、及びＳＧ６の噴射セル１２０を活性化のためにイネーブルにする。
選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６からの３回目の一連のタイミングパルスの間に、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１３個のアドレスのうちの１個に対応する低電圧レベルの信号を含み、アドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は１３個のアドレスのうちの同じ１個に対応する低電圧レベルの信号を含む。選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６からの次の各一連の６個のパルスの間に、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、１３個のアドレスのうちの同じ１個に対応する低電圧レベルの信号を含む。各一連のタイミングパルスはアドレスタイムスロットであり、そのため、１３個のアドレスのうちの１個が各一連の６個のパルスの間に提供される。
順方向動作では、アドレス１がまず、アドレス発生器１２００及びラッチ回路１２０２によって提供され、その後アドレス２が続き、アドレス１３まで以下同様である。アドレス１３の後、アドレス発生器１２００及びラッチ回路１２０２は、すべて高電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。
逆方向動作では、アドレス１３がまず、アドレス発生器１２００及びラッチ回路１２０２によって提供され、その後アドレス１２が続き、アドレス１まで以下同様である。アドレス１の後、アドレス発生器１２００及びラッチ回路１２０２は、すべて高電圧レベルのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。また、選択信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ６からの各一連の６個のパルスの間に、制御パルスが選択信号ＳＥＬ５又はＳＥＬ１のタイミングパルスと同期して提供されて、選択された方向にシフトを続ける。
図１６は、ラッチレジスタ１２２０の一実施形態を示す図である。ラッチ回路１２０２は、ラッチレジスタ１２２０等の７個のラッチレジスタを含む。各ラッチレジスタ１２２０は、７個のアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７のうちの１個をラッチし、ラッチされた対応するアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を提供する。ラッチレジスタ１２２０は第１のラッチ段１２２２、第２のラッチ段１２２４、及びラッチトランジスタ１２２６を含む。第１のラッチ段１２２２は、１２２８においてラッチトランジスタ１２２６のドレイン−ソース経路の一方の側に電気的に結合され、第２のラッチ段１２２４は、１２３０において、ラッチトランジスタ１２２６のドレイン−ソース経路の他方の側に電気的に結合される。ラッチトランジスタ１２２６のゲートは、選択信号ＳＥＬ１をラッチ信号ＬＡＴＣＨとしてラッチトランジスタ１２２６に伝達する信号線１２０８ａに電気的に結合される。
第１のラッチ段１２２２は、第１のプリチャージトランジスタ１２３４、選択トランジスタ１２３６、アドレストランジスタ１２３８、及びアドレスノードキャパシタ１２４０を含む。第１のプリチャージトランジスタ１２３４のゲートは、第１のプリチャージトランジスタ１２３４のドレイン、及び選択信号ＳＥＬ６を第１のプリチャージ信号ＰＲＥ１として第１のプリチャージトランジスタ１２３４に伝達する信号線１２０８ｆに電気的に結合される。第１のプリチャージトランジスタ１２３４のソースは、１２２８において、ラッチトランジスタ１２２６のドレイン−ソース経路の一方の側、及びアドレスノードキャパシタ１２４０の一方の側に電気的に結合される。アドレスノードキャパシタ１２４０の他方の側は、接地等の基準電圧に電気的に結合される。さらに、第１のプリチャージトランジスタ１２３４のソースは、選択トランジスタ１２３６のドレイン−ソース経路の一方の側に電気的に結合される。選択トランジスタ１２３６のゲートは、選択信号ＳＥＬ１を選択トランジスタ１２３６に伝達する選択線１２０８ａに電気的に結合される。選択トランジスタ１２３６のドレイン−ソース経路の他方の側は、アドレストランジスタ１２３８のドレイン−ソース経路の一方の側に電気的に結合される。アドレストランジスタ１２３８のドレイン−ソース経路の他方の側は、接地等の基準電圧に電気的に結合される。アドレストランジスタ１２３８のゲートは、アドレス線１２０６のうちの１本に電気的に結合される。
第２のラッチ段１２２４は、第２のプリチャージトランジスタ１２４６、評価トランジスタ１２４８、ラッチドアドレストランジスタ１２５０、及びラッチドアドレスノードキャパシタ１２５２を含む。第２のプリチャージトランジスタ１２４６のゲートは、第２のプリチャージトランジスタ１２４６のドレイン、及び選択信号ＳＥＬ１を第２のプリチャージ信号ＰＲＥ２として第２のプリチャージトランジスタ１２４６に伝達する信号線１２０８ａに電気的に結合される。第２のプリチャージトランジスタ１２４６のソースは、評価トランジスタ１２４８のドレイン−ソース経路の一方の側、及びラッチドアドレス線１２１２のうちの１本に電気的に結合される。評価トランジスタ１２４８のゲートは、評価信号線１２１４に電気的に結合される。評価トランジスタ１２４８のドレイン−ソース経路の他方の側は、ラッチドアドレストランジスタ１２５０のドレイン−ソース経路に電気的に結合される。ラッチドアドレストランジスタ１２５０のドレイン−ソース経路の他方の側は、接地等の基準電圧に電気的に結合される。ラッチドアドレストランジスタ１２５０のゲートは、１２３０において、ラッチトランジスタ１２２６のドレイン−ソース経路に電気的に結合される。さらに、ラッチドアドレストランジスタ１２５０のゲートは、１２３０においてラッチドアドレスノードキャパシタ１２５２の一方の側に電気的に結合される。ラッチドアドレスノードキャパシタ１２５２の他方の側は、接地等の基準電圧に電気的に結合される。
第１のプリチャージトランジスタ１２３４は、信号線１２０８ｆを介してプリチャージ信号ＰＲＥ１を受け取り、選択トランジスタ１２３６は信号線１２０８ａを介して選択信号ＳＥＬ１を受け取る。選択信号ＳＥＬ１が低電圧レベルに設定され、且つプリチャージ信号ＰＲＥ１が高電圧レベルに設定されている場合、選択トランジスタ１２３６はオフ（非導通状態）になり、アドレスノードキャパシタ１２４０はプリチャージトランジスタ１２３４を通じて高電圧レベルに充電される。
アドレストランジスタ１２３８は、アドレス線１２０６を介してアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７のうちの１個を受け取る。受け取ったアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７が高電圧レベルに設定されている場合、アドレストランジスタ１２３８はオン（導通状態）になり、受け取ったアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７が低電圧レベルに設定されている場合は、アドレストランジスタ１２３８はオフ（非導通状態）になる。選択トランジスタ１２３６は、選択信号ＳＥＬ１が高電圧レベルに遷移する際にオンになる。アドレストランジスタ１２３８がオンの場合、アドレスノードキャパシタ１２４０は放電して低電圧レベルになる。アドレストランジスタ１２３８がオフであり、且つアドレスノードキャパシタ１２４０が高電圧レベルに充電されている場合、アドレスノードキャパシタ１２４０は放電されず、高電圧レベルのままである。
ラッチトランジスタ１２２６は、信号線１２０８ａを介してラッチ信号ＬＡＴＣＨを受け取る。ラッチトランジスタ１２２６は、ラッチ信号ＬＡＴＣＨが高電圧レベルに設定されている場合にはオンになり、ラッチ信号ＬＡＴＣＨが低電圧レベルに設定されている場合にはオフになる。ラッチトランジスタ１２２６はオンになり、アドレスノードキャパシタ１２４０の電圧レベルをラッチドアドレスノードキャパシタ１２５２に渡す。アドレスノードキャパシタ１２４０のキャパシタンスは、ラッチドアドレスノードキャパシタ１２５２のキャパシタンスよりも約３倍大きいため、電荷がアドレスノードキャパシタ１２４０とラッチドアドレスノードキャパシタ１２５２との間で移動すると、適切な高電圧レベル又は低電圧レベルがキャパシタ１２４０及び１２５２に残る。
アドレスノードキャパシタ１２４０が第１のプリチャージトランジスタ１２３４を通じて高電圧レベルに充電される際にラッチトランジスタ１２２６がオフの場合、ラッチドアドレスノードキャパシタ１２５２の電圧レベルは変わらないままである。アドレスノードキャパシタ１２４０は、ラッチドアドレス線１２１２上のラッチされたアドレス（ラッチドアドレスとも称する）信号を含む、ラッチレジスタ１２２０の第２のラッチ段１２２４に影響を及ぼすことなくプリチャージされる。アドレスノードキャパシタ１２４０が第１のプリチャージトランジスタ１２３４を通じて高電圧レベルに充電される際にラッチトランジスタ１２２６がオンの場合、ラッチドアドレスノードキャパシタ１２５２は高電圧レベルに充電され、ラッチドアドレストランジスタ１２５０はオンになる。ラッチドアドレス線１２１２上のラッチドアドレス信号を含む、第２のラッチ段１２２４は、アドレスノードキャパシタ１２４０及びラッチドアドレスノードキャパシタ１２５２が第１のプリチャージトランジスタ１２３４を通じて高電圧レベルに充電される際に影響を受ける。一実施形態では、ラッチトランジスタ１２２６は第１のラッチ段１２２２と第２のラッチ段１２２４との間から除去される。さらに、ラッチドアドレスノードキャパシタ１２５２を除去してもよく、アドレスノードキャパシタ１２４０がもはやラッチドアドレスノードキャパシタ１２５２を充電又は放電する必要がないことから、アドレスノードキャパシタ１２４０のキャパシタンス値を低減してもよい。この実施形態では、アドレスノードキャパシタ１２４０は第１のプリチャージトランジスタ１２３４を通じてプリチャージされて、第２のラッチ段１２２４におけるラッチドアドレストランジスタ１２５０をオンにし、アドレスノードキャパシタ１２４０のプリチャージは、第２のラッチ段１２２４から分離されない。
第２のプリチャージトランジスタ１２４６は信号線１２０８ａを介してプリチャージ信号ＰＲＥ２を受け取り、評価トランジスタ１２４８は評価信号線１２１４を介して評価信号ＥＶＡＬを受け取る。評価信号ＥＶＡＬが低電圧レベルに設定され、且つプリチャージ信号ＰＲＥ２が高電圧レベルに設定されている場合、評価トランジスタ１２４８はオフになり、ラッチドアドレス線１２１２はプリチャージトランジスタ１２４６を通じて高電圧レベルに帯電する。
ラッチトランジスタ１２２６はオンになり、アドレスノードキャパシタ１２４０上の電圧レベルをラッチドアドレスノードキャパシタ１２５２に渡す。高電圧レベルはラッチドアドレストランジスタ１２５０をオンにし、低電圧レベルはラッチドアドレストランジスタ１２５０をオフにする。評価信号ＥＶＡＬは、高電圧レベルに設定されて評価トランジスタ１２４８をオンにし、ラッチドアドレストランジスタ１２５０がオンになっている場合にラッチドアドレス信号を放電して低電圧レベルにする。評価トランジスタ１２４８がオンになった際にラッチドアドレストランジスタ１２５０がオフの場合、ラッチドアドレス線１２１２は高電圧レベルのままである。ラッチトランジスタ１２２６はオフになり、ラッチドアドレスノードキャパシタ１２５２の電圧レベル及びラッチアドレストランジスタ１２５０の状態をラッチする。
ラッチレジスタ１２２０の一実施形態の動作例では、第１のプリチャージ信号ＰＲＥ１、選択信号ＳＥＬ１、及びラッチ信号ＬＡＴＣＨは低電圧レベルに設定される。さらに、第２のプリチャージ信号ＰＲＥ２は低電圧レベルに設定され、評価信号ＥＶＡＬは高電圧レベルに設定される。ラッチ信号ＬＡＴＣＨが低電圧レベルにある場合、ラッチトランジスタ１２２６はオフになり、ラッチドアドレストランジスタ１２５０のオン／オフ状態を設定するラッチドアドレスノードキャパシタ１２５２の電圧レベルをラッチする。評価信号ＥＶＡＬが高電圧レベルに設定されている場合、評価トランジスタ１２４８はオンになり、ラッチドアドレストランジスタ１２５０がオンになっている場合にはラッチドアドレス信号を放電する。プリチャージ信号ＰＲＥ２が低電圧レベルに設定されている場合、ラッチドアドレス線１２１２上の電圧レベルは、ラッチドアドレストランジスタ１２５０の状態に対応する。ラッチドアドレストランジスタ１２５０がオンの場合、ラッチドアドレス線１２１２上のラッチドアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、アクティブに低電圧レベルに駆動される。ラッチドアドレストランジスタ１２５０がオフの場合、ラッチドアドレス線１２１２上のラッチドアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、プリチャージされた高電圧レベルのままである。
第１のプリチャージ信号ＰＲＥ１は高電圧レベルに設定されて、アドレスノードキャパシタ１２４０を高電圧レベルにプリチャージする。アドレスノードキャパシタ１２４０が高電圧レベルに充電される際、有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７がアドレストランジスタ１２３８へのアドレス線１２０６上に提供される。有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７はアドレストランジスタ１２３８のオン／オフ状態を設定し、プリチャージ信号ＰＲＥ１は、第１のプリチャージ時間期間の終わりに低電圧レベルに遷移する。
次に、選択信号ＳＥＬ１、ラッチ信号ＬＡＴＣＨ、及びプリチャージ信号ＰＲＥ２が高電圧レベルに設定され、評価信号ＥＶＡＬが低電圧レベルに設定される。選択信号ＳＥＬ１は選択トランジスタ１２３６をオンにし、ラッチ信号ＬＡＴＣＨはラッチトランジスタ１２２６をオンにする。信号線１２０６上の有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７が高電圧レベルの場合、アドレストランジスタ１２３８はオンになり、アドレスノードキャパシタ１２４０及びラッチドアドレスノードキャパシタ１２５２は放電して低電圧レベルになる。信号線１２０６上の有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７が低電圧レベルにある場合、アドレストランジスタ１２３８はオフになり、アドレスノードキャパシタ１２４０は、ラッチドアドレスノードキャパシタ１２５２を高電圧レベルに充電する。信号線１２０６で受け取られた有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７の反転したものが、キャパシタ１２４０及び１２５２に格納される。
ラッチドアドレスキャパシタ１２５２の電圧レベルは、ラッチドアドレストランジスタ１２５０のオン／オフ状態を設定する。評価信号ＥＶＡＬが低電圧レベルに設定され、且つプリチャージ信号ＰＲＥ２が高電圧レベルに設定されている場合、評価トランジスタ１２４８はオフになり、ラッチアドレス線１２１２は高電圧レベルに帯電する。選択信号ＳＥＬ１、ラッチ信号ＬＡＴＣＨ、及びプリチャージ信号ＰＲＥ２は、選択時間期間の終わりに低電圧レベルに設定される。ラッチ信号ＬＡＴＣＨが低電圧レベルにある場合、ラッチトランジスタ１２２６はオフになり、ラッチドアドレストランジスタ１２５０の状態をラッチする。
次に、評価信号ＥＶＡＬが高電圧レベルに設定されて、評価トランジスタ１２４８をオンにする。ラッチドアドレスノードキャパシタ１２５２が高電圧レベルに充電されてラッチアドレストランジスタ１２５０をオンにする場合、ラッチドアドレス線１２１２は放電して低電圧レベルになる。ラッチドアドレスノードキャパシタ１２５２が低電圧レベルにあり、ラッチドアドレストランジスタ１２５０をオフにする場合、ラッチドアドレス線１２１２は高電圧レベルに帯電したままである。したがって、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７の反転したものがラッチドアドレスノードキャパシタ１２５２に存在し、ラッチドアドレスノードキャパシタ１２５２上の電圧レベルの反転したものが、ラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７としてラッチドアドレス線１２１２に存在する。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７はラッチレジスタ１２２０にラッチされ、ラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７としてラッチドアドレス線１２１２上に提供される。ラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、ラッチトランジスタ１２２６がオフの状態で、プリチャージ信号ＰＲＥ１がハイに切り替えられてアドレスノードキャパシタ１２４０を充電する際に有効なままである。ラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、選択信号ＳＥＬ１、ラッチ信号ＬＡＴＣＨ、及びプリチャージ信号ＰＲＥ２が高電圧レベルに設定され、評価信号ＥＶＡＬが低電圧レベルに設定される際に、無効になる。
図１７は、ラッチレジスタ１２２０の一実施形態の動作例を示すタイミング図である。１３００でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は１３０２において遷移中である。１３０４でのプリチャージ信号ＰＲＥ１は、１３０６にて、１３０８で示す１つの時間期間に、高電圧レベルに設定される。時間期間１３０８の間に、１３１０での選択信号ＳＥＬ１及び１３１２でのラッチ信号ＬＡＴＣＨは低電圧レベルに設定されて、選択トランジスタ１２３６及びラッチトランジスタ１２２６をそれぞれオフにする。１３０６での高電圧レベルのプリチャージ信号ＰＲＥ１により、プリチャージトランジスタ１２３４を通じてアドレスノードキャパシタ１２４０が充電される。ラッチトランジスタ１２２６がオフの場合、ラッチドアドレスノードキャパシタ１２５２の電圧レベルは変わらないままである。さらに、時間期間１３０８の間に、１３１４でのプリチャージ信号ＰＲＥ２は低電圧レベルであり、１３１６での評価信号ＥＶＡＬは高電圧レベルにあり、評価トランジスタ１２４８をオンにする。１３１８におけるラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、変わらないままである。
１３００でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、アドレス発生器１２００によって提供され、１３２０において有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７になる。１３２０での有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７の１個が信号線１２０６に提供されて、アドレストランジスタ１２３８のオン／オフ状態を設定する。１３０４でのプリチャージ信号ＰＲＥ１は、時間期間１３０８の終わりに１３２２においてローに遷移する。
１３００でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１３２６で示す次の時間期間の間に、１３２４で有効なままである。時間期間１３２６の間に、１３０４でのプリチャージ信号ＰＲＥ１は低電圧レベルのままであり、その間、１３１０での選択信号ＳＥＬ１は１３２８において高電圧レベルに遷移し、１３１２でのラッチ信号ＬＡＴＣＨは１３３０において高電圧レベルに遷移し、１３１４でのプリチャージ信号ＰＲＥ２は１３３２において高電圧レベルに遷移し、１３１６での評価信号ＥＶＡＬは１３３４において低電圧レベルに遷移する。１３２４での有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、アドレストランジスタ１２３８のオン／オフ状態を設定する。１３１０での選択信号ＳＥＬ１が高電圧レベルに設定され、且つ１３１２でのラッチ信号ＬＡＴＣＨが高電圧レベルに設定されている場合、アドレスノードキャパシタ１２４０及びラッチドアドレスノードキャパシタ１２５２の電圧レベルは、アドレストランジスタ１２３８の状態に基づく。アドレストランジスタ１２３８が、１３２４での有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７によってオンになる場合、アドレスノードキャパシタ１２４０及びラッチドアドレスノードキャパシタ１２５２は放電して低電圧レベルになる。アドレストランジスタ１２３８が、１３２４での有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７によってオフになる場合、アドレスノードキャパシタ１２４０及びラッチドアドレスノードキャパシタ１２５２は高電圧レベルのままである。
１３１４でのプリチャージ信号ＰＲＥ２が１３３２において高電圧レベルに設定され、１３１６での評価信号ＥＶＡＬが１３３４において低電圧レベルに設定されている場合、評価トランジスタ１２４８はオフになり、ラッチドアドレス線１２１２は、第２のプリチャージトランジスタ１２４６を通じて高電圧レベルに帯電する。１３１６での評価信号ＥＶＡＬが１３３４において低電圧レベルに遷移し、１３１４でのプリチャージ信号ＰＲＥ２が１３３２において高電圧レベルに遷移すると、１３１８におけるラッチされたドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は１３３６において無効のラッチされたアドレス信号に移行する。時間期間１３２６の終わりに、１３１０での選択信号ＳＥＬ１は１３３８において低電圧レベルに遷移して、選択トランジスタ１２３６をオフにし、１３１２でのラッチ信号ＬＡＴＣＨは１３４０において低電圧レベルに遷移してラッチトランジスタ１２２６をオフにし、１３１４でのプリチャージ信号ＰＲＥ２は１３４２において低電圧レベルに遷移して、プリチャージトランジスタ１２４６を通じてラッチドアドレス線１２１２を帯電させることを停止する。ラッチトランジスタ１２２６をオフにすると、ラッチドアドレスノードキャパシタ１２５２の電圧レベルがラッチされて、ラッチドアドレストランジスタがオン又はオフになる。
１３１６での評価信号ＥＶＡＬは、１３４６で示す次の時間期間の間に、１３４４において高電圧レベルに遷移する。１３１６での評価信号ＥＶＡＬが１３４４において高電圧レベルに遷移すると、１３１８におけるラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、ラッチドアドレス線１２１２上の信号も含めて、１３４８において有効になる。アドレス発生器１２００によって提供される１３００でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、時間期間１３４６の間に有効なままである。さらに、１３００でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び１３１８におけるラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７はともに、１３５０で示す次の時間期間の間に有効なままである。
１３００でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１３５４で示す時間期間の冒頭で１３５２において無効なアドレス信号になる。さらに、１３００でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１３５６で示す時間期間の間に無効なままである。ラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、時間期間１３５４及び１３５６の間に有効なままである。
１３００でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、１３６０で示す時間期間の間に、１３５８において遷移中であり、１３６２において有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７になる。１３０４でのプリチャージ信号ＰＲＥ１は１３６４において高電圧レベルに遷移し、ラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は時間期間１３６０の間に有効である。時間期間１３６０は時間期間１３０８と同様であり、サイクルは時間期間１３２６、１３４６、１３５０、１３５４、及び１３５６を通して繰り返す。
この実施形態では、サイクルは、時間期間１３２６、１３４６、１３５０、１３５４、１３５６、及び１３６０等、６個の時間期間を含む。１３００でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は３つの時間期間１３２６、１３４６、及び１３５０の間に有効であり、１３１８におけるラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は４つの時間期間１３５０、１３５４、１３５６、及び１３６０の間に有効である。１３００でのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び１３１８におけるラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７はともに、時間期間１３５０の間に有効である。ラッチレジスタ１２２０は、１３１８のラッチされたアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７が、時間期間１３２６及び１３４６等、２つの時間期間中に無効である間に、１３００のアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をラッチする。他の実施形態では、サイクルの時間期間の数は任意の適した時間期間の数に設定してもよく、ラッチ回路１２０２は１３００のアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を２つ以上の時間期間でラッチしてもよい。
図１８は、アドレスを順方向及び逆方向で提供する他のアドレス発生器の実施形態で使用するための一方向シフトレジスタセル１４００の一実施形態を示す図である。シフトレジスタセル１４００は、１４０２において破線で示す、入力段である第１の段、及び１４０４において破線で示す、出力段である第２の段を含む。第１の段１４０２は、第１のプリチャージトランジスタ１４０６、第１の評価トランジスタ１４０８、及び入力トランジスタ１４１０を含む。第２の段１４０４は、第２のプリチャージトランジスタ１４１２、第２の評価トランジスタ１４１４、及び内部ノードトランジスタ１４１６を含む。
第１の段１４０２において、第１のプリチャージトランジスタ１４０６のゲート、及びドレイン−ソース経路の一方の側は、第１のプリチャージ線１４１８に電気的に結合される。第１のプリチャージ線１４１８は、第１のプリチャージ信号ＰＲＥ１のタイミングパルスをシフトレジスタセル１４００に伝達する。第１のプリチャージトランジスタ１４０６のドレイン−ソース経路の他方の側は、第１の評価トランジスタ１４０８のドレイン−ソース経路の一方の側、及び内部ノード１４２０を介して内部ノードトランジスタ１４１６のゲートに電気的に結合される。内部ノード１４２０は、内部ノード信号ＳＮを段１４０２と１４０４との間で、内部ノードトランジスタ１４１６のゲートに提供する。
第１の評価トランジスタ１４０８のゲートは、第１の評価信号ＥＶＡＬ１のタイミングパルスをシフトレジスタセル１４００に伝達する第１の評価信号線１４２２に電気的に結合される。第１の評価トランジスタ１４０８のドレイン−ソース経路の他方の側は、１４２４において入力トランジスタ１４１０のドレイン−ソース経路の一方の側に電気的に結合される。入力トランジスタ１４１０のゲートは、入力線１４１１に電気的に結合される。入力トランジスタ１４１０のドレイン−ソース経路の他方の側は、１４２６において接地等の基準に電気的に結合される。
第２の段１４０４において、第２のプリチャージトランジスタ１４１２のゲート、及びドレイン−ソース経路の一方の側は、第２のプリチャージ線１４２８に電気的に結合される。第２のプリチャージ線１４２８は、第２のプリチャージ信号ＰＲＥ２のタイミングパルスをシフトレジスタセル１４００に伝達する。第２のプリチャージトランジスタ１４１２のドレイン−ソース経路の他方の側は、第２の評価トランジスタ１４１４のドレイン−ソース経路の一方の側及びシフトレジスタ出力線１４３０に電気的に結合される。第２の評価トランジスタ１４１４のゲートは、第２の評価信号ＥＶＡＬ２をシフトレジスタセル１４００に伝達する第２の評価信号線１４３２に電気的に結合される。第２の評価トランジスタ１４１４のドレイン−ソース経路の他方の側は、１４３４において内部ノードトランジスタ１４１６のドレイン−ソース経路の一方の側に電気的に結合される。内部ノードトランジスタ１４１６のドレイン−ソース経路の他方の側は、１４３６において接地等の基準に電気的に結合される。内部ノードトランジスタ１４１６のゲートは、内部ノード信号ＳＮを格納するためのキャパシタンス１４３８を含む。１４３０でのシフトレジスタセル出力線は、シフトレジスタセル出力信号ＳＯを格納するキャパシタンス１４４０を含む。
シフトレジスタセル１４００は入力信号ＳＩを受け取り、一連のプリチャージ動作及び評価動作を通して、入力信号ＳＩの値を出力信号ＳＯとして格納する。第１の段１４０２は入力信号ＳＩを受け取り、入力信号ＳＩの反転したものを内部ノード信号ＳＮとして格納する。第２の段１４０４は内部ノード信号ＳＮを受け取り、内部ノード信号ＳＮの反転したものを出力信号ＳＯとして格納する。
動作において、シフトレジスタセル１４００は、第１のプリチャージトランジスタ１４０６を通じて内部ノード１４２０及び内部ノード信号ＳＮを高電圧レベルにプリチャージする第１のプリチャージ信号ＰＲＥ１のタイミングパルスを受け取る。次に、シフトレジスタセル１４００は、第１の評価トランジスタ１４０８をオンにする第１の評価信号ＥＶＡＬ１のタイミングパルスを受け取る。入力信号ＳＩが、入力トランジスタ１４１０をオフにする低電圧レベルにある場合、内部ノード１４２０及び内部ノード信号ＳＮは高電圧レベルに帯電したままである。入力信号ＳＩが、入力トランジスタ１４１０をオンにする高電圧レベルにある場合、内部ノード１４２０及び内部ノード信号ＳＮは放電して低電圧レベルになる。
シフトレジスタセル１４００は、出力信号線１４３０及び出力信号ＳＯを高電圧レベルにプリチャージする第２のプリチャージ信号ＰＲＥ２のタイミングパルスを受け取る。第２のプリチャージ信号ＰＲＥ２のタイミングパルスより前に、出力線１４３０は有効な出力信号ＳＯを格納することができる。次に、シフトレジスタセル１４００は、第２の評価トランジスタ１４１４をオンにする第２の評価信号ＥＶＡＬ２のタイミングパルスを受け取る。内部ノード信号ＳＮが、内部ノードトランジスタ１４１６をオフにする低電圧レベルにある場合、出力線１４３０及び出力信号ＳＯは高電圧レベルに帯電したままである。内部ノード信号ＳＮが、内部ノードトランジスタ１４１６をオンにする高電圧レベルにある場合、出力線１４３０及び出力信号ＳＯは放電して低電圧レベルになる。
図１９は、シフトレジスタセル１４００を使用してアドレスを順方向及び逆方向で提供するアドレス発生器１５００を示す図である。アドレス発生器１５００は、第１のシフトレジスタ１５０２、第２のシフトレジスタ１５０４、第１のロジック回路１５０６、第２のロジック回路１５０８、及び方向回路１５１０を含む。
第１のシフトレジスタ１５０２は、シフトレジスタ出力線１５１２ａ〜１５１２ｍを介して第１のロジック回路１５０６に電気的に結合される。シフトレジスタ出力線１５１２ａ〜１５１２ｍは、シフトレジスタ出力信号ＳＯ１〜ＳＯ１３をロジック回路入力信号ＡＩ１〜ＡＩ１３のそれぞれとしてロジック回路１５０６に提供する。また、第１のシフトレジスタ１５０２は、制御信号ＣＳＹＮＣを第１のシフトレジスタ１５０２に伝達する制御信号線１５１４にも電気的に結合される。さらに、第１のシフトレジスタ１５０２はタイミング信号Ｔ１〜Ｔ４からタイミングパルスを受け取る。
第１のシフトレジスタ１５０２は、第１のプリチャージ信号ＰＲＥ１としてタイミング信号Ｔ１を第１のシフトレジスタ１５０２に伝達する第１のタイミング信号線１５１６に電気的に結合される。第１のシフトレジスタ１５０２は、第１の評価信号線１５２０を介して第１の抵抗分割回路１５１８に電気的に結合される。第１の抵抗分割回路１５１８は、タイミング信号Ｔ２を第１の抵抗分割回路１５１８に伝達する第２のタイミング信号線１５２２に電気的に結合される。第１の抵抗分割回路１５１８は、第１の評価信号線１５２０を介して、第１の評価信号ＥＶＡＬ１として低減電圧レベルのＴ２タイミング信号を第１のシフトレジスタ１５０２に提供する。第１のシフトレジスタ１５０２は、第２のプリチャージ信号ＰＲＥ２としてタイミング信号Ｔ３を第１のシフトレジスタ１５０２に伝達する第３の信号線１５２４に電気的に結合される。第１のシフトレジスタ１５０２は、第２の評価信号線１５２８を介して第２の抵抗分割回路１５２６に電気的に結合される。第２の抵抗分割回路１５２６は、タイミング信号Ｔ４を第２の抵抗分割回路１５２６に提供する第４のタイミング信号線１５３０に電気的に結合される。第２の抵抗分割回路１５２６は、第２の評価信号線１５２８を通じて、第２の評価信号ＥＶＡＬ２として低減電圧レベルのＴ４タイミング信号を第１のシフトレジスタ１５０２に提供する。
第２のシフトレジスタ１５０４は、シフトレジスタ出力線１５３２ａ〜１５３２ｍを介して第２のロジック回路１５０８に電気的に結合される。シフトレジスタ出力線１５３２ａ〜１５３２ｍは、ロジック回路入力信号ＡＩ１３〜ＡＩ１のそれぞれとしてシフトレジスタ出力信号ＳＯ１〜ＳＯ１３をロジック回路１５０８に伝達する。また、第２のシフトレジスタ１５０４は、制御信号ＣＳＹＮＣを第２のシフトレジスタ１５０４に伝達する制御信号線１５１４にも電気的に結合される。さらに、第２のシフトレジスタ１５０４はタイミングパルスＴ１〜Ｔ４からタイミングパルスを受け取る。
第２のシフトレジスタ１５０４は、第１のプリチャージ信号ＰＲＥ１としてタイミング信号Ｔ１を第２のシフトレジスタ１５０４に伝達する第１のタイミング信号線１５１６に電気的に結合される。第２のシフトレジスタ１５０４は、第１の評価信号ＥＶＡＬ１として低減電圧レベルのＴ２タイミング信号を第２のシフトレジスタ１５０４に伝達する第１の評価信号線１５２０に電気的に結合される。第２のシフトレジスタ１５０４は、第２のプリチャージ信号ＰＲＥ２としてタイミング信号Ｔ３を第２のシフトレジスタ１５０４に伝達する第３のタイミング信号線１５２４に電気的に結合される。第２のシフトレジスタ１５０４は、第２の評価信号ＥＶＡＬ２として低減電圧レベルのＴ４タイミング信号を第２のシフトレジスタ１５０４に伝達する第２の評価信号線１５２８に電気的に結合される。
方向回路１５１０は、順方向信号線１５４０を介して第１のシフトレジスタ１５０２に、及び逆方向信号線１５４２を介して第２のシフトレジスタ１５０４に電気的に結合される。順方向信号線１５４０は、順方向信号ＤＩＲＦを方向回路１５１０から第１のシフトレジスタ１５０２に伝達する。逆方向信号線１５４２は、逆方向信号ＤＩＲＲを方向回路１５１０から第２のシフトレジスタ１５０４に伝達する。また、方向回路１５１０は、制御信号ＣＳＹＮＣを方向回路１５１０に伝達する制御信号線１５１４に電気的に結合される。さらに、方向回路１５１０はタイミング信号Ｔ３〜Ｔ６からタイミングパルスを受け取る。
方向回路１５１０は、第４のプリチャージ信号ＰＲＥ４としてタイミング信号Ｔ３を方向回路１５１０に伝達する第３のタイミング信号線１５２４に電気的に結合される。方向回路１５１０は、第４の評価信号ＥＶＡＬ４として低減電圧レベルのＴ４タイミング信号を方向回路１５１０に伝達する第２の評価信号線１５２８に電気的に結合される。また、方向回路１５１０は、第３のプリチャージ信号ＰＲＥ３としてタイミング信号Ｔ５を方向回路１５１０に伝達する第５のタイミング信号線１５４４に電気的に結合される。さらに、方向回路１５１０は、第３の評価信号線１５４８を介して第３の抵抗分割回路１５４６に電気的に結合される。第３の抵抗分割回路１５４６は、タイミング信号Ｔ６を第３の抵抗分割回路１５４６に伝達する第６のタイミング信号線１５５０に電気的に結合される。第３の抵抗分割回路１５４６は、第３の評価信号ＥＶＡＬ３として低減電圧レベルのＴ６タイミング信号を方向回路１５１０に提供する。
第１のロジック回路１５０６は、シフトレジスタ出力線１５１２ａ〜１５１２ｍに電気的に結合されて、入力信号ＡＩ１〜ＡＩ１３のそれぞれとしてシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を受け取る。また、第１のロジック回路１５０６はアドレス線１５５２ａ〜１５５２ｇに電気的に結合されて、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７のそれぞれを提供する。第２のロジック回路１５０８はシフトレジスタ出力線１５３２ａ〜１５３２ｍに電気的に結合されて、入力信号ＡＩ１３〜ＡＩ１のそれぞれとしてシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を受け取る。また、第２のロジック回路１５０８はアドレス線１５５２ａ〜１５５２ｇに電気的に結合されて、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７のそれぞれを提供する。
第１のシフトレジスタ１５０２及び第１のロジック回路１５０６は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７で低電圧レベルの信号を提供して、１３個のアドレスを上述したように提供する。第１のシフトレジスタ１５０２及び第１のロジック回路１５０６は、１３個のアドレスを順方向にアドレス１からアドレス１３まで提供する。第２のシフトレジスタ１５０４及び第２のロジック回路１５０８は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７で低電圧レベルの信号を提供して、１３個のアドレスを逆方向にアドレス１３からアドレス１まで提供する。方向回路１５１０は、順方向動作のために第１のシフトレジスタ１５０２をイネーブルにするか、又は逆方向動作のために第２のシフトレジスタ１５０４をイネーブルにする方向信号ＤＩＲＦ及びＤＩＲＲを伝達する。
タイミング信号Ｔ１〜Ｔ６は、繰り返す一連の６個のパルスで一連の６個のパルスを提供する。各タイミング信号Ｔ１〜Ｔ６は、一連の６個のパルスのうちの１個のパルスを含み、タイミング信号Ｔ１〜Ｔ６は、タイミング信号Ｔ１からタイミング信号Ｔ６の順番でパルスを提供する。
第１のシフトレジスタ１５０２は、シフトレジスタセル１４００等の１３個のシフトレジスタセルを含む。１３個のシフトレジスタセル１４００は、シフトレジスタセル１４００の出力線１４３０が一列に並んだ次のシフトレジスタセル１４００の入力線１４１１に電気的に結合された状態で電気的に直列に結合される。直列のシフトレジスタセル１４００において第１のシフトレジスタセル１４００は、入力信号ＳＩとして制御信号ＣＳＹＮＣを受け取り、出力信号ＳＯ１を提供する。次のシフトレジスタセル１４００は、入力信号ＳＩとして出力信号ＳＯ１を受け取り、出力信号ＳＯ２を提供し、入力信号ＳＩとして先行の出力信号ＳＯ１２を受け取り且つ出力信号ＳＯ１３を提供する最後のシフトレジスタセル１４００まで（最後のシフトレジスタセル１４００を含む）以下同様である。
第１のシフトレジスタ１５０２は、タイミング信号Ｔ２のタイミングパルスと同期した制御信号ＣＳＹＮＣの制御パルスを受け取ることによって開始される。これに応答して、単一の高電圧レベルの信号がＳＯ１において提供される。次の各一連の６個のタイミングパルスの間に、第１のシフトレジスタ１５０２は単一の高電圧レベルの信号を次のシフトレジスタセル１４００及びシフトレジスタ出力信号ＳＯ２〜ＳＯ１３にシフトする。単一の高電圧レベルの信号は、シフトレジスタ出力信号ＳＯ１からシフトレジスタ出力信号ＳＯ２に、シフトレジスタ出力信号ＳＯ１３まで（シフトレジスタ出力信号ＳＯ１３を含む）以下同様にシフトされる。シフトレジスタ出力信号ＳＯ１３が高電圧レベルに設定された後、すべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は低電圧レベルに設定される。
第１のロジック回路１５０６はロジック回路４０６（図９に示す）と同様である。第１のロジック回路１５０６は、入力信号ＡＩ１〜ＡＩ１３として単一の高電圧レベルの信号を受け取り、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７において対応する低電圧レベルのアドレス信号を提供する。高電圧レベルの入力信号ＡＩ１に応答して、第１のロジック回路１５０６はアドレス１アドレス信号〜Ａ１及び〜Ａ２を低電圧レベルで提供する。高電圧レベルの入力信号ＡＩ２に応答して、第１のロジック回路１５０６は、アドレス２アドレス信号〜Ａ１及び〜Ａ３を低電圧レベルで提供し、高電圧レベルの入力信号ＡＩ１３に応答して第１のロジック回路１５０６がアドレス１３アドレス信号〜Ａ３及び〜Ａ５を低電圧レベルで提供するまで（これを含む）以下同様である。
第２のシフトレジスタ１５０４は第１のシフトレジスタ１５０２と同様である。第２のシフトレジスタ１５０２は、タイミング信号Ｔ２のタイミングパルスと同期した制御パルスによる開始に応答して、シフトレジスタ出力信号ＳＯ１として単一の高電圧レベルの信号を提供する。次の各一連の６個のパルスに応答して、高電圧レベルの信号は次のシフトレジスタセル１４００及びシフトレジスタ出力信号ＳＯ２〜ＳＯ１３にシフトされる。高電圧レベルの信号は、シフトレジスタ出力信号ＳＯ１からシフトレジスタ出力信号ＳＯ２にシフトされ、シフトレジスタ出力信号ＳＯ１３まで（シフトレジスタ出力信号ＳＯ１３を含む）以下同様である。シフトレジスタ出力信号ＳＯ１３が高電圧レベルに設定された後、すべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は低電圧レベルになる。
第２のロジック回路１５０８はロジック回路４０６（図９に示す）と同様であり、入力信号ＡＩ１３〜ＡＩ１として高電圧レベルの出力信号ＳＯ１〜ＳＯ１３を受け取る。第２のロジック回路１５０８は、１３個のアドレスを逆の順序でアドレス１３からアドレス１まで提供する。入力信号ＡＩ１３として受け取る高電圧レベルの信号ＳＯ１に応答して、第２のロジック回路１５０８は、アドレス１３の低電圧レベルのアドレス信号〜Ａ３及び〜Ａ５を提供する。次に、入力信号ＡＩ１２として受け取る高電圧レベルの信号ＳＯ２に応答して、第２のロジック回路１５０８は、アドレス１２の低電圧レベルのアドレス信号〜Ａ３及び〜Ａ４を提供し、入力信号ＡＩ１として受け取る高電圧レベルの信号ＳＯ１３に応答して、第２のロジック回路１５０８がアドレス１の低電圧レベルのアドレス信号〜Ａ１及び〜Ａ２を提供するまで（これを含む）以下同様である。
方向回路１５１０は図１０Ｂの方向回路４０４と同様である。方向回路１５１０は、タイミング信号Ｔ４のタイミングパルスと同期した、制御信号ＣＳＹＮＣの制御パルスを受け取る場合、順方向にアドレス１からアドレス１３までシフトさせるための、低電圧レベルの方向信号ＤＩＲＲ及び高電圧レベルの方向信号ＤＩＲＦを提供する。方向回路１５１０は、タイミング信号Ｔ６のタイミングパルスと同期した制御パルスを受け取る場合、逆方向にアドレス１３からアドレス１までシフトさせるための、低電圧レベルの方向信号ＤＩＲＦ及び高電圧レベルの方向信号ＤＩＲＲを提供する。
各シフトレジスタ１５０２及び１５０４は、一連のシフトレジスタセル１４００において第１のシフトレジスタセル１４００に方向トランジスタ（図示せず）を含む。方向トランジスタは、図１０Ａに示すシフトレジスタセル４０３ａにおける方向トランジスタ５１２及び５１４の直列結合と同様に、入力トランジスタ１４１０と直列に配置される。方向トランジスタは、入力トランジスタ１４１０のドレイン−ソース経路と基準１４２６との間に電気的に結合される。一連のシフトレジスタセル１４００における第１のシフトレジスタセル１４００の方向トランジスタは、図１０Ａのシフトレジスタセル４０３ａの方向トランジスタ５１２及び５１４と同様に動作する。高電圧レベルの方向信号ＤＩＲＦ又はＤＩＲＲが方向トランジスタをオンにして、タイミング信号Ｔ２のタイミングパルスと同期した、制御信号ＣＳＹＮＣの制御パルスによってシフトレジスタ１５０２又は１５０４を開始できるようにする。低電圧レベルの方向信号ＤＩＲＦ又はＤＩＲＲは方向トランジスタをオフにし、シフトレジスタ１５０２又は１５０４をディスエーブルにする。
順方向動作では、一連の６個のパルスにおいて、方向回路１５１０は、タイミング信号Ｔ４のタイミングパルスと同期した、制御信号ＣＳＹＮＣの制御パルスを受け取り、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を順方向に提供する。高電圧レベルの方向信号ＤＩＲＦは第１のシフトレジスタ１５０２をイネーブルにし、低電圧レベルの方向信号ＤＩＲＲは第２のシフトレジスタ１５０４をディスエーブルにする。
次の一連の６個のパルスにおいて、制御信号ＣＳＹＮＣの制御パルスが、タイミング信号Ｔ２のタイミングパルスと同期して提供される。タイミング信号Ｔ２のタイミングパルスと同期した制御パルスは、第１の評価トランジスタ１４０８、入力トランジスタ１４１０、及び方向トランジスタ（図示せず）を通じて内部ノード１４２０を放電させることによって第１のシフトレジスタ１５０２を開始させる。第２のシフトレジスタ１５０４は、ディスエーブルにされているため開始されない。
第１のシフトレジスタ１５０２は単一の高電圧レベルの出力信号ＳＯ１を、アドレス１アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供する第１のロジック回路１５０６に提供する。後続の各一連の６個のパルスは、高電圧レベルの信号を次のシフトレジスタ出力信号ＳＯ２〜ＳＯ１３にシフトする。第１のロジック回路１５０６は各高電圧レベルの出力信号ＳＯ１〜ＳＯ１３を受け取り、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７において対応するアドレスをアドレス１からアドレス１３まで提供する。シフトレジスタ出力信号ＳＯ１３がハイになった後、すべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は低電圧レベルに設定され、すべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は高電圧レベルに設定される。
逆方向動作では、一連の６個のパルスにおいて、方向回路１５１０は、タイミング信号Ｔ６のタイミングパルスと同期した制御信号ＣＳＹＮＣの制御パルスを受け取り、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を逆方向に提供する。低電圧レベルの方向信号ＤＩＲＦは第１のシフトレジスタ１５０２をディスエーブルにし、高電圧レベルの方向信号ＤＩＲＲは第２のシフトレジスタ１５０４をイネーブルにする。
次の一連の６個のパルスにおいて、制御信号ＣＳＹＮＣの制御パルスが、タイミング信号Ｔ２のタイミングパルスと同期して提供される。タイミング信号Ｔ２のタイミングパルスと同期した制御パルスは、第１の評価トランジスタ１４０８、入力トランジスタ１４１０、及び方向トランジスタ（図示せず）を通じて内部ノード１４２０を放電させることによって第２のシフトレジスタ１５０４を開始させる。第１のシフトレジスタ１５０２は、ディスエーブルにされているため開始されない。
第２のシフトレジスタ１５０４は単一の高電圧レベルの出力信号ＳＯ１を、アドレス１３アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供する第２のロジック回路１５０８に提供する。後続の各一連の６個のパルスは、高電圧レベルの信号を次のシフトレジスタ出力信号ＳＯ２〜ＳＯ１３にシフトする。第２のロジック回路１５０８は各高電圧レベルの出力信号ＳＯ１〜ＳＯ１３を受け取り、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７において対応するアドレスをアドレス１３からアドレス１まで提供する。シフトレジスタ出力信号ＳＯ１がハイになった後、すべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は低電圧レベルに設定され、すべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は高電圧レベルに設定される。
図２０は、１個のシフトレジスタ１６０２のシフトレジスタセル１４００を使用してアドレスを順方向及び逆方向で提供するアドレス発生器１６００を示す図である。アドレス発生器１６００は、シフトレジスタ１６０２、順方向ロジック回路１６０４、逆方向ロジック回路１６０６、及び方向回路１６０８を含む。
シフトレジスタ１６０２は、シフトレジスタ出力線１６１０ａ〜１６１０ｍにより順方向ロジック回路１６０４及び逆方向ロジック回路１６０６に電気的に結合される。シフトレジスタ出力線１６１０ａ〜１６１０ｍは、入力信号ＡＩ１〜ＡＩ１３のそれぞれとしてシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を順方向ロジック回路１６０４に提供する。シフトレジスタ出力線１６１０ａ〜１６１０ｍは、入力信号ＡＩ１３〜ＡＩ１のそれぞれとしてシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を逆方向ロジック回路１６０６に提供する。また、シフトレジスタ１６０２は、制御信号ＣＳＹＮＣをシフトレジスタ１６０２に提供する制御信号線１６１２にも電気的に結合される。さらに、シフトレジスタ１６０２は、タイミング信号Ｔ１〜Ｔ４からタイミングパルスを受け取る。
シフトレジスタ１６０２は、第１のプリチャージ信号ＰＲＥ１としてタイミング信号Ｔ１をシフトレジスタ１６０２に提供する第１のタイミング信号線１６１４に電気的に結合される。シフトレジスタ１６０２は、第１の評価信号線１６１８を介して第１の抵抗分割回路１６１６に電気的に結合される。第１の抵抗分割回路１６１６は、タイミング信号Ｔ２を第１の抵抗分割回路１６１６に伝達する第２のタイミング信号線１６２０に電気的に結合される。第１の抵抗分割回路１６１６は、第１の評価信号線１６１８を通じて、第１の評価信号ＥＶＡＬ１として低減電圧レベルのＴ２タイミング信号をシフトレジスタ１６０２に提供する。シフトレジスタ１６０２は、第２のプリチャージ信号ＰＲＥ２としてタイミング信号Ｔ３をシフトレジスタ１６０２に提供する第３のタイミング信号線１６２２に電気的に結合される。シフトレジスタ１６０２は、第２の評価信号線１６２６を介して第２の抵抗分割回路１６２４に電気的に結合される。第２の抵抗分割回路１６２４は、タイミング信号Ｔ４を第２の抵抗分割回路１６２４に伝達する第４のタイミング信号線１６２８に電気的に結合される。第２の抵抗分割回路１６２４は、第２の評価信号線１６２６を通じて、第２の評価信号ＥＶＡＬ２として低減電圧レベルのＴ４タイミング信号をシフトレジスタ１６０２に提供する。
方向回路１６０８は、順方向信号線１６３０を介して順方向ロジック回路１６０４に、及び逆方向信号線１６３２を介して逆方向ロジック回路１６０６に電気的に結合される。順方向信号線１６３０は、順方向信号ＤＩＲＦを方向回路１６０８から順方向ロジック回路１６０４に提供する。逆方向信号線１６３２は、逆方向信号ＤＩＲＲを方向回路１６０８から逆方向ロジック回路１６０６に提供する。また、方向回路１６０８は、制御信号ＣＳＹＮＣを方向回路１６０８に提供する制御信号線１６１２に電気的に結合される。さらに、方向回路１６０８は、タイミング信号Ｔ３〜Ｔ６からタイミングパルスを受け取る。
方向回路１６０８は、第３のタイミング信号線１６２２に電気的に結合されて第４のプリチャージ信号ＰＲＥ４としてタイミング信号Ｔ３を受け取り、第２の評価信号線１６２６に電気的に結合されて第４の評価信号ＥＶＡＬ４として低減電圧レベルのＴ４タイミング信号を受け取る。また、方向回路１６０８は、第３のプリチャージ信号ＰＲＥ３としてタイミング信号Ｔ５を方向回路１６０８に提供する第５のタイミング信号線１６３４に電気的に結合される。さらに、方向回路１６０８は、第３の評価信号線１６３８を介して第３の抵抗分割回路１６３６に電気的に結合される。第３の抵抗分割回路１６３６は、タイミング信号Ｔ６を第３の抵抗分割回路１６３６に提供する第６のタイミング信号線１６４０に電気的に結合される。第３の抵抗分割回路１６３６は、第３の評価信号ＥＶＡＬ３として低減電圧レベルのＴ６タイミング信号を方向回路１６０８に提供する。
順方向ロジック回路１６０４は、シフトレジスタ出力線１６１０ａ〜１６１０ｍに電気的に結合されて、入力信号ＡＩ１〜ＡＩ１３のそれぞれとしてシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を受け取る。また、順方向ロジック回路１６０４は、アドレス線１６４２ａ〜１６４２ｇに電気的に結合されて、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７のそれぞれを提供する。逆方向ロジック回路１６０６は、シフトレジスタ出力線１６１０ａ〜１６１０ｍに電気的に結合されて、入力信号ＡＩ１３〜ＡＩ１のそれぞれとしてシフトレジスタ出力信号ＳＯ１〜ＳＯ１３を受け取る。また、逆方向ロジック回路１６０６は、アドレス線１６４２ａ〜１６４２ｇに電気的に結合されて、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７のそれぞれを提供する。
シフトレジスタ１６０２、順方向ロジック回路１６０４、及び逆方向ロジック回路１６０６は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７において低電圧レベルの信号を提供して、１３個のアドレスを上述したように提供する。シフトレジスタ１６０２及び順方向ロジック回路１６０４は、１３個のアドレスを順方向にアドレス１からアドレス１３まで提供する。シフトレジスタ１６０２及び逆方向ロジック回路１６０６は、１３個のアドレスを逆方向にアドレス１３からアドレス１まで提供する。方向回路１６０８は、順方向ロジック回路１６０４を順方向動作のためにイネーブルにするか、又は逆方向ロジック回路１６０６を逆方向動作のためにイネーブルにする方向信号ＤＩＲＦ及びＤＩＲＲを提供する。
タイミング信号Ｔ１〜Ｔ６は一連の６個のパルスを提供する。各タイミング信号Ｔ１〜Ｔ６は、一連の６個のパルスのうちの１個のパルスを提供し、タイミング信号Ｔ１からタイミング信号Ｔ６までの順序でパルスを提供する。
シフトレジスタ１６０２は、シフトレジスタセル１４００等の１３個のシフトレジスタセルを含む。１３個のシフトレジスタセル１４００は、シフトレジスタセル１４００の出力線１４３０が一列に並んだ次のシフトレジスタセル１４００の入力線１４１１に電気的に結合された状態で電気的に直列に結合される。直列のシフトレジスタセル１４００において第１のシフトレジスタセル１４００は、入力信号ＳＩとして制御信号ＣＳＹＮＣを受け取り、出力信号ＳＯ１を提供する。次のシフトレジスタセル１４００は、入力信号ＳＩとして出力信号ＳＯ１を受け取り、出力信号ＳＯ２を提供し、入力信号ＳＩとして先行の出力信号ＳＯ１２を受け取り且つ出力信号ＳＯ１３を提供する最後のシフトレジスタセル１４００まで（最後のシフトレジスタセル１４００を含む）以下同様である。
シフトレジスタ１６０２は、タイミング信号Ｔ２のタイミングパルスと同期した、制御信号ＣＳＹＮＣの制御パルスによって開始される。これに応答して、単一の高電圧レベルの信号がＳＯ１において提供される。後続の各一連の６個のタイミングパルスの間に、シフトレジスタ１６０２は単一の高電圧レベルの信号を次のシフトレジスタセル１４００及びシフトレジスタ出力信号ＳＯ１〜ＳＯ１３にシフトする。単一の高電圧レベルの信号は、シフトレジスタ出力信号ＳＯ１からシフトレジスタ出力信号ＳＯ２にシフトされ、シフトレジスタ出力信号ＳＯ１３まで（シフトレジスタ出力信号ＳＯ１３を含む）以下同様にシフトされる。シフトレジスタ出力信号ＳＯ１３が高電圧レベルに設定された後、すべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は低電圧レベルに設定される。
順方向ロジック回路１６０４はロジック回路４０６（図９に示す）と同様である。順方向ロジック回路１６０４は、入力信号ＡＩ１〜ＡＩ１３として単一の高電圧レベルの信号を受け取り、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７において対応する低電圧レベルのアドレス信号を提供する。高電圧レベルの入力信号ＡＩ１に応答して、順方向ロジック回路１６０４は、アドレス１アドレス信号〜Ａ１及び〜Ａ２を低電圧レベルで提供する。高電圧レベルの入力信号ＡＩ２に応答して、順方向ロジック回路１６０４は、アドレス２アドレス信号〜Ａ１及び〜Ａ３を低電圧レベルで提供し、高電圧レベルの入力信号ＡＩ１３に応答して順方向ロジック回路１６０４がアドレス１３アドレス信号〜Ａ３及び〜Ａ５を低電圧レベルで提供するまで（これを含む）以下同様である。
逆方向ロジック回路１６０６はロジック回路４０６（図９に示す）と同様であり、入力信号ＡＩ１３〜ＡＩ１のそれぞれとして高電圧レベルの出力信号ＳＯ１〜ＳＯ１３を受け取る。逆方向ロジック回路１６０６は、１３個のアドレスを逆の順序でアドレス１３からアドレス１まで提供する。入力信号ＡＩ１３として受け取る高電圧レベルの信号ＳＯ１に応答して、逆方向ロジック回路１６０６は、アドレス１３アドレス信号〜Ａ３及び〜Ａ５を低電圧レベルで提供する。次に、入力信号ＡＩ１２として受け取る高電圧レベルの信号ＳＯ２に応答して、逆方向ロジック回路１６０６は、アドレス１２アドレス信号〜Ａ３及び〜Ａ４を低電圧レベルで提供し、入力信号ＡＩ１として受け取る高電圧レベルＳＯ１３に応答して、逆方向ロジック回路１６０６がアドレス１アドレス信号〜Ａ１及び〜Ａ２を低電圧レベルで提供するまで（これを含む）以下同様である。
方向回路１６０８は図１０Ｂの方向回路４０４と同様である。方向回路１６０８は、タイミング信号Ｔ４のタイミングパルスと同期した、制御信号ＣＳＹＮＣの制御パルスを受け取る場合、順方向にアドレス１からアドレス１３までシフトさせるための、低電圧レベルの方向信号ＤＩＲＲ及び高電圧レベルの方向信号ＤＩＲＦを提供する。方向回路１６０８は、タイミング信号Ｔ６のタイミングパルスと同期した制御パルスを受け取る場合、逆方向にアドレス１３からアドレス１までシフトさせるための、低電圧レベルの方向信号ＤＩＲＦ及び高電圧の方向信号ＤＩＲＲを提供する。
一実施形態では、各ロジック回路１６０４及び１６０６は、ロジック評価線プリチャージトランジスタ４４４と直列に配置された方向トランジスタを含む。各ロジック回路１６０４及び１６０６において、方向トランジスタのドレイン−ソース経路は、ロジック評価線プリチャージトランジスタ４４４のドレイン−ソース経路とロジック評価信号線４７４との間に電気的に結合される。順方向ロジック回路１６０４における方向トランジスタのゲートは、順方向線１６３０に電気的に結合されて、順方向信号ＤＩＲＦを受け取る。逆方向ロジックトランジスタ１６０６における方向トランジスタのゲートは、逆方向線１６３２に電気的に結合されて、逆方向信号ＤＩＲＲを受け取る。別の実施形態では、各ロジック回路１６０４及び１６０６は、ロジック評価トランジスタ４４０と直列に配置された方向トランジスタを含む。各ロジック回路１６０４及び１６０６において、方向トランジスタのドレイン−ソース経路は、ロジック評価トランジスタ４４０の各ドレイン−ソース経路と基準４７８との間に電気的に結合される。
一実施形態では、高電圧レベルの方向信号ＤＩＲＦは、順方向ロジック回路１６０４の方向トランジスタをオンにして、タイミング信号Ｔ５のタイミングパルスがロジック評価信号線４７４を帯電させることを可能にし、これにより順方向ロジック回路１６０４のロジック評価トランジスタ４４０がオンにされて、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を順方向に提供する。低電圧レベルの方向信号ＤＩＲＦは方向トランジスタをオフにして、順方向ロジック回路１６０４をディスエーブルにする。高電圧レベルの方向信号ＤＩＲＲは、逆方向ロジック回路１６０６の方向トランジスタをオンにして、タイミング信号Ｔ５のタイミングパルスがロジック評価信号線４７４を帯電させることを可能にし、これにより逆方向ロジック回路１６０６のロジック評価トランジスタ４４０がオンにされて、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を逆方向に提供する。低電圧レベルの方向信号ＤＩＲＲは、逆方向ロジック回路１６０６の方向トランジスタをオフにして、逆方向ロジック回路１６０６をディスエーブルにする。
順方向動作では、一連の６個のパルスにおいて、方向回路１６０８は、タイミング信号Ｔ４のタイミングパルスと同期した、制御信号ＣＳＹＮＣの制御パルスを受け取り、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を順方向に提供する。高電圧レベルの方向信号ＤＩＲＦは順方向ロジック回路１６０４をイネーブルにし、低電圧レベルの方向信号ＤＩＲＲは逆方向ロジック回路１６０６をディスエーブルにする。
次の一連の６個のパルスにおいて、制御信号ＣＳＹＮＣの制御パルスは、タイミング信号Ｔ２のタイミングパルスと同期して提供される。タイミング信号Ｔ２のタイミングパルスと同期した制御パルスは、シフトレジスタ１６０２を開始させる。シフトレジスタ１６０２は、単一の高電圧レベルの出力信号ＳＯ１を、アドレス１アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供する順方向ロジック回路１６０４に提供する。また、制御信号ＣＳＹＮＣの制御パルスは、タイミング信号Ｔ４のタイミングパルスと同期して提供され、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を順方向に提供することが継続される。
後続の各一連の６個のパルスにおいて、制御信号ＣＳＹＮＣの制御パルスは、タイミング信号Ｔ４のタイミングパルスと同期して提供され、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を順方向に提供することが継続される。また、後続の各一連の６個のパルスにおいて、シフトレジスタ１６０２は、高電圧レベルの信号を１つのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３から次のシフトレジスタ出力信号ＳＯ１〜ＳＯ１３にシフトする。順方向ロジック回路１６０４は、高レベルの各出力信号ＳＯ１〜ＳＯ１３を受け取り、対応するアドレスを、アドレス１からアドレス１３までアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７において提供する。シフトレジスタ出力信号ＳＯ１３がハイに設定された後、すべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は低電圧レベルに設定され、すべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は高電圧レベルに設定される。
逆方向動作では、一連の６個のパルスにおいて、方向回路１６０８は、タイミング信号Ｔ６のタイミングパルスと同期した、制御信号ＣＳＹＮＣの制御パルスを受け取り、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を逆方向に提供する。低電圧レベルの方向信号ＤＩＲＦは順方向ロジック回路１６０４をディスエーブルにし、高電圧レベルの方向信号ＤＩＲＲは逆方向ロジック回路１６０６をイネーブルにする。
次の一連の６個のパルスにおいて、制御信号ＣＳＹＮＣの制御パルスは、タイミング信号Ｔ２のタイミングパルスと同期して提供される。タイミング信号Ｔ２中のタイミングパルスと同期した制御パルスは、シフトレジスタ１６０２を開始させる。シフトレジスタ１６０２は、単一の高電圧レベルの出力信号ＳＯ１を、入力信号ＡＩ１３として逆方向ロジック回路１６０６に提供する。逆方向ロジック回路１６０６は、アドレス１３アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を提供する。また、制御信号ＣＳＹＮＣの制御パルスは、タイミング信号Ｔ６のタイミングパルスと同期して提供され、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を逆方向に提供することが継続される。
後続の各一連の６個のパルスにおいて、制御信号ＣＳＹＮＣの制御パルスは、タイミング信号Ｔ６のタイミングパルスと同期して提供されて、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を逆方向に提供することが継続される。また、後続の各一連の６個のパルスにおいて、シフトレジスタ１６０２は、高電圧レベルの信号を１つのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３から次のシフトレジスタ出力信号ＳＯ１〜ＳＯ１３にシフトする。逆方向ロジック回路１６０６は各高電圧レベルの出力信号ＳＯ１〜ＳＯ１３を受け取り、対応するアドレスを、アドレス１３からアドレス１までアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７において提供する。シフトレジスタ出力信号ＳＯ１がハイに設定された後、すべてのシフトレジスタ出力信号ＳＯ１〜ＳＯ１３は低電圧レベルに設定され、すべてのアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は高電圧レベルに設定される。
図２１は、プリントヘッドダイ１７００の一実施形態のレイアウト例を示す図である。プリントヘッドダイ１７００は、ここでは給送スロット１７０４、１７０６、及び１７０８として示す３つのインク流体供給源に沿って配置された６つの噴射群１７０２ａ〜１７０２ｆを含む。噴射群１７０２ａ及び１７０２ｄはインク給送スロット１７０４に沿って配置され、噴射群１７０２ｂ及び１７０２ｅはインク給送スロット１７０６に沿って配置され、噴射群１７０２ｃ及び１７０２ｆはインク給送スロット１７０８に沿って配置される。インク給送スロット１７０４、１７０６、及び１７０８は互いに平行に配置され、各インク給送スロット１７０４、１７０６、及び１７０８は、プリントヘッドダイ１７００のｙ方向に沿って延びる長さを含む。一実施形態では、各インク給送スロット１７０４、１７０６、及び１７０８は、異なる色のインクを、噴射群１７０２ａ〜１７０２ｆの液滴発生器６０に供給する。この実施形態では、インク給送スロット１７０４はイエローカラーのインクを供給し、インク給送スロット１７０６はマゼンタカラーのインクを供給し、インク給送スロット１７０８はシアンカラーのインクを供給する。他の実施形態では、インク給送スロット１７０４、１７０６、及び１７０８は、同じ色又は異なる色の任意の適した色のインクを供給することができる。
噴射群１７０２ａ〜１７０２ｆは、Ｄ１〜Ｄ８で示す８つのデータ線群に分けられる。各データ線群Ｄ１〜Ｄ８は、各噴射群１７０２ａ〜１７０２ｆからのプリチャージ噴射セル１２０を含む。データ線群Ｄ１〜Ｄ８の各プリチャージ噴射セル１２０は、１本のデータ線２０８ａ〜２０８ｈに電気的に結合される。１７１０ａ〜１７１０ｆで示すデータ線群Ｄ１は、データ線２０８ａに電気的に結合されたプリチャージ噴射セル１２０を含む。１７１２ａ〜１７１２ｆで示すデータ線群Ｄ２は、データ線２０８ｂに電気的に結合されたプリチャージ噴射セル１２０を含む。１７１４ａ〜１７１４ｆで示すデータ線群Ｄ３は、データ線２０８ｃに電気的に結合されたプリチャージ噴射セル１２０を含む。１７１６ａ〜１７１６ｆで示すデータ線群Ｄ４は、データ線２０８ｄに電気的に結合されたプリチャージ噴射セル１２０を含む。１７１８ａ〜１７１８ｆで示すデータ線群Ｄ５は、データ線２０８ｅに電気的に結合されたプリチャージ噴射セル１２０を含む。１７２０ａ〜１７２０ｆで示すデータ線群Ｄ６は、データ線２０８ｆに電気的に結合されたプリチャージ噴射セル１２０を含む。１７２２ａ〜１７２２ｆで示すデータ線群Ｄ７は、データ線２０８ｇに電気的に結合されたプリチャージ噴射セル１２０を含み、１７２４ａ〜１７２４ｆで示すデータ線群Ｄ８は、データ線２０８ｈに電気的に結合されたプリチャージ噴射セル１２０を含む。プリントヘッドダイ１７００内の各プリチャージ噴射セル１２０は、１本のみのデータ線２０８ａ〜２０８ｈに電気的に結合される。各データ線２０８ａ〜２０８ｈは、対応するデータ線群Ｄ１〜Ｄ８のプリチャージ噴射セル１２０内のデータトランジスタ１３６のすべてのゲートに電気的に結合される。
噴射群１（ＦＧ１）１７０２ａは、インク給送スロット１７０４の長さの半分に沿って配置される。インク給送スロット１７０４は、プリントヘッドダイ１７００のｙ方向に沿って延びる対向する側面１７０４ａ及び１７０４ｂを含む。プリントヘッドダイ１７００内のプリチャージ噴射セル１２０は、液滴発生器６０の一部である噴射抵抗５２を含む。ＦＧ１ １７０２ａ内の液滴発生器６０は、インク給送スロット１７０４の対向する側面１７０４ａ及び１７０４ｂのそれぞれに沿って配置される。ＦＧ１ １７０２ａ内の液滴発生器６０は、インク給送スロット１７０４に流体的に連通するように結合されてインク給送スロット１７０４からインクを受け取る。
１７１０ａ、１７１４ａ、１７１８ａ、及び１７２２ａで示すデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０４の片方の側面１７０４ａに沿って配置され、１７１２ａ、１７１６ａ、１７２０ａ、及び１７２４ａで示すデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０４の対向する側面１７０４ｂに沿って配置される。１７１０ａ、１７１４ａ、１７１８ａ、及び１７２２ａでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、プリントヘッドダイ１７００の一方の側面１７００ａとインク給送スロット１７０４との間に配置され、１７１２ａ、１７１６ａ、１７２０ａ、及び１７２４ａでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、プリントヘッドダイ１７００の内部ルーティングチャネルに沿って、インク給送スロット１７０４とインク給送スロット１７０６との間に配置される。一実施形態では、１７１０ａ、１７１４ａ、１７１８ａ、及び１７２２ａでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０４の一方の側面１７０４ａの長さに沿って配置され、１７１２ａ、１７１６ａ、１７２０ａ、及び１７２４ａでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０４の対向する側面１７０４ｂに沿って配置される。１７１０ａでのデータ線群Ｄ１内の液滴発生器６０は、１７１２ａでのデータ線群Ｄ２内の液滴発生器６０に対向する。１７１４ａでのデータ線群Ｄ３内の液滴発生器６０は、１７１６ａでのデータ線群Ｄ４内の液滴発生器６０に対向する。１７１８ａでのデータ線群Ｄ５内の液滴発生器６０は、１７２０ａでのデータ線群Ｄ６内の液滴発生器６０に対向し、１７２２ａでのデータ線群Ｄ７内の液滴発生器６０は、１７２４ａでのデータ線群Ｄ８内の液滴発生器６０に対向する。
噴射群４（ＦＧ４）１７０２ｄは、インク給送スロット１７０４の長さの残りの半分に沿って配置される。ＦＧ４ １７０２ｄ内の液滴発生器６０は、インク給送スロット１７０４の対向する側面１７０４ａ及び１７０４ｂに沿って配置され、インク給送スロット１７０４に流体的に連通するように結合されて、インク給送スロット１７０４からインクを受け取る。１７１０ｄ、１７１４ｄ、１７１８ｄ、及び１７２２ｄで示すデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０４の片方の側面１７０４ａに沿って配置され、１７１２ｄ、１７１６ｄ、１７２０ｄ、及び１７２４ｄで示すデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０４の対向する側面１７０４ｂに沿って配置される。１７１０ｄ、１７１４ｄ、１７１８ｄ、及び１７２２ｄでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、プリントヘッドダイ１７００の一方の側面１７００ａとインク給送スロット１７０４との間に配置され、１７１２ｄ、１７１６ｄ、１７２０ｄ、及び１７２４ｄでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、プリントヘッドダイ１７００の内部ルーティングチャネルに沿って、インク給送スロット１７０４とインク給送スロット１７０６との間に配置される。一実施形態では、１７１０ｄ、１７１４ｄ、１７１８ｄ、及び１７２２ｄでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０４の一方の側面１７０４ａの長さに沿って配置され、１７１２ｄ、１７１６ｄ、１７２０ｄ、及び１７２４ｄでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０４の対向する側面１７０４ｂに沿って配置される。１７１０ｄでのデータ線群Ｄ１内の液滴発生器６０は、１７１２ｄでのデータ線群Ｄ２内の液滴発生器６０に対向する。１７１４ｄでのデータ線群Ｄ３内の液滴発生器６０は、１７１６ｄでのデータ線群Ｄ４内の液滴発生器６０に対向する。１７１８ｄでのデータ線群Ｄ５内の液滴発生器６０は、１７２０ｄでのデータ線群Ｄ６内の液滴発生器６０に対向し、１７２２ｄでのデータ線群Ｄ７内の液滴発生器６０は、１７２４ｄでのデータ線群Ｄ８内の液滴発生器６０に対向する。
噴射群２（ＦＧ２）１７０２ｂは、インク給送スロット１７０６の長さの半分に沿って配置される。インク給送スロット１７０６は、プリントヘッドダイ１７００のｙ方向に沿って延びる対向する側面１７０６ａ及び１７０６ｂを含む。ＦＧ２ １７０２ｂ内の液滴発生器６０は、インク給送スロット１７０６の対向する側面１７０６ａ及び１７０６ｂのそれぞれに沿って配置される。ＦＧ２ １７０２ｂ内の液滴発生器６０は、インク給送スロット１７０６に流体的に連通するように結合されてインク給送スロット１７０６からインクを受け取る。
１７１０ｂ、１７１４ｂ、１７１８ｂ、及び１７２２ｂで示すデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０６の片方の側面１７０６ｂに沿って配置され、１７１２ｂ、１７１６ｂ、１７２０ｂ、及び１７２４ｂで示すデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０６の対向する側面１７０６ａに沿って配置される。１７１０ｂ、１７１４ｂ、１７１８ｂ、及び１７２２ｂでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、内部チャネルに沿って、インク給送スロット１７０６とインク給送スロット１７０８との間に配置され、１７１２ｂ、１７１６ｂ、１７２０ｂ、及び１７２４ｂでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、内部チャネルに沿って、インク給送スロット１７０４とインク給送スロット１７０６との間に配置される。一実施形態では、１７１０ｂ、１７１４ｂ、１７１８ｂ、及び１７２２ｂでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０６の一方の側面１７０６ｂの長さに沿って配置され、１７１２ｂ、１７１６ｂ、１７２０ｂ、及び１７２４ｂでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０６の対向する側面１７０６ａに沿って配置される。１７１０ｂでのデータ線群Ｄ１内の液滴発生器６０は、１７１２ｂでのデータ線群Ｄ２内の液滴発生器６０に対向する。１７１４ｂでのデータ線群Ｄ３内の液滴発生器６０は、１７１６ｂでのデータ線群Ｄ４内の液滴発生器６０に対向する。１７１８ｂでのデータ線群Ｄ５内の液滴発生器６０は、１７２０ｂでのデータ線群Ｄ６内の液滴発生器６０に対向し、１７２２ｂでのデータ線群Ｄ７内の液滴発生器６０は、１７２４ｂでのデータ線群Ｄ８内の液滴発生器６０に対向する。
噴射群５（ＦＧ５）１７０２ｅは、インク給送スロット１７０６の長さの残りの半分に沿って配置される。ＦＧ５ １７０２ｅ内の液滴発生器６０は、インク給送スロット１７０６の対向する側面１７０６ａ及び１７０６ｂに沿って配置され、インク給送スロット１７０６に流体的に連通するように結合されて、インク給送スロット１７０６からインクを受け取る。１７１０ｅ、１７１４ｅ、１７１８ｅ、及び１７２２ｅで示すデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０６の片方の側面１７０６ｂに沿って配置され、１７１２ｅ、１７１６ｅ、１７２０ｅ、及び１７２４ｅで示すデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０６の対向する側面１７０６ａに沿って配置される。１７１０ｅ、１７１４ｅ、１７１８ｅ、及び１７２２ｅでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、内部チャネルに沿ってインク給送スロット１７０６とインク給送スロット１７０８との間に配置され、１７１２ｅ、１７１６ｅ、１７２０ｅ、及び１７２４ｅでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、プリントヘッドダイ１７００の内部チャネルに沿って、インク給送スロット１７０４とインク給送スロット１７０６との間に配置される。一実施形態では、１７１０ｅ、１７１４ｅ、１７１８ｅ、及び１７２２ｅでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０６の一方の側面１７０６ｂの長さに沿って配置され、１７１２ｅ、１７１６ｅ、１７２０ｅ、及び１７２４ｅでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０６の対向する側面１７０６ａに沿って配置される。１７１０ｅでのデータ線群Ｄ１内の液滴発生器６０は、１７１２ｅでのデータ線群Ｄ２内の液滴発生器６０に対向する。１７１４ｅでのデータ線群Ｄ３内の液滴発生器６０は、１７１６ｅでのデータ線群Ｄ４内の液滴発生器６０に対向する。１７１８ｅでのデータ線群Ｄ５内の液滴発生器６０は、１７２０ｅでのデータ線群Ｄ６内の液滴発生器６０に対向し、１７２２ｅでのデータ線群Ｄ７内の液滴発生器６０は、１７２４ｅでのデータ線群Ｄ８内の液滴発生器６０に対向する。
噴射群３（ＦＧ３）１７０２ｃは、インク給送スロット１７０８の長さの半分に沿って配置される。インク給送スロット１７０８は、プリントヘッドダイ１７００のｙ方向に沿って延びる対向する側面１７０８ａ及び１７０８ｂを含む。ＦＧ３ １７０２ｃ内の液滴発生器６０は、インク給送スロット１７０８の対向する側面１７０８ａ及び１７０８ｂのそれぞれに沿って配置される。ＦＧ３ １７０２ｃ内の液滴発生器６０は、インク給送スロット１７０８に流体的に連通するように結合されて、インク給送スロット１７０８からインクを受け取る。
１７１０ｃ、１７１４ｃ、１７１８ｃ、及び１７２２ｃで示すデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０８の片方の側面１７０８ａに沿って配置され、１７１２ｃ、１７１６ｃ、１７２０ｃ、及び１７２４ｃで示すデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０８の対向する側面１７０８ｂに沿って配置される。１７１０ｃ、１７１４ｃ、１７１８ｃ、及び１７２２ｃでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、内部チャネルに沿って、インク給送スロット１７０６とインク給送スロット１７０８との間に配置され、１７１２ｃ、１７１６ｃ、１７２０ｃ、及び１７２４ｃでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、プリントヘッドダイ１７００の一方の側面１７００ｂとインク給送スロット１７０８との間に配置される。一実施形態では、１７１０ｃ、１７１４ｃ、１７１８ｃ、及び１７２２ｃでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０８の一方の側面１７０８ａの長さに沿って配置され、１７１２ｃ、１７１６ｃ、１７２０ｃ、及び１７２４ｃでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８の液滴発生器６０は、インク給送スロット１７０８の対向する側面１７０８ｂに沿って配置される。１７１０ｃでのデータ線群Ｄ１内の液滴発生器６０は、１７１２ｃでのデータ線群Ｄ２内の液滴発生器６０に対向する。１７１４ｃでのデータ線群Ｄ３内の液滴発生器６０は、１７１６ｃでのデータ線群Ｄ４内の液滴発生器６０に対向する。１７１８ｃでのデータ線群Ｄ５内の液滴発生器６０は、１７２０ｃでのデータ線群Ｄ６内の液滴発生器６０に対向し、１７２２ｃでのデータ線群Ｄ７内の液滴発生器６０は、１７２４ｃでのデータ線群Ｄ８内の液滴発生器６０に対向する。
噴射群６（ＦＧ６）１７０２ｆは、インク給送スロット１７０８の長さの残りの半分に沿って配置される。ＦＧ６ １７０２ｆ内の液滴発生器６０は、インク給送スロット１７０８の対向する側面１７０８ａ及び１７０８ｂに沿って配置され、インク給送スロット１７０８に流体的に連通するように結合されて、インク給送スロット１７０８からインクを受け取る。１７１０ｆ、１７１４ｆ、１７１８ｆ、及び１７２２ｆで示すデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０８の片方の側面１７０８ａに沿って配置され、１７１２ｆ、１７１６ｆ、１７２０ｆ、及び１７２４ｆで示すデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０８の対向する側面１７０８ｂに沿って配置される。１７１０ｆ、１７１４ｆ、１７１８ｆ、及び１７２２ｆでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、内部チャネルに沿って、インク給送スロット１７０６とインク給送スロット１７０８との間に配置され、１７１２ｆ、１７１６ｆ、１７２０ｆ、及び１７２４ｆでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、プリントヘッドダイ１７００の一方の側面１７００ｂとインク給送スロット１７０８との間に配置される。一実施形態では、１７１０ｆ、１７１４ｆ、１７１８ｆ、及び１７２２ｆでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７内の液滴発生器６０は、インク給送スロット１７０８の一方の側面１７０８ａの長さに沿って配置され、１７１２ｆ、１７１６ｆ、１７２０ｆ、及び１７２４ｆでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８内の液滴発生器６０は、インク給送スロット１７０８の対向する側面１７０８ｂに沿って配置される。１７１０ｆでのデータ線群Ｄ１内の液滴発生器６０は、１７１２ｆでのデータ線群Ｄ２内の液滴発生器６０に対向する。１７１４ｆでのデータ線群Ｄ３内の液滴発生器６０は、１７１６ｆでのデータ線群Ｄ４内の液滴発生器６０に対向する。１７１８ｆでのデータ線群Ｄ５内の液滴発生器６０は、１７２０ｆでのデータ線群Ｄ６内の液滴発生器６０に対向し、１７２２ｆでのデータ線群Ｄ７内の液滴発生器６０は、１７２４ｆでのデータ線群Ｄ８内の液滴発生器６０に対向する。
インク給送スロット１７０４とプリントヘッドダイ１７００の一方の側面１７００ａとの間にある液滴発生器６０は、１７１０ａ及び１７１０ｄでのデータ線群Ｄ１、１７１４ａ及び１７１４ｄでのＤ３、１７１８ａ及び１７１８ｄでのＤ５、並びに１７２２ａ及び１７２２ｄでのＤ７である。インク給送スロット１７０８とプリントヘッドダイ１７００の他方の側面１７００ｂとの間にある液滴発生器６０は、１７１２ｃ及び１７１２ｆでのデータ線群Ｄ２、１７１６ｃ及び１７１６ｆでのＤ４、１７２０ｃ及び１７２０ｆでのＤ６、並びに１７２４ｃ及び１７２４ｆでのＤ８である。したがって、８本すべてのデータ線２０８ａ〜２０８ｈを配線するのとは対照的に、４本のデータ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇがインク給送スロット１７０４とプリントヘッドダイ１７００の一方の側面１７００ａとの間に配線される。また、８本すべてのデータ線２０８ａ〜２０８ｈを配線するのとは対照的に、４本のデータ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈがインク給送スロット１７０８とプリントヘッドダイ１７００の他方の側面１７００ｂとの間に配線される。
さらに、インク給送スロット１７０４と１７０６との間にある液滴発生器６０は、１７１２ａ、１７１２ｂ、１７１２ｄ、及び１７１２ｅでのデータ線群Ｄ２、１７１６ａ、１７１６ｂ、１７１６ｄ、及び１７１６ｅでのＤ４、１７２０ａ、１７２０ｂ、１７２０ｄ、及び１７２０ｅでのＤ６、並びに１７２４ａ、１７２４ｂ、１７２４ｄ、及び１７２４ｅでのＤ８である。また、インク給送スロット１７０６と１７０８との間にある液滴発生器６０は、１７１０ｂ、１７１０ｃ、１７１０ｅ、及び１７１０ｆでのデータ線群Ｄ１、１７１４ｂ、１７１４ｃ、１７１４ｅ、及び１７１４ｆでのＤ３、１７１８ｂ、１７１８ｃ、１７１８ｅ、及び１７１８ｆでのＤ５、並びに１７２２ｂ、１７２２ｃ、１７２２ｅ、及び１７２２ｆでのＤ７である。したがって、８本すべてのデータ線２０８ａ〜２０８ｈをインク給送スロット１７０４と１７０６との間、及びインク給送スロット１７０６と１７０８との間に配線するのとは対照的に、４本のデータ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈがインク給送スロット１７０４と１７０６との間に配線され、４本のデータ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇがインク給送スロット１７０６と１７０８との間に配線される。プリントヘッドダイ１７００のサイズは、８本のデータ線２０８ａ〜２０８ｈの代わりに４本のデータ線を配線することによって低減される。
一実施形態では、プリントヘッドダイ１７００は６００個の液滴発生器６０を含む。６個の噴射群１７０２ａ〜１７０２ｆはそれぞれ、１００個の液滴発生器６０を含む。各噴射群１７０２ａ〜１７０２ｆ内の６個のデータ線群は１３個の液滴発生器６０を含み、各噴射群１７０２ａ〜１７０２ｆ内のデータ線群のうちの２個は１１個の液滴発生器６０を含む。他の実施形態では、プリントヘッドダイ１７００は、４００個の液滴発生器６０又は６００を超える液滴発生器６０等、任意の適した数の液滴発生器６０を含むことができる。さらに、プリントヘッドダイ１７００は、任意の適した数の噴射群、データ線群、並びに各噴射群及び各データ線群における液滴発生器６０を含むことができる。さらに、プリントヘッドダイはより少数又はより多数の流体供給源を含むことができる。
図２２は、プリントヘッドダイ１７００の一実施形態のレイアウト例の別の態様を示す図である。プリントヘッドダイ１７００は、データ線２０８ａ〜２０８ｈ、噴射線２１４ａ〜２１４ｆ、インク供給源、例えばインク給送スロット１７０４、１７０６、及び１７０８、並びに６個の噴射群１７０２ａ〜１７０２ｆを含む。さらに、プリントヘッドダイ１７００は、アドレス発生器１８００ａ及び１８００ｂ、並びに２組のアドレス線１８０６ａ〜１８０６ｇ及び１８０８ａ〜１８０８ｇを含む。アドレス発生器１８００ａはアドレス線１８０６ａ〜１８０６ｇに電気的に結合され、アドレス発生器１８００ｂはアドレス線１８０８ａ〜１８０８ｇに電気的に結合される。アドレス線１８０６ａ〜１８０６ｇは、噴射群１７０２ａ〜１７０２ｃ内の行下位群のプリチャージ噴射セル１２０に電気的に結合され、アドレス線１８０８ａ〜１８０８ｇは、噴射群１７０２ｄ〜１７０２ｆ内の行下位群のプリチャージ噴射セル１２０に電気的に結合される。アドレス線１８０６ａ〜１８０６ｇ及び１８０８ａ〜１８０８ｇは、アドレス線２０６ａ〜２０６ｇについてそれぞれ上述したように、行下位群のプリチャージ噴射セル１２０に電気的に結合される。
アドレス発生器１８００ａ及び１８００ｂは、図１３に示すアドレス発生器１０００及び１００２と同様である。したがって、アドレス発生器１８００ａ及び１８００ｂの適した実施形態は、図９〜図１２に示すように実施され得る。
アドレス発生器１８００ａ及び１８００ｂは、アドレス線１８０６ａ〜１８０６ｇ及び１８０８ａ〜１８０８ｇを通じてアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７を噴射群１７０２ａ〜１７０２ｆに供給する。アドレス発生器１８００ａは、アドレス線１８０６ａ〜１８０６ｇを通じてアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を噴射群１７０２ａ〜１７０２ｃに供給する。アドレス発生器１８００ｂは、アドレス線１８０８ａ〜１８０８ｇを通じてアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を噴射群１７０２ｄ〜１７０２ｆに供給する。アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３が選択線２１２ａ〜２１２ｃに提供された際に、アドレス発生器１８００ａにより噴射群１７０２ａ〜１７０２ｃに供給される。アドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、選択信号ＳＥＬ４、ＳＥＬ５、及びＳＥＬ６が選択線２１２ｄ〜２１２ｆに提供された際に、アドレス発生器１８００ｂにより噴射群１７０２ｄ〜１７０２ｆに供給される。噴射群１７０２ａ〜１７０２ｆにわたる１サイクルにおいて、アドレス発生器１８００ａはアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を半分の噴射群１７０２ａ〜１７０２ｃに供給し、アドレス発生器１８００ｂはアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を残りの半分の噴射群１７０２ｄ〜１７０２ｆに供給する。一実施形態では、アドレス発生器１８００ａ及び１８００ｂは、噴射群１７０２ａ〜１７０２ｆにわたる１サイクルの間に、同期して同じアドレスをアドレス線１８０６ａ〜１８０６ｇ及び１８０８ａ〜１８０８ｇに提供する。噴射群１７０２ａ〜１７０２ｆにわたる各サイクルの後、アドレス発生器１８００ａ及び１８００ｂは、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び〜Ｂ１、〜Ｂ２、…、〜Ｂ７を１３個の行下位群のシーケンスにおいて次の順次行下位群をアドレス指定するように変更する。
アドレス発生器１８００ａ及び１８００ｂは、プリントヘッドダイ１７００の対向する角に配置される。アドレス発生器１８００ａは、プリントヘッドダイの側面１７００ｂ及び１７００ｃによって囲まれた角に配置される。アドレス発生器１８００ｂは、プリントヘッドダイの側面１７００ａ及び１７００ｄによって囲まれた角に配置される。
７本のアドレス線１８０６ａ〜１８０６ｇは、インク給送スロット１７０８とプリントヘッドダイの側面１７００ｂとの間に配線され、且つプリントヘッドダイの側面１７００ｃに沿ってインク給送スロット１７０４とプリントヘッドダイの側面１７００ａとの間に配線される。さらに、アドレス線１８０６ａ〜１８０６ｇは、インク給送スロット１７０４と１７０６との間、及びインク給送スロット１７０６と１７０８との間に配線される。アドレス線１８０６ａ〜１８０６ｇは、インク給送スロット１７０４、１７０６、及び１７０８の長さの半分に沿って配線されて、噴射群１７０２ａ〜１７０２ｃ内のプリチャージ噴射セル１２０に電気的に結合する。アドレス発生器１８００ａ及び１８００ｂのレイアウトは変更可能であり、プリチャージ噴射セル１２０への信号経路長を短縮することによって動作周波数を上げるために利用することが可能である。
７本のアドレス線１８０８ａ〜１８０８ｇは、インク給送スロット１７０４とプリントヘッドダイの側面１７００ａとの間に配線され、且つプリントヘッドダイの側面１７００ｄに沿ってインク給送スロット１７０８とプリントヘッドダイの側面１７００ｂとの間に配線される。さらに、アドレス線１８０８ａ〜１８０８ｇは、インク給送スロット１７０４と１７０６との間、及びインク給送スロット１７０６と１７０８との間に配線される。アドレス線１８０８ａ〜１８０８ｇは、インク給送スロット１７０４、１７０６、及び１７０８の残り半分の長さに沿って配線されて、噴射群１７０２ｄ〜１７０２ｆ内のプリチャージ噴射セル１２０に電気的に結合する。
データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇは、プリントヘッドダイの側面１７００ａとインク給送スロット１７０４との間に、及びインク給送スロット１７０６と１７０８との間に配線される。プリントヘッドダイの側面１７００ａとインク給送スロット１７０４との間に配線される各データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇは、２つの噴射群１７０２ａ及び１７０２ｄ内のプリチャージ噴射セル１２０に電気的に結合される。インク給送スロット１７０６と１７０８との間に配線される各データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇは、４つの噴射群１７０２ｂ、１７０２ｃ、１７０２ｅ、及び１７０２ｆ内のプリチャージ噴射セル１２０に電気的に結合される。データ線２０８ａは、１７１０でのデータ線群Ｄ１内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ１を提供する。データ線２０８ｃは、１７１４でのデータ線群Ｄ３内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ３を提供する。データ線２０８ｅは、１７１８でのデータ線群Ｄ５内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ５を提供し、データ線２０８ｇは、１７２２でのデータ線群Ｄ７内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ７を提供する。データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇはデータ信号〜Ｄ１、〜Ｄ３、〜Ｄ５、及び〜Ｄ７を受け取り、データ信号〜Ｄ１、〜Ｄ３、〜Ｄ５、及び〜Ｄ７を各噴射群１７０２ａ〜１７０２ｆ内のプリチャージ噴射セル１２０に提供する。一実施形態では、データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇは、インク給送スロット１７０４、１７０６、及び１７０８の全長にわたって配線されない。代わりに、各データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇは、噴射群１７０２ａ〜１７０２ｆ内のデータ線群に最も近いプリントヘッドダイ１７００の側面に沿って配置されるボンディングパッドから各データ線群まで配線される。データ線２０８ａ及び２０８ｃは、プリントヘッドダイ１７００の側面１７００ｃに沿ったボンディグパッドに電気的に結合され、データ線２０８ｅ及び２０８ｇは、プリントヘッドダイ１７００の側面１７００ｄに沿ったボンディグパッドに電気的に結合される。
データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、インク給送スロット１７０４と１７０６との間に、及びインク給送スロット１７０８とプリントヘッドダイの側面１７００ｂとの間に配線される。インク給送スロット１７０４と１７０６との間に配線される各データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、４つの噴射群１７０２ａ、１７０２ｂ、１７０２ｄ、及び１７０２ｅ内のプリチャージ噴射セル１２０に電気的に結合される。インク給送スロット１７０８とプリントヘッドダイの側面１７００ｂとの間に配線される各データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、２つの噴射群１７０２ｃ及び１７０２ｆ内のプリチャージ噴射セル１２０に電気的に結合される。データ線２０８ｂは、１７１２でのデータ線群Ｄ２内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ２を提供する。データ線２０８ｄは、１７１６でのデータ線群Ｄ４内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ４を提供する。データ線２０８ｆは、１７２０でのデータ線群Ｄ６内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ６を提供し、データ線２０８ｈは、１７２４でのデータ線群Ｄ８内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ８を提供する。データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈはデータ信号〜Ｄ２、〜Ｄ４、〜Ｄ６、及び〜Ｄ８を受け取り、データ信号〜Ｄ２、〜Ｄ４、〜Ｄ６、及び〜Ｄ８を各噴射群１７０２ａ〜１７０２ｆ内のプリチャージ噴射セル１２０に提供する。一実施形態では、データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、インク給送スロット１７０４、１７０６、及び１７０８の全長にわたって配線されない。代わりに、各データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、噴射群１７０２ａ〜１７０２ｆ内のデータ線群に最も近いプリントヘッドダイ１７００の側面に沿って配置されるボンディグパッドから各データ線群まで配線される。データ線２０８ｂ及び２０８ｄは、プリントヘッドダイ１７００の側面１７００ｃに沿ったボンディグパッドに電気的に結合され、データ線２０８ｆ及び２０８ｈは、プリントヘッドダイ１７００の側面１７００ｄに沿ったボンディグパッドに電気的に結合される。
導電性噴射線２１４ａ〜２１４ｆはインク給送スロット１７０４、１７０６、及び１７０８に沿って配置されて、エネルギー信号ＦＩＲＥ１、ＦＩＲＥ２、…、ＦＩＲＥ６を噴射群１７０２ａ〜１７０２ｆにそれぞれ供給する。噴射線２１４ａ〜２１４ｆは、導電状態にあるプリチャージ噴射セル１２０内の噴射抵抗５２にエネルギーを供給して、インクを加熱して液滴発生器６０からインクを噴射させる。噴射群１７０２ａ〜１７０２ｆ内の各液滴発生器６０からインクを均等に噴射するために、対応する噴射線２１４ａ〜２１４ｆは、エネルギーを噴射群１７０２ａ〜１７０２ｆ内の各噴射抵抗５２に均等に供給するように構成される。
エネルギーのばらつきは、噴射群１７０２ａ〜１７０２ｆのうちの１つにおいて任意の２つの噴射抵抗５２を通じて損失される電力の最大差の百分率である。最大量の電力は、単一の噴射抵抗５２のみを付勢する際に、噴射群１７０２ａ〜１７０２ｆの最初の噴射抵抗５２（エネルギー信号ＦＩＲＥ１、ＦＩＲＥ２、…、ＦＩＲＥ６を受け取るボンディグパッドに最も近い噴射抵抗５２）で見いだされる。最小量の電力は、行下位群のすべての噴射抵抗５２が付勢される際に、噴射群１７０２ａ〜１７０２ｆの最後の噴射抵抗５２に見いだされる。エネルギーのばらつきの一因となるレイアウトには、噴射線の幅、接地線の幅、金属の厚さ、及び噴射線２１４ａ〜２１４ｆの長さが挙げられる。接地線のレイアウト及びサイズの一実施形態が、本願と同日に出願され、本願の譲受人に譲渡された「Fluid Ejection Device」と題する同時係属中の米国特許出願第 号に図示されて開示されており、この内容の全体を参照により本明細書に組み込む。１０〜１５％のエネルギーのばらつきが好ましく、最大で２０％のエネルギーのばらつきが、適したエネルギーのばらつきであることが分かっている。
噴射群１７０２ａ〜１７０２ｆ及び噴射線２１４ａ〜２１４ｆは、インク給送スロット１７０４、１７０６、及び１７０８に沿ってレイアウトされて、適したエネルギーのばらつきを実現する。噴射群１７０２ａ〜１７０２ｆ内のプリチャージ噴射セル１２０は、インク給送スロット１７０４、１７０６、又は１７０８の対向する側面に沿って配置される。噴射群１７０２ａ〜１７０２ｆ内のすべてのプリチャージ噴射セル１２０をインク給送スロット１７０４、１７０６、又は１７０８の一方の側面の全長に沿わせるのではなく、噴射群１７０２ａ〜１７０２ｆ内のプリチャージ噴射セル１２０は、インク給送スロット１７０４、１７０６、又は１７０８の対向する側面それぞれの長さの半分に沿って配置される。対応する噴射線２１４ａ〜２１４ｆの長さは、インク給送スロット１７０４、１７０６、又は１７０８の全長と比較して、インク給送スロット１７０４、１７０６、及び１７０８の一端からインク給送スロット１７０４、１７０６、又は１７０８の長さの半分に短縮される。各噴射線２１４ａ〜２１４ｆは、インク給送スロット１７０４、１７０６、又は１７０８の両側に配置され、インク給送スロット１７０４、１７０６、又は１７０８の一端において電気的に結合されて、ほぼＵ字形の噴射線２１４ａ〜２１４ｆを形成する。ほぼＵ字形の噴射線２１４ａ〜２１４ｆは実質上、インク給送スロット１７０４、１７０６、及び１７０８の全長に延びる噴射線の半分である。以下の表において、ほぼＵ字形の噴射線２１４ａ〜２１４ｆのエネルギーのばらつきと、インク給送スロット１７０４、１７０６、及び１７０８の一方の側面の全長に沿って走る噴射線である直線状の噴射線のエネルギーのばらつきとを比較する。
Figure 0004516115
表に見られるように、同じ噴射線を有する線形噴射群を使用すると、接地線及びダイの幅は結果としてより長くなるとともに、不適当なエネルギーのばらつきが生じる（１１％対５２％）。エネルギーのばらつきの差は、金属の厚さを４倍に増加して、噴射線の抵抗を減らすことによりわずかに改善される。しかし、エネルギーのばらつきはそれでもなお不適当（１１％対３６％）である。代わりに、線形噴射群の構成においてエネルギーのばらつきを１１％に低減するために、ダイの幅が増大される。
ほぼＵ字形の噴射線２１４ａ〜２１４ｆは、インク給送スロット１７０４、１７０６、及び１７０８の対向する側面のそれぞれに沿って配置されるプリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ａは、１７０２ａでのＦＧ１内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ａは、インク給送スロット１７０４の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０４の一端からインク給送スロット１７０４の長さの半分までｙ方向に延びる。噴射線２１４ａは、エネルギー信号ＦＩＲＥ１及びエネルギーパルスを１７０２ａでのＦＧ１に供給する。
噴射線２１４ｂは、１７０２ｂでのＦＧ２内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｂは、インク給送スロット１７０６の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０６の一端からインク給送スロット１７０６の長さの半分までｙ方向に延びる。噴射線２１４ｂは、エネルギー信号ＦＩＲＥ２及びエネルギーパルスを１７０２ｂでのＦＧ２に供給する。
噴射線２１４ｃは、１７０２ｃでのＦＧ３内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｃは、インク給送スロット１７０８の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０８の一端からインク給送スロット１７０６の長さの半分までｙ方向に延びる。噴射線２１４ｃは、エネルギー信号ＦＩＲＥ３及びエネルギーパルスを１７０２ｃでのＦＧ３に供給する。
噴射線２１４ｄは、１７０２ｄでのＦＧ４内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｄは、インク給送スロット１７０４の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０４の一端からインク給送スロット１７０４の長さの半分までｙ方向に延びる。噴射線２１４ｄは、エネルギー信号ＦＩＲＥ４及びエネルギーパルスを１７０２ｄでのＦＧ４に供給する。
噴射線２１４ｅは、１７０２ｅでのＦＧ５内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｅは、インク給送スロット１７０６の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０６の一端からインク給送スロット１７０６の長さの半分までｙ方向に延びる。噴射線２１４ｅは、エネルギー信号ＦＩＲＥ５及びエネルギーパルスを１７０２ｅでのＦＧ５に供給する。
噴射線２１４ｆは、１７０２ｆでのＦＧ６内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｆは、インク給送スロット１７０８の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０８の一端からインク給送スロット１７０８の長さの半分までｙ方向に延びる。噴射線２１４ｆは、エネルギー信号ＦＩＲＥ６及びエネルギーパルスを１７０２ｆでのＦＧ６に供給する。
図２３は、プリントヘッドダイ１７００の一実施形態のセクション１８２０の平面図を示す図である。セクション１８２０は、インク給送スロット１７０４と１７０６との間のチャネル内にあり、１７２０ａ及び１７２０ｂでのデータ線群Ｄ６に隣接して配置される。セクション１８２０は、アドレス線１８０６ａ〜１８０６ｇ、噴射線２１４ａ及び２１４ｂ、並びにデータ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈを含む。さらに、セクション１８２０は相互接続線１８２２ａ〜１８２２ｃも含む。アドレス線１８０６ａ〜１８０６ｇ、データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈ、並びに噴射線２１４ａ及び２１４ｂは互いに平行に、且つインク給送スロット１７０４及び１７０６の長さに平行に配置される。相互接続線１８２２ａ〜１８２２ｃは、インク給送スロット１７０４及び１７０６に直交して配置される。
アドレス線１８０６ａ〜１８０６ｇ及びデータ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、第１の金属層の一部として形成された導電線である。噴射線２１４ａ及び２１４ｂは、第２の金属層の一部として形成された導電線であり、相互接続線１８２２ａ〜１８２２ｃはポリシリコンの一部として形成される。ポリシリコン層は、第１の絶縁層によって第１の金属層から絶縁される。第１の金属層は、第２の絶縁層によって第２の金属層から分離され絶縁される。
アドレス線１８０６ａ〜１８０６ｇは、アドレス線１８０６ａ〜１８０６ｇ並びに噴射線２１４ａ及び２１４ｂが重ならないように、噴射線２１４ａと２１４ｂとの間に配置される。インク給送スロット１７０４及び１７０６の長さに沿ったアドレス線１８０６ａ〜１８０６ｇのほぼすべてと噴射線２１４ａ及び２１４ｂとの重なりが最小限に抑えられて、重なる噴射線２１４ａ及び２１４ｂとアドレス線１８０６ａ〜１８０６ｇとの間のクロストークと比較して、噴射線２１４ａ及び２１４ｂとアドレス線１８０６ａ〜１８０６ｇとの間のクロストークが低減される。データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈ、並びに噴射線２１４ａ及び２１４ｂは、インク給送スロット１７０４及び１７０６の長さに沿って重なる。
アドレス線１８０６ａ〜１８０６ｇは、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を基板上のアドレス発生器１８００ａから受け取り、データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、データ信号〜Ｄ２、〜Ｄ４、〜Ｄ６、及び〜Ｄ８を外部回路から受け取る。相互接続線１８２２ａ〜１８２２ｃは、ポリシリコン層と第１の金属層との間のバイアを介して、選択されたデータ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈ又は選択されたアドレス線１８０６ａ〜１８０６ｇに電気的に結合される。相互接続線１８２２ａ〜１８２２ｃは、インク給送スロット１７０４と１７０６との間のチャネルを横切って信号を受け取り、個々のプリチャージ噴射セル１２０に信号を供給する。噴射線２１４ａ及び２１４ｂは、噴射信号ＦＩＲＥ１及びＦＩＲＥ２を外部回路から受け取る。
セクション１８２０での配線方式は、インク給送スロット１７０４と１７０６との間、インク給送スロット１７０６と１７０８との間、インク給送スロット１７０４とプリントヘッドダイ１７００の一方の側面１７００ａとの間、及びインク給送スロット１７０８とプリントヘッドダイ１７００の他方の側面１７００ｂとの間に使用される。
図２４は、プリントヘッドダイ１９００の一実施形態のレイアウト例を示す図である。プリントヘッドダイ１９００は、プリントヘッドダイ１７００の構成要素と同様の構成要素を含み、同様の番号を同様の構成要素に使用する。プリントヘッドダイ１９００は、データ線２０８ａ〜２０８ｈ、噴射線２１４ａ〜２１４ｆ、インク給送スロット１７０４、１７０６、及び１７０８、並びに１７０２ａ〜１７０２ｆで示す６個の噴射群を含む。さらに、プリントヘッドダイ１９００は、アドレス発生器１９０２、アドレスラッチ１９０４、アドレス線１９０８ａ〜１９０８ｇ、並びにラッチド（ラッチされた）アドレス線１９１０ａ〜１９１０ｇを含む。アドレス発生器１９０２はアドレス線１９０８ａ〜１９０８ｇに電気的に結合され、アドレスラッチ１９０４はラッチドアドレス線１９１０ａ〜１９１０ｇに電気的に結合される。さらに、アドレス発生器１９０２は、相互接続線１９０６ａ〜１９０６ｇを介してアドレスラッチ１９０４に電気的に結合される。
アドレス発生器１９０２の一実施形態は、図１５に示すアドレス発生器１２００と同様である。したがって、アドレス発生器１９０２の適した実施形態は、図９〜図１２に示すように実施され得る。
アドレスラッチ１９０４はアドレス発生器の一実施形態であり、プリントヘッドダイ１９００上の第２のアドレス発生器の代わりに利用され得る。アドレス発生器１９０２は、すべて外部信号（例えば、ＣＳＹＮＣ及びタイミング信号Ｔ１〜Ｔ６）に基づいてアドレスを生成するが、アドレスラッチ１９０４は、アドレス発生器１９０２により提供されて受け取った内部アドレス及び外部タイミング信号に基づいてアドレスを生成する。アドレスラッチ１９０４の適した実施形態は、図１５に示すラッチ回路１２０２と同様であり、これは図１６及び図１７に示すラッチレジスタ１２２０等のラッチレジスタを７個含む。
アドレス線１９０８ａ〜１９０８ｇは、噴射群１７０２ａ、１７０２ｂ内、及び噴射群１７０２ｃの第１の部分内のプリチャージ噴射セル１２０に電気的に結合される。ラッチドアドレス線１９１０ａ〜１９１０ｇは、噴射群１７０２ｄ〜１７０２ｆ内、及び噴射群１７０２ｃの第２の部分内のプリチャージ噴射セル１２０に電気的に結合される。噴射群１７０２ｃの第１の部分は、インク給送スロット１７０６とインク給送スロット１７０８との間に配置され、１７１０ｃ、１７１４ｃ、１７１８ｃ、及び１７２２ｃでのデータ線群Ｄ１、Ｄ３、Ｄ５、及びＤ７を含む。噴射群１７０２ｃの第２の部分は、インク給送スロット１７０８とプリントヘッドダイの側面１９００ｂとの間に配置され、１７１２ｃ、１７１６ｃ、１７２０ｃ、及び１７２４ｃでのデータ線群Ｄ２、Ｄ４、Ｄ６、及びＤ８を含む。噴射群１７０２ｃの第１の部分は、噴射群１７０２ｃのプリチャージ噴射セル１２０の半分を含み、噴射群１７０２ｃの第２の部分は噴射群１７０２ｃのプリチャージ噴射セル１２０の残りの半分を含む。アドレス線１９０８ａ〜１９０８ｇ及びラッチドアドレス線１９１０ａ〜１９１０ｇは、アドレス線２０６ａ〜２０６ｇそれぞれについて上述したように行下位群に電気的に結合される。即ち、アドレス線１９０８ａ／１９１０ａは、アドレス線２０６ａが行下位群に結合されるように行下位群に電気的に結合され、アドレス線１９０８ｂ／１９１０ｂは、アドレス線２０６ｂが行下位群に結合されるように行下位群に電気的に結合され、アドレス線２０６ｇが行下位群に結合されるように行下位群に電気的に結合されるアドレス線１９０８ａ／１９１０ｇまで（アドレス線１９０８ａ／１９１０を含む）以下同様である。
アドレス発生器１９０２は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をアドレスラッチ１９０４及び噴射群１７０２ａ、１７０２ｂに、及び噴射群１７０２ｃの第１の部分に供給する。アドレス発生器１９０２は、相互接続線１９０６ａ〜１９０６ｇを介してアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をアドレスラッチ１９０４に、及びアドレス線１９０８ａ〜１９０８ｇを介して噴射群１７０２ａ、１７０２ｂに、及び噴射群１７０２ｃの第１の部分に供給する。アドレス信号〜Ａ１は相互接続線１９０６ａ及びアドレス線１９０８ａに供給され、アドレス信号〜Ａ２は相互接続線１９０６ｂ及びアドレス線１９０８ｂに供給され、相互接続線１９０６ｇ及びアドレス線１９０８ｇに供給されるアドレス信号〜Ａ７まで（アドレス信号〜Ａ７を含む）以下同様である。
アドレスラッチ１９０４は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を受け取り、ラッチドアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を噴射群１７０２ｄ〜１７０２ｆに、及び噴射群１７０２ｃの第２の部分に供給する。アドレスラッチ１９０４は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を相互接続線１９０６ａ〜１９０６ｇで受け取る。受け取った信号〜Ａ１、〜Ａ２、…、〜Ａ７はアドレスラッチ１９０４にラッチされて、アドレスラッチ１９０４は対応するラッチドアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を供給する。ラッチドアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、ラッチドアドレス線１９１０ａ〜１９１０ｇを介して噴射群１７０２ｄ〜１７０２ｆに、及び噴射群１７０２ｃの第２の部分に供給される。
アドレスラッチ１９０４はアドレス信号〜Ａ１を相互接続線１９０６ａで受け取り、アドレス信号〜Ａ１をラッチしてラッチドアドレス信号〜Ｂ１をラッチドアドレス線１９１０ａに供給する。アドレスラッチ１９０４はアドレス信号〜Ａ２を相互接続線１９０６ｂで受け取り、アドレス信号〜Ａ２をラッチしてラッチドアドレス信号〜Ｂ２をラッチアドレス線１９１０ｂに供給し、アドレスラッチ１９０４がアドレス信号〜Ａ７を相互接続線１９０６ｇで受け取り、アドレス信号〜Ａ７をラッチしてラッチドアドレス信号〜Ｂ７をラッチドアドレス線１９１０ｇに供給するまで以下同様である。
アドレス発生器１９０２は、３つの時間期間に有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を供給する。これら３つの時間期間の間に、選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３が、１つの時間期間当たり１つの選択信号ＳＥＬ１、ＳＥＬ２、又はＳＥＬ３で、噴射群１７０２ａ〜１７０２ｃにそれぞれ供給される。アドレスラッチ１９０４は、選択信号ＳＥＬ１が噴射群１７０２ａに供給される際に有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をラッチする。アドレスラッチ１９０４の出力は、選択信号ＳＥＬ２が噴射群１７０２ｂに供給される際に有効なラッチドアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７に整定される。有効なアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７及び有効なラッチドアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、選択信号ＳＥＬ３が噴射群１７０２ｃに供給される際に噴射群１７０２ｃに供給される。アドレスラッチ１９０４は、４つの時間期間に有効なラッチドアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を供給する。これら４つの時間期間の間に、選択信号ＳＥＬ３、ＳＥＬ４、ＳＥＬ５、及びＳＥＬ６は、１つの時間期間当たり１つの選択信号ＳＥＬ３、ＳＥＬ４、ＳＥＬ５、又はＳＥＬ６で、噴射群１７０２ｃ〜１７０２ｃにそれぞれ供給される。
アドレス発生器１９０２は、選択信号ＳＥＬ３を含む時間期間の後に、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を、１３個の行下位群のうちの次の行下位群をアドレス指定するように変更する。新しいアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７は、次のサイクルの開始前、且つ選択信号ＳＥＬ１を含む時間期間の前に有効である。アドレスラッチ１９０４は、選択信号ＳＥＬ６を含む時間期間後に新しいアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をラッチする。ラッチアドドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、次のサイクル中、選択信号ＳＥＬ３を含む時間期間前に有効である。
噴射群１７０２ａ〜１７０２ｆにわたる１サイクルにおいて、アドレス発生器１９０２は、選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３が噴射群１７０２ａ、１７０２ｂに、及び１７０２ｃに供給される際に、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を噴射群１７０２ａ、１７０２ｂに、及び１７０２ｃの第１の部分に供給する。また、ラッチドアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７は、選択信号ＳＥＬ３、ＳＥＬ４、ＳＥＬ５、及びＳＥＬ６が噴射群１７０２ｃ〜１７０２ｆに供給される際に、噴射群１７０２ｃの第２の部分、及び噴射群１７０２ｄ〜１７０２ｆに供給される。アドレス発生器１９０２及びアドレスラッチ１９０４は、噴射群１７０２ａ〜１７０２ｆにわたる１サイクルの間に、同じアドレスをアドレス線１９０８ａ〜１９０８ｇ、及びラッチドアドレス線１９１０ａ〜１９１０ｇに供給する。
アドレス発生器１９０２は、アドレスラッチ１９０４に隣接して、プリントヘッドダイの側面１９００ｂ及びプリントヘッドダイの側面１９００ｃによって囲まれたプリントヘッドダイ１９００の一角に配置される。アドレス発生器１９０２及びアドレスラッチ１９０４が互いに隣接する場合、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７をアドレス発生器１９０２からアドレスラッチ１９０４に渡すことの信頼性が、より長い相互接続線１９０６ａ〜１９０６ｇを介してアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を渡す場合と比較して向上する。
他の実施形態では、アドレス発生器１９０２及びアドレスラッチ１９０４は、プリントヘッドダイ１９００上の異なる場所に配置してもよい。一実施形態では、アドレス発生器１９０２は、プリントヘッドダイの側面１９００ｂ及びプリントヘッドダイの側面１９００ｃによって囲まれた、プリントヘッドダイ１９００の角に配置してもよく、アドレスラッチ１９０４は、噴射群１７０２ｃと１７０２ｆとの間に、プリントヘッドダイの側面１９００ｂに沿って配置してもよい。この実施形態では、相互接続線１９０６ａ〜１９０６ｇを使用してアドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を、インク給送スロット１７０８とプリントヘッドダイの側面１９００ｂとの間にある噴射群１７０２ｃの第２の部分に供給される。アドレス発生器１９０２は、アドレス信号〜Ａ１、〜Ａ２、…、〜Ａ７を３個の噴射群１７０２ａ〜１７０２ｃに供給し、アドレスラッチ１９０４は、ラッチアドレス信号〜Ｂ１、〜Ｂ２、…、〜Ｂ７を３個の噴射群１７０２ｄ〜１７０２ｆに供給する。
例示的な実施形態では、７本のアドレス線１９０８ａ〜１９０８ｇは、プリントヘッドダイの側面１９００ｃに沿ってインク給送スロット１８０４とプリントヘッドダイの側面１９００ａとの間に配線される。さらに、アドレス線１９０８ａ〜１９０８ｇは、インク給送スロット１７０４と１７０６との間、及びインク給送スロット１７０６と１７０８との間に配線される。アドレス線１９０８ａ〜１９０８ｇは、インク給送スロット１７０４、１７０６、及び１７０８の長さの半分に沿って配線されて、噴射群１７０２ａ、１７０２ｂ内、及び噴射群１７０２ｃの第１の部分内のプリチャージ噴射セル１２０に電気的に結合する。
７本のラッチドアドレス線１９１０ａ〜１９１０ｇは、インク給送スロット１７０８の全長に沿ってインク給送スロット１７０８とプリントヘッドダイの側面１９００ｂとの間に配線される。また、ラッチドアドレス線１９１０ａ〜１９１０ｇは、プリントヘッドダイの側面１９００ｄに沿ってインク給送スロット１７０４とプリントヘッドダイの側面１９００ａとの間に配線される。さらに、アドレス線１９１０ａ〜１９１０ｇは、インク給送スロット１７０４と１７０６との間、及びインク給送スロット１７０６と１７０８との間に配線される。アドレス線１９１０ａ〜１９１０ｇは、インク給送スロット１７０８の全長に沿ってインク給送スロット１７０８とプリントヘッドダイの側面１９００ｂとの間に、及びインク給送スロット１７０４、１７０６、及び１７０８の長さの残りの半分に沿って配線され、噴射群１７０２ｃの第２の部分内、並びに噴射群１７０２ｄ、１７０２ｅ、及び１７０２ｆ内のプリチャージ噴射セル１２０に電気的に結合する。
データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇは、プリントヘッドダイの側面１９００ａとインク給送スロット１７０４との間に、及びインク給送スロット１７０６と１７０８との間に配線される。プリントヘッドダイの側面１９００ａとインク給送スロット１７０４との間に配線される各データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇは、２つの噴射群１７０２ａ及び１７０２ｄ内のプリチャージ噴射セル１２０に電気的に結合される。インク給送スロット１７０６と１７０８との間に配線される各データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇは、４つの噴射群１７０２ｂ、１７０２ｃ、１７０２ｅ、及び１７０２ｆ内のプリチャージ噴射セル１２０に電気的に結合される。データ線２０８ａは、１７１０でのデータ線群Ｄ１内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ１を供給する。データ線２０８ｃは、１７１４でのデータ線群Ｄ３内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ３を供給する。データ線２０８ｅは、１７１８でのデータ線群Ｄ５内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ５を供給し、データ線２０８ｇは、１７２２でのデータ線群Ｄ７内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ７を供給する。データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇはデータ信号〜Ｄ１、〜Ｄ３、〜Ｄ５、及び〜Ｄ７を受け取り、データ信号〜Ｄ１、〜Ｄ３、〜Ｄ５、及び〜Ｄ７を各噴射群１７０２ａ〜１７０２ｆ内のプリチャージ噴射セル１２０に供給する。一実施形態では、データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇは、インク給送スロット１７０４、１７０６、及び１７０８の全長にわたって配線されない。代わりに、各データ線２０８ａ、２０８ｃ、２０８ｅ、及び２０８ｇは、噴射群１７０２ａ〜１７０２ｆ内のデータ線群に最も近いプリントヘッドダイ１９００の側面に沿って配置されるボンディグパッドから各データ線群まで配線される。データ線２０８ａ及び２０８ｃは、プリントヘッドダイ１９００の側面１９００ｃに沿ったボンディグパッドに電気的に結合され、データ線２０８ｅ及び２０８ｆは、プリントヘッドダイ１９００の側面１９００ｄに沿ったボンディグパッドに電気的に結合される。
データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、インク給送スロット１７０４と１７０６との間に、及びインク給送スロット１７０８とプリントヘッドダイの側面１９００ｂとの間に配線される。インク給送スロット１７０４と１７０６との間に配線される各データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、４つの噴射群１７０２ａ、１７０２ｂ、１７０２ｄ、及び１７０２ｅ内のプリチャージ噴射セル１２０に電気的に結合される。インク給送スロット１７０８とプリントヘッドダイの側面１９００ｂとの間に配線される各データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、２つの噴射群１７０２ｃ及び１７０２ｆ内のプリチャージ噴射セル１２０に電気的に結合される。データ線２０８ｂは、１７１２でのデータ線群Ｄ２内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ２を供給する。データ線２０８ｄは、１７１６でのデータ線群Ｄ４内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ４を供給する。データ線２０８ｆは、１７２０でのデータ線群Ｄ６内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ６を供給し、データ線２０８ｈは、１７２４でのデータ線群Ｄ８内のプリチャージ噴射セル１２０に電気的に結合されて、データ信号〜Ｄ８を供給する。データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈはデータ信号〜Ｄ２、〜Ｄ４、〜Ｄ６、及び〜Ｄ８を受け取り、データ信号〜Ｄ２、〜Ｄ４、〜Ｄ６、及び〜Ｄ８を各噴射群１７０２ａ〜１７０２ｆ内のプリチャージ噴射セル１２０に供給する。一実施形態では、データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、インク給送スロット１７０４、１７０６、及び１７０８の全長にわたって配線されない。代わりに、各データ線２０８ｂ、２０８ｄ、２０８ｆ、及び２０８ｈは、噴射群１７０２ａ〜１７０２ｆ内のデータ線群に最も近いプリントヘッドダイ１９００の側面に沿って配置されるボンディグパッドから各データ線群まで配線される。データ線２０８ｂ及び２０８ｄは、プリントヘッドダイ１９００の側面１９００ｃに沿ったボンディグパッドに電気的に結合され、データ線２０８ｆ及び２０８ｈは、プリントヘッドダイ１９００の側面１９００ｄに沿ったボンディグパッドに電気的に結合される。
導電性噴射線２１４ａ〜２１４ｆはインク給送スロット１７０４、１７０６、及び１７０８に沿って配置されて、エネルギー信号ＦＩＲＥ１、ＦＩＲＥ２、…、ＦＩＲＥ６を噴射群１７０２ａ〜１７０２ｆにそれぞれ供給する。噴射線２１４ａ〜２１４ｆは、導電状態にあるプリチャージ噴射セル１２０内の噴射抵抗５２にエネルギーを供給して、インクを加熱して液滴発生器６０からインクを噴射させる。噴射群１７０２ａ〜１７０２ｆ内の各液滴発生器６０からインクを均等に噴射するために、対応する噴射線２１４ａ〜２１４ｆは、エネルギーを噴射群１７０２ａ〜１７０２ｆ内の各噴射抵抗５２に均等に供給するように構成される。
エネルギーのばらつきは、噴射群１７０２ａ〜１７０２ｆのうちの１つにおける任意の２つの噴射抵抗５２を通じて損失される電力の最大差の百分率である。最大量の電力は、単一の噴射抵抗５２のみが付勢される際に、噴射群１７０２ａ〜１７０２ｆの最初の噴射抵抗５２に見出され、最初の噴射抵抗５２は、エネルギー信号ＦＩＲＥ１、ＦＩＲＥ２、…、ＦＩＲＥ６を受け取るボンディグパッドに最も近い噴射抵抗５２である。最小量の電力は、行下位群のすべての噴射抵抗５２が付勢される際に、噴射群１７０２ａ〜１７０２ｆの最後の噴射抵抗５２に見出される。エネルギーのばらつきの一因となるレイアウトには、噴射線の幅、接地線の幅、金属の厚さ、及び噴射線２１４ａ〜２１４ｆの長さが挙げられる。１０〜１５％のエネルギーのばらつきが好ましく、最大で２０％のエネルギーのばらつきが適したエネルギーのばらつきであることが分かっている。
噴射群１７０２ａ〜１７０２ｆ及び噴射線２１４ａ〜２１４ｆは、インク給送スロット１７０４、１７０６、及び１７０８に沿ってレイアウトされて、適したエネルギーのばらつきを実現する。噴射群１７０２ａ〜１７０２ｆ内のプリチャージ噴射セル１２０は、インク給送スロット１７０４、１７０６、又は１７０８の対向する側面に沿って配置される。噴射群１７０２ａ〜１７０２ｆ内のすべてのプリチャージ噴射セル１２０をインク給送スロット１７０４、１７０６、又は１７０８の一方の側面の全長に沿わせるのではなく、噴射群１７０２ａ〜１７０２ｆ内のプリチャージ噴射セル１２０は、インク給送スロット１７０４、１７０６、又は１７０８の対向する側面それぞれの長さの半分に沿って配置される。対応する噴射線２１４ａ〜２１４ｆの長さは、インク給送スロット１７０４、１７０６、又は１７０８の全長と比較して、インク給送スロット１７０４、１７０６、及び１７０８の一端からインク給送スロット１７０４、１７０６、又は１７０８の長さの半分に短縮される。各噴射線２１４ａ〜２１４ｆは、インク給送スロット１７０４、１７０６、又は１７０８の両側に配置され、インク給送スロット１７０４、１７０６、又は１７０８の一端において電気的に結合されて、ほぼＵ字形の噴射線２１４ａ〜２１４ｆを形成する。ほぼＵ字形の噴射線２１４ａ〜２１４ｆは実質上、インク給送スロット１７０４、１７０６、及び１７０８の全長に延びる噴射線の半分である。以下の表において、ほぼＵ字形の噴射線２１４ａ〜２１４ｆのエネルギーのばらつきと、インク給送スロット１７０４、１７０６、及び１７０８の一方の側面の全長に沿って走る噴射線である直線状の噴射線のエネルギーのばらつきとを比較する。
Figure 0004516115
表に見られるように、同じ噴射線を有する線形噴射群を使用すると、接地線及びダイの幅は結果としてより長くなり、不適当なエネルギーのばらつきが生じる（１１％対５２％）。エネルギーのばらつきの差は、金属の厚さを４倍に増加して、噴射線の抵抗を下げることによりわずかに改善される。しかし、エネルギーのばらつきはそれでもなお不適当（１１％対３６％）である。代わりに、線形噴射群の構成においてエネルギーのばらつきを１１％に低減するために、ダイの幅が増大される。
ほぼＵ字形の噴射線２１４ａ〜２１４ｆは、インク給送スロット１７０４、１７０６、及び１７０８の対向する側面のそれぞれに沿って配置されるプリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ａは、１７０２ａでのＦＧ１内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ａは、インク給送スロット１７０４の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０４の一端からインク給送スロット１７０４の長さの半分までｙ方向に延びる。噴射線２１４ａは、エネルギー信号ＦＩＲＥ１及びエネルギーパルスを１７０２ａでのＦＧ１に供給する。
噴射線２１４ｂは、１７０２ｂでのＦＧ２内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｂは、インク給送スロット１７０６の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０６の一端からインク給送スロット１７０６の長さの半分までｙ方向に延びる。噴射線２１４ｂは、エネルギー信号ＦＩＲＥ２及びエネルギーパルスを１７０２ｂでのＦＧ２に供給する。
噴射線２１４ｃは、１７０２ｃでのＦＧ３内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｃは、インク給送スロット１７０８の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０８の一端からインク給送スロット１７０８の長さの半分までｙ方向に延びる。噴射線２１４ｃは、エネルギー信号ＦＩＲＥ３及びエネルギーパルスを１７０２ｃでのＦＧ３に供給する。
噴射線２１４ｄは、１７０２ｄでのＦＧ４内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｄは、インク給送スロット１７０４の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０４の一端からインク給送スロット１７０４の長さの半分までｙ方向に延びる。噴射線２１４ｄは、エネルギー信号ＦＩＲＥ４及びエネルギーパルスを１７０２ｄでのＦＧ４に供給する。
噴射線２１４ｅは、１７０２ｅでのＦＧ５内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｅは、インク給送スロット１７０６の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０６の一端からインク給送スロット１７０６の長さの半分までｙ方向に延びる。噴射線２１４ｅは、エネルギー信号ＦＩＲＥ５及びエネルギーパルスを１７０２ｅでのＦＧ５に供給する。
噴射線２１４ｆは、１７０２ｆでのＦＧ６内の各プリチャージ噴射セル１２０に電気的に結合される。噴射線２１４ｆは、インク給送スロット１７０８の対向する側面のそれぞれに沿って配置され、インク給送スロット１７０８の一端からインク給送スロット１７０８の長さの半分までｙ方向に延びる。噴射線２１４ｆは、エネルギー信号ＦＩＲＥ６及びエネルギーパルスを１７０２ｆでのＦＧ６に供給する。
図２１〜図２４は、プリントヘッドダイ上のアドレス発生器、及び／又はアドレスラッチを示すレイアウトを示すが、アドレス信号は同様に外部ソースから提供され得る。アドレス信号が外部ソースから提供される場合、アドレス発生器、及び／又はアドレスラッチをプリントヘッドダイ上に設ける必要はない。この場合、図２１〜図２４において説明したレイアウトはまったく同じであってもよい。
図２５Ａ及び図２５Ｂを参照すると、外部回路をプリントヘッドダイ４０に結合するために利用され得るフレキシブル回路２００２のコンタクト領域２０００を示す図が示される。コンタクト領域２０００は、導電経路２００４を介して、プリントヘッドダイへの結合を提供する接点２００６に電気的に結合される。
イネーブル線コンタクト領域Ｅ０〜Ｅ６が、イネーブル信号を外部ソースから受け取り、そのイネーブル信号、例えば選択信号ＳＥＬ１〜ＳＥＬ６、プリチャージ信号ＰＲＥ１〜ＰＲＥ６、及びＬＡＴＣＨ信号を提供するように構成される。しかし、図４〜図８及び図１１〜図２４に関して説明した線とコンタクト領域Ｅ０〜Ｅ６との関係は１対１である必要はなく、例えば、信号ＰＲＥ１はコンタクト領域Ｅ０に設ける必要はないことに留意されたい。必要なのは、適切な選択線及びプリチャージ線が適切なイネーブル線コンタクト領域に結合されることだけである。
データ線コンタクト領域Ｄ１〜Ｄ８は、印字されるべき画像を表すプリントデータを提供する信号を受け取り、データ信号Ｄ１〜Ｄ８を個々のデータ線群、例えばデータ線群Ｄ１〜Ｄ８にそれぞれ提供するように構成される。噴射線コンタクト領域Ｆ１〜Ｆ６は、エネルギーパルスを受け取り、エネルギー信号を噴射線ＦＩＲＥ１〜ＦＩＲＥ６に沿って適切な噴射群、例えば噴射群２０２ａ〜２０２ｆ及び１７０２ａ〜１７０２ｆに提供するように構成される。接地線コンタクト領域ＧＤ１〜ＧＤ６は、噴射抵抗により噴射群、例えば噴射群２０２ａ〜２０２ｆ又は噴射群１７０２ａ〜１７０２ｆから伝達される信号のリターン経路を提供するように構成される。制御信号コンタクト領域Ｃは、プリントヘッドダイの内部動作を制御する信号、例えばＣＳＹＮＣ信号を受け取るように構成される。
温度検知抵抗コンタクト領域ＴＳＲは、インクジェットカートリッジに結合されたプリンタが、抵抗の測定に基づいてプリントヘッドダイの温度を測定することを可能にする。温度検知抵抗リターンコンタクト領域ＴＳＲ−ＲＴは、温度検知抵抗コンタクト領域ＴＳＲにおいて提供される信号のリターン経路を提供する。温度検知抵抗を利用する１つの手法が、共有される米国特許出願第 号に記載されている。
識別ビットコンタクト領域ＩＤが、プリントヘッドダイ上の識別回路に結合されて、プリンタがプリントヘッドダイ及びプリントカートリッジの動作パラメータを判断することを可能にする。
一実施形態では、コンタクト領域２０００とプリチャージ噴射セル１２０との間の電気経路は、導電経路２００４、接点２００６、及び適切な信号線、例えばデータ線２０８ａ〜２０８ｈ、プリチャージ線２１０ａ〜２１０ｆ、選択線２１２ａ〜２１２ｆ、又は接地線を含む。プリチャージ線２１０ａ〜２１０ｆ及び選択線２１２ａ〜２１２ｆをイネーブル線コンタクト領域Ｅ０〜Ｅ６に結合してもよいことに留意されたい。
特定の実施形態では、本明細書において考察した高電圧レベルがおよそ４．０ボルト以上であり、本明細書において考察した低電圧レベルがおよそ１．０ボルト以下であることに留意されたい。他の実施形態は上述したレベルと異なる電圧レベルを使用してもよい。
特定の実施形態を本明細書において図示し説明したが、本発明の範囲から逸脱することなく、図示し説明した特定の実施形態に代えて種々の代替の具現化形態、及び／又は均等の具現化形態を用いてもよいことは当業者に理解されよう。本願は、本明細書において考察した特定の実施形態のあらゆる改作物又は変形物を網羅することが意図されている。したがって、本発明は、特許請求の範囲及びその等価物によってのみ制限されることが意図されている。
インクジェット印字システムの一実施形態を示す図である。 プリントヘッドダイの一実施形態の一部を示す図である。 プリントヘッドダイの一実施形態において、インク給送スロットに沿って配置される液滴発生器のレイアウトを示す図である。 プリントヘッドダイの一実施形態において採用される噴射セルの一実施形態を示す図である。 インクジェットプリントヘッド噴射セルアレイの一実施形態を示す概略図である。 プリチャージ噴射セルの一実施形態を示す概略図である。 インクジェットプリントヘッド噴射セルアレイの一実施形態を示す概略図である。 噴射セルアレイの一実施形態の動作を示すタイミング図である。 プリントヘッドダイでのアドレス発生器の一実施形態を示す図である。 シフトレジスタにおける１個のシフトレジスタセルを示す図である。 方向回路を示す図である。 順方向でのアドレス発生器の動作を示すタイミング図である。 逆方向でのアドレス発生器の動作を示すタイミング図である。 プリントヘッドダイにおける２個のアドレス発生器及び６個の噴射群の一実施形態を示すブロック図である。 プリントヘッドダイにおけるアドレス発生器の順方向動作及び逆方向動作を示すタイミング図である。 プリントヘッドダイにおけるアドレス発生器、ラッチ回路、及び６個の噴射群の一実施形態を示すブロック図である。 ラッチレジスタの一実施形態を示す図である。 ラッチレジスタの一実施形態の動作例を示すタイミング図である。 一方向シフトレジスタセルの一実施形態を示す図である。 一方向シフトレジスタセルを使用して順方向及び逆方向にアドレスを提供するアドレス発生器を示す図である。 １個のシフトレジスタに一方向シフトレジスタセルを使用して、順方向及び逆方向にアドレスを提供するアドレス発生器を示す図である。 プリントヘッドダイの一実施形態のレイアウト例を示す図である。 プリントヘッドダイの一実施形態のレイアウト例の別の態様を示す図である。 プリントヘッドダイの一実施形態の一部の平面図を示す図である。 プリントヘッドダイの別の実施形態のレイアウト例を示す図である。 外部回路をプリントヘッドダイに結合するために利用され得るフレキシブル回路のコンタクト領域を示す図である。 外部回路をプリントヘッドダイに結合するために利用され得るフレキシブル回路のコンタクト領域を示す図である。

Claims (8)

  1. エネルギーパルスを含む第１のエネルギー信号を伝達するように適合されている第１の噴射線と、
    エネルギーパルスを含む第２のエネルギー信号を伝達するように適合されている第２の噴射線と、
    第１のアドレス信号を提供するように構成された第１のアドレス発生器と、
    第２のアドレス信号を提供するように構成された第２のアドレス発生器と、
    前記第１の噴射線に電気的に結合され、前記第１のエネルギー信号に応答して前記第１のアドレス信号に基づいて流体を噴射するように構成された第１の液滴発生器と、
    前記第２の噴射線に電気的に結合され、前記第２のエネルギー信号に応答して前記第２のアドレス信号に基づいて流体を噴射するように構成された第２の液滴発生器と、
    第１のインク給送スロットとを含み、
    前記第１の液滴発生器のそれぞれ、及び前記第２の液滴発生器のそれぞれが前記第１のインク給送スロットに流体的に連通するように結合され、
    前記第１の噴射線が前記第１のインク給送スロットの半分の周りにＵ字型に配置され、前記第２の噴射線が残りの半分の周りにＵ字型に配置される、流体噴射装置。
  2. 前記第１のアドレス信号は、前記第２のアドレス信号が無効である間に有効であり、前記第２のアドレス信号は、前記第１のアドレス信号が無効である間に有効である、請求項１記載の流体噴射装置。
  3. 前記第１のアドレス発生器が前記流体噴射装置の第１の半分部分に配置され、前記第２のアドレス発生器が前記流体噴射装置の第２の半分部分に配置され、前記第１の液滴発生器が前記第１の半分部分に配置され、前記第２の液滴発生器が前記第２の半分部分に配置される、請求項１記載の流体噴射装置。
  4. エネルギーパルスを含む第３のエネルギー信号を伝達するように適合されている第３の噴射線と、
    エネルギーパルスを含む第４のエネルギー信号を伝達するように適合されている第４の噴射線と、
    前記第３の噴射線に電気的に結合され、前記第３のエネルギー信号に応答して前記第１のアドレス信号に基づいて流体を噴射するように構成された第３の液滴発生器と、
    前記第４の噴射線に電気的に結合され、前記第４のエネルギー信号に応答して前記第２のアドレス信号に基づいて流体を噴射するように構成された第４の液滴発生器とを含む、請求項１記載の流体噴射装置。
  5. 前記第１のアドレス信号を伝達するように適合された第１のアドレス線を含み、
    前記第１の液滴発生器が、前記第１のアドレス線により提供される前記第１のアドレス信号に基づいて応答するように構成され、前記第１の噴射線及び前記第１のアドレス線が、前記第１のインク給送スロットの前記半分に沿って重ならない金属線として配置される、請求項１記載の流体噴射装置。
  6. 前記第２のアドレス信号を伝達するように適合された第２のアドレス線を更に含み、
    前記第２の液滴発生器が、前記第２のアドレス線により提供される前記第２のアドレス信号に基づいて応答するように構成され、
    前記第２の噴射線及び前記第２のアドレス線が、前記第１のインク給送スロットの前記残りの半分に沿って重ならない金属線として配置される、請求項５記載の流体噴射装置。
  7. 前記第１の液滴発生器が前記第１のインク給送スロットの前記半分の対向する側面に配置され、前記第２の液滴発生器が前記残りの半分の対向する側面に配置される、請求項１記載の流体噴射装置。
  8. 第２のインク給送スロットを更に含み、前記第３の液滴発生器のそれぞれ、及び前記第４の液滴発生器のそれぞれが、前記第２のインク給送スロットに流体的に連通するように結合される、請求項４記載の流体噴射装置。
JP2007509489A 2004-04-19 2005-04-06 流体噴射装置 Active JP4516115B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/827,139 US7722144B2 (en) 2004-04-19 2004-04-19 Fluid ejection device
PCT/US2005/011399 WO2005105454A1 (en) 2004-04-19 2005-04-06 Fluid ejection device

Publications (2)

Publication Number Publication Date
JP2007532366A JP2007532366A (ja) 2007-11-15
JP4516115B2 true JP4516115B2 (ja) 2010-08-04

Family

ID=34965225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007509489A Active JP4516115B2 (ja) 2004-04-19 2005-04-06 流体噴射装置

Country Status (18)

Country Link
US (1) US7722144B2 (ja)
EP (1) EP1737669B1 (ja)
JP (1) JP4516115B2 (ja)
KR (1) KR101150243B1 (ja)
CN (1) CN1942322B (ja)
AR (1) AR048700A1 (ja)
AU (1) AU2005237965B2 (ja)
BR (1) BRPI0508780B1 (ja)
CA (1) CA2563728C (ja)
DK (1) DK1737669T3 (ja)
ES (1) ES2447746T3 (ja)
IL (1) IL178093A (ja)
NO (1) NO337533B1 (ja)
PL (1) PL1737669T3 (ja)
PT (1) PT1737669E (ja)
SG (1) SG152249A1 (ja)
TW (1) TWI338624B (ja)
WO (1) WO2005105454A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8128205B2 (en) * 2005-10-31 2012-03-06 Hewlett-Packard Development Company, L.P. Fluid ejection device
US7871142B2 (en) * 2007-08-17 2011-01-18 Hewlett-Packard Development Company, L.P. Systems and methods for controlling ink jet pens
US8109586B2 (en) * 2007-09-04 2012-02-07 Hewlett-Packard Development Company, L.P. Fluid ejection device
US7854497B2 (en) * 2007-10-30 2010-12-21 Hewlett-Packard Development Company, L.P. Fluid ejection device
US7815273B2 (en) * 2008-04-01 2010-10-19 Hewlett-Packard Development Company, L.P. Fluid ejection device
US9289978B2 (en) 2008-12-08 2016-03-22 Hewlett-Packard Development Company, L.P. Fluid ejection device
HUE039307T2 (hu) * 2008-12-08 2018-12-28 Hewlett Packard Development Co Folyadékszóró eszköz
WO2015047293A1 (en) 2013-09-27 2015-04-02 Hewlett-Packard Development Company, L.P. Printhead with separate address generator for ink level sensors
US9889647B2 (en) 2014-01-31 2018-02-13 Hewlett-Packard Development Company, L.P. Interdigitated primitives
US9434165B2 (en) * 2014-08-28 2016-09-06 Funai Electric Co., Ltd. Chip layout to enable multiple heater chip vertical resolutions
CN108882686A (zh) * 2016-02-07 2018-11-23 爱尔波尼克斯有限公司 用于雾培的雾生成器
WO2020068035A1 (en) 2018-09-24 2020-04-02 Hewlett-Packard Development Company, L.P. Connected field effect transistors
WO2020162896A1 (en) 2019-02-06 2020-08-13 Hewlett-Packard Development Company, L.P. Writing a nonvolatile memory to programmed levels
EP3710258B1 (en) * 2019-02-06 2021-08-18 Hewlett-Packard Development Company, L.P. Writing a nonvolatile memory to programmed levels
US11912025B2 (en) * 2019-02-06 2024-02-27 Hewlett-Packard Development Company, L.P. Issue determinations responsive to measurements
US11331911B2 (en) 2019-02-06 2022-05-17 Hewlett-Packard Development Company, L.P. Die for a printhead
CN110277635B (zh) * 2019-06-17 2021-01-01 北京达顺威尔科技有限公司 三频多极化导航测控天线馈源

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484187A (en) * 1982-06-25 1984-11-20 At&T Bell Laboratories Video overlay system having interactive color addressing
US4452950A (en) * 1983-02-22 1984-06-05 The Goodyear Tire & Rubber Company Process for hydrogenation of carbon-carbon double bonds in an unsaturated polymer in latex form
US5648804A (en) 1992-04-02 1997-07-15 Hewlett-Packard Company Compact inkjet substrate with centrally located circuitry and edge feed ink channels
DE69333758T2 (de) 1992-10-08 2006-04-13 Hewlett-Packard Development Co., L.P., Houston Druckkopf mit verminderten Verbindungen zu einem Drucker
US6162589A (en) 1998-03-02 2000-12-19 Hewlett-Packard Company Direct imaging polymer fluid jet orifice
JPH10166587A (ja) * 1996-12-16 1998-06-23 Canon Inc インクジェット記録ヘッド
US6318828B1 (en) 1999-02-19 2001-11-20 Hewlett-Packard Company System and method for controlling firing operations of an inkjet printhead
US6439697B1 (en) * 1999-07-30 2002-08-27 Hewlett-Packard Company Dynamic memory based firing cell of thermal ink jet printhead
US6318846B1 (en) 1999-08-30 2001-11-20 Hewlett-Packard Company Redundant input signal paths for an inkjet print head
US6491377B1 (en) * 1999-08-30 2002-12-10 Hewlett-Packard Company High print quality printhead
SG89371A1 (en) * 2000-01-31 2002-06-18 Canon Kk Printhead, printhead driving method, and data output apparatus
JP2002029055A (ja) 2000-07-13 2002-01-29 Canon Inc 記録ヘッド、その記録ヘッドを有するヘッドカートリッジ、その記録ヘッドを用いた記録装置、及び、記録ヘッド素子基板
US6398347B1 (en) 2000-07-24 2002-06-04 Hewlett-Packard Company Energy balanced ink jet printhead
JP2002052725A (ja) 2000-08-07 2002-02-19 Sony Corp プリンタ、プリンタヘッド及びプリンタヘッドの製造方法
CN1189320C (zh) * 2000-08-18 2005-02-16 明基电通股份有限公司 驱动打印装置中喷墨头的驱动电路
US6585339B2 (en) * 2001-01-05 2003-07-01 Hewlett Packard Co Module manager for wide-array inkjet printhead assembly
US6412917B1 (en) 2001-01-30 2002-07-02 Hewlett-Packard Company Energy balanced printhead design
US6478404B2 (en) 2001-01-30 2002-11-12 Hewlett-Packard Company Ink jet printhead
DE60205423T2 (de) * 2001-04-27 2006-04-13 Canon K.K. Druckvorrichtung und Drucksteuerungsverfahren
US6422676B1 (en) 2001-06-19 2002-07-23 Hewlett-Packard Company Compact ink jet printhead
US6543883B1 (en) 2001-09-29 2003-04-08 Hewlett-Packard Company Fluid ejection device with drive circuitry proximate to heating element

Also Published As

Publication number Publication date
TW200600349A (en) 2006-01-01
JP2007532366A (ja) 2007-11-15
CN1942322B (zh) 2010-05-05
NO20065228L (no) 2007-01-17
TWI338624B (en) 2011-03-11
EP1737669B1 (en) 2014-01-15
SG152249A1 (en) 2009-05-29
ES2447746T3 (es) 2014-03-12
PL1737669T3 (pl) 2014-05-30
KR101150243B1 (ko) 2012-06-12
BRPI0508780A (pt) 2007-09-04
CA2563728A1 (en) 2005-11-10
CA2563728C (en) 2012-09-25
PT1737669E (pt) 2014-03-10
WO2005105454A1 (en) 2005-11-10
AU2005237965A1 (en) 2005-11-10
IL178093A0 (en) 2006-12-31
NO337533B1 (no) 2016-05-02
CN1942322A (zh) 2007-04-04
US7722144B2 (en) 2010-05-25
AR048700A1 (es) 2006-05-17
US20050231540A1 (en) 2005-10-20
AU2005237965B2 (en) 2010-04-22
BRPI0508780B1 (pt) 2017-02-14
IL178093A (en) 2009-08-03
KR20060134171A (ko) 2006-12-27
DK1737669T3 (en) 2014-03-10
EP1737669A1 (en) 2007-01-03

Similar Documents

Publication Publication Date Title
JP4496249B2 (ja) 流体噴射装置
JP4516115B2 (ja) 流体噴射装置
JP4533429B2 (ja) 流体噴射装置
EP1737672B3 (en) Fluid ejection device with identification cells
EP1737670B1 (en) Device with gates configured in loop structures
MXPA06012019A (en) Fluid ejection device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100513

R150 Certificate of patent or registration of utility model

Ref document number: 4516115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250