JP4510360B2 - アナログランダムアクセスメモリを使用したビーム成形システム - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に超音波画像形成システムに関し、より詳細には、超音波画像形成システムにおける使用向けのアナログのアンダムアクセスメモリ（ＲＡＭ）素子を使用したビーム成形システムに関する。
【０００２】
【従来の技術】
超音波画像形成システムが利用できるようになってきており、非破壊試験及び医療分野において一般に使用される。医療向けの超音波画像形成システムは、人体の内部構造をリアルタイムで非破壊的に見ることができる。超音波画像形成システムは、２次元又は３次元画像形成のいずれかが可能である。
【０００３】
超音波画像形成システムは、他の構成要素の中でも、超音波プローブ（超音波トランスデューサアレイを含む）、処理及び制御エレクトロニクス（ビームフォーマの送受信を含む）、ディスプレイ、及び超音波プローブを処理及び制御エレクトロニクスに接続するケーブルを含んでいる。超音波トランスデューサは、１次元又は２次元アレイのいずれかで典型的に機器構成される。１次元トランスデューサアレイは、縦方向に配置された１行の超音波トランスデューサ素子を含んでいる。２次元の超音波トランスデューサアレイは、列及び行に配置される超音波トランスデューサ素子を含んでいる。
【０００４】
トランスデューサアレイの配置に関わらず、パルスを送信する間は、電気的エネルギーは、トランスデューサ素子により音響エネルギーに変換され、ターゲット方向に送信される。音響エネルギーは、ターゲットから反射して、トランスデューサ素子に戻る。トランスデューサ素子により受けた音響エネルギーは、電気信号に変換され、受信信号として超音波画像形成システムに接続された受信処理回路に通過される。典型的な２次元超音波トランスデューサアレイは、数百又は数千の個々のトランスデューサ素子を含んでいる。それぞれのトランスデューサ素子により供給される電気信号は、少数のチャネルに多重化され、次いで処理回路に結合される。
【０００５】
【発明が解決しようとする課題】
音響エネルギーがそれぞれのトランスデューサ素子により受信されたとき、信号の特性を変更して超音波画像を改善することが望ましいことがある。信号を変更するための１つのかかる方法は、他のチャネルに関して１つのチャネルにおいて信号を遅延することである。これは、一般にビーム成形として言及される。ビーム成形を使用することにより、受信信号の成分は変更された、表示される超音波画像が改善される。従来のビーム成形技術は、それぞれの受信チャネルについての複雑なデジタル処理回路を使用する複数のビーム成形要素を典型的に使用している。この複雑なデジタル処理回路の使用により、複雑化された処理要素が必要とされ、超音波システムのコストを増加する傾向がある。
【０００６】
したがって、超音波画像形成システムにおけるそれぞれのチャネルについて、低コストかつ簡単な構成によるビーム成形システムを提供することが望まれる。
【０００７】
【課題を解決するための手段】
簡単かつ低コストな超音波ビーム成形システムは、アナログのランダムアクセスメモリ（ＲＡＭ）素子をそれぞれのビーム成形チャネルについて使用している。本システムは、プロセッサ及び超音波トランスデューサアレイを含んでいる。超音波トランスデューサアレイは、複数のトランスデューサ素子を含んでおり、それぞれのトランスデューサ素子は、複数のチャネルのうちの１つに接続されている。また、本システムは、複数のトランスデューサ素子のそれぞれからの出力信号を受けるために適合されるビームフォーマ、及び該ビームフォーマに位置され、複数のチャネルのそれぞれに接続される遅延素子を含んでいる。この遅延素子は、アナログのランダムアクセスメモリ（ＲＡＭ）素子を備えている。
【０００８】
本発明による他のシステム、方法及び効果は、以下の添付図面及び詳細な記載の説明を通して当業者には明らかになるであろう。全てのかかる追加のシステム、方法、機能及び効果は、この記載に含まれるべきであり、本発明の範囲に含まれるべきであり、特許請求の範囲により保護されるべきである。
【０００９】
【発明の実施の形態】
本発明のビーム成形システムは、ハードウェア、ソフトウェア又はその組合せで実現することができる。好適な実施の形態では、ビーム成形システムは、ハードウェアとソフトウェア、又はメモリに記憶され、適切な命令実行システムにより実行されるファームウェアの組合せを使用して実現される。
【００１０】
代替的な実施の形態として、ハードウェアで実現される場合、ビーム成形システムは、当該技術分野において公知である以下の技術のいずれか又は組合せにより実現することができる。これらは、データ信号に応じてロジック機能を実現するためのロジックゲートを有するディスクリートロジック回路、適切な組合せロジックゲートを有する特定用途向け集積回路（ＡＳＩＣ）、プログラマブルゲートアレイ（ＰＧＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等である。
【００１１】
ビーム成形システムのソフトウェアの部分は、論理的機能を実現するための実行可能な命令からなる序列のリストを備えており、コンピュータベースのシステム、プロセッサを含むシステム又は命令実行可能なシステム又は装置から命令を取り出すことができ、該命令を実行することができる他のシステムのような命令実行システム又は装置により、又は命令実行システム又は装置とともに使用するためのコンピュータ読取り可能な媒体で実現することができる。
【００１２】
本実施の形態の文脈において、「コンピュータ読取り可能な媒体」は、命令実行システム又は装置により、又は該命令実行システム又は装置とともに使用するためのプログラムを含み、該プログラムを記憶して、伝達、伝搬又は伝送することができる何れかの手段とすることができる。このコンピュータ読み取り可能な媒体は、たとえば、限定されるものではないが、電気的、磁気的、光学的、電磁的、赤外線、或いは半導体システム、装置、素子又は伝搬媒体とすることができる。
【００１３】
コンピュータ読取り可能な記録媒体のさらに特別な例（不完全なリスト）は、以下であり、これは、１つ以上の配線を有する電気的な接続（電子的）、携帯用コンピュータディスケット（磁気的）、ランダムアクセスメモリ（ＲＡＭ）（電子的）、リードオンリメモリ（ＲＯＭ）（電子的）、消去及び再書込み可能なリードオンリメモリ（ＥＰＲＯＭ又はフラッシュメモリ）（電子的）、光ファイバ（光学的）、携帯用コンパクトディスクリードオンリメモリ（ＣＤＲＯＭ）（光学的）である。
【００１４】
なお、コンピュータ読取り可能な媒体は、たとえば、紙又は他の媒体の光学的走査を介して、プログラムを電気的に取得し、コンパイル、翻訳、さもなければ必要であれば適切なやり方で処理してコンピュータメモリに記憶することができる、プログラムがプリントされる紙又は別の適切な媒体とすることもできる。
【００１５】
ここで、図面を参照して、図１は、本発明の１態様に従い構築される簡略化された超音波システム１００を説明する概略図である。超音波システム１００は、インタフェースケーブル１０４を介してプローブアセンブリ（ＡＳＳＹ）１０６に接続されるプロセッサ１０２を含んでいる。プロセッサ１０２は、ポータブルプロセッサ又は大型のオフィススタイルの完全に機能が充実された超音波処理システムとすることができる。
【００１６】
プローブアセンブリ１０６は、複数の超音波トランスデューサ素子を含む超音波トランスデューサアレイ２０２を含んでいる。該アレイのうちの例示的な１つが参照符号２０２を使用して例示されている。超音波トランスデューサアレイは、１次元又は２次元アレイである場合がある。
【００１７】
さらに、超音波トランスデューサアレイは、アレイにおけるそれぞれの素子２０４が送信サイクル及び受信サイクルの間に個々に制御可能である２次元アレイである場合がある。かかるアレイは、「マトリクスアレイ」として言及されることがある。マトリクスアレイは、２次元に連続的に接続されるトランスデューサ素子を含んでいる。
【００１８】
プローブアセンブリ１０６は、ターゲット１０８に音響エネルギーを送り、反射された音響エネルギーをターゲット１０８から受ける。ターゲット１０８から反射される音響エネルギーは、トランスデューサアレイ２０２により受けて、それぞれのトランスデューサ素子２０４により電気信号に変換される。
【００１９】
プローブアセンブリが処理回路を含んでいる場合、受けた音響エネルギーは、プローブアセンブリにおいて部分的に処理して、更なる処理のためにプロセッサ１０２に送出することができる。処理の後、受けた音響エネルギーから生成された画像は、次いで、プロセッサ１０２に接続されるディスプレイに表示される。
【００２０】
図２は、図１の超音波システム１００の例示的なアーキテクチャを説明する機能ブロック図である。図２に例示されるアーキテクチャは、本発明が実現される場合がある単なる１つの超音波システムのアーキテクチャであり、他の超音波システムのアーキテクチャを本発明から得ることもできる。プローブアセンブリ１０６は、トランスデューサアレイ２０２を含んでいる。
【００２１】
トランスデューサ有り２０２は、たとえば、限定されるものではないが、フェーズドアレイ、リニアアレイ、カーブドリニアアレイ又はマトリクスアレイのように配列される多数の個々の超音波トランスデューサ素子２０４（図１参照）を含んでいる。いずれかのトランスデューサアレイを、開示されるシステムに使用することも意図されるが、説明のために、４８の素子からなるフェーズドアレイトランスデューサに関して記載される。
【００２２】
トランスデューサアレイ２０２は、コネクション２０５を介して、４８の信号（それぞれにトランスデューサ素子について１つのチャネル）を送信／受信（Ｔ／Ｒ）スイッチ２０６に伝達する。Ｔ／Ｒスイッチ２０６は、送信エネルギーを受信エネルギーから隔離するためのスイッチング機能を提供する。Ｔ／Ｒスイッチ２０６は、コネクション２０８を介して、「フロントエンドＡＳＩＣ」として一般に言及される複数のプロセッサと通信する。このプロセッサのうちの例示的な１つがフロントエンドＡＳＩＣ２１０として例示されている。
【００２３】
フロントエンドＡＳＩＣ２１０は、典型的にはアナログのＡＳＩＣデバイスであり、コネクション２０８を介して、４８の超音波トランスデューサ信号の一部を受ける。１つのフロントエンドＡＳＩＣ２１０を使用して説明されるが、複数のフロントエンドＡＳＩＣが典型的に採用されて、コネクション２０８を介して受けた４８の全ての超音波トランスデューサ信号を処理することもできる。
【００２４】
フロントエンドＡＳＩＣ２１０は、電力増幅、フィルタリング及びフロントエンドでの時間利得補償（ＴＧＣ：Time Gain Compensation）を実行する。このＴＧＣは、超音波信号をターゲット内の複数の深度から受けるときに必要とされる。かかる例では、超音波エネルギーの深さに関して飛行時間の増加を補償するために、利得は相応して典型的に増加される。
【００２５】
この飛行時間は、送出された超音波エネルギーがトランスデューサ素子からターゲットへ、さらにトランスデューサ素子に戻るために必要な時間量を言及する。フロントエンドＡＳＩＣ２１０は、コネクション２１２を介して、増幅、フィルタリング及び利得補償された超音波エネルギー信号を複数のアナログ／デジタルコンバータ（ＡＤＣ）に供給する。このＡＤＣの例示的な１つは、参照符号２１４を使用して説明されている。
【００２６】
複数のＡＤＣ２１４は、コネクション２１２での４８のアナログ信号を、たとえば８ビットコンバータ技術を使用してデジタルビットストリームに変換する。ＡＤＣ２１４は、コネクション２１６を介して、デジタルビットストリームをビームフォーマ３００に供給する。１つのブロックとして示されているが、フロントエンドＡＳＩＣ２１０及びＡＤＣ２１４は、トランスデューサアレイ２０２に含まれるトランスデューサ素子から受けた複数の信号を処理するために十分な複数のブロックで典型的に実現される。
【００２７】
ビームフォーマ３００は、複数の遅延素子を含んでいる。それぞれの遅延素子は、４８のチャネルのうちの１つに対応しており、トランスデューサアレイ２０２から受けたエネルギーを表す信号を成形する。コネクション２２８のビームフォーマ３００の出力は、加算装置２３０において結合され、１つのビーム成形された出力信号がコネクション２３２に提供される。コネクション２３２の１つのビーム成形された出力信号は、「バックエンドＡＳＩＣ」２３４として一般に言及される処理装置に供給される。
【００２８】
このバックエンドＡＳＩＣ２３４は、検出機能及び追加のバックエンドでのＴＧＣ機能を提供する。検出機能は、コネクション２３２で生成された無線周波数（ＲＦ）のデータストリームを、２次元のカラーフロー画像形成における使用のためのベースバンド直交データとともに、２次元の構造上の画像形成のためにサンプル採取される対数振幅データに変換する。
【００２９】
バックエンドＡＳＩＣ２３４は、複数のＡＳＩＣを使用して実現される場合があるが、コネクション２５２を介して、プロセッサ２５８及びスタティック／ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）２５６と通信する。プロセッサ２５８は、ＳＤＲＡＭ又はフラッシュメモリ２４８に含まれているコードを実行することにより、超音波システム１００の動作及び機能を制御する。
【００３０】
また、説明のために、限定されないものとして、Motorola社から製造販売されている7xxPowerPC（登録商標）プロセッサシリーズとすることができる。さらに、（以下に詳細に記載される）ビームフォーマ３００に含まれるアナログのＲＡＭは、メモリ素子２４２の一部とすることができ、プロセッサ２５８によりアクセスすることができる。
【００３１】
バックエンドＡＳＩＣ２３４は、コネクション２４０を介して、メモリ素子２４２と通信する。メモリ素子２４２は、フラッシュメモリ２４８及びデータ記憶素子２４４を含んでいる。データ記憶素子２４４は、はじめにフラッシュメモリ２４８にロードするために使用することができ、ディスプレイ２３８に表示される情報をエクスポートするために使用することができる。ディスクリートなコネクションを使用して示されているが、プロセッサ２５８、ＳＤＲＡＭ２５６及びメモリ２４２は、共通のバスを通して提供される場合がある。
【００３２】
また、バックエンドＡＳＩＣ２３４は、表示素子２３８にコネクション２３６を介して表示するための超音波画像を提供するために、スキャンコーバータ機能を提供する。たとえば、表示素子２３８は、プローブアセンブリ１０６及びプロセッサ１０２により生成された超音波画像を見るために使用される液晶ディスプレイ（ＬＣＤ）モニタとすることができる。
【００３３】
明確さのために省略されているが、ポータブルプロセッサ１０２もまた、バッテリ、又は図２に開示される全ての素子に電力投入するためのＡＣアダプタのような電源を含んでいる。バックエンドＡＳＩＣ２３４は、コネクション２５４を介して、送信ＡＳＩＣ２６０と通信する。本実施の形態で記載される他のＡＳＩＣと同様に、送信ＡＳＩＣ２６０は、複数のＡＳＩＣとして典型的に実現されるが、簡単さのために１つの送信ＡＳＩＣ２６０を使用して説明される。
【００３４】
送信ＡＳＩＣ２６０は、送信パルスを発生し、このパルスは、トランスデューサアレイ２０２におけるトランスデューサ素子２０４を励起するために使用される。送信パルスは、コネクション２２４を介して、Ｔ／Ｒスイッチ２０６に伝達される。コネクション２１６とコネクション２５４の組合せは、図１のインタフェースケーブルを形成することになる。ある用途では、ＴＸ ＡＳＩＣ２６０の機能は、フロントエンドＡＳＩＣ２１０に組込まれ、他の用途では、ＴＸ ＡＳＩＣはプロセッサ１０２に組込まれることがある。
【００３５】
図３は、図２のビームフォーマを説明する機能ブロック図である。それぞれの処理チャネル２１６−１〜２１６−ｎは、トランスデューサ素子２０４−１〜２０４−ｎのうちの１つからの信号を受ける。したがって、処理チャネルが同じであるので、１つのチャネルのみについて説明される。受信信号処理の間、それぞれのトランスデューサ素子２０４は、音響エネルギーをターゲットから受け、音響エネルギーを電気信号に変換する。電気信号は、コネクション２１６−１を介して増幅器３０４−１に供給される。
【００３６】
増幅器３０４−１は、受信された信号をビームフォーマ３００により更なる処理を可能とするために十分なレベルに増幅する。増幅及び受信された信号は、コネクション３０６−１を介して、ビームフォーマ３００内に位置される対応する遅延素子３５０−１に供給される。
【００３７】
この例において説明されるように、それぞれのトランスデューサ素子が１つのチャネルを備えるように、４８のトランスデューサ素子が存在する。したがって、それぞれがビームフォーマ３００における遅延素子３５０のうちの１つに供給される信号を有する、４８のチャネルが存在する。したがって、ビームフォーマ３００内に４８の遅延素子３５０が存在する。
【００３８】
それぞれの遅延素子３５０は、アナログのランダムアクセスメモリ（ＲＡＭ）素子を備えており、コネクション３１４を介して、制御プロセッサ３１２からの制御信号により制御される。コネクション３１４の信号は、制御プロセッサ３１２からの信号に依存して、それぞれの遅延素子を一時的に機能停止する。
【００３９】
制御プロセッサ３１２により決定される適切な時間で、遅延素子３５０−１の出力は、コネクション３０８−１を介して、加算素子３１０に供給される。加算素子３１０は、それぞれの遅延素子３５０の出力を結合して、コネクション２２８にビーム成形された信号出力を提供する。
【００４０】
図４は、図３の遅延素子３５０を説明する回路図である。受信された信号は、コネクション２１６を介して、増幅器３０４に供給される。増幅器３０４の出力は、コネクション３０６を介して、複数の書込みスイッチに供給される。該スイッチの例示的な１つは参照符号３５８を使用して説明されている。コネクション３０６の入力信号は、書込みスイッチ３５８を介して、それぞれ連続的なサンプルが対応する容量素子３６２に保持されてサンプル採取される。
【００４１】
遅延時間では、容量素子３６２に保持される電荷は、読出しスイッチ３６４を介して、容量素子３６２から「読み出される」。信号が容量素子３６２から読み出され、電荷インテグレータ３７８により収集及び処理のために、コネクション３７６に送出される。コネクション３０８の電荷インテグレータ３７８の出力は、それぞれの遅延素子３５０の遅延されたチャネル出力である。
【００４２】
書込みスイッチ３５８は、書込みシフトレジスタ３５１において循環するデジタル論理“１”、すなわち「論理１」により制御される。書込みシフトレジスタ３５１は、複数のレジスタ位置を含んでおり、該レジスタ位置の例示的な１つは参照符号３５４を使用して説明される。それぞれのレジスタ位置３５４は、書込みスイッチ３５８のうちの１つに対応している。
【００４３】
レジスタ位置３５４において論理１が現れたとき、対応する書込みスイッチ３５８は、コネクション３５６の信号を介して作動される。閉じているとき、書込みスイッチ３５８は、コネクション３０６に存在する入力信号を対応する容量素子３６２に記憶する。
【００４４】
それぞれの書込みスイッチ３５８は、連続的なサンプルクロックレートで連続的に作動される。これは、論理１が書込みシフトレジスタ３５１のそれぞれのレジスタ位置３５４を通して循環するためである。それぞれの書込みスイッチ３５８が閉じたとき、コネクション３０６の入力信号の瞬間的な値は、対応する容量素子に記憶される。
【００４５】
容量素子３６２の全体のアレイがそれぞれ書込まれるとき、論理１は、循環して第１のシフトレジスタ位置３５４に戻り、したがって、第１の書込みスイッチ３５８を作動させる。本質的に、書込みシフトレジスタ３５１は、「アナログのリングバッファ」である。書込みシフトレジスタ３５１の長さは、十分な焦点合わせ、及び受けたビームの操作を受け入れるために、チャネル間で必要とされる最大遅延よりも典型的に大きい。
【００４６】
また、読出しシフトレジスタ３７１は、書込みシフトレジスタ３５１において循環している論理１に関して遅延される、循環する「論理１」を搬送する。所与のサンプルが容量素子３６２のうちの１つに書込まれた後に、同時に、容量素子３６２に接続される対応する読出しスイッチ３６４が閉じる。
【００４７】
「論理１」がレジスタ位置３７４に存在するときに、読出しスイッチ３６４が閉じて、容量素子３６２に記憶されている値がコネクション３７６を通して読み出される点で、読出しスイッチ３６４は、コネクション３６６を介して、シフトレジスタ位置３７４により制御される。
【００４８】
その瞬間での容量素子３６２の電荷は、コネクション３７６を介して、電荷インテグレータ３７８に転送される。電荷インテグレータ３７８は、増幅器３８６、容量素子３８４及びスイッチ３８２を含んでいる。電荷インテグレータ３７８は、コネクション３７６の連続信号を受けて、連続的に時間変動する電圧出力をコネクション３０８に提供する。
【００４９】
所与のサンプルの容量素子３６２への書込みと、容量素子３６２からの該サンプルの読み出しとの間の遅延は、この信号チャネルに適用される焦点調整／操作遅延である。この遅延は、１つのサンプルクロック周期に関する分解能を有しており、本実施の形態では、１／４λである。ここで、λは、受信された信号の波長である。
【００５０】
更なる遅延の分解能は、デジタルスキャニング装置において使用される技術に類似したスケーラブルフィルタステージ（図示せず）により提供することができる。しかし、本実施の形態で記載されるシステムでは、３つのフィルタがデジタルよりはむしろアナログである。
【００５１】
読出し遅延時間は、コネクション３１４を介して、制御プロセッサ（図３の符合３１２参照）から供給される機能停止信号３１４により動的に変化させることができる。機能停止信号３１４がアサートされたとき、読出しシフトレジスタ３７１において循環している「論理１」は、書込みシフトレジスタ３５１において循環している論理１が進み続ける間は進まない。結果として、機能停止信号がコネクション３１４にアサートされるときは何時でも、読出し時間は、書込み時間よりも更に遅れる。
【００５２】
このようにして、コネクション２１６の入力と、コネクション３０８の出力の間の遅延を制御することができる。コネクション３０８の遅延素子３５０の出力は加算され（図３の加算器３１０）、結合された信号を形成し、コネクション２２８にビーム成形された信号出力を形成する（図３）。
【００５３】
上述したように、本発明の好適な実施の形態に対して、本発明の原理から実質的に逸脱することなしに、多くの変更及び変形がなされる場合があることは、当業者には明らかであろう。たとえば、本発明は、任意の超音波画像形成システムに使用することができる。全てのかかる変更及び変形は、特許請求の範囲に定義されたように、本発明の範囲に含まれていることが意図される。
【図面の簡単な説明】
【図１】簡略化された超音波システムを説明する概念図である。
【図２】図１の超音波システムを説明する機能ブロック図である。
【図３】図２のビームフォーマを説明する機能ブロック図である。
【図４】図３の遅延素子を説明する機能ブロック図である。
【符号の説明】
１００：プローブ
１０２：プロセッサ
１０４：インタフェースケーブル
１０６：プローブアセンブリ
１０８：ターゲット
２０２：超音波トランスデューサアレイ
２０４：超音波トランスデューサ素子

Claims (11)

1. アナログのランダムアクセスメモリ（ＲＡＭ）を含む遅延素子を有する超音波画像形成システムにおける受信ビームフォーマであって、
   前記遅延素子は、
   循環型シフトレジスタとして構成され、複数の書込みシフトレジスタのメモリ位置を含む書込みシフトレジスタと、
   受信された音響信号を表す入力のアナログ電気信号を受ける入力ラインと、
   前記入力ラインに接続され、それぞれの書込みスイッチが前記書込みシフトレジスタの前記複数の書込みシフトレジスタのメモリ位置のうちの１つにより制御される複数の書込みスイッチと、論理「１」が特定の書込みシフトレジスタのメモリ位置にあるとき、前記特定の書込みシフトレジスタのメモリ位置により制御される前記書込みスイッチが閉じられ、
   それぞれの容量素子が前記複数の書込みスイッチのうちの１つに接続される複数の容量素子と、書込みスイッチが閉じられたとき、接続された容量素子が前記入力ラインの受信された入力の電気信号の実質的に瞬間的な値を記憶し、
   循環型シフトレジスタとして構成され、複数の読取りシフトレジスタのメモリ位置を含む読取りシフトレジスタと、
   それぞれの読取りスイッチが前記複数の容量素子のうちの１つに接続され、前記読取りシフトレジスタの複数の読取りシフトレジスタのメモリ位置のうちの１つにより制御される複数の読取りスイッチと、論理「１」が特定の読取りシフトレジスタのメモリ位置にあるとき、前記特定の読取りシフトレジスタのメモリ位置により制御される前記読取りスイッチが閉じられ、
   アナログ電気信号を出力し、前記複数の読取りスイッチに接続される出力ラインであって、読取りスイッチが閉じたとき、前記接続された容量素子の記憶された電気信号の値が前記出力ラインに読み出される出力ラインとを有し、
   前記アナログＲＡＭは、前記入力ライン、前記複数の書込みスイッチ、前記複数の容量素子、前記複数の読取りスイッチ及び前記出力ラインから構成される、
   ことを特徴とする受信ビームフォーマ。
2. 前記複数の書込みスイッチのそれぞれは、前記複数の書込みシフトレジスタのメモリ位置をシフトする論理「１」に応答して順次に閉じられ、前記複数の読取りスイッチのそれぞれは、前記複数の読取りシフトレジスタのメモリ位置をシフトする論理「１」に応答して順次に閉じ、ある容量素子に接続される書込みスイッチが閉じられる時間と前記容量素子に接続される読取りスイッチが閉じられる時間との間に遅延が存在する、
   請求項１記載の受信ビームフォーマ。
3. ある容量素子に接続される書込みスイッチが閉じられる時間と前記容量素子に接続される読取りスイッチが閉じられる時間との間の遅延は、前記受信された入力電気信号に印加される焦点を操作する遅延である、
   請求項２記載の受信ビームフォーマ。
4. 前記遅延は、１サンプルクロック周期の分解能を有する、
   請求項３記載の受信ビームフォーマ。
5. 前記遅延は、λを受信された音響信号の波長として、（１／４）λの分解能を有する、
   請求項３記載の受信ビームフォーマ。
6. 前記遅延素子は、当該受信ビームフォーマにおける複数の遅延素子のうちの１つであり、複数の超音波トランスデューサ素子のそれぞれからの出力信号は、入力のアナログ電気信号として当該受信ビームフォーマに位置される前記複数の遅延素子のそれぞれに印加される、
   請求項１記載の受信ビームフォーマ。
7. 前記読取りシフトレジスタに接続される機能停止信号のラインを更に有し、機能停止信号は、前記読取りシフトレジスタにおける次のメモリ位置に論理「１」をシフトさせない、
   請求項２記載の受信ビームフォーマ。
8. 前記書込みシフトレジスタの長さは、論理「１」が該書込みシフトレジスタを循環してシフトして同じメモリ位置に戻るのに要する全体の時間が、受信されたビームの適切な焦点及び操作を行なうためにチャネル間の最大の遅延時間よりも大きくなるように選択され、
   １つのチャネルは１つのトランスデューサ素子の出力信号であり、前記複数の遅延素子のそれぞれは１つのチャネルを受ける、
   請求項６記載の受信ビームフォーマ。
9. 遅延素子におけるアナログのランダムアクセスメモリ（ＲＡＭ）を使用した受信ビームの成形方法であって、
   当該方法は、
   循環型シフトレジスタとして構成される書込みシフトレジスタにおける複数のメモリ位置のそれぞれを通して論理「１」を循環させるステップと、
   前記論理「１」が特定の書込みシフトレジスタのメモリ位置にあるとき、入力ラインに接続される複数の書込みスイッチのうちの対応するスイッチを閉じ、これにより、複数の容量素子のうちの１つに前記入力ラインの実質的に瞬間的なアナログ値を遅延するステップと、前記複数の容量素子のうちの１つは、閉じられた書込みスイッチに接続され、
   循環型シフトレジスタとして構成される読取りシフトレジスタにおける複数のメモリ位置のそれぞれを通して論理「１」を循環させるステップと、
   前記論理「１」が特定の読取りシフトレジスタのメモリ位置にあるとき、前記複数の容量素子のうちの１つに接続される複数の読取りスイッチのうちの対応する１つを閉じ、これにより、前記複数の容量素子のうちの接続された容量素子に記憶されているアナログ値を出力ラインに読み出すステップと、
   を含むことを特徴とする方法。
10. 前記読取りシフトレジスタに接続される機能停止信号のラインに機能停止信号をアサートするステップを更に含み、
    前記機能停止信号は、前記読み取りシフトレジスタを循環する前記論理「１」を前記読取りシフトレジスタにおける次のメモリ位置にシフトさせない、
    請求項９記載の方法。
11. アナログのランダムアクセスメモリ（ＲＡＭ）を使用した受信された超音波信号をビーム成形するプログラムを含むコンピュータ読取り可能な記録媒体であって、
    前記プログラムは、コンピュータに、
    循環型シフトレジスタとして構成され、複数の書き込みシフトレジスタのメモリ位置を含む書込みシフトレジスタを制御するステップと、前記書込みシフトレジスタは、入力ラインに接続される複数の書込みスイッチを制御し、前記書込みスイッチのそれぞれは、前記書込みシフトレジスタの前記複数の書き込みシフトレジスタのメモリ位置のうちの１つにより制御され、論理「１」が特定の書込みシフトレジスタのメモリ位置にあるとき、前記特定の書込みシフトレジスタのメモリ位置により制御される前記書込みスイッチが閉じられ、
    循環型シフトレジスタとして構成され、複数の読取りシフトレジスタのメモリ位置を含む読取りシフトレジスタを制御するステップとを含み、前記読取りシフトレジスタは、複数の読取りスイッチを制御し、前記読取りスイッチのそれぞれは、前記読取りシフトレジスタの前記複数の読取りシフトレジスタのメモリ位置のうちに１つにより制御され、論理「１」が特定の読取りシフトレジスタのメモリ位置にあるとき、前記特定の読取りシフトレジスタのメモリ位置により制御される前記読取りスイッチが閉じられ、
    前記アナログＲＡＭは、前記複数の書込みスイッチ、前記複数の読取りスイッチ、及び複数の容量素子を有し、それぞれの容量素子は、前記複数の書込みスイッチのうちの１つと前記複数の読取りスイッチのうちの１つに接続され、書込みスイッチが閉じられたとき、前記接続された容量素子は、前記入力ラインで受信された入力電気信号の実質的に瞬間的な値を記憶し、読取りスイッチが閉じられたとき、前記接続された容量素子で記憶されている電気信号の値は、出力ラインに読み出される、
    方法を実行させる命令を含むコンピュータ読取り可能な記録媒体。

Images