JP4508767B2 - Exposure head and image forming apparatus using the same - Google Patents
Exposure head and image forming apparatus using the same Download PDFInfo
- Publication number
- JP4508767B2 JP4508767B2 JP2004226736A JP2004226736A JP4508767B2 JP 4508767 B2 JP4508767 B2 JP 4508767B2 JP 2004226736 A JP2004226736 A JP 2004226736A JP 2004226736 A JP2004226736 A JP 2004226736A JP 4508767 B2 JP4508767 B2 JP 4508767B2
- Authority
- JP
- Japan
- Prior art keywords
- organic
- array
- driver
- wiring
- exposure head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、電子写真方式のプリンタや複写機などにおける感光体に、多重露光方式で潜像を形成する露光ヘッド等に関する。 The present invention relates to an exposure head or the like that forms a latent image on a photoconductor in an electrophotographic printer or copying machine by a multiple exposure method.
画像形成装置の分野においては、感光体を露光するための光源として有機ELを採用する方法が種々提案されている(例えば、特許文献1参照)。 In the field of image forming apparatuses, various methods have been proposed that employ an organic EL as a light source for exposing a photoreceptor (for example, see Patent Document 1).
図17は、光源として有機ELを採用した有機ELアレイプリントヘッドの構成を例示した図である。図17に示すように、チップオンボード(以下、COB)基板100上には、有機ELアレイ200を有する有機ELアレイ基板300と各有機ELの発光を制御する複数のドライバIC400が配置されている。COB基板100とドライバIC400との間、及びドライバIC400と有機ELアレイ基板300との間はボンディングワイヤ500によって電気的に接続されている。このように、感光体を露光するための光源として有機ELを用いることで一枚の有機ELアレイ基板300を一括で作製することが可能となり、LEDチップ多数個を一直線上に配列させる従来の実装方式に比べて低コスト化・高密度化を図ることができる。
FIG. 17 is a diagram illustrating the configuration of an organic EL array print head that employs an organic EL as a light source. As shown in FIG. 17, an organic
しかしながら、上記の如く、COB基板上に平面的に有機ELアレイ基板と複数のドライバICを配置した場合には、実装面積が大きくなってしまい、COB基板を大型化せざるを得ないという問題が生ずる。また、有機ELアレイ基板と各ドライバICとを電気的に接続するためにはワイヤ・ボンディング工程が不可欠であり、また、有機EL基板における各有機EL発光部とワイヤ・ボンディングされる各端子との間の配線が複雑かつ煩雑になってしまうという問題がある。かかる問題は、特に、副走査方向に対して複数列の有機EL発光部を配置して多重露光を行う場合に顕著である。 However, as described above, when the organic EL array substrate and the plurality of driver ICs are disposed on the COB substrate in a planar manner, the mounting area becomes large, and the COB substrate must be enlarged. Arise. Further, in order to electrically connect the organic EL array substrate and each driver IC, a wire bonding process is indispensable, and each organic EL light emitting portion in the organic EL substrate and each terminal to be wire bonded are connected. There is a problem that the wiring between them becomes complicated and complicated. Such a problem is particularly noticeable when multiple exposures are performed by arranging a plurality of rows of organic EL light emitting units in the sub-scanning direction.
本発明は、以上説明した事情を鑑みてなされたものであり、実装面積を抑えることができる露光ヘッドを提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object thereof is to provide an exposure head that can reduce the mounting area.
本発明は、印刷装置において感光体に潜像を形成するために用いられる露光ヘッドであって、一方面側にアレイ状に配置される複数の有機EL素子を有し、当該有機EL素子からの出射光が他方面に放出されるように構成されたアレイ基板と、上記有機EL素子を駆動する回路を含み、当該回路の形成面が上記アレイ基板の一方面と対向するようにして当該アレイ基板の延在方向に沿って直列配置される複数の回路チップと、を含み、上記アレイ基板の一方面上であって上記有機EL素子の配置領域の外側に上記回路チップ相互の境界位置ごとに一組の配線群を設け、隣接する上記回路チップの一方を上記一組の配線群の一端側とバンプ接続し、他方を上記一組の配線群の他端側とバンプ接続することにより、複数の上記回路チップの相互間をデイジーチェーン接続してなる、露光ヘッドである。 The present invention is an exposure head used for forming a latent image on a photoconductor in a printing apparatus, and has a plurality of organic EL elements arranged in an array on one surface side. The array substrate includes an array substrate configured to emit emitted light to the other surface, and a circuit for driving the organic EL element, with the formation surface of the circuit facing the one surface of the array substrate. A plurality of circuit chips arranged in series along the extending direction of the semiconductor chip, and one for each boundary position between the circuit chips on one surface of the array substrate and outside the organic EL element arrangement region. By providing a set of wiring groups, one of the adjacent circuit chips is bump-connected to one end of the set of wiring groups, and the other is bump-connected to the other end of the set of wiring groups. Between the above circuit chips Formed by daisy chain connection, the exposure head.
かかる構成によれば、ワイヤ・ボンディングを用いることなく各有機EL発光部とドライバICとの間を電気的に接続することができ、実装面積を抑えることが可能となる。また、アレイ基板の一方面上に配線群を設け、当該配線群によって回路チップ間を接続する構成の採用により、回路チップ間を接続するために配線基板等を用いる必要がなく、部品点数が削減され、この点からも実装面積を削減することが可能となる。 According to this configuration, each organic EL light emitting unit and the driver IC can be electrically connected without using wire bonding, and the mounting area can be reduced. In addition, by adopting a configuration in which wiring groups are provided on one side of the array substrate and circuit chips are connected by the wiring group, there is no need to use a wiring board or the like to connect circuit chips, and the number of components is reduced. In this respect, the mounting area can be reduced.
好ましくは、上記回路チップは、上記一組の配線群と共に信号経路を構成する内部配線群を含み、上記内部配線群は、2層以上の多層配線により構成される。すなわち、上記一組の配線群と、回路チップに内蔵される内部配線群とを含む全体で、信号ラインや電源ライン等が構成される。 Preferably, the circuit chip includes an internal wiring group that constitutes a signal path together with the set of wiring groups, and the internal wiring group includes a multilayer wiring of two or more layers. That is, a signal line, a power supply line, and the like are configured as a whole including the set of wiring groups and the internal wiring group incorporated in the circuit chip.
このように、信号ライン等の一部を回路チップ内に引き込んで当該回路チップ内を経由させることにより、当該信号ライン等を途中で交差させる必要がある場合にも、当該交差部分を回路チップ内の多層配線により実現することができる。よって、アレイ基板の一方面上に形成される配線群については、交差させることなく単層配線とすることが可能となり、配線群の形成がより容易となる。 In this way, even when it is necessary to cross the signal line or the like in the middle by drawing a part of the signal line or the like into the circuit chip and passing through the circuit chip, This can be realized by multilayer wiring. Therefore, the wiring group formed on one surface of the array substrate can be a single-layer wiring without crossing, and the wiring group can be formed more easily.
以下、本発明に係る実施の形態について図面を参照しながら説明する。 Embodiments according to the present invention will be described below with reference to the drawings.
図1は、有機ELアレイ露光ヘッド1の全体構成を説明する概略図である。図1(A)は平面図(上面図)、図1(B)は図1(A)に示すB−B線における断面図である。本実施形態の有機ELアレイ露光ヘッド1は、その全長が主走査方向の印刷幅よりもやや長くなるように形成されている。また、当該ヘッド1の断面サイズは極めて小さいため、図1では構成を分かりやすくために、実際のものよりもいくぶん縮尺を変更している。各部の詳細については、順を追って拡大図を用いて説明する。
FIG. 1 is a schematic diagram illustrating the overall configuration of the organic EL
図1に示すように、本実施形態の有機ELアレイ露光ヘッド1は、電子写真方式のプリンタ(或いは複写機等)において、感光体に多重露光方式で潜像を形成するために用いられるものであり、主たる構成要素として、コネクタ2、フレーム3、集光レンズアレイ4、ドライバIC7及び有機ELアレイ8を含んで構成されている。符号24は封止剤を示す。
As shown in FIG. 1, an organic EL
コネクタ2は、プリンタ側のプリンタコントローラ(図示せず)と相互に接続されるべきものであり、印刷データを受信するための配線である制御用信号ラインと、電力供給を担う配線である電源ラインとを含んでいる。
The
有機ELアレイ(アレイ基板)8は、ガラス基材の一方面上に複数の有機EL発光部(有機EL素子)がアレイ状に形成されてなるものである。この有機ELアレイ8は、各有機EL素子からの出射光がガラス基材を介して当該ガラス基材の他方面側に放出されるように構成されている。
The organic EL array (array substrate) 8 is formed by forming a plurality of organic EL light emitting sections (organic EL elements) in an array on one surface of a glass substrate. The
ドライバIC7は、各有機EL発光部(以下、発光部と略称)を制御するためのものであり、有機ELアレイ8のガラス基材の他方面上に所定個数が実装されている。より詳細には、ドライバIC7は、回路形成面が有機ELアレイ8の一方面と対向するようにして当該有機ELアレイ8の延在方向に沿って直列配置されている。
The driver IC 7 is for controlling each organic EL light emitting unit (hereinafter, abbreviated as a light emitting unit), and a predetermined number is mounted on the other surface of the glass substrate of the
集光レンズアレイ4は、多数の集光レンズを含んでおり、各レンズが有機ELアレイ8の各発光部のほぼ直上に配置されるように構成されている。
The
図2は、本実施形態の有機ELアレイ露光ヘッドの制御回路の構成を説明するブロック図である。図2に示すように、有機ELアレイ露光ヘッド1では、所定個数のドライバIC7が主走査方向に沿って有機ELアレイ8の他方面上に実装されている。そして、各ドライバIC7は、主走査方向の画素数、および副走査方向に千鳥状に配置された有機ELアレイのうち、各々に割り付けられた1ブロック分を制御/駆動する構成となっている。本実施形態のドライバIC7は、制御回路と駆動回路とを含む。
FIG. 2 is a block diagram illustrating the configuration of the control circuit of the organic EL array exposure head according to the present embodiment. As shown in FIG. 2, in the organic EL
データ制御用ライン(信号ライン)57は、主走査方向に所定個数のドライバIC7をデイジーチェーン接続し、プリンタコントローラから送られてくる印刷データを1ライン毎に割り付けられたドライバIC7に送り込むための信号ラインである。
A data control line (signal line) 57 is a signal for daisy chain connecting a predetermined number of
電源用ライン58は、各ドライバIC7に電力を供給するためのものである。データ制御用ライン57と電源用ライン58とは、図2に示すように、いずれもドライバIC7に対しデイジーチェーン接続されるが、ドライバIC7の内部にもこのデータ制御用ライン57と電源用ライン58が図示のように配線されており、ガラス基材上の片面配線が交差することなく容易にパターニングできるようになっている。データ制御用ライン57と電源用ライン58とは、ガラス基材上にITO等の導電膜を成膜し、パターニングすることによって形成される。なお、配線抵抗を下げるためにアルミまたは金メッキ等を施してもよい。
The
図3は、有機ELアレイ露光ヘッド1の上記図1に示したA部を拡大し、部品構成を概略的に説明する平面図である。図3(A)に示すように、集光レンズアレイ4は、有機ELアレイ8の直上に配置されるものであり、個々の有機EL素子から出射する光を集光する集光レンズ群14aと、有機EL素子の周辺の発光素子からの漏れ光を遮蔽する遮光材9からなる。集光レンズアレイ4には、有機ELアレイ8との組立時の位置決め用に、位置決めパッド10が設けられている。図3(B)に示すように、有機ELアレイ8は、有機ELアレイ露光ヘッド1の主走査方向の画素数、および副走査方向に千鳥状に配置された複数ラインの有機EL素子がアレイ状にガラス基材60上に形成されてなる。図3(C)に示すように、各ドライバIC7は、有機ELアレイ8の延在方向に沿って並べて実装される。
FIG. 3 is a plan view schematically illustrating the component configuration by enlarging the A portion of the organic EL
ここで、図3(B)及び図3(C)に示すように、本実施形態では、有機ELアレイ8の一方面上であって有機EL素子の配置領域の外側に、ドライバIC7の相互の境界位置ごとに対応付けて配線群70が設けられている。図示のように本例では、各境界位置において、各ドライバIC7の長手方向の両端にそれぞれ一組ずつ配線群70が形成されている。詳細は後述するが、隣接するドライバIC7の一方が配線群70の一端側とバンプ接続され、他方が配線群70の他端側とバンプ接続されている。すなわち本例では、隣接する2つのドライバIC7について、その長手方向の両端に一組ずつ配線群70が設けられており、これらの配線群70の一方がドライバIC7に内蔵される内部配線群とともに上記のデータ制御ライン57(すなわち信号経路)を構成し、他方がドライバIC7に内蔵される内部配線群とともに上記の電源ライン58(すなわち信号経路)を構成する。
Here, as shown in FIGS. 3B and 3C, in this embodiment, the
このような構成の採用により、ワイヤ・ボンディングを用いることなく各有機EL発光部とドライバICとの間を電気的に接続することができ、実装面積を抑えることが可能となる。また、アレイ基板の一方面上に配線群を設け、当該配線群によって回路チップ間を接続する構成の採用により、回路チップ間を接続するために配線基板等を用いる必要がなく、部品点数が削減され、この点からも実装面積を削減することが可能となる。 By adopting such a configuration, each organic EL light emitting unit and the driver IC can be electrically connected without using wire bonding, and the mounting area can be reduced. In addition, by adopting a configuration in which wiring groups are provided on one side of the array substrate and circuit chips are connected by the wiring group, there is no need to use a wiring board or the like to connect circuit chips, and the number of components is reduced. In this respect, the mounting area can be reduced.
図4は、データ制御用ライン57と電源用ライン58の詳細構成について説明する図である。図4では、隣接する2つのドライバIC7の相互間に着目して配線の状態が説明されている。上述したように、各配線群70は、有機ELアレイ8のガラス基材60の一方面上においては、クロスすることなくドライバIC7の両端でイン(入力)とアウト(出力)を繰り返す平行結線となっている。そして、複数のドライバIC7をデイジーチェーン接続する場合に生じるクロス結線の部分は、各ドライバIC7の内部に配線を引き込むことにより、ドライバIC7に内蔵される積層配線を利用して実現している。すなわち、図示のようの本例では、各ドライバIC7の内部には内部配線群71及び72からなる二層配線が含まれており、これらの内部配線群71、72からなる多層配線と上記の配線群70とで信号経路(データ制御ライン又は電源ライン)が構成され、複数のドライバIC7の相互間がデイジーチェーン接続されている。
FIG. 4 is a diagram for explaining the detailed configuration of the data control
図示のように、電源ライン58は、電源電圧線VDDとグランド線GNDからなり、電源電圧線VDDとグランド線GND線が各5本ずつの構成となっている。なお、電源電圧線VDDは有機ELアレイ駆動電圧等、複数の電圧を供給する場合もある。そして、ガラス基材60上においては、これらの配線、すなわち各電源電圧線VDDとグランド線GNDとは、互いにクロス(交差)することなく設けられている。また、データ制御ライン57は、5つのLVDS(低電圧作動信号通信)ラインとなっており、5種類の信号線からなる。本例では、ガラス基材60上においてはこれらの5ペア、すなわち計10本の信号線がクロスすることなく平行に引かれており、ドライバIC7の内部配線群71、72を介して、ドライバIC7の内部モジュールであるタイミングコントローラに接続されている。なお、上述したように、データ制御ライン57はガラス基材60上に形成された配線群70及びドライバIC7に内蔵される内部配線群71、72から構成されるが、全体として等長配線となっており、インピーダンス・マッチングが取られている。
As shown in the figure, the
このように、信号ライン等の一部を回路チップ内に引き込んで当該回路チップ内を経由させることにより、当該信号ライン等を途中で交差させる必要がある場合にも、当該交差部分を回路チップ内の多層配線により実現することができる。よって、アレイ基板の一方面上に形成される配線群については、交差させることなく単層配線とすることが可能となり、配線群の形成がより容易となる。 In this way, even when it is necessary to cross the signal line or the like in the middle by drawing a part of the signal line or the like into the circuit chip and passing through the circuit chip, This can be realized by multilayer wiring. Therefore, the wiring group formed on one surface of the array substrate can be a single-layer wiring without crossing, and the wiring group can be formed more easily.
図5は、有機ELアレイ露光ヘッド1の上記図3に示したB部の拡大図であり、集光レンズアレイ4の構造の詳細を示すものである。集光レンズアレイ4には、有機ELアレイ8との接合時位置決め用に位置決めパッド(集光レンズアセンブリ側ターゲット)10a、10bが設けられている。
FIG. 5 is an enlarged view of the portion B shown in FIG. 3 of the organic EL
また、集光レンズアレイ4の一方面には遮光材9が設けられている。また、集光レンズアレイ4は、主走査方向の画素数分に対応し、かつ副走査方向に千鳥状に配置された複数ライン分の集光レンズ13を備えており、各集光レンズ13はそれぞれ光導穴27に埋め込まれている。
A
また、各ドライバIC7の境界領域にも上記集光レンズ13と同様の集光レンズが設けられる。具体的には、集光レンズ群14aは、図中において一点鎖線で示した境界の左側に配置されるドライバIC7(図示せず)により駆動されるべき有機EL素子の直上に位置するものである。同様に、集光レンズ群14bは、図中において一点鎖線で示した境界の右側に配置されるドライバIC7(図示せず)により駆動されるべき有機EL素子の直上に位置するものである。なお、集光レンズアレイ4の詳細構造については更に後述する。
A condensing lens similar to the condensing
図6は、有機ELアレイ露光ヘッド1の上記図3に示したC部の拡大図であり、有機ELアレイ8の構造の詳細を示すものである。
FIG. 6 is an enlarged view of the portion C shown in FIG. 3 of the organic EL
位置決めパッド11aは、図中左側に実装されるドライバIC7に対応して用意されたものであり、位置決めパッド11bは、図中右側に実装されるドライバIC7に対応して用意されたものである。
The
符号15は、ガラス基材60側の電源用パッドである。電源用パッド15aは左側に実装されるドライバIC7との接続を担い、電源用パッド15bは右側に実装されるドライバIC7との接続を担う。図示のように本例では、これらの電源用パッドが10組あり、電源電位側(VDD)と接地側(GND)に配分され、主走査方向の所定個数のドライバIC7の電源ライン用パッド19に接続される。なお、ドライバIC7の左右の電源ライン用パッド間はIC内部でつながっている(図示せず)。
Reference numeral 15 denotes a power supply pad on the
符号16は、ドライバIC7のつなぎ目部のガラス基材60側のアノード配線パッドを示す。アノード配線パッド16aは左側のブロックを制御するドライバIC7で駆動される有機EL素子を制御するものであり、アノード配線パッド16bは右側のブロックを制御するドライバIC7で駆動される有機EL素子を制御するものである。
Reference numeral 16 denotes an anode wiring pad on the
符号17は、アノード側電極を示す。アノード側電極17aは左側に実装されるドライバIC7のために用意されたものであり、アノード側電極17bは右側に実装されるドライバIC7のために用意されたものであり、
符号18は、データ制御ライン用パッドを示す。データ制御ライン用パッド18aは左側に実装されるドライバIC用に用意されたものであり、データ制御ライン用パッド18bは右側に実装されるドライバIC用に用意されたものである。
Reference numeral 18 denotes a data control line pad. The data control
なお、上記図2に示したデータ制御ライン57は、主走査方向の所定個数のドライバIC7のデータ制御ライン用パッド21に接続される(図7参照)。そして、ドライバIC7の左右のデータ制御ライン用パッドの間はドライバIC7の内部でつながっていて、ドライバIC7の回路部22の内部の制御回路56と接続されている(図12参照)。
The data control
符号32は、アノード電極(ITO)パッドを示す。アノード電極パッド32aは左側に実装されるドライバIC7のために用意されたものであり、アノード電極パッド32bは右側に実装されるドライバIC7のために用意されたものである。本例では、各アノード電極パッドは各アノード電極の上下に配置されている。これは、ガラス基材上の配線密度を下げ、配線を容易にするためになされたものである。
符号40は、カソード側配線パッドを示す。カソード側配線パッド40aは左側に実装されるドライバIC用に用意されたものであり、カソード側配線パッド40bは右側に実装されるドライバIC用に用意されたものである。なお、カソード側配線パッドは、データ制御ライン用パッド18のラインの、データ制御ライン用パッド18を除く複数パッドからなる。
図7は、有機ELアレイ露光ヘッド1の上記図3に示したD部の拡大図であり、となり合ったドライバIC7の詳細を示す。
FIG. 7 is an enlarged view of the portion D shown in FIG. 3 of the organic EL
符号7aは左側に位置するドライバICであり、符号7bは右側に位置するドライバICである。
符号12は、ドライバIC側の位置決めパッドを示す。位置決めパッド12aは、図6に示した有機ELアレイとの位置決めに位置決めパッド11aと共に使用され、位置決めパッド12bは、図6に示した有機ELアレイとの位置決めに位置決めパッド11bと共に使用される。
Reference numeral 12 denotes a positioning pad on the driver IC side. The
符号19は、ドライバIC側の電源ライン用パッドであり、上記図6のガラス基材側の電源ライン用パッド15とバンプ接合される。電源ライン用パッド19aは左側に位置するドライバIC7のドライバIC側のパッドであり、電源ライン用パッド19bは右側に位置するドライバIC7のドライバIC側のパッドである。
Reference numeral 19 denotes a power supply line pad on the driver IC side, which is bump-bonded to the power supply line pad 15 on the glass substrate side in FIG. The
符号20は、ドライバIC7のつなぎ目部のアノード配線パッドであり、上記図6に示したドライバIC7のつなぎ目部のガラス基材側のアノード配線パッド16とバンプ接合される。アノード配線パッド20aは左側に位置するドライバIC7のものであり、アノード配線パッド20bは右側に位置するドライバIC7のものである。
Reference numeral 20 denotes an anode wiring pad at the joint portion of the
符号21は、ドライバIC側のデータ制御ライン用パッドであり、上記図6のデータ制御線パッド18とパンプ接合される。データ制御ライン用パッド21aは左側に位置するドライバICのものであり、データ制御ライン用パッド21bは右側に位置するドライバICのものである。
Reference numeral 21 denotes a data control line pad on the driver IC side, which is pump-bonded to the data control line pad 18 shown in FIG. The data control
符号22は、ドライバIC7の回路部を示す。回路部22aは左側に位置するドライバICのものであり、回路部22bは右側に位置するドライバICのものである。
Reference numeral 22 denotes a circuit unit of the
符号36は、ドライバIC側のアノード配線パッドであり、上記図6に示したアノード電極パッド32とバンプ接合される。アノード配線パッド36aは左側に位置するドライバIC側のものであり、アノード配線パッド36bは右側に位置するドライバIC側のものである。
符号38は、ドライバIC側のカソード配線パッドであり、上記図6に示したカソード側配線パッド40とバンプ接合される。カソード配線パッド38aは左側に位置するドライバIC側のものであり、カソード配線パッド38bは右側に位置するドライバIC側のものである。
図8は、有機ELアレイ露光ヘッド1のより詳細な断面図であり、上記図1に示したB−B線方向の断面を示す。図示のように、有機ELアレイ露光ヘッド1は、露光ヘッドモジュール5とヘッド支持フレーム(フレーム)3を備える。ここで、露光ヘッドモジュール5とは、集光レンズアレイ4、有機ELアレイ8及びICドライバ7からなる複合体であり、封止剤24によりフレーム3に固定される。また、フレーム3はドライバIC7の放熱器としても利用される。符号4は集光レンズアレイ、符号8は有機ELアレイ、符号23は封止剤をそれぞれ示す。
FIG. 8 is a more detailed cross-sectional view of the organic EL
図9は、有機ELアレイ露光ヘッド1の上記図8に示すF部の拡大断面図であり、露光ヘッドモジュール5を示す図である。有機ELアレイ8に形成された発光部25から放出される光は、光路26を通り光導穴27に到達する。その光のうち、発光部25の直上にある光導穴27を通過する光は集光レンズ13を通り、略平行光束となって感光体(図示しない)に結線する。しかし、発光部25の直上にない光導穴27に到達する光は、遮光部9に遮られ、そこに配された集光レンズ13には到達しない構造となっている。なお、符号4は集光レンズアレイ、符号7はドライバIC、符号8は有機ELアレイ、符号23は封止剤、符号28は接着剤、符号29はバンプ接合部をそれぞれ示す。
FIG. 9 is an enlarged cross-sectional view of the portion F shown in FIG. 8 of the organic EL
図10は、露光ヘッドモジュールの上記図9に示すG部の拡大図であり、有機ELアレイ8の発光部25周辺とドライバIC7の層構成を説明するものである。ドライバIC7の基板上に駆動回路55と制御回路56が配置されており、その表面は絶縁層30により覆われている。ドライバIC7と有機ELアレイ8の間にある隙間には吸湿剤31が配置されている。カソード電極(AL)35は、有機EL素子を構成するものであり、その上には発光層34と正孔輸送層33、アノード電極(ITO)17が積層されている。絶縁層44は、発光部25の周囲に配置される。ガラス基材60は、上記の有機EL発光素子を支持するものであり、当該素子を外界から保護する封止材としての機能も兼ねる。なお本例では、相対する側については、ドライバIC7の一方面側が封止材としての機能を兼ねる。
FIG. 10 is an enlarged view of the G portion shown in FIG. 9 of the exposure head module, and illustrates the layer configuration of the periphery of the
図11は、露光ヘッドモジュール5の構成を説明するための図であり、図12は、露光ヘッドモジュール5の各構成要素を説明するための図である。なお、図11及び図12では、説明の理解を容易にするために、一部の発光部等(図に示す発光層34、集光レンズ13等)を図示し、大部の発光部等を省略している。
FIG. 11 is a diagram for explaining the configuration of the
露光ヘッドモジュール5は、ドライバIC7、吸湿剤31、有機ELアレイ8、集光レンズアレイ4から構成されている。図13は、集光レンズアレイ4の構造を説明するための図であり、図13(A)は各光導穴27の関係を示した図、図13(B)は図13(A)のH−H線視断面図である。
The
集光レンズアレイ4の表面には、有機ELアレイ8に形成される各発光部25の配置パターンと同じパターンの貫通孔が複数形成されている。図13に示すように、アレイアセンブリ4と接着される側、すなわち光の入射側の貫通孔(発光部側の光導穴27a)の径は、光の出射側の貫通孔(レンズ圧入側の光導穴27b)の径よりも大きくなるように設定されている。
A plurality of through-holes having the same pattern as the arrangement pattern of the
また、光の出射側の貫通孔(レンズ圧入側の光導穴27b)には集光レンズ13が圧入されている。一方、集光レンズアレイ4を構成する遮光材9は、集光レンズ13の熱膨張とほぼ同じ特性を有するガラス布基材エポキシ樹脂黒色積層板(FRP)等から構成され、レンズ圧入側の光導穴27bの径は、集光レンズ13を保持できる程度に集光レンズ13の径よりもわずかに小さくなるように設定されている。なお、光導穴27は、その直下にある発光部25からの光のみを集光レンズを介して出射させ、隣接する発光部からの光を遮光して通過させないように設計されている。かかる構成を有する集光レンズアレイ4によれば、集光レンズ13の径を大きくすることができるので、発光部で発光された光をより集光することができ、結果として出射する光量を大きくすることができる。また、集光レンズ13の径を大きくすると、当該レンズの球面収差を抑えることができるので、この点でも有利である。さらに、集光レンズ13としてドラム形状のレンズを用いた場合には、より球面収差を抑えることができる。
Further, the
図14は、図12に示す有機ELアレイ8の生成工程を説明するための図である。なお、図14も図12と同様、発明の理解を容易にするために、一部の発光部等(図に示す発光層34等)を図示し、大部の発光部等を省略している。
FIG. 14 is a diagram for explaining a generation process of the
有機ELアレイ8は、同図に示すI→J→K→Lの工程を経て生成される。詳述すると、まず、I工程では、ガラス基材60の上に透明電極(ITO)膜であるガラス基材側配線電極パッド43、アノード電極透明電極17、カソード側配線電極パッド40がスパッタリング等によりパターン生成される。
The
J工程では、ITOがパターンニングされたガラス基材60の上に絶縁層(ポリイミド等)44が印刷形成され、さらに、K工程では、高分子材料又は低分子材料からなる有機EL発光層が形成される。この有機EL発光層は、発光層34、正孔輸送層33、電子輸送層(図示略)等から構成され、それぞれに適した材料を用いて各層が形成される。最後に、L工程では、アルミニウム(Al)等の材料を用いたカソード電極35、アノード電極アルミパッド32、電極パッド59が蒸着等によって形成される。
In the J process, an insulating layer (polyimide or the like) 44 is printed on the
このようにして形成された有機ELアレイ8は、熱硬化型樹脂などの接着剤により集光レンズアレイ4に固定される(図12参照)。かかる固定の際には、集光レンズアレイ4に設けた位置決めパッド10と有機ELアレイ8に設けた位置決めパッド11とが利用され(図5、図6参照)、これにより、高い固定位置精度が確保される。
The
次に、有機ELアレイ8とドライバIC7をバンプ42、37、39によって接合固定する(図12参照)。かかる固定を行う際には、集光レンズアレイ4に設けた位置決めパッド10とドライバIC7に設けた位置決めパッド12とが利用され(図6、図7参照)、これにより、高い固定位置精度が確保される。なお、バンプ接合時には、ドライバIC7と有機ELアレイ8との間に吸湿剤31を介挿する(図12参照)。この吸湿剤31は、正孔輸送層33、発光層34を湿度による劣化から保護するためのものであり、デシカイトなどが用いられる。
Next, the
ここで、ドライバIC7(図12参照)について詳説すると、まず、駆動回路55と制御回路56は、図7に示すドライバICの回路部22を構成している。これら駆動回路55及び制御回路56は、バンプ接合時の圧力による素子破壊を回避するためにバンプ用バッドが置かれる場所から離れたところに配置される。
Here, the driver IC 7 (see FIG. 12) will be described in detail. First, the
配線電極パッド41は、図7に示す電源ライン用パッド19及びデータ制御ライン用パッド21を構成している。この配線電極パッド41上には配線電極バンプ42が形成される。配線電極バンプ42は、有機ELアレイ8の電極アルミパッド59と接続固定するための電気的導通材(金など)によって形成されている。
The
アノード配線パッド36は、図7に示すドライバICのつなぎ目部のアノード配線パッド20及びアノード配線パッド36を構成している。このアノード配線パッド36上にはアノード配線バンプ37が形成されている。アノード配線パッド36は、有機ELアレイ8の電極アルミパッド32と接合固定するための電気的導通材(金など)によって形成されている。
The
カソード配線パッド38は、図7に示すカソード配線パッド38を構成している。このカソード配線パッド38上にはカソード配線バンプ39が形成されている。カソード配線パッド38は、有機ELアレイ8の電極アルミパッド35と接合固定するための電気的導通材(金など)によって形成されている。
The
かかる構成を有する有機ELアレイ8とドライバIC7とをバンプ42、37、39によって接合した後、速やかに、封止剤23で有機ELアレイ8とドライバIC7の接合部周囲を固める。このようにして露光ヘッドモジュール5を形成することにより、発光層34から出射された光は、直下の光導穴27を通じて集光レンズ13により略平行光線となり、図示しない感光体表面に結像する。
After the
<発光の制御態様>
図15は、本実施形態に係る発光素子制御回路の構成を示す図である。なお、以下では、1つのドライバIC7が制御する発光部25の制御態様を例に説明するが、かかる態様はあくまで例示であり、発光部25をどのように制御するかは適宜変更可能である。
<Control mode of light emission>
FIG. 15 is a diagram illustrating a configuration of a light emitting element control circuit according to the present embodiment. In the following, a control mode of the
有機ELアレイ8に形成された発光部25は、図15の符号48で示すように主走査方向Yに複数配列され、かつ副走査方向Xに8列に千鳥状に配列されている。データ出力タイミング制御手段45は、プリンタコントローラ(図示略)によって実現され、形成すべき画像データに基づいて色分解、階調処理、画像データのビットマップへの展開、色ずれ調整などの処理を行う一方、ライン毎の画像データを各記憶手段47に出力する。このデータ出力タイミング制御手段45は、プリンタコントローラによって実現してもよいが、ドライバIC7の回路部22によって実現しても良い。
A plurality of light emitting
記憶手段47は、シフトレジスタ47a〜47hによって構成されている。これらシフトレジスタは、第1グループに属するシフトレジスタ47a、47c、47e、47gと、第2グループに属するシフトレジスタ47b、47d、47f、47hとに区分されている。第1グループに属するシフトレジスタ47a、47c、47e、47gは、画像データの保持、発光部への出力、次段のシフトレジスタへの転送を行う。
The
第2グループに属するシフトレジスタ47b、47d、47f、47hも第1グループに属するシフトレジスタと同様、画像データの保持、発光部への出力、次段のシフトレジスタへの転送を行う。発光部のラインもシフトレジスタと同様、第1グループに属する発光部のライン48a、48c、48e、48gと、第2グループに属する発光部のライン48b、48d、48f、48hとに区分されている。なお、記憶手段47には、Iライ
ン分の画像データを主走査方向Yに転送するためのシフトレジスタ群が設けられているが、図15では図面が煩雑になるのを防ぐため省略している。また、記憶手段47も上記データ出力タイミング制御手段45と同様、ドライバIC7の回路部22によって実現しても良い。
Similarly to the shift registers belonging to the first group, the
発光素子制御回路の動作について説明すると、まず、データ出力タイミング制御手段46からは、制御線50から第1グループのシフトレジスタに画像データが出力されると共に制御線49から第2グループのシフトレジスタに画像データが出力される。
The operation of the light emitting element control circuit will be described. First, the data output timing control means 46 outputs image data from the
各シフトレジスタに格納された画像データは、データ出力タイミング制御手段46から各シフトレジスタに供給されるタイミング信号46a〜46hに応じて対応する発光部へ出力される。 The image data stored in each shift register is output from the data output timing control means 46 to the corresponding light emitting unit according to the timing signals 46a to 46h supplied to each shift register.
具体的には、まず、データ出力タイミング制御手段46からタイミング信号46aがシフトレジスタ47aに供給されると、該シフトレジスタ47aから第1グループの発光部の先頭ライン48aに画像データが出力され、感光体(図示略)上のスポット位置で第1の画素ラインの露光が行われる。同様に、データ出力タイミング制御手段46からタイミング信号46bがシフトレジスタ47bに供給されると、該シフトレジスタ47bから第1グループの発光部の先頭ライン48bに画像データが出力され、感光体(図示略)上のスポット位置で第2の画素ラインの露光が行われる。
Specifically, first, when the
次に、像担持体が副走査方向に画素ピッチ分だけ移動すると、シフトレジスタ47aに格納された画像データはシフトレジスタ47cへ転送される。同様に、シフトレジスタ47bに格納された画像データはシフトレジスタ47dへ転送される。そして、データ出力タイミング制御手段46からタイミング信号46cとタイミング信号46dがシフトレジスタ47cとシフトレジスタ47dに供給されると、シフトレジスタ47cとシフトレジスタ47dから発光部ライン48cと48dにそれぞれ画像データが出力される。この際、スポット位置の第1の画素ラインと第2の画素ラインで同一画素の露光を行う。以下、同様にして、像担持体の移動と画像データの各シフトレジスタへの転送、発光部への画像データの出力を行い、同一画素に対して多重露光を行う。
Next, when the image carrier moves by the pixel pitch in the sub-scanning direction, the image data stored in the
このように、発光部を千鳥状に配列して、発光部が像担持体上に形成するスポット位置の副走査方向の間隔を、副走査方向の画素密度の整数倍としたときにおいても、1画素を多重露光することができる。即ち、発光部を千鳥状に配列した場合においても、各画素列の記憶手段と発光部列とは一対一で対応可能となる。このため、シフトレジスタに記憶された画像データを次段のシフトレジスタに転送するタイミングと、シフトレジスタに記憶された画素列の画像データに基づいて、発光部ラインを発光させるタイミングとを合わせることにより、回路構成を簡素化し、動作の高速化を図ることができる。 As described above, even when the light emitting units are arranged in a staggered manner and the interval in the sub scanning direction between the spot positions formed by the light emitting units on the image carrier is set to an integral multiple of the pixel density in the sub scanning direction, 1 Pixels can be multiple exposed. That is, even when the light emitting units are arranged in a staggered manner, the storage means of each pixel column and the light emitting unit column can correspond one-to-one. For this reason, by combining the timing for transferring the image data stored in the shift register to the next-stage shift register and the timing for causing the light emitting section line to emit light based on the image data of the pixel column stored in the shift register. Therefore, the circuit configuration can be simplified and the operation speed can be increased.
また、発光部を千鳥状に配列した場合には、発光部ライン48を48a→48b→48c→48d→48e→48f→48g→48hの順番で1ドットラインピッチ間隔で各ラインを順次発光させることも可能である。なお、以上説明した露光ヘッドを4個用いることにより、シアン(C)、マゼンタ(M)、イエロー(Y)、黒(K)の4色で画像形成を行う、いわゆるタンデム方式の画像形成装置に適用しても良いのはもちろんである。
Further, when the light emitting portions are arranged in a staggered pattern, the light emitting
図16は、発光部をアクティブマトリクスで駆動させる駆動回路の構成を示す図である。電力供給線51は、ドライビング用トランジスタTr2のソースSbに接続されている。一方、発光部を構成する有機EL素子のアノード端子Aはドライビング用トランジスタTr2のドレインDbに接続され、カソード端子KはグランドGNDに接続されている。また、走査線53は、スイッチング用トランジスタTr1のゲートGaに接続され、容量線52は、スイッチング用トランジスタTr1のソースSaに接続されている。さらに、スイッチング用トランジスタTr1のドレインDaは、ドライビング用トランジスタTr2のゲートGbとストレージキャパシタCaの一方の電極に接続されている。このストレージキャパシタCaの他方の電極にはドライビング用トランジスタTr2のソースSbが接続されている。
FIG. 16 is a diagram illustrating a configuration of a drive circuit that drives the light emitting unit with an active matrix. The
かかる駆動回路の動作について説明すると、まず、電力供給線51の電圧がストレージキャパシタCaを介してスイッチング用トランジスタTr1のドレインDaに印加された状態において走査線53を通電させると、スイッチング用トランジスタTr1はオフからオンに切り換わる。かかるスイッチング動作により、ドライビング用トランジスタTr2のゲート電圧が下がり、ドライビング用トランジスタTr2はオフからオンに切り換わる。この結果、有機EL素子が動作して所定の光量で発光するとともに、電力供給線51と容量線52の電位差によりストレージキャパシタCaが充電される。
The operation of the driving circuit will be described. First, when the
その後、スイッチング用トランジスタTr1がオンからオフに切り換えられたとしても、ドライビング用トランジスタTr2はストレージキャパシタCaに充電された電荷によりオン状態を維持するため、有機EL素子は発光状態を維持する。この結果、画像データをシフトレジスタに転送するためにスイッチング用トランジスタTr1をオンからオフに切り換えたときであっても、有機EL素子は継続して発光動作を維持し、高輝度な画素の露光が可能となる。 Thereafter, even if the switching transistor Tr1 is switched from on to off, the driving transistor Tr2 maintains the on state by the electric charge charged in the storage capacitor Ca, so that the organic EL element maintains the light emitting state. As a result, even when the switching transistor Tr1 is switched from on to off in order to transfer the image data to the shift register, the organic EL element continuously maintains the light emitting operation, and high-luminance pixel exposure is performed. It becomes possible.
なお、本発明は上記実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。 In addition, this invention is not limited to the content of the said embodiment, A various deformation | transformation implementation is possible within the range of the summary of this invention.
1…有機ELアレイ露光ヘッド、 2…コネクタ、 3…フレーム、 4…集光レンズアレイ、 7…ドライバIC7、 8…有機ELアレイ、 57…データ制御用ライン(信号ライン)、 58…電源用ライン、 70…配線群、 71、72…内部配線群
DESCRIPTION OF
Claims (4)
一方面側にアレイ状に配置される複数の有機EL素子を有し、当該有機EL素子からの
出射光が他方面に放出されるアレイ基板と、
前記有機EL素子を駆動する駆動回路を含み、前記駆動回路の形成面が前記アレイ基板の一方面と対向するようにして当該アレイ基板の延在方向に沿って直列に配置される第1および第2の回路チップと、
を含み、
前記アレイ基板の一方面上であって前記有機EL素子の配置領域の外側に前記第1および第2の回路チップ相互の境界位置に一組の配線群を設け、
前記第1の回路チップを前記一組の配線群の一端側と第1バンプ電極群を介してバンプ接続し、前記第2の回路チップを前記一組の配線群の他端側と第2バンプ電極群を介してバンプ接続することにより、前記第1および第2の回路チップの間を前記配線群を介して接続し、
前記複数の有機EL素子を第3バンプ電極群を介して前記第1および第2の回路チップと接続する、露光ヘッド。 An exposure head used for forming a latent image on a photoconductor in a printing apparatus,
An array substrate having a plurality of organic EL elements arranged in an array on one side and emitting light emitted from the organic EL elements to the other side;
First and second arranged in series along the extending direction of the array substrate, including a drive circuit for driving the organic EL element, such that the formation surface of the drive circuit faces one surface of the array substrate Two circuit chips,
Including
A set of wiring groups is provided on a boundary position between the first and second circuit chips on one side of the array substrate and outside the arrangement region of the organic EL elements ,
The first circuit chip is bump-connected to one end side of the set of wiring groups via a first bump electrode group, and the second circuit chip is connected to the other end side of the set of wiring groups and a second bump. By connecting the bumps via the electrode group, the first and second circuit chips are connected via the wiring group,
An exposure head that connects the plurality of organic EL elements to the first and second circuit chips via a third bump electrode group .
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226736A JP4508767B2 (en) | 2004-08-03 | 2004-08-03 | Exposure head and image forming apparatus using the same |
US11/195,588 US7411601B2 (en) | 2004-08-03 | 2005-08-01 | Exposure head |
EP06021149A EP1733889B1 (en) | 2004-08-03 | 2005-08-03 | Exposure head |
DE602005000970T DE602005000970T2 (en) | 2004-08-03 | 2005-08-03 | exposure head |
EP05016858A EP1623837B1 (en) | 2004-08-03 | 2005-08-03 | Exposure head |
AT05016858T ATE360533T1 (en) | 2004-08-03 | 2005-08-03 | EXPOSURE HEAD |
DE602005005648T DE602005005648T2 (en) | 2004-08-03 | 2005-08-03 | exposure head |
US11/833,140 US7782351B2 (en) | 2004-08-03 | 2007-08-02 | Exposure head |
US12/166,213 US20080273075A1 (en) | 2004-08-03 | 2008-07-01 | Exposure Head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226736A JP4508767B2 (en) | 2004-08-03 | 2004-08-03 | Exposure head and image forming apparatus using the same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006043989A JP2006043989A (en) | 2006-02-16 |
JP2006043989A5 JP2006043989A5 (en) | 2007-09-13 |
JP4508767B2 true JP4508767B2 (en) | 2010-07-21 |
Family
ID=36023110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004226736A Expired - Fee Related JP4508767B2 (en) | 2004-08-03 | 2004-08-03 | Exposure head and image forming apparatus using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4508767B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100795814B1 (en) | 2007-01-09 | 2008-01-21 | 삼성에스디아이 주식회사 | Retardation film and organic light emitting device therewith |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000082720A (en) * | 1998-09-07 | 2000-03-21 | Canon Inc | Light emitting device, aligner and image forming apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5878786A (en) * | 1981-11-05 | 1983-05-12 | Toshiba Corp | Heat-sensitive recorder |
JPH078212Y2 (en) * | 1987-05-15 | 1995-03-01 | 沖電気工業株式会社 | LED array print head |
-
2004
- 2004-08-03 JP JP2004226736A patent/JP4508767B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000082720A (en) * | 1998-09-07 | 2000-03-21 | Canon Inc | Light emitting device, aligner and image forming apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2006043989A (en) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782351B2 (en) | Exposure head | |
KR100692469B1 (en) | Electro-optical device, image forming apparatus, and image reader | |
JP7052508B2 (en) | Optical writing device and image forming device | |
WO2007010816A1 (en) | Exposure device | |
JP4508767B2 (en) | Exposure head and image forming apparatus using the same | |
JP4581692B2 (en) | ORGANIC LIGHT EMITTING DIODE DEVICE, IMAGE FORMING DEVICE, AND IMAGE READING DEVICE | |
JP5176812B2 (en) | Line head and image forming apparatus | |
JP4508768B2 (en) | Exposure head and image forming apparatus | |
JP4595432B2 (en) | Exposure head and image forming apparatus using the same | |
JP2006100071A (en) | Electrooptical device, image forming device, and image reading device | |
JP2006043987A (en) | Exposure head | |
JP2004291435A (en) | Organic el array exposure head chip and organic el array exposure head using the same | |
JP2021030563A (en) | Exposure head and image forming apparatus | |
JP2006289957A (en) | Image forming device | |
JPH11208020A (en) | Exposing apparatus | |
JP4424142B2 (en) | ORGANIC LIGHT EMITTING DIODE DEVICE, IMAGE FORMING DEVICE, AND IMAGE READING DEVICE | |
US20080165243A1 (en) | Print head including an organic light emitting device | |
JP2023025381A (en) | Exposure head and image formation device | |
JP2006150882A (en) | Electro-optical device, image forming apparatus, and image reader | |
JP2006107755A (en) | Electrooptical device, image forming device and image reading device | |
JP2000085178A (en) | Exposing apparatus and image forming apparatus | |
JP2005041091A (en) | Printing head and light emitting element circuit board | |
JP2014217986A (en) | Light-emitting device, optical writing device, and image forming device | |
CN116685472A (en) | Exposure head and image forming apparatus | |
JPH10305610A (en) | Exposing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100427 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |