JP4507303B2

JP4507303B2 - Method for preventing peeling of substrate

Info

Publication number: JP4507303B2
Application number: JP23551499A
Authority: JP
Inventors: 久晴清田; 嘉幸田中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-08-23
Filing date: 1999-08-23
Publication date: 2010-07-21
Anticipated expiration: 2019-08-23
Also published as: JP2001060538A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板の剥離帯電防止方法に関する。本発明は、製造プロセスその他の場面で基板に帯電が生じたときに、該帯電を有効に中和して、剥離帯電を防いで帯電に伴う不都合を防止する技術を提供するものである。
【０００２】
【従来の技術】
従来より、各種の場合において基板の帯電が問題になっている。たとえば、半導体装置に用いる絶縁膜に電荷が蓄積されて、これが特性に不都合な影響を及ぼす場合がある。
【０００３】
たとえば半導体装置に用いるプラズマＣＶＤ絶縁膜は、ポリシリコン、ポリサイド、アルミニウム、銅等の金属等の配線層間の絶縁膜として、あるいは、低誘電率薄膜として、用いられている。微細化した、いわゆる０．１μｍ世代では、Ｐ−ＳｉＯＦ膜（プラズマＣＶＤで形成する含フッ素酸化シリコン）等の、誘電率の低い低Ｋ膜等が導入されようとしている。これら絶縁性の良い膜はすべて、帯電により問題が生じやすいものである。
【０００４】
これらのプラズマＣＶＤ膜は、特に酸化膜は一般にその中に電荷を有し、これが素子に影響を与える場合がある。すなわちプラズマＣＶＤ膜は一般にトラップ電荷を持ち、これがある程度以上になると、特性に深刻な影響を及ぼすおそれがある。たとえば電荷がＥ１２ｑ／ｃｍ² 以上になると、下地に素子がある場合、たとえば下地のＭＯＳＦＥＴ等に対して、それら素子の特性に深刻な影響を与えることがあり、たとえばばらつきが特性破壊に至る場合もある。この問題は、いわゆるプラズマダメージの低減対策の一つとして、改良を求められている。
【０００５】
さらに、アンテナ効果等があると、ゲート耐圧の信頼性にまで、影響を与え得る。特に、たとえばガラス絶縁基板を用いるＬＣＤ（液晶表示装置）製造工程では、摩擦帯電が原因と考えられる電荷蓄積による火花放電によって、配線やＴＦＴ等が破壊されることが問題となっている（保坂他，「液晶ディスプレイのガラス基板帯電と静電気」静電気学会誌，２２，１（１９９８）３１−４５）。
【０００６】
また、アミンを用いた有機剥離液洗浄では、摩擦帯電により絶縁膜中にトラップ電荷を誘引してしまうことがある。たとえば、シリコン基板にＰ−ＴＥＯＳ膜を堆積してこれを有機剥離液を用いて表面処理すると、膜中の電荷がプラス側にシフトする。該表面処理後のＰ−ＴＥＯＳ膜上にさらにＰ−ＴＥＯＳ膜を成膜し（実際の半導体デバイス製造工程では、表面処理後のＰ−ＴＥＯＳ膜上にアルミニウム等の配線を形成する工程が入る）、さらにその上にＯ₃ −ＴＥＯＳをＣＶＤした場合、Ｏ₃ −ＴＥＯＳの成長速度は、有機剥離液を用いた表面処理を行わない場合に比して、帯電量に応じて、バラツキをもってはっきりと遅くなるが、かかる下地依存性は、表面処理による電荷の蓄積によると考えられる。除電工程、たとえばＯ₂ プラズマ除電工程を行うことにより、この下地依存性はかなり改良される。このような帯電は、有機剥離液中に含まれる強力な還元剤であるヒドロキシルアミン（ＮＨ₂ ＯＨ）によると推定される。
【０００７】
プラズマＣＶＤ装置の改良によりプラズマダメージ等の問題を解決する試みはなされているが（たとえばＺ．Ｘｕ，ｅｔ．，ａｌ．，“ＰｌａｓｍａＤａｍａｇｅＭｏｎｉｔｏｒｉｎｇｕｆｏｒＰＥＣＶＤ：ＡＣｏｎｔａｃｔＰｏｔｅｎｔｉａｌＤｉｆｆｅｒｅｎｃｅＳｔｕｄｙａｎｄＤｅｖｉｃｅＹｉｅｌｄＡｎａｌｙｓｉｓ”ＳＰＩＡＶＯＬ．３５０９，ｐｐ１４７−１５３等）、抜本的な解決にはなっていない。
【０００８】
すなわち、本発明者の検討によれば、たとえばシリコン基板のＰ−ウェルの抵抗のばらつきが非常に低い場合など、装置に起因するプラズマダメージによると考えられるＰ−ウェルのシート抵抗の低下が見られ、場合によってはラッチアップを発生させ、周辺回路を破壊させたりするおそれがある。
【０００９】
また、しきい値Ｖｔｈが変動して、静特性が変動する場合がある。このような問題を回避するため、プラズマダメージを発生させないことにより、また、プラズマダメージが発生してしまったものもさらにそれを増大させないようにして、構造的に影響を受けないようにしたデバイス設計も求められることになる。
【００１０】
上記の問題は、何らかの原因で基板に帯電が生じた場合には、常に問題になることである。すなわち、プラズマダメージによる静電気の発生、有機剥離液を用いることによる静電気の発生、摩擦帯電による静電気の発生等、かかる静電気に基づく不都合はいずれも解消することが求められる。
【００１１】
その中で、剥離帯電による電荷の蓄積がある。剥離帯電とは、帯電した電荷がもともと中和した状態にある物体同士を引き離そうとすると、各物体に発生する帯電である。
【００１２】
このような剥離帯電のメカニズムは、本発明者の検討では、以下のとおりである。剥離帯電により酸化膜中のトラップ電荷が増大する場合のメカニズムを想定した例で、説明する。
【００１３】
図３を参照する。符号１で示すのは基板であり、ここではプラズマ処理により得られた膜特にたとえばＰ−ＣＶＤ酸化膜特にＰ−ＴＥＯＳ酸化膜が形成されたシリコン半導体ウエーハである。Ｐ−ＣＶＤ直後は、Ｐ−ＴＥＯＳにマイナスの残留チャージがあり、基板１（ウエーハ）が図３に模式的に示すようにマイナスに帯電した状態になる。該基板１（ウエーハ）は、Ｐ−ＣＶＤ下部電極ステージ２に載置されている。このＰ−ＣＶＤ下部電極ステージ２は、一般にアルミニウム合金を陽極酸化して、Ａｌ₂ Ｏ₃ 等の絶縁膜で覆い、かつ、デポジション（堆積）前にあらかじめＰ−ＴＥＯＳ等の絶縁膜でキャップした構造になっている。このため、異種の絶縁膜同士が接触した形になっている。このＰ−ＣＶＤ下部電極ステージ２は、アースＥに接続されている。符号３は、基板１を搬送するためのウエーハ搬送用リフトピンである。この搬送用リフトピン３は、絶縁物で浮いているか、アースされている。
【００１４】
図３に示したように、アース接地ＥはＰ−ＣＶＤ下部電極ステージ２と接続している。このため、Ｐ−ＣＶＤ下部電極ステージ２と接触している基板１（ウエーハ）にチャージがあると、反対の極性のチャージが、矢印ＩのようにアースＥから該Ｐ−ＣＶＤ下部電極ステージ２に供給されることになる。上部電極５側は、図４に示すように、ＲＦ（高周波電源）４と接続されている。
【００１５】
上記のように、Ｐ−ＣＶＤ下部電極ステージ２はアース接地されているので、図５に示すように、アースＥから反転チャージが、電荷を中和するまで、矢印Ｉで模式的に示すように供給される。すなわち、絶縁物が接触していて、片側がアースされている場合には、Ｐ−ＣＶＤ下部電極ステージ２側にも基板１（ウエーハ）と等しい電荷量の反転チャージがアースＥから供給され、中和するのである。この状態は、特に何ら問題とはならない。
【００１６】
ところが、リフトピン３でＰ−ＣＶＤ下部電極ステージ２から基板１（ウエーハ）を持ち上げると、帯電ダメージが発生する。この状態を図６に示す。この状態では、基板１（ウエーハ）は電極ステージ２に密着し、剥がしにくくなる。このような状態は、スティッキ（Ｓｔｉｋｙ）状態とも称されている。上記の現象は、ステージ２と基板１（ウエーハ）とを離間させようとすることに伴い、剥離帯電が生じたことによる。元々電荷が中和しているものを引き離そうとすると、この剥離帯電は、不可避的に生じるものである。この場合の剥離帯電発生のメカニズムは、下記のとおりと考えられる。
▲１▼基板１（ウエーハ）とＰ−ＣＶＤ下部電極ステージ２との間に、電荷量に応じた電界（電気力線）が形成される。
▲２▼下部電極ステージ２側においては、プラスのチャージが該電極側に誘起する。このプラスのチャージが、基板１（ウエーハ）と電極ステージ２との間のエアーギャップにより、プラスの電荷が少ない基板１（ウエーハ）の方へ、放射する。
この放射を、図６に模式的に矢印ＩＩで示す。
▲３▼放射は電界の破壊現象であるので、基板１（ウエーハ）にコロナ帯電だけでなく、酸化膜トラップを形成する。
【００１７】
上記のように、たとえば半導体装置に用いるプラズマＣＶＤ絶縁膜には、製膜時のプラズマの揺らぎに伴う電荷のアタックによって、少なくともある程度の膜中トラップを絶縁膜中にトラップ電荷として取り込んでしまう。これは、低温アニール等では除去されない。このため、たとえば上記したように、アースに繋がった電極ステージから剥がす場合に、さらに剥離帯電によって絶縁膜中トラップ電荷をさらに増大させてしまうという現象が出来する。
【００１８】
【発明が解決しようとする課題】
本発明は上記問題点に鑑みてなされたもので、上記プラズマ処理に伴う帯電及びその後の剥離帯電に代表されるような、基板の帯電による不都合を解決した基板処理方法、具体的には、基板の剥離帯電防止方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明に係る基板の剥離帯電防止方法は、電極ステージに接する帯電した基板に、基板の帯電電荷とは反対電荷のコロナチャージを帯電電荷の中和量を超えて付与し、該中和量を超える過剰な反対電荷を、電極ステージに接続されているアースにより除電する、基板と電極ステージの剥離時における基板の剥離帯電防止方法である。
【００２０】
コロナチャージは、基板が有する電荷量の中和量を充分に超える、過剰なチャージとして与え、過剰なチャージは、基板が有する電荷量の５０％を上限として過剰に与えるものであることが好ましい。
【００２１】
本発明によれば、基板が有する電荷とは逆極性（反対電荷）のコロナチャージを基板に与えるので、基板の帯電は中和し、かつその場合、充分に余分のコロナチャージを与えることによって、爾後の剥離帯電等の、さらなる帯電を防止できる。
【００２５】
なお、特開平８−９７１２１号公報には、基板の帯電量を正確に計測してその帯電を丁度中和するようにイオナイザーを制御してイオン化気体を基板に与える技術が記載されているが、この技術では過剰なチャージは与えられないので、剥離帯電等による問題の効果的な解決はできない。特開平９−２１３５９７号公報には、イオナイザーから基板に与える電荷を正負切り換え可能にした技術が記載され、特開平７−３１２３３７号公報にはイオナイザーとヒーターとを組み合わせた技術が記載され、特開平１０−２２４０１６号公報には大型の基板全面の除電を可能とした技術が記載されているが、いずれも過剰なチャージを与えることについての記載はない。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態についてさらに説明し、また、図面を参照して本発明の好ましい実施の形態例を説明する。但し当然のことではあるが、本発明は以下の説明及び図示の形態例により限定を受けるものではない。
【００２７】
本発明は、基板に何らかの要因で蓄積された電荷の中和について、汎用できるものである。たとえば、半導体基板、透明基板（ガラス基板や、石英基板その他、たとえば液晶表示装置等に用いるもの等）、厚膜磁気ヘッド用基板、磁気抵抗効果素子基板等、除電が要求される基板に対して、汎用できるものである。また、電荷蓄積の要因も、プラズマ処理等プロセス処理条件によってトラップ電荷等として蓄積されるものや、摩擦による静電気発生、また有機処理液による処理等に伴う帯電等、各種の原因の帯電に対して、有効に適用できる。
【００２８】
特に本発明は、プラズマＣＶＤ等の処理で膜中に電荷がトラップされている場合、その後剥離帯電等で帯電がさらに増大する場合の対策としても、有効に機能する。すなわち、基板の電荷を丁度中和する従来の各種技術が、必ずしも有効に機能できない場合があるのに対し、本発明は、過剰な電荷を与えるということで、従来技術では実現できなかった効果的な除電を達成できるのである。
【００２９】
以下、図面を参照して、本発明の好ましい一実施の形態例を説明する。以下の例は、本発明を次のように具体化したものである。すなわち、半導体装置を構成するプラズマＣＶＤ絶縁膜の膜中トラップに起因する剥離帯電を防止するため、膜中トラップ電荷量を超えた過剰の逆極性のコロナチャージをＯ_２プラズマ等で与え、これによりチャージを基板（ウエーハ）表面に過飽和にのせ、膜中トラップ電荷を中和させて、アースに繋がったステージ電極からの剥離帯電を防止する（実施の形態例１）。
【００３０】
なおこの実施の形態例は、特に先に膜中トラップ電荷を有して帯電している基板について、さらなる剥離帯電を防止するように実施したものであり、本発明はこのような二重の帯電の可能性のある困難な除電の場合に好ましく用いられるものではあるが、その他、各種の要因で電荷が蓄積されているものを単に除電する技術として有効に使用できることは言うまでもない。
【００３１】
実施の形態例１
まず本実施の形態例のメカニズムについて、図１を参照して説明する。図２に、本発明を適用しない比較の場合を示すが、この両者を対比することによって、本発明の構成及び作用を明らかにする。図１及び図２に示すのは、Ｐ−ＣＶＤ下部電極ステージ２に基板１（ウエーハ）が載置され、電極ステージ２はアースされている場合で、図３に示した従来技術と同じ構造をとっている。
【００３２】
図２は、コロナチャージを、基板の帯電を丁度中和する量で与えた場合の比較例である。まず、これについて説明する。
【００３３】
図２（ａ）を参照する。この例においては、プラズマＣＶＤ絶縁膜を有する基板１（ウエーハ）の処理を行うので、元々プラズマ処理を行うものであり、基板１のウエーハ残留チャージと逆極性のコロナチャージ（ここではプラスのチャージ）を、Ｏ^* コロナチャージ等により、基板１（ウエーハ）表面に乗せ、中和させている。符号ＩＩＩで、基板１（ウエーハ）に与えるチャージを模式的に示す。
【００３４】
しかし、成膜膜厚や、履歴や、Ｐ−ＣＶＤ条件によって、膜の残留チャージ量は異なり、最適条件は設定できない。特に、中和が不十分な場合は、従来技術の説明で述べたように、電極ステージ２に、符号Ｉで示すように、アースＥからプラス電荷が誘起されてしまう。
【００３５】
コロナチャージが不足している場合や、丁度中和した量だけ乗せている場合は、図２（ｂ）に示すように電極ステージ２にプラス電荷が残るために、リフトピン３での剥離を行うと、矢印ＩＩで模式的に示すようなプラス電荷の移動が従来技術の場合と同様に起こり、剥離帯電してしまう。剥離帯電は、電界破壊なので、酸化膜トラップとなり、酸化膜にさらに余分に残留することになる。結局、基板１（ウエーハ）には、残留チャージが増加する。
【００３６】
これに対して、本実施の形態例のメカニズムは、図１に示すように、次のとおりである。図１（ａ）を参照する。本例では、本発明を適用して、過剰なコロナチャージを基板１（ウエーハ）に与える。符号ＩＶをもって、基板１（ウエーハ）に与える過剰なコロナチャージを模式的に示す。たとえばＯ₂ プラズマによるコロナチャージを用いることができる。過剰なコロナチャージＩＶは、基板１（ウエーハ）のマイナス電荷を中和し、余分なプラスのコロナチャージは、電極ステージ２がアースされているために、符号Ｖ〜ＶＩＩで模式的に示すように、電極ステージ２を抜けて、アースＥにすべて落ちる。
【００３７】
これにより、図１（ｂ）に示すように、基板１（ウエーハ）は適正に中和される。図１（ｂ）におけるプラスの基板１（ウエーハ）上のコロナチャージは、水分等と中和し消滅し、酸化膜トラップにはならないものである。このため、図１（ｂ）のようにリフトピン３での剥離を行っても、電界が発生せず、電荷の移動は発生しない。よって、剥離帯電の問題はなく、いわゆるスティッキ（Ｓｔｉｋｙ）状態は生じない。
【００３８】
次に、本実施の形態例について、さらに詳細に説明する。本例にあっては、次のような具体的な半導体ウエーハについてのプロセスステップにおいて、本発明を適用する。
（１）下地にＣＭＯＳＦＥＴ等があり、酸化膜付き構造の場合について、下記プロセスステップ
（１−１）Ｐ−ＣＶＤ製膜，Ｐ−ＴＥＯＳ，Ｐ−ＰＳＧ，Ｐ−ＳｉＯＦ，Ｐ−ＳｉＯＮ等の層間絶縁膜形成ステップ
（１−２）除電Ｏ₂ プラズマステップ
たとえば条件は、Ｏ₂ ：１００ＳＣＣＭ，Ｎ₂ ：１００ＳＣＣＭ，１３．５６ＭＨｚ，２００Ｗ，１０ｓｅｃ
（１−３）基板（ウエーハ）搬送
（２）下地にＣＭＯＳＦＥＴ等があり、層間絶縁膜上に金属配線がある場合について、下記プロセスステップ
（２−１）デポジション（堆積）前に行う除電Ｏ₂ プラズマステップ
たとえば条件は、Ｏ₂ ：１００ＳＣＣＭ，Ｎ₂ ：１００ＳＣＣＭ，１３．５６ＭＨｚ，２００Ｗ，１０ｓｅｃ
（２−２）Ｐ−ＣＶＤ製膜，Ｐ−ＴＥＯＳ，Ｐ−ＰＳＧ，Ｐ−ＳｉＯＦ，Ｐ−ＳｉＯＮ等の層間絶縁膜形成ステップ
（２−３）デポジション（堆積）後に行う除電Ｏ₂ プラズマステップ
たとえば条件は、Ｏ₂ ：１００ＳＣＣＭ，Ｎ₂ ：１００ＳＣＣＭ，１３．５６ＭＨｚ，２００Ｗ，１０ｓｅｃ
（２−４）基板（ウエーハ）搬送
（３）コンタクトの後処理有機洗浄や、ダマシン配線後に、逆極性に層間絶縁膜が帯電している場合について、下記プロセスステップ
上記（２）と同じ
【００３９】
本実施の形態例において、過剰なコロナチャージによる帯電の中和は、次のように行う。すなわち、被処理基板（ウエーハ）の帯電、特に酸化膜の帯電の量をＱｏｘとし、コロナチャージの電荷量をＱｃｏｒｏｎａとすると、逆極性で、過剰に飽和する条件で行う。
｜Ｑｏｘ｜＜＜｜Ｑｃｏｒｏｎａ｜
この過剰なコロナチャージは、被処理基板（ウエーハ）の帯電の３０％以上、２００％以下の範囲で、過剰であることが好ましい。
【００４０】
帯電中和プロセスとしては、次のように行う。
（Ａ）帯電極性に応じ、中和させる電荷の極性や電荷量を変える条件にする。たとえば、酸素プラズマにおいては、正電荷を持ちやすく、窒素では逆に負電荷を持ちやすいので（Ｍ．Ａ．ＬＩＥＢＥＲＭＡＮ，ｅｔ．，ａｌ．，“ＰＲＩＮＣＩＰＬＥＳＰＬＡＳＭＡＤＩＳＣＨＡＲＧＥＳＡＮＤＭＡＴＥＲＩＡＬＳＰＲＯＣＥＳＳＩＮＧ”，ＪＯＨＮＷＩＬＥＹ＆ＳＯＮＳ，ＩＮＣ．，ｐｐ２４８−２５６、特にｐ２５５のＴＡＢＬＥ８．２．参照）、これらを混合して一定条件を作ったり、酸素のみにして正電荷に飽和させたりする。
【００４１】
（Ｂ）あるいは、正負のコロナを交互に形成し、酸化膜中のトラップ電荷と中和させる。この場合、条件出しの必要は少ないが、あまり大きく電位を振っても意味が無く、逆にダメージが入ってしまう結果となることもあるので、効果の確認を要する。
【００４２】
コロナチャージの発生手段は、次のようなものを採用できる。たとえば、空気中の窒素や酸素や二酸化炭素を帯電させて、用いることができる。
（ａ）チャンバー内にコロナチャージを輸送できる構造の装置であれば、空気中の窒素や酸素や二酸化炭素を活用してコロナを生成し、チャンバーに導入して被処理基板（ウエーハ）を晒すことで、中和ができる。たたしこの場合、チャンバー内に水分を持ち込むのは好ましくないので、乾燥空気等を用いることが好ましい。また、チャンバー内を軟Ｘ線で照射し、正負の電荷を誘起させて、中和を行ってもよい。
（ｂ）チャンバー内を真空にして、酸素やアルゴンや窒素等をプラズマで電離させて荷電粒子を生成させ、コロナチャージを印加する形態をとることができる。
【００４３】
以上のようにすることにより、Ｐ−ＣＶＤ下部電極ステージ２に基板１（ウエーハ）が載置され、電極ステージ２はアースされている場合でも、電極ステージ２から基板１（ウエーハ）を剥離する場合の剥離帯電を防止できる。
【００４４】
特に本例のように、プラズマＣＶＤ絶縁膜において、製膜時に取り込んでしまう膜中のトラップが存在している場合に問題となる、上記剥離帯電を有効に防止できる。
【００４５】
本例にあっては、イオナイザー等によって、空気中に存在する水分や二酸化炭素を帯電コロナ源とすることで、比較的容易にコロナチャージを発生できる。ただし、ＣＲ空気は比較的清浄度が高いので、事務室等での電荷量に比べ低いので、条件出しが必要になる。
【００４６】
また本例にあっては、チャンバー内を真空にして、酸素やアルゴンや窒素等をプラズマで電離させて荷電粒子を生成させ、コロナチャージを印加する態様をとる場合は、電極ステージが直接アースされていない場合には比較的簡単にプラズマを発生させることができ、条件出しも容易であるが、剥離帯電が発生しやすいので、条件設定が重要となる。
【００４７】
参考形態例
次に本発明を応用可能な参考形態例について説明する。本例は、特にプラズマＣＶＤ装置を改良することで、剥離帯電等の帯電を抑制するようにした例である。図７に、本例に係るプラズマＣＶＤ装置を示す。
【００４８】
図７中、符号１は被処理基板（ウエーハ）、２１はこれを支持するサセプタ、２２はサーモカップルである。サーモカップル２２は、ＲＦ電源からうかせておく。たとえば絶縁カバーする。符号３１はウエーハ搬送ピンであり、これは絶縁しておく。８はシャワーヘッドである。
【００４９】
本例では、チャンバー構造として、電極ステージ側もアースから浮かせて、基板（ウエーハ）に電圧のばらつきがかからないように、ＲＦ電源システムを介して浮かせる。図中に、ＲＦ１、ＲＦ２で示すＲＦ電源システムを介するようにすればよい。これにより、酸化膜中のトラップ電荷を減少させることができる。ただし、酸化膜中のトラップ電荷がなくなるわけではないので、実施の形態例１と同様な過剰のコロナチャージによる除電ステップをも設けて、実施した。
【００５０】
このように、チャンバー構造として、電極ステージ側もアースから浮かせて、基板（ウエーハ）にＤＣ、及びスパイク状のＲＦ電圧のばらつきがかからないように、ＲＦ電源システムを介して浮かせるようにしたので、以下の作用が呈される。すなわち、一般に、プラズマの、基板（ウエーハ）に印加される電圧変動を、対向電極側のマッチングシステムが吸収し、酸化膜中のトラップ電荷量が低減する。しかし上記のように、酸化膜中のトラップ電荷はないわけではないので、特に搬送時等にアースと接触した場合、剥離帯電が生じてしまうおそれが出る。これを防止するためには、実施の形態例１におけると同様に、イオナイザー等によって、空気中に存在する水分や二酸化炭素を帯電コロナ源とするか、またはチャンバー内を真空にして、酸素やアルゴンや窒素等をプラズマで電離させて荷電粒子を生成させ、コロナチャージを印加するようにして、ダメージと逆極性の過剰なコロナチャージを与え、除電する。
【００５１】
ダメージと逆極性の過剰なコロナチャージによる除電は、基板（ウエーハ）の搬送前後の、特に搬送の後に主に行うことが好ましい。既に酸化膜中に電荷が存在するものに成膜する場合、これがあらかじめ中和されていなければ、この過剰なコロナチャージによる中和を行い、その後、新たに発生した酸化膜中トラップ（最外表面のプラズマシリコンオキサイド等のプラス帯電、その下層のマイナス帯電等）による剥離帯電を防止できる。
【００５２】
【発明の効果】
上述したように、本発明の基板の剥離帯電防止方法によれば、プラズマ処理に伴う、あるいは剥離帯電に起因するなどの各種の基板帯電について、該帯電を防止して該基板の帯電による不都合を有効に解決することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態例のメカニズムを説明する図である。
【図２】比較例のメカニズムを説明する図である。
【図３】従来技術の問題点を示す図である。
【図４】従来技術の問題点を示す図である。
【図５】従来技術の問題点を示す図である。
【図６】従来技術の問題点を示す図である。
【図７】参考形態例の装置を示す図である。
【符号の説明】
１・・・基板（ウエーハ）、２・・・電極ステージ、３・・・リフトピン、Ｅ・・・アース。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for preventing peeling electrification of a substrate. The present invention provides a technique for effectively neutralizing the charge when the substrate is charged in the manufacturing process or other situations, thereby preventing peeling charge and preventing problems associated with charge.
[0002]
[Prior art]
Conventionally, charging of a substrate has been a problem in various cases. For example, charges may be accumulated in an insulating film used for a semiconductor device, which may adversely affect characteristics.
[0003]
For example, a plasma CVD insulating film used in a semiconductor device is used as an insulating film between wiring layers of metals such as polysilicon, polycide, aluminum, copper, or as a low dielectric constant thin film. In the miniaturized so-called 0.1 μm generation, a low-K film having a low dielectric constant such as a P-SiOF film (fluorine-containing silicon oxide formed by plasma CVD) is being introduced. All of these films with good insulating properties are prone to problems due to charging.
[0004]
Of these plasma CVD films, in particular, oxide films generally have a charge therein, which may affect the device. That is, the plasma CVD film generally has a trapped charge, and if this exceeds a certain level, the characteristics may be seriously affected. For example, if the charge is E12q / cm ² or more, if there is an element on the base, the characteristics of the element, for example, the underlying MOSFET may be seriously affected. is there. This problem is required to be improved as one of measures for reducing plasma damage.
[0005]
Furthermore, the antenna effect or the like can affect the reliability of the gate breakdown voltage. In particular, in LCD (liquid crystal display) manufacturing processes using glass insulating substrates, for example, there is a problem that wiring, TFTs, etc. are destroyed by spark discharge due to charge accumulation that is considered to be caused by frictional charging (Hosaka et al. "Glass substrate charging and static electricity of liquid crystal display" Journal of the Electrostatic Society, 22, 1 (1998) 31-45).
[0006]
Moreover, in organic stripping solution cleaning using amine, trapped charges may be attracted in the insulating film due to frictional charging. For example, when a P-TEOS film is deposited on a silicon substrate and surface-treated with an organic stripping solution, the charge in the film shifts to the plus side. A P-TEOS film is further formed on the P-TEOS film after the surface treatment (in the actual semiconductor device manufacturing process, a step of forming a wiring such as aluminum on the P-TEOS film after the surface treatment is included) Furthermore, when O ₃ -TEOS is further CVDed, the growth rate of O ₃ -TEOS clearly varies with the amount of charge compared to the case where surface treatment using an organic stripper is not performed. Although it is slow, it is considered that this base dependency is due to the accumulation of electric charges by the surface treatment. By performing a static elimination process, for example, an O ₂ plasma static elimination process, the substrate dependency is considerably improved. Such charging is presumed to be due to hydroxylamine (NH ₂ OH), which is a strong reducing agent contained in the organic stripping solution.
[0007]
Although attempts have been made to solve problems such as plasma damage by improving the plasma CVD apparatus (for example, Z.Xu, et., Al., “Plasma Damage Monitoring for PECVD: A Contact Potential Differential Study of YielVIDS”). 3509, pp147-153, etc.), it is not a radical solution.
[0008]
That is, according to the study of the present inventor, for example, when the variation in the resistance of the P-well of the silicon substrate is very low, a decrease in the sheet resistance of the P-well, which is considered to be caused by plasma damage caused by the apparatus, is observed. In some cases, latch-up may occur, and peripheral circuits may be destroyed.
[0009]
Moreover, the threshold value Vth may fluctuate and the static characteristics may fluctuate. In order to avoid such problems, the device design is designed not to be affected structurally by not causing plasma damage, and also by preventing further plasma damage from occurring. Will also be required.
[0010]
The above problem is always a problem when the substrate is charged for some reason. That is, it is required to eliminate all inconveniences based on static electricity such as generation of static electricity due to plasma damage, generation of static electricity using an organic stripping solution, and generation of static electricity due to frictional charging.
[0011]
Among them, there is charge accumulation due to peeling charging. The peeling charge is a charge generated in each object when the objects in a state where the charged charges are originally neutralized are separated from each other.
[0012]
The mechanism of such peeling electrification is as follows according to the study of the present inventors. An explanation will be given using an example assuming a mechanism in which the trap charge in the oxide film increases due to peeling charging.
[0013]
Please refer to FIG. Reference numeral 1 denotes a substrate, which is a silicon semiconductor wafer on which a film obtained by plasma treatment, particularly a P-CVD oxide film, particularly a P-TEOS oxide film, is formed. Immediately after P-CVD, P-TEOS has a negative residual charge, and the substrate 1 (wafer) is in a negatively charged state as schematically shown in FIG. The substrate 1 (wafer) is placed on a P-CVD lower electrode stage 2. This P-CVD lower electrode stage 2 is generally anodized from an aluminum alloy, covered with an insulating film such as Al ₂ O ₃ , and previously capped with an insulating film such as P-TEOS before deposition (deposition). It has a structure. Therefore, different insulating films are in contact with each other. The P-CVD lower electrode stage 2 is connected to the ground E. Reference numeral 3 denotes a wafer transfer lift pin for transferring the substrate 1. This transfer lift pin 3 is floated by an insulator or grounded.
[0014]
As shown in FIG. 3, the earth ground E is connected to the P-CVD lower electrode stage 2. Therefore, if there is a charge on the substrate 1 (wafer) in contact with the P-CVD lower electrode stage 2, the opposite polarity charge is transferred from the ground E to the P-CVD lower electrode stage 2 as indicated by an arrow I. Will be supplied. The upper electrode 5 side is connected to an RF (high frequency power supply) 4 as shown in FIG.
[0015]
As described above, since the P-CVD lower electrode stage 2 is grounded, as shown in FIG. 5, as shown schematically by the arrow I until the reverse charge from the ground E neutralizes the charge. Supplied. That is, when an insulator is in contact and one side is grounded, an inversion charge having the same amount of charge as that of the substrate 1 (wafer) is also supplied from the ground E to the P-CVD lower electrode stage 2 side. It will be summed up. This state is not a problem in particular.
[0016]
However, when the substrate 1 (wafer) is lifted from the P-CVD lower electrode stage 2 by the lift pins 3, charging damage occurs. This state is shown in FIG. In this state, the substrate 1 (wafer) is in close contact with the electrode stage 2 and is difficult to peel off. Such a state is also referred to as a sticky state. The above phenomenon is due to the occurrence of peeling electrification accompanying the attempt to separate the stage 2 and the substrate 1 (wafer). This peeling electrification is unavoidably caused when an attempt is made to pull away an originally neutralized charge. In this case, the mechanism of peeling charge generation is considered as follows.
(1) An electric field (electric field lines) corresponding to the amount of electric charge is formed between the substrate 1 (wafer) and the P-CVD lower electrode stage 2.
(2) On the lower electrode stage 2 side, a positive charge is induced on the electrode side. This positive charge is radiated toward the substrate 1 (wafer) with less positive charge by the air gap between the substrate 1 (wafer) and the electrode stage 2.
This radiation is schematically indicated by arrow II in FIG.
(3) Since radiation is an electric field destruction phenomenon, not only corona charging but also oxide film traps are formed on the substrate 1 (wafer).
[0017]
As described above, for example, in a plasma CVD insulating film used in a semiconductor device, at least some traps in the film are taken in as trapped charges in the insulating film due to the attack of charges accompanying the fluctuation of plasma during film formation. This is not removed by low temperature annealing or the like. For this reason, for example, as described above, when the electrode stage connected to the ground is peeled off, the trap charge in the insulating film is further increased due to peeling charging.
[0018]
[Problems to be solved by the invention]
The present invention has been made in view of the above problems, and more specifically, a substrate processing method that solves the problems caused by charging of the substrate, such as charging associated with the plasma processing and subsequent peeling charging, specifically, a substrate. It is an object of the present invention to provide a method for preventing peeling electrification .
[0019]
[Means for Solving the Problems]
Peeling antistatic method for a substrate according to the present invention, the charged substrate in contact with the electrode stage and the substrate of the charge exceeds the amount of neutralization of charge corona charge of opposite charge imparted, the said neutralizing amount This is a method for preventing the substrate from peeling off at the time of peeling between the substrate and the electrode stage, wherein the excess counter charge exceeding the charge is removed by the ground connected to the electrode stage .
[0020]
Corona charging, the substrate is sufficiently greater than the neutralization of the charge amount with, given as excessive charge, over-over - a charge is preferably one giving 50% of the amount of charge possessed by the substrate excess upper limit .
[0021]
According to the present invention, since the charge in the substrate provide a corona charge of opposite polarity (opposite charge) to the substrate, the charge of the substrate is neutralized, and by giving this case, sufficiently extra corona charge, Further electrification such as peeling electrification after soaking can be prevented.
[0025]
In JP-A-8-97121, a technique for accurately measuring the amount of charge of a substrate and controlling the ionizer so as to neutralize the charge just to give ionized gas to the substrate is described. Since this technique does not give an excessive charge, it cannot effectively solve the problem caused by peeling charging. Japanese Patent Application Laid-Open No. 9-213597 describes a technique in which charge applied from an ionizer to a substrate can be switched between positive and negative, and Japanese Patent Application Laid-Open No. 7-31337 describes a technique in which an ionizer and a heater are combined. Japanese Patent Application Laid-Open No. 10-2224016 describes a technique that makes it possible to remove the charge on the entire surface of a large substrate, but none of them describes an excessive charge.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be further described, and preferred embodiments of the present invention will be described with reference to the drawings. However, as a matter of course, the present invention is not limited by the following description and illustrated embodiments.
[0027]
The present invention can be widely used for neutralizing charges accumulated for some reason on a substrate. For example, for substrates that require static elimination, such as semiconductor substrates, transparent substrates (glass substrates, quartz substrates, etc., such as those used for liquid crystal display devices, etc.), thick film magnetic head substrates, magnetoresistive element substrates, etc. Can be used universally. In addition, the cause of charge accumulation is against various causes such as those accumulated as trap charges depending on process conditions such as plasma processing, static electricity generation due to friction, charging due to processing with organic processing liquid, etc. Can be applied effectively.
[0028]
In particular, the present invention functions effectively as a countermeasure when the charge is trapped in the film by a process such as plasma CVD, and the charge is further increased by peeling charge or the like thereafter. In other words, while various conventional techniques for just neutralizing the charge on the substrate may not always function effectively, the present invention provides an excessive charge, which is not effective in the prior art. Can be achieved.
[0029]
Hereinafter, a preferred embodiment of the present invention will be described with reference to the drawings. The following examples embody the present invention as follows. That is, in order to prevent peeling charging due to traps in the plasma CVD insulating film constituting the semiconductor device, an excessive reverse polarity corona charge exceeding the trap charge amount in the film is given by O ₂ plasma, etc. Charge is supersaturated on the surface of the substrate (wafer) to neutralize trap charges in the film and prevent peeling electrification from the stage electrode connected to the ground (Embodiment 1).
[0030]
This embodiment is carried out so as to prevent further peeling electrification, particularly for a substrate that has been charged with trap charges in the film first, and the present invention is such a double electrification. Although it is preferably used in the case of difficult static elimination with the possibility of the above, it is needless to say that it can be effectively used as a technique for simply eliminating static charge accumulated due to various factors.
[0031]
Embodiment 1
First, the mechanism of this embodiment will be described with reference to FIG. FIG. 2 shows a comparison in which the present invention is not applied, and the configuration and operation of the present invention are clarified by comparing the two. 1 and 2 show a case where a substrate 1 (wafer) is placed on a P-CVD lower electrode stage 2 and the electrode stage 2 is grounded, and has the same structure as the prior art shown in FIG. I'm taking it.
[0032]
FIG. 2 shows a comparative example in which corona charge is applied in an amount that just neutralizes the charging of the substrate. First, this will be described.
[0033]
Reference is made to FIG. In this example, since the substrate 1 (wafer) having the plasma CVD insulating film is processed, the plasma processing is originally performed, and a corona charge (here, a positive charge) having a polarity opposite to the wafer residual charge of the substrate 1 is performed. Is placed on the surface of the substrate 1 (wafer) by O ^* corona charge or the like and neutralized. Reference numeral III schematically shows the charge applied to the substrate 1 (wafer).
[0034]
However, the remaining charge amount of the film differs depending on the film thickness, history, and P-CVD conditions, and the optimum condition cannot be set. In particular, when neutralization is insufficient, as described in the description of the prior art, a positive charge is induced on the electrode stage 2 from the ground E as indicated by the symbol I.
[0035]
When the corona charge is insufficient, or when the neutralized amount is applied, a positive charge remains on the electrode stage 2 as shown in FIG. The movement of the positive charge as schematically shown by the arrow II occurs in the same manner as in the prior art, and is peeled off. The peeling electrification is an electric field breakdown, so that it becomes an oxide film trap and remains in the oxide film more excessively. Eventually, the residual charge increases on the substrate 1 (wafer).
[0036]
On the other hand, the mechanism of the present embodiment is as follows as shown in FIG. Reference is made to FIG. In this example, the present invention is applied to apply an excessive corona charge to the substrate 1 (wafer). An excessive corona charge applied to the substrate 1 (wafer) is schematically shown by reference numeral IV. For example, a corona charge by O ₂ plasma can be used. Excess corona charge IV neutralizes the negative charge of the substrate 1 (wafer), and the extra positive corona charge is schematically shown by reference signs V to VII because the electrode stage 2 is grounded. Through the electrode stage 2, all fall to the ground E.
[0037]
Thereby, as shown in FIG.1 (b), the board | substrate 1 (wafer) is neutralized appropriately. The corona charge on the positive substrate 1 (wafer) in FIG. 1B is neutralized with moisture and disappears and does not become an oxide film trap. For this reason, even if peeling is performed with the lift pins 3 as shown in FIG. 1B, an electric field is not generated, and no charge transfer occurs. Therefore, there is no problem of peeling charging, and so-called sticky state does not occur.
[0038]
Next, this embodiment will be described in more detail. In this example, the present invention is applied in the following process steps for a semiconductor wafer.
(1) In the case of a CMOSFET etc. on the base and a structure with an oxide film, the following process steps (1-1) Interlayers of P-CVD film formation, P-TEOS, P-PSG, P-SiOF, P-SiON, etc. Insulating film formation step (1-2) Static elimination O ₂ plasma step For example, conditions are O ₂ : 100 SCCM, N ₂ : 100 SCCM, 13.56 MHz, 200 W, 10 sec.
(1-3) Substrate (wafer) transfer (2) When there is CMOSFET or the like on the base and metal wiring is on the interlayer insulating film, static elimination O performed before the following process step (2-1) deposition (deposition) ₂ plasma steps For example, the conditions are O ₂ : 100 SCCM, N ₂ : 100 SCCM, 13.56 MHz, 200 W, 10 sec.
(2-2) Step of forming an interlayer insulating film such as P-CVD film formation, P-TEOS, P-PSG, P-SiOF, P-SiON, etc. (2-3) Static elimination O ₂ plasma step performed after deposition (deposition) For example, the conditions are O ₂ : 100 SCCM, N ₂ : 100 SCCM, 13.56 MHz, 200 W, 10 sec.
(2-4) Substrate (Wafer) Transport (3) Post-process organic contact cleaning after contact and damascene wiring, the case where the interlayer insulating film is charged with the opposite polarity is the same as the process step (2) below. ]
In the present embodiment, neutralization of charging by excessive corona charge is performed as follows. In other words, assuming that the charge amount of the substrate to be processed (wafer), in particular, the charge amount of the oxide film is Qox and the charge amount of the corona charge is Qcorona, the process is performed under the condition of reverse polarity and excessive saturation.
| Qox | << | Qcorona |
This excessive corona charge is preferably excessive in the range of 30% to 200% of the charge of the substrate to be processed (wafer).
[0040]
The charging neutralization process is performed as follows.
(A) The conditions are such that the polarity of the charge to be neutralized and the amount of charge are changed according to the charging polarity. For example, oxygen plasma tends to have a positive charge and nitrogen tends to have a negative charge. INC., Pp 248-256, especially Table 255 of p255), these are mixed to create a certain condition, or only oxygen is saturated to a positive charge.
[0041]
(B) Alternatively, positive and negative coronas are alternately formed and neutralized with trapped charges in the oxide film. In this case, although it is not necessary to set the conditions, it is meaningless to swing the potential too much, and conversely it may result in damage, so confirmation of the effect is required.
[0042]
The following means can be used as a means for generating the corona charge. For example, nitrogen, oxygen, or carbon dioxide in the air can be charged and used.
(A) If the apparatus has a structure capable of transporting a corona charge into the chamber, the corona is generated by utilizing nitrogen, oxygen or carbon dioxide in the air, and introduced into the chamber to expose the substrate to be processed (wafer). With neutralization. However, in this case, since it is not preferable to bring moisture into the chamber, it is preferable to use dry air or the like. Further, neutralization may be performed by irradiating the inside of the chamber with soft X-rays to induce positive and negative charges.
(B) The chamber can be evacuated, oxygen, argon, nitrogen or the like is ionized with plasma to generate charged particles, and a corona charge can be applied.
[0043]
By doing as described above, even when the substrate 1 (wafer) is placed on the P-CVD lower electrode stage 2 and the electrode stage 2 is grounded, the substrate 1 (wafer) is peeled off from the electrode stage 2. Can be prevented from being peeled off.
[0044]
In particular, as in this example, in the plasma CVD insulating film, it is possible to effectively prevent the above-described peeling charging, which becomes a problem when traps in the film that are taken in at the time of film formation exist.
[0045]
In this example, corona charge can be generated relatively easily by using moisture or carbon dioxide present in the air as a charged corona source by an ionizer or the like. However, since CR air is relatively high in cleanliness, it is lower than the amount of charge in an office or the like.
[0046]
In this example, if the chamber is evacuated, oxygen, argon, nitrogen, etc. are ionized by plasma to generate charged particles and a corona charge is applied, the electrode stage is directly grounded. If it is not, plasma can be generated relatively easily and conditions can be easily determined. However, since peeling electrification is likely to occur, setting conditions is important.
[0047]
Will be explained with reference embodiment can be applied the following invention reference type Tairei. This example is an example in which charging such as peeling charging is suppressed by improving the plasma CVD apparatus in particular. FIG. 7 shows a plasma CVD apparatus according to this example.
[0048]
In FIG. 7, reference numeral 1 denotes a substrate to be processed (wafer), 21 denotes a susceptor that supports the substrate, and 22 denotes a thermocouple. The thermocouple 22 is left from the RF power source. For example, insulating cover. Reference numeral 31 denotes a wafer conveyance pin, which is insulated. 8 is a shower head.
[0049]
In this example, as the chamber structure, the electrode stage side is also floated from the ground, and is floated via an RF power supply system so that the substrate (wafer) does not vary in voltage. In the figure, RF power supply systems indicated by RF1 and RF2 may be used. Thereby, trapped charges in the oxide film can be reduced. However, since the trap charge in the oxide film is not lost, the step of removing electricity by excessive corona charge as in the first embodiment is also provided.
[0050]
As described above, since the electrode stage side is also floated from the ground as a chamber structure, the substrate (wafer) is floated via the RF power supply system so that variations in DC and spiked RF voltage are not applied. The effect of is exhibited. That is, generally, the voltage fluctuation applied to the substrate (wafer) of plasma is absorbed by the matching system on the counter electrode side, and the amount of trapped charges in the oxide film is reduced. However, as described above, the trap charge in the oxide film is not absent, so that peeling electrification may occur particularly when it comes into contact with the ground during transportation. In order to prevent this, in the same manner as in the first embodiment, moisture or carbon dioxide present in the air is used as a charged corona source by an ionizer or the like, or the inside of the chamber is evacuated to provide oxygen or argon. Electrons are ionized with plasma to generate charged particles, and a corona charge is applied to give an excessive corona charge having a polarity opposite to that of damage, and the charge is eliminated.
[0051]
It is preferable that the charge removal by the excessive corona charge having the opposite polarity to the damage is mainly performed before and after the substrate (wafer) is transported, particularly after the transport. If the oxide film already has a charge, if it has not been neutralized beforehand, neutralize it with this excess corona charge, and then generate a new trap in the oxide film (outermost surface). Can be prevented from being charged due to the positive charging of the plasma silicon oxide or the like, or the negative charging of the lower layer.
[0052]
【The invention's effect】
As described above , according to the method for preventing peeling of a substrate according to the present invention, various substrate charges such as those caused by plasma processing or due to peeling charging are prevented, and the disadvantage caused by charging of the substrate is prevented. It can be solved effectively.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a mechanism according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a mechanism of a comparative example.
FIG. 3 is a diagram showing a problem of a conventional technique.
FIG. 4 is a diagram showing a problem of a conventional technique.
FIG. 5 is a diagram showing a problem of a conventional technique.
FIG. 6 is a diagram showing a problem of a conventional technique.
FIG. 7 is a diagram showing an apparatus according to a reference embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate (wafer), 2 ... Electrode stage, 3 ... Lift pin, E ... Earth

Claims

A charged substrate in contact with the electrode stage is applied with a corona charge opposite to the charged charge of the substrate exceeding the neutralization amount of the charged charge ,
The excess charge opposite to the neutralization amount is neutralized by a ground connected to the electrode stage.
A method for preventing peeling of a substrate when the substrate and the electrode stage are separated .

Before SL corona charge is to be generated by charging the components in the air,
A method for preventing peeling electrification of a substrate according to claim 1.

Before SL corona charge is to Ru to produce charged particles by ionizing corona generating gas in the plasma,
A method for preventing peeling electrification of a substrate according to claim 1.