JP4501412B2 - Semiconductor element, device and electronic equipment - Google Patents

Semiconductor element, device and electronic equipment Download PDF

Info

Publication number
JP4501412B2
JP4501412B2 JP2003381053A JP2003381053A JP4501412B2 JP 4501412 B2 JP4501412 B2 JP 4501412B2 JP 2003381053 A JP2003381053 A JP 2003381053A JP 2003381053 A JP2003381053 A JP 2003381053A JP 4501412 B2 JP4501412 B2 JP 4501412B2
Authority
JP
Japan
Prior art keywords
emitting laser
type semiconductor
semiconductor layer
surface emitting
tile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003381053A
Other languages
Japanese (ja)
Other versions
JP2005150144A (en
JP2005150144A5 (en
Inventor
貴幸 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003381053A priority Critical patent/JP4501412B2/en
Publication of JP2005150144A publication Critical patent/JP2005150144A/en
Publication of JP2005150144A5 publication Critical patent/JP2005150144A5/ja
Application granted granted Critical
Publication of JP4501412B2 publication Critical patent/JP4501412B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、タイル状面発光レーザ、タイル状面発光レーザの製造方法、デバイス及び電子機器に関するものである。   The present invention relates to a tiled surface emitting laser, a method for manufacturing a tiled surface emitting laser, a device, and an electronic apparatus.

半導体レーザは、温度などによりレーザ効率が変化するので、光学的にレーザ光量をモニタしそのレーザ光量に基づいて駆動電流を制御することが求められる。従来の端面型半導体レーザは、ステムと呼ばれる柱状の土台側面に実装される。そして、従来の端面型半導体レーザは、前方光(前方出力光)と背面光(後方出力光)とを出力し、そのうちの背面光をモニタ光として駆動電流が制御されている(例えば、特許文献1の図9参照)。   Since the laser efficiency of the semiconductor laser changes depending on the temperature or the like, it is required to optically monitor the laser light amount and control the drive current based on the laser light amount. A conventional end face type semiconductor laser is mounted on a columnar base side called a stem. A conventional end facet type semiconductor laser outputs front light (front output light) and back light (rear output light), and the drive current is controlled using the back light as monitor light (for example, Patent Documents). 1 (see FIG. 9).

一方、面発光レーザは、半導体表面に対して垂直に発光するので、端面型半導体レーザのように背面光を利用することは難しい。そこで、従来は、面発光レーザを覆うパケージのガラスで反射した光をモニタ光として利用する方法が考え出されている(例えば、特許文献2の図3参照)。
特開平8−116127号公報 特開平9−198707号公報
On the other hand, since the surface emitting laser emits light perpendicular to the semiconductor surface, it is difficult to use the back light like the end face type semiconductor laser. Therefore, conventionally, a method has been devised in which light reflected by the package glass covering the surface emitting laser is used as monitor light (see, for example, FIG. 3 of Patent Document 2).
JP-A-8-116127 Japanese Unexamined Patent Publication No. 9-198707

しかしながら、上記特許文献2に記載されている面発光レーザ装置では、面発光レーザを覆うパケージが必要となるので、面発光レーザの特徴である小型化を阻害するという問題点がある。   However, the surface-emitting laser device described in Patent Document 2 requires a package that covers the surface-emitting laser, which hinders downsizing that is a feature of the surface-emitting laser.

本発明は、上記事情に鑑みてなされたもので、タイル形状の面発光レーザであって、その面発光レーザの光量を検出することができ、容易に小型化することができるタイル状面発光レーザ、タイル状面発光レーザの製造方法、デバイス及び電子機器を提供することを目的とする。
また、本発明は、タイル状素子として面発光レーザを形成し、そのタイル状素子とは別体に受光素子を設けることなくその面発光レーザの光量を検出することができるタイル状面発光レーザ、タイル状面発光レーザの製造方法、デバイス及び電子機器を提供することを目的とする。
The present invention has been made in view of the above circumstances, and is a tile-shaped surface-emitting laser that can detect the amount of light of the surface-emitting laser and can be easily downsized. An object of the present invention is to provide a manufacturing method, a device, and an electronic apparatus for a tiled surface emitting laser.
The present invention also provides a tiled surface emitting laser that forms a surface emitting laser as a tiled element and can detect the amount of the surface emitting laser without providing a light receiving element separately from the tiled element, An object of the present invention is to provide a manufacturing method, a device, and an electronic apparatus of a tiled surface emitting laser.

上記の目的を達成するために、本発明のタイル状面発光レーザは、タイル形状に形成された半導体素子からなるタイル状素子と、前記タイル状素子に設けられた面発光レーザと、前記タイル状素子に設けられた受光素子とを有することを特徴とする。
本発明によれば、面発光レーザと受光素子とが1つのタイル状素子に設けられているので、面発光レーザの光量を検出することができ、かつ、容易に小型化することができる面発光レーザを提供することができる。すなわち、本発明によれば、面発光レーザとともにタイル状素子に設けられている受光素子がその面発光レーザの背面光又は前方光の光量を検出することができる。そして、受光素子が検出した光量に基づいて上記面発光レーザを流れる電流量を制御する電流制御回路などを別途設けることにより、上記面発光レーザの光量を自動出力制御(APC)することができる。したがって、本発明によれば、上記従来の面発光レーザでは必要とされた該面発光レーザを覆うパケージが不要となり、さらに、1つのタイル状素子に面発光レーザと受光素子とを設ける構成であるので、従来よりも容易に小型化することができ、簡便に製造することができる。
In order to achieve the above object, a tiled surface emitting laser according to the present invention includes a tiled element made of a semiconductor element formed in a tile shape, a surface emitting laser provided in the tiled element, and the tiled element. And a light receiving element provided in the element.
According to the present invention, since the surface emitting laser and the light receiving element are provided in one tile-shaped element, the amount of surface emitting laser light can be detected and the surface emitting can be easily reduced in size. A laser can be provided. That is, according to the present invention, the light receiving element provided in the tile-shaped element together with the surface emitting laser can detect the amount of back light or front light of the surface emitting laser. Then, by separately providing a current control circuit for controlling the amount of current flowing through the surface emitting laser based on the amount of light detected by the light receiving element, the light amount of the surface emitting laser can be automatically output controlled (APC). Therefore, according to the present invention, a package for covering the surface-emitting laser required in the conventional surface-emitting laser is not required, and the surface-emitting laser and the light-receiving element are provided in one tile-shaped element. Therefore, it can be reduced in size more easily than the conventional one, and can be easily manufactured.

また、本発明のタイル状面発光レーザは、前記受光素子が、前記面発光レーザから出射された光の一部を受光するものであるとともに、前記タイル状素子の裏面又は表面にショットキー接合した金属膜を有してなることが好ましい。
本発明によれば、例えばタイル状素子の裏面側又は表面側にn型半導体を配置して、そのn型半導体にショットキー接合した前記金属膜を設けることにより、そのn型半導体と金属膜からなるショットーダイオードを設けることができる。そして、そのショットキーダイオードに逆バイアスを印加することにより、そのショットキーダイオードはフォトダイオードとして機能する。したがって、本発明によれば、面発光レーザと受光素子とが1つのタイル状素子に設けられている上記タイル状面発光レーザを簡便に構成することができる。
In the tiled surface emitting laser of the present invention, the light receiving element receives a part of the light emitted from the surface emitting laser and is Schottky bonded to the back surface or the surface of the tiled element. It is preferable to have a metal film.
According to the present invention, for example, by disposing an n-type semiconductor on the back side or the front side of a tile-shaped element and providing the metal film that is Schottky-bonded to the n-type semiconductor, A Schottky diode can be provided. Then, by applying a reverse bias to the Schottky diode, the Schottky diode functions as a photodiode. Therefore, according to the present invention, the tile-shaped surface-emitting laser in which the surface-emitting laser and the light-receiving element are provided in one tile-shaped element can be easily configured.

また、本発明のタイル状面発光レーザは、前記タイル状素子が、タイル本体部と、該タイル本体部の表面に凸形状に設けられた突起部とを有し、前記面発光レーザは、前記突起部に設けられたn型半導体と、該n型半導体に隣接するp型半導体の層であって前記タイル本体部の表面側に設けられた層であるp型半導体層と、該p型半導体層に隣接する層であって前記タイル本体部に設けられた層であるn型半導体層とを有して構成されていることが好ましい。
本発明によれば、例えば前記突起部に設けられたn型半導体が上側のDBR(Distributed Bragg Reflector)ミラーを構成し、そのn型半導体に隣接するタイル本体部のp型半導体層が下側のDBRミラーを構成することができる。そして、前記上側のDBRミラーと下側のDBRミラーとの間に活性層を配置することにより、面発光レーザを構成することができる。さらに、タイル本体部のn型半導体層は、該n型半導体層にショットキー接合する金属膜を設けることにより、該金属膜ともにフォトダイオードを構成することができる。そこで、本発明によれば、突起部のn型半導体とタイル本体部のp型半導体とを有してなる面発光レーザの光を、タイル本体部のn型半導体層を有してなるフォトダイオードで検出することができる。すなわち、本発明によれば、タイル本体部の底面側(n型半導体層側)に出射された面発光レーザの出射光をフォトダイオードでモニタしてこれに基づき、タイル本体部から突起部側へ出射される面発光レーザの光量を制御することができる。
Further, in the tiled surface emitting laser according to the present invention, the tile-shaped element has a tile main body part and a protrusion provided in a convex shape on the surface of the tile main body part, An n-type semiconductor provided on the protrusion, a p-type semiconductor layer adjacent to the n-type semiconductor and provided on the surface side of the tile body, and the p-type semiconductor It is preferable that the n-type semiconductor layer is a layer adjacent to the layer and provided in the tile body.
According to the present invention, for example, the n-type semiconductor provided on the protrusion constitutes an upper DBR (Distributed Bragg Reflector) mirror, and the p-type semiconductor layer of the tile body adjacent to the n-type semiconductor is on the lower side. A DBR mirror can be constructed. A surface emitting laser can be formed by disposing an active layer between the upper DBR mirror and the lower DBR mirror. Furthermore, the n-type semiconductor layer of the tile main body can form a photodiode together with the metal film by providing a metal film that is Schottky-bonded to the n-type semiconductor layer. Therefore, according to the present invention, the light emitted from the surface emitting laser having the n-type semiconductor of the projecting portion and the p-type semiconductor of the tile body portion is used as the photodiode having the n-type semiconductor layer of the tile body portion. Can be detected. That is, according to the present invention, the emitted light of the surface emitting laser emitted to the bottom surface side (n-type semiconductor layer side) of the tile body portion is monitored by the photodiode, and based on this, the tile body portion is projected to the protruding portion side. The amount of light emitted from the surface emitting laser can be controlled.

また、本発明のタイル状面発光レーザは、前記p型半導体層における露出面に、該p型半導体層にオーミック接合したアノード電極が設けられており、前記突起部の表面には、該突起部の前記n型半導体にオーミック接合したカソード電極が設けられており、前記タイル本体部のn型半導体層には、該n型半導体層にショットキー接合した金属膜であって前記受光素子の構成要素となるモニタ用電極が設けられていることが好ましい。
本発明によれば、例えばアノード電極にバイアス電圧を印加し、カソード電極にスイッチング回路及び電流制御回路を接続し、モニタ用電極に電流モニタ回路を接続することにより、面発光レーザをAPC駆動させることができる。すなわち、電流モニタ回路はタイル状素子のフォトダイードに流れる電流(面発光レーザの光量を示す電流)を検出でき、その電流に基づいて電流制御回路がタイル状素子の面発光レーザに流す電流を制御することができる。例えば電流モニタ回路が検出した電流値が所定の基準値よりも小さい場合は電流制御回路が面発光レーザに流す電流を増やすことにより、面発光レーザの発光量を温度などに関係なく常に一定にすることができる。
In the tile-shaped surface emitting laser according to the present invention, an anode electrode that is in ohmic contact with the p-type semiconductor layer is provided on the exposed surface of the p-type semiconductor layer, and the protrusion is provided on the surface of the protrusion. A cathode electrode that is ohmic-bonded to the n-type semiconductor is provided, and the n-type semiconductor layer of the tile body is a metal film that is Schottky-bonded to the n-type semiconductor layer, and is a component of the light receiving element It is preferable that a monitoring electrode is provided.
According to the present invention, for example, by applying a bias voltage to the anode electrode, connecting a switching circuit and a current control circuit to the cathode electrode, and connecting a current monitor circuit to the monitor electrode, the surface emitting laser is driven by APC. Can do. That is, the current monitor circuit can detect the current (current indicating the amount of light of the surface emitting laser) flowing through the photo diode of the tile-shaped element, and the current control circuit controls the current flowing to the surface emitting laser of the tile-shaped element based on the current. be able to. For example, when the current value detected by the current monitor circuit is smaller than a predetermined reference value, the current control circuit increases the current flowing to the surface emitting laser so that the light emission amount of the surface emitting laser is always constant regardless of the temperature. be able to.

また、本発明のタイル状面発光レーザは、前記タイル本体部におけるp型半導体層とn型半導体層との界面が、間接遷移半導体層内に設けられていることが好ましい。
本発明によれば、面発光レーザと受光素子とが1つのタイル状素子に設けられている構成において、面発光レーザの発光量をより正確に検出することができる。すなわち、上記タイル状面発光レーザの構成において、タイル本体部のp型半導体層とこれに隣接するn型半導体層との界面は、そのp型半導体層及びn型半導体層の組成により、発光ダイオード(LED)として機能する場合がある。ところが、前記p型半導体層とn型半導体層との界面を間接遷移半導体層内に設けた場合は、その界面は発光ダイオードとしては機能しない。そこで、本発明によれば、p型半導体層とn型半導体層との界面に発光ダイオードが形成されることを回避でき、前記受光素子に面発光レーザの光以外の光が入射することを回避できるので、面発光レーザの発光量をより正確に検出することができる。
In the tiled surface emitting laser of the present invention, it is preferable that an interface between the p-type semiconductor layer and the n-type semiconductor layer in the tile main body is provided in the indirect transition semiconductor layer.
According to the present invention, in a configuration in which the surface emitting laser and the light receiving element are provided in one tile-shaped element, the light emission amount of the surface emitting laser can be detected more accurately. That is, in the configuration of the tile-shaped surface-emitting laser, the interface between the p-type semiconductor layer of the tile main body and the n-type semiconductor layer adjacent to the p-type semiconductor layer depends on the composition of the p-type semiconductor layer and the n-type semiconductor layer. It may function as (LED). However, when the interface between the p-type semiconductor layer and the n-type semiconductor layer is provided in the indirect transition semiconductor layer, the interface does not function as a light emitting diode. Therefore, according to the present invention, it is possible to avoid the formation of a light-emitting diode at the interface between the p-type semiconductor layer and the n-type semiconductor layer, and to prevent light other than the surface-emitting laser light from entering the light-receiving element. Therefore, the amount of light emitted from the surface emitting laser can be detected more accurately.

また、本発明のタイル状面発光レーザは、前記n型半導体層には、該n型半導体層とオーミック接合した電極であるバイアス用電極が設けられていることが好ましい。
本発明によれば、例えば前記バイアス用電極とアノード電極とを電気配線で接続することにより、前記p型半導体層とn型半導体層との界面に形成される発光ダイオードが前記電気配線で短絡され機能しない状態にすることができる。そこで、本発明によれば、面発光レーザの発光量をより正確に検出することができるとともに、前記p型半導体層及びn型半導体層をなす部材及び組成の選択範囲を広げることができる。
In the tiled surface emitting laser according to the present invention, it is preferable that the n-type semiconductor layer is provided with a bias electrode which is an electrode in ohmic contact with the n-type semiconductor layer.
According to the present invention, the light emitting diode formed at the interface between the p-type semiconductor layer and the n-type semiconductor layer is short-circuited by the electrical wiring, for example, by connecting the bias electrode and the anode electrode by electrical wiring. It can be in a non-functional state. Therefore, according to the present invention, it is possible to more accurately detect the amount of light emitted from the surface emitting laser, and it is possible to widen the selection range of the members and compositions constituting the p-type semiconductor layer and the n-type semiconductor layer.

また、本発明のタイル状面発光レーザは、前記タイル状素子がタイル本体部と該タイル本体部の表面に凸形状に設けられた突起部とを有し、前記面発光レーザは、前記突起部に設けられたn型半導体と、該n型半導体に隣接するp型半導体の層であって前記タイル本体部の表面側に設けられた層である第1p型半導体層と、該第1p型半導体層に隣接する層であって前記タイル本体部に設けられた層であるn型半導体層とを有して構成され、前記タイル本体部は、前記n型半導体層に隣接する層である第2p型半導体層を有し、前記第2p型半導体層には、該第2p型半導体層にショットキー接合又はオーミック接合した金属膜(モニタ用電極)が設けられていることが好ましい。
本発明によれば、タイル本体部のn型半導体層と第2p型半導体層とによりフォトダイオードを構成することができる。したがって、第2p型半導体層に接合する金属膜(モニタ用電極)は、ショットキー接合でもオーミック接合でもよい。ここで、前記モニタ用の金属膜をオーミック接合とした場合は、ショットキー接合の場合よりもかかる金属膜での電圧降下を小さくすることができる。そこで、本発明によれば、面発光レーザ及びフォトダイオードのバイアス電圧を低くすることができ、例えば集積回路において慣用されている電源電圧で本発明に係るタイル状面発光レーザを安定に動作させることができる。また、オーミック電極の方がショットキー電極よりも製造し易い。したがって、本発明によれば、従来よりも容易に小型化することができ、より簡便に製造することができるタイル状面発光レーザを提供することができる。
The tile-shaped surface-emitting laser of the present invention includes the tile-shaped element having a tile main body and a protrusion provided in a convex shape on the surface of the tile main-body, and the surface-emitting laser includes the protrusion A first p-type semiconductor layer that is a layer of a p-type semiconductor adjacent to the n-type semiconductor and provided on the surface side of the tile body, and the first p-type semiconductor An n-type semiconductor layer that is a layer adjacent to the layer and provided in the tile body, and the tile body is a layer adjacent to the n-type semiconductor layer. Preferably, the second p-type semiconductor layer is provided with a metal film (monitoring electrode) having a Schottky junction or an ohmic junction with the second p-type semiconductor layer.
According to the present invention, a photodiode can be configured by the n-type semiconductor layer and the second p-type semiconductor layer of the tile body. Therefore, the metal film (monitoring electrode) bonded to the second p-type semiconductor layer may be a Schottky junction or an ohmic junction. Here, when the monitoring metal film is an ohmic junction, the voltage drop in the metal film can be made smaller than in the case of the Schottky junction. Therefore, according to the present invention, the bias voltage of the surface emitting laser and the photodiode can be lowered. For example, the tiled surface emitting laser according to the present invention can be stably operated with a power supply voltage commonly used in an integrated circuit. Can do. Also, the ohmic electrode is easier to manufacture than the Schottky electrode. Therefore, according to the present invention, it is possible to provide a tiled surface emitting laser that can be more easily reduced in size than the conventional one and can be manufactured more easily.

また、本発明のタイル状面発光レーザは、前記タイル状素子がタイル本体部と該タイル本体部の表面に凸形状に設けられた突起部とを有し、前記突起部は、該突起部の上面側に設けられたn型半導体と、該n型半導体に隣接するp型半導体とを有し、前記タイル本体部は、前記p型半導体に隣接するn型半導体の層であって該タイル本体部の表面側に設けられた層であるn型半導体層を有し、前記突起部のn型半導体には、該n型半導体にショットキー接合したモニタ用電極が設けられており、前記突起部のp型半導体には、該p型半導体にオーミック接合したアノード電極が設けられており、前記タイル本体部のn型半導体層には、該n型半導体層にオーミック接合したカソード電極が設けられていることが好ましい。
本発明によれば、突起部のn型半導体とモニタ用電極とがフォトダイオードを構成し、突起部のp型半導体とタイル本体部のn型半導体とが面発光レーザを構成することができる。そこで、本発明によれば、突起部の上側に受光素子を配置でき、突起部側(タイル本体部の上面側)へ出射された面発光レーザの出射光をモニタして、タイル本体部の底面側に出射される面発光レーザの出射光の光量を制御することができる。
In the tiled surface emitting laser according to the present invention, the tile-shaped element has a tile main body and a protrusion provided in a convex shape on the surface of the tile main body, and the protrusion includes a protrusion of the protrusion. An n-type semiconductor provided on the upper surface side, and a p-type semiconductor adjacent to the n-type semiconductor, wherein the tile body is a layer of an n-type semiconductor adjacent to the p-type semiconductor, and the tile body An n-type semiconductor layer that is a layer provided on the surface side of the protrusion, and the n-type semiconductor of the protrusion is provided with a monitor electrode that is Schottky bonded to the n-type semiconductor, and the protrusion The p-type semiconductor is provided with an anode electrode ohmic-bonded to the p-type semiconductor, and the n-type semiconductor layer of the tile body portion is provided with a cathode electrode ohmic-bonded to the n-type semiconductor layer. Preferably it is.
According to the present invention, the n-type semiconductor of the protruding portion and the monitoring electrode can constitute a photodiode, and the p-type semiconductor of the protruding portion and the n-type semiconductor of the tile body portion can constitute a surface emitting laser. Therefore, according to the present invention, the light receiving element can be arranged on the upper side of the protruding portion, and the emitted light of the surface emitting laser emitted to the protruding portion side (the upper surface side of the tile main body portion) is monitored and the bottom surface of the tile main body portion is monitored. The amount of light emitted from the surface emitting laser emitted to the side can be controlled.

また、本発明のタイル状面発光レーザは、前記突起部における前記p型半導体が、前記n型半導体との接合面を含む面にリング状の露出面を有し、前記アノード電極は、前記p型半導体のリング状の露出面にリング形状に設けられたものであり、前記カソード電極は、前記タイル本体部のn型半導体層における前記突起部の位置とは重ならない位置に配置されており、前記モニタ用電極は、前記突起部のn型半導体の上面に配置されていることが好ましい。
本発明によれば、アノード電極、カソード電極及びモニタ用電極のすべての電極を、タイル状素子の上面側(突起部側)に配置することができる。そこで、本発明によれば、本タイル状面発光レーザと他の基板(最終基板)との電気的な配線接続形態のバリエーションを増やすことができる。したがって、本発明によれば、より簡便にかつ信頼性高く、本タイル状面発光レーザを備えるデバイスを提供することができる。
In the tiled surface emitting laser of the present invention, the p-type semiconductor in the protrusion has a ring-shaped exposed surface on a surface including a joint surface with the n-type semiconductor, and the anode electrode has the p Is provided in a ring shape on the ring-shaped exposed surface of the type semiconductor, the cathode electrode is disposed at a position that does not overlap with the position of the protrusion in the n-type semiconductor layer of the tile main body, It is preferable that the monitor electrode is disposed on the upper surface of the n-type semiconductor of the protrusion.
According to the present invention, all of the anode electrode, the cathode electrode, and the monitor electrode can be disposed on the upper surface side (projection portion side) of the tile-shaped element. Therefore, according to the present invention, it is possible to increase variations in the electrical wiring connection form between the tiled surface emitting laser and another substrate (final substrate). Therefore, according to the present invention, it is possible to provide a device including the tiled surface emitting laser more simply and with high reliability.

また、上記の目的を達成するために、本発明のデバイスは、前記タイル状面発光レーザを備えたことを特徴とする。
本発明によれば、面発光レーザとその面発光レーザの光量を検出する受光素子とを備えるタイル状面発光レーザを構成要素とするので、従来よりも小型であって、出射レーザ光の光量が温度などの影響を受けない光通信の送信部などをなすデバイスを提供することができる。
In order to achieve the above object, the device of the present invention includes the tiled surface emitting laser.
According to the present invention, the tile-shaped surface-emitting laser including the surface-emitting laser and the light-receiving element that detects the light amount of the surface-emitting laser is a constituent element. It is possible to provide a device that forms an optical communication transmission unit that is not affected by temperature or the like.

また、本発明のデバイスは、前記タイル状面発光レーザにおけるアノード電極にバイアス電圧を印加するバイアス回路と、前記タイル状面発光レーザにおけるカソード電極に接続されたスイッチング回路と、前記スイッチング回路に流れる電流量を制御する電流制御回路と、前記タイル状面発光レーザにおけるモニタ用電極から流出する電流を検出する電流モニタ回路と、を有し、前記電流制御回路は、前記モニタ回路が検出した電流値に基づいて前記電流量を制御するものであることが好ましい。
本発明によれば、タイル状面発光レーザにおける面発光レーザの光量を自動出力制御(APC)することができ、従来よりも小型であって、出射レーザ光の光量が温度などの影響を受けない光通信の送信部などをなすデバイスを提供することができる。例えば、上記バイアス回路、スイッチング回路、電流制御回路及び電流モニタ回路を有する基板(最終基板)に、上記タイル状面発光レーザを接合して配線接続することにより、本発明のデバイスを簡便に構成することができる。
The device of the present invention includes a bias circuit for applying a bias voltage to the anode electrode in the tiled surface emitting laser, a switching circuit connected to the cathode electrode in the tiled surface emitting laser, and a current flowing in the switching circuit. A current control circuit for controlling the amount, and a current monitor circuit for detecting a current flowing out from the monitoring electrode in the tiled surface emitting laser, the current control circuit having a current value detected by the monitor circuit. It is preferable to control the amount of current based on the above.
According to the present invention, the amount of surface emitting laser light in a tiled surface emitting laser can be automatically output controlled (APC), which is smaller than the conventional one, and the amount of emitted laser light is not affected by temperature or the like. It is possible to provide a device that forms a transmission unit for optical communication. For example, the device of the present invention is simply configured by bonding and connecting the tiled surface emitting laser to a substrate (final substrate) having the bias circuit, switching circuit, current control circuit, and current monitor circuit. be able to.

また、上記の目的を達成するために、本発明のタイル状面発光レーザの製造方法は、面発光レーザと該面発光レーザから出射された光の一部を受光する受光素子とを備えるタイル状面発光レーザの製造方法であって、半導体基板に、電子的な機能を有する機能部を形成する工程と、前記半導体基板における前記機能部を含む所望部位を該半導体基板から切り取ってタイル状素子を形成する工程とを用いて、前記タイル状素子の全部又は一部を製造することを特徴とする。
本発明によれば、半導体基板に機能部を形成し、その機能部を半導体基板から切り取ってタイル状素子を形成するいわゆるエピタキシャルリフトオフ(ELO)法を用いて、上記タイル状面発光レーザを製造することができる。そこで、本発明によれば、タイル状素子の面発光レーザであって、そのタイル状素子とは別体に受光素子を設けることなくその面発光レーザの光量を検出することができる微小なタイル状面発光レーザを、簡便に製造することができる。
In order to achieve the above object, a method for manufacturing a tile-shaped surface-emitting laser according to the present invention includes a tile-shaped surface-emitting laser and a light-receiving element that receives a part of light emitted from the surface-emitting laser. A method of manufacturing a surface emitting laser, comprising: forming a functional part having an electronic function on a semiconductor substrate; and cutting a desired portion including the functional part in the semiconductor substrate from the semiconductor substrate to obtain a tile-shaped element. All or part of the tile-shaped element is manufactured using a forming step.
According to the present invention, the tile-shaped surface emitting laser is manufactured by using a so-called epitaxial lift-off (ELO) method in which a functional portion is formed on a semiconductor substrate and the functional portion is cut from the semiconductor substrate to form a tile-shaped element. be able to. Therefore, according to the present invention, a surface-emitting laser of a tile-shaped element, which is a small tile-shaped laser that can detect the light amount of the surface-emitting laser without providing a light receiving element separately from the tile-shaped element. A surface emitting laser can be easily manufactured.

また、本発明のタイル状面発光レーザの製造方法は、前記面発光レーザが、前記機能部を形成する工程において前記半導体基板に形成され、前記受光素子は、前記タイル状素子を形成する工程において半導体基板から所望部位を切り取ってタイル状素子を形成した後に、該タイル状素子の露出面に金属膜をショットキー接合することにより形成することが好ましい。
本発明によれば、面発光レーザを備えるタイル状素子を形成した後に、そのタイル状素子の露出面にショットキー電極を形成するので、そのショットキー電極を簡便に形成することができる。すなわち、半導体基板にショットキー電極を形成した後に、その半導体基板に面発光レーザを形成するのは非常に困難であり、現実的でないからである。
In the tiled surface emitting laser manufacturing method of the present invention, the surface emitting laser is formed on the semiconductor substrate in the step of forming the functional part, and the light receiving element is formed in the step of forming the tiled element. It is preferable to form a tile-shaped element by cutting a desired portion from the semiconductor substrate and then performing Schottky bonding to a metal film on the exposed surface of the tile-shaped element.
According to the present invention, the Schottky electrode is formed on the exposed surface of the tile-shaped element after the tile-shaped element including the surface emitting laser is formed. Therefore, the Schottky electrode can be easily formed. That is, after forming a Schottky electrode on a semiconductor substrate, it is very difficult and not practical to form a surface emitting laser on the semiconductor substrate.

また、本発明のタイル状面発光レーザの製造方法は、前記タイル状素子を形成する工程が、前記所望部位にフィルムを貼り付ける工程と、前記半導体基板から切り取られた所望部位がなすタイル状素子を前記フィルムに貼り付けて保持する工程とを有し、前記フィルムに貼り付けられて保持されているタイル状素子の露出面側に対して、該フィルムごと金属薄膜の蒸着又はスパッタを施すことにより、前記受光素子を形成することが好ましい。
本発明によれば、フィルムにタイル状素子が貼り付けられている状態で、そのフィルムごとタイル状素子の露出面(例えば裏面全体)に金属薄膜を蒸着又はスパッタにより形成して、前記ショットキー電極(受光素子)を形成することができる。このようにすれば、ショットキー電極を形成するために、特にマスクを用いる必要がないので、簡便にショットキー電極を形成することができる。
Further, in the method for manufacturing a tiled surface emitting laser according to the present invention, the step of forming the tile-shaped element includes a step of attaching a film to the desired portion, and a tile-shaped element formed by the desired portion cut from the semiconductor substrate. By attaching the film to the film and holding the film on the exposed surface side of the tile-like element that is attached to the film and holding or depositing a metal thin film together with the film. The light receiving element is preferably formed.
According to the present invention, a metal thin film is formed by vapor deposition or sputtering on the exposed surface (for example, the entire back surface) of the tile-shaped element together with the film in a state where the tile-shaped element is attached to the film, and the Schottky electrode (Light receiving element) can be formed. In this way, since it is not necessary to use a mask in order to form the Schottky electrode, the Schottky electrode can be easily formed.

また、本発明の電子機器は、前記タイル状面発光レーザ又は前記デバイスを備えることを特徴とする。本発明によれば、微小なタイル形状の面発光レーザであってそのタイル形状とは別体に受光素子を設けることなく自動出力制御が可能なタイル状面発光レーザを備えた電子機器を低コストで提供することができる。   According to another aspect of the present invention, there is provided an electronic apparatus including the tiled surface emitting laser or the device. According to the present invention, it is possible to reduce the cost of an electronic device including a tile-shaped surface-emitting laser that is a minute tile-shaped surface-emitting laser and that can perform automatic output control without providing a light-receiving element separately from the tile shape. Can be offered at.

<第1実施形態>
以下、本発明の第1実施形態に係るタイル状面発光レーザについて図面を参照して説明する。本実施形態ではタイル状素子の一例として微小なタイル形状を有する微小タイル状素子を挙げて説明するが、本発明はこれに限定されるものではなく、微小ではないタイル状素子に適用することもできる。図1は、本発明の第1実施形態に係るタイル状面発光レーザの一例を示す模式断面図である。
<First Embodiment>
Hereinafter, a tiled surface emitting laser according to a first embodiment of the present invention will be described with reference to the drawings. In the present embodiment, a micro tile element having a fine tile shape will be described as an example of a tile element, but the present invention is not limited to this and may be applied to a tile element that is not micro. it can. FIG. 1 is a schematic cross-sectional view showing an example of a tiled surface emitting laser according to the first embodiment of the present invention.

本実施形態のタイル状面発光レーザ1aは、微小なタイル形状に形成された半導体素子である微小タイル状素子からなるものである。タイル状面発光レーザ1aは、例えば厚さが20μm以下であり、縦横の大きさが数十μmから数百μmの板状部材である。タイル状面発光レーザ1aの製造方法は、半導体基板(第1基板)に犠牲層を形成し、その犠牲層の上層にタイル状面発光レーザ1aの主要部をなす機能層(電子的機能部)を積層する。次いで犠牲層をエッチングすることにより、タイル状面発光レーザ1aの主要部を半導体基板から切り離す。次いで、そのタイル状面発光レーザ1aの主要部の底面に金属膜をショットキー接合して、タイル状面発光レーザ1aが完成する。このようなエピタキシャルリフトオフ(ELO)法を用いたタイル状面発光レーザ1aの製造方法については後で詳細に説明する。   The tiled surface emitting laser 1a of the present embodiment is composed of a minute tile-shaped element that is a semiconductor element formed in a minute tile shape. The tile-shaped surface emitting laser 1a is a plate-like member having a thickness of 20 μm or less and a vertical and horizontal size of several tens to several hundreds of μm, for example. The manufacturing method of the tile-shaped surface-emitting laser 1a is such that a sacrificial layer is formed on a semiconductor substrate (first substrate), and a functional layer (electronic function unit) that forms the main part of the tile-shaped surface-emitting laser 1a is formed on the sacrificial layer. Are stacked. Next, by etching the sacrificial layer, the main part of the tiled surface emitting laser 1a is separated from the semiconductor substrate. Next, a metal film is Schottky bonded to the bottom surface of the main part of the tiled surface emitting laser 1a to complete the tiled surface emitting laser 1a. A method of manufacturing the tiled surface emitting laser 1a using such an epitaxial lift-off (ELO) method will be described in detail later.

そして、タイル状面発光レーザ1aは、面発光レーザと、その面発光レーザから出射されたレーザ光の一部を受光する受光素子とを備えている。タイル状面発光レーザ1aの具体的な構造について次に説明する。
タイル状面発光レーザ1aは、p型半導体層12及びn型半導体層13を有してなるタイル本体部と、n型半導体(n−DBR)11を有してなる突起部とで構成されている。突起部は、タイル本体部の表面のほぼ中央部位に凸形状に設けられたものである。タイル本体部におけるn型半導体層13の上層にはp型半導体層12が設けられている。p型半導体層12のほぼ中央部位の上層には、突起部をなすn型半導体11が設けられている。
The tile-shaped surface emitting laser 1a includes a surface emitting laser and a light receiving element that receives a part of the laser light emitted from the surface emitting laser. Next, a specific structure of the tile-shaped surface emitting laser 1a will be described.
The tile-shaped surface-emitting laser 1a includes a tile main body having a p-type semiconductor layer 12 and an n-type semiconductor layer 13, and a protrusion having an n-type semiconductor (n-DBR) 11. Yes. The protruding portion is provided in a convex shape at a substantially central portion of the surface of the tile main body. A p-type semiconductor layer 12 is provided above the n-type semiconductor layer 13 in the tile body. An n-type semiconductor 11 forming a protrusion is provided on the upper layer of the substantially central portion of the p-type semiconductor layer 12.

さらに、タイル本体部のp型半導体層12における露出面には、そのp型半導体層にオーミック接合した金属膜からなるアノード電極21が設けられている。アノード電極21は、例えばAuZn又はAuなどで構成される。また、突起部をなすn型半導体の表面の一部には、そのn型半導体にオーミック接合した金属膜からなるカソード電極22が設けられている。カソード電極22は、例えばAuGe、Ni、Anなどで構成される。またタイル本体部のn型半導体層12の裏面全体には、そのn型半導体層12にショットキー接合した金属膜であって前記受光素子の構成要素となるモニタ用電極23が設けられている。モニタ用電極23は、例えばAu、Ti、Al、Pt、Ni、Pd、WSi、Wal、WNなどで構成されている。   Furthermore, an anode electrode 21 made of a metal film that is in ohmic contact with the p-type semiconductor layer is provided on the exposed surface of the p-type semiconductor layer 12 of the tile body. The anode electrode 21 is made of, for example, AuZn or Au. In addition, a cathode electrode 22 made of a metal film that is in ohmic contact with the n-type semiconductor is provided on a part of the surface of the n-type semiconductor that forms the protrusion. The cathode electrode 22 is made of, for example, AuGe, Ni, An, or the like. The entire back surface of the n-type semiconductor layer 12 of the tile body is provided with a monitor electrode 23 that is a metal film Schottky-bonded to the n-type semiconductor layer 12 and serves as a component of the light receiving element. The monitor electrode 23 is made of, for example, Au, Ti, Al, Pt, Ni, Pd, WSi, Wal, WN, or the like.

上記構成のタイル状面発光レーザ1aにおいて、タイル本体部のp型半導体層12は、例えばp型のAlGaAs多層膜からなるDBRミラーを構成している。p型半導体層12の上層には活性層(図示せず)が設けられている。活性層は、p型半導体層12の上面における中央付近の領域に薄い円柱形状に積層されており、例えばAlGaAsからなる。突起部をなすn型半導体11は、p型半導体層12の上方であって上記活性層の上に円柱形状に積層されており、例えばn型のAlGaAs多層膜からなるDBRミラーを構成している。これらのp型半導体層12、活性層及びn型半導体11によって、面発光レーザをなす光共振器が形成される。そこで、アノード電極21にバイアス電圧を印加し、カソード電極22をアース電位にすることにより、上記面発光レーザに順方向電流を流すことで、その面発光レーザからレーザ光が出射される。   In the tiled surface emitting laser 1a having the above configuration, the p-type semiconductor layer 12 of the tile body constitutes a DBR mirror made of, for example, a p-type AlGaAs multilayer film. An active layer (not shown) is provided on the p-type semiconductor layer 12. The active layer is laminated in a thin cylindrical shape in a region near the center on the upper surface of the p-type semiconductor layer 12, and is made of, for example, AlGaAs. The n-type semiconductor 11 forming the protrusion is stacked in a cylindrical shape above the p-type semiconductor layer 12 and on the active layer, and constitutes a DBR mirror made of, for example, an n-type AlGaAs multilayer film. . The p-type semiconductor layer 12, the active layer, and the n-type semiconductor 11 form an optical resonator that forms a surface emitting laser. Therefore, by applying a bias voltage to the anode electrode 21 and setting the cathode electrode 22 to the ground potential, a forward current flows through the surface-emitting laser, whereby laser light is emitted from the surface-emitting laser.

さらに、上記構成のタイル状面発光レーザ1aにおいて、タイル本体部のn型半導体層13とそのn型半導体層13にショットキー接合したモニタ用電極23との界面にはショットキーダイオードが形成される。このショットキーダイオードは、アノード電極21にバイアス電圧を印加し、モニタ用電極23に例えばアース電位にすることにより、逆バイアスを印加することで、フォトダイオードとして機能する。そして、p型半導体層12、活性層及びn型半導体11からなる面発光レーザから出射された前方光と背面光とのうちの一方(モニタ光)が、n型半導体層13とモニタ用電極23との界面に形成された上記フォトダイオードに入射する構成となっている。   Further, in the tiled surface emitting laser 1a having the above-described configuration, a Schottky diode is formed at the interface between the n-type semiconductor layer 13 of the tile body and the monitor electrode 23 that is Schottky-bonded to the n-type semiconductor layer 13. . This Schottky diode functions as a photodiode by applying a reverse bias by applying a bias voltage to the anode electrode 21 and setting the monitoring electrode 23 to, for example, a ground potential. Then, one of the front light and the back light (monitor light) emitted from the surface emitting laser including the p-type semiconductor layer 12, the active layer, and the n-type semiconductor 11 is the n-type semiconductor layer 13 and the monitor electrode 23. The light is incident on the photodiode formed at the interface.

次に、上記構造のタイル状面発光レーザ1aとその駆動回路とそれらの動作とについて図2及び図3を参照して説明する。図2は、本発明の第1実施形態に係るタイル状面発光レーザ1aとそのスイッチング駆動回路を示す構成図である。図3は、図2の構成図についての等価回路図である。
タイル状面発光レーザ1aにおけるアノード電極21には、バイアス電圧Vddが印加されている。カソード電極22には、スイッチング手段であるNMOSトランジスタ31のドレインが接続されている。NMOSトランジスタ31のソースは、電流制御回路32を介してアースGNDに接続されている。NMOSトランジスタ31のゲートには、変調信号が入力される。この変調信号は、本タイル状面発光レーザ1aによって光パルス信号に変換される電気信号、すなわち伝送信号である。さらにタイル状面発光レーザ1aにおけるモニタ用電極23は、電流モニタ回路33を介してアースGNDに接続されている。
Next, the tiled surface emitting laser 1a having the above structure, its drive circuit, and the operation thereof will be described with reference to FIGS. FIG. 2 is a block diagram showing the tile-shaped surface emitting laser 1a and its switching drive circuit according to the first embodiment of the present invention. FIG. 3 is an equivalent circuit diagram of the configuration diagram of FIG.
A bias voltage Vdd is applied to the anode electrode 21 in the tile-shaped surface emitting laser 1a. The cathode electrode 22 is connected to the drain of an NMOS transistor 31 serving as switching means. The source of the NMOS transistor 31 is connected to the ground GND via the current control circuit 32. A modulation signal is input to the gate of the NMOS transistor 31. This modulation signal is an electric signal that is converted into an optical pulse signal by the tiled surface emitting laser 1a, that is, a transmission signal. Further, the monitoring electrode 23 in the tile-shaped surface emitting laser 1 a is connected to the ground GND via the current monitoring circuit 33.

このような回路構成において、p型半導体層12、活性層及びn型半導体11からなる面発光レーザVCからは、図面上方(前方光)だけでなく、図面下方(背面光)にもレーザ光が放射される。すなわち、面発光レーザVCからは、図2に示すように、例えば図面上方には信号を伝達するレーザ光が放射され、図面下方にはモニタ光が放射される。   In such a circuit configuration, the surface emitting laser VC composed of the p-type semiconductor layer 12, the active layer, and the n-type semiconductor 11 emits laser light not only in the upper part of the drawing (front light) but also in the lower part of the drawing (back light). Radiated. That is, from the surface emitting laser VC, as shown in FIG. 2, for example, laser light for transmitting a signal is emitted in the upper part of the drawing, and monitor light is emitted in the lower part of the drawing.

一方、タイル本体部のn型半導体層13とモニタ用電極23との界面Aは、上記のようにショットキーダイオードSDとなっている。このショットキーダイオードSDのカソードは、図3に示すように、n型半導体層13とp型半導体層12との界面Bに形成されるダイオードDを介して逆バイアスが印加される。すなわち、ショットキーダイオードSDのカソードにはダイオードDのカソードが接続されており、ダイオードDのアノードにはバイアス電圧Vddが印加されている。そして、ショットキーダイオードSDのアノードは電流モニタ回路33を介してアースGNDに接続されている。これらにより、ショットキーダイオードSDはフォトダイオードとして機能し、そのショットキーダイオードSDに入射した光量に応じた電流がそのショットキーダイオードSDを流れる。   On the other hand, the interface A between the n-type semiconductor layer 13 of the tile body and the monitor electrode 23 is a Schottky diode SD as described above. A reverse bias is applied to the cathode of the Schottky diode SD via a diode D formed at the interface B between the n-type semiconductor layer 13 and the p-type semiconductor layer 12, as shown in FIG. That is, the cathode of the diode D is connected to the cathode of the Schottky diode SD, and the bias voltage Vdd is applied to the anode of the diode D. The anode of the Schottky diode SD is connected to the ground GND via the current monitor circuit 33. As a result, the Schottky diode SD functions as a photodiode, and a current corresponding to the amount of light incident on the Schottky diode SD flows through the Schottky diode SD.

そして、面発光レーザVCから放射されたレーザ光(モニタ光)がショットキーダイオードSDに入射すると、モニタ電流Imが流れる。モニタ電流Imは、ショットキーダイオードSDへの入射光量(モニタ光強度)と、そのショットキーダイオードSDに印加されるバイアス電圧によって決まる。電流モニタ回路33は、ショットキーダイオードSDを流れる電流であるモニタ電流Imを計測し、その計測値を電流制御回路32へフィードバックする。すると、電流制御回路32は、モニタ電流Imが予め設定された所望の一定値になるように、面発光レーザVCの駆動電流を制御する。   When the laser light (monitor light) emitted from the surface emitting laser VC enters the Schottky diode SD, a monitor current Im flows. The monitor current Im is determined by the amount of light incident on the Schottky diode SD (monitor light intensity) and the bias voltage applied to the Schottky diode SD. The current monitor circuit 33 measures a monitor current Im that is a current flowing through the Schottky diode SD, and feeds back the measured value to the current control circuit 32. Then, the current control circuit 32 controls the drive current of the surface emitting laser VC so that the monitor current Im becomes a predetermined constant value set in advance.

これらにより、本実施形態のタイル状面発光レーザ1a及び駆動回路によれば、タイル状面発光レーザ1aの面発光レーザVCのレーザ光強度を自動出力制御(APC)することができる。そして、本実施形態によれば、面発光レーザVCと受光素子(ショットキーダイオードSD)とを1つの微小タイル状素子に配置しているので、従来よりも小型であって、出射レーザ光の光量が温度などの影響を受けない光通信の送信部などをなすデバイスを提供することができる。すなわち、本実施形態のタイル状面発光レーザ1aによれば、従来の面発光レーザでは必要とされた該面発光レーザを覆うパケージが不要となり、さらに、面発光レーザとは別体に受光素子を設ける必要がないので、従来よりも容易に小型化することができ、簡便に製造することができる。   Thus, according to the tiled surface emitting laser 1a and the drive circuit of the present embodiment, the laser light intensity of the surface emitting laser VC of the tiled surface emitting laser 1a can be automatically output controlled (APC). According to the present embodiment, the surface emitting laser VC and the light receiving element (Schottky diode SD) are arranged in one minute tile-shaped element. It is possible to provide a device that forms an optical communication transmitter that is not affected by temperature or the like. That is, according to the tiled surface emitting laser 1a of the present embodiment, a package for covering the surface emitting laser that is required in the conventional surface emitting laser is not required, and a light receiving element is provided separately from the surface emitting laser. Since it is not necessary to provide, it can be reduced in size more easily than before and can be easily manufactured.

ところで、本実施形態のタイル状面発光レーザ1aでは、図3に示すように、タイル本体部のn型半導体層13とp型半導体層12との界面BにおいてダイオードDが形成される。このダイオードDには、順方向にバイアス電圧Vddが印加されるので、ショットキーダイオードSDに流す電流を妨げるものとは通常ならない。ただし、ダイオードDにおいて電圧降下が生じるので、その分、ショットキーダイオードSDに印加される電圧がバイアス電圧Vddよりも小さくなる。このダイオードDによる電圧降下は、タイル状面発光レーザ1aを駆動する通常の電子回路及び集積回路では問題とならない。   By the way, in the tile-shaped surface emitting laser 1a of this embodiment, as shown in FIG. 3, the diode D is formed in the interface B of the n-type semiconductor layer 13 and the p-type semiconductor layer 12 of a tile main-body part. A bias voltage Vdd is applied to the diode D in the forward direction, so that it does not normally disturb the current flowing through the Schottky diode SD. However, a voltage drop occurs in the diode D, and accordingly, the voltage applied to the Schottky diode SD becomes smaller than the bias voltage Vdd. The voltage drop due to the diode D does not cause a problem in a normal electronic circuit and an integrated circuit that drive the tiled surface emitting laser 1a.

また、上記の界面Bで形成されるダイオードDは、そのダイオードDにモニタ電流Imが流れると、発光ダイオード(LED)として機能する。このダイオードDから放射された光がショットキーダイオードSDに入射すると、面発光レーザVCの光強度を誤認識させる可能性があり、これは問題となり得る。ただし、実際には、モニタ電流Imが微小であること、及び界面Bではモニタ電流Imが水平方向(界面Bの面方向)に広がっており電流密度が小さい。これらにより、タイル状面発光レーザ1aについての通常の駆動回路をなす電子回路及び集積回路では、ダイオードDから放射された光による面発光レーザVCの光強度についての誤認識の可能性(モニタ電流Imへの影響)は無視することができる。   The diode D formed at the interface B functions as a light emitting diode (LED) when the monitor current Im flows through the diode D. If the light emitted from the diode D enters the Schottky diode SD, the light intensity of the surface emitting laser VC may be misrecognized, which may be a problem. However, actually, the monitor current Im is very small, and at the interface B, the monitor current Im spreads in the horizontal direction (the surface direction of the interface B), and the current density is small. As a result, in the electronic circuit and the integrated circuit that form a normal drive circuit for the tiled surface emitting laser 1a, there is a possibility of erroneous recognition of the light intensity of the surface emitting laser VC by the light emitted from the diode D (monitor current Im Can be ignored.

<第2実施形態>
次に、本発明の第2実施形態に係るタイル状面発光レーザについて図4を参照して説明する。図4は、本発明の第2実施形態に係るタイル状面発光レーザの一例を示す模式断面図である。図4において図1に示すタイル状面発光レーザの構成要素と同一のものには同一符号を付けている。本実施形態のタイル状面発光レーザ1bは、上記第1実施形態のタイル状面発光レーザ1aにおいてダイオードDから放射される光が無視できない場合、その対策を施したものである。すなわち、本実施形態のタイル状面発光レーザ1bは、上記第1実施形態のタイル状面発光レーザ1aにおいてダイオードDから光が放射しない構造としたものである。
<Second Embodiment>
Next, a tiled surface emitting laser according to a second embodiment of the present invention will be described with reference to FIG. FIG. 4 is a schematic cross-sectional view showing an example of a tiled surface emitting laser according to the second embodiment of the present invention. In FIG. 4, the same components as those of the tiled surface emitting laser shown in FIG. The tiled surface emitting laser 1b according to the present embodiment is a countermeasure taken when the light emitted from the diode D cannot be ignored in the tiled surface emitting laser 1a according to the first embodiment. That is, the tiled surface emitting laser 1b of the present embodiment has a structure in which light is not emitted from the diode D in the tiled surface emitting laser 1a of the first embodiment.

本実施形態のタイル状面発光レーザ1bにおける第1実施形態のタイル状面発光レーザ1aとの相違点は、タイル本体部におけるp型半導体層(第2p型半導体層12b)とn型半導体層(第1n型半導体層13a)との界面B’(pn接合)が、間接遷移半導体層内に設けられている点である。具体的には、タイル状面発光レーザ1bでは、タイル状面発光レーザ1aのp型半導体層12に対応する層として、第1p型半導体層12aと第2p型半導体層12bとが設けられている。またタイル状面発光レーザ1bでは、タイル状面発光レーザ1aのn型半導体層13に対応する層として、第1n型半導体層13aと第2n型半導体層13bとが設けられている。   The difference between the tiled surface emitting laser 1b of the present embodiment and the tiled surface emitting laser 1a of the first embodiment is that a p-type semiconductor layer (second p-type semiconductor layer 12b) and an n-type semiconductor layer ( An interface B ′ (pn junction) with the first n-type semiconductor layer 13a) is provided in the indirect transition semiconductor layer. Specifically, in the tiled surface emitting laser 1b, a first p-type semiconductor layer 12a and a second p-type semiconductor layer 12b are provided as layers corresponding to the p-type semiconductor layer 12 of the tiled surface emitting laser 1a. . In the tiled surface emitting laser 1b, a first n-type semiconductor layer 13a and a second n-type semiconductor layer 13b are provided as layers corresponding to the n-type semiconductor layer 13 of the tile-shaped surface emitting laser 1a.

タイル本体部の第1p型半導体層12aは、例えばp型のAlGaAs多層膜からなるDBRミラーを構成している。第1p型半導体層12aの上層には活性層(図示せず)が設けられている。活性層は、第1p型半導体層12aの上面における中央付近の領域に薄い円柱形状に積層されており、例えばAlGaAsからなる。突起部をなすn型半導体11は、第1p型半導体層12aの上方であって上記活性層の上に円柱形状に積層されており、例えばn型のAlGaAs多層膜からなるDBRミラーを構成している。これらの第1p型半導体層12a、活性層及びn型半導体11によって、面発光レーザをなす光共振器が形成される。   The first p-type semiconductor layer 12a of the tile main body constitutes a DBR mirror made of, for example, a p-type AlGaAs multilayer film. An active layer (not shown) is provided on the first p-type semiconductor layer 12a. The active layer is laminated in a thin cylindrical shape in a region near the center on the upper surface of the first p-type semiconductor layer 12a, and is made of, for example, AlGaAs. The n-type semiconductor 11 forming the protrusion is stacked in a cylindrical shape above the first p-type semiconductor layer 12a and on the active layer, and constitutes a DBR mirror made of, for example, an n-type AlGaAs multilayer film. Yes. The first p-type semiconductor layer 12a, the active layer, and the n-type semiconductor 11 form an optical resonator that forms a surface emitting laser.

タイル本体部の第1p型半導体層12aの下層には、第2p型半導体層12bが設けられている。第2p型半導体層12bは、例えばp型のAlGaAsからなる。そして、第2p型半導体層12bは、「AlGa1−XAs」における「X」が0.4以上となる組成とする。例えば「X」=0.5とする。
第2p型半導体層12bの下層には、第1n型半導体層13aが設けられている。第1n型半導体層13aは、例えばn型のAlGaAsからなる。そして、第1n型半導体層13aも、「AlGa1−XAs」における「X」が0.4以上となる組成とする。例えば「X」=0.5とする。
A second p-type semiconductor layer 12b is provided below the first p-type semiconductor layer 12a of the tile body. The second p-type semiconductor layer 12b is made of, for example, p-type AlGaAs. The second p-type semiconductor layer 12b has a composition in which “X” in “Al X Ga 1-X As” is 0.4 or more. For example, “X” = 0.5.
A first n-type semiconductor layer 13a is provided below the second p-type semiconductor layer 12b. The first n-type semiconductor layer 13a is made of, for example, n-type AlGaAs. The first n-type semiconductor layer 13a also has a composition in which “X” in “Al X Ga 1-X As” is 0.4 or more. For example, “X” = 0.5.

このようにすれば、上記「X」が0.4以上の「AlGa1−XAs」は間接遷移半導体となるので発光することがない。したがって本実施形態のタイル状面発光レーザ1bはタイル本体部における第2p型半導体層12bと第1n型半導体層13aとの界面B’(pn接合)が、間接遷移半導体層内に設けられ、その界面B’のpn接合で形成されるダイオードから光が放射されることを防ぐことができる。 In this case, “Al X Ga 1-X As” having the above “X” of 0.4 or more becomes an indirect transition semiconductor and does not emit light. Therefore, in the tiled surface emitting laser 1b of the present embodiment, the interface B ′ (pn junction) between the second p-type semiconductor layer 12b and the first n-type semiconductor layer 13a in the tile main body is provided in the indirect transition semiconductor layer. It is possible to prevent light from being emitted from the diode formed by the pn junction at the interface B ′.

また、タイル状面発光レーザ1bにおいて、第1n型半導体層13aの下層には、第2n型半導体層13bが設けられている。第2n型半導体層13bは、例えばn型の「AlGa1−XAs」における「X」が「0」となる組成とする。第2n型半導体層13bの下面全体には、その第2n型半導体層13bにショットキー接合した金属膜からなるモニタ用電極23が設けられている。モニタ用電極23は、例えばAu、Ti、Al、Pt、Ni、Pd、WSi、Wal、WNなどで構成されている。このような構造により、第2n型半導体層13bとモニタ用電極23との界面A’には、受光素子として機能するショットキーダイオードが形成されている。
また本実施形態のタイル状面発光レーザ1bについてのスイッチング駆動回路は、図2及び図3に示す第1実施形態のスイッチング駆動回路と同様な構成にすることができる。
In the tiled surface emitting laser 1b, a second n-type semiconductor layer 13b is provided below the first n-type semiconductor layer 13a. For example, the second n-type semiconductor layer 13b has a composition in which “X” in “n X type Ga 1 -X As” is “0”. On the entire lower surface of the second n-type semiconductor layer 13b, a monitor electrode 23 made of a metal film bonded to the second n-type semiconductor layer 13b by a Schottky junction is provided. The monitor electrode 23 is made of, for example, Au, Ti, Al, Pt, Ni, Pd, WSi, Wal, WN, or the like. With such a structure, a Schottky diode that functions as a light receiving element is formed at the interface A ′ between the second n-type semiconductor layer 13 b and the monitoring electrode 23.
Further, the switching drive circuit for the tiled surface emitting laser 1b of the present embodiment can have the same configuration as the switching drive circuit of the first embodiment shown in FIGS.

これらにより、本実施形態のタイル状面発光レーザ1bによれば、p型半導体層とn型半導体層との界面B’に発光ダイオードが形成されることを回避でき、界面A’に形成される受光素子に面発光レーザの光以外の光が入射することを回避できるので、面発光レーザの発光量をより正確に検出することができる。そこで、本実施形態のタイル状面発光レーザ1bは、より正確に、面発光レーザの光強度を自動出力制御することができる。   Thus, according to the tiled surface emitting laser 1b of the present embodiment, it is possible to avoid the formation of a light emitting diode at the interface B ′ between the p-type semiconductor layer and the n-type semiconductor layer, and to form the interface A ′. Since light other than the light from the surface emitting laser can be prevented from entering the light receiving element, the amount of light emitted from the surface emitting laser can be detected more accurately. Therefore, the tiled surface emitting laser 1b of the present embodiment can automatically control the output intensity of the surface emitting laser more accurately.

<第3実施形態>
次に、本発明の第3実施形態に係るタイル状面発光レーザについて図5及び図6を参照して説明する。図5は、本発明の第3実施形態に係るタイル状面発光レーザとそのスイッチング駆動回路を示す構成図である。図6は図5の構成図についての等価回路図である。図5及び図6において、図2又は図3に示すタイル状面発光レーザの構成要素と同一のものには同一符号を付けている。本実施形態のタイル状面発光レーザ1cは、上記第1実施形態のタイル状面発光レーザ1aにおいてダイオードDから光を放射させない構造としたものである。すなわち、本実施形態のタイル状面発光レーザ1cは、タイル状面発光レーザ1aのn型半導体層13とp型半導体層12との界面Bに生じるダイオードD(発光ダイード)の問題を解決するための上記第2実施形態の他の形態である。
<Third Embodiment>
Next, a tiled surface emitting laser according to a third embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a block diagram showing a tiled surface emitting laser and its switching drive circuit according to the third embodiment of the present invention. FIG. 6 is an equivalent circuit diagram of the configuration diagram of FIG. 5 and 6, the same components as those of the tiled surface emitting laser shown in FIG. 2 or 3 are denoted by the same reference numerals. The tiled surface emitting laser 1c of the present embodiment has a structure in which light is not emitted from the diode D in the tiled surface emitting laser 1a of the first embodiment. That is, the tiled surface emitting laser 1c of the present embodiment solves the problem of the diode D (light emitting diode) generated at the interface B between the n-type semiconductor layer 13 and the p-type semiconductor layer 12 of the tiled surface emitting laser 1a. This is another form of the second embodiment.

本実施形態のタイル状面発光レーザ1cにおける第1実施形態のタイル状面発光レーザ1aとの相違点は、タイル本体部のn型半導体層13の上面には露出面が設けられており、その露出面にはそのn型半導体層13とオーミック接合した電極であるバイアス用電極24が設けられている点である。そして、上記露出面を設けるために、n型半導体層13の上面全体における一部領域(露出面)以外にp型半導体層12cが設けられている。タイル状面発光レーザ1cにおける他の構成は、第1実施形態のタイル状面発光レーザ1aと同様である。   The difference between the tiled surface emitting laser 1c of the present embodiment and the tiled surface emitting laser 1a of the first embodiment is that an exposed surface is provided on the upper surface of the n-type semiconductor layer 13 of the tile body. The bias surface 24 is an electrode that is in ohmic contact with the n-type semiconductor layer 13 on the exposed surface. In order to provide the exposed surface, a p-type semiconductor layer 12 c is provided in addition to a partial region (exposed surface) in the entire upper surface of the n-type semiconductor layer 13. The other configuration of the tiled surface emitting laser 1c is the same as that of the tiled surface emitting laser 1a of the first embodiment.

そして、図5に示すように、タイル状面発光レーザ1cのバイアス用電極24及びアノード電極21にバイアス電圧Vddを印加する。すなわち、バイアス用電極24とアノード電極21とを電気的に短絡する配線を設ける。この配線は、タイル状面発光レーザ1cに設けてもよく、タイル状面発光レーザ1cの外に設けてもよい。ここで、界面Bに形成されるダイードD(発光ダイード)において、アノードはアノード電極21に接続され、カソードはバイアス用電極24に接続されている。したがって、界面Bに形成されるダイードDのアノード・カソード間は、バイアス用電極24とアノード電極21とが短絡されることにより、短絡された状態となり、そのダイードDに電流が流れないこととなる。すなわち、界面Bに形成されるダイードDを無視できる構成となる。本実施形態のタイル状面発光レーザ1cについての他のスイッチング駆動回路は、第1実施形態のものと同様である。   Then, as shown in FIG. 5, a bias voltage Vdd is applied to the bias electrode 24 and the anode electrode 21 of the tiled surface emitting laser 1c. That is, a wiring for electrically short-circuiting the bias electrode 24 and the anode electrode 21 is provided. This wiring may be provided in the tiled surface emitting laser 1c, or may be provided outside the tiled surface emitting laser 1c. Here, in the diode D (light emitting diode) formed at the interface B, the anode is connected to the anode electrode 21 and the cathode is connected to the bias electrode 24. Therefore, between the anode and cathode of the diode D formed at the interface B, the bias electrode 24 and the anode electrode 21 are short-circuited to be short-circuited, and no current flows through the diode D. . That is, the diode D formed at the interface B can be ignored. Other switching drive circuits for the tiled surface emitting laser 1c of the present embodiment are the same as those of the first embodiment.

これらにより、本実施形態のタイル状面発光レーザ1cによれば、p型半導体層12cとn型半導体層13との界面Bに形成されるダイオードD(発光ダイオード)を無視できる構成となる。したがって、本実施形態のタイル状面発光レーザ1cは、面発光レーザVCの発光量をより正確に検出することができ、より正確に面発光レーザVCの光強度を自動出力制御することができる。   Thus, according to the tiled surface emitting laser 1c of the present embodiment, the diode D (light emitting diode) formed at the interface B between the p-type semiconductor layer 12c and the n-type semiconductor layer 13 can be ignored. Therefore, the tiled surface emitting laser 1c according to the present embodiment can detect the light emission amount of the surface emitting laser VC more accurately, and can automatically control the light intensity of the surface emitting laser VC more accurately.

さらに、本実施形態のタイル状面発光レーザ1cにおいて、界面Bに形成されるダイオードDは短絡されるので、そのダイオードDでの電圧降下がなくなる。したがって界面Aに形成されるショットキーダイオードSDへの印加電圧をより大きくとることができる。ショットキーダイオードSDの印加電圧は必ずしも大きければよいという訳ではないが、p型半導体層12c及びn型半導体層13をなす部材及び組成の選択範囲を広げることができ、バイアス電圧Vddの選択範囲も広げることができる。   Furthermore, in the tiled surface emitting laser 1c of the present embodiment, the diode D formed at the interface B is short-circuited, so that a voltage drop at the diode D is eliminated. Therefore, a larger voltage can be applied to the Schottky diode SD formed at the interface A. Although the applied voltage of the Schottky diode SD is not necessarily high, the selection range of the members and the compositions forming the p-type semiconductor layer 12c and the n-type semiconductor layer 13 can be expanded, and the selection range of the bias voltage Vdd is also Can be spread.

<第4実施形態>
次に、本発明の第4実施形態に係るタイル状面発光レーザについて図7を参照して説明する。図7は、本発明の第4実施形態に係るタイル状面発光レーザを示す模式断面図である。図7において、図1に示すタイル状面発光レーザの構成要素と同一のものには同一符号を付けている。
<Fourth embodiment>
Next, a tiled surface emitting laser according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 7 is a schematic cross-sectional view showing a tiled surface emitting laser according to the fourth embodiment of the present invention. In FIG. 7, the same components as those of the tiled surface emitting laser shown in FIG.

本実施形態のタイル状面発光レーザ1dにおける第1実施形態のタイル状面発光レーザ1aとの相違点は、タイル本体部のn型半導体層13の下層に第2p型半導体層14が設けられており、その第2p型半導体層14にはその第2p型半導体層14の下面全体にオーミック接合又はショットキー接合した金属膜からなるモニタ用電極23dが設けられている点である。次に、タイル状面発光レーザ1dの構成について具体的に説明する。   The difference between the tiled surface emitting laser 1d of the present embodiment and the tiled surface emitting laser 1a of the first embodiment is that a second p-type semiconductor layer 14 is provided below the n-type semiconductor layer 13 of the tile body. The second p-type semiconductor layer 14 is provided with a monitoring electrode 23d made of a metal film having an ohmic junction or a Schottky junction over the entire lower surface of the second p-type semiconductor layer 14. Next, the configuration of the tiled surface emitting laser 1d will be specifically described.

タイル状面発光レーザ1dは、タイル本体部とそのタイル本体部の表面に凸形状に設けられた突起部とを有する。タイル本体部は、p型半導体層12と、p型半導体層12の下層に設けられたn型半導体層13と、n型半導体層13の下層に設けられた第2のp型半導体層14と、上記モニタ用電極23dとで構成されている。また、p型半導体層12の露出面には、そのp型半導体層12にオーミック接合したアノード電極21が設けられている。突起部は、n型半導体11と、n型半導体11にオーミック接合したカソード電極22とで構成されている。   The tile-shaped surface emitting laser 1d has a tile main body and a protrusion provided in a convex shape on the surface of the tile main body. The tile body includes a p-type semiconductor layer 12, an n-type semiconductor layer 13 provided below the p-type semiconductor layer 12, and a second p-type semiconductor layer 14 provided below the n-type semiconductor layer 13. , And the monitor electrode 23d. An anode electrode 21 that is in ohmic contact with the p-type semiconductor layer 12 is provided on the exposed surface of the p-type semiconductor layer 12. The protrusion is composed of an n-type semiconductor 11 and a cathode electrode 22 that is in ohmic contact with the n-type semiconductor 11.

タイル本体部のp型半導体層12及び突起部のn型半導体11は、第1実施形態のp型半導体12及びn型半導体11と同様に、面発光レーザを構成している。ただし、本実施形態のタイル状面発光レーザ1dでは、n型半導体層13と第2のp型半導体層14との界面にフォトダイオード(受光素子)が形成されている。本実施形態のタイル状面発光レーザ1dについてのスイッチング駆動回路は、第1実施形態のものと基本的に同様のものを用いることができる。   The p-type semiconductor layer 12 of the tile main body and the n-type semiconductor 11 of the protrusion constitute a surface emitting laser, like the p-type semiconductor 12 and the n-type semiconductor 11 of the first embodiment. However, in the tiled surface emitting laser 1d of the present embodiment, a photodiode (light receiving element) is formed at the interface between the n-type semiconductor layer 13 and the second p-type semiconductor layer 14. The switching drive circuit for the tiled surface emitting laser 1d of this embodiment can be basically the same as that of the first embodiment.

これらにより、本実施形態のタイル状面発光レーザ1dによれば、第2のp型半導体層14に設けるモニタ用電極23dが、ショットキー接合でもオーミック接合でも、どちらでもよいこととなる。ここで、モニタ用電極23dをオーミック接合とした場合は、ショットキー接合の場合よりもかかるモニタ用電極23dで生じる電圧降下を小さくすることができる。そこで、本実施形態のタイル状面発光レーザ1dによれば、面発光レーザ及びフォトダイオードのバイアス電圧を低くすることができる。例えば、集積回路において慣用されている電源電圧を用いて、本実施形態のタイル状面発光レーザ1dを、温度変化などに影響されずに安定に動作させることができる。また、オーミック電極の方がショットキー電極よりも製造し易い。したがって、本実施形態によれば、従来よりも容易に小型化することができ、より簡便に製造することができるタイル状面発光レーザを提供することができる。   As a result, according to the tiled surface emitting laser 1d of the present embodiment, the monitoring electrode 23d provided on the second p-type semiconductor layer 14 may be either a Schottky junction or an ohmic junction. Here, when the monitoring electrode 23d is an ohmic junction, the voltage drop generated at the monitoring electrode 23d can be made smaller than in the case of a Schottky junction. Therefore, according to the tiled surface emitting laser 1d of the present embodiment, the bias voltage of the surface emitting laser and the photodiode can be lowered. For example, using a power supply voltage commonly used in integrated circuits, the tiled surface emitting laser 1d of this embodiment can be stably operated without being affected by a temperature change or the like. Also, the ohmic electrode is easier to manufacture than the Schottky electrode. Therefore, according to the present embodiment, it is possible to provide a tiled surface emitting laser that can be more easily reduced in size than conventional ones and can be more easily manufactured.

<第5実施形態>
次に、本発明の第5実施形態に係るタイル状面発光レーザについて図8を参照して説明する。図8は、本発明の第5実施形態に係るタイル状面発光レーザとそのスイッチング駆動回路を示す構成図である。図8において、図1又は図2に示す構成要素と同一のものには同一符号を付けている。
本実施形態のタイル状面発光レーザ1eは、第1実施形態のものと同様に、面発光レーザとその面発光レーザから出射されたレーザ光の一部を受光する受光素子とを備える。ただし、本実施形態のタイル状面発光レーザ1eは、第1実施形態とは逆に、タイル本体部から突起部に向かう方向に出射されるレーザ光をモニタ光として、タイル本体部の底面から外に出射されるレーザ光の強度を制御する。次に、本実施形態のタイル状面発光レーザ1eについて具体的に説明する。
<Fifth Embodiment>
Next, a tiled surface emitting laser according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 8 is a block diagram showing a tiled surface emitting laser and its switching drive circuit according to the fifth embodiment of the present invention. In FIG. 8, the same components as those shown in FIG. 1 or FIG.
The tiled surface emitting laser 1e of this embodiment includes a surface emitting laser and a light receiving element that receives a part of the laser light emitted from the surface emitting laser, as in the first embodiment. However, contrary to the first embodiment, the tiled surface emitting laser 1e of the present embodiment is externally applied from the bottom surface of the tile main body using monitor light as laser light emitted in the direction from the tile main body toward the protrusion. The intensity of the laser beam emitted from the laser beam is controlled. Next, the tiled surface emitting laser 1e according to the present embodiment will be specifically described.

タイル状面発光レーザ1eは、タイル本体部とそのタイル本体部の表面に凸形状に設けられた突起部とを有する。突起部は、その突起部の上面側に設けられたn型半導体13eと、そのn型半導体13eに隣接するp型半導体12eとを有する。n型半導体13eは第1実施形態のn型半導体層13に対応するものである。n型半導体13eの上面全体には、そのn型半導体13eにショットキー接合した電極であるモニタ用電極23が設けられている。   The tiled surface emitting laser 1e includes a tile main body and a protrusion provided in a convex shape on the surface of the tile main body. The protrusion has an n-type semiconductor 13e provided on the upper surface side of the protrusion and a p-type semiconductor 12e adjacent to the n-type semiconductor 13e. The n-type semiconductor 13e corresponds to the n-type semiconductor layer 13 of the first embodiment. The entire upper surface of the n-type semiconductor 13e is provided with a monitor electrode 23 that is an electrode bonded to the n-type semiconductor 13e by a Schottky junction.

突起部のp型半導体12eは第1実施形態のp型半導体層12に対応するものである。そしてp型半導体12eは、n型半導体13eとの接合面を含む面にリング状に露出面を有している。そのリング状の露出面には、その露出面にリング状に設けられた電極であって、p型半導体12eにオーミック接合したアノード電極21が設けられている。
タイル本体部は、突起部のp型半導体12eに隣接するn型半導体層11eを有してなる。n型半導体層11eは、第1実施形態のn型半導体11に対応するものである。n型半導体層11eには、そのn型半導体層11eにオーミック接合したカソード電極12が設けられている。このカソード電極22は、タイル本体部のn型半導体層11eにおける突起部の位置とは重ならない位置に配置されている。
The p-type semiconductor 12e of the protrusion corresponds to the p-type semiconductor layer 12 of the first embodiment. The p-type semiconductor 12e has an exposed surface in a ring shape on the surface including the junction surface with the n-type semiconductor 13e. The ring-shaped exposed surface is provided with an anode electrode 21 which is an electrode provided in a ring shape on the exposed surface and which is in ohmic contact with the p-type semiconductor 12e.
The tile main body has an n-type semiconductor layer 11e adjacent to the p-type semiconductor 12e of the protrusion. The n-type semiconductor layer 11e corresponds to the n-type semiconductor 11 of the first embodiment. The n-type semiconductor layer 11e is provided with a cathode electrode 12 that is in ohmic contact with the n-type semiconductor layer 11e. The cathode electrode 22 is disposed at a position that does not overlap with the position of the protrusion in the n-type semiconductor layer 11e of the tile body.

上記構成のタイル状面発光レーザ1eのスイッチング駆動回路について次に説明する。アノード電極21には、バイアス電圧Vddが印加されている。カソード電極22には、スイッチング手段であるNMOSトランジスタ31のドレインが接続されている。NMOSトランジスタ31のソースは、電流制御回路32を介してアースGNDに接続されている。NMOSトランジスタ31のゲートには、変調信号が入力される。モニタ用電極23は、電流モニタ回路33を介してアースGNDに接続されている。   Next, the switching drive circuit of the tiled surface emitting laser 1e having the above configuration will be described. A bias voltage Vdd is applied to the anode electrode 21. The cathode electrode 22 is connected to the drain of an NMOS transistor 31 serving as switching means. The source of the NMOS transistor 31 is connected to the ground GND via the current control circuit 32. A modulation signal is input to the gate of the NMOS transistor 31. The monitor electrode 23 is connected to the ground GND via the current monitor circuit 33.

本実施形態によれば、突起部のn型半導体13eとモニタ用電極23とがフォトダイオードを構成し、突起部のp型半導体12eとタイル本体部のn型半導体層11eとが面発光レーザを構成することができる。そこで、本実施形態によれば、突起部の上側に受光素子を配置でき、突起部側(タイル本体部の上面側)へ出射された面発光レーザの出射光をモニタすることができる。そして、かかるモニタにより、タイル本体部の底面側に出射される面発光レーザの出射光の光量(強度)を制御することができる。   According to the present embodiment, the n-type semiconductor 13e of the protruding portion and the monitoring electrode 23 constitute a photodiode, and the p-type semiconductor 12e of the protruding portion and the n-type semiconductor layer 11e of the tile body portion form a surface emitting laser. Can be configured. Therefore, according to the present embodiment, the light receiving element can be disposed on the upper side of the protrusion, and the emitted light of the surface emitting laser emitted to the protrusion side (the upper surface side of the tile main body) can be monitored. And the light quantity (intensity | strength) of the emitted light of the surface emitting laser radiate | emitted to the bottom face side of a tile main-body part can be controlled by this monitor.

さらに、本実施形態によれば、アノード電極21、カソード電極22及びモニタ用電極23のすべての電極を、タイル状素子の上面側(突起部側)に配置することができる。そこで、本実施形態によれば、本タイル状面発光レーザ1eと他の基板(最終基板)との電気的な配線接続形態のバリエーションを増やすことができる。したがって、本実施形態によれば、より簡便にかつ信頼性高く、本タイル状面発光レーザ1eを備えるデバイスを提供することができる。   Furthermore, according to the present embodiment, all of the anode electrode 21, the cathode electrode 22, and the monitor electrode 23 can be disposed on the upper surface side (projection portion side) of the tile-shaped element. Therefore, according to the present embodiment, variations in the electrical wiring connection form between the tile-shaped surface emitting laser 1e and another substrate (final substrate) can be increased. Therefore, according to the present embodiment, it is possible to provide a device that includes the tile-shaped surface emitting laser 1e more simply and with high reliability.

<製造方法>
次に、本発明に係る上記タイル状面発光レーザ及びデバイスの製造方法について図9から図19を参照して説明する。本製造方法は、エピタキシャルリフトオフ(ELO)法をベースにしている。また本製造方法では、タイル状面発光レーザ(微小タイル状素子)としての化合物半導体デバイス(化合物半導体素子)を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。なお、本実施形態における「半導体基板(エピタキシャル基板)」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
<Manufacturing method>
Next, the tiled surface emitting laser and the device manufacturing method according to the present invention will be described with reference to FIGS. This manufacturing method is based on the epitaxial lift-off (ELO) method. In this manufacturing method, a case where a compound semiconductor device (compound semiconductor element) as a tiled surface emitting laser (micro tile element) is bonded onto the final substrate will be described. A manufacturing method can be applied. Note that the “semiconductor substrate (epitaxial substrate)” in the present embodiment refers to an object made of a semiconductor material, but is not limited to a plate-shaped substrate. "include.

<第1工程>
図9は本製造方法の第1工程を示す概略断面図である。図9において、基板110は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板110における最下位層には、犠牲層111を設けておく。犠牲層111は、アルミニウム・ヒ素(AlAs)からなり、厚さが例えば数百nmの層である。
例えば、犠牲層111の上層には機能層112を設ける。機能層112の厚さは、例えば1μmから10(20)μm程度とする。そして、機能層112において半導体デバイス113を作成する。半導体デバイス113としては、上述したタイル状面発光レーザ(例えばタイル状面発光レーザ1a)におけるモニタ用電極23以外の構成要素が該当する。これらの半導体デバイス113の構成要素は、基板110上に多層のエピタキシャル層を積層して形成することができる。また、各半導体デバイス113には、例えば図1に示すタイル状面発光レーザ1aにおけるアノード電極21及びカソード電極22も形成し、動作テストも行う。
<First step>
FIG. 9 is a schematic cross-sectional view showing the first step of the manufacturing method. In FIG. 9, a substrate 110 is a semiconductor substrate, for example, a gallium arsenide compound semiconductor substrate. A sacrificial layer 111 is provided as the lowest layer in the substrate 110. The sacrificial layer 111 is made of aluminum arsenic (AlAs) and has a thickness of, for example, several hundreds of nanometers.
For example, the functional layer 112 is provided on the sacrificial layer 111. The thickness of the functional layer 112 is, for example, about 1 μm to 10 (20) μm. Then, the semiconductor device 113 is formed in the functional layer 112. The semiconductor device 113 corresponds to components other than the monitor electrode 23 in the tile-shaped surface-emitting laser (for example, the tile-shaped surface-emitting laser 1a) described above. These constituent elements of the semiconductor device 113 can be formed by stacking a plurality of epitaxial layers on the substrate 110. Further, for example, the anode electrode 21 and the cathode electrode 22 in the tiled surface emitting laser 1a shown in FIG.

<第2工程>
図10は本製造方法の第2工程を示す概略断面図である。本工程においては、各半導体デバイス113を分割するように分離溝121を形成する。分離溝121は、少なくとも犠牲層111に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、10μmから数百μmとする。また、分離溝121は、後述するところの選択エッチング液が当該分離溝121を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝121は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝121相互の間隔を数十μmから数百μmとすることで、分離溝121によって分割・形成される各半導体デバイス113のサイズを、数十μmから数百μm四方の面積をもつものとする。分離溝121の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でU字形溝のダイシングで分離溝121を形成してもよい。
<Second step>
FIG. 10 is a schematic cross-sectional view showing the second step of the manufacturing method. In this step, the separation groove 121 is formed so as to divide each semiconductor device 113. The separation groove 121 is a groove having a depth that reaches at least the sacrificial layer 111. For example, both the width and the depth of the separation groove are 10 μm to several hundred μm. In addition, the separation groove 121 is a groove that is connected without a dead end so that a selective etching solution described later flows through the separation groove 121. Further, the separation grooves 121 are preferably formed in a lattice shape like a grid.
Further, by setting the interval between the separation grooves 121 to several tens μm to several hundreds μm, the size of each semiconductor device 113 divided and formed by the separation grooves 121 has an area of several tens μm to several hundreds μm square. Shall. As a method for forming the separation groove 121, a method using photolithography and wet etching, or a method using dry etching is used. Further, the separation groove 121 may be formed by dicing the U-shaped groove as long as no crack is generated in the substrate.

<第3工程>
図11は本製造方法の第3工程を示す概略断面図である。本工程においては、中間転写フィルム131を基板110の表面(半導体デバイス113側)に貼り付ける。中間転写フィルム131は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
<Third step>
FIG. 11 is a schematic cross-sectional view showing the third step of the manufacturing method. In this step, the intermediate transfer film 131 is attached to the surface of the substrate 110 (the semiconductor device 113 side). The intermediate transfer film 131 is a flexible band-shaped film having a surface coated with an adhesive.

<第4工程>
図12は本製造方法の第4工程を示す概略断面図である。本工程においては、分離溝121に選択エッチング液141を注入する。本工程では、犠牲層111のみを選択的にエッチングするために、選択エッチング液141として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
<4th process>
FIG. 12 is a schematic cross-sectional view showing the fourth step of the manufacturing method. In this step, a selective etching solution 141 is injected into the separation groove 121. In this step, in order to selectively etch only the sacrificial layer 111, a low concentration hydrochloric acid having high selectivity with respect to aluminum / arsenic is used as the selective etching solution 141.

<第5工程>
図13は本製造方法の第5工程を示す概略断面図である。本工程においては、第4工程での分離溝121への選択エッチング液141の注入後、所定時間の経過により、犠牲層111のすべてを選択的にエッチングして基板110から取り除く。
<5th process>
FIG. 13 is a schematic sectional view showing the fifth step of the manufacturing method. In this step, all of the sacrificial layer 111 is selectively etched and removed from the substrate 110 over a predetermined time after the selective etching solution 141 is injected into the separation groove 121 in the fourth step.

<第6工程>
図14は本製造方法の第6工程を示す概略断面図である。第5工程で犠牲層111が全てエッチングされると、基板110から機能層112が切り離される。そして、本工程において、中間転写フィルム131を基板110から引き離すことにより、中間転写フィルム131に貼り付けられている機能層112を基板110から引き離す。これらにより、半導体デバイス113が形成された機能層112は、分離溝121の形成及び犠牲層111のエッチングによって分割されて、所定の形状(例えば、微小タイル形状)の半導体素子すなわち「微小タイル状素子161」とされ、中間転写フィルム131に貼り付け保持されることとなる。すなわち、微小タイル状素子161は、図1に示すタイル状面発光レーザ1aにおけるモニタ用電極23が設けられていないものとなる。ここで、機能層の厚さが例えば1μmから8μm、大きさ(縦横)が例えば数十μmから数百μmであるのが好ましい。
<6th process>
FIG. 14 is a schematic cross-sectional view showing the sixth step of the manufacturing method. When all of the sacrificial layer 111 is etched in the fifth step, the functional layer 112 is separated from the substrate 110. In this step, the functional layer 112 attached to the intermediate transfer film 131 is separated from the substrate 110 by separating the intermediate transfer film 131 from the substrate 110. As a result, the functional layer 112 on which the semiconductor device 113 is formed is divided by the formation of the separation groove 121 and the etching of the sacrificial layer 111, so that a semiconductor element having a predetermined shape (for example, a micro tile shape), that is, a “micro tile element” 161 ”and is held by being attached to the intermediate transfer film 131. That is, the micro tile element 161 is not provided with the monitoring electrode 23 in the tile surface emitting laser 1a shown in FIG. Here, the thickness of the functional layer is preferably 1 μm to 8 μm, for example, and the size (vertical and horizontal) is preferably several tens μm to several hundred μm, for example.

<第7工程>
図15は本製造方法の第7工程を示す概略断面図である。本工程においては、微小タイル状素子161にモニタ用電極23を設けて、その微小タイル状素子161において本発明にかかるタイル状面発光レーザ1aを完成させる。具体的には、中間転写フィルム131に貼り付けられている微小タイル状素子161の裏面全体に対して、中間転写フィルム131ごと蒸着又はスパッタを施し、金(Au)などの薄膜を形成する。このとき、中間転写フィルム131における微小タイル状素子161間にもAuなどの薄膜が形成されてもかまわない。そこで、本工程では特にマスクなどを用いる必要がない。また、このAuなどの薄膜は、ショットキー接合とするので、熱処理の必要もなく、蒸着するだけでモニタ用電極23となる。
<Seventh step>
FIG. 15 is a schematic sectional view showing the seventh step of the manufacturing method. In this step, the monitoring electrode 23 is provided on the micro tile element 161, and the tile surface emitting laser 1a according to the present invention is completed in the micro tile element 161. Specifically, the entire back surface of the micro tile element 161 attached to the intermediate transfer film 131 is vapor-deposited or sputtered together with the intermediate transfer film 131 to form a thin film such as gold (Au). At this time, a thin film such as Au may be formed between the minute tile-shaped elements 161 in the intermediate transfer film 131. Therefore, it is not necessary to use a mask or the like in this step. Further, since the thin film such as Au is a Schottky junction, there is no need for heat treatment, and it becomes the monitor electrode 23 only by vapor deposition.

<第8工程>
図16は本製造方法の第8工程を示す概略断面図である。本工程においては、(タイル状面発光レーザ1aをなす微小タイル状素子161が貼り付けられた)中間転写フィルム131を移動させることで、最終基板171の所望の位置に微小タイル状素子161をアライメントする。ここで、最終基板171は、例えば、シリコン半導体からなり、金(Au)からなる電極172,174が形成されている。また、最終基板171の所望の位置に設けられている電極174上には、微小タイル状素子161を接着するための接着剤173を塗布しておく。接着剤173は、導電性を有するものであり、電気配線部材ともなる。
<Eighth process>
FIG. 16 is a schematic sectional view showing the eighth step of the manufacturing method. In this step, the micro tile element 161 is aligned to a desired position on the final substrate 171 by moving the intermediate transfer film 131 (to which the micro tile element 161 constituting the tile surface emitting laser 1a is attached). To do. Here, the final substrate 171 is made of, for example, a silicon semiconductor, and electrodes 172 and 174 made of gold (Au) are formed. Further, an adhesive 173 for adhering the micro tile-shaped element 161 is applied on the electrode 174 provided at a desired position on the final substrate 171. The adhesive 173 has conductivity and also serves as an electric wiring member.

<第9工程>
図17は本製造方法の第9工程を示す概略断面図である。本工程においては、最終基板171の所望の位置にアライメントされた微小タイル状素子161を、中間転写フィルム131越しに裏押し治具181で押しつけて最終基板171に接合する。ここで、所望の位置である電極174上には導電性の接着剤173が塗布されているので、その最終基板171の所望の位置に微小タイル状素子161が接着されるとともに、電極174と微小タイル状素子161のモニタ用電極23とが配線接続される。
<9th process>
FIG. 17 is a schematic sectional view showing the ninth step of the manufacturing method. In this step, the micro tile-like element 161 aligned at a desired position on the final substrate 171 is pressed by the back pressing jig 181 through the intermediate transfer film 131 and joined to the final substrate 171. Here, since the conductive adhesive 173 is applied on the electrode 174 at a desired position, the micro tile-shaped element 161 is adhered to the desired position on the final substrate 171 and the electrode 174 and the electrode 174 are microscopic. The monitor electrode 23 of the tile-shaped element 161 is connected by wiring.

<第10工程>
図18は本製造方法の第10工程を示す概略断面図である。本工程においては、中間転写フィルム131の粘着力を消失させて、微小タイル状素子161から中間転写フィルム131を剥がす。
中間転写フィルム131の粘着剤は、紫外線(UV)又は熱により粘着力が消失するものにしておく。UV硬化性の粘着剤とした場合は、裏押し治具181を透明な材質にしておき、裏押し治具181の先端から紫外線(UV)を照射することで中間転写フィルム131の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具181を加熱すればよい。あるいは第6工程の後で、中間転写フィルム131を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子161は非常に薄く軽いので中間転写フィルム131に保持される。
また、本工程においては、微小タイル状素子161の側面に絶縁材181を設けてもよい。この絶縁材181は、例えば微小タイル状素子161のアノード電極21と最終基板の電極172とを接続する電気配線が他の回路に短絡することを防ぐものである。絶縁材181は、液滴吐出方式により、液状体の絶縁材を滴下し、次いで硬化させることで設けてもよい。
<10th process>
FIG. 18 is a schematic sectional view showing the tenth step of the manufacturing method. In this step, the adhesive force of the intermediate transfer film 131 is lost, and the intermediate transfer film 131 is peeled off from the micro tile-shaped element 161.
The adhesive of the intermediate transfer film 131 is such that the adhesive strength disappears due to ultraviolet (UV) or heat. When a UV curable adhesive is used, the back pressing jig 181 is made of a transparent material, and the adhesive force of the intermediate transfer film 131 is lost by irradiating ultraviolet rays (UV) from the tip of the back pressing jig 181. Let In the case of using a thermosetting adhesive, the back pressing jig 181 may be heated. Alternatively, after the sixth step, the adhesive force may be completely lost by irradiating the entire surface of the intermediate transfer film 131 with ultraviolet rays. Although the adhesive force has disappeared, in reality, the adhesiveness remains slightly, and the micro tile-shaped element 161 is very thin and light and is held by the intermediate transfer film 131.
In this step, an insulating material 181 may be provided on the side surface of the micro tile element 161. The insulating material 181 prevents, for example, the electrical wiring connecting the anode electrode 21 of the micro tile-shaped element 161 and the electrode 172 of the final substrate from being short-circuited to other circuits. The insulating material 181 may be provided by dropping a liquid insulating material by a droplet discharge method and then curing the insulating material.

<第11工程>
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子161を最終基板171に本接合する。
<11th process>
This step is not shown. In this step, heat treatment or the like is performed, and the fine tile-shaped element 161 is finally bonded to the final substrate 171.

<第12工程>
図19は本製造方法の第12工程を示す概略断面図である。本工程においては、微小タイル状素子161の電極(例えばカソード電極21)と最終基板171上の電極172とを電気配線191により電気的に繋ぎ、一つのLSIチップなど(回路装置又は薄膜デバイス)を完成させる。
この電気配線191は、液滴吐出方式を用いる。すなわち、導電性の液状体材料54を配線領域に塗布し、その後その液状体材料54を硬化させることで、電気配線191を設ける。具体的には、電気配線191を形成する前に、電気配線191が形成される領域である配線領域を囲むように、最終基板171及び微小タイル状素子161の表面について撥液処理を施す。ここで、アノード電極21及び電極172を金電極で形成しておき、最終基板171及び微小タイル状素子161の表面についてフッ化アルキルシラン(FAS)の蒸気に曝すことで、配線領域を囲むように自己組織化単分子膜からなる撥液膜を形成してもよい。アノード電極21及び電極172は親液状態となっている。その後、導電性材料を含む液状体材料54の液滴を配線領域内に滴下することにより、配線領域内にその液状体材料54を塗布する。その後、液状体材料54について乾燥処理及び焼結処理などを施すことにより、導電膜からなる電気配線191を形成する。これらにより、一つのLSIチップなどをなす回路装置又は薄膜デバイスが完成する。
<Twelfth step>
FIG. 19 is a schematic sectional view showing the twelfth step of the manufacturing method. In this step, an electrode (for example, the cathode electrode 21) of the micro tile-shaped element 161 and the electrode 172 on the final substrate 171 are electrically connected by the electric wiring 191, and one LSI chip or the like (circuit device or thin film device) is connected. Finalize.
The electrical wiring 191 uses a droplet discharge method. That is, the conductive liquid material 54 is applied to the wiring region, and then the liquid material 54 is cured to provide the electric wiring 191. Specifically, before the electrical wiring 191 is formed, the surface of the final substrate 171 and the micro tile-shaped element 161 is subjected to a liquid repellent treatment so as to surround the wiring region where the electrical wiring 191 is formed. Here, the anode electrode 21 and the electrode 172 are formed of gold electrodes, and the surface of the final substrate 171 and the minute tile-shaped element 161 is exposed to the vapor of fluorinated alkylsilane (FAS) so as to surround the wiring region. A liquid repellent film made of a self-assembled monomolecular film may be formed. The anode electrode 21 and the electrode 172 are in a lyophilic state. Thereafter, a liquid material 54 containing a conductive material is dropped into the wiring region to apply the liquid material 54 in the wiring region. Thereafter, the liquid material 54 is subjected to a drying process, a sintering process, and the like, thereby forming an electrical wiring 191 made of a conductive film. As a result, a circuit device or thin film device forming one LSI chip or the like is completed.

これらにより、最終基板171が例えばシリコンであっても、その最終基板171上の所望位置にガリウム・ヒ素製のタイル状面発光レーザ1aをなす微小タイル状素子161を形成するというように、タイル状面発光レーザ1aをなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上でタイル状面発光レーザ1aの大部分を完成させてから微小タイル形状に切り離すので、タイル状面発光レーザ1aを組み込んだ集積回路などを作成する前に、予め面発光レーザなどをテストして選別することが可能となる。また、上記製造方法によれば、微小タイル状素子(面発光レーザなど)を含む機能層のみを、微小タイル状素子161として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、微小タイル状素子161を個別に選択して最終基板171に接合することができ、ハンドリングできる微小タイル状素子161のサイズを従来の実装技術のものよりも小さくすることができる。したがって、上記製造方法によれば、タイル状素子の面発光レーザであって、そのタイル状素子とは別体に受光素子を設けることなくその面発光レーザの光量を検出することができる微小な本発明に係るタイル状面発光レーザを、簡便に製造することができる。   Thus, even if the final substrate 171 is, for example, silicon, the tile-shaped element 161 that forms the tile-shaped surface-emitting laser 1a made of gallium arsenide is formed at a desired position on the final substrate 171. It becomes possible to form the semiconductor element forming the surface emitting laser 1a on a substrate made of a material different from that of the semiconductor element. In addition, since most of the tile-shaped surface-emitting laser 1a is completed on the semiconductor substrate and then cut into a fine tile shape, the surface-emitting laser or the like is preliminarily produced before an integrated circuit or the like incorporating the tile-shaped surface-emitting laser 1a is formed. Can be tested and sorted. Further, according to the above manufacturing method, only a functional layer including a micro tile element (surface emitting laser or the like) can be cut from a semiconductor substrate as the micro tile element 161 and mounted on a film for handling. The tile-shaped elements 161 can be individually selected and bonded to the final substrate 171, and the size of the micro-tile-shaped elements 161 that can be handled can be made smaller than that of the conventional mounting technology. Therefore, according to the manufacturing method described above, a surface emitting laser of a tile-shaped element, which is a minute book that can detect the amount of light of the surface-emitting laser without providing a light receiving element separately from the tile-shaped element. The tiled surface emitting laser according to the invention can be easily manufactured.

さらに上記製造方法によれば、第7工程において、蒸着のみでモニタ用電極23(ショットキー電極)を形成でき、特にマスクを用いる必要がないので、より簡便に本発明に係るタイル状面発光レーザを製造することができる。   Further, according to the above manufacturing method, in the seventh step, the monitor electrode 23 (Schottky electrode) can be formed only by vapor deposition, and there is no need to use a mask in particular. Therefore, the tiled surface emitting laser according to the present invention can be more easily performed. Can be manufactured.

<電子機器>
次に、上記実施形態のタイル状面発光レーザ1a,1b,1c,1d,1e(以下、タイル状面発光レーザ1という)又はデバイスを備えた電子機器の例について説明する。図20は、本実施形態の電子機器の一例であり、本実施形態のタイル状面発光レーザ1を備えたICチップ間光インターコネクション回路を示す斜視図である。本実施形態の電子機器は、基板上に配置された複数の集積回路チップ(ICチップ、LSIチップなど)相互間でタイル状面発光レーザ1を用いて光通信するICチップ間光インターコネクション回路である。また、図20におけるタイル状面発光レーザ1’は、タイル状面発光レーザ1の変形例であり、自身の面発光レーザの光をモニタするショットキーダイオードSDの他に、もう1つ別に受光素子を備えるものとしてもよい。すなわち、タイル状面発光レーザ1’は、タイル状面発光レーザ1が有する機能である外部に対しての発光機能のみならず、外部からの光を受光する機能を備えるものとする。また、タイル状面発光レーザ1’の代わりに、微小タイル状素子からなる受光素子を用いてもよい。
<Electronic equipment>
Next, an example of an electronic apparatus including the tiled surface emitting lasers 1a, 1b, 1c, 1d, and 1e (hereinafter referred to as a tiled surface emitting laser 1) or a device according to the above embodiment will be described. FIG. 20 is a perspective view illustrating an optical interconnection circuit between IC chips, which is an example of the electronic apparatus of the present embodiment and includes the tile-shaped surface emitting laser 1 of the present embodiment. The electronic apparatus according to the present embodiment is an optical interconnection circuit between IC chips that performs optical communication using a tiled surface emitting laser 1 between a plurality of integrated circuit chips (IC chip, LSI chip, etc.) arranged on a substrate. is there. 20 is a modification of the tiled surface emitting laser 1, and in addition to the Schottky diode SD that monitors the light of its surface emitting laser, another light receiving element. May be provided. That is, the tiled surface emitting laser 1 ′ has not only a light emitting function to the outside which is a function of the tiled surface emitting laser 1, but also a function of receiving light from the outside. Further, instead of the tiled surface emitting laser 1 ′, a light receiving element made of a micro tile element may be used.

上記の最終基板に該当する基板450の上面には、複数のLSI(集積回路)401a,401b,401cが実装されている。また、基板450の上面には、複数の光導波路430と、複数の微小タイル状素子1,1’が取り付けられている。各LSI401a,401b,401cは、半導体チップからなり、基板450の上面にフリップチップ実装されている。なお、各LSI401a,401b,401cは、フリップチップ実装以外の方法で基板450に実装してもよい。   A plurality of LSIs (Integrated Circuits) 401a, 401b, 401c are mounted on the upper surface of the substrate 450 corresponding to the final substrate. A plurality of optical waveguides 430 and a plurality of micro tile elements 1 and 1 ′ are attached to the upper surface of the substrate 450. Each LSI 401a, 401b, 401c is made of a semiconductor chip, and is flip-chip mounted on the upper surface of the substrate 450. Each LSI 401a, 401b, 401c may be mounted on the substrate 450 by a method other than flip chip mounting.

例えば、発光機能及び受光機能をもつ2つの微小タイル状素子1,1’が一対となり、それぞれ1つの光導波路430の端部に設けられているものとする。換言すれば、発光機能及び受光機能をもつ2つの微小タイル状素子1,1’が、光導波路430で光学的に接続されている。また、各微小タイル状素子1,1’の電極は、基板450上に設けられた電極を介して近傍のLSI401a,401b,401cと電気的に接続されている。また、1つの光導波路430に3個以上の微小タイル状素子1,1’が光学的に接続されているものとしてもよい。   For example, it is assumed that a pair of two micro tile elements 1 and 1 ′ having a light emitting function and a light receiving function are provided at the end of one optical waveguide 430. In other words, two micro tile elements 1 and 1 ′ having a light emitting function and a light receiving function are optically connected by the optical waveguide 430. In addition, the electrodes of the micro tile elements 1 and 1 ′ are electrically connected to neighboring LSIs 401 a, 401 b and 401 c through electrodes provided on the substrate 450. In addition, three or more micro tile elements 1 and 1 ′ may be optically connected to one optical waveguide 430.

そこで、例えばLSI401aの出力信号(電気信号)は、電極などを介して近傍の微小タイル状素子1に送られる。その微小タイル状素子1は電気信号を光パルス信号に変換して光導波路430に出射する。その光パルス信号は、光導波路430の端部であってLSI401bの近隣に配置されている微小タイル状素子1’で電気信号に変換され、LSI401bの入力信号となる。   Therefore, for example, an output signal (electrical signal) of the LSI 401a is sent to the nearby minute tile-shaped element 1 via an electrode or the like. The micro tile-like element 1 converts an electrical signal into an optical pulse signal and emits it to the optical waveguide 430. The optical pulse signal is converted into an electric signal by the micro tile-like element 1 ′ arranged at the end of the optical waveguide 430 and in the vicinity of the LSI 401 b, and becomes an input signal of the LSI 401 b.

本実施形態の電子機器によれば、ICチップ間におけるデータ伝送及び通信を光信号により極めて高速化することができ、光源のレーザ光について自動出力制御でき、簡易に小型化できる微小なICチップ間光インターコネクション回路を簡便に実現することができる。本実施形態において、1つの光導波路430に、受光機能をもつ複数の微小タイル状素子1’を接続して、光バスを形成してもよい。このような構成にすると、例えば、複数のLSI401a,401b,401cで共有されるクロック信号の配信を光導波路430によって行うことができる。また、1つの導波路430に、発光波長の異なる複数の微小タイル状素子1と、受光波長の異なる複数の微小タイル状素子1’とを接続してもよい。このような構成にすると、例えば、波長多重光通信を簡便に実現することができる。   According to the electronic apparatus of this embodiment, data transmission and communication between IC chips can be extremely speeded up by an optical signal, laser light from a light source can be automatically output controlled, and can be easily miniaturized between small IC chips. An optical interconnection circuit can be easily realized. In the present embodiment, an optical bus may be formed by connecting a plurality of micro tile elements 1 ′ having a light receiving function to one optical waveguide 430. With such a configuration, for example, the distribution of the clock signal shared by the plurality of LSIs 401a, 401b, and 401c can be performed by the optical waveguide 430. In addition, a plurality of micro tile elements 1 having different emission wavelengths and a plurality of micro tile elements 1 'having different light receiving wavelengths may be connected to one waveguide 430. With such a configuration, for example, wavelength multiplexing optical communication can be easily realized.

図21は、本実施形態の電子機器の一例であり、本実施形態の微小タイル状素子1を備えたICチップ内光インターコネクション回路を示す斜視図である。本実施形態の電子機器は、1つの集積回路チップ(ICチップ、LSIチップ)上に設けられた複数の回路ブロックについて上記微小タイル状素子1,1’を用いて光学的に接続するものである。   FIG. 21 is an example of an electronic apparatus according to the present embodiment, and is a perspective view illustrating an optical interconnection circuit in an IC chip including the micro tile-like element 1 according to the present embodiment. The electronic apparatus according to this embodiment optically connects a plurality of circuit blocks provided on one integrated circuit chip (IC chip, LSI chip) using the micro tile-like elements 1 and 1 ′. .

最終基板に相当する1つの集積回路チップ550上には、3つの回路ブロック501a,501b,501cが形成されている。集積回路チップ550は半導体チップからなる。なお、集積回路チップ550上に形成される回路ブロックの数は、3つに限定されるものではなく、2つ以上であればよい。また集積回路チップ550上には、回路ブロック以外の回路又は電子素子などが形成されていてもよい。   Three circuit blocks 501a, 501b, and 501c are formed on one integrated circuit chip 550 corresponding to the final substrate. The integrated circuit chip 550 is made of a semiconductor chip. The number of circuit blocks formed on the integrated circuit chip 550 is not limited to three, and may be two or more. On the integrated circuit chip 550, a circuit other than the circuit block, an electronic element, or the like may be formed.

回路ブロック501a,501b,501cは、CPU、メモリ回路、映像信号処理回路、映像信号ドライブ回路、通信I/O、各種インターフェース回路、A/Dコンバータ、D/Aコンバータなどを構成するものである。例えば回路ブロック501aがCPUを構成し、回路ブロック501bが第1メモリ回路を構成し、回路ブロック501cが第2メモリ回路を構成するものとする。なお、回路ブロック501a,501b,501cは、バイポーラ集積回路、MOS集積回路、CMOS集積回路又はSOS(Silicon On Sapphire)集積回路などとして集積回路チップ550上に形成することができる。   The circuit blocks 501a, 501b, and 501c constitute a CPU, a memory circuit, a video signal processing circuit, a video signal drive circuit, a communication I / O, various interface circuits, an A / D converter, a D / A converter, and the like. For example, the circuit block 501a constitutes a CPU, the circuit block 501b constitutes a first memory circuit, and the circuit block 501c constitutes a second memory circuit. The circuit blocks 501a, 501b, and 501c can be formed on the integrated circuit chip 550 as a bipolar integrated circuit, a MOS integrated circuit, a CMOS integrated circuit, or an SOS (Silicon On Sapphire) integrated circuit.

各回路ブロック501a,501b,501c同士は、メタル配線531によって電気的に接続されている。また、回路ブロック501aには、発光機能を有する上記微小タイル状素子1が接合されている。回路ブロック501b,501cのそれぞれには、受光機能を有する微小タイル状素子1’が接合されている。各微小タイル状素子1,1’は、例えば数百μm四方以下の面積と数十μm以下の厚さをもつものであって、集積回路チップ550の表面に接着材などで貼り付けられたものとする。また、各微小タイル状素子1,1’は、回路ブロック(回路ブロック501a,501b,501cのいずれか)と電気的に接続されている。   The circuit blocks 501a, 501b, and 501c are electrically connected by a metal wiring 531. The micro tile element 1 having a light emitting function is bonded to the circuit block 501a. Each of the circuit blocks 501b and 501c is joined with a micro tile element 1 'having a light receiving function. Each micro tile-like element 1, 1 ′ has, for example, an area of several hundred μm square or less and a thickness of several tens μm, and is attached to the surface of the integrated circuit chip 550 with an adhesive or the like. And Further, each micro tile-like element 1, 1 'is electrically connected to a circuit block (any one of the circuit blocks 501a, 501b, 501c).

集積回路チップ550上には、光導波路530も形成されている。光導波路530は、集積回路チップ550の上面、回路ブロック501a,501b,501cの上面及びメタル配線531の上面に渡って棒状に形成された光導波路材からなるものである。この光導波路材の厚み(高さ)は、集積回路チップ550表面と回路ブロック501a,501b,501c又は微小タイル状素子1,1’並びにメタル配線531とがなす段差よりも十分大きな値とすることが好ましい。これは、光導波路530における光結合効率を高めるためである。   An optical waveguide 530 is also formed on the integrated circuit chip 550. The optical waveguide 530 is made of an optical waveguide material formed in a rod shape over the upper surface of the integrated circuit chip 550, the upper surfaces of the circuit blocks 501a, 501b, and 501c and the upper surface of the metal wiring 531. The thickness (height) of the optical waveguide material is set to a value sufficiently larger than the step formed by the surface of the integrated circuit chip 550 and the circuit blocks 501a, 501b, and 501c or the minute tile-shaped elements 1 and 1 ′ and the metal wiring 531. Is preferred. This is to increase the optical coupling efficiency in the optical waveguide 530.

光導波路材としては、透明樹脂又はゾルゲルガラスなどを適用することができる。また、光導波路530をなす光導波路材は、各微小タイル状素子1,1’を被うように形成されている。したがって、各微小タイル状素子1,1’は、光導波路530によって光学的に接続されている。さらに、光導波路材の表面には、外乱光の入射を防ぐための光吸収膜又は光反射膜を形成してもよい。   As the optical waveguide material, a transparent resin or sol-gel glass can be applied. The optical waveguide material forming the optical waveguide 530 is formed so as to cover each of the micro tile-like elements 1 and 1 ′. Therefore, each micro tile-like element 1, 1 ′ is optically connected by the optical waveguide 530. Furthermore, a light absorption film or a light reflection film for preventing the incidence of disturbance light may be formed on the surface of the optical waveguide material.

このような構成により、例えばCPUをなす回路ブロック501aから出力された電気信号(データ)は、回路ブロック501a上の微小タイル状素子1によって光信号に変換される。この微小タイル状素子1から放射された光信号は、光導波路530に入射してその光導波路530内を伝播する。この光信号は、回路ブロック501b及び回路ブロック501cそれぞれの微小タイル状素子1’で電気信号に変換され、回路ブロック501b及び回路ブロック501cそれぞれに入力される。   With such a configuration, for example, an electrical signal (data) output from the circuit block 501a constituting the CPU is converted into an optical signal by the micro tile element 1 on the circuit block 501a. The optical signal radiated from the micro tile element 1 enters the optical waveguide 530 and propagates through the optical waveguide 530. This optical signal is converted into an electrical signal by the micro tile element 1 'of each of the circuit block 501b and the circuit block 501c, and is input to each of the circuit block 501b and the circuit block 501c.

したがって、本実施形態によれば、微小タイル状素子1,1’と光導波路530を用いて、集積回路チップ550上の各回路ブロック501a,501b,501c間におけるデータ伝送を光信号により極めて高速化することができる。そこで本実施形態によれば、非常にコンパクトであって温度変化などの影響を受けないICチップ内光インターコネクション回路を簡便に実現することができる。   Therefore, according to the present embodiment, the data transmission between the circuit blocks 501a, 501b, and 501c on the integrated circuit chip 550 is extremely accelerated by the optical signal using the micro tile-like elements 1 and 1 ′ and the optical waveguide 530. can do. Therefore, according to the present embodiment, an optical interconnection circuit in an IC chip that is very compact and is not affected by a temperature change or the like can be easily realized.

光導波路530を伝播する光信号は、クロック信号としてもよい。例えば回路ブロック501aの微小タイル状素子1からクロック信号(光信号)が放射され、そのクロック信号が光導波路530を伝播して他の回路ブロック501b,501cの微小タイル状素子1’に入力されることとする。このような構成とすることにより、従来よりも周波数の高いクロック信号で各回路ブロック501a,501b,501cを高速動作させることができる。また、本実施形態においては、各回路ブロック501a,501b,501c相互間はメタル配線531により電気的に接続されている。そこで、比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線531を介して伝送することができる。   The optical signal propagating through the optical waveguide 530 may be a clock signal. For example, a clock signal (optical signal) is radiated from the micro tile element 1 of the circuit block 501a, and the clock signal propagates through the optical waveguide 530 and is input to the micro tile element 1 ′ of the other circuit blocks 501b and 501c. I will do it. With such a configuration, the circuit blocks 501a, 501b, and 501c can be operated at high speed with a clock signal having a higher frequency than in the past. In the present embodiment, the circuit blocks 501a, 501b, and 501c are electrically connected to each other by the metal wiring 531. Thus, signals and power supply that do not need to be transmitted at a relatively high speed can be transmitted via the metal wiring 531.

また、本実施形態においては、光導波路530が回路ブロック501bを横切るように、各回路ブロック501a,501b,501c上に設けられている。そこで、光導波路530の経路長を短縮することができる。光導波路530は、集積回路チップ550上において、回路ブロック501a,501b,501cの上面であるか否かにかかわらず形成することができる。   Further, in the present embodiment, the optical waveguide 530 is provided on each circuit block 501a, 501b, 501c so as to cross the circuit block 501b. Therefore, the path length of the optical waveguide 530 can be shortened. The optical waveguide 530 can be formed on the integrated circuit chip 550 regardless of whether it is the upper surface of the circuit blocks 501a, 501b, and 501c.

そして、光導波路530は、回路ブロック501a,501b,501cを迂回するように集積回路チップ550の表面に設けてもよい。このようにすると、集積回路チップ550の表面において、回路ブロック501a,501b,501cの領域表面と他の領域表面との段差が大きい場合でも、光導波路530が平らな面に設けられるので、光信号伝送過程での光結合効率を高めることができる。光導波路530は、図21に示すような直線状に限らず、曲げや分岐あるいはループ状に形成することもできる。   The optical waveguide 530 may be provided on the surface of the integrated circuit chip 550 so as to bypass the circuit blocks 501a, 501b, and 501c. In this way, the optical waveguide 530 is provided on a flat surface on the surface of the integrated circuit chip 550 even when the step between the surface of the circuit blocks 501a, 501b, and 501c and the surface of the other region is large. The optical coupling efficiency in the transmission process can be increased. The optical waveguide 530 is not limited to a linear shape as shown in FIG. 21, but can be formed in a bent shape, a branched shape, or a loop shape.

図21に示す実施形態では回路ブロック501a,501b,501c毎に1つずつ微小タイル状素子1又は微小タイル状素子1’が貼り付けられており、1本の光導波路530で各微小タイル状素子1,1’を接続しているが、各回路ブロック501a,501b,501c毎に複数の微小タイル状素子1,1’を貼り付けてもよい。そして複数本の光導波路530によって各微小タイル状素子1,1’を接続してもよい。このようにすることにより、複数組の微小タイル状素子1,1’及び光導波路530を用いて複数の光信号を並列に伝送することができ、データ伝送速度をさらに高速化することができる。図21に示す実施形態では、全ての回路ブロック501a,501b,501cが光導波路530で接続されているが、一部の回路ブロック間(例えば回路ブロック501aと回路ブロック501b間)のみを光導波路530で接続してもよい。   In the embodiment shown in FIG. 21, one micro tile element 1 or one micro tile element 1 ′ is attached to each circuit block 501a, 501b, 501c, and each micro tile element is formed by one optical waveguide 530. 1 and 1 'are connected, but a plurality of micro tile-like elements 1 and 1' may be attached to each circuit block 501a, 501b and 501c. The micro tile-like elements 1 and 1 ′ may be connected by a plurality of optical waveguides 530. By doing so, it is possible to transmit a plurality of optical signals in parallel using a plurality of sets of micro tile elements 1, 1 'and the optical waveguide 530, and it is possible to further increase the data transmission speed. In the embodiment shown in FIG. 21, all the circuit blocks 501a, 501b, and 501c are connected by the optical waveguide 530, but only between some circuit blocks (for example, between the circuit block 501a and the circuit block 501b). You may connect with.

さらに、図21に示す集積回路チップ550を所望の基板上に複数実装してもよい。この場合、各集積回路チップ550同士の側面を密着させて基板上に配置することが好ましい。各集積回路チップ550は、フリップチップ実装することが好ましい。これらのようにすることにより、複数の集積回路チップ550を基板上にコンパクトに実装することができる。また、これらのようにすることで、各集積回路チップ550同士を上記微小タイル状素子1,1’及び光導波路530で接続することも容易に行える。したがって、複数の集積回路チップ550からなる大規模なコンピュータシステムなどを、コンパクトにしながら高性能にかつ信頼性高く提供することができる。   Furthermore, a plurality of integrated circuit chips 550 shown in FIG. 21 may be mounted on a desired substrate. In this case, it is preferable that the side surfaces of the integrated circuit chips 550 are placed in close contact with each other on the substrate. Each integrated circuit chip 550 is preferably flip-chip mounted. By doing so, a plurality of integrated circuit chips 550 can be compactly mounted on the substrate. Further, by doing so, the integrated circuit chips 550 can be easily connected to each other by the micro tile-like elements 1 and 1 ′ and the optical waveguide 530. Therefore, a large-scale computer system including a plurality of integrated circuit chips 550 can be provided with high performance and high reliability while being compact.

図22は、本実施形態の電子機器の一例であり、本実施形態の微小タイル状素子1を備えた積層構造の光インターコネクション集積回路の概略断面図である。本光インターコネクション集積回路は、3つの集積回路チップ(シリコン半導体基板)601a,601b,601cを、樹脂などの透明な接着材(図示せず)を挟んで重ね合わせて積層した構造を有している。集積回路チップ601a,601b,601cは、シリコン半導体基板に集積回路(LSIなど)を形成したものである。また集積回路チップ601a,601b,601cは、ガラス基板に薄膜トランジスタ(TFT)などを形成したものでもよい。また、図22における面発光レーザVC1,VC2,VC3,VC4は、上記微小タイル状素子1で構成されているものである。フォトディテクタPD1,PD1’,PD2,PD2’,PD3,PD3’,PD4,PD4’は、それぞれ上記微小タイル状素子1’で構成されているものとする。それらの微小タイル状素子の形状としては、例えば厚さ1μmから20μm、縦横の大きさ数十μmから数百μmの板形状とする。   FIG. 22 is an example of the electronic apparatus of the present embodiment, and is a schematic cross-sectional view of a laminated optical interconnection integrated circuit including the micro tile-shaped element 1 of the present embodiment. This optical interconnection integrated circuit has a structure in which three integrated circuit chips (silicon semiconductor substrates) 601a, 601b, and 601c are stacked and laminated with a transparent adhesive (not shown) such as a resin interposed therebetween. Yes. The integrated circuit chips 601a, 601b, and 601c are obtained by forming an integrated circuit (LSI or the like) on a silicon semiconductor substrate. The integrated circuit chips 601a, 601b, and 601c may be formed by forming thin film transistors (TFTs) on a glass substrate. Further, the surface emitting lasers VC1, VC2, VC3, and VC4 in FIG. 22 are configured by the micro tile element 1. It is assumed that the photodetectors PD1, PD1 ', PD2, PD2', PD3, PD3 ', PD4, and PD4' are each composed of the micro tile-like element 1 '. The shape of these micro tile elements is, for example, a plate shape having a thickness of 1 μm to 20 μm and a vertical and horizontal size of several tens μm to several hundreds μm.

集積回路チップ601aの上面には、2つの面発光レーザVC1,VC2と、2つのフォトディテクタPD3,PD4とが所望の位置に接着されている。すなわち、集積回路チップ601aの上面における周縁部位に限らず、集積回路の中の任意の位置に面発光レーザVC1,VC2及びフォトディテクタPD3,PD4を配置する。   Two surface emitting lasers VC1 and VC2 and two photodetectors PD3 and PD4 are bonded to the upper surface of the integrated circuit chip 601a at desired positions. That is, the surface emitting lasers VC1 and VC2 and the photodetectors PD3 and PD4 are arranged at arbitrary positions in the integrated circuit, not limited to the peripheral portion on the upper surface of the integrated circuit chip 601a.

面発光レーザVC1,VC2及びフォトディテクタPD3,PD4それぞれの間隔は、非常に小さくすることができ、例えば、当該間隔としては数μmとすることもできる。また、面発光レーザVC1,VC2及びフォトディテクタPD3,PD4などをなす各微小タイル状素子は、透明性を有する接着材630で集積回路チップ601aの上面に接着されている。接着材630としては例えば樹脂を用いる。   The intervals between the surface emitting lasers VC1 and VC2 and the photodetectors PD3 and PD4 can be made very small. For example, the interval can be several μm. Further, each micro tile-shaped element forming the surface emitting lasers VC1 and VC2 and the photodetectors PD3 and PD4 is bonded to the upper surface of the integrated circuit chip 601a with a transparent adhesive 630. For example, a resin is used as the adhesive 630.

集積回路チップ601bの上面には、1つの面発光レーザVC3と、3つのフォトディテクタPD1,PD2,PD4’とが接着されている。ここで、面発光レーザVC3及びフォトディテクタPD1,PD2,PD4’は、透明性を有する接着材630で集積回路チップ601bの上面に接着されている。集積回路チップ601cの上面には、1つの面発光レーザVC4と、3つのフォトディテクタPD1’,PD2’,PD3’とが接着されている。ここで面発光レーザVC4及びフォトディテクタPD1’,PD2’,PD3’は、透明性を有する接着材630で集積回路チップ601cの上面に接着されている。   One surface emitting laser VC3 and three photodetectors PD1, PD2, PD4 'are bonded to the upper surface of the integrated circuit chip 601b. Here, the surface emitting laser VC3 and the photodetectors PD1, PD2, and PD4 'are bonded to the upper surface of the integrated circuit chip 601b with an adhesive 630 having transparency. One surface emitting laser VC4 and three photodetectors PD1 ', PD2', and PD3 'are bonded to the upper surface of the integrated circuit chip 601c. Here, the surface emitting laser VC4 and the photodetectors PD1 ', PD2', PD3 'are bonded to the upper surface of the integrated circuit chip 601c with a transparent adhesive 630.

接着材630は、インクジェットノズル(図示せず)から接着材630を含む液滴を吐出して集積回路チップ601a,601b,601cに塗布する液滴吐出方式で設けることが好ましい。これにより、接着材630などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。また、集積回路チップ601a,601b,601cを接着材で重ね合わせるときも、その接着材を液滴吐出方式で塗布することが好ましい。これにより、接着材などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。   The adhesive 630 is preferably provided by a droplet discharge method in which droplets including the adhesive 630 are discharged from an inkjet nozzle (not shown) and applied to the integrated circuit chips 601a, 601b, and 601c. As a result, the amount of the adhesive 630 and the like can be reduced, the design can be easily changed, and the manufacturing cost can be reduced. Also, when the integrated circuit chips 601a, 601b, and 601c are overlapped with an adhesive, it is preferable to apply the adhesive by a droplet discharge method. As a result, the amount of adhesive or the like can be reduced, design changes can be easily handled, and manufacturing costs can be reduced.

そして、面発光レーザVC1の発光中心軸に対向するように、2つのフォトディテクタPD1,PD1’が配置されている。また、面発光レーザVC2の発光中心軸に対向するように、2つのフォトディテクタPD2,PD2’が配置されている。また、面発光レーザVC3の発光中心軸に対向するように、2つのフォトディテクタPD3,PD3’が配置されている。また、面発光レーザVC4の発光中心軸に対向するように2つのフォトディテクタPD4,PD4’が配置されている。望ましくは、各々の面発光レーザVCの発光中心軸上に、各々の面発光レーザに対向して配置される2つのフォトディテクタPD,PD’の受光中心軸がくるように、面発光レーザVCとフォトディテクタPD,PD’を配置するのがよい。   Two photodetectors PD1 and PD1 'are arranged so as to face the emission central axis of the surface emitting laser VC1. Further, two photodetectors PD2 and PD2 'are arranged so as to face the emission central axis of the surface emitting laser VC2. Further, two photodetectors PD3 and PD3 'are arranged so as to face the emission central axis of the surface emitting laser VC3. Two photodetectors PD4 and PD4 'are arranged so as to face the emission central axis of the surface emitting laser VC4. Desirably, the surface emitting laser VC and the photo detector are arranged such that the light receiving central axes of the two photodetectors PD and PD ′ disposed opposite to the surface emitting lasers are on the light emitting center axis of each surface emitting laser VC. PD and PD ′ are preferably arranged.

面発光レーザVC1は第1波長のレーザ光を出射し、面発光レーザVC2は第2波長のレーザ光を出射し、面発光レーザVC3は第3波長のレーザ光を出射し、面発光レーザVC4は第4波長のレーザ光を出射する。ここで、第1乃至第4波長は、例えば、集積回路チップ601a,601b,601cをシリコン半導体基板で形成した場合は1.1μm以上とする。これにより、面発光レーザVC1,VC2,VC3,VC4から出射されたレーザ光は、集積回路チップ601a,601b,601cを透過することが可能となる。例えば、第1波長を1.20μm、第2波長を1.22μm、第3波長を1.24μm、第4波長を1.26μmとする。
波長が1.1μm以下の光でもガラス基板であれば透過することができる。そこで、集積回路チップ601a,601b,601cをガラス基板を用いて形成した場合は、第1乃至第4波長を1.1μm以下にすることもできる。例えば、第1波長を0.79μm、第2波長を0.81μm、第3波長を0.83μm、第4波長を0.85μmとする。
The surface emitting laser VC1 emits laser light having a first wavelength, the surface emitting laser VC2 emits laser light having a second wavelength, the surface emitting laser VC3 emits laser light having a third wavelength, and the surface emitting laser VC4 A laser beam having a fourth wavelength is emitted. Here, the first to fourth wavelengths are, for example, 1.1 μm or more when the integrated circuit chips 601a, 601b, and 601c are formed of a silicon semiconductor substrate. Thereby, the laser light emitted from the surface emitting lasers VC1, VC2, VC3, and VC4 can be transmitted through the integrated circuit chips 601a, 601b, and 601c. For example, the first wavelength is 1.20 μm, the second wavelength is 1.22 μm, the third wavelength is 1.24 μm, and the fourth wavelength is 1.26 μm.
Even light with a wavelength of 1.1 μm or less can be transmitted through a glass substrate. Therefore, when the integrated circuit chips 601a, 601b, and 601c are formed using a glass substrate, the first to fourth wavelengths can be set to 1.1 μm or less. For example, the first wavelength is 0.79 μm, the second wavelength is 0.81 μm, the third wavelength is 0.83 μm, and the fourth wavelength is 0.85 μm.

各フォトディテクタPD1,PD1’,PD2,PD2’,PD3,PD3’,PD4,PD4’は、波長選択性を有することが好ましい。例えば、フォトディテクタPD1,PD1’は第1波長の光のみを検出し、フォトディテクタPD2,PD2’は第2波長の光のみを検出し、フォトディテクタPD3,PD3’は第3波長の光のみを検出し、フォトディテクタPD4,PD4’は第4波長の光のみを検出するものとする。また、各フォトディテクタPD1,PD1’,PD2,PD2’,PD3,PD3’,PD4,PD4’の上面又は下面に波長選択性を有する薄膜などを設けて、波長選択性を有する受光素子としてもよい。   Each of the photodetectors PD1, PD1 ', PD2, PD2', PD3, PD3 ', PD4, and PD4' preferably has wavelength selectivity. For example, the photodetectors PD1 and PD1 ′ detect only the first wavelength light, the photodetectors PD2 and PD2 ′ detect only the second wavelength light, the photodetectors PD3 and PD3 ′ detect only the third wavelength light, The photodetectors PD4 and PD4 ′ detect only the light having the fourth wavelength. Further, a thin film having wavelength selectivity may be provided on the upper or lower surface of each of the photodetectors PD1, PD1 ', PD2, PD2', PD3, PD3 ', PD4, and PD4' to provide a light receiving element having wavelength selectivity.

また、面発光レーザVC1,VC2及びフォトディテクタPD3,PD4の上面は、非透明部材で被われていることが好ましい。また、フォトディテクタPD1’,PD2’,PD3’及び面発光レーザVC4の下面は、非透明部材で被われていることが好ましい。これにより、迷光によるノイズを抑えることができる。   Further, it is preferable that the upper surfaces of the surface emitting lasers VC1 and VC2 and the photodetectors PD3 and PD4 are covered with a non-transparent member. The lower surfaces of the photodetectors PD1 ', PD2', PD3 'and the surface emitting laser VC4 are preferably covered with a non-transparent member. Thereby, the noise by stray light can be suppressed.

上記構成により、面発光レーザVC1から下方に出射された第1波長のレーザ光は、面発光レーザVC1と集積回路チップ601a間の接着材630、集積回路チップ601a、及び、集積回路チップ601aと集積回路チップ601b間の接着材を透過してフォトディテクタPD1に入射し、さらに、フォトディテクタPD1、フォトディテクタPD1と集積回路チップ601b間の接着材630、集積回路チップ601b、及び、集積回路チップ601bと集積回路チップ601c間の接着材を透過してフォトディテクタPD1’に入射する。   With the above configuration, the first wavelength laser light emitted downward from the surface emitting laser VC1 is integrated with the adhesive 630 between the surface emitting laser VC1 and the integrated circuit chip 601a, the integrated circuit chip 601a, and the integrated circuit chip 601a. The adhesive between the circuit chips 601b is transmitted and incident on the photodetector PD1, and further, the photodetector PD1, the adhesive 630 between the photodetector PD1 and the integrated circuit chip 601b, the integrated circuit chip 601b, and the integrated circuit chip 601b and the integrated circuit chip. It passes through the adhesive between 601c and enters the photodetector PD1 ′.

また、面発光レーザVC2から下方に出射された第2波長のレーザ光は、面発光レーザVC2と集積回路チップ601a間の接着材630、集積回路チップ601a及び集積回路チップ601aと集積回路チップ601b間の接着材を透過してフォトディテクタPD2に入射し、さらに、フォトディテクタPD2、フォトディテクタPD2と集積回路チップ601b間の接着材630、集積回路チップ601b、及び、集積回路チップ601bと集積回路チップ601c間の接着材を透過してフォトディテクタPD2’に入射する。   The second wavelength laser light emitted downward from the surface emitting laser VC2 is an adhesive 630 between the surface emitting laser VC2 and the integrated circuit chip 601a, and between the integrated circuit chip 601a and the integrated circuit chip 601a and the integrated circuit chip 601b. And is incident on the photodetector PD2, and further, the photodetector PD2, the adhesive 630 between the photodetector PD2 and the integrated circuit chip 601b, the integrated circuit chip 601b, and the adhesion between the integrated circuit chip 601b and the integrated circuit chip 601c. The light passes through the material and enters the photodetector PD2 ′.

また、面発光レーザVC3から上方に出射された第3波長のレーザ光は、集積回路チップ601bと集積回路チップ601a間の接着材、集積回路チップ601a、及び、集積回路チップ601aとフォトディテクタPD3間の接着材630を透過してフォトディテクタPD3に入射する。面発光レーザVC3から下方に出射された第3波長のレーザ光は、面発光レーザVC3と集積回路チップ601b間の接着材630、集積回路チップ601b、及び、集積回路チップ601bと集積回路チップ601c間の接着材を透過してフォトディテクタPD3’に入射する。   The third wavelength laser light emitted upward from the surface emitting laser VC3 is an adhesive between the integrated circuit chip 601b and the integrated circuit chip 601a, and between the integrated circuit chip 601a and the integrated circuit chip 601a and the photodetector PD3. The light passes through the adhesive 630 and enters the photodetector PD3. The laser light of the third wavelength emitted downward from the surface emitting laser VC3 is the adhesive 630 between the surface emitting laser VC3 and the integrated circuit chip 601b, the integrated circuit chip 601b, and between the integrated circuit chip 601b and the integrated circuit chip 601c. And then enters the photodetector PD3 ′.

また、面発光レーザVC4から上方に出射された第4波長のレーザ光は、集積回路チップ601cと集積回路チップ601b間の接着材、集積回路チップ601b、及び、集積回路チップ601bとフォトディテクタPD4’間の接着材630を透過してフォトディテクタPD4’に入射し、さらに、フォトディテクタPD4’、集積回路チップ601bと集積回路チップ601a間の接着材、集積回路チップ601a、及び、集積回路チップ601aとフォトディテクタPD4間の接着材630を透過してフォトディテクタPD4に入射する。   The fourth wavelength laser light emitted upward from the surface emitting laser VC4 is an adhesive between the integrated circuit chip 601c and the integrated circuit chip 601b, and between the integrated circuit chip 601b and the integrated circuit chip 601b and the photodetector PD4 ′. And then enters the photodetector PD4 ′, and further, the photodetector PD4 ′, the adhesive between the integrated circuit chip 601b and the integrated circuit chip 601a, the integrated circuit chip 601a, and between the integrated circuit chip 601a and the photodetector PD4. The light passes through the adhesive 630 and enters the photodetector PD4.

したがって、面発光レーザVC1から第1波長のレーザ光として出力された光信号は、フォトディテクタPD1,PD1’に略同時に受信される。また、面発光レーザVC2から第2波長のレーザ光として出力された光信号は、フォトディテクタPD2,PD2’に略同時に受信される。また、面発光レーザVC3から第3波長のレーザ光として出力された光信号は、フォトディテクタPD3,PD3’に略同時に受信される。また、面発光レーザVC4から第4波長のレーザ光として出力された光信号は、フォトディテクタPD4,PD4’に略同時に受信される。   Therefore, the optical signal output as the first wavelength laser beam from the surface emitting laser VC1 is received almost simultaneously by the photodetectors PD1 and PD1 '. The optical signal output as the second wavelength laser light from the surface emitting laser VC2 is received substantially simultaneously by the photodetectors PD2 and PD2 '. The optical signal output as the third wavelength laser light from the surface emitting laser VC3 is received almost simultaneously by the photodetectors PD3 and PD3 '. The optical signal output as the fourth wavelength laser light from the surface emitting laser VC4 is received almost simultaneously by the photodetectors PD4 and PD4 '.

そこで、集積回路チップ601a、集積回路チップ601b及び集積回路チップ601cの相互間では、第1〜第4波長の4つの光信号を同時に並列に送受信して双方向通信を行うことができる。換言すれば、上記面発光レーザVC1,VC2,VC3,VC4及びフォトディテクタPD1,PD2,PD3,PD4,PD1’,PD2’,PD3’,PD4’が光バスの信号送受信手段となり、第1〜第4波長の4つの光信号が光バスの伝送信号となる。   Therefore, bidirectional communication can be performed between the integrated circuit chip 601a, the integrated circuit chip 601b, and the integrated circuit chip 601c by simultaneously transmitting and receiving four optical signals having the first to fourth wavelengths in parallel. In other words, the surface emitting lasers VC1, VC2, VC3, VC4 and the photodetectors PD1, PD2, PD3, PD4, PD1 ′, PD2 ′, PD3 ′, PD4 ′ serve as signal transmission / reception means of the optical bus. The four optical signals having the wavelengths become the transmission signals of the optical bus.

これらにより、本実施形態の光インターコネクション集積回路は、積層された3つの集積回路チップ601a,601b,601cの相互間において複数の光信号を並列に送受信する光バスを有するので、集積回路チップ間の信号伝送速度を高速化することができ、金属配線を用いて電気信号を送受信する場合に生ずる以下の問題点
1)配線間の信号伝達タイミングのズレ(スキュー)
2)高周波信号の伝送時に大きな電力が必要となる
3)配線レイアウトについて自由度が制限され設計が困難となる
4)インピーダンスマッチングが必要となる
5)アースノイズ、電磁誘導ノイズなどの対策が必要となる
に対処することができる。
Accordingly, the optical interconnection integrated circuit according to the present embodiment has an optical bus that transmits and receives a plurality of optical signals in parallel between the three integrated circuit chips 601a, 601b, and 601c stacked. Signal transmission speed can be increased and the following problems occur when electrical signals are transmitted and received using metal wiring 1) Deviation (skew) of signal transmission timing between wirings
2) A large amount of power is required when transmitting high-frequency signals. 3) The degree of freedom in wiring layout is limited, making it difficult to design. 4) Impedance matching is required. 5) Countermeasures against earth noise and electromagnetic induction noise are required. I can deal with it.

さらに、本実施形態の光インターコネクション集積回路は、面発光レーザVC1,VC2,VC3,VC4をなす微小タイル状素子1がレーザ光について別体の受光素子を設けることなく自動出力制御でき、簡易に小型化できるので、極めて微細であり、温度などの影響を回避できるICチップ間光インターコネクション回路を容易に提供することができる。   Furthermore, in the optical interconnection integrated circuit of this embodiment, the micro tile-like element 1 forming the surface emitting lasers VC1, VC2, VC3, and VC4 can automatically control the output of the laser light without providing a separate light receiving element. Since the size can be reduced, it is possible to easily provide an optical interconnection circuit between IC chips which is extremely fine and can avoid the influence of temperature and the like.

さらにまた、本実施形態の光インターコネクション集積回路は、光バスの通信信号となる複数のレーザ光をそれぞれ異なる波長にしているので、発光素子と受光素子を1組とした複数組の光信号送受信手段を極めて近接して配置しても迷光などによる混信を防ぐことが可能となり、さらに装置をコンパクト化することができる。さらにまた、本実施形態の光インターコネクション集積回路は、発光素子として面発光レーザを用いているので、さらに通信速度を高速化することができるとともに、多層構造に積層した複数の集積回路チップを透過するレーザ光の出射手段(送信手段)を容易に形成することができる。さらにまた、本実施形態の光インターコネクション集積回路は、波長選択性を有する受光素子(フォトディテクタ)を用いることで、迷光などによる混信をさらに防ぐことが可能となり、さらに装置をコンパクト化することができる。   Furthermore, since the optical interconnection integrated circuit of the present embodiment uses a plurality of laser beams serving as optical bus communication signals at different wavelengths, a plurality of sets of optical signal transmission / reception including a light emitting element and a light receiving element as one set. Even if the means are arranged very close to each other, it is possible to prevent interference due to stray light or the like, and further reduce the size of the apparatus. Furthermore, since the optical interconnection integrated circuit of the present embodiment uses a surface emitting laser as a light emitting element, the communication speed can be further increased and a plurality of integrated circuit chips stacked in a multilayer structure can be transmitted. The laser beam emitting means (transmitting means) can be easily formed. Furthermore, the optical interconnection integrated circuit of this embodiment can further prevent interference due to stray light and the like by using a light receiving element (photo detector) having wavelength selectivity, and can further downsize the apparatus. .

<電子機器の具体例>
次に、上記実施形態の微小タイル状素子1又はデバイスを備えた電子機器の具体例について、次に説明する。
上記実施形態の微小タイル状素子1を備えたデバイスは、レーザ光を用いる機器などに対して広く適用できる。したがって、これらのデバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線RF回路、携帯電話、無線LANなどが挙げられる。
<Specific examples of electronic devices>
Next, a specific example of an electronic apparatus provided with the micro tile element 1 or device of the above embodiment will be described next.
A device including the micro tile-like element 1 of the above embodiment can be widely applied to devices using laser light. Therefore, as application circuits or electronic devices equipped with these devices, optical interconnection circuits, optical fiber communication modules, laser printers, laser beam projectors, laser beam scanners, linear encoders, rotary encoders, displacement sensors, pressure sensors, Examples include a gas sensor, a blood flow sensor, a fingerprint sensor, a high-speed electrical modulation circuit, a wireless RF circuit, a mobile phone, and a wireless LAN.

図23(a)は、携帯電話の一例を示した斜視図である。図23(a)において、符号1000は上記微小タイル状素子1又はデバイスを信号伝達手段又は表示手段などの一部として用いた携帯電話本体を示し、符号1001は表示部を示している。図23(b)は、腕時計型電子機器の一例を示した斜視図である。図23(b)において、符号1100は上記微小タイル状素子1又はデバイスを信号伝達手段又は表示手段などの一部として用いた時計本体を示し、符号1101は表示部を示している。図23(c)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図23(c)において、符号1200は情報処理装置、符号1202はキーボードなどの入力部、符号1204は上記微小タイル状素子1又はデバイスを信号伝達手段又は表示手段の一部として用いた情報処理装置本体、符号1206は表示部を示している。   FIG. 23A is a perspective view showing an example of a mobile phone. In FIG. 23A, reference numeral 1000 denotes a mobile phone body using the micro tile element 1 or device as a part of signal transmission means or display means, and reference numeral 1001 denotes a display portion. FIG. 23B is a perspective view showing an example of a wristwatch type electronic device. In FIG. 23B, reference numeral 1100 indicates a watch body using the micro tile element 1 or device as a part of signal transmission means or display means, and reference numeral 1101 indicates a display unit. FIG. 23C is a perspective view showing an example of a portable information processing apparatus such as a word processor or a personal computer. In FIG. 23C, reference numeral 1200 denotes an information processing apparatus, reference numeral 1202 denotes an input unit such as a keyboard, and reference numeral 1204 denotes an information processing apparatus using the micro tile-like element 1 or device as part of signal transmission means or display means. A main body, reference numeral 1206 denotes a display unit.

図23に示す電子機器は、上記実施形態に係る微小タイル状素子1又はデバイスを備えているので、光源のレーザ光について自動出力制御でき、簡易に小型化できる安価な電子機器を提供することができる。   Since the electronic apparatus shown in FIG. 23 includes the micro tile-shaped element 1 or device according to the above-described embodiment, it is possible to automatically control the output of the laser light from the light source, and to provide an inexpensive electronic apparatus that can be easily downsized. it can.

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。   The technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention, and the specific materials and layers mentioned in the embodiment can be added. The configuration is merely an example, and can be changed as appropriate.

本発明の第1実施形態に係るタイル状面発光レーザの模式断面図である。1 is a schematic cross-sectional view of a tiled surface emitting laser according to a first embodiment of the present invention. 同上のタイル状面発光レーザとそのスイッチング駆動回路の構成図である。It is a block diagram of the same tile-shaped surface emitting laser and its switching drive circuit. 図2の構成図についての等価回路図である。FIG. 3 is an equivalent circuit diagram for the configuration diagram of FIG. 2. 本発明の第2実施形態に係るタイル状面発光レーザの模式断面図である。It is a schematic cross section of the tile-shaped surface emitting laser according to the second embodiment of the present invention. 本発明の第3実施形態に係るタイル状面発光レーザとそのスイッチング駆動回路の構成図である。It is a block diagram of the tile-shaped surface emitting laser which concerns on 3rd Embodiment of this invention, and its switching drive circuit. 図5の構成図についての等価回路図である。FIG. 6 is an equivalent circuit diagram for the configuration diagram of FIG. 5. 本発明の第4実施形態に係るタイル状面発光レーザの模式断面図である。It is a schematic cross section of the tile-shaped surface emitting laser which concerns on 4th Embodiment of this invention. 本発明の第5実施形態に係るタイル状面発光レーザとそのスイッチング駆動回路の構成図である。It is a block diagram of the tile-shaped surface emitting laser which concerns on 5th Embodiment of this invention, and its switching drive circuit. 本発明の実施形態に係る製造方法の第1工程を示す断面図である。It is sectional drawing which shows the 1st process of the manufacturing method which concerns on embodiment of this invention. 同上の製造方法の第2工程を示す断面図である。It is sectional drawing which shows the 2nd process of the manufacturing method same as the above. 同上の製造方法の第3工程を示す断面図である。It is sectional drawing which shows the 3rd process of the manufacturing method same as the above. 同上の製造方法の第4工程を示す断面図である。It is sectional drawing which shows the 4th process of the manufacturing method same as the above. 同上の製造方法の第5工程を示す断面図である。It is sectional drawing which shows the 5th process of the manufacturing method same as the above. 同上の製造方法の第6工程を示す断面図である。It is sectional drawing which shows the 6th process of the manufacturing method same as the above. 同上の製造方法の第7工程を示す断面図である。It is sectional drawing which shows the 7th process of the manufacturing method same as the above. 同上の製造方法の第8工程を示す断面図である。It is sectional drawing which shows the 8th process of the manufacturing method same as the above. 同上の製造方法の第9工程を示す断面図である。It is sectional drawing which shows the 9th process of the manufacturing method same as the above. 同上の製造方法の第10工程を示す断面図である。It is sectional drawing which shows the 10th process of the manufacturing method same as the above. 同上の製造方法の第12工程を示す断面図である。It is sectional drawing which shows the 12th process of the manufacturing method same as the above. 本発明のタイル状面発光レーザを備えたICチップ間光インターコネクション回路を示す斜視図である。It is a perspective view which shows the optical interconnection circuit between IC chips provided with the tile-shaped surface emitting laser of this invention. 本発明のタイル状面発光レーザを備えたICチップ内光インターコネクション回路を示す斜視図である。It is a perspective view which shows the optical interconnection circuit in IC chip provided with the tile-shaped surface emitting laser of this invention. 本発明のタイル状面発光レーザを備えた積層構造の光インターコネクション集積回路の概略断面図である。It is a schematic sectional drawing of the optical interconnection integrated circuit of the laminated structure provided with the tile-shaped surface emitting laser of this invention. 本発明のタイル状面発光レーザを備えた電子機器の具体例を示す図である。It is a figure which shows the specific example of the electronic device provided with the tile-shaped surface emitting laser of this invention.

符号の説明Explanation of symbols

1,1a,1b,1c,1d,1e…タイル状面発光レーザ、11…n型半導体、11e…n型半導体層、12,12c…p型半導体層、12a…第1p型半導体層、12b…第2p型半導体層、12e…p型半導体、13…n型半導体層、13a…第1n型半導体層、13b…第2n型半導体層、13e…n型半導体、14…第2のp型半導体層、21…アノード電極、22…カソード電極、23,23d…モニタ用電極、24…バイアス用電極、31…NMOSトランジスタ、32…電流制御回路、33…電流モニタ回路、A,A’,B,B’…界面、D…ダイオード、Im…モニタ電流、SD…ショットキーダイオード、VC…面発光レーザ
DESCRIPTION OF SYMBOLS 1,1a, 1b, 1c, 1d, 1e ... Tile surface emitting laser, 11 ... n-type semiconductor, 11e ... n-type semiconductor layer, 12, 12c ... p-type semiconductor layer, 12a ... 1st p-type semiconductor layer, 12b ... Second p-type semiconductor layer, 12e ... p-type semiconductor, 13 ... n-type semiconductor layer, 13a ... first n-type semiconductor layer, 13b ... second n-type semiconductor layer, 13e ... n-type semiconductor, 14 ... second p-type semiconductor layer 21 ... Anode electrode, 22 ... Cathode electrode, 23,23d ... Monitor electrode, 24 ... Bias electrode, 31 ... NMOS transistor, 32 ... Current control circuit, 33 ... Current monitor circuit, A, A ', B, B '... Interface, D ... Diode, Im ... Monitor current, SD ... Schottky diode, VC ... Surface emitting laser

Claims (6)

面発光レーザと、前記面発光レーザから出射される光の少なくとも一部を受光する受光素子と、を備えた半導体素子であって、
前記面発光レーザは、p型の半導体層からなる第1DBRミラーと、n型の半導体層からなる第2DBRミラーと、前記第1DBRミラーと前記第2DBRミラーとの間に設けられた活性層と、を有し、
前記受光素子は、前記第1DBRミラーの前記活性層が設けられた面とは反対の面に形成されたn型半導体層と、前記n型半導体層とショットキー接合をした金属膜と、を有し、
前記第1DBRミラーと前記n型半導体層との界面は、間接遷移半導体層内に設けられていることを特徴とする半導体素子。
A semiconductor device comprising a surface emitting laser and a light receiving element that receives at least part of light emitted from the surface emitting laser,
The surface-emitting laser includes a first DBR mirror made of a p-type semiconductor layer, a second DBR mirror made of an n-type semiconductor layer, an active layer provided between the first DBR mirror and the second DBR mirror, Have
The light receiving element includes an n-type semiconductor layer formed on a surface opposite to the surface on which the active layer of the first DBR mirror is provided, and a metal film having a Schottky junction with the n-type semiconductor layer. And
The interface between the first DBR mirror and the n-type semiconductor layer is provided in an indirect transition semiconductor layer .
面発光レーザと、前記面発光レーザから出射される光の少なくとも一部を受光する受光素子と、を備えた半導体素子であって、
前記面発光レーザは、p型の半導体層からなる第1DBRミラーと、n型の半導体層からなる第2DBRミラーと、前記第1DBRミラーと前記第2DBRミラーとの間に設けられた活性層と、を有し、
前記受光素子は、前記第1DBRミラーの前記活性層が設けられた面とは反対の面に形成されたn型半導体層と、前記n型半導体層とショットキー接合をした金属膜と、を有し、
前記第1DBRミラーと前記n型半導体層との界面は、前記第1DBRミラーの前記n型半導体層側に形成されたp型のAl Ga 1−X As膜(ただしX≧0.4)と、前記n型半導体層の前記第1DBRミラー側に形成されたn型のAl Ga 1−X As膜(ただしX≧0.4)との接合界面であることを特徴とする半導体素子。
A semiconductor device comprising a surface emitting laser and a light receiving element that receives at least part of light emitted from the surface emitting laser,
The surface-emitting laser includes a first DBR mirror made of a p-type semiconductor layer, a second DBR mirror made of an n-type semiconductor layer, an active layer provided between the first DBR mirror and the second DBR mirror, Have
The light receiving element includes an n-type semiconductor layer formed on a surface opposite to the surface on which the active layer of the first DBR mirror is provided, and a metal film having a Schottky junction with the n-type semiconductor layer. And
The interface between the first DBR mirror and the n-type semiconductor layer is a p-type Al X Ga 1-X As film (X ≧ 0.4) formed on the n-type semiconductor layer side of the first DBR mirror. A semiconductor element comprising a junction interface with an n-type Al X Ga 1-X As film (where X ≧ 0.4) formed on the first DBR mirror side of the n-type semiconductor layer .
前記第1DBRミラーの前記活性層が設けられた面には、前記第1DBRミラーにオーミック接合したアノード電極が設けられており、
前記第2DBRミラーの前記活性層が設けられた面とは反対の面には、前記第2DBRミラーにオーミック接合したカソード電極が設けられていることを特徴とする請求項1又は2に記載の半導体素子。
An anode electrode that is in ohmic contact with the first DBR mirror is provided on the surface of the first DBR mirror on which the active layer is provided,
3. The semiconductor according to claim 1 , wherein a cathode electrode that is in ohmic contact with the second DBR mirror is provided on a surface opposite to the surface on which the active layer of the second DBR mirror is provided. element.
前記n型半導体層には、前記n型半導体層とオーミック接合した電極であるバイアス用電極が設けられていることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体素子。   4. The semiconductor element according to claim 1, wherein the n-type semiconductor layer is provided with a bias electrode which is an electrode in ohmic contact with the n-type semiconductor layer. 5. . 請求項3又は請求項4に記載の半導体素子を備えたデバイスであって、
前記アノード電極にバイアス電圧を印加するバイアス回路と、
前記カソード電極に接続された接続されたスイッチング回路と、
前記金属膜から流出する電流を検出する電流モニタ回路と、
前記電流モニタ回路が検出した電流値に基づいて前記半導体素子に流れる電流量を制御する電流制御回路と、
を備えたことを特徴とするデバイス。
A device comprising the semiconductor element according to claim 3 or 4 ,
A bias circuit for applying a bias voltage to the anode electrode;
A connected switching circuit connected to the cathode electrode;
A current monitor circuit for detecting a current flowing out of the metal film;
A current control circuit for controlling the amount of current flowing through the semiconductor element based on the current value detected by the current monitor circuit;
Device, comprising the.
請求項5に記載のデバイスを備えた電子機器。 An electronic apparatus comprising the device according to claim 5 .
JP2003381053A 2003-11-11 2003-11-11 Semiconductor element, device and electronic equipment Expired - Fee Related JP4501412B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003381053A JP4501412B2 (en) 2003-11-11 2003-11-11 Semiconductor element, device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003381053A JP4501412B2 (en) 2003-11-11 2003-11-11 Semiconductor element, device and electronic equipment

Publications (3)

Publication Number Publication Date
JP2005150144A JP2005150144A (en) 2005-06-09
JP2005150144A5 JP2005150144A5 (en) 2006-12-28
JP4501412B2 true JP4501412B2 (en) 2010-07-14

Family

ID=34690549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003381053A Expired - Fee Related JP4501412B2 (en) 2003-11-11 2003-11-11 Semiconductor element, device and electronic equipment

Country Status (1)

Country Link
JP (1) JP4501412B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4827698B2 (en) * 2006-10-27 2011-11-30 キヤノン株式会社 Method for forming light emitting element
WO2008053907A1 (en) * 2006-10-27 2008-05-08 Canon Kabushiki Kaisha Led array manufacturing method, led array and led printer
JP6002311B2 (en) * 2013-02-14 2016-10-05 シャープ株式会社 Optical sensor head and optical sensor system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07503104A (en) * 1992-01-21 1995-03-30 フオトニクス リサーチ インコーポレーテツド Integration of transistor and vertical cavity surface emitting laser
JP2000183444A (en) * 1998-12-11 2000-06-30 Agilent Technol Inc Monolithic integrated system for light-emitting device and light-detecting device and manufacture thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135049A (en) * 1995-10-27 1997-05-20 Hewlett Packard Co <Hp> Integration of surface-luminescence-laser with photodiode for monitoring its power output
JP3058077B2 (en) * 1996-01-16 2000-07-04 松下電器産業株式会社 Semiconductor light emitting and receiving device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07503104A (en) * 1992-01-21 1995-03-30 フオトニクス リサーチ インコーポレーテツド Integration of transistor and vertical cavity surface emitting laser
JP2000183444A (en) * 1998-12-11 2000-06-30 Agilent Technol Inc Monolithic integrated system for light-emitting device and light-detecting device and manufacture thereof

Also Published As

Publication number Publication date
JP2005150144A (en) 2005-06-09

Similar Documents

Publication Publication Date Title
KR101184775B1 (en) Semiconductor light emitting element and manufacturing method thereof
JP3812500B2 (en) Semiconductor device and manufacturing method thereof, electro-optical device, electronic apparatus
KR101195311B1 (en) Semiconductor light-emitting device and its manufacturing method
CN116325394A (en) 3D and LiDAR sensing modules
US7679095B2 (en) Optoelectric composite substrate and electronic apparatus
JP3870848B2 (en) Semiconductor integrated circuit, electro-optical device, electronic apparatus, and method of manufacturing semiconductor integrated circuit
US7257297B2 (en) Optical communication module with particular fiber guide hole, optical-communication-module production method, and electronic device
US7406112B2 (en) Surface-emitting laser, method for manufacturing surface-emitting laser, device and electronic apparatus
US6692979B2 (en) Methods of fabricating optoelectronic IC modules
JP2004022901A (en) Optical interconnection integrated circuit, method for manufacturing optical interconnection integrated circuit, electro-optical device, and electronic apparatus
US6674948B2 (en) Optoelectronic IC module
US7286586B2 (en) Semiconductor integrated circuit having a surface-emitting laser, manufacturing method of the same, and electronic equipment
US20030031218A1 (en) VCSEL structure and method of making same
US20190123231A1 (en) Optoelectronic integrated semiconductor module and method for manufacturing same
KR100957338B1 (en) Passively aligned fiber optical engine for parallel optics interconnect devices
JP2002031747A (en) Planar optical element mounted body, its manufacturing method, and device using it
JP4501412B2 (en) Semiconductor element, device and electronic equipment
JP2000040840A (en) Surface type light emitting device, driving method thereof, light transmitter/receiver employing it, optical interconnection unit and optical recorder
JP3801160B2 (en) Semiconductor element, semiconductor device, semiconductor element manufacturing method, semiconductor device manufacturing method, and electronic device
CN113711366A (en) Optical semiconductor element, optical semiconductor device, optical transmission system, and method for manufacturing optical semiconductor device
JP4548087B2 (en) device
US11929590B2 (en) Method for producing optical semiconductor device
JP2005158776A (en) Method and structure for connection, tile-like element, device, and electronic equipment
WO2017054696A1 (en) Semiconductor structure
TWI675522B (en) Light-emitting element

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100113

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees