JP4501178B2 - Protective device for semiconductor device - Google Patents

Protective device for semiconductor device Download PDF

Info

Publication number
JP4501178B2
JP4501178B2 JP21090899A JP21090899A JP4501178B2 JP 4501178 B2 JP4501178 B2 JP 4501178B2 JP 21090899 A JP21090899 A JP 21090899A JP 21090899 A JP21090899 A JP 21090899A JP 4501178 B2 JP4501178 B2 JP 4501178B2
Authority
JP
Japan
Prior art keywords
surge
zener diode
transistor
surge current
main transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21090899A
Other languages
Japanese (ja)
Other versions
JP2001044291A (en
Inventor
憲司 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP21090899A priority Critical patent/JP4501178B2/en
Priority to US09/526,971 priority patent/US6614633B1/en
Publication of JP2001044291A publication Critical patent/JP2001044291A/en
Priority to US10/601,452 priority patent/US6888711B2/en
Application granted granted Critical
Publication of JP4501178B2 publication Critical patent/JP4501178B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置を高速サージから保護する保護機能を備えた半導体装置のための保護装置に関するものである。
【０００２】
【従来の技術】
従来、半導体装置においては、例えば、図２２にて示すようなものがある。この半導体装置の保護装置では、誘導性負荷１からのサージ電圧に対するサージ耐量を向上させるために、複数のクランプ用ツェナーダイオードの直列回路３が、二重拡散ＭＯＳ型（以下、ＤＭＯＳ型という）の電界効果形トランジスタ２のドレイン及びゲート間に配置されている。
【０００３】
これにより、半導体装置に誘導性負荷１からサージ電圧が印加された場合に、直列回路３の各ツェナーダイオードを電界効果トランジスタ２よりも低い電圧でブレークさせることで、このトランジスタ２のゲートに電荷を注入して当該トランジスタ２をオンし、上記サージ電圧に基づくサージ電流をトランジスタ２を通して流すようにしている。以下、本明細書において、電界効果トランジスタはＦＥＴという。
【０００４】
ここで、ＦＥＴ２の動作抵抗は正の温度係数をもつため、電流集中が起こりにくい。従って、ＦＥＴ２の内部ブレークが起きず、当該ＦＥＴ２の寄生トランジスタ２ａは動作しない。よって、半導体装置に対するサージ耐量を向上させることができる。
【０００５】
【発明が解決しようとする課題】
ところで、上記半導体装置において、直列回路３の各ツェナーダイオードは、ボロン、リン等を交互にドープした多重のポリシリコンツェナーダイオードであったり、パワーＩＣの内部にベース・エミッタ層を拡散させて作ったツェナーダイオードを多重にしたダイオードであったりする。
【０００６】
このため、チップサイズが大きくならないため、ツェナーダイオードのサイズは、一般に、ＦＥＴ２に比べて、非常に小さいものである。
【０００７】
従って、直列回路３の全ツェナーダイオードの内部抵抗は、通常、約１ｋΩと大きく、かつ、電流を流すためには各ツェナーダイオードのブレーク電圧（通常、ＦＥＴ２の耐圧よりも１０Ｖ程低い電圧）を維持しなければならないため、ＦＥＴ２のゲートに十分なバイアスをかけることができない。よって、ＦＥＴ２のオン動作で流せる電流量が少なく、静電放電（以下、ＥＳＤという）等の高速で大電流のサージに対する耐量はあまり改善されないという不具合がある。
【０００８】
これに対しては、特開平８−６４８１２号公報にて示すような半導体装置が提案されている（図２３参照）。
【０００９】
この半導体装置においては、図２２の誘導性負荷１とＦＥＴ２のゲートとの間に、保護回路４、逆流防止用ツェナーダイオード５及び抵抗６が接続された構成となっている。
【００１０】
保護回路４は、ＤＭＯＳ型ＦＥＴ４ａを備えており、このＦＥＴ４ａは、そのドレインにて、ＦＥＴ２のドレインに接続され、そのソースにて、ツェナーダイオード５及び抵抗６を介しＦＥＴ２のゲートに接続されている。
【００１１】
また、保護回路４は、コンデンサー４ｂを備えており、このコンデンサー４ｂは、ＦＥＴ４ａのゲート・ドレイン間に接続されている。また、このコンデンサー４ｂには、複数のクランプ用ツェナーダイオードを直列接続してなる直列回路４ｃが並列接続されている。
【００１２】
上記公報の半導体装置では、誘導性負荷１からのサージ電圧が保護回路４に印加されると、サージ電流が、初期的には、コンデンサ４ｂを通りＦＥＴ４ａのゲートに流入してこのＦＥＴ４ａをオンさせる。
【００１３】
これに伴い、誘導性負荷１からのサージ電圧に基づくサージ電流が、ＦＥＴ４ａ、ツェナーダイオード５及び抵抗６を通りＦＥＴ２のゲートに流入してこのＦＥＴ２をオンさせる。このため、誘導性負荷１からのサージ電流がＦＥＴ２を通り流れる。
【００１４】
しかし、上記サージ電圧が、ＥＳＤのような高速大電流を生ずるサージ（１０ｎｓｅｃ程度の動作時間、１６０Ａ程度のピーク電流、１５０Ω、１５０ｐＦ、２５ｋＶ放電）の場合、ＦＥＴ４ａをオンさせて、ＦＥＴ２のゲートを瞬時（例えば、１ｎｓｅｃ以内）に高い電圧（例えば、ＦＥＴ２のしきい値の１０倍の電圧）に充電して、ＦＥＴ２のオン動作によりサージ電流を流す必要がある。
【００１５】
このため、上述のごとく、抵抗６がツェナーダイオード５とＦＥＴ２のゲートとの間に接続されていると、ＦＥＴ２のゲートに対する充電電流が抵抗６により絞られてしまい、ＦＥＴ２のゲートを瞬時にかつ十分に充電することができない。
【００１６】
従って、ＦＥＴ２の内部ダイオードがアバランシェブレークを引き起こし、最悪の場合、ＦＥＴ２の寄生のバイポーラトランジスタが動作して電流集中による永久破壊を引き起こし易くなる。その結果、ＦＥＴ２のＥＳＤ耐量、ひいては半導体装置のＥＳＤ耐量が低下するという不具合を招く。
【００１７】
そこで、本発明は、以上のようなことに対処するため、ＥＳＤのような高速サージに対しても十分に耐え得るような保護機能を備えた半導体装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題の解決にあたり、請求項１〜４、１０、１１に記載の発明では、半導体基板に形成された主トランジスタ（１０）を高速サージから保護する保護装置が、主トランジスタの制御端子に直接にカソードが接続された逆流阻止用ツェナーダイオード（５０）と、このツェナーダイオードのアノード及び主トランジスタの入力端子にそれぞれ接続された出力端子及び入力端子を備える保護用トランジスタ（４１）と、この保護用トランジスタの制御端子と主トランジスタの入力端子との間に接続されて高速サージに基づき生ずる初期サージ電流を保護用トランジスタの制御端子に流入させる保護用コンデンサ（４２）とを備える。
【００１９】
保護用トランジスタは、初期サージ電流の流入によりオンしたとき、高速サージに基づき初期サージ電流に後続して生ずる次期サージ電流を逆流阻止用ツェナーダイオードを通して主トランジスタの制御端子に流入させ、
主トランジスタは、次期サージ電流の流入によりオンしたとき、高速サージに基づき次期サージ電流に後続して生ずる最終サージ電流を流す。
【００２０】
これによれば、保護用トランジスタと主トランジスタとの間には、抵抗が接続されておらず、内部抵抗値の非常に小さい逆流阻止用ツェナーダイオードのみが接続されているから、保護用トランジスタを流れる次期サージ電流は、何ら絞られることなく、逆流阻止用ツェナーダイオードを通り主トランジスタの制御端子に流入する。
【００２１】
これにより、主トランジスタの制御端子には、次期サージ電流が充電電流として瞬時にかつ十分に流入する。従って、主トランジスタは、瞬時にオンし、寄生素子を構成するダイオードのアバランシェブレークを引き起こしたり、寄生素子を構成するトランジスタの動作をもたらすことなく、上記最終サージ電流を駆動用トランジスタを通して流すことができる。よって、半導体装置のＥＳＤ耐量を十分に確保できる。
【００２２】
請求項５〜８に記載の発明では、上記したような逆流阻止用ツェナーダイオード（５０）を用いずに、バイポーラトランジスタ（４６Ａ、４６Ｂ、６３）を用いた構成としたことを特徴としている。
【００４０】
また、請求項９に記載の発明では、半導体基板に形成されて主トランジスタ（１０）を高速サージから保護する保護装置が、主トランジスタの制御端子に接続されたカソードを有する逆流阻止用ツェナーダイオード（５０）と、この逆流阻止用ツェナーダイオードのアノード及び主トランジスタの入力端子にそれぞれ接続されたアノード及びカソードを有する保護用ツェナーダイオード（６１）と、この保護用ツェナーダイオードに並列接続されて高速サージに基づき生ずる初期サージ電流を逆流阻止用ツェナーダイオードを通して主トランジスタの制御端子に流入させる保護用コンデンサ（６２ｂ）とを備え、保護用コンデンサと並列接続された保護用ツェナーダイオードのカソードと前記保護用コンデンサとが主トランジスタの入力端子に直接接続されている。
【００４１】
そして、保護用ツェナーダイオードは、高速サージに基づき初期サージ電流に後続して生ずる次期サージ電流を逆流阻止用ツェナーダイオードを通して主トランジスタの制御端子に流入させ、
主トランジスタは、初期サージ電流及び次期サージ電流の流入によりオンしたとき、高速サージに基づき次期サージ電流に後続して生ずる最終サージ電流を流す。
【００４２】
これによれば、初期サージ電流が保護用コンデンサ及び逆流阻止用ツェナーダイオードを通り主トランジスタの制御端子に流入し、ついで、次期サージ電流が保護用ツェナーダイオード及び逆流阻止用ツェナーダイオードを通り主トランジスタの制御端子に流入する。
【００４３】
ここで、保護用ツェナーダイオードのアノードと主トランジスタの制御端子との間には、抵抗が接続されておらず、内部抵抗値の非常に小さい逆流阻止用ツェナーダイオードのみが接続されている。
【００４４】
従って、初期サージ電流及び次期サージ電流は、何ら絞られることなく、逆流阻止用ツェナーダイオードを通り主トランジスタの制御端子に順次充電電流として瞬時にかつ十分に流入する。
【００４５】
よって、主トランジスタは瞬時にオンし、寄生素子であるダイオードのアバランシェブレークや寄生素子であるトランジスタの動作を招くことなく最終サージ電流を流せる。その結果、半導体装置のＥＳＤ耐量の向上につながる。
【００４９】
また、請求項１に記載の発明によれば、保護用トランジスタに対して並列に接続されるものであって、アノードが主トランジスタの上記入力端子に接続され、カソードがツェナーダイオードのカソードに接続される保護用ツェナーダイオードを備え、主トランジスタはその入力端子に接続された負荷への電流供給を制御するものであり、負荷は通電を遮断された際に負荷サージを発生させるものであり、高速サージは静電放電によって生ずるものであり、負荷サージは高速サージであるに比べてその周波数が小さいものであって、この負荷サージに対して保護用ツェナーダイオードは保護用トランジスタが保護用コンデンサによってオンするより先にブレイクダウンし、主トランジスタをオンさせるものである。
【００５０】
このように、高速サージに比べて周波数の小さい負荷サージによりブレイクダウンし、主トランジスタをオンさせるようにしているので、高速サージだけでなく負荷サージにおいても主トランジスタを保護できる。
【００５１】
また、請求項２に記載の発明のように、高速サージはその周波数がＧＨｚのレンジであり、負荷サージはその周波数がｋＨｚのレンジであってもよい。
【００５２】
また、請求項３、１０に記載の発明によれば、逆流阻止用ツェナーダイオードを介して次期サージ電流が主トランジスタの制御端子に流入するまでの動作抵抗をＲｈとし、主トランジスタを駆動するための駆動回路からの経路に配置された駆動抵抗をＲｄとしたとき、Ｒｄ＞Ｒｈの関係がある。
【００５３】
これにより、ＥＳＤ印加時に確実に主ＦＥＴを動作させるために必要とされる駆動抵抗での電圧降下が主ＦＥＴのしきい値電圧よりも十分に高い電圧となる。
【００５４】
また、請求項４に記載の発明によれば、逆流阻止用ツェナーダイオードを介して負荷サージ電流が主トランジスタの制御端子に流入するまでの動作抵抗をＲｈとし、主トランジスタを駆動するための駆動回路からの経路に配置された駆動抵抗をＲｄとしたとき、Ｒｄ＞Ｒｈの関係がある。
【００５５】
これにより、負荷サージ印加時に確実に主ＦＥＴを動作させるために必要とされる駆動抵抗での電圧降下が主ＦＥＴのしきい値電圧よりも十分に高い電圧となる。
【００５６】
また、請求項１１に記載の発明によれば、主トランジスタは半導体基板上に単一セルを複数個有するセル領域として形成されるものであり、主トランジスタの上記制御端子は複数個の単一セル毎の共通の端子として形成されているものであり、当該端子はセル領域外に引き出され、当該セル領域外においてこのセル領域を囲うように半導体基板の表面に形成された信号印加用電極に接続されるものであって、当該信号印加用電極は、逆流阻止用ツェナーダイオードのカソードが接続され、カソードから信号印加用電極までの配線幅よりも広い配線幅となっている。
【００５８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００５９】
【発明の実施の形態】
以下、本発明の各実施形態を図面に基づいて説明する。
【００６０】
（第１実施形態）
図１は、本発明が適用された半導体装置の第１実施形態を示している。
【００６１】
当該半導体装置は、横型ＤＭＯＳ（以下、ＬＤＭＯＳという）の負荷駆動用ＦＥＴ１０を備えており、このＦＥＴ１０は、そのドレインにて、負荷２０に接続されている。
【００６２】
また、ＦＥＴ１０は、そのゲートにて、ゲート駆動回路３０からツェナーダイオード３１、抵抗３２（約１ｋΩの抵抗値を有する）及びツェナーダイオード直列回路３３を介しパルス電圧を印加されてスイッチング作動するようになっている。なお、ＦＥＴ１０は、以下、主ＦＥＴ１０という。
【００６３】
ここで、主ＦＥＴ１０は、図１にて示すごとく、内部ダイオード１１、内部抵抗１２及び寄生トランジスタ１３を形成してなる。なお、負荷２０の端子からは、ＥＳＤ等のサージが半導体装置に印加される。
【００６４】
また、ツェナーダイオード直列回路３３の各ツェナーダイオードは、ｎｐｎ型トランジスタのベース・エミッタにより構成されており、これらツェナーダイオードの耐圧は約８Ｖである。また、当該ツェナーダイオードの数は、主ＦＥＴ１０のゲート酸化膜の絶縁耐圧以下になるように３個となっている。また、ツェナーダイオード３１は、ゲート駆動回路３０のパルス電圧を動作電圧にクランプする役割を果たすもので、このツェナーダイオード３１の耐圧は、主ＦＥＴ１０のゲート駆動電圧（約８Ｖ）に設定されている。
【００６５】
また、半導体装置は、保護装置として、主ＦＥＴ１０のゲートとドレインとの間に接続した保護回路４０及び逆流防止用ツェナーダイオード５０を備えている。
【００６６】
保護回路４０は、保護用ＭＯＳＦＥＴ４１を備えており、このＦＥＴ４１は、そのドレインにて、主ＦＥＴ１０のドレインに接続されている。また、当該ＦＥＴ４１のソースは、ツェナーダイオード５０を介して主ＦＥＴ１０のゲートに接続されている。なお、ＦＥＴ４１も主ＦＥＴ１０と同様に内部ダイオード、内部抵抗及び寄生トランジスタを形成してなる。また、ＦＥＴ４１は、以下、補助ＦＥＴ４１という。
【００６７】
また、保護回路４０は、補助ＦＥＴ４１のゲートとドレインとの間に接続したコンデンサ４２と、このコンデンサ４２に並列接続したツェナーダイオード直列回路４３（複数のツェナーダイオードの直列回路からなる）とを備えている。なお、コンデンサ４２は、シリコン基板上に形成された酸化膜を用いて形成されている。
【００６８】
ここで、コンデンサ４２は、負荷２０からＥＳＤを印加されて、当該ＥＳＤに基づき生ずる初期サージ電流を流入させ、補助ＦＥＴ４１はＥＳＤに基づき初期サージ電流に後続して生ずる次期サージ電流を流入させ、ツェナーダイオード直列回路４３は、負荷２０のサージに含まれるＥＳＤよりも遅いサージ電流を流入させる役割をそれぞれ果たす。なお、図１にて符号４４は、補助ＦＥＴ４１をオフするためのプルダウン抵抗を示す。
【００６９】
ツェナーダイオード５０は、そのアノードにて、補助ＦＥＴ４１のソースに接続されており、このツェナーダイオード５０のカソードは、主ＦＥＴ１０のゲートに接続されている。このツェナーダイオード５０は、主ＦＥＴ１０がオンしたときの逆流防止用としての役割を果たすもので、このツェナーダイオード５０の耐圧は、主ＦＥＴ１０のゲート駆動電圧（約８Ｖ）以上に設定されている。なお、図１にて、符号３４は、接地ラインからのサージを防止するツェナーダイオード（耐圧１００Ｖ程度を有する）を示す。
【００７０】
このように構成した本第１実施形態においては、負荷２０から半導体装置にＥＳＤが印加されると、このＥＳＤに基づく初期サージ電流がコンデンサ４２を通り補助ＦＥＴ４１のゲートに流入する。なお、この補助ＦＥＴ４１の面積は主ＦＥＴ１０の面積よりも小さく、補助ＦＥＴ４１のゲートの入力容量は小さくしてあるから、この補助ＦＥＴ４１は短時間でオンする。これにより、当該補助ＦＥＴ４１のドレイン・ソース間が低い抵抗で導通した状態となる。
【００７１】
これに伴い、ＥＳＤに基づく次期サージ電流が当該補助ＦＥＴ４１を通り主ＦＥＴ１０のゲートにツェナーダイオード５０を通り流入する。
【００７２】
ここで、本第１実施形態では、補助ＦＥＴ４１のソースと主ＦＥＴ１０のゲートとの間には、抵抗が接続されておらず、ツェナーダイオード５０のみが接続されている。しかも、このツェナーダイオード５０の内部抵抗値は非常に小さい。
【００７３】
従って、補助ＦＥＴ４１を流れる次期サージ電流は、何ら絞られることなく、ツェナーダイオード５０を通り主ＦＥＴ１０のゲートに流入する。このことは、主ＦＥＴ１０のゲートには、上記次期サージ電流が充電電流として瞬時にかつ十分に流入することを意味する。
【００７４】
これにより、主ＦＥＴ１０は、瞬時にオンし、内部ダイオード１１のアバランシェブレークを引き起こしたり、内部トランジスタ１３の動作をもたらすことなく、ＥＳＤに基づいて上記次期サージ電流に後続して生ずる最終サージ電流を流入させる。
【００７５】
その結果、当該半導体装置のＥＳＤ耐量を十分に確保できる。
【００７６】
また、本第１実施形態においては、コンデンサ４２が、上述のごとく、補助ＦＥＴ４１のドレイン・ゲート間に接続されている。このため、補助ＦＥＴ４１のドレインに上記次期サージ電流が流れ込む場合、当該次期サージ電流の一部が補助ＦＥＴ４１のゲートにコンデンサ４２を通り流入する。ここで、特に、ＥＳＤのように高速（数ｎ秒程度）のサージに対しては、コンデンサ４２のインピーダンスが低くなるため、より多くの電流を当該コンデンサ４２を通して流すことができる。
【００７７】
そして、補助ＦＥＴ４１のゲートが充電されしきい値以上になれば、当該補助ＦＥＴ４１は動作状態に入りより多くのサージ電流を流すことができる。また、一般に、コンデンサの方が、従来のツェナーダイオードに比べ、同一サイズでみたとき、インピーダンスを小さく設計できるので、ＥＳＤサージ耐量を従来よりも向上できる。
【００７８】
また、従来のように保護回路にツェナーダイオードを用いる場合には、ＥＳＤサージの印加に対して、ツェナーダイオードを補助ＦＥＴ４１よりも早くブレークさせ主ＦＥＴ１０のゲート電圧を十分に上昇するため、ツェナーダイオードの耐圧を補助ＦＥＴ４１の耐圧よりもかなり低い値に設定する必要があるため、主ＦＥＴ１０の実質的な耐圧の低下を招くことになるが、本第１実施形態のようにコンデンサ４２を用いる保護回路では、そのような補助ＦＥＴ４１の耐圧の低下を招くことがない。
【００７９】
ちなみに、本第１実施形態における半導体装置においてＥＳＤ波形及び図１に示す保護回路の動作時期を示すと、図２（ａ）のようになる。これによれば、ＥＳＤ波形は数ｎｓｅｃ〜１０ｎｓｅｃにて立ち上がり、ピークが２００Ａ程度まで上昇する。このようなサージに対して、コンデンサ４２が時間Ｔａにて動作し、補助ＦＥＴ４１のゲートに初期サージを注入する。時間Ｔｂになると補助ＦＥＴ４１が動作し、次期サージを主ＦＥＴ１０のゲートに注入する。時間Ｔｃになると主ＦＥＴ１０が動作し、図２（ａ）に示す主ＦＥＴ動作範囲において最終サージを吸収するものとなる。
【００８０】
また、本第１実施形態における半導体装置においてツェナーダイオード５０に抵抗を直列接続して、ＥＳＤ破壊電圧が当該抵抗の抵抗値に応じてどのように変化するかにつき検討してみたところ、図２（ｂ）にて示すようなグラフが得られた。
【００８１】
これによれば、上記抵抗の抵抗値が大きくなるにつれて、ＥＳＤ破壊電圧が低くなる。例えば、上記従来例のように当該抵抗の抵抗値を５０Ωにすると、ＥＳＤ破壊電圧は、本第１実施形態のように上記抵抗を接続しない場合に比べて、半分に低下し、当該抵抗の抵抗値の減少に伴い上昇する。
【００８２】
よって、本第１実施形態のように上記抵抗を接続しなければ、ＥＳＤ破壊電圧を最大に維持でき、従って、ＥＳＤ耐量を最大に維持できる。
【００８３】
なお、ＥＳＤよりも遅いサージが負荷２０から半導体装置に印加されると、ツェナーダイオード直列回路４３のツェナーダイオードがブレークし、当該遅いサージに基づくサージ電流は、ツェナーダイオード直列回路４３を通り補助ＦＥＴ４１のゲートへ流入して当該補助ＦＥＴ４１をオンし、これに伴い、主ＦＥＴ１０をオンしてこの主ＦＥＴ１０を流れる。これにより、ＥＳＤよりも遅いサージから半導体装置が保護され得る。
【００８４】
（第２実施形態）
次に、本発明の第２実施形態につき図３乃至図５を参照して説明する。
【００８５】
この第２実施形態では、保護回路６０が、上記第１実施形態にて述べた保護回路４０に代えて、ツェナーダイオード５０と負荷２０との間に接続されている。
【００８６】
保護回路６０は、ツェナーダイオード６１と、コンデンサ６２ｂの寄生抵抗６２ａとコンデンサ６２ｂとの直列回路６２とを備えている。ツェナーダイオード６１は、そのカソードにて、主ＦＥＴ１０のドレインに接続されており、このツェナーダイオード６１のアノードは、ツェナーダイオード５０を介し主ＦＥＴ１０のゲートに接続されている。なお、その他の構成は上記第１実施形態と同様である。
【００８７】
このように構成した本第２実施形態では、負荷２０から半導体装置にＥＳＤが印加されると、上記初期サージ電流が直列回路６２を通り、ツェナーダイオード５０を介して主ＦＥＴ１０のゲートに流入し、ついで、上記次期サージ電流がツェナーダイオード６１を通り主ＦＥＴ１０のゲートにツェナーダイオード５０を通り流入する。
【００８８】
ここで、本第２実施形態では、ツェナーダイオード６１のアノードと主ＦＥＴ１０のゲートとの間には、抵抗が接続されておらず、ツェナーダイオード５０のみが接続されている。しかも、このツェナーダイオード５０の内部抵抗値は上述のごとく非常に小さい。
【００８９】
従って、コンデンサ６２ｂを含む直列回路６２を流れる上記初期サージ電流及びツェナーダイオード６１を流れる上記次期サージ電流は、共に、何ら絞られることなく、ツェナーダイオード５０を通り主ＦＥＴ１０のゲートに流入する。このことは、主ＦＥＴ１０のゲートには、上記初期サージ電流及び次期サージ電流が順次充電電流として瞬時にかつ十分に流入することを意味する。
【００９０】
これにより、主ＦＥＴ１０は、瞬時にオンし、内部ダイオード１１のアバランシェブレークを引き起こしたり、内部トランジスタ１３の動作をもたらすことなく、ＥＳＤに基づく上記最終サージ電流を流入させる。
【００９１】
その結果、上記第１実施形態にて述べた補助ＦＥＴ４１がなくても、本第２実施形態におけるようなコンデンサ６２ｂを含む直列回路６２とツェナーダイオード６１との相乗作用により、当該半導体装置のＥＳＤ耐量を十分に確保できる。
【００９２】
ちなみに、本第２実施形態における半導体装置において、ＥＳＤ破壊電圧とコンデンサ６２ｂの静電容量との関係につき、ツェナーダイオード６１の有無、ツェナーダイオード６１のツェナー電圧ＶZD及び抵抗器６２ａの抵抗値Ｒをパラメータとして検討してみたところ、図４にて各符号Ｌ１乃至Ｌ４で示すようなグラフが得られた。ここで、グラフＬ４は、ツェナーダイオード６１がない場合を示し、グラフＬ３は、ツェナー電圧ＶZD＝５１（Ｖ）で抵抗値Ｒ＝１０（Ω）の場合を示し、グラフＬ２は、ツェナー電圧ＶZD＝４３（Ｖ）で抵抗値Ｒ＝１０（Ω）の場合を示し、グラフＬ１は、ツェナー電圧ＶZD＝３４（Ｖ）で抵抗値Ｒ＝１０（Ω）の場合を示す。
【００９３】
これによれば、グラフＬ１からグラフＬ４にかけて、ＥＳＤ破壊電圧は、順次低くなり、また、コンデンサ６２ｂの静電容量の大きい程、高いことが分かる。
【００９４】
また、コンデンサ６２ｂの静電容量＝２０（ｐＦ）、抵抗値Ｒ＝５（Ω）及びツェナー電圧ＶZD＝３４（Ｖ）のときの上記初期サージ電流は、図５にて符号Ｇ１で示すように変化し、また、上記次期サージ電流は、図５にて符号Ｇ２で示すように変化する。
【００９５】
よって、コンデンサ６２ｂ及びツェナーダイオード６１の実質的な並列回路によれば、本第２実施形態の上記作用効果を達成できることが分かる。
【００９６】
（第３実施形態）
図６は、本発明の第３実施形態を示している。
【００９７】
この第３実施形態では、保護回路６０Ａが、上記第１実施形態にて述べた保護回路４０に代えて採用されている。
【００９８】
保護回路６０Ａは、上記保護回路４０においてＭＯＳＦＥＴ４１の代わりにバイポーラトランジスタ６３を採用してツェナーダイオード５０を廃止した構成を有している。バイポーラトランジスタ６３は、そのコレクタにて、主ＦＥＴ１０のドレインに接続されており、このバイポーラトランジスタ６３のエミッタは主ＦＥＴ１０のゲートに接続されている。また、バイポーラトランジスタ６３のベースは、ツェナーダイオード６１と直列回路６２との並列回路を通してバイポーラトランジスタ６３のコレクタに接続されている。その他の構成は、上記第１実施形態と同様である。
【００９９】
このように構成した本第３実施形態において、負荷２０から半導体装置にＥＳＤが印加されると、上記初期サージ電流が、直列回路６２を通りバイポーラトランジスタ６３のベースに流入し、ついで、上記次期サージ電流がツェナーダイオード６１を通りバイポーラトランジスタ６３のベースに流入する。これらの流入電流に伴いバイポーラトランジスタ６３がオンする。
【０１００】
このため、上記次期サージ電流が、バイポーラトランジスタ６３を通り、充電電流として主ＦＥＴ１０のゲートに直接流入する。
【０１０１】
この場合、バイポーラトランジスタ６３が電流増幅作用を有するから、主ＦＥＴ１０のゲートの充電が迅速になされる。
【０１０２】
これにより、主ＦＥＴ１０は、速く瞬時にオンし、内部ダイオード１１のアバランシェブレークを引き起こしたり、内部トランジスタ１３の動作をもたらすことなく、上記最終サージ電流を流入させる。
【０１０３】
その結果、上記第１実施形態にて述べたような補助ＦＥＴ４１がなくても、本第３実施形態におけるような直列回路６２とツェナーダイオード６１との相乗作用及びバイポーラトランジスタ６３の採用により、当該半導体装置のＥＳＤ耐量を十分に確保できる。
【０１０４】
ここで、バイポーラトランジスタ６３におけるエミッタ・ベースの間の部分が逆流防止用ツェナーダイオード５０と同様の役割を果たす。換言すれば、バイポーラトランジスタ６３が、必然的に、ツェナーダイオード５０と同様の逆流防止用ツェナーダイオードを内蔵することとなるから、上記各実施形態にて述べたような逆流防止用ツェナーダイオード５０を採用する必要がない。従って、半導体装置の構成素子の減少を確保しつつ上記作用効果を達成できる。
【０１０５】
また、本第３実施形態における作用効果を、特開平８−６４８１２号公報に記載の保護装置（図２３参照）の作用効果との比較において述べれば、特開平８−６４８１２号公報に記載の保護装置では、そのＦＥＴ４ａがＦＥＴ２のゲートとドレインとの間に接続されている。このため、ゲート駆動回路によりＦＥＴ２のゲートをバイアスして当該ＦＥＴ２をオンさせる場合、ゲート駆動回路からＦＥＴ４ａを通りＦＥＴ２のドレイン側に電流が逆流しないようにするため、ツェナーダイオード５が必然的にＦＥＴ２のゲートとＦＥＴ４ａのソースとの間に接続される。
【０１０６】
しかし、当該逆流防止用ツェナーダイオード５は、必ず、内部に寄生抵抗を含む。このため、寄生抵抗を小さくすると、ツェナーダイオード５のサイズが大きくなり、コストの上昇を招く。逆に、ツェナーダイオードのサイズを小さくすると、寄生抵抗が大きくなって、ＥＳＤ印加時のＦＥＴ２のゲート充電電流を絞りＥＳＤ耐量を下げるという不具合を招く。
【０１０７】
そこで、本第３実施形態のように、バイポーラトランジスタ６３を採用すれば、逆流防止用ツェナーダイオードという構成素子の減少を確保しつつ、上記作用効果を達成できる。
【０１０８】
（第４実施形態）
図７は、本発明の第４実施形態を示している。
【０１０９】
この第４実施形態では、保護回路７０が、上記第１実施形態にて述べた保護回路４０（図１参照）に代えて、採用されている。
【０１１０】
保護回路７０は、ダーリントン接続した４つのＬＤＭＯＳ型ＦＥＴ７１乃至７４を備えている。ＦＥＴ７１は、そのドレインにて、上記第１実施形態にて述べた主ＦＥＴ１０のドレインに接続されており、このＦＥＴ７１のソースは、ツェナーダイオード５０を通り主ＦＥＴ１０のゲートに接続されている。
【０１１１】
残りのＦＥＴ７２乃至７４の各ドレインは、共に、ＦＥＴ７１のドレインに接続されており、ＦＥＴ７２のソースはＦＥＴ７１のゲートに接続され、ＦＥＴ７３のソースはＦＥＴ７２のゲートに接続され、また、ＦＥＴ７４のソースはＦＥＴ７３のゲートに接続されている。
【０１１２】
また、抵抗７５は、ＦＥＴ７１のゲート・ソース間に接続され、抵抗７６は、ＦＥＴ７２のゲート・ソース間に接続され、抵抗７７は、ＦＥＴ７３のゲート・ソース間に接続され、抵抗７８は、ＦＥＴ７４のゲート・ソース間に接続されている。その他の構成は上記第１実施形態と同様である。
【０１１３】
このように構成した本第４実施形態において、負荷２０から半導体装置にＥＳＤが印加されると、上記初期サージ電流が直列回路７９を経由して保護回路７０のＦＥＴ７４のゲートに流入する。これに伴い当該ＦＥＴ７４がオンすると、上記初期サージ電流がＦＥＴ７４を通りＦＥＴ７３のゲートに流入して当該ＦＥＴ７３をオンさせる。すると、上記初期サージ電流がＦＥＴ７３を通りＦＥＴ７２のゲートに流入してこのＦＥＴ７２をオンさせる。これに伴い、上記初期サージ電流がＦＥＴ７２を通りＦＥＴ７１のゲートに流入して当該ＦＥＴ７１をオンする。
【０１１４】
このようにしてＦＥＴ７１をオンすると、上記次期サージ電流が当該ＦＥＴ７１及びツェナーダイオード５０を通り主ＦＥＴ１０のゲートに流入する。
【０１１５】
ここで、各ＦＥＴ７１乃至７４は４段にてダーリントン接続されているから、その増幅作用は大きい。また、上記第１実施形態と同様に、ＦＥＴ７１のソースと主ＦＥＴ１０のゲートとの間には、抵抗が接続されておらず、ツェナーダイオード５０のみが接続されている。しかも、このツェナーダイオード５０の内部抵抗値は上述のごとく非常に小さい。
【０１１６】
従って、ＦＥＴ７１を流れる上記次期サージ電流は、何ら絞られることなく、ツェナーダイオード５０を通り主ＦＥＴ１０のゲートに迅速に流入する。このことは、主ＦＥＴ１０のゲートには、上記次期サージ電流が充電電流として瞬時にかつ十分に流入することを意味する。
【０１１７】
これにより、主ＦＥＴ１０は、瞬時にオンし、内部ダイオード１１のアバランシェブレークを引き起こしたり、内部トランジスタ１３の動作をもたらすことなく、ＥＳＤのうち上記次期サージ電流に後続する最終サージ電流を流入させる。
【０１１８】
その結果、当該半導体装置のＥＳＤ耐量を十分に確保できる。
【０１１９】
なお、上記第１実施形態にて述べた遅いサージ電流は、各ＦＥＴ７４乃至７１及び主ＦＥＴ１０を通り流れる。
【０１２０】
以上、本第４実施形態のように、上記第１実施形態にて述べたツェナーダイオード直列回路４３及びコンデンサ４２や上記第３実施形態にて述べた直列回路６２及びツェナーダイオード６１に代えて、３段のＦＥＴ７４乃至７２を採用しても、上述のような作用効果を上記第１或いは第２の実施形態と同様に達成できる。
【０１２１】
ちなみに、本第４実施形態における保護回路７０におけるＦＥＴの個数とＥＳＤ破壊電圧との関係を調べてみたところ、図８のような結果が得られた。これによれば、ＦＥＴの個数が多い程ＥＳＤ破壊電圧が高くなり、従って、半導体装置のＥＳＤ耐量が増大することが分かる。特に２段以上でその効果が急に大きくなり、また飽和し始めることを理解できる。
（第５実施形態）
図９は、本発明の第５実施形態を示している。この第５実施形態では、上記第１実施形態にて述べた回路において、ツェナーダイオード直列回路４３を外し、補助ＦＥＴ４１のソース・ドレイン間に保護用ツェナーダイオード回路８１を新たに追加した保護回路８０としたものである。なお、図１に示す回路と同じ素子には同一の符号を付して説明は省略する。
【０１２２】
保護回路８０は、上述のように、コンデンサ４２及び補助ＦＥＴ４１からなるＥＳＤの保護のための回路である。ＥＳＤはそのスピードが約数１０ｎｓｅｃのオーダーの非常に速いサージであり、その周波数もＧＨｚのオーダーである。このような高速サージを主ＦＥＴ１０にて吸収するためには、補助ＦＥＴ４１を高速で動作させる必要があり、そのため、コンデンサ４２は例えば２０ｐＦ程度のものを用いて高周波のサージを素早く補助ＦＥＴ４１のゲートへ注入する必要がある。ところが、このような容量値の場合、負荷サージ（例えば、誘導性負荷の通電遮断等によるＬ負荷サージ）のようにＥＳＤに対して低速、低周波（μｓｅｃ、ｋＨｚのオーダー）のサージの場合、コンデンサ４２を介して補助ＦＥＴ４１を動作させる前にサージが立ち上がってしまい主ＦＥＴ１０が内部に寄生しているトランジスタにより破壊してしまうおそれがある。つまり、コンデンサ故に周波数の低いサージには不利に働くこととなる。
【０１２３】
そこで、保護回路８０においては、保護用ツェナーダイオード回路８１を補助ＦＥＴ４１に対して並列に接続することで、補助ＦＥＴ４１に代わり保護用ツェナーダイオード回路８１がＬ負荷サージを主ＦＥＴ１０のゲートへ注入し、Ｌ負荷サージが立ち上がる前に主ＦＥＴ１０を動作させ、Ｌ負荷サージを吸収するようにするものである。
なお、本発明でいうＥＳＤは放電条件として１５０Ω、１５０ｐＦであり、ＥＳＤ印加電圧として２５ｋＶ、２００Ａ程度で、周波数としてＧＨｚレベル、数１０ｎｓｅｃ継続するものであり、また、Ｌ負荷サージは数Ａ（例えば３Ａ）、６０Ｖ、周波数として約１００ｋＨｚのものを想定している。
【０１２４】
また、Ｌ負荷サージを主ＦＥＴ１０にて十分に吸収できるための条件を以下に示す。
【０１２５】
主ＦＥＴ１０のゲートからみて保護回路８０、ツェナーダイオード５０を含めた保護部の動作抵抗をＲｈとし、ゲート駆動抵抗３２をＲｄとした場合にＲｄ＞Ｒｈという条件が好ましい。これはＬ負荷サージによってツェナーダイオードがブレイクダウンし、ゲート駆動抵抗Ｒｄにも電流が流れ込んだ場合にゲート駆動抵抗での電圧降下が主ＦＥＴ１０を十分に駆動できる電圧（例えば、しきい値電圧Ｖｔｈの３倍）まで確保できるようにするためである。
【０１２６】
同様に、ＥＳＤを吸収すべく確実に主ＦＥＴ１０を動作させるためには、補助ＦＥＴ４１から主ＦＥＴ１０の制御端子に流れ出る次期サージによって駆動抵抗３２に生ずる電圧降下が主ＦＥＴ１０のしきい値よりも十分大きくなるために、上述のＲｄ＞Ｒｈという条件を満たすことが好ましい。
【０１２７】
図１０は、本発明の第６実施形態を示している。
【０１２８】
この第６実施形態では、上記第１実施形態にて述べたコンデンサ４２が、図１０にて示すようなレイアウトにより形成されている。
【０１２９】
図１０は、本第６実施形態におけるコンデンサ４２の平面を示しているが、このコンデンサ４２を形成する一方の電極（深いｎ+型拡散層からなる）が、他方の電極（ポリシリコンからなる）との間において、一方の電極のコンタクト４２ａ及び他方の電極のコンタクト４２ｂを、従来の構成（図１１参照）に比べて、図１０にて示すように多くとっている。
【０１３０】
これにより、コンデンサ４２の寄生抵抗を極力小さくすることができ、その結果、図１におけるコンデンサ４２による作用効果をより一層向上できる。
（第７実施形態）
図１２（ａ）は、本発明の第７実施形態を示している。
【０１３１】
この第７実施形態では、上記第１実施形態にて述べた抵抗４４が、当該第１実施形態とは異なり、両ＦＥＴ１０、４６の各ゲート間に接続されている。なお、ＦＥＴ４６は上記第１実施形態にて述べたＦＥＴ４１に相当する。
【０１３２】
これによれば、上記初期サージ電流がＦＥＴ４６のドレインに流入しようとすると、当該初期サージ電流がコンデンサ４２を経由してＦＥＴ４６のゲートに流入して当該ゲートを充電する。これに伴い、このゲートの電位がしきい値以上に充電されると、ＦＥＴ４６がオン動作状態になる。ついで、このＦＥＴ４６のソースにツェナーダイオード５０を通してつながったＦＥＴ１０のゲートに電流が注入される。
【０１３３】
そして、ＦＥＴ１０のゲート電位がしきい値以上に充電されれば、このＦＥＴ１０がオン動作状態に入りより多くサージ電流が流れる。つまり、ＦＥＴ１０のオン動作でサージ電流が流せるので、寄生バイポーラトランジスタの動作を防止でき、ＥＳＤサージ耐量を向上できる。
【０１３４】
但し、抵抗４４は、ＦＥＴ４６のプルダウン抵抗としての役割を果たし、ＦＥＴ４６のゲート電荷を放電させて当該ＦＥＴ４６をオフさせる。
【０１３５】
ちなみに、本第７実施形態にて述べた両ＦＥＴ１０、４６は、図１３（ａ）、（ｂ）にて示すような平面構造及び断面構造にて形成される。
【０１３６】
これにより、両ＦＥＴ１０、４６を同一工程で作れるので、工程の増加はない。なお、このような構造は一般的であるので説明は省略する。
【０１３７】
図１２（ｂ）は、上記第７実施形態の変形例を示している。
【０１３８】
この変形例においては、互いに逆極性にて直列接続した両ツェナーダイオード４５ａ、４５ｂが、上記第７実施形態において、コンデンサ４２に代えてＦＥＴ４６のゲート・ドレイン間に接続されている。なお、ツェナーダイオード４５ｂのアノードがＦＥＴ４６のゲートに接続されている。
【０１３９】
この変形例によれば、上記初期サージ電流がＦＥＴ４６のドレインに流入するとき、両ツェナーダイオード４５ａ、４５ｂが、まず、ブレークして、上記初期サージ電流をＦＥＴ４６のゲートに流入させて充電する。これに伴い、ＦＥＴ４６がオン動作に入る。このため、主ＦＥＴ１０のゲートが充電され、当該主ＦＥＴ１０のオン動作のもと、上記最終サージ電流を主ＦＥＴ１０を通して流すことができる。これによっても、上記第７実施形態と実質的に同様の作用効果を達成できる。
（第８実施形態）
図１４は、本発明の第８実施形態を示す。この第８実施形態は、半導体基板に形成した主ＦＥＴ１０のパターン図を示している。これは、ドレイン６０・ソース６１からなる単一セルが複数個からなるセル領域６５に対して、このセル領域６５を囲うようにゲート引き出しＡｌ配線６２が形成されている。
【０１４０】
このゲート引き出しＡｌ配線６２は、ゲート電極としてのポリシリコン層と絶縁膜を介して絶縁され、かつゲートｐｏｌｙ−Ｓｉコンタクト６６によりポリシリコン層に接続されるものである。そして、このゲート引き出しＡｌ配線６２はツェナーダイオード５０と接続される配線６３や補助ＦＥＴ４１のソース電極と接続される配線６４との比べてその配線幅が大きく形成されている。このように形成されることで、ＥＳＤやＬ負荷サージが印加される場合にも瞬時に主ＦＥＴ１０を駆動させることができ好ましい。
【０１４１】
図１５（ａ）は、本発明の第９実施形態を示している。
【０１４２】
この第９実施形態では、バイポーラトランジスタ４６Ａが、上記第７実施形態（図１２（ａ）参照）において、ＦＥＴ４６及びツェナーダイオード５０に代えて、採用されている。
【０１４３】
当該バイポーラトランジスタ４６Ａは、そのエミッタにて主ＦＥＴ１０のゲートに接続されており、このバイポーラトランジスタ４６Ａのコレクタは主ＦＥＴ１０のドレインに接続されている。また、バイポーラトランジスタ４６Ａのベースは、コンデンサ４２を介し当該バイポーラトランジスタ４６Ａのコレクタに接続されている。
【０１４４】
このように構成した本第９実施形態によれば、上記次期サージ電流がバイポーラトランジスタ４６Ａのコレクタに流入するにあたり、この次期サージ電流は、コンデンサ４２を通りバイポーラトランジスタ４６Ａのベースに流入する。これにより、このバイポーラトランジスタ４６Ａのベース・エミッタ接合容量が充電される。当該バイポーラトランジスタ４６Ａのベース電位が拡散電位（約０．６Ｖ）以上になると、このバイポーラトランジスタ４６Ａがオン動作状態に入る。ついで、このバイポーラトランジスタ４６Ａのエミッタにつながった主ＦＥＴ１０のゲートに上記次期サージ電流が注入される。
【０１４５】
ここで、主ＦＥＴ１０のゲート電位がしきい値以上になれば、この主ＦＥＴ１０がオン動作状態に入り、上記最終サージ電流がより多く主ＦＥＴ１０を通り流れる。
【０１４６】
つまり、主ＦＥＴ１０のオン動作で上記最終サージ電流が当該主ＦＥＴ１０を通り流れるので、この主ＦＥＴ１０の寄生バイポーラトランジスタの動作を防止でき、ＥＳＤ耐量を向上できる。
【０１４７】
図１５（ｂ）は、上記第９実施形態の変形例を示している。
【０１４８】
この変形例では、互いに逆極性にて直列接続した両ツェナーダイオード４７ａ、４７ｂが、上記第９実施形態において、コンデンサ４２に代えて、バイポーラトランジスタ４６Ａのベース・コンデンサ間に接続されている。なお、ツェナーダイオード４７ｂのアノードがバイポーラトランジスタ４６Ａのベースに接続されている。
【０１４９】
このように構成した本変形例では、上記次期サージ電流がバイポーラトランジスタ４６Ａのコレクタに流入するにあたり、この次期サージ電流が両ツェナーダイオード４７ａ、４７ｂに流入してツェナーダイオード４７ｂをブレークする。このため、上記次期サージ電流がバイポーラトランジスタ４６Ａのベース・エミッタ接合容量を充電する。これに伴い、当該バイポーラトランジスタ４６Ａがオン動作状態に入る。ついで、主ＦＥＴ１０がそのゲートにて充電されてオン状態に入り、従って、上記最終サージ電流を主ＦＥＴ１０を通して流すことができる。これによっても、上記第９実施形態と同様の作用効果を達成できる。
（第１０実施形態）
図１６（ａ）は、本発明の第１０実施形態を示している。
【０１５０】
この第１０実施形態では、ＭＯＳＦＥＴ４７及び抵抗４７ａが、上記第７実施形態にて述べた保護回路（図１２（ａ）参照）において付加的に採用されている。
【０１５１】
ＦＥＴ４７は、そのドレインにてＦＥＴ４６のドレインに接続されており、このＦＥＴ４７のソースはＦＥＴ４６のゲートに接続されている。また、ＦＥＴ４７のゲートは、コンデンサ４２を介して当該ＦＥＴ４７のドレインに接続されるとともに、抵抗４７ａを介してＦＥＴ４６のゲートに接続されている。その他の構成は、上記第７実施形態と同様である。
【０１５２】
このように構成した本第１０実施形態においては、ＦＥＴ４７がそのゲートにてコンデンサ４２により充電されるのに対し、ＦＥＴ４６は、そのゲートにて、オン動作したＦＥＴ４７により充電される。よって、ＦＥＴ４６のゲート電圧をより高い電圧に昇圧できる。
【０１５３】
従って、より多くの電流を主ＦＥＴ１０に流すことができる。その結果、主ＦＥＴ１０のゲートのバイアス電圧がより一層高くなるから、この主ＦＥＴ１０のオン動作に伴うドレイン飽和電流の最大値もより大きくなる。これにより、本第８実施形態によれば、ＥＳＤ耐量をさらに向上できる。なお、保護回路のＦＥＴの数をさらに増大することで、ＥＳＤ耐量をさらに向上できる。
【０１５４】
図１６（ｂ）は、上記第１０実施形態の変形例を示している。
【０１５５】
この変形例においては、ツェナーダイオード４８が、上記第１０実施形態にて述べたコンデンサ４２に代えて、ＦＥＴ４７のゲート・ドレイン間に接続されている。
【０１５６】
これにより、本変形例では、ＦＥＴ４７が、そのゲートにて、上記第８実施形態とは異なり、ツェナーダイオード４８により充電されることとなるが、ＦＥＴ４６は、上記第８実施形態と同様に、そのゲートにて、オン動作したＦＥＴ４７により充電されることに変わりはないので、本変形例によっても、上記第１０実施形態と同様の作用効果を達成できる。
（第１１実施形態）
図１７（ａ）は、本発明の第１１実施形態を示している。
【０１５７】
この第１１実施形態では、各バイポーラトランジスタ４７Ａ、４６Ｂが、上記第１０実施形態（図１６（ａ）参照）において、各ＦＥＴ４７、４６に代えて採用されている。
【０１５８】
バイポーラトランジスタ４７Ａは、そのコレクタにて、バイポーラトランジスタ４６Ｂのコレクタ及びエミッタを介して主ＦＥＴ１０のゲートに接続されている。また、バイポーラトランジスタ４７Ａのベースは、コンデンサ４２を介しバイポーラトランジスタ４７Ａのコレクタに接続されている。なお、ツェナーダイオード５０は、廃止されている。その他の構成は、上記第１０実施形態と同様である。
【０１５９】
このように構成した本第１１実施形態では、両バイポーラトランジスタ４７Ａ、４６Ｂがいわゆるダーリントン接続されているから、コンデンサ４２に流れる上記初期サージ電流の十分な増幅が可能である。従って、主ＦＥＴ１０のゲート電位をより一層高めることができる。よって、当該主ＦＥＴ１０のドレイン飽和電流をさらに大きくすることができるから、本第１１実施形態によれば、ＥＳＤ耐量をさらに向上できる。なお、バイポーラトランジスタの数をさらに増加すれば、ＥＳＤ耐量をさらに向上できる。また、バイポーラトランジスタとＬＤＭＯＳ型ＦＥＴの組み合わせでも、同様に、ＥＳＤ耐量を向上できる。
【０１６０】
また、本第１１実施形態において、ツェナーダイオード５０を廃止したのは、バイポーラトランジスタのベース・エミッタ間のダイオードを考慮し、これを活用したものである。
【０１６１】
図１７（ｂ）は、上記第１１実施形態の変形例を示している。
【０１６２】
この変形例においては、上記第１０実施形態の変形例（図１６（ｂ）参照）にて述べたツェナーダイオード４８が、上記第１１実施形態において、コンデンサ４２に代えて、バイポーラトランジスタ４７Ａのベース・コレクタ間に接続されている。
【０１６３】
これにより、本変形例では、バイポーラトランジスタ４７Ａが、そのベースにて、上記第１１実施形態とは異なり、ツェナーダイオード４８により充電されることとなるが、バイポーラトランジスタ４６Ｂは、上記第１１実施形態と同様に、そのベースにて、オン動作したバイポーラトランジスタ４７Ａにより充電されることには変わりはないので、本変形例によっても、上記第１１実施形態と同様の作用効果を達成できる。
（第１２実施形態）
図１８（ａ）は、本発明の第１２実施形態を示している。
【０１６４】
この第１２実施形態では、上記第１実施形態にて述べたツェナーダイオード５０が、以下のような理由に基づき、その構造において改良されている。
【０１６５】
従来、ツェナーダイオードは、接合分離方式において、ｎｐｎのエミッタ・ベース間の耐圧（約８Ｖ）を利用して作られている。即ち、トランジスタのコレクタ・ベースを短絡させることで、ベースをアノードとし、エミッタをカソードとして、コレクタのｎ型領域とｐ型の素子分離領域を逆バイアスした状態で使用している（図１８（ｂ）参照）。
【０１６６】
従って、このような構成によると、素子間分離のために本来ツェナーダイオードには不要なコレクタ領域が必要となり、その分余分なスペースを割いているという不具合がある。
【０１６７】
このため、本第１２実施形態では、ｎ型基板の電位はフロート状態で使用できるという絶縁分離方式の特徴を活用して、従来のツェナーダイオードにおいて余分な構成部分となっているコレクタ領域を、図１８（ａ）にて示すごとく、廃止することにより、上記ツェナーダイオード５０として提供されている。このことは、上記第１実施形態の作用効果の達成にあたり、面積効率のより高いツェナーダイオードをツェナーダイオード５０として提供することを意味する。
【０１６８】
図１９は、上記第１２実施形態の変形例を示している。
【０１６９】
この変形例では、上記第１２実施形態にて述べたツェナーダイオード５０において、その寄生の直列抵抗を下げるために、図１９にて示すごとく、ベース・エミッタの対向長を延ばしたレイアウトをとり、カソード及びアノードをそれぞれ第１層及び第２層の両アルミニウム配線で形成することで、抵抗を下げるようにした構成が提供されている。
【０１７０】
なお、この変形例において、ツェナーダイオード５０のエミッタ・ベースコンタクトは、図２０（ａ）にて示すごとく、市松模様のように上下左右に交互にレイアウトしてもよいし、また、図２０（ｂ）にて示すごとく、ストライプ状に細長く対向するようにレイアウトしてもよい。
【０１７１】
なお、上記各実施形態にて述べた保護回路におけるＥＳＤ耐量を調べてみたところ、図２１にて示すような結果が得られた。
【０１７２】
但し、図２１において、ＺＤは、保護回路においてツェナーダイオードを用いた場合を示し、Ｃａｐ．は、保護回路においてコンデンサを用いた場合を示し、ＺＤ／ＬＤは、保護回路においてツェナーダイオード及び補助ＭＯＳＦＥＴ（ＦＥＴ４１）を用いた場合を示す。
【０１７３】
ｃａｐ．／ＬＤは、保護回路において、コンデンサ及び補助ＭＯＳＦＥＴ（ＦＥＴ４１）を用いた場合を示し、ＺＤ／Ｂｉｐ．は、保護回路において、ツェナーダイオード及びバイポーラトランジスタを用いた場合を示し、ｃａｐ／Ｂｉｐ．は、保護回路においてコンデンサ及びバイポーラトランジスタを用いた場合を示し、ＺＤ／ＬＤ／ＬＤは、保護回路においてツェナーダイオード、補助ＭＯＳＦＥＴ（ＦＥＴ４６、４７）を用いた場合を示す。
【０１７４】
また、ｃａｐ．／ＬＤ／ＬＤは、保護回路においてコンデンサ、補助ＭＯＳＦＥＴ（ＦＥＴ４６、４７）を用いた場合を示し、ＺＤ／Ｂｉｐ．／Ｂｉｐ．は、保護回路において、ツェナーダイオード、バイポーラトランジスタ（４６、４７Ａ）を用いた場合を示し、ｃａｐ／Ｂｉｐ．／Ｂｉｐ．は、保護回路においてコンデンサ、バイポーラトランジスタ（４６Ｂ、４７Ａ）を用いた場合を示す。また、「なし」は、保護回路において上記素子を用いない場合を示す。つまり、主ＦＥＴ１０単独の場合である。
【０１７５】
これによれば、各ＥＳＤ耐量は、各棒グラフにて示すようになる。
【０１７６】
なお、本発明の実施にあたり、上記各実施形態にて述べたＭＯＳＦＥＴは、ＬＤＭＯＳに限らず、ＶＤＭＯＳでもよい。また、ＭＯＳＦＥＴは、絶縁分離型（ＳＯＩ／トレンチ分離型）であっても接合分離型であってもよい。
【０１７７】
また、本発明の実施にあたり、上述したＭＯＳＦＥＴはいわゆるＩＧＢＴであってもよい。
【０１７８】
なお、以上の説明は、負荷をドレイン側に配置したいわゆるローサイドスイッチの形で行ったが、負荷をソース側に配したハイサイドスイッチの場合も同様の効果が期待できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す回路構成図である。
【図２】（ａ）はＥＳＤ波形及び図１の保護回路び動作時期を示すタイミングチャートであり、（ｂ）は上記第１実施形態の作用効果を説明するためのＥＳＤ破壊電圧と抵抗との関係を示すグラフである。
【図３】本発明の第２実施形態を示す回路構成図である。
【図４】上記第２実施形態におけるＥＳＤ破壊電圧とコンデンサ６２ｂの静電容量との関係を示すグラフである。
【図５】上記第２実施形態におけるゲート充電電流の変化を示すグラフである。
【図６】本発明の第３実施形態を示す回路構成図である。
【図７】本発明の第４実施形態を示す回路構成図である。
【図８】上記第４実施形態におけるＥＳＤ破壊電圧とＦＥＴの個数との関係を示すグラフである。
【図９】本発明の第５実施形態を示す回路構成図である。
【図１０】本発明の第６実施形態を示す図１のコンデンサ４２の改良構成を示す平面図である。
【図１１】コンデンサ４２の従来の構成を示す平面図である。
【図１２】（ａ）は、本発明の第７実施形態を示す回路図であり、（ｂ）は、当該第７実施形態の変形例を示す回路図である。
【図１３】（ａ）は、本発明の第７実施形態を示す図１２（ａ）の部分平面図であり、（ｂ）は、図１３（ａ）にて１３ｂ−１３ｂ線に沿う断面図である。
【図１４】本発明の第８実施形態を示す半導体基板に形成した主ＦＥＴのパターン図である。
【図１５】（ａ）は、本発明の第９実施形態を示す回路図であり、（ｂ）は上記第９実施形態の変形例を示す回路図である。
【図１６】（ａ）は、本発明の第１０実施形態を示す回路図であり、（ｂ）は上記第１０実施形態の変形例を示す回路図である。
【図１７】（ａ）は、本発明の第１１実施形態を示す回路図であり、（ｂ）は上記第１１実施形態の変形例を示す回路図である。
【図１８】（ａ）は、本発明の第１２実施形態を示すツェナーダイオード５０の平面図であり、（ｂ）は従来のツェナーダイオードの平面図である。
【図１９】上記第１２実施形態の変形例を示す平面図である。
【図２０】（ａ）は、上記第１２実施形態の他の変形例を示す平面図であり、（ｂ）は、当該第１２実施形態のその他の変形例を示す平面図である。
【図２１】上記いずれかの実施形態や変形例で述べた保護回路の構成素子とＥＳＤ耐量との関係を示すグラフである。
【図２２】従来の半導体装置の回路構成図である。
【図２３】従来の他の半導体装置の回路構成図である。
【符号の説明】
１０、４１、４６、７１乃至７４…ＦＥＴ、
４０、６０、６０Ａ、７０、８０…保護回路、４２、６２ｂ…コンデンサ、
４５ａ、４５ｂ、４７ａ、４７ｂ、４８、５０、６１…ツェナーダイオード、
４６Ａ、４６Ｂ、４７Ａ、６３…バイポーラトランジスタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a protection device for a semiconductor device having a protection function for protecting the semiconductor device from high-speed surges.
[0002]
[Prior art]
Conventionally, there is a semiconductor device as shown in FIG. In this protection device for a semiconductor device, a series circuit 3 of a plurality of Zener diodes for clamping is of a double diffusion MOS type (hereinafter referred to as DMOS type) in order to improve a surge withstand against a surge voltage from the inductive load 1. The field effect transistor 2 is disposed between the drain and gate.
[0003]
As a result, when a surge voltage is applied from the inductive load 1 to the semiconductor device, each Zener diode of the series circuit 3 is broken at a voltage lower than that of the field effect transistor 2, thereby charging the gate of the transistor 2. The transistor 2 is turned on to inject the surge current based on the surge voltage through the transistor 2. Hereinafter, the field effect transistor is referred to as FET in this specification.
[0004]
Here, since the operating resistance of the FET 2 has a positive temperature coefficient, current concentration hardly occurs. Therefore, the internal break of the FET 2 does not occur, and the parasitic transistor 2a of the FET 2 does not operate. Therefore, it is possible to improve the surge resistance against the semiconductor device.
[0005]
[Problems to be solved by the invention]
By the way, in the semiconductor device, each Zener diode of the series circuit 3 is a multiple polysilicon Zener diode doped with boron, phosphorus or the like alternately, or made by diffusing a base / emitter layer inside the power IC. It may be a diode with multiple zener diodes.
[0006]
For this reason, since the chip size does not increase, the size of the Zener diode is generally much smaller than that of the FET 2.
[0007]
Therefore, the internal resistance of all the Zener diodes in the series circuit 3 is usually as large as about 1 kΩ, and the break voltage of each Zener diode (usually a voltage about 10 V lower than the withstand voltage of the FET 2) is maintained in order to pass current. Therefore, a sufficient bias cannot be applied to the gate of FET2. Therefore, there is a problem that the amount of current that can be flowed by the ON operation of the FET 2 is small, and the withstand capability against high-current surges such as electrostatic discharge (hereinafter referred to as ESD) is not significantly improved.
[0008]
For this, a semiconductor device as disclosed in Japanese Patent Laid-Open No. 8-64812 has been proposed (see FIG. 23).
[0009]
In this semiconductor device, a protection circuit 4, a backflow prevention zener diode 5 and a resistor 6 are connected between the inductive load 1 and the gate of the FET 2 in FIG.
[0010]
The protection circuit 4 includes a DMOS type FET 4a, which is connected at its drain to the drain of the FET 2, and at its source is connected to the gate of the FET 2 via the Zener diode 5 and the resistor 6. .
[0011]
The protection circuit 4 includes a capacitor 4b. The capacitor 4b is connected between the gate and drain of the FET 4a. The capacitor 4b is connected in parallel with a series circuit 4c formed by connecting a plurality of clamping Zener diodes in series.
[0012]
In the semiconductor device disclosed in the above publication, when a surge voltage from the inductive load 1 is applied to the protection circuit 4, the surge current initially flows through the capacitor 4b and flows into the gate of the FET 4a to turn on the FET 4a. .
[0013]
Along with this, a surge current based on the surge voltage from the inductive load 1 flows into the gate of the FET 2 through the FET 4a, the Zener diode 5 and the resistor 6, and turns on the FET 2. For this reason, a surge current from the inductive load 1 flows through the FET 2.
[0014]
However, when the surge voltage is a surge that generates a high-speed large current such as ESD (operation time of about 10 nsec, peak current of about 160 A, 150 Ω, 150 pF, 25 kV discharge), the FET 4 a is turned on and the gate of the FET 2 is turned on. It is necessary to charge to a high voltage (for example, a voltage 10 times the threshold value of FET2) instantaneously (for example, within 1 nsec) and to cause a surge current to flow by turning on the FET2.
[0015]
Therefore, as described above, if the resistor 6 is connected between the Zener diode 5 and the gate of the FET 2, the charging current for the gate of the FET 2 is reduced by the resistor 6, and the gate of the FET 2 is instantaneously and sufficiently provided. Can't be charged.
[0016]
Therefore, the internal diode of the FET 2 causes an avalanche break, and in the worst case, the parasitic bipolar transistor of the FET 2 operates to easily cause permanent destruction due to current concentration. As a result, the ESD tolerance of the FET 2 and thus the ESD tolerance of the semiconductor device are reduced.
[0017]
In view of the above, an object of the present invention is to provide a semiconductor device having a protection function that can sufficiently withstand a high-speed surge such as ESD.
[0018]
[Means for Solving the Problems]
  In solving the above-mentioned problem, claim 1~ 4, 10, 11In the invention described in (1), the protection device for protecting the main transistor (10) formed on the semiconductor substrate from a high-speed surge includes a backflow blocking Zener diode (50) having a cathode directly connected to a control terminal of the main transistor, A protection transistor (41) having an output terminal and an input terminal respectively connected to the anode of the Zener diode and the input terminal of the main transistor, and connected between the control terminal of the protection transistor and the input terminal of the main transistor. And a protective capacitor (42) for causing an initial surge current generated based on the high-speed surge to flow into the control terminal of the protective transistor.
[0019]
When the protection transistor is turned on by the inflow of the initial surge current, the next surge current generated following the initial surge current based on the high-speed surge is caused to flow into the control terminal of the main transistor through the backflow prevention Zener diode,
When the main transistor is turned on by the inflow of the next surge current, the main transistor passes a final surge current generated following the next surge current based on the high speed surge.
[0020]
According to this, no resistance is connected between the protection transistor and the main transistor, and only the reverse current blocking Zener diode having a very small internal resistance value is connected, so that the protection transistor flows through the protection transistor. The next surge current flows through the backflow preventing Zener diode and flows into the control terminal of the main transistor without being restricted.
[0021]
As a result, the next surge current instantaneously and sufficiently flows into the control terminal of the main transistor as the charging current. Therefore, the main transistor is turned on instantaneously, and the final surge current can flow through the driving transistor without causing the avalanche break of the diode constituting the parasitic element or causing the operation of the transistor constituting the parasitic element. . Therefore, it is possible to sufficiently ensure the ESD tolerance of the semiconductor device.
[0022]
  The invention according to claims 5 to 8 is characterized in that a bipolar transistor (46A, 46B, 63) is used instead of the above-described backflow prevention zener diode (50).
[0040]
  Claims9In the invention described in the above, the protection device formed on the semiconductor substrate and protecting the main transistor (10) from the high-speed surge includes the backflow blocking Zener diode (50) having a cathode connected to the control terminal of the main transistor, A protective Zener diode (61) having an anode and a cathode connected to the anode of the reverse current blocking Zener diode and the input terminal of the main transistor, respectively, and an initial surge current generated in parallel with the protective Zener diode and based on a high-speed surge And a protective capacitor (62b) that flows into the control terminal of the main transistor through the reverse current blocking Zener diode, and the cathode of the protective Zener diode connected in parallel with the protective capacitorAnd the protective capacitorIs directly connected to the input terminal of the main transistor.
[0041]
The protective Zener diode causes the next surge current generated after the initial surge current based on the high-speed surge to flow into the control terminal of the main transistor through the reverse current blocking Zener diode,
When the main transistor is turned on by the inflow of the initial surge current and the next surge current, the main transistor passes a final surge current generated following the next surge current based on the high-speed surge.
[0042]
According to this, the initial surge current flows into the control terminal of the main transistor through the protective capacitor and the reverse current blocking Zener diode, and then the next surge current passes through the protective Zener diode and the reverse current blocking Zener diode to the main transistor. It flows into the control terminal.
[0043]
Here, no resistance is connected between the anode of the protective Zener diode and the control terminal of the main transistor, and only the reverse current blocking Zener diode having a very small internal resistance value is connected.
[0044]
Accordingly, the initial surge current and the next surge current are instantaneously and sufficiently flown as charging currents sequentially through the control terminal of the main transistor through the backflow prevention Zener diode without being restricted at all.
[0045]
Therefore, the main transistor is turned on instantaneously, and the final surge current can flow without causing the avalanche break of the diode as a parasitic element or the operation of the transistor as a parasitic element. As a result, the ESD tolerance of the semiconductor device is improved.
[0049]
  Claims1According to the invention described in,The protection transistor is connected in parallel, and includes a protection Zener diode whose anode is connected to the input terminal of the main transistor and whose cathode is connected to the cathode of the Zener diode. It controls the current supply to the load connected to the terminal, the load generates a load surge when the power is cut off, the high speed surge is caused by electrostatic discharge, and the load surge is The frequency of the protection zener diode is smaller than that of the high-speed surge, and the protection Zener diode is broken down before the protection transistor is turned on by the protection capacitor to turn on the main transistor. It is.
[0050]
In this way, the breakdown is caused by the load surge having a frequency lower than that of the high-speed surge, and the main transistor is turned on. Therefore, the main transistor can be protected not only in the high-speed surge but also in the load surge.
[0051]
  Claims2Like the invention described in,The high-speed surge may have a frequency in the GHz range, and the load surge may have a frequency in the kHz range.
[0052]
  Claims3, 10According to the invention described in,The operating resistance until the next surge current flows into the control terminal of the main transistor through the reverse current blocking Zener diode is Rh, and the driving resistance arranged in the path from the driving circuit for driving the main transistor is Rd. Then, there is a relationship of Rd> Rh.
[0053]
  As a result, the voltage drop at the drive resistance required to operate the main FET reliably when ESD is applied is sufficiently higher than the threshold voltage of the main FET.The
[0054]
  Claims4According to the invention described in,The operating resistance until the load surge current flows into the control terminal of the main transistor through the reverse current blocking Zener diode is Rh, and the driving resistance arranged in the path from the driving circuit for driving the main transistor is Rd. Then, there is a relationship of Rd> Rh.
[0055]
  As a result, the voltage drop at the drive resistance required to ensure that the main FET operates when a load surge is applied is sufficiently higher than the threshold voltage of the main FET.The
[0056]
  Claims11According to the invention described in,The main transistor is formed as a cell region having a plurality of single cells on a semiconductor substrate, and the control terminal of the main transistor is formed as a common terminal for a plurality of single cells. The terminal is pulled out of the cell region and connected to a signal applying electrode formed on the surface of the semiconductor substrate so as to surround the cell region outside the cell region, and the signal applying electrode is The cathode of the backflow prevention Zener diode is connected, and the wiring width is wider than the wiring width from the cathode to the signal application electrode.
[0058]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0059]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, each embodiment of the present invention will be described with reference to the drawings.
[0060]
(First embodiment)
FIG. 1 shows a first embodiment of a semiconductor device to which the present invention is applied.
[0061]
The semiconductor device includes a lateral DMOS (hereinafter referred to as LDMOS) load driving FET 10, and the FET 10 is connected to a load 20 at its drain.
[0062]
Further, the FET 10 is switched at the gate by applying a pulse voltage from the gate driving circuit 30 through the Zener diode 31, the resistor 32 (having a resistance value of about 1 kΩ), and the Zener diode series circuit 33. ing. The FET 10 is hereinafter referred to as a main FET 10.
[0063]
Here, as shown in FIG. 1, the main FET 10 is formed with an internal diode 11, an internal resistor 12, and a parasitic transistor 13. A surge such as ESD is applied to the semiconductor device from the terminal of the load 20.
[0064]
Each Zener diode of the Zener diode series circuit 33 is composed of an npn-type transistor base and emitter, and the withstand voltage of these Zener diodes is about 8V. Further, the number of Zener diodes is three so as to be equal to or lower than the withstand voltage of the gate oxide film of the main FET 10. The Zener diode 31 serves to clamp the pulse voltage of the gate drive circuit 30 to the operating voltage, and the withstand voltage of the Zener diode 31 is set to the gate drive voltage (about 8 V) of the main FET 10.
[0065]
The semiconductor device also includes a protection circuit 40 and a backflow prevention zener diode 50 connected between the gate and drain of the main FET 10 as protection devices.
[0066]
The protection circuit 40 includes a protection MOSFET 41, and the FET 41 is connected to the drain of the main FET 10 at the drain thereof. The source of the FET 41 is connected to the gate of the main FET 10 via the Zener diode 50. The FET 41 is also formed with an internal diode, an internal resistor, and a parasitic transistor, like the main FET 10. The FET 41 is hereinafter referred to as an auxiliary FET 41.
[0067]
The protection circuit 40 includes a capacitor 42 connected between the gate and drain of the auxiliary FET 41, and a Zener diode series circuit 43 (consisting of a series circuit of a plurality of Zener diodes) connected in parallel to the capacitor 42. Yes. The capacitor 42 is formed using an oxide film formed on a silicon substrate.
[0068]
Here, the capacitor 42 is applied with ESD from the load 20 to flow in an initial surge current generated based on the ESD, and the auxiliary FET 41 is flowed in the next surge current generated following the initial surge current based on ESD. The diode series circuit 43 plays a role of flowing a surge current slower than ESD included in the surge of the load 20. In FIG. 1, reference numeral 44 indicates a pull-down resistor for turning off the auxiliary FET 41.
[0069]
The Zener diode 50 is connected at its anode to the source of the auxiliary FET 41, and the cathode of the Zener diode 50 is connected to the gate of the main FET 10. The Zener diode 50 plays a role for preventing a backflow when the main FET 10 is turned on, and the withstand voltage of the Zener diode 50 is set to be equal to or higher than the gate drive voltage (about 8 V) of the main FET 10. In FIG. 1, reference numeral 34 denotes a Zener diode (having a withstand voltage of about 100 V) that prevents a surge from the ground line.
[0070]
In the first embodiment configured as described above, when ESD is applied from the load 20 to the semiconductor device, an initial surge current based on the ESD flows into the gate of the auxiliary FET 41 through the capacitor 42. Since the area of the auxiliary FET 41 is smaller than the area of the main FET 10 and the input capacitance of the gate of the auxiliary FET 41 is small, the auxiliary FET 41 is turned on in a short time. Thereby, the drain-source of the auxiliary FET 41 becomes conductive with a low resistance.
[0071]
Along with this, the next surge current based on ESD flows through the auxiliary FET 41 and flows into the gate of the main FET 10 through the Zener diode 50.
[0072]
Here, in the first embodiment, no resistor is connected between the source of the auxiliary FET 41 and the gate of the main FET 10, and only the Zener diode 50 is connected. Moreover, the internal resistance value of the Zener diode 50 is very small.
[0073]
Therefore, the next surge current flowing through the auxiliary FET 41 flows into the gate of the main FET 10 through the Zener diode 50 without being restricted. This means that the next surge current instantaneously and sufficiently flows into the gate of the main FET 10 as a charging current.
[0074]
As a result, the main FET 10 is turned on instantaneously, causing the avalanche break of the internal diode 11 or causing the operation of the internal transistor 13 to flow in the final surge current generated following the next surge current based on ESD. Let
[0075]
As a result, it is possible to sufficiently ensure the ESD tolerance of the semiconductor device.
[0076]
In the first embodiment, the capacitor 42 is connected between the drain and gate of the auxiliary FET 41 as described above. For this reason, when the next surge current flows into the drain of the auxiliary FET 41, a part of the next surge current flows into the gate of the auxiliary FET 41 through the capacitor 42. Here, in particular, since the impedance of the capacitor 42 is low for a high-speed surge (about n seconds) like ESD, a larger amount of current can be passed through the capacitor 42.
[0077]
When the gate of the auxiliary FET 41 is charged and becomes equal to or higher than the threshold value, the auxiliary FET 41 enters an operating state and can flow more surge current. In general, a capacitor can be designed to have a smaller impedance when viewed with the same size as a conventional Zener diode, so that the ESD surge resistance can be improved as compared with the conventional case.
[0078]
Further, when a Zener diode is used in the protection circuit as in the prior art, the Zener diode breaks faster than the auxiliary FET 41 and the gate voltage of the main FET 10 is sufficiently increased with respect to the application of the ESD surge. Since it is necessary to set the breakdown voltage to a value considerably lower than the breakdown voltage of the auxiliary FET 41, the substantial breakdown voltage of the main FET 10 is reduced. However, in the protection circuit using the capacitor 42 as in the first embodiment, Thus, the breakdown voltage of the auxiliary FET 41 is not reduced.
[0079]
Incidentally, FIG. 2A shows the ESD waveform and the operation timing of the protection circuit shown in FIG. 1 in the semiconductor device according to the first embodiment. According to this, the ESD waveform rises at several nsec to 10 nsec, and the peak rises to about 200A. In response to such a surge, the capacitor 42 operates at time Ta, and an initial surge is injected into the gate of the auxiliary FET 41. At time Tb, the auxiliary FET 41 operates and injects the next surge into the gate of the main FET 10. At time Tc, the main FET 10 operates and absorbs the final surge in the main FET operating range shown in FIG.
[0080]
Further, in the semiconductor device according to the first embodiment, when a resistor is connected in series to the Zener diode 50, it is examined how the ESD breakdown voltage changes according to the resistance value of the resistor. A graph as shown in b) was obtained.
[0081]
According to this, as the resistance value of the resistor increases, the ESD breakdown voltage decreases. For example, when the resistance value of the resistor is 50Ω as in the conventional example, the ESD breakdown voltage is reduced to half compared to the case where the resistor is not connected as in the first embodiment, and the resistance of the resistor is reduced. It rises as the value decreases.
[0082]
Therefore, if the resistor is not connected as in the first embodiment, the ESD breakdown voltage can be maintained at the maximum, and the ESD tolerance can be maintained at the maximum.
[0083]
When a surge slower than ESD is applied from the load 20 to the semiconductor device, the Zener diode of the Zener diode series circuit 43 breaks, and the surge current based on the slow surge passes through the Zener diode series circuit 43 and flows through the auxiliary FET 41. The auxiliary FET 41 flows into the gate and turns on the auxiliary FET 41. Accordingly, the main FET 10 is turned on and flows through the main FET 10. Thereby, the semiconductor device can be protected from a surge slower than ESD.
[0084]
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS.
[0085]
In the second embodiment, the protection circuit 60 is connected between the Zener diode 50 and the load 20 in place of the protection circuit 40 described in the first embodiment.
[0086]
The protection circuit 60 includes a Zener diode 61 and a series circuit 62 including a parasitic resistance 62a of the capacitor 62b and the capacitor 62b. The Zener diode 61 is connected at its cathode to the drain of the main FET 10, and the anode of the Zener diode 61 is connected to the gate of the main FET 10 via the Zener diode 50. Other configurations are the same as those in the first embodiment.
[0087]
In the second embodiment configured as described above, when ESD is applied from the load 20 to the semiconductor device, the initial surge current flows through the series circuit 62 and flows into the gate of the main FET 10 via the Zener diode 50, Next, the next surge current flows through the Zener diode 61 and flows into the gate of the main FET 10 through the Zener diode 50.
[0088]
Here, in the second embodiment, no resistor is connected between the anode of the Zener diode 61 and the gate of the main FET 10, and only the Zener diode 50 is connected. Moreover, the internal resistance value of the Zener diode 50 is very small as described above.
[0089]
Therefore, the initial surge current flowing through the series circuit 62 including the capacitor 62b and the next surge current flowing through the Zener diode 61 both flow into the gate of the main FET 10 through the Zener diode 50 without being narrowed down at all. This means that the initial surge current and the next surge current flow into the gate of the main FET 10 instantaneously and sufficiently as a charging current.
[0090]
As a result, the main FET 10 is turned on instantaneously and causes the final surge current based on ESD to flow without causing an avalanche break of the internal diode 11 or causing the operation of the internal transistor 13.
[0091]
As a result, even if the auxiliary FET 41 described in the first embodiment is not provided, the ESD tolerance of the semiconductor device can be obtained by the synergistic action of the series circuit 62 including the capacitor 62b and the Zener diode 61 as in the second embodiment. Can be secured sufficiently.
[0092]
Incidentally, in the semiconductor device according to the second embodiment, the presence or absence of the Zener diode 61 and the Zener voltage V of the Zener diode 61 are related to the relationship between the ESD breakdown voltage and the capacitance of the capacitor 62b.ZDWhen the resistance value R of the resistor 62a was examined as a parameter, graphs indicated by the respective symbols L1 to L4 in FIG. 4 were obtained. Here, the graph L4 shows the case where the Zener diode 61 is not provided, and the graph L3 shows the Zener voltage VZD= 51 (V) and the resistance value R = 10 (Ω) is shown, and the graph L2 shows the Zener voltage VZD= 43 (V) and resistance value R = 10 (Ω) is shown, and graph L1 shows Zener voltage VZD= 34 (V) and resistance value R = 10 (Ω).
[0093]
According to this, it can be seen from the graph L1 to the graph L4 that the ESD breakdown voltage decreases sequentially, and that the larger the capacitance of the capacitor 62b, the higher.
[0094]
Further, the capacitance of the capacitor 62b = 20 (pF), the resistance value R = 5 (Ω), and the Zener voltage VZDThe initial surge current when = 34 (V) changes as indicated by reference numeral G1 in FIG. 5, and the next surge current changes as indicated by reference numeral G2 in FIG.
[0095]
Therefore, it can be seen that the above-described effect of the second embodiment can be achieved by the substantially parallel circuit of the capacitor 62b and the Zener diode 61.
[0096]
(Third embodiment)
FIG. 6 shows a third embodiment of the present invention.
[0097]
In the third embodiment, the protection circuit 60A is employed in place of the protection circuit 40 described in the first embodiment.
[0098]
The protection circuit 60A has a configuration in which the Zener diode 50 is eliminated by employing a bipolar transistor 63 instead of the MOSFET 41 in the protection circuit 40. The bipolar transistor 63 is connected at its collector to the drain of the main FET 10, and the emitter of the bipolar transistor 63 is connected to the gate of the main FET 10. The base of the bipolar transistor 63 is connected to the collector of the bipolar transistor 63 through a parallel circuit of a Zener diode 61 and a series circuit 62. Other configurations are the same as those in the first embodiment.
[0099]
In the third embodiment configured as described above, when ESD is applied from the load 20 to the semiconductor device, the initial surge current flows into the base of the bipolar transistor 63 through the series circuit 62, and then the next surge. A current flows through the Zener diode 61 and flows into the base of the bipolar transistor 63. The bipolar transistor 63 is turned on with these inflow currents.
[0100]
For this reason, the next surge current flows through the bipolar transistor 63 and directly flows into the gate of the main FET 10 as a charging current.
[0101]
In this case, since the bipolar transistor 63 has a current amplification function, the gate of the main FET 10 is quickly charged.
[0102]
As a result, the main FET 10 is turned on quickly and instantaneously, causing the final surge current to flow without causing an avalanche break of the internal diode 11 or causing the operation of the internal transistor 13.
[0103]
As a result, even without the auxiliary FET 41 as described in the first embodiment, the semiconductor circuit can be obtained by the synergistic action of the series circuit 62 and the Zener diode 61 and the adoption of the bipolar transistor 63 as in the third embodiment. The ESD tolerance of the apparatus can be sufficiently secured.
[0104]
Here, the portion between the emitter and the base in the bipolar transistor 63 plays the same role as the backflow preventing Zener diode 50. In other words, the bipolar transistor 63 inevitably incorporates a backflow prevention zener diode similar to the zener diode 50, and therefore employs the backflow prevention zener diode 50 as described in the above embodiments. There is no need to do. Therefore, the above-described effects can be achieved while ensuring the reduction of the constituent elements of the semiconductor device.
[0105]
Further, if the operational effects in the third embodiment are described in comparison with the operational effects of the protection device (see FIG. 23) described in JP-A-8-64812, the protection described in JP-A-8-64812 is described. In the device, the FET 4a is connected between the gate and drain of the FET 2. For this reason, when the gate of the FET 2 is biased by the gate drive circuit to turn on the FET 2, the Zener diode 5 inevitably becomes the FET 2 in order to prevent the current from flowing back from the gate drive circuit to the drain side of the FET 2 through the FET 4a. And the source of the FET 4a.
[0106]
However, the backflow preventing Zener diode 5 always includes a parasitic resistance therein. For this reason, when the parasitic resistance is reduced, the size of the Zener diode 5 is increased, resulting in an increase in cost. On the other hand, if the size of the Zener diode is reduced, the parasitic resistance is increased, and the gate charge current of the FET 2 at the time of ESD application is reduced to reduce the ESD tolerance.
[0107]
Therefore, when the bipolar transistor 63 is employed as in the third embodiment, the above-described effects can be achieved while ensuring a reduction in the number of constituent elements such as a backflow preventing Zener diode.
[0108]
(Fourth embodiment)
FIG. 7 shows a fourth embodiment of the present invention.
[0109]
In the fourth embodiment, a protection circuit 70 is employed instead of the protection circuit 40 (see FIG. 1) described in the first embodiment.
[0110]
The protection circuit 70 includes four LDMOS type FETs 71 to 74 connected in a Darlington connection. The FET 71 is connected at its drain to the drain of the main FET 10 described in the first embodiment, and the source of the FET 71 is connected to the gate of the main FET 10 through the Zener diode 50.
[0111]
The drains of the remaining FETs 72 to 74 are both connected to the drain of FET 71, the source of FET 72 is connected to the gate of FET 71, the source of FET 73 is connected to the gate of FET 72, and the source of FET 74 is FET 73. Connected to the gate.
[0112]
The resistor 75 is connected between the gate and source of the FET 71, the resistor 76 is connected between the gate and source of the FET 72, the resistor 77 is connected between the gate and source of the FET 73, and the resistor 78 is connected to the FET 74. Connected between gate and source. Other configurations are the same as those in the first embodiment.
[0113]
In the fourth embodiment configured as described above, when ESD is applied from the load 20 to the semiconductor device, the initial surge current flows into the gate of the FET 74 of the protection circuit 70 via the series circuit 79. Accordingly, when the FET 74 is turned on, the initial surge current flows through the FET 74 and flows into the gate of the FET 73 to turn on the FET 73. Then, the initial surge current flows through the FET 73 and flows into the gate of the FET 72 to turn on the FET 72. Accordingly, the initial surge current flows through the FET 72 and flows into the gate of the FET 71 to turn on the FET 71.
[0114]
When the FET 71 is turned on in this way, the next surge current flows into the gate of the main FET 10 through the FET 71 and the Zener diode 50.
[0115]
Here, since the FETs 71 to 74 are Darlington connected in four stages, the amplification effect is large. Similarly to the first embodiment, no resistor is connected between the source of the FET 71 and the gate of the main FET 10, and only the Zener diode 50 is connected. Moreover, the internal resistance value of the Zener diode 50 is very small as described above.
[0116]
Therefore, the next surge current flowing through the FET 71 passes through the Zener diode 50 and quickly flows into the gate of the main FET 10 without being restricted. This means that the next surge current instantaneously and sufficiently flows into the gate of the main FET 10 as a charging current.
[0117]
As a result, the main FET 10 is turned on instantaneously and causes a final surge current subsequent to the next surge current in the ESD to flow without causing an avalanche break of the internal diode 11 or causing the operation of the internal transistor 13.
[0118]
As a result, it is possible to sufficiently ensure the ESD tolerance of the semiconductor device.
[0119]
The slow surge current described in the first embodiment flows through each FET 74 to 71 and the main FET 10.
[0120]
As described above, in place of the Zener diode series circuit 43 and the capacitor 42 described in the first embodiment and the series circuit 62 and the Zener diode 61 described in the third embodiment as in the fourth embodiment, 3 Even if the stage FETs 74 to 72 are employed, the above-described effects can be achieved in the same manner as in the first or second embodiment.
[0121]
Incidentally, when the relationship between the number of FETs and the ESD breakdown voltage in the protection circuit 70 in the fourth embodiment was examined, the result shown in FIG. 8 was obtained. According to this, it can be seen that the ESD breakdown voltage increases as the number of FETs increases, and thus the ESD tolerance of the semiconductor device increases. In particular, it can be understood that the effect suddenly increases at two or more stages and starts to saturate.
(Fifth embodiment)
FIG. 9 shows a fifth embodiment of the present invention. In the fifth embodiment, a protection circuit 80 in which the Zener diode series circuit 43 is removed and a protection Zener diode circuit 81 is newly added between the source and drain of the auxiliary FET 41 in the circuit described in the first embodiment. It is a thing. The same elements as those in the circuit shown in FIG.
[0122]
The protection circuit 80 is a circuit for protecting the ESD composed of the capacitor 42 and the auxiliary FET 41 as described above. ESD is a very fast surge whose speed is on the order of several tens of nanoseconds, and its frequency is also on the order of GHz. In order to absorb such a high-speed surge in the main FET 10, it is necessary to operate the auxiliary FET 41 at a high speed. For this reason, the capacitor 42 is, for example, about 20 pF, and a high-frequency surge is quickly supplied to the gate of the auxiliary FET 41. Need to be injected. However, in the case of such a capacitance value, in the case of a low-speed, low-frequency (μsec, kHz order) surge with respect to ESD, such as a load surge (for example, an L load surge due to energization interruption of an inductive load, etc.) Before the auxiliary FET 41 is operated through the capacitor 42, a surge may occur and the main FET 10 may be destroyed by a transistor that is parasitic inside. In other words, because of the capacitor, it works against a low frequency surge.
[0123]
Therefore, in the protection circuit 80, the protective Zener diode circuit 81 is connected in parallel to the auxiliary FET 41, so that the protective Zener diode circuit 81 injects an L load surge to the gate of the main FET 10 instead of the auxiliary FET 41. The main FET 10 is operated before the L load surge rises so as to absorb the L load surge.
The ESD in the present invention is 150Ω and 150 pF as discharge conditions, the ESD applied voltage is about 25 kV and about 200 A, the frequency is in the GHz level and continues for several tens of nsec, and the L load surge is several A (for example, 3A), 60 V, and a frequency of about 100 kHz is assumed.
[0124]
In addition, conditions for sufficiently absorbing the L load surge by the main FET 10 are shown below.
[0125]
The condition of Rd> Rh is preferable when the operation resistance of the protection unit including the protection circuit 80 and the Zener diode 50 is Rh and the gate drive resistance 32 is Rd when viewed from the gate of the main FET 10. This is because the voltage drop at the gate drive resistor can sufficiently drive the main FET 10 when the Zener diode breaks down due to the L load surge and the current also flows into the gate drive resistor Rd (for example, the threshold voltage Vth This is because it is possible to secure up to 3 times).
[0126]
Similarly, in order to reliably operate the main FET 10 to absorb ESD, the voltage drop generated in the drive resistor 32 by the next surge flowing from the auxiliary FET 41 to the control terminal of the main FET 10 is sufficiently larger than the threshold value of the main FET 10. Therefore, it is preferable to satisfy the above condition of Rd> Rh.
[0127]
FIG. 10 shows a sixth embodiment of the present invention.
[0128]
In the sixth embodiment, the capacitor 42 described in the first embodiment is formed in a layout as shown in FIG.
[0129]
FIG. 10 shows a plane of the capacitor 42 in the sixth embodiment. One electrode (deep n) forming the capacitor 42 is shown in FIG.+Compared to the conventional structure (see FIG. 11), the contact 42a of one electrode and the contact 42b of the other electrode are formed between the other electrode (made of polysilicon) and the other electrode (made of polysilicon). As shown in FIG.
[0130]
Thereby, the parasitic resistance of the capacitor 42 can be reduced as much as possible, and as a result, the operational effect of the capacitor 42 in FIG. 1 can be further improved.
(Seventh embodiment)
FIG. 12A shows a seventh embodiment of the present invention.
[0131]
In the seventh embodiment, unlike the first embodiment, the resistor 44 described in the first embodiment is connected between the gates of the FETs 10 and 46. The FET 46 corresponds to the FET 41 described in the first embodiment.
[0132]
According to this, when the initial surge current tries to flow into the drain of the FET 46, the initial surge current flows into the gate of the FET 46 via the capacitor 42 and charges the gate. Accordingly, when the potential of the gate is charged to a threshold value or more, the FET 46 is turned on. Next, a current is injected into the gate of the FET 10 connected to the source of the FET 46 through the Zener diode 50.
[0133]
If the gate potential of the FET 10 is charged to a threshold value or higher, the FET 10 enters an ON operation state and more surge current flows. That is, since a surge current can flow when the FET 10 is turned on, the operation of the parasitic bipolar transistor can be prevented and the ESD surge resistance can be improved.
[0134]
However, the resistor 44 serves as a pull-down resistor for the FET 46 and discharges the gate charge of the FET 46 to turn off the FET 46.
[0135]
Incidentally, both FETs 10 and 46 described in the seventh embodiment are formed in a planar structure and a sectional structure as shown in FIGS. 13 (a) and 13 (b).
[0136]
As a result, both FETs 10 and 46 can be manufactured in the same process, so there is no increase in the number of processes. In addition, since such a structure is common, description is abbreviate | omitted.
[0137]
FIG. 12B shows a modification of the seventh embodiment.
[0138]
In this modification, both zener diodes 45a and 45b connected in series with opposite polarities are connected between the gate and drain of the FET 46 in place of the capacitor 42 in the seventh embodiment. Note that the anode of the Zener diode 45 b is connected to the gate of the FET 46.
[0139]
According to this modification, when the initial surge current flows into the drain of the FET 46, the two Zener diodes 45a and 45b first break and charge the initial surge current by flowing into the gate of the FET 46. As a result, the FET 46 is turned on. Therefore, the gate of the main FET 10 is charged, and the final surge current can flow through the main FET 10 under the ON operation of the main FET 10. Also by this, it is possible to achieve substantially the same operational effects as the seventh embodiment.
(Eighth embodiment)
FIG. 14 shows an eighth embodiment of the present invention. The eighth embodiment shows a pattern diagram of the main FET 10 formed on the semiconductor substrate. The gate lead Al wiring 62 is formed so as to surround the cell region 65 with respect to the cell region 65 including a plurality of single cells each including the drain 60 and the source 61.
[0140]
The gate lead Al wiring 62 is insulated from the polysilicon layer as a gate electrode through an insulating film, and is connected to the polysilicon layer by a gate poly-Si contact 66. The gate lead Al wiring 62 is formed to have a larger wiring width than the wiring 63 connected to the Zener diode 50 and the wiring 64 connected to the source electrode of the auxiliary FET 41. This formation is preferable because the main FET 10 can be instantaneously driven even when an ESD or L load surge is applied.
[0141]
FIG. 15A shows a ninth embodiment of the present invention.
[0142]
In the ninth embodiment, a bipolar transistor 46A is employed in place of the FET 46 and the Zener diode 50 in the seventh embodiment (see FIG. 12A).
[0143]
The bipolar transistor 46A is connected at its emitter to the gate of the main FET 10, and the collector of the bipolar transistor 46A is connected to the drain of the main FET 10. The base of the bipolar transistor 46A is connected to the collector of the bipolar transistor 46A via the capacitor 42.
[0144]
According to the ninth embodiment configured as described above, when the next surge current flows into the collector of the bipolar transistor 46A, the next surge current flows through the capacitor 42 into the base of the bipolar transistor 46A. As a result, the base-emitter junction capacitance of the bipolar transistor 46A is charged. When the base potential of the bipolar transistor 46A becomes equal to or higher than the diffusion potential (about 0.6V), the bipolar transistor 46A enters an ON operation state. Next, the next surge current is injected into the gate of the main FET 10 connected to the emitter of the bipolar transistor 46A.
[0145]
Here, if the gate potential of the main FET 10 becomes equal to or higher than the threshold value, the main FET 10 enters the ON operation state, and more final surge current flows through the main FET 10.
[0146]
That is, since the final surge current flows through the main FET 10 when the main FET 10 is turned on, the operation of the parasitic bipolar transistor of the main FET 10 can be prevented, and the ESD tolerance can be improved.
[0147]
FIG. 15B shows a modification of the ninth embodiment.
[0148]
In this modification, both Zener diodes 47a and 47b connected in series with opposite polarities are connected between the base capacitor of the bipolar transistor 46A instead of the capacitor 42 in the ninth embodiment. The anode of the Zener diode 47b is connected to the base of the bipolar transistor 46A.
[0149]
In this modified example configured as described above, when the next surge current flows into the collector of the bipolar transistor 46A, the next surge current flows into both the Zener diodes 47a and 47b and breaks the Zener diode 47b. Therefore, the next surge current charges the base-emitter junction capacitance of the bipolar transistor 46A. Along with this, the bipolar transistor 46A enters an ON operation state. The main FET 10 is then charged at its gate and enters an on state, so that the final surge current can flow through the main FET 10. Also by this, the same effect as the ninth embodiment can be achieved.
(10th Embodiment)
FIG. 16A shows a tenth embodiment of the present invention.
[0150]
In the tenth embodiment, the MOSFET 47 and the resistor 47a are additionally employed in the protection circuit (see FIG. 12A) described in the seventh embodiment.
[0151]
The FET 47 is connected at its drain to the drain of the FET 46, and the source of the FET 47 is connected to the gate of the FET 46. The gate of the FET 47 is connected to the drain of the FET 47 through the capacitor 42, and is connected to the gate of the FET 46 through the resistor 47a. Other configurations are the same as those in the seventh embodiment.
[0152]
In the tenth embodiment configured as described above, the FET 47 is charged by the capacitor 42 at its gate, while the FET 46 is charged by the FET 47 that is turned on at its gate. Therefore, the gate voltage of the FET 46 can be boosted to a higher voltage.
[0153]
Therefore, more current can be passed through the main FET 10. As a result, since the bias voltage of the gate of the main FET 10 is further increased, the maximum value of the drain saturation current accompanying the ON operation of the main FET 10 is also increased. Thereby, according to the eighth embodiment, the ESD tolerance can be further improved. Note that the ESD tolerance can be further improved by further increasing the number of FETs in the protection circuit.
[0154]
FIG. 16B shows a modification of the tenth embodiment.
[0155]
In this modification, a Zener diode 48 is connected between the gate and drain of the FET 47 instead of the capacitor 42 described in the tenth embodiment.
[0156]
As a result, in the present modification, the FET 47 is charged at its gate by the Zener diode 48 unlike the eighth embodiment, but the FET 46 is the same as the eighth embodiment. Since the gate 47 is charged by the FET 47 that has been turned on, the present embodiment can achieve the same effects as those of the tenth embodiment.
(Eleventh embodiment)
FIG. 17A shows an eleventh embodiment of the present invention.
[0157]
In the eleventh embodiment, the bipolar transistors 47A and 46B are employed in place of the FETs 47 and 46 in the tenth embodiment (see FIG. 16A).
[0158]
The bipolar transistor 47A is connected at its collector to the gate of the main FET 10 via the collector and emitter of the bipolar transistor 46B. The base of the bipolar transistor 47A is connected to the collector of the bipolar transistor 47A via the capacitor. The Zener diode 50 is abolished. Other configurations are the same as those in the tenth embodiment.
[0159]
In the eleventh embodiment configured as described above, since both bipolar transistors 47A and 46B are so-called Darlington connected, the initial surge current flowing through the capacitor 42 can be sufficiently amplified. Therefore, the gate potential of the main FET 10 can be further increased. Therefore, since the drain saturation current of the main FET 10 can be further increased, according to the eleventh embodiment, the ESD tolerance can be further improved. If the number of bipolar transistors is further increased, the ESD tolerance can be further improved. Similarly, a combination of a bipolar transistor and an LDMOS type FET can improve the ESD tolerance.
[0160]
In the eleventh embodiment, the Zener diode 50 is abolished in consideration of the diode between the base and the emitter of the bipolar transistor.
[0161]
FIG. 17B shows a modification of the eleventh embodiment.
[0162]
In this modification, the Zener diode 48 described in the modification of the tenth embodiment (see FIG. 16B) is replaced with the base transistor of the bipolar transistor 47A in place of the capacitor 42 in the eleventh embodiment. Connected between collectors.
[0163]
Thus, in this modification, the bipolar transistor 47A is charged at its base by the Zener diode 48, unlike the eleventh embodiment, but the bipolar transistor 46B is different from the eleventh embodiment. Similarly, since the base transistor is charged by the bipolar transistor 47A that is turned on, the same effect as the eleventh embodiment can also be achieved by this modification.
(Twelfth embodiment)
FIG. 18 (a) shows a twelfth embodiment of the present invention.
[0164]
In the twelfth embodiment, the Zener diode 50 described in the first embodiment is improved in its structure for the following reason.
[0165]
Conventionally, a Zener diode is manufactured using a nPN emitter-base breakdown voltage (about 8 V) in a junction isolation system. That is, by using a short circuit between the collector and base of the transistor, the base is used as an anode, the emitter is used as a cathode, and the collector n-type region and p-type device isolation region are used in a reverse biased state (FIG. )reference).
[0166]
Therefore, according to such a configuration, there is a problem that an unnecessary collector region is originally required for the Zener diode for element isolation, and an extra space is allocated accordingly.
[0167]
For this reason, in the twelfth embodiment, the collector region, which is an extra component in the conventional Zener diode, is shown by utilizing the feature of the insulation separation method that the potential of the n-type substrate can be used in a floating state. As indicated by 18 (a), the zener diode 50 is provided by being abolished. This means that a Zener diode with higher area efficiency is provided as the Zener diode 50 in achieving the operational effect of the first embodiment.
[0168]
FIG. 19 shows a modification of the twelfth embodiment.
[0169]
In this modification, in order to reduce the parasitic series resistance in the Zener diode 50 described in the twelfth embodiment, as shown in FIG. In addition, there is provided a configuration in which the resistance is reduced by forming the first and second aluminum wirings of the first layer and the second layer, respectively.
[0170]
In this modification, the emitter / base contact of the Zener diode 50 may be alternately laid out vertically and horizontally like a checkered pattern as shown in FIG. As indicated by (), the stripes may be laid out so as to be elongated and opposed to each other.
[0171]
When the ESD tolerance in the protection circuit described in each of the above embodiments was examined, the result shown in FIG. 21 was obtained.
[0172]
However, in FIG. 21, ZD indicates a case where a Zener diode is used in the protection circuit. Indicates a case where a capacitor is used in the protection circuit, and ZD / LD indicates a case where a Zener diode and an auxiliary MOSFET (FET 41) are used in the protection circuit.
[0173]
cap. / LD indicates a case where a capacitor and an auxiliary MOSFET (FET 41) are used in the protection circuit, and ZD / Bip. Indicates a case where a Zener diode and a bipolar transistor are used in the protection circuit, and cap / Bip. Indicates a case where a capacitor and a bipolar transistor are used in the protection circuit, and ZD / LD / LD indicates a case where a Zener diode and auxiliary MOSFETs (FETs 46 and 47) are used in the protection circuit.
[0174]
In addition, cap. / LD / LD indicates a case where capacitors and auxiliary MOSFETs (FETs 46 and 47) are used in the protection circuit, and ZD / Bip. / Bip. Indicates a case where a Zener diode and a bipolar transistor (46, 47A) are used in the protection circuit, and cap / Bip. / Bip. Indicates a case where capacitors and bipolar transistors (46B, 47A) are used in the protection circuit. “None” indicates a case where the above-described element is not used in the protection circuit. That is, this is the case of the main FET 10 alone.
[0175]
According to this, each ESD tolerance is shown by each bar graph.
[0176]
In implementing the present invention, the MOSFET described in each of the above embodiments is not limited to LDMOS but may be VDMOS. Further, the MOSFET may be an isolation type (SOI / trench isolation type) or a junction isolation type.
[0177]
In implementing the present invention, the MOSFET described above may be a so-called IGBT.
[0178]
Although the above description has been made in the form of a so-called low side switch in which the load is arranged on the drain side, the same effect can be expected in the case of a high side switch in which the load is arranged on the source side.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing a first embodiment of the present invention.
2A is a timing chart showing an ESD waveform and an operation timing of the protection circuit of FIG. 1, and FIG. 2B is a diagram showing an ESD breakdown voltage and a resistance for explaining the operation and effect of the first embodiment. It is a graph which shows a relationship.
FIG. 3 is a circuit configuration diagram showing a second embodiment of the present invention.
FIG. 4 is a graph showing a relationship between an ESD breakdown voltage and a capacitance of a capacitor 62b in the second embodiment.
FIG. 5 is a graph showing changes in gate charging current in the second embodiment.
FIG. 6 is a circuit configuration diagram showing a third embodiment of the present invention.
FIG. 7 is a circuit configuration diagram showing a fourth embodiment of the present invention.
FIG. 8 is a graph showing the relationship between the ESD breakdown voltage and the number of FETs in the fourth embodiment.
FIG. 9 is a circuit configuration diagram showing a fifth embodiment of the present invention.
10 is a plan view showing an improved configuration of the capacitor 42 of FIG. 1 showing a sixth embodiment of the present invention. FIG.
11 is a plan view showing a conventional configuration of a capacitor 42. FIG.
12A is a circuit diagram showing a seventh embodiment of the present invention, and FIG. 12B is a circuit diagram showing a modification of the seventh embodiment.
13 (a) is a partial plan view of FIG. 12 (a) showing a seventh embodiment of the present invention, and FIG. 13 (b) is a sectional view taken along line 13b-13b in FIG. 13 (a). It is.
FIG. 14 is a pattern diagram of a main FET formed on a semiconductor substrate according to an eighth embodiment of the present invention.
15A is a circuit diagram showing a ninth embodiment of the present invention, and FIG. 15B is a circuit diagram showing a modification of the ninth embodiment.
16A is a circuit diagram showing a tenth embodiment of the present invention, and FIG. 16B is a circuit diagram showing a modification of the tenth embodiment.
17A is a circuit diagram showing an eleventh embodiment of the present invention, and FIG. 17B is a circuit diagram showing a modification of the eleventh embodiment.
18A is a plan view of a Zener diode 50 showing a twelfth embodiment of the present invention, and FIG. 18B is a plan view of a conventional Zener diode.
FIG. 19 is a plan view showing a modification of the twelfth embodiment.
20A is a plan view showing another modification of the twelfth embodiment, and FIG. 20B is a plan view showing another modification of the twelfth embodiment.
FIG. 21 is a graph showing the relationship between the constituent elements of the protection circuit described in any of the above embodiments and modifications and the ESD tolerance.
FIG. 22 is a circuit configuration diagram of a conventional semiconductor device.
FIG. 23 is a circuit configuration diagram of another conventional semiconductor device.
[Explanation of symbols]
10, 41, 46, 71 to 74 ... FET,
40, 60, 60A, 70, 80 ... protection circuit, 42, 62b ... capacitor,
45a, 45b, 47a, 47b, 48, 50, 61 ... Zener diode,
46A, 46B, 47A, 63 ... bipolar transistors.

Claims (11)

半導体基板に形成された主トランジスタ（１０）を高速サージから保護する保護装置において、
前記主トランジスタの制御端子に直接にカソードが接続された逆流阻止用ツェナーダイオード（５０）と、
このツェナーダイオードのアノード及び前記主トランジスタの入力端子にそれぞれ接続された出力端子及び入力端子を備える保護用トランジスタ（４１）と、
この保護用トランジスタの制御端子と前記主トランジスタの入力端子との間に接続されて前記高速サージに基づき生ずる初期サージ電流を前記保護用トランジスタの制御端子に流入させる保護用コンデンサ（４２）とを備えて、
前記保護用トランジスタは、前記初期サージ電流の流入によりオンしたとき、前記高速サージに基づき前記初期サージ電流に後続して生ずる次期サージ電流を前記逆流阻止用ツェナーダイオードを通して前記主トランジスタの制御端子に流入させ、
前記主トランジスタは、前記次期サージ電流の流入によりオンしたとき、前記高速サージに基づき前記次期サージ電流に後続して生ずる最終サージ電流を流すようにした半導体装置のための保護装置であって、
前記保護用トランジスタに対して並列に接続されるものであって、カソードが前記主トランジスタの前記入力端子に接続され、アノードが前記逆流阻止用ツェナーダイオードのアノードに接続される保護用ツェナーダイオード（８１）を備え、
前記主トランジスタはその入力端子に接続された負荷への電流供給を制御するものであり、前記負荷は通電を遮断された際に負荷サージを発生させるものであり、前記高速サージは静電放電によって生ずるものであり、前記負荷サージは前記高速サージであるに比べてその周波数が小さいものであって、この負荷サージに対して前記保護用ツェナーダイオードは前記保護用トランジスタが前記保護用コンデンサによってオンするより先にブレイクダウンし、前記主トランジスタをオンさせるものであることを特徴とする半導体装置のための保護装置。In the protection device for protecting the main transistor (10) formed on the semiconductor substrate from a high-speed surge,
A backflow prevention zener diode (50) having a cathode directly connected to the control terminal of the main transistor;
A protection transistor (41) comprising an output terminal and an input terminal connected to the anode of the Zener diode and the input terminal of the main transistor, respectively;
A protective capacitor (42) connected between the control terminal of the protective transistor and the input terminal of the main transistor, and for causing an initial surge current generated based on the high-speed surge to flow into the control terminal of the protective transistor; And
When the protection transistor is turned on by the inflow of the initial surge current, the next surge current generated following the initial surge current based on the high-speed surge flows into the control terminal of the main transistor through the backflow prevention Zener diode. Let
The main transistor is a protection device for a semiconductor device configured to flow a final surge current generated subsequent to the next surge current based on the high-speed surge when the main transistor is turned on by inflow of the next surge current ,
A protective Zener diode (81) connected in parallel to the protective transistor, having a cathode connected to the input terminal of the main transistor and an anode connected to the anode of the backflow preventing Zener diode. )
The main transistor controls current supply to a load connected to its input terminal, and the load generates a load surge when energization is cut off. The high-speed surge is caused by electrostatic discharge. The load surge has a frequency lower than that of the high-speed surge, and the protection Zener diode is turned on by the protection capacitor with respect to the load surge. A protection device for a semiconductor device , wherein breakdown is performed earlier to turn on the main transistor . 前記高速サージはその周波数がＧＨｚのレンジであり、前記負荷サージはその周波数がｋＨｚのレンジであることを特徴とする請求項１に記載の半導体装置のための保護装置。2. The protection device for a semiconductor device according to claim 1 , wherein the high-speed surge has a frequency in the GHz range, and the load surge has a frequency in the kHz range. 前記逆流阻止用ツェナーダイオードを介して前記次期サージ電流が前記主トランジスタの制御端子に流入するまでの動作抵抗をＲｈとし、前記主トランジスタを駆動するための駆動回路からの経路に配置された駆動抵抗をＲｄとしたとき、Ｒｄ＞Ｒｈの関係があることを特徴とする請求項１に記載の半導体装置のための保護装置。An operating resistance until the next surge current flows into the control terminal of the main transistor through the reverse current blocking Zener diode is Rh, and a driving resistance arranged in a path from the driving circuit for driving the main transistor the when the Rd, protection apparatus for a semiconductor device according to claim 1, characterized in that there is a relation of Rd> Rh. 前記逆流阻止用ツェナーダイオードを介して前記負荷サージ電流が前記主トランジスタの制御端子に流入するまでの動作抵抗をＲｈとし、前記主トランジスタを駆動するための駆動回路からの経路に配置された駆動抵抗をＲｄとしたとき、Ｒｄ＞Ｒｈの関係があることを特徴とする請求項１に記載の半導体装置のための保護装置。An operating resistance until the load surge current flows into the control terminal of the main transistor through the reverse current blocking Zener diode is Rh, and a driving resistance arranged in a path from a driving circuit for driving the main transistor the when the Rd, protection apparatus for a semiconductor device according to claim 1, characterized in that there is a relation of Rd> Rh. 半導体基板に形成された主トランジスタ（１０）を高速サージから保護する保護装置において、In the protection device for protecting the main transistor (10) formed on the semiconductor substrate from a high-speed surge,
前記主トランジスタの制御端子に直接にエミッタが接続され、前記主トランジスタの入力端子にコレクタが接続されたバイポーラトランジスタ（４６Ａ、４６Ｂ）と、A bipolar transistor (46A, 46B) having an emitter directly connected to the control terminal of the main transistor and a collector connected to the input terminal of the main transistor;
このバイポーラトランジスタのベースと前記主トランジスタの入力端子との間に接続されて前記高速サージに基づき生ずる初期サージ電流を前記バイポーラトランジスタのベースに流入させる保護用コンデンサ（４２）またはツェナーダイオード回路（４７ａ、４７ｂ、４８）とを備えて、A protective capacitor (42) or a Zener diode circuit (47a, 47b) connected between the base of the bipolar transistor and the input terminal of the main transistor to flow an initial surge current generated based on the high-speed surge into the base of the bipolar transistor. 47b, 48),
前記バイポーラトランジスタは、前記初期サージ電流の流入によりオンしたとき、前記高速サージに基づき前記初期サージ電流に後続して生ずる次期サージ電流を前記主トランジスタの制御端子に流入させ、When the bipolar transistor is turned on by the inflow of the initial surge current, the next surge current generated following the initial surge current based on the high-speed surge is caused to flow into the control terminal of the main transistor,
前記主トランジスタは、前記次期サージ電流の流入によりオンしたとき、前記高速サージに基づき前記次期サージ電流に後続して生ずる最終サージ電流を流すようにしたことを特徴とする半導体装置のための保護装置。A protection device for a semiconductor device, wherein when the main transistor is turned on by an inflow of the next surge current, a final surge current generated following the next surge current is caused to flow based on the high-speed surge. . 前記保護用コンデンサまたはツェナーダイオード回路と前記バイポーラトランジスタとの間に接続され、前記初期サージ電流を増幅して前記バイポーラトランジスタのベースに流入する補助保護用トランジスタ（４７Ａ)を備えることを特徴とする請求項５に記載の半導体装置のための保護装置。An auxiliary protection transistor (47A) connected between the protection capacitor or Zener diode circuit and the bipolar transistor, amplifies the initial surge current, and flows into the base of the bipolar transistor. Item 6. A protective device for a semiconductor device according to Item 5. 前記主トランジスタはＭＯＳＦＥＴであり、前記補助保護用トランジスタはバイポーラトランジスタであることを特徴とする請求項６に記載の半導体装置のための保護装置。7. The protection device for a semiconductor device according to claim 6, wherein the main transistor is a MOSFET, and the auxiliary protection transistor is a bipolar transistor. 半導体基板に形成された主トランジスタ（１０）を高速サージから保護する保護装置において、In the protection device for protecting the main transistor (10) formed on the semiconductor substrate from a high-speed surge,
前記主トランジスタの制御端子に直接にエミッタが接続され、前記主トランジスタの入力端子にコレクタが接続されたバイポーラトランジスタ（６３）と、A bipolar transistor (63) having an emitter directly connected to the control terminal of the main transistor and a collector connected to the input terminal of the main transistor;
このバイポーラトランジスタのベース及び前記主トランジスタの入力端子にそれぞれ接続されたアノード及びカソードを有する保護用ツェナーダイオード（６１）と、A protective zener diode (61) having an anode and a cathode respectively connected to the base of the bipolar transistor and the input terminal of the main transistor;
この保護用ツェナーダイオードに並列接続されて前記高速サージに基づき生ずる初期サージ電流を前記バイポーラトランジスタのベースに流入させる保護用コンデンサ（６２ｂ）とを備えて、A protective capacitor (62b) connected in parallel to the protective Zener diode and flowing an initial surge current generated based on the high-speed surge into the base of the bipolar transistor;
前記保護用ツェナーダイオードは、前記高速サージに基づき前記初期サージ電流に後続して生ずる次期サージ電流を前記バイポーラトランジスタのベースに流入させ、The protective Zener diode causes the next surge current generated following the initial surge current based on the high-speed surge to flow into the base of the bipolar transistor,
前記バイポーラトランジスタは、前記初期サージ電流の流入によりオンしたとき、前記次期サージ電流を前記主トランジスタの制御端子に流入させ、When the bipolar transistor is turned on by the inflow of the initial surge current, the next surge current flows into the control terminal of the main transistor,
前記主トランジスタは、前記次期サージ電流の流入によりオンしたとき、前記高速サージに基づき前記次期サージ電流に後続して生ずる最終サージ電流を流すようにしたことを特徴とする半導体装置のための保護装置。A protection device for a semiconductor device, wherein when the main transistor is turned on by an inflow of the next surge current, a final surge current generated following the next surge current is caused to flow based on the high-speed surge. . 半導体基板に形成されて主トランジスタ（１０）を高速サージから保護する保護装置において、
前記主トランジスタの制御端子に接続されたカソードを有する逆流阻止用ツェナーダイオード（５０）と、
この逆流阻止用ツェナーダイオードのアノード及び前記主トランジスタの入力端子にそれぞれ接続されたアノード及びカソードを有する保護用ツェナーダイオード（６１）と、
この保護用ツェナーダイオードに並列接続されて前記高速サージに基づき生ずる初期サージ電流を前記逆流阻止用ツェナーダイオードを通して前記主トランジスタの制御端子に流入させる保護用コンデンサ（６２ｂ）とを備えて、
前記保護用ツェナーダイオードは、前記高速サージに基づき前記初期サージ電流に後続して生ずる次期サージ電流を前記逆流阻止用ツェナーダイオードを通して前記主トランジスタの制御端子に流入させ、
前記主トランジスタは、前記初期サージ電流及び次期サージ電流の流入によりオンしたとき、前記高速サージに基づき前記次期サージ電流に後続して生ずる最終サージ電流を流すようにした半導体装置のための保護装置であって、
前記保護用コンデンサと並列接続された前記保護用ツェナーダイオードのカソードと前記保護用コンデンサとが前記主トランジスタの入力端子に直接接続されていることを特徴とする半導体装置のための保護装置。In a protective device formed on a semiconductor substrate to protect the main transistor (10) from high-speed surges,
A backflow blocking Zener diode (50) having a cathode connected to the control terminal of the main transistor;
A protective Zener diode (61) having an anode and a cathode respectively connected to the anode of the reverse current blocking Zener diode and the input terminal of the main transistor;
A protective capacitor (62b) connected in parallel to the protective Zener diode and flowing an initial surge current generated based on the high-speed surge into the control terminal of the main transistor through the reverse current blocking Zener diode;
The protective Zener diode causes the next surge current generated following the initial surge current based on the high-speed surge to flow into the control terminal of the main transistor through the reverse current blocking Zener diode,
The main transistor is a protection device for a semiconductor device that, when turned on by the inflow of the initial surge current and the next surge current, allows a final surge current generated after the next surge current to flow based on the high-speed surge. There,
A protective device for a semiconductor device, wherein a cathode of the protective Zener diode connected in parallel with the protective capacitor and the protective capacitor are directly connected to an input terminal of the main transistor. 半導体基板に形成された主トランジスタ（１０）を高速サージから保護する保護装置において、
前記主トランジスタの制御端子に直接にカソードが接続された逆流阻止用ツェナーダイオード（５０）と、
このツェナーダイオードのアノード及び前記主トランジスタの入力端子にそれぞれ接続された出力端子及び入力端子を備える保護用トランジスタ（４１）と、
この保護用トランジスタの制御端子と前記主トランジスタの入力端子との間に接続されて前記高速サージに基づき生ずる初期サージ電流を前記保護用トランジスタの制御端子に流入させる保護用コンデンサ（４２）とを備えて、
前記保護用トランジスタは、前記初期サージ電流の流入によりオンしたとき、前記高速サージに基づき前記初期サージ電流に後続して生ずる次期サージ電流を前記逆流阻止用ツェナーダイオードを通して前記主トランジスタの制御端子に流入させ、
前記主トランジスタは、前記次期サージ電流の流入によりオンしたとき、前記高速サージに基づき前記次期サージ電流に後続して生ずる最終サージ電流を流すようにした半導体装置のための保護装置であって、
前記逆流阻止用ツェナーダイオードを介して前記次期サージ電流が前記主トランジスタの制御端子に流入するまでの動作抵抗をＲｈとし、前記主トランジスタを駆動するための駆動回路からの経路に配置された駆動抵抗をＲｄとしたとき、Ｒｄ＞Ｒｈの関係があることを特徴とする半導体装置のための保護装置。 In the protection device for protecting the main transistor (10) formed on the semiconductor substrate from a high-speed surge,
A backflow prevention zener diode (50) having a cathode directly connected to the control terminal of the main transistor;
A protection transistor (41) comprising an output terminal and an input terminal connected to the anode of the Zener diode and the input terminal of the main transistor, respectively;
A protective capacitor (42) connected between the control terminal of the protective transistor and the input terminal of the main transistor, and for causing an initial surge current generated based on the high-speed surge to flow into the control terminal of the protective transistor; And
When the protection transistor is turned on by the inflow of the initial surge current, the next surge current generated following the initial surge current based on the high-speed surge flows into the control terminal of the main transistor through the backflow prevention Zener diode. Let
The main transistor is a protection device for a semiconductor device configured to flow a final surge current generated subsequent to the next surge current based on the high-speed surge when the main transistor is turned on by inflow of the next surge current,
An operating resistance until the next surge current flows into the control terminal of the main transistor through the reverse current blocking Zener diode is Rh, and a driving resistance arranged in a path from the driving circuit for driving the main transistor the when the Rd, protection apparatus for a semiconductor device you characterized in that there is relationship Rd> Rh. 前記主トランジスタは前記半導体基板上に単一セルを複数個有するセル領域として形成されるものであり、前記主トランジスタの前記制御端子は前記複数個の単一セル毎の共通の端子として形成されているものであり、当該端子は前記セル領域外に引き出され、
当該セル領域外においてこのセル領域を囲うように前記半導体基板の表面に形成された信号印加用電極に接続されるものであって、
当該信号印加用電極は、前記逆流阻止用ツェナーダイオードのカソードが接続され、前記カソードから前記信号印加用電極までの配線幅よりも広い配線幅となっていることを特徴とする請求項１０に記載の半導体装置のための保護装置。The main transistor is formed as a cell region having a plurality of single cells on the semiconductor substrate, and the control terminal of the main transistor is formed as a common terminal for the plurality of single cells. The terminal is pulled out of the cell area,
Connected to the signal applying electrode formed on the surface of the semiconductor substrate so as to surround the cell region outside the cell region,
The signal application electrode, according to claim 10, wherein the cathode of the reverse-blocking Zener diode is connected, characterized in that has a wider wiring width than the line width of up to the signal application electrode from said cathode Protection device for semiconductor devices.
JP21090899A 1999-03-19 1999-07-26 Protective device for semiconductor device Expired - Fee Related JP4501178B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21090899A JP4501178B2 (en) 1999-07-26 1999-07-26 Protective device for semiconductor device
US09/526,971 US6614633B1 (en) 1999-03-19 2000-03-16 Semiconductor device including a surge protecting circuit
US10/601,452 US6888711B2 (en) 1999-03-19 2003-06-23 Semiconductor device including a surge protecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21090899A JP4501178B2 (en) 1999-07-26 1999-07-26 Protective device for semiconductor device

Publications (2)

Publication Number Publication Date
JP2001044291A JP2001044291A (en) 2001-02-16
JP4501178B2 true JP4501178B2 (en) 2010-07-14

Family

ID=16597068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21090899A Expired - Fee Related JP4501178B2 (en) 1999-03-19 1999-07-26 Protective device for semiconductor device

Country Status (1)

Country Link
JP (1) JP4501178B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461030B2 (en) 2012-08-09 2016-10-04 Fuji Electric Co., Ltd. Semiconductor device and method for producing the same
US9548294B2 (en) 2012-08-09 2017-01-17 Fuji Electric Co., Ltd. Semiconductor device with temperature-detecting diode

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW530405B (en) * 2000-10-16 2003-05-01 Koninkl Philips Electronics Nv Integrated circuit provided with overvoltage protection and method for manufacture thereof
JP4590888B2 (en) * 2004-03-15 2010-12-01 株式会社デンソー Semiconductor output circuit
EP1624570A1 (en) * 2004-08-03 2006-02-08 Freescale Semiconductor Inc. (A Delaware Corp) A semiconductor switch arrangement
JP5309923B2 (en) * 2008-11-21 2013-10-09 富士電機株式会社 Semiconductor device drive circuit
US8760829B2 (en) * 2012-01-23 2014-06-24 Texas Instruments Incorporated Low-impedance high-swing power supply with integrated high positive and negative DC voltage protection and electro-static discharge (ESD) protection
JP5982289B2 (en) * 2013-01-16 2016-08-31 東芝三菱電機産業システム株式会社 Overvoltage protection circuit
DE102013202641A1 (en) * 2013-02-19 2014-08-21 Robert Bosch Gmbh Protective device for a semiconductor switch and method for operating a protective device for a semiconductor switch
JP2016197808A (en) * 2015-04-03 2016-11-24 株式会社デンソー Load drive device
US10855069B2 (en) * 2018-04-17 2020-12-01 Texas Instruments Incorporated USB type-C/PD controller having integrated VBUS to CC short protection
CN113661656A (en) 2019-04-09 2021-11-16 三菱电机株式会社 Drive circuit of power semiconductor element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0523800B1 (en) * 1991-07-19 1998-04-08 Philips Electronics Uk Limited An overvoltage protected semiconductor switch
JP3485655B2 (en) * 1994-12-14 2004-01-13 株式会社ルネサステクノロジ Composite MOSFET
JP3663258B2 (en) * 1995-09-11 2005-06-22 株式会社ルネサステクノロジ Insulated gate semiconductor device with built-in control circuit
FR2764136B1 (en) * 1997-05-28 1999-08-13 Sgs Thomson Microelectronics PROTECTION AGAINST OVERVOLTAGES OF AN INTEGRATED POWER MOS TRANSISTOR
DE19740540C1 (en) * 1997-09-15 1999-03-18 Siemens Ag Circuit arrangement for limiting overvoltages in power semiconductors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461030B2 (en) 2012-08-09 2016-10-04 Fuji Electric Co., Ltd. Semiconductor device and method for producing the same
US9548294B2 (en) 2012-08-09 2017-01-17 Fuji Electric Co., Ltd. Semiconductor device with temperature-detecting diode
US10396065B2 (en) 2012-08-09 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device having a temperature-detecting diode

Also Published As

Publication number Publication date
JP2001044291A (en) 2001-02-16

Similar Documents

Publication Publication Date Title
US6888711B2 (en) Semiconductor device including a surge protecting circuit
JP3255147B2 (en) Surge protection circuit for insulated gate transistor
US6614077B2 (en) Semiconductor device improved in ESD reliability
US9013848B2 (en) Active clamp protection circuit for power semiconductor device for high frequency switching
JP3243902B2 (en) Semiconductor device
US7916439B2 (en) Semiconductor switch arrangement and an electronic device
JP2988859B2 (en) Power MOSFET
US20030201457A1 (en) Gate-coupled MOSFET ESD protection circuit
US5565790A (en) ESD protection circuit with field transistor clamp and resistor in the gate circuit of a clamp triggering FET
US5115369A (en) Avalanche stress protected semiconductor device having variable input impedance
JP3164065B2 (en) Semiconductor device
JP4501178B2 (en) Protective device for semiconductor device
KR19990026902A (en) Electrostatic protection circuit
EP1137068B1 (en) Power semiconductor device having a protection circuit
US6646840B1 (en) Internally triggered electrostatic device clamp with stand-off voltage
JP3139223B2 (en) Semiconductor device and manufacturing method thereof
US5466952A (en) Semiconductor device having an IGET and a control or protection component
JP3444263B2 (en) Insulated gate semiconductor device with built-in control circuit
US7405914B2 (en) Electrostatic discharge protection circuit
JP2002135973A (en) Overvoltage protective circuit
JP3524454B2 (en) Internal combustion engine ignition device
JP2870558B2 (en) Automotive power integrated circuits
JP2001153012A (en) Semiconductor device
JP4106804B2 (en) Integrated circuit protection device
JP3146650B2 (en) Power integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R151 Written notification of patent or utility model registration

Ref document number: 4501178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees