JP4489102B2 - プロセッサ構造および応用の最適化のためのプロファイラ - Google Patents
プロセッサ構造および応用の最適化のためのプロファイラ Download PDFInfo
- Publication number
- JP4489102B2 JP4489102B2 JP2007169966A JP2007169966A JP4489102B2 JP 4489102 B2 JP4489102 B2 JP 4489102B2 JP 2007169966 A JP2007169966 A JP 2007169966A JP 2007169966 A JP2007169966 A JP 2007169966A JP 4489102 B2 JP4489102 B2 JP 4489102B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- program
- analysis unit
- static
- dynamic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005457 optimization Methods 0.000 title 1
- 238000004458 analytical method Methods 0.000 claims description 209
- 230000003068 static effect Effects 0.000 claims description 126
- 238000004364 calculation method Methods 0.000 claims description 39
- 238000012916 structural analysis Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 9
- 230000009471 action Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 2
- 101100534231 Xenopus laevis src-b gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013215 result calculation Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/10—Processors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Description
前記プログラムがシミュレーションされる間に複数の演算グループの少なくとも1つが用いられた回数に関する動的演算活用度情報を生成することを特徴とするプロファイラを提供する。
前記複数の処理要素のうち少なくとも1つが前記プログラムに用いられる少なくとも1つの演算グループに割り当てられた回数に関する静的処理要素活用度情報を生成することを特徴とするプロファイラを提供する。
前記プログラムがシミュレーションされる間に前記少なくとも1つの演算グループが割り当てられた前記複数の処理要素のうち少なくとも1つで、前記少なくとも1つの演算グループが用いられた回数に関する動的処理要素活用度情報を生成することを特徴とするプロファイラを提供する。
前記プログラムがシミュレーションされる間に前記複数の処理要素のうち少なくとも1つの相互連結が用いられた回数に関する動的相互連結活用度情報を生成することを特徴とするプロファイラを提供する。
図12に示すように、クロスプロファイル分析部234は、演算活用度分析部1210と、処理要素活用度分析部1220と、相互連結活用度分析部1230と、ソフトウェアパイプライン分析部1240とを含む。
Claims (18)
- 複数の処理要素を含む特定用途向け構造プロセッサの構造が記述された構造記述を分析して構造分析情報を生成する構造分析部と、
特定用途向け構造プロセッサによって実行されるプログラムの静的情報が記述されたプログラム静的情報を分析して静的分析情報を生成する静的分析部と、
前記プログラムをシミュレーションして生成された前記プログラムの動的情報が記述されたプログラム動的情報を分析して動的分析情報を生成する動的分析部と、
前記構造分析情報、前記静的分析情報、および前記動的分析情報に基づいて、前記プログラムおよび前記特定用途向け構造プロセッサのうちの少なくとも1つに関する情報を生成するクロスプロファイル分析部と、
を含み、
前記クロスプロファイル分析部は、
複数の演算グループの少なくとも1つが前記プログラム内で用いられた回数に関する静的演算活用度情報を生成することを特徴とするプロファイラ。 - 複数の処理要素を含む特定用途向け構造プロセッサの構造が記述された構造記述を分析して構造分析情報を生成する構造分析部と、
特定用途向け構造プロセッサによって実行されるプログラムの静的情報が記述されたプログラム静的情報を分析して静的分析情報を生成する静的分析部と、
前記プログラムをシミュレーションして生成された前記プログラムの動的情報が記述されたプログラム動的情報を分析して動的分析情報を生成する動的分析部と、
前記構造分析情報、前記静的分析情報、および前記動的分析情報に基づいて、前記プログラムおよび前記特定用途向け構造プロセッサのうちの少なくとも1つに関する情報を生成するクロスプロファイル分析部と、
を含み、
前記クロスプロファイル分析部は、
前記プログラムがシミュレーションされる間に複数の演算グループの少なくとも1つが用いられた回数に関する動的演算活用度情報を生成することを特徴とするプロファイラ。 - 複数の処理要素を含む特定用途向け構造プロセッサの構造が記述された構造記述を分析して構造分析情報を生成する構造分析部と、
特定用途向け構造プロセッサによって実行されるプログラムの静的情報が記述されたプログラム静的情報を分析して静的分析情報を生成する静的分析部と、
前記プログラムをシミュレーションして生成された前記プログラムの動的情報が記述されたプログラム動的情報を分析して動的分析情報を生成する動的分析部と、
前記構造分析情報、前記静的分析情報、および前記動的分析情報に基づいて、前記プログラムおよび前記特定用途向け構造プロセッサのうちの少なくとも1つに関する情報を生成するクロスプロファイル分析部と、
を含み、
前記クロスプロファイル分析部は、
前記複数の処理要素のうち少なくとも1つが前記プログラムに用いられる少なくとも1つの演算グループに割り当てられた回数に関する静的処理要素活用度情報を生成することを特徴とするプロファイラ。 - 複数の処理要素を含む特定用途向け構造プロセッサの構造が記述された構造記述を分析して構造分析情報を生成する構造分析部と、
特定用途向け構造プロセッサによって実行されるプログラムの静的情報が記述されたプログラム静的情報を分析して静的分析情報を生成する静的分析部と、
前記プログラムをシミュレーションして生成された前記プログラムの動的情報が記述されたプログラム動的情報を分析して動的分析情報を生成する動的分析部と、
前記構造分析情報、前記静的分析情報、および前記動的分析情報に基づいて、前記プログラムおよび前記特定用途向け構造プロセッサのうちの少なくとも1つに関する情報を生成するクロスプロファイル分析部と、
を含み、
前記クロスプロファイル分析部は、
前記プログラムがシミュレーションされる間に前記少なくとも1つの演算グループが割り当てられた前記複数の処理要素のうち少なくとも1つで、前記少なくとも1つの演算グループが用いられた回数に関する動的処理要素活用度情報を生成することを特徴とするプロファイラ。 - 複数の処理要素を含む特定用途向け構造プロセッサの構造が記述された構造記述を分析して構造分析情報を生成する構造分析部と、
特定用途向け構造プロセッサによって実行されるプログラムの静的情報が記述されたプログラム静的情報を分析して静的分析情報を生成する静的分析部と、
前記プログラムをシミュレーションして生成された前記プログラムの動的情報が記述されたプログラム動的情報を分析して動的分析情報を生成する動的分析部と、
前記構造分析情報、前記静的分析情報、および前記動的分析情報に基づいて、前記プログラムおよび前記特定用途向け構造プロセッサのうちの少なくとも1つに関する情報を生成するクロスプロファイル分析部と、
を含み、
前記クロスプロファイル分析部は、
前記プログラムがシミュレーションされる間に前記複数の処理要素のうち少なくとも1つの相互連結が用いられた回数に関する動的相互連結活用度情報を生成することを特徴とするプロファイラ。 - 前記構造分析部は、
前記構造記述を分析して、複数の演算グループの少なくとも1つを実行可能な複数の処理要素のうちの少なくとも1つに対して演算グループ情報を生成する演算分析部を含むことを特徴とする請求項1〜5のいずれかに記載のプロファイラ。 - 前記演算グループ情報は、
前記複数の演算グループの少なくとも1つのそれぞれに対して、前記複数の処理要素のうち前記複数の演算グループの少なくとも1つを実行可能な処理要素数および前記複数の演算グループの少なくとも1つを実行可能な前記処理要素の識別子を含むことを特徴とする請求項6に記載のプロファイラ。 - 前記構造分析部は、
前記構造記述を分析して前記複数の処理要素のうち少なくとも1つの処理要素の入力ポート、前記少なくとも1つの処理要素の出力ポートおよび前記少なくとも1つの処理要素の演算グループに関する情報のうち少なくとも1つを生成するプロセスユニット分析部を含むことを特徴とする請求項1〜5のいずれかに記載のプロファイラ。 - 前記プロセスユニット分析部は、
前記少なくとも1つの処理要素によって支援される演算グループの最大遅延に関する情報を生成することを特徴とする請求項8に記載のプロファイラ。 - 前記構造分析部は、
前記複数の処理要素の相互連結に関する情報を生成する相互連結分析部を含むことを特徴とする請求項1〜5のいずれかに記載のプロファイラ。 - 前記プログラムの前記静的情報は、
前記プログラムをコンパイルした結果に基づくことを特徴とする請求項1〜5のいずれかに記載のプロファイラ。 - 前記静的分析部は、
前記プログラムの前記静的情報を分析して各サイクル別に前記複数の処理要素のそれぞれで実行される少なくとも1つの演算に関するスケジュール情報を生成する演算スケジュール分析部を含むことを特徴とする請求項1〜5のいずれかに記載のプロファイラ。 - 前記演算スケジュール分析部は、前記プログラムを遂行する少なくとも1つの関数を遂行するのに必要な少なくとも1つの演算グループに関するスケジュール情報をさらに生成し、前記少なくとも1つの演算グループは複数の演算で構成されることを特徴とする請求項12に記載のプロファイラ。
- 前記演算スケジュール分析部は、
前記少なくとも1つの演算間のデータ依存に関する情報を生成することを特徴とする請求項12に記載のプロファイラ。 - 前記静的分析部は、
前記プログラム静的情報を分析して前記プログラムを実行するための複数の演算の少なくとも1つが前記複数の処理要素のうちいずれの処理要素に割り当てられるかに関する情報を生成する配置およびルーティング分析部を含むことを特徴とする請求項1〜5のいずれかに記載のプロファイラ。 - 前記配置およびルーティング分析部は、
前記プログラム静的情報を分析して各サイクル別に前記処理要素に割り当てられた少なくとも1つの演算間のルーティングに関する情報を生成することを特徴とする請求項15に記載のプロファイラ。 - 前記配置およびルーティング分析部は、
前記対応する処理要素に割り当てられた前記少なくとも1つの演算が前記対応する処理要素で何回実行されるかに関する情報を生成することを特徴とする請求項15に記載のプロファイラ。 - 前記クロスプロファイル分析部によって生成された前記特定用途向け構造プロセッサに関する前記情報を視覚化してユーザに提供するプロファイル報告生成部をさらに含むことを特徴とする請求項1〜5のいずれかに記載のプロファイラ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060113588A KR100813662B1 (ko) | 2006-11-17 | 2006-11-17 | 프로세서 구조 및 응용의 최적화를 위한 프로파일러 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008130078A JP2008130078A (ja) | 2008-06-05 |
JP4489102B2 true JP4489102B2 (ja) | 2010-06-23 |
Family
ID=39398813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007169966A Active JP4489102B2 (ja) | 2006-11-17 | 2007-06-28 | プロセッサ構造および応用の最適化のためのプロファイラ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8490066B2 (ja) |
JP (1) | JP4489102B2 (ja) |
KR (1) | KR100813662B1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8782613B2 (en) * | 2008-08-12 | 2014-07-15 | Hewlett-Packard Development Company, L.P. | Optimizing applications using source code patterns and performance analysis |
KR101571882B1 (ko) * | 2009-02-03 | 2015-11-26 | 삼성전자 주식회사 | 재구성 가능 어레이의 인터럽트 핸들링을 위한 컴퓨팅 장치및 방법 |
KR101553652B1 (ko) * | 2009-02-18 | 2015-09-16 | 삼성전자 주식회사 | 이종 프로세서에 대한 명령어 컴파일링 장치 및 방법 |
KR101635397B1 (ko) * | 2010-03-03 | 2016-07-04 | 삼성전자주식회사 | 재구성 가능한 프로세서 코어를 사용하는 멀티코어 시스템의 시뮬레이터 및 시뮬레이션 방법 |
KR101738941B1 (ko) | 2010-03-23 | 2017-05-24 | 삼성전자주식회사 | 재구성 가능 어레이 및 재구성 가능 어레이의 제어 방법 |
KR101647817B1 (ko) * | 2010-03-31 | 2016-08-24 | 삼성전자주식회사 | 재구성 가능한 프로세서의 시뮬레이션 장치 및 방법 |
US8972961B2 (en) | 2010-05-19 | 2015-03-03 | International Business Machines Corporation | Instruction scheduling approach to improve processor performance |
US8225247B2 (en) * | 2010-07-13 | 2012-07-17 | Satish Padmanabhan | Automatic optimal integrated circuit generator from algorithms and specification |
KR101704751B1 (ko) * | 2010-12-21 | 2017-02-09 | 삼성전자주식회사 | 모듈 간의 타이밍 정보를 이용하는 멀티코어 시스템의 시뮬레이터, 및 그 시뮬레이션 방법 |
JP5843449B2 (ja) * | 2011-02-16 | 2016-01-13 | キヤノン株式会社 | 電子回路最適化方法、電子回路最適化装置、及びプログラム |
KR20130028505A (ko) * | 2011-09-09 | 2013-03-19 | 삼성전자주식회사 | 재구성가능 프로세서, 재구성가능 프로세서의 코드 변환 장치 및 방법 |
KR101962248B1 (ko) * | 2012-03-16 | 2019-03-27 | 삼성전자주식회사 | 재구성 가능 프로세서의 검증 지원 장치 및 방법 |
EP2687981B1 (en) * | 2012-07-18 | 2017-12-27 | MStar Semiconductor, Inc. | Automated compiler specialisation for global optimisation |
US20150309813A1 (en) * | 2012-08-31 | 2015-10-29 | iAppSecure Solutions Pvt. Ltd | A System for analyzing applications in order to find security and quality issues |
US9727460B2 (en) * | 2013-11-01 | 2017-08-08 | Samsung Electronics Co., Ltd. | Selecting a memory mapping scheme by determining a number of functional units activated in each cycle of a loop based on analyzing parallelism of a loop |
KR101559651B1 (ko) * | 2014-01-28 | 2015-10-13 | 한양대학교 산학협력단 | 동적 분석 방법 및 장치 |
CN112363729B (zh) * | 2020-11-23 | 2024-05-14 | 北京轩宇信息技术有限公司 | 用于静态分析的多编译器混合编译的监控方法及装置 |
US11983141B2 (en) * | 2022-01-27 | 2024-05-14 | SambaNova Systems, Inc. | System for executing an application on heterogeneous reconfigurable processors |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330370A (ja) * | 1998-05-11 | 1999-11-30 | Sanyo Electric Co Ltd | 集積回路及びその設計製造方法並びにその情報取得方法 |
KR20020066936A (ko) * | 2001-02-14 | 2002-08-21 | 미쓰비시덴키 가부시키가이샤 | 정보 제공 장치, 정보 제공 시스템 및 광고 방법 |
JP2005172830A (ja) * | 2003-12-12 | 2005-06-30 | Timbre Technologies Inc | 集積回路構造のプロファイルを決定する方法及びシステム又はコンピュータ読取可能な記録媒体 |
JP2005216177A (ja) * | 2004-01-30 | 2005-08-11 | Toshiba Corp | コンフィグラブル・プロセッサの設計装置、設計方法、ライブラリの最適化方法、プロセッサ、及びプロセッサを備えた半導体装置の製造方法 |
JP2006505057A (ja) * | 2002-10-31 | 2006-02-09 | エス・アール・シィ・コンピューターズ・インコーポレイテッド | 制御データフローグラフ表現を区分化するためのシステムおよび方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5361352A (en) * | 1989-11-27 | 1994-11-01 | Hitachi, Ltd. | Method for debugging in a parallel computer system and system for the same |
JPH06324881A (ja) * | 1993-05-18 | 1994-11-25 | Fujitsu Ltd | メモリデータの重なり判定機能を備えたコンパイラ装置 |
US5650938A (en) | 1995-12-13 | 1997-07-22 | Synopsys, Inc. | Method and apparatus for verifying asynchronous circuits using static timing analysis and dynamic functional simulation |
US5870606A (en) * | 1996-05-01 | 1999-02-09 | International Business Machines Corp. | Data triggered trace technique for debugging software programs |
JPH1125134A (ja) | 1997-05-09 | 1999-01-29 | Toshiba Corp | 論理回路自動設計方法及びシステム並びにその自動設計処理を行うプログラムを記憶した媒体 |
JP2003518280A (ja) | 1999-02-05 | 2003-06-03 | テンシリカ インコーポレイテッド | 構成可能なプロセッサを設計するための自動プロセッサ生成システムおよび生成方法 |
US6477683B1 (en) * | 1999-02-05 | 2002-11-05 | Tensilica, Inc. | Automated processor generation system for designing a configurable processor and method for the same |
US7051193B2 (en) * | 2001-03-28 | 2006-05-23 | Intel Corporation | Register rotation prediction and precomputation |
US6834330B2 (en) * | 2002-05-21 | 2004-12-21 | Emc Corporation | Pre-fetch of records identified by an I/O trace |
KR100576099B1 (ko) * | 2003-08-04 | 2006-05-03 | 전주식 | 적응형 원격 캐쉬 구조의 공유 메모리 다중 프로세서 장치 |
GB2420884B (en) | 2004-12-03 | 2009-04-15 | Picochip Designs Ltd | Processor architecture |
US8209524B2 (en) * | 2005-08-29 | 2012-06-26 | The Invention Science Fund I, Llc | Cross-architecture optimization |
-
2006
- 2006-11-17 KR KR1020060113588A patent/KR100813662B1/ko active IP Right Grant
-
2007
- 2007-03-29 US US11/730,170 patent/US8490066B2/en active Active
- 2007-06-28 JP JP2007169966A patent/JP4489102B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330370A (ja) * | 1998-05-11 | 1999-11-30 | Sanyo Electric Co Ltd | 集積回路及びその設計製造方法並びにその情報取得方法 |
KR20020066936A (ko) * | 2001-02-14 | 2002-08-21 | 미쓰비시덴키 가부시키가이샤 | 정보 제공 장치, 정보 제공 시스템 및 광고 방법 |
JP2006505057A (ja) * | 2002-10-31 | 2006-02-09 | エス・アール・シィ・コンピューターズ・インコーポレイテッド | 制御データフローグラフ表現を区分化するためのシステムおよび方法 |
JP2005172830A (ja) * | 2003-12-12 | 2005-06-30 | Timbre Technologies Inc | 集積回路構造のプロファイルを決定する方法及びシステム又はコンピュータ読取可能な記録媒体 |
JP2005216177A (ja) * | 2004-01-30 | 2005-08-11 | Toshiba Corp | コンフィグラブル・プロセッサの設計装置、設計方法、ライブラリの最適化方法、プロセッサ、及びプロセッサを備えた半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100813662B1 (ko) | 2008-03-14 |
US20080120493A1 (en) | 2008-05-22 |
JP2008130078A (ja) | 2008-06-05 |
US8490066B2 (en) | 2013-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4489102B2 (ja) | プロセッサ構造および応用の最適化のためのプロファイラ | |
Ye et al. | CHIMAERA: A high-performance architecture with a tightly-coupled reconfigurable functional unit | |
US6219780B1 (en) | Circuit arrangement and method of dispatching instructions to multiple execution units | |
Ansaloni et al. | EGRA: A coarse grained reconfigurable architectural template | |
JP4283131B2 (ja) | プロセッサ及びコンパイル方法 | |
US20160162291A1 (en) | Parallel arithmetic device, data processing system with parallel arithmetic device, and data processing program | |
KR20000076285A (ko) | 기계 판독가능 매체 및 초대형 인스트럭션 워드 프로세서와, 컴퓨터 프로그램의 실행 방법 및 컴파일 방법 | |
KR101647817B1 (ko) | 재구성 가능한 프로세서의 시뮬레이션 장치 및 방법 | |
Prakash et al. | Cfu playground: Full-stack open-source framework for tiny machine learning (tinyml) acceleration on fpgas | |
US20080263332A1 (en) | Data Processing Apparatus and Method for Accelerating Execution Subgraphs | |
KR20120083800A (ko) | 트레이스 데이터 압축 장치 및 방법 | |
WO2023121806A2 (en) | Systems and methods for processor circuits | |
Lakshminarayana et al. | Incorporating speculative execution into scheduling of control-flow-intensive designs | |
US9710241B2 (en) | Apparatus and method for providing instruction for heterogeneous processor | |
Ferreira et al. | A run-time modulo scheduling by using a binary translation mechanism | |
US9383981B2 (en) | Method and apparatus of instruction scheduling using software pipelining | |
KR20150051083A (ko) | 재구성 가능 프로세서, 재구성 가능 프로세서의 구성 메모리의 사용을 최적화하는 방법 및 장치 | |
US9141498B2 (en) | Method for verification of reconfigurable processor | |
JP2004118518A (ja) | シミュレータ、そのシミュレータをコンピュータ読み取り可能に記録した記録媒体 | |
KR101711388B1 (ko) | 파이프라인에서 블럭을 스케줄하는 컴파일 방법 및 장치 | |
Odendahl et al. | A next generation digital signal processor for European space missions | |
JP3985829B2 (ja) | プロセッサ | |
JP4721975B2 (ja) | コンパイラ装置およびコンパイル方法 | |
Othman | INVESTIGATION OF NEW ARCHITECTURAL FEATURES TO SUPPORT PERFORMANCE IMPROVEMENT IN EMBEDDED PROCESSORS | |
Rutzig et al. | Balancing reconfigurable data path resources according to application requirements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4489102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |